JP3825652B2 - Semiconductor optical device - Google Patents
Semiconductor optical device Download PDFInfo
- Publication number
- JP3825652B2 JP3825652B2 JP2001119443A JP2001119443A JP3825652B2 JP 3825652 B2 JP3825652 B2 JP 3825652B2 JP 2001119443 A JP2001119443 A JP 2001119443A JP 2001119443 A JP2001119443 A JP 2001119443A JP 3825652 B2 JP3825652 B2 JP 3825652B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- added
- inp
- semiconductor
- inalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、化合物半導体を使用した半導体光素子に関する。
【0002】
【従来の技術】
半導体レーザ等半導体光素子の埋め込み層として、pn接合による電流ブロック層や、半絶縁膜による電流ブロック層がある。これらの電流ブロック層によって、例えば、半導体レーザにおける発光部に電流を集中させることを可能としている。
【0003】
ここで、pn接合による電流ブロック層は、寄生容量が大きいため、素子の高速化が困難であるという不具合があった。一方、半絶縁膜としてFeを添加したインジウム燐(InP)による電流ブロック層は、クラッド層としてZnが添加されたInP層とした場合、電流ブロック層のFeとクラッド層のZnとの相互拡散によって電流ブロック層の抵抗率が小さくなるという不具合があった。そのため、リーク電流が発生し、素子特性の劣化の要因となっている。
【0004】
このような問題を解決するため、次のような技術がある。特開平10−22579号公報には、埋め込み層を無添加のInAlAsとする半導体レーザが開示されている。すなわち、埋め込み層にFeをドープしないために、p型ドーパントとの相互拡散が起こらず、特性劣化を引き起こすことがない。しかし、無添加のためInAlAsの抵抗率が低いという不具合があった。
【0005】
また、特開平9−214045号公報には、Znを添加したクラッド層とFeを添加したInP埋め込み層との間に、n形InP層からなるFe拡散防止層を挿入することが開示されている。すなわち、Znを添加したクラッド層とFeを添加したInP埋め込み層とが直接接することがないため、Zn−Feの相互拡散が防止される。しかし、クラッド層と埋め込み層との間に抵抗率の小さなn形InP層があるため、リーク電流が生じるという不具合があった。
【0006】
さらに、特開昭61−290790号公報には、Feを添加したInAlAsの埋め込み層を液相成長によって形成することが開示されている。この場合にも、上述したように、Znを添加したクラッド層とFeを添加したInAlAs埋め込み層との間で、Zn−Fe相互拡散が起こるという不具合があった。
最近、「A.van Geelen et.al,Appl.physicsLetters 73,No26 pp3878−3880(1998)」や「A.van Geelen et.al,11th International Conference on Indium Phosphide and Related materials TuB1−2(1999)」に示されるように、半絶縁膜としてルテニウムが添加されたInP層を電流ブロック層に使用した埋め込みレーザが提案されている。この提案によると、埋め込み層のRuとクラッド層のZnとの相互拡散を抑制することができるため、電流ブロック層の抵抗率が低下せず、リーク電流の発生も抑制することが可能となった。
【0007】
【発明が解決しようとする課題】
ところが、上記提案による埋め込み層は、InPを成長させながらRuを添加するため、Ru−Pの析出物が発生しやすく、RuがInPの半絶縁性添加物として作用しにくくなってしまう不具合があった。
そのため、Ru−Pの析出物の発生を抑制するため、減圧下で成長させたり、Pの原料であるフォスフィン(PH3 )の濃度を下げたり、580℃程度の低温で成長させる等、非常に限られた条件下で成長させる必要があった。ここで、上述したような低温で成長させることで、埋め込み層の表面にヒロック等の欠陥ができやすくなってしまう。
【0008】
また、Ruを添加したInPは、結晶表面が非常に敏感になってしまい、晶癖が発生しやすい。このため、RIE(Reactive Ion Etching)やウェットエッチング後の表面層の状態によっては、図16に示すように、Ruを添加したInPからなる埋め込み層30に空孔31ができやすくなってしまう。尚、図16における符号10はn形InP層、20は半導体積層体、21aはn形InPクラッド層、22aはMQW層、23aはp形InPクラッド層、24aはp形InGaAsP電極層、25aはp形InGaAs電極層、31aはメサストライプの側壁から発生した空孔、31bはInAlAsを含む側壁から発生した空孔である。
【0009】
さらに、活性層としてInAlAs−InGaAlAs混晶多重量子井戸層を埋め込んだ場合には、活性層の側壁に空孔が発生しやすく、信頼性、再現性等の問題があった。
さらに、InP層は、格子定数や屈折率等物理定数を変えることが困難であった。
【0010】
そこで、本発明は、上記事情に鑑みてなされたものであり、リーク電流の発生を抑制するとともに、信頼性の高い化合物半導体を埋め込み層として使用した半導体光素子を提供することを課題としている。
【0011】
このような課題を解決するために、請求項1に係る発明は、インジウムアルミニウム砒素又はインジウムガリウムアルミニウム砒素に、ルテニウムを添加した化合物半導体を、活性層が表面にでているメサストライプ構造の側面に接した埋め込み層として使用し、前記埋め込み層の上面に、ルテニウムの添加されたインジウムリン又は鉄の添加されたインジウムリンを、別の埋め込み層として使用した半導光素子としている。
請求項1に記載の発明によると、インジウムアルミニウム砒素(InAlAs)又はインジウムガリウムアルミニウム砒素(InGaAlAs)に、Ruを添加したことによって、その前後に、Znの添加されたp形半導体結晶層を積層しても、InAlAsやInGaAlAsからなる半導体結晶層がp形化されにくい。これは、化合物半導体結晶中のRuの拡散速度がFeに比べて著しく遅く、さらにInAlAsやInGaAlAsからなる半導体結晶層では、InPからなる半導体結晶層に比べて添加した不純物の拡散速度が遅いためである。したがって、RuとZnの相互拡散が抑制されるため、抵抗率が低下せず、高抵抗の電流ブロック層を得ることが可能となる。よって、このような化合物半導体を埋め込み層として使用することで、リーク電流の発生を抑制し、空孔ができにくくなるため、高性能及び信頼性を向上させた光半導体素子を提供できる。
【0012】
また、Ruが添加されたInAlAs又はInGaAlAsは、その成長において、RIEやウェットエッチング等による表面加工層や酸化層の影響を受けにくく、Ruが添加されたInPに比べて、空孔ができにくい。
さらに、添加されたRuとInAlAsやInGaAlAsを構成するAsとの結合力は、RuとInPを構成するPとの結合力と比べて極めて弱いため、InAlAs又はInGaAlAsの結晶成長中に、Ru−Asのような析出物ができる可能性が少なくなる。よって、従来のRuが添加されたInPのように、非常に狭い成長条件下で行うことなく、容易に高抵抗を有する半導体結晶層を成長させることが可能となる。
【0013】
さらに、InAlAsやInGaAlAsは混晶であるため、特に、InGaAlAsにおいて、GaとAlとの組成を変化させることで、InP基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることが可能となる。
【0016】
請求項1に記載の半導体光素子において、別の埋め込み層は、ルテニウムの添加されたインジウムリンであるものとしている。
請求項1に記載の発明において、別の埋め込み層を、ルテニウムの添加されたインジウムリンとしても、その下面に請求項1に記載の埋め込み層が成膜されているため、InPの成長途中に空孔が発生しなくなる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【0017】
また、請求項1に記載の半導体光素子において、別の埋め込み層は、鉄が添加されたインジウムリンであるものとしている。
請求項1に記載の発明において、別の埋め込み層を、鉄の添加されたインジウムリンとしても、その下面に請求項1に記載の埋め込み層が積層されているため、クラッド層にZnが添加されたp形半導体結晶層であっても、ZnとFeとの相互拡散が発生しにくく、リーク電流の発生を抑制することができる。よって、高性能及び高い信頼性を有する半導体光素子を提供することが可能となる。
【0018】
ここで、本発明の化合物半導体は、Ruを添加したInAlAs又はInGaAlAsであるため、特開平10−22579号公報で開示された無添加のInAlAs、特開昭61−290790号公報で開示されたFe添加InAlAs、及びA.van Geelen et alが開示しているRu添加InPとは異なるものである。
【0019】
すなわち、特開平10−22579号公報の技術とはRuを添加し、抵抗率を増加している点が異なる。また、特開昭61−290790号公報の技術とは、添加する不純物としてFeとは異なるRuを用いている点が異なる。そのため、クラッド層に添加されているZnとの相互拡散が起こらない。さらに、A.van Geelen et alが開示している技術とは、Ruを添加するものがInPではなく、InAlAs又はInGaAlAsである点が異なる。そのため、組成により屈折率やバンドギャップ等物理定数を変えることができ、素子設計の自由度が増すという新たな効果がある。
【0020】
また、本発明における請求項1に係る半導体光素子は、Ruを添加したInAlAs又はInGaAlAsからなる埋め込み層の上面にRuドープInPあるいはFeドープInPからなる埋め込み層を積層した構成とするため、特開平9−214045号公報の技術とは異なる。
すなわち、特開平9−214045号公報の技術では、Znを添加したクラッド層とFeを添加したInP埋め込み層との間に、低抵抗のn形InP層からなるFe拡散防止層が挿入されているが、本発明においては、クラッド層と別の埋め込み層との間に、Ruを添加した高抵抗のInAlAs又はInGaAlAsからなる埋め込み層を挿入する。そのため、リーク電流が生じるという不具合がない。
【0021】
【発明の実施の形態】
以下、本発明の実施例および参考例の形態について図面を参照して説明する。
図1〜図6は、それぞれ本発明の実施例および参考例の形態における化合物半導体を埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本発明の第1の参考例における光変調器100は、図6に示すように、n型InPからなる半導体基板1と、半導体基板1の上面に設けられ、共振器を有する半導体積層体2と、当該半導体積層体2の周囲を覆うように埋め込まれた化合物半導体3aと、さらに上面に設けられたp形電極4aと、半導体基板1の下面に設けられたn型電極4bと、から構成されている。
【0022】
半導体積層体2は、半導体基板1上に順次積層された、膜厚約1μmのn形InP層21、膜厚約0.2μmの光吸収層22、膜厚約1.5μmのp形InP層23、膜厚約0.5μmのp形InGaAsP層24、膜厚約0.3μmのp形InGaAsからなる電極層25、とからなる。それぞれの半導体膜を構成している化合物半導体は、InPからなる半導体基板1に格子整合する組成をしている。
【0023】
ここで、光吸収層22は、膜厚約40nmである無添加のInGaAsP層、膜厚約5nm のInGaAlAs井戸層と膜厚約11nmのInAlAs障壁層とを交互に6ペア積層したMQW (多重量子井戸)層と、膜厚約40nmである無添加のInGaAsP層とからなる。この層を構成する化合物半導体の原料は、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、ジエチル亜鉛、フォスフィン、アルシン、シランである。
【0024】
これらの層を順次積層した半導体積層体2は、メサストライプに加工されており、そのメサストライプの両側をルテニウム(Ru)が添加されたInAlAs層3aで埋め込まれている。
ここで、InAlAs層3aを構成する化合物半導体の原料として、トリメチルインジウム、トリエチルガリウム、トリメチルアルミニウム、アルシンを用いた。また、Ruの原料として、ビスジメチルペンタヂィエルルテニウム(bis(η5 - 2- 4- dimethylpentadienyl)ruthenium)を用いた。
【0025】
p形電極4aの形成材料は、AuZn/Auからなり、n型電極4bの形成材料は、AuGeNiからなる。
次に、本発明における光変調器100の製造方法について説明する。
まず、図1に示すように、n形InPからなる半導体基板1上にn形InP層21、光吸収層22、 p形InP層23、p形InGaAsP層24、p形InGaAs電極層25を順次積層する。
【0026】
上記半導体積層体2は、公知の有機金属気相成長(MOVPE:Metal−OrganicVapor Phase Epitaxy)によってエピタキシャル成長させる。ここで、MOVPE法に限らず、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法或いは、液相成長(LPE:Liguid Phase Epitaxy)法を用いても構わない。
【0027】
次に、p形InGaAs電極層25の上面に、プラズマCVD法やスパッタリング法により、図2に示すように、絶縁層5としてシリコン酸化膜(SiO2 )を成膜し、 通常のフォトリソグラフィでSiO2 マスクをストライプ状に残す。このSiO2 をマスクとして、反応性イオンエッチング(RIE: Reactive Ion Etching)によって、図3に示すように、n形InP層21の途中まで切り込まれた垂直メサストライプ構造を形成する。そして、図4に示すように、塩酸及び硫酸によって、垂直メサストライプ構造の側面及びn形InP層21をさらにエッチングする。
【0028】
次いで、図5に示すように、この垂直メサストライプ構造の周囲を覆う溝部の底面である、 n形InP層21上に、上述したようなMOVPE法によって、Ruを添加しながらInAlAs層3aをエピタキシャル成長させる。ここで、成長温度を620℃、成長圧力を70torr、V/III比を100の条件下でエピタキシャル成長を行い、Ruの原料となるビスジメチルペンタディエニルルテニウムは、20℃でバブルさせ、1atm、0℃の条件下、700cm3 /minを流した。
【0029】
次いで、SiO2 マスクを除去した後、垂直メサストライプ構造の最上層であるp形InGaAs電極層25の上面を除いて、Ruが添加されたInAlAs層3aの上面にフォトレジスト (図示しない)を塗布する。このフォトレジストをフォトリソグラフィによりパターニングすることで、 所定パターンのレジスト層 (図示しない)を形成する。そして、図6に示すように、真空蒸着法によって、当該レジスト層の上面にAuZn/Auからなる金属層を形成したのち、リフトオフ法により、レジスト層上に蒸着した金属層をレジスト層と共に除去する。
【0030】
また、半導体基板1の下面には、AuGeNiからなる金属層を形成する。ここで、半導体積層体2の上面にはp形電極4aが、下面にはn型電極4bが形成され、 垂直メサストライプ構造をした共振器の半導体積層体2の積層方向に電流が流れるようになる。
ここで、上記構成の光変調器100における断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層3が観察された。また、この埋め込み層の抵抗率は、 約109 Ωであり、従来のRuを添加したInPから構成される埋め込み層と比べて高抵抗であった。さらに、MOVPE法によるRu添加InAlAs層の成長条件を、温度580〜640℃、圧力20〜150torr、V/III比を10〜500の範囲で変えたが、いずれの範囲としても空孔のない高抵抗な埋め込み層を再現性よく得ることができた。
【0031】
さらに、メサストライプ構造の高さが2μmであるRu添加InPから構成される埋め込み層では30%の半導体素子において空孔が観察されたのに対し、本発明におけるRu添加InAlAsから構成される埋め込み層3aでは半導体素子の1%以下であり、 歩留まりが向上した。
さらに、リーク電流は、2Vの逆バイアス時で90%の素子で1nA以下となり、リーク電流の発生を抑制できたことが確認できた。
【0032】
上記構成の光変調器100において、垂直メサストライプ構造の周囲を覆う溝部の埋め込み層3aを構成する化合物半導体を、Ruが添加されたInAlAsとしたことによって、それに接するようにp形を構成するための不純物としてZnが添加されたクラッド層を積層しても、ZnとRuとの相互拡散を抑制することができる。これは、化合物半導体結晶におけるRuの拡散速度がFeに比べて著しく遅いこと、さらにInAlAsにおける不純物の拡散速度が、従来のInPと比べてきわめて遅いためである。このため、埋め込み層の抵抗率が低下せず、リーク電流が抑制された信頼性の高い光変調器を提供することが可能となる。ここで、本実施の形態における光変調器は、印加電圧1.5Vで消光比15dB 、15GHzの変調特性を得ることができた。
【0033】
また、Ruが添加されたInAlAsは、その成長において、表面加工層や酸化層の影響を受けにくく、メサストライプ等を構成するためのドライエッチングやウェットエッチングを行った表面層に対しても、空孔のない埋め込み層3aが実現できる。
さらに、添加されたRuとInAlAsを構成するAsの結合力は、Ruと従来のInPを構成するPとの結合力と比べて極めて弱いため、InAlAsの結晶成長中に析出物ができにくくなる。よって、Ruが添加されたInPのように、非常に狭い条件下で成長を行う必要がなくなり、容易に高抵抗である半導体結晶層を成長させることが可能となる。
【0034】
次に、本発明における第1の実施形態について図7〜図9を参照して説明する。図7〜図9は、それぞれ本発明におけるRuを添加した化合物半導体と従来のRuを添加したInP層を併用して埋め込み層として使用した光変調器の一製造工程を説明する断面図である。
本実施形態における光変調器100aは、第1の参考例の形態と同様の構成をしており、メサストライプ構造の側壁を覆うように埋め込まれる化合物半導体として、第1の参考例の形態と同様のRuが添加された添加InAlAs層3aの上面に、Ruが添加されたInP層3bが成膜されている。ここで、Ruが添加されたInP層3bの原料として、トリメチルインジウム、フォスフィン、ビスジメチルペンタディエニルルテニウムを使用した。
【0035】
本実施形態の製造方法として、まず、図1〜図3に示す製造工程を経た後、図7に示すように、メサストライプ構造からなる共振器の最上層であるp形InGaAs電極層25の上面に、SiO2 マスク5を形成する。次いで、 図8に示すように、実施例1と同様に公知のMOVPE法によって、Ruを添加しながら、InAlAsを0.2μmエピタキシャル成長させた後、その上面に、Ruを添加しながらInPを2μmエピタキシャル成長させた。ここで、成長条件として、成長温度580℃、成長圧力40torr、V/III比はRu添加InAlAsが200、Ru添加InPが10とした。
【0036】
このようにすると、化合物半導体における成長速度の面方位依存性により、図8に示すように、メサストライプ構造の側壁には、Ruが添加されたInAlAs層3aが0.2μm堆積される。そのため、次のRu添加InPの成長において、表面加工層や酸化層の影響を受けることがない。
その後、第1の参考例の形態と同様の方法で、図9に示すようにp形電極4a及びn形電極4bを形成して、光変調器100aを完成させる。
【0037】
ここで、上記構成の光変調器100aにおける断面には、空孔や角状の突起等の異常成長がほとんど見られない良質な埋め込み層3が観察され、素子中に空孔のある割合は、2%以下であった。これは、Ruが添加されたInAlAs層3aの成長直後に、Ruが添加されたInP層3bを成長させたことによって、Ru添加InP層3bの成長途中に空孔が生じなくなったためである。ここで、Ruが添加されたInAlAs層が可及的に薄くても、空孔のない埋め込み層3を形成することが可能である。
【0038】
また、埋め込み層3として、まず、Ruが添加されたInAlAs層3aを積層したのち、その上面にRuが添加されたInP層3bを積層したことによって、表面にAlを含有する層が露出しなくなるため、受光素子搭載変調器等の複合化光変調器を作製するために有効である。
次いで、本発明における第2の実施形態として図10〜図15を参照して説明する。図10〜図15は、それぞれ本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【0039】
本実施の形態における半導体レーザ100Aは、p形InPからなる半導体基板1Aと、その上面に設けられ、発光部を有する半導体積層体2Aと、当該発光部の周囲を覆うように埋め込まれた化合物半導体3と、さらに上面に設けられたn形電極4Bと、半導体基板1Aの下面に設けられたp形電極4Aと、 から構成されている。
【0040】
半導体積層体2Aは、半導体基板1A上に順次積層された、膜厚約0.5μmのp形InPクラッド層21A、膜厚約0.1μmの無添加のInGaAsP層22A、層厚0.1μmの無添加のInGaAsP層23A、層厚約0.1μmの無添加のInGaAsP層24A、膜厚約0.5μmのn形InPクラッド層25A、層厚約0.1μmのn形InGaAsP層26A、層厚約0.3μmのn形InGaAsからなる電極層27Aと、からなる。
【0041】
これら積層した半導体積層体2Aのうち、メサストライプ構造を有する共振器の周囲には、凹状の溝部が形成されており、その溝部には、Ruが添加されたInAlAs層3Aと、その上面にFeが添加されたInP層3Bとが埋め込まれている。ここで、InAlAs層3A、 及びInP層3Bを構成する化合物半導体の原料及びp形電極4A及びn型電極4Bの形成材料は、第1の実施形態と同様である。
【0042】
また、本実施の形態における半導体レーザ100Aの製造方法は、第1の実施形態と同様、まず、図10〜図12に示すように、半導体基板1A上に積層した半導体積層体2Aにメサストライプ構造を形成する。次に、図13に示すように、共振器の最上面であるn形InGaAs電極層27A上に、SiO2 マスク5Aを形成する。
【0043】
その後、メサストライプ構造の周囲に形成された溝部の底面に、上述のMOVPE法によって、Ruを添加しながらInAlAs層3Aを成長させた。ここで、この成長条件として、成長温度620℃、 成長圧力100torr、 V/III比100とし、ビスジメチルペンタディエニルルテニウムは20℃でバブルし、1atm、0℃の条件下、1000cm3 /minを流した。さらに、その上面に、Feを添加しながら、InP層3Bを成長させた。ここで、Feの原料として、ビス(ペンタジエニル)鉄を使用した。
【0044】
そして、SiO2 マスク5Aを除去した後、 共振器及び埋め込み層3の上面ににn形電極4Bを、半導体基板1Aの下面にはp形電極4Aを形成し、本実施の形態における半導体レーザ100Aを完成する。
上記構成の半導体レーザ100Aにおいて、上述のMOVPE法によるRu添加InAlAs層3Aの成長条件を、成長温度580〜640℃、成長圧力20〜150torr、V/III比10〜500の範囲で変えたが、いずれの範囲としても空孔のほとんど見られない良質な埋め込み層3を再現性よく得ることが可能となった。よって、リーク電流がほとんど発生しない高出力レーザを形成することが可能となる。
【0045】
また、本実施の形態における半導体レーザ100Aの活性層を、InAlAsーInGaAlAs混晶多重量子井戸層で構成し、その側壁を埋め込んだが、活性層の側壁に空孔が発生することなく、高効率、高信頼性を有する半導体レーザ100Aを得ることができる。
さらに、Ruを添加したInAlAs層3Aで構成される埋め込み層3の上面に、Feを添加したInP層3Bを積層しても、リーク電流が少なく高効率の半導体レーザ100Aを実現することが可能となる。
【0046】
ここで、第1〜第2の実施の形態において、Ruが添加される化合物半導体をInAlAsとしたが、これに限らず、InGaAlAsからなる化合物半導体としても同様の効果が得られる。特に、InGaAlAsにおけるGaとAlとの組成を変化させることで、InP基板と格子整合させながら、屈折率やバンドギャップ等物理定数を容易に変えることができるため、光の伝搬モードを調節することが可能となる。
【0047】
また、第1〜第2の実施形態において、半導体光素子を光変調器及び半導体レーザとしたが、これに限らず、他の半導体光素子、例えば半導体光増幅器や導波路形受光素子などに適用することも可能である。
さらに、多重量子井戸層として、InAlAs−InGaAlAsからなるMQW層を取り扱っているが、InGaAsP−InGaAs(P)MQWや、InGaAs(P)バルク層等のInPを基板とするすべての系におけるバルク層、多重量子井戸層等の構造に有効であることはいうまでもない。
【0048】
【発明の効果】
以上説明したように、本発明によれば、埋め込み層として、成長条件を狭めることなく、空孔ができにくく、リーク電流の発生しにくい良質な半導体結晶層を得ることができるため、リーク電流の発生を抑制するとともに、空孔がなく再現性の良好な半導体光素子、例えば半導体光増幅器や導波路形受光器などを提供することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施例および参考例の形態におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図2】 本発明の実施例および参考例の形態におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図3】 本発明の実施例および参考例の形態におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図4】 本発明の実施例および参考例の形態におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図5】 本発明の参考例の形態1におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図6】 本発明の参考例の形態1におけるRuを添加した化合物半導体を埋め込み層として使用した半導体光素子の製造方法を説明する断面図である。
【図7】 本発明におけるRuを添加した化合物半導体と従来のRuを添加したInP層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図8】 本発明におけるRuを添加した化合物半導体と従来のRuを添加したInP層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図9】 本発明におけるRuを添加した化合物半導体と従来のRuを添加したInP層とを併用して埋め込み層として使用した半導体光素子の他の製造方法を説明する断面図である。
【図10】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図11】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図12】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図13】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図14】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図15】 本発明におけるRuを添加した化合物半導体と従来のFeを添加したInP層とを併用して埋め込み層として使用した半導体レーザの一製造工程を説明する断面図である。
【図16】 従来の化合物半導体を埋め込み層として使用した半導体光素子の一製造工程を示す断面図である。
【符号の説明】
1、1A 半導体基板
2、2A 半導体積層体
3a、3A Ru添加InAlAs層
3b Ru添加InP層
3B Fe添加InP層
4a、4A p形電極
4b、4B n形電極
5、5A 絶縁層(SiO2 )
21 n形InP層
21A p形InPクラッド層
22 MQW層
22A InGaAsP層
23 p形InP層
23A InGaAsP層
24 p形InGaAsP層
24A InGaAsP層
25 p形InGaAs電極層
25A n形InPクラッド層
26A n形InGaAsP層
27A n形InGaAsからなる電極層
100、100a 光変調器
100A 半導体レーザ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a compound semiconductorBodyThe present invention relates to the used semiconductor optical device.
[0002]
[Prior art]
As a buried layer of a semiconductor optical device such as a semiconductor laser, there are a current blocking layer by a pn junction and a current blocking layer by a semi-insulating film. With these current blocking layers, for example, it is possible to concentrate the current on the light emitting portion in the semiconductor laser.
[0003]
Here, the current blocking layer by the pn junction has a problem that it is difficult to increase the speed of the element because of the large parasitic capacitance. On the other hand, when a current blocking layer made of indium phosphide (InP) doped with Fe as a semi-insulating film is an InP layer doped with Zn as a cladding layer, mutual diffusion between Fe in the current blocking layer and Zn in the cladding layer There was a problem that the resistivity of the current blocking layer was reduced. For this reason, a leak current is generated, which is a factor of deterioration of element characteristics.
[0004]
In order to solve such problems, there are the following techniques. Japanese Patent Application Laid-Open No. 10-22579 discloses a semiconductor laser in which a buried layer is an additive-free InAlAs. That is, since the buried layer is not doped with Fe, mutual diffusion with the p-type dopant does not occur, and characteristic deterioration does not occur. However, there was a problem that the resistivity of InAlAs was low because it was not added.
[0005]
Japanese Laid-Open Patent Publication No. 9-214045 discloses that an Fe diffusion prevention layer composed of an n-type InP layer is inserted between a Zn-added cladding layer and Fe-added InP buried layer. . That is, the Zn—Fe interdiffusion is prevented because the Zn-added cladding layer and the Fe-added InP buried layer are not in direct contact with each other. However, since there is an n-type InP layer having a low resistivity between the clad layer and the buried layer, there is a problem in that leakage current occurs.
[0006]
Furthermore, Japanese Patent Application Laid-Open No. 61-290790 discloses that an InAlAs buried layer to which Fe is added is formed by liquid phase growth. Also in this case, as described above, there was a problem that Zn—Fe interdiffusion occurred between the cladding layer added with Zn and the InAlAs buried layer added with Fe.
Recently, “A. van Geelen et.al, Appl. Physics Letters 73, No. 26 pp 3878-3880 (1998)” and “A. van Geelen et. Al, 11th International Conference on Indium Phosphorus 1” and “Tel. As shown in FIG. 2, there has been proposed a buried laser using an InP layer to which ruthenium is added as a semi-insulating film as a current blocking layer. According to this proposal, since the mutual diffusion between Ru of the buried layer and Zn of the cladding layer can be suppressed, the resistivity of the current blocking layer is not lowered, and the generation of leakage current can be suppressed. .
[0007]
[Problems to be solved by the invention]
However, since the buried layer according to the above proposal adds Ru while growing InP, Ru-P precipitates are likely to be generated, and Ru is less likely to act as a semi-insulating additive of InP. It was.
Therefore, in order to suppress the generation of Ru-P precipitates, it can be grown under reduced pressure, or phosphine (PHThree)) Or at a low temperature of about 580 ° C., it was necessary to grow under very limited conditions. Here, by growing at a low temperature as described above, defects such as hillocks are likely to be formed on the surface of the buried layer.
[0008]
InP to which Ru is added, the crystal surface becomes very sensitive and crystal habits are likely to occur. For this reason, depending on the state of the surface layer after RIE (Reactive Ion Etching) or wet etching, as shown in FIG. 16, holes 31 are likely to be formed in the buried
[0009]
Furthermore, when an InAlAs-InGaAlAs mixed crystal multiple quantum well layer is embedded as an active layer, vacancies are likely to occur in the side wall of the active layer, and there are problems such as reliability and reproducibility.
Furthermore, it has been difficult for the InP layer to change physical constants such as a lattice constant and a refractive index.
[0010]
Accordingly, the present invention has been made in view of the above circumstances, and suppresses the generation of leakage current and provides a highly reliable compound semiconductor.BodyIt is an object to provide a semiconductor optical device used as a buried layer.
[0011]
In order to solve such a problem, the invention according to
According to the first aspect of the present invention, by adding Ru to indium aluminum arsenide (InAlAs) or indium gallium aluminum arsenide (InGaAlAs), a p-type semiconductor crystal layer to which Zn is added is laminated before and after that. However, the semiconductor crystal layer made of InAlAs or InGaAlAs is difficult to be p-type. This is because the diffusion rate of Ru in the compound semiconductor crystal is significantly slower than that of Fe, and the diffusion rate of impurities added in the semiconductor crystal layer made of InAlAs or InGaAlAs is slower than that of the semiconductor crystal layer made of InP. is there. Therefore, since mutual diffusion of Ru and Zn is suppressed, it is possible to obtain a high-resistance current blocking layer without lowering the resistivity. Therefore, by using such a compound semiconductor as a buried layer, generation of leakage current is suppressed and vacancies are hardly formed, so that an optical semiconductor element with improved performance and reliability can be provided.
[0012]
Further, InAlAs or InGaAlAs to which Ru is added is not easily affected by a surface processing layer or an oxide layer due to RIE, wet etching, or the like in its growth, and vacancies are less likely to be formed as compared to InP to which Ru is added.
Furthermore, since the bonding force between the added Ru and As constituting InAlAs or InGaAlAs is extremely weak compared to the bonding force between Ru and P constituting InP, Ru-As during crystal growth of InAlAs or InGaAlAs. The possibility of forming such precipitates is reduced. Therefore, it is possible to easily grow a semiconductor crystal layer having a high resistance without performing under very narrow growth conditions as in conventional InP to which Ru is added.
[0013]
Furthermore, since InAlAs and InGaAlAs are mixed crystals, the physical constants such as refractive index and band gap can be easily changed while lattice-matching with the InP substrate by changing the composition of Ga and Al in InGaAlAs. Is possible.
[0016]
Claim1In the semiconductor optical device according to
Claim1In the invention described in
[0017]
Also,Claim1In the semiconductor optical device according to
Claim1In the invention described in
[0018]
Here, since the compound semiconductor of the present invention is InAlAs or InGaAlAs doped with Ru, the additive-free InAlAs disclosed in Japanese Patent Laid-Open No. 10-22579 and the Fe disclosed in Japanese Patent Laid-Open No. 61-290790 are disclosed. Added InAlAs, and A.I. This is different from Ru-doped InP disclosed by van Geelen et al.
[0019]
That is, it differs from the technique of JP-A-10-22579 in that Ru is added to increase the resistivity. Moreover, it differs from the technique of Unexamined-Japanese-Patent No. 61-290790 using the different Ru from Fe as an impurity to add. Therefore, mutual diffusion with Zn added to the cladding layer does not occur. In addition, A. It differs from the technique disclosed by van Geelen et al in that the element to which Ru is added is not InP but InAlAs or InGaAlAs. Therefore, the physical constants such as the refractive index and the band gap can be changed depending on the composition, and there is a new effect that the degree of freedom in element design is increased.
[0020]
Further, the claims in the present invention1The semiconductor optical device according to the present invention has an upper surface of a buried layer made of InAlAs or InGaAlAs doped with Ru.Made of Ru-doped InP or Fe-doped InPSince the buried layer is laminated, the technique is different from the technique disclosed in Japanese Patent Laid-Open No. 9-214045.
That is, in the technique of Japanese Patent Laid-Open No. 9-214045, an Fe diffusion prevention layer composed of a low-resistance n-type InP layer is inserted between a cladding layer added with Zn and an InP buried layer added with Fe. However, in the present invention, a buried layer made of high resistance InAlAs or InGaAlAs doped with Ru is inserted between the cladding layer and another buried layer. Therefore, there is no problem that leakage current occurs.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Examples of the present inventionAnd reference examplesThe embodiment will be described with reference to the drawings.
1 to 6 show the present invention, respectively.Examples and reference examplesIt is sectional drawing explaining one manufacturing process of the optical modulator which used the compound semiconductor in in as an embedding layer.
The first of the present inventionreferenceAs shown in FIG. 6, the
[0022]
The semiconductor stacked
[0023]
Here, the
[0024]
The semiconductor stacked
Here, trimethylindium, triethylgallium, trimethylaluminum, and arsine were used as raw materials for the compound semiconductor constituting the
[0025]
The material for forming the p-
Next, a method for manufacturing the
First, as shown in FIG. 1, an n-
[0026]
The semiconductor stacked
[0027]
Next, as shown in FIG. 2, a silicon oxide film (SiO 2) is formed on the upper surface of the p-type
[0028]
Next, as shown in FIG. 5, the
[0029]
Then SiO2After removing the mask, a photoresist (not shown) is applied to the upper surface of the
[0030]
A metal layer made of AuGeNi is formed on the lower surface of the
Here, a high-quality buried
[0031]
Further, in the buried layer composed of Ru-doped InP having a mesa stripe structure height of 2 μm, vacancies were observed in 30% of the semiconductor elements, whereas in the buried layer composed of Ru-doped InAlAs in the present invention. In 3a, it was 1% or less of the semiconductor element, and the yield was improved.
Furthermore, the leakage current was 1 nA or less with 90% of the elements when the reverse bias was 2 V, and it was confirmed that the generation of the leakage current could be suppressed.
[0032]
In the
[0033]
Further, InAlAs to which Ru is added is not easily affected by the surface processed layer or the oxide layer in its growth, and the surface layer subjected to dry etching or wet etching for forming a mesa stripe or the like is also vacant. A buried
Furthermore, since the binding force between the added Ru and As constituting InAlAs is extremely weak compared to the binding force between Ru and conventional P constituting InP, precipitates are hardly formed during the growth of InAlAs crystals. Therefore, it is not necessary to perform growth under very narrow conditions like InP to which Ru is added, and it becomes possible to easily grow a semiconductor crystal layer having a high resistance.
[0034]
Next, in the present invention1The embodiment will be described with reference to FIGS. FIGS. 7 to 9 are cross-sectional views illustrating one manufacturing process of an optical modulator using a compound semiconductor doped with Ru according to the present invention and a conventional Ru-doped InP layer as a buried layer.
The
[0035]
As a manufacturing method of this embodiment, first, after the manufacturing steps shown in FIGS. 1 to 3, as shown in FIG. 7, the upper surface of the p-type
[0036]
In this way, due to the plane orientation dependence of the growth rate in the compound semiconductor, as shown in FIG. 8, the
Then the firstReference exampleThe p-
[0037]
Here, in the cross section of the
[0038]
Further, as the buried
Then, in the present invention2This embodiment will be described with reference to FIGS. FIG. 10 to FIG. 15 are cross-sectional views illustrating one manufacturing process of a semiconductor laser in which a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added are used in combination as a buried layer.
[0039]
The
[0040]
The semiconductor stacked
[0041]
Of these stacked semiconductor stacked
[0042]
In addition, the manufacturing method of the
[0043]
Thereafter, an
[0044]
And SiO2After removing the
In the
[0045]
In addition, the active layer of the
Furthermore, even if the
[0046]
Where 1st to 1st2In this embodiment, the compound semiconductor to which Ru is added is InAlAs. However, the present invention is not limited to this, and the same effect can be obtained by using a compound semiconductor made of InGaAlAs. In particular, by changing the composition of Ga and Al in InGaAlAs, the physical constants such as refractive index and band gap can be easily changed while lattice matching with the InP substrate, so that the light propagation mode can be adjusted. It becomes possible.
[0047]
Also, first to first2In this embodiment, the semiconductor optical device is an optical modulator and a semiconductor laser. However, the present invention is not limited to this, and the present invention can be applied to other semiconductor optical devices such as a semiconductor optical amplifier and a waveguide type light receiving device.
Furthermore, as a multiple quantum well layer, an MQW layer made of InAlAs-InGaAlAs is handled, but a bulk layer in all systems using InP as a substrate, such as InGaAsP-InGaAs (P) MQW, InGaAs (P) bulk layer, Needless to say, it is effective for a structure such as a multiple quantum well layer.
[0048]
【The invention's effect】
As explained above, the present inventionByIfAs an embedded layer,Without narrowing the growth conditions, it is possible to obtain a high-quality semiconductor crystal layer that is less likely to generate vacancies and less likely to generate leakage current.Because you canIt is possible to provide a semiconductor optical device that suppresses the occurrence of leakage current and has no voids and good reproducibility, such as a semiconductor optical amplifier and a waveguide type light receiver.
[Brief description of the drawings]
FIG. 1 shows the present invention.Examples and reference examplesIt is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 2Examples and reference examplesIt is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 3Examples and reference examplesIt is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 4 The present inventionExamples and reference examplesIt is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 5 shows the present invention.Reference example form 1It is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 6Reference example form 1It is sectional drawing explaining the manufacturing method of the semiconductor optical element which uses the compound semiconductor which added Ru in (2) as a buried layer.
FIG. 7 is a cross-sectional view illustrating another method of manufacturing a semiconductor optical device using a compound semiconductor to which Ru is added according to the present invention and a conventional Ru-added InP layer in combination as a buried layer.
FIG. 8 is a cross-sectional view illustrating another method for manufacturing a semiconductor optical device using a compound semiconductor to which Ru is added according to the present invention and a conventional Ru-added InP layer in combination as a buried layer.
FIG. 9 is a cross-sectional view illustrating another method for manufacturing a semiconductor optical device in which a compound semiconductor to which Ru is added in the present invention and a conventional InP layer to which Ru is added are used in combination as a buried layer.
FIG. 10 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser in which a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added are used in combination as a buried layer.
FIG. 11 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser using a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added as a buried layer.
12 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser using a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added as a buried layer. FIG.
FIG. 13 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser in which a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added are used in combination as a buried layer.
FIG. 14 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser in which a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added are used in combination as a buried layer.
FIG. 15 is a cross-sectional view illustrating one manufacturing process of a semiconductor laser using a compound semiconductor to which Ru is added according to the present invention and a conventional InP layer to which Fe is added as a buried layer.
FIG. 16 is a cross-sectional view showing one manufacturing process of a semiconductor optical device using a conventional compound semiconductor as a buried layer.
[Explanation of symbols]
1, 1A Semiconductor substrate
2, 2A Semiconductor stack
3a, 3A Ru-added InAlAs layer
3b Ru-doped InP layer
3B Fe-doped InP layer
4a, 4A p-type electrode
4b, 4B n-type electrode
5, 5A Insulating layer (SiO2)
21 n-type InP layer
21A p-type InP cladding layer
22 MQW layer
22A InGaAsP layer
23 p-type InP layer
23A InGaAsP layer
24 p-type InGaAsP layer
24A InGaAsP layer
25 p-type InGaAs electrode layer
25A n-type InP cladding layer
26A n-type InGaAsP layer
27A Electrode layer made of n-type InGaAs
100, 100a optical modulator
100A semiconductor laser
Claims (1)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119443A JP3825652B2 (en) | 2001-04-18 | 2001-04-18 | Semiconductor optical device |
| DE60212755T DE60212755T2 (en) | 2001-04-18 | 2002-04-17 | Optical semiconductor device and manufacturing method |
| EP02252724A EP1251610B1 (en) | 2001-04-18 | 2002-04-17 | Semiconductor optical device and the fabrication method |
| US10/124,835 US6717187B2 (en) | 2001-04-18 | 2002-04-18 | Semiconductor optical device and the fabrication method |
| US10/775,806 US6982469B2 (en) | 2001-04-18 | 2004-02-09 | Semiconductor optical device and the fabrication method |
| US11/240,903 US7060518B2 (en) | 2001-04-18 | 2005-09-30 | Semiconductor optical device and the fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119443A JP3825652B2 (en) | 2001-04-18 | 2001-04-18 | Semiconductor optical device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314196A JP2002314196A (en) | 2002-10-25 |
| JP3825652B2 true JP3825652B2 (en) | 2006-09-27 |
Family
ID=18969662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119443A Expired - Fee Related JP3825652B2 (en) | 2001-04-18 | 2001-04-18 | Semiconductor optical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825652B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211141A (en) * | 2007-02-28 | 2008-09-11 | Nippon Telegr & Teleph Corp <Ntt> | Optical semiconductor device and optical semiconductor module |
| JP2010219102A (en) | 2009-03-13 | 2010-09-30 | Opnext Japan Inc | Semiconductor laser device |
| JP5189200B2 (en) * | 2011-12-05 | 2013-04-24 | 日本電信電話株式会社 | Optical semiconductor device |
| JP2013149665A (en) * | 2012-01-17 | 2013-08-01 | Sumitomo Electric Ind Ltd | Quantum cascade semiconductor laser |
| JP7306779B2 (en) * | 2019-09-13 | 2023-07-11 | 住友電工デバイス・イノベーション株式会社 | OPTO-SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF |
| CN112838152B (en) * | 2019-11-25 | 2022-06-14 | 山东浪潮华光光电子股份有限公司 | A kind of light-emitting diode epitaxial structure with specific pattern and preparation method thereof |
| JP6881703B1 (en) * | 2020-10-09 | 2021-06-02 | 三菱電機株式会社 | Waveguide type light receiving element |
| US20240413613A1 (en) * | 2021-11-30 | 2024-12-12 | Mitsubishi Electric Corporation | Semiconductor laser and method for producing semiconductor laser |
-
2001
- 2001-04-18 JP JP2001119443A patent/JP3825652B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314196A (en) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
| US7060518B2 (en) | Semiconductor optical device and the fabrication method | |
| US8003995B2 (en) | Semiconductor optical device with suppressed double injection phenomenon | |
| JP2003060310A (en) | Semiconductor optical device and method of manufacturing the same | |
| US6990131B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| JP3825652B2 (en) | Semiconductor optical device | |
| KR20120123123A (en) | Opto-electronic device | |
| JP4072937B2 (en) | Semiconductor optical device | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| US20210242663A1 (en) | Optical semiconductor element and method of manufacturing the same and optical integrated semiconductor element and method of manufacturing the same | |
| JP2003101125A (en) | Waveguide type optical device | |
| JPH077232A (en) | Optical semiconductor device | |
| JP2009059919A (en) | Optical semiconductor device and manufacturing method thereof | |
| EP1193771B1 (en) | Method for fabricating an optical semiconductor device | |
| JP2002026455A (en) | Semiconductor optical element and method of manufacturing the same | |
| JP4164248B2 (en) | Semiconductor element, manufacturing method thereof, and semiconductor optical device | |
| KR0161064B1 (en) | Method of manufacturing buried semiconductor laser | |
| JP3276674B2 (en) | Semiconductor laser device | |
| JP2024090404A (en) | Method for manufacturing optical semiconductor element | |
| JPH08111564A (en) | Semiconductor device and manufacturing method thereof | |
| JPH08222809A (en) | Semiconductor light emitting device | |
| JPH0453287A (en) | Manufacture of semiconductor laser | |
| JPS641073B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3825652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |