JP3829981B2

JP3829981B2 - Power supply apparatus and method

Info

Publication number: JP3829981B2
Application number: JP2002026865A
Authority: JP
Inventors: 寿純安藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-02-04
Filing date: 2002-02-04
Publication date: 2006-10-04
Anticipated expiration: 2022-02-04
Also published as: JP2003235170A

Description

【０００１】
【発明の属する技術分野】
本発明は、電力供給装置および方法に関し、特に、バッテリの過放電、または、深放電を防止できるようにした電力供給装置および方法に関する。
【０００２】
【従来の技術】
バッテリ（電池）駆動型の電子機器が普及しつつある。バッテリ駆動型の電子機器としては、デジタルビデオカメラやデジタルスチルカメラが一般に知られている。これらのバッテリ駆動型の電子機器は、１次電池（充電不能な使いきりのバッテリ）、または、２次電池（充電可能なバッテリ）が装着され、これらのバッテリより供給される電力により駆動することが可能となる。
【０００３】
【発明が解決しようとする課題】
ところで、このバッテリ駆動型の電子機器において、負荷回路（バッテリより供給される電力で駆動する回路）にバッテリより電力が供給されている場合、例えば、短絡事故が発生すると、バッテリから過大な電流が流れ、放電終止電圧値（バッテリが電力供給可能な設計上の電圧値）以下にまで出力電圧を低下させてしまう、いわゆる、過放電現象が生じてしまうことがあった。
【０００４】
また、メカニカルな電源開閉機構（物理的に回路をオンオフする機構）を備えていない電子機器においては、バッテリを装着したまま長時間放置しておくと、電子機器の暗電流によりバッテリの電力が徐々に放出されてしまう、いわゆる、深放電現象が生じてしまうことがあった（メカニカルな電源開閉装置を備えている電子機器でも、電源を切り忘れるなどして、放置しておいても同様の現象が生じることがあった）。
【０００５】
この過放電現象や深放電現象が生じると、例えば、バッテリが１次電池の場合、液漏れ等が発生して、電子機器自体を破壊してしまう恐れがあった。また、バッテリが２次電池の場合、その後の充電により正常な機能が回復できない（例えば、充電容量が減少してしまう）恐れがあった。
【０００６】
これらの過放電現象や深放電現象を防止させるべく、負荷の短絡事故を検出して、バッテリからの不要な電力供給を停止させる保護回路が考えられている。しかしながら、この保護回路は、負荷回路（デジタルビデオカメラやデジタルスチルカメラなどの駆動機構を構成する回路）に組み込まれる必要があり、結果的に負荷回路などのコストを高くしてしまうといった課題があった。
【０００７】
また、暗電流の防止に関しては、例えば、放電電圧値を検出して、放電終止電圧値以下となったとき、電力供給を停止させるような保護回路も考えられているが、バッテリは、一般に（１次電池、および、２次電池のいずれにおいても）負荷回路への電力供給を停止すると、一時的に電圧が復帰する特性があり、電力供給を停止させても、その後、再び電圧値が復帰しては、電力を供給し、さらに、電力供給を停止させるといったことが繰り返され、結果的に深放電現象を完全に防止させることができないという課題があった。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、安価な構成により、バッテリの過放電現象や深放電現象を防止させるようにするものである。
【０００９】
【課題を解決するための手段】
本発明の電力供給装置は、電力を供給する電源と、電源と負荷回路の間に接続され、電源から負荷回路への電力の供給または非供給を切り替えるスイッチと、電源より負荷回路に供給される電力に対して、スイッチの出力側の電圧値を検出する検出回路と、スイッチと並列に、電源が接続されるコネクタ正極と検出回路との間に接続され、電源の初期電圧をパルス的に検出回路に供給するコンデンサと、検出回路の検出結果に基づいて、電力の電圧値が所定の値より大きいとき、スイッチを電力を供給するように制御し、電力の電圧値が所定の値より小さいとき、スイッチを電力を供給しないように制御するスイッチ制御手段と、電源の接続時にコンデンサに充電された電荷を、電源を外した際に放電する、コンデンサのコネクタ正極側と電源が接続されるコネクタの負極との間に接続された負荷遮断時のリークが電源に対して影響しない程度に小さい放電抵抗と、カソードがコンデンサの検出回路側に接続され、アノードが接地されたダイオードとを有する放電手段とを備えることを特徴とする。
【００１７】
本発明の電力供給方法は、スイッチと並列に、電源が接続されるコネクタ正極と検出回路との間に接続されたコンデンサを介して、電源の初期電圧をパルス的に検出回路に供給する供給ステップと、検出回路の検出結果に基づいて、電力の電圧値が所定の値より大きいとき、スイッチを電力を供給するように制御し、電力の電圧値が所定の値より小さいとき、スイッチを電力を供給しないように制御するスイッチ制御ステップとを含むこと、コンデンサのコネクタ正極側と電源が接続されるコネクタの負極との間に接続された負荷遮断時のリークが電源に対して影響しない程度に小さい放電抵抗と、カソードがコンデンサの検出回路側に接続され、アノードが接地されたダイオードとにより、電源の接続時にコンデンサに充電された電荷を、電源を外した際に放電する放電ステップと含むことを特徴とする。
【００２４】
本発明の電力供給装置および方法においては、電源より電力が供給され、スイッチが電源と負荷回路の間に接続され、電源から負荷回路への電力の供給または非供給が切り替えられ、電源より負荷回路に供給される電力に対して、スイッチの出力側の電圧値が検出され、スイッチと並列に、電源が接続されるコネクタ正極と検出回路との間に接続されたコンデンサを介して、電源の初期電圧がパルス的に検出回路に供給され、検出回路の検出結果に基づいて、電力の電圧値が所定の値より大きいとき、スイッチが電力を供給するように制御され、電力の電圧値が所定の値より小さいとき、スイッチが電力を供給しないように制御され、コンデンサのコネクタ正極側と電源が接続されるコネクタの負極との間に接続された負荷遮断時のリークが電源に対して影響しない程度に小さい放電抵抗と、カソードがコンデンサの検出回路側に接続され、アノードが接地されたダイオードとにより、電源の接続時にコンデンサに充電された電荷が、電源が外された際に放電される。
【００２６】
【発明の実施の形態】
図１は、本発明に係る電力供給装置の一実施の形態の構成を示す図である。バッテリ１は、定格電圧がＶｂなる一次電池（例えば、市販の乾電池）、又は、二次電池（例えば、充電式のニッケルカドミウム電池やニッケル水素電池など）からなるバッテリであり、負荷３へ電力を供給する電源として機能する。バッテリ１は、着脱可能な構成となっており、本体に装着されると、＋極がコネクタ２ａ、−極がコネクタ２ｂにそれぞれ接続されて、電気的に接続された状態となる。
【００２７】
バッテリ１の＋側は、＋極であるコネクタ２ａを介してPch-MOSFET（Metal Oxide Silicon Field Effect Transistor、または、Metal Oxide Semiconductor Field Effect Transistor）からなるトランジスタＱ１のソースに接続され、トランジスタＱ１のドレインは負荷３に接続されている。
【００２８】
図１の電力供給装置は、バッテリ駆動型の電子機器に組み込まれて、電力を供給するものである。従って、負荷３は、その電子機器の種類により異なるが、例えば、電子機器がデジタルビデオカメラである場合、テープを駆動させるモータや、制御情報を表示する表示装置などである。当然のことながら、電子機器は、バッテリ駆動型の電子機器であれば、デジタルビデオカメラに限らず、その他の電子機器、例えば、デジタルスチルカメラ、銀塩式フィルムを使用したスチルカメラ、カムコーダ、音声記録再生装置、または、ゲーム機器などであっても良い。また、電力供給装置そのものが、集積回路の一部の回路として構成されるようにしても良く、集積回路としては、例えば、DCDC（Direct Current-Direct Current）コンバータ用集積回路であってもよい。
【００２９】
バッテリ１のマイナス側は、コネクタ２ｂを介して接地されている。さらに、負荷３のマイナス側も接地されている。従って、トランジスタＱ１がオンの状態の場合（トランジスタＱ１のゲートにLowレベルの信号が印加された状態の場合）、トランジスタＱ１のソースに入力される、バッテリ１から供給された電力が、トランジスタＱ１のドレインを介して負荷３に供給される。
【００３０】
トランジスタＱ１のドレイン（出力ライン側）には、負荷３の他に、抵抗Ｒ５の一方が接続され、抵抗Ｒ５の他方は電圧検出素子ＩＣ１（以下、単にＩＣとも称する）の入力端子（図中、INと表示された端子）に接続されると共に、ダイオードＤ１のカソード、および、コンデンサＣ１に接続されている。また、電圧検出素子ＩＣ１のコモン端子（図中、GNと表示された端子）、および、ダイオードＤ１のアノードは接地されている。
【００３１】
コンデンサＣ１は、コネクタ２ａ、すなわち、トランジスタＱ１のソースにも接続されている。コネクタ２ａ（＋極）と、コネクタ２ｂ（−極）（すなわちGND）との間にはコンデンサＣ１に充電された電荷を放電するための放電抵抗Ｒ１が接続されている。
【００３２】
電圧検出素子ＩＣ１の出力端子（図中、OUTと表示された端子）は抵抗Ｒ４の一方に接続され、抵抗Ｒ４の他方はNch-MOSFETからなるトランジスタＱ２のゲートに接続されている。トランジスタＱ２のソースは、接地され、ドレインは抵抗Ｒ３の一方に接続されている。
【００３３】
抵抗Ｒ３の他方は、トランジスタＱ１のゲート、および、抵抗Ｒ２の一方に接続され、抵抗Ｒ２の他方は、トランジスタＱ１のソースに接続されている。
【００３４】
電圧検出素子ＩＣ１は入力端子に規定値以上の電圧が印加（入力）された場合、出力端子よりHiレベルの信号を出力し、入力端子に規定値未満の電圧が印加（入力）された場合、出力端子よりLowレベルの信号を出力する。
【００３５】
次に、図２のフローチャートを参照して、図１の電力供給装置の放電監視処理について説明する。
【００３６】
ステップＳ１において、電圧検出素子ＩＣ１は、入力端子に供給される電圧値が規定電圧値（Ｖｔｈ）を通過する変化があったか否か（規定電圧値（Ｖｔｈ）を超える変化があったか否か）を判定し、規定電圧値（Ｖｔｈ）を通過する変化が有るまでその処理を繰り返す。例えば、バッテリ１（初期電圧値をＶｓ＞Vｔｈとする）が、極性に合わせてコネクタ２ａ，２ｂに装着されると、図３Ａ（時刻ｔ０）で示すように、初期電圧Ｖｓがコネクタ２ａよりコンデンサＣ１を介して、電圧検出素子ＩＣ１の入力端子に供給される。このとき、コンデンサＣ１には電荷が無い為、図３Ｂ（時刻ｔ１０）で示すように、パルス的に初期電圧値Ｖｓが電圧検出素子ＩＣ１の入力端子に印加されることになる。この初期電圧値Ｖｓは、電圧検出素子ＩＣ１の規定電圧値（Ｖｔｈ）を通過する変化をもたらすため、規定電圧値以上の電圧が供給されたと判定し、その処理は、ステップＳ２に進む。
【００３７】
尚、図３Ａは、バッテリ１がコネクタ２ａを介して出力するときの電圧値の変化を示し、図３Ｂは、電圧検出素子ＩＣ１の入力端子に印加される電圧値を、図３Ｃは、電圧検出素子ＩＣ１の出力端子から出力される信号の電圧値を、図３Ｄは、トランジスタＱ２のドレインより出力される信号の電圧値を、図３Ｅは、トランジスタＱ１のドレインより出力される信号の電圧値を、それぞれ示している。また、時刻ｔ０（＝ｔ１０＝ｔ３０＝ｔ４１）以前において、図３Ａ乃至図３Ｅは、０（Low）が検出されることが示されているが、バッテリ１が接続されていないため、電気的な導通は一切ない状態である。
【００３８】
ステップＳ２において、電圧検出素子ＩＣ１の出力端子は、図３Ｃ（時刻ｔ２１）で示すように、抵抗Ｒ４を介して、トランジスタＱ２のゲートにHiレベルの信号を出力（印加）する。また、図３の各処理の説明においては、電圧検出素子ＩＣ１の検出動作に微小ながらΔｔ（Δｔ＝時間ｔ１０乃至ｔ１１＝ｔ３０乃至ｔ３１＝ｔ１３乃至ｔ１４）なる応答遅れが生じる。
【００３９】
ステップＳ３において、トランジスタＱ２は、Nch-MOSFETであるので、ゲートにHiレベルの信号が入力されることにより、オンの状態になる。
【００４０】
ステップＳ４において、トランジスタＱ２のドレインは、図３Ｄ（時刻ｔ３１）で示すように、抵抗Ｒ３を介してトランジスタＱ１のゲートに対して、Lowの電圧信号を出力する。
【００４１】
ステップＳ５において、トランジスタＱ１は、Pch-MOSFETであるので、オンの状態にされる。
【００４２】
ステップＳ６において、トランジスタＱ１は、ソースに入力されたバッテリ１から供給される電力を、図３Ｅ（時刻ｔ４１）で示すように、トランジスタＱ１のドレインより、負荷３に供給する（図中、Hiレベルにされている）と共に、抵抗５を介して電圧検出素子ＩＣ１に出力する。
【００４３】
すなわち、トランジスタＱ２がオンの状態にされると、バッテリ１の出力電圧が抵抗Ｒ２と抵抗Ｒ３により分圧されて、トランジスタＱ１のゲートに印加され、（この分圧電圧値はバッテリ１の出力電圧値より十分低く、トランジスタＱ１をオンの状態にさせるのに十分な値に設定されている）トランジスタＱ１はオンの状態にされる。トランジスタＱ１がオンの状態にされるとバッテリ１の出力電圧がトランジスタＱ１のソースに入力され、さらに、トランジスタＱ１のドレインを介して抵抗Ｒ５の一方、および、負荷３に印加される。
【００４４】
抵抗Ｒ５に印加された電圧は、抵抗Ｒ５を介して電圧検出素子ＩＣ１の入力端子に印加される。図３Ｂで示すように、時刻ｔ１０で電圧検出素子ＩＣ１の入力端子に入力される信号は、コンデンサＣ１を介して入力されるパルス的な電力の電圧であるので、時刻ｔ１０以降は、例えば、図３Ｂの一点鎖線で示す様に、コンデンサＣ１の充電が進むに連れて、電圧が低下し、図３Ｃの時刻ｔ２２（図３Ｂ中の時刻ｔ１２）以降では、点線で示すように電圧検出素子ＩＣ１の出力端子より出力される電圧がLowとなるところであるが、時刻ｔ１２よりも前のタイミング（時刻ｔ１１）で、抵抗Ｒ５を介してバッテリ１より供給される電圧が、電圧検出素子ＩＣ１の入力端子に印加されることにより、電圧検出素子ＩＣ１の出力端子より出力される信号のレベルは、Hiレベルに保持される。
【００４５】
以上の処理により、前述と同様トランジスタＱ１がオンの状態となり、バッテリ１の出力電圧は負荷３に継続して供給される（自己ホールド状態が継続される）。
【００４６】
ステップＳ７において、電圧検出素子ＩＣ１は、入力電圧が規定電圧値未満となったか否かを判定し、入力電圧が規定電圧値未満となったと判定されるまで、その処理を繰り返す。すなわち、バッテリ１より供給される電力の電圧値が、短絡事故などにより生じる過放電現象や、深放電現象が起こるか否かが監視されることになる。また、ステップＳ７の処理が繰り返される間は、バッテリ１から負荷３に電力が供給されつづけることになる。
【００４７】
ステップＳ７において、例えば、図３Ａ（時刻ｔ１）、および、図３Ｂ（時刻ｔ１３）で示すように、電圧検出素子ＩＣ１が、入力端子に入力される電圧値が規定値（Ｖｔｈ）未満であると判定した場合、すなわち、過放電現象、または、深放電現象が生じていると判定した場合、その処理は、ステップＳ８に進む。
【００４８】
ステップＳ８において、電圧検出素子ＩＣ１は、図３Ｃ（時刻ｔ２３）で示すように、出力端子よりLowの電圧信号を、抵抗Ｒ４を介して、トランジスタＱ２のゲートに印加する。
【００４９】
ステップＳ９において、トランジスタＱ２は、ゲートに印加された電圧信号がLowとなるため、オフの状態にされる。
【００５０】
ステップＳ１０において、トランジスタＱ２は、図３Ｄ（時刻ｔ３２）で示すように、ドレインよりHiレベルの信号を、抵抗Ｒ３を介して、トランジスタＱ１のゲートに印加する。
【００５１】
ステップＳ１１において、トランジスタＱ１は、ゲートに印加される電圧が、Hiレベルとなることにより、トランジスタＱ１のゲートは（抵抗Ｒ２により）ソースと同電位となるので、オフの状態に設定され、図３Ｅで示すように、時刻ｔ４２において、ドレインからの出力が停止、すなわち、負荷３への電力の供給が停止され、その処理は、ステップＳ１に戻る。
【００５２】
すなわち、バッテリ１の放電が進行して（または、短絡事故などで）負荷３、および、抵抗Ｒ５に印加される電圧が電圧検出素子ＩＣ１の規定電圧値（Ｖｔｈ）以下に下がった場合、電圧検出素子ＩＣ１の出力端子は、Lowレベルに変化する（ステップＳ８）。このとき、トランジスタＱ２のゲートに印加される電圧もLowとなりトランジスタＱ２はオフの状態にされる（ステップＳ９）。
【００５３】
トランジスタＱ２がオフの状態にされるとトランジスタＱ１のゲートは、抵抗Ｒ２によりトランジスタＱ１のソースと同電位に保持され、トランジスタＱ１はオフの状態にされる。
【００５４】
結果的に、バッテリ１と負荷３は切断され、抵抗Ｒ５、および、負荷３に印加される電圧は”０”となる。この時、コンデンサＣ１にはバッテリ１、コンデンサＣ１、抵抗Ｒ５、および、負荷３のルートを通じて、トランジスタＱ１がオフの状態にされる直前のバッテリ１の電圧が充電される。負荷３が遮断されるとバッテリ１が乾電池の場合は、その特性から出力電圧がある程度回復する傾向があるが、回復速度は、急速では無い為、その差分電圧でコンデンサＣ１が充電される速度も遅く、コンデンサＣ１を介して電圧検出素子ＩＣ１の入力端子に印可される電圧も出力をHiレベルに反転させるに十分なレベルまでには上昇できないため、出力レベルはLowレベルに保持される。
【００５５】
従って、バッテリ１の電圧が回復した後もトランジスタＱ１はオフの状態が保持されるため、一度、トランジスタＱ１がオフの状態にされた後は、バッテリ１からの不要な放電が防止されることになるので、バッテリ１の過放電現象、および、深放電現象を防止することが可能となる。
【００５６】
上述の状態でバッテリ１をコネクタ２ａ，２ｂから外し、その他のバッテリを接続した場合、バッテリ１が外された段階で、コンデンサＣ１に充電された電荷は放電抵抗Ｒ１、および、ダイオードＤ１を介して放電されており、（抵抗Ｒ１は通常１ＭΩ程度に選定される為、負荷遮断時のリークは１μＡと小さくバッテリ１の性能に影響は無い）その他のバッテリの初期電圧ＶｓがコンデンサＣ１を介して電圧検出素子ＩＣ１の入力端子に印加される為、前述と同様な動作（ステップＳ１乃至Ｓ１１の処理による動作）を行うことができる。
【００５７】
例えば、バッテリ１の初期電圧値を３Ｖ，電圧検出素子ＩＣ１の規定電圧値を１．８Ｖとすると、トランジスタＱ１がオンの状態の場合、バッテリ１が負荷３に電力を供給し、徐々に放電している状態においては、電圧検出素子ＩＣ１の入力端子には規定電圧値（Ｖｔｈ）以上の電圧が印加されており、電圧検出素子ＩＣ１の出力端子はHiレベルになっている。バッテリ１の放電が進行し、出力電圧が１．８Ｖ未満に達すると、電圧検出素子ＩＣ１の出力端子はLowに反転し、トランジスタＱ２がオフの状態に反転する。結果として、前述と同様にトランジスタＱ１がオフの状態となり、バッテリ１から負荷３は切断され、バッテリ１の不要な放電は防止されることになる。
【００５８】
次に、図４を参照して、図１で示した電力供給装置のコンデンサＣ１、ダイオードＤ１、および、放電抵抗Ｒ５に代えて、タクトスイッチをトランジスタＱ１に並列に接続した場合の構成について説明する。
【００５９】
図４で示す電力供給装置においては、コンデンサＣ１、ダイオードＤ１、および、放電抵抗Ｒ５に代えて、タクトスイッチＳＷ１以外の構成は同様であるので、その説明は省略する。
【００６０】
タクトスイッチＳＷ１は、ユーザにより操作されている間だけオンの状態（電気的に導通状態）となり、操作されていないとき、オフの状態（電気的に非導通状態）となるスイッチである。
【００６１】
ここで、図５のフローチャートを参照して、図４の電力供給装置の放電監視処理について説明する。
【００６２】
ステップＳ２１において、電圧検出素子ＩＣ１は、入力端子に供給される電圧値が規定電圧値（Ｖｔｈ）以上であるか否かを判定し、規定電圧値（Ｖｔｈ）以上の電圧が供給されるまでその処理を繰り返す。例えば、タクトスイッチＳＷ１が操作されて、オンの状態にされると、初期電圧ＶｓがタクトスイッチＳＷ１、および、抵抗Ｒ５を介して電圧検出素子ＩＣ１にパルス的に供給される。この初期電圧値Ｖｓがパルス的に印加されることにより、規定電圧値以上の電圧が印加されたと判定され、その処理は、ステップＳ２２に進む。
【００６３】
ステップＳ２２において、電圧検出素子ＩＣ１の出力端子は、抵抗Ｒ４を介して、トランジスタＱ２のゲートにHiレベルの信号を出力する。
【００６４】
ステップＳ２３において、トランジスタＱ２は、Nch-MOSFETであるので、ゲートにHiレベルの信号が入力されることにより、オンの状態になる。
【００６５】
ステップＳ２４において、トランジスタＱ２のドレインは、抵抗Ｒ３を介してトランジスタＱ１のゲートに対して、Lowレベルの信号を出力する。
【００６６】
ステップＳ２５において、トランジスタＱ１は、オンの状態にされる。
【００６７】
ステップＳ２６において、トランジスタＱ１は、ソースに入力されたバッテリ１から供給される電力を、トランジスタＱ１のドレインより、負荷３に供給すると共に、抵抗５を介して電圧検出素子ＩＣ１に出力する。
【００６８】
すなわち、トランジスタＱ２がオンの状態にされると、バッテリ１の出力電圧が抵抗Ｒ２と抵抗Ｒ３により分圧されて、トランジスタＱ１のゲートに印加され、トランジスタＱ１はオンの状態にされる。トランジスタＱ１がオンの状態にされるとバッテリ１の出力電圧がトランジスタＱ１のソースに入力され、さらに、トランジスタＱ１のドレインを介して抵抗Ｒ５の一方、および、負荷３に印加される。
【００６９】
抵抗Ｒ５に印加された電圧は、抵抗Ｒ５を介して電圧検出素子ＩＣ１の入力端子に印加され、電圧検出素子ＩＣ１の入力端子に入力される信号は、抵抗Ｒ５を介してバッテリ１より供給される電圧が、印加されることにより、電圧検出素子ＩＣ１の出力端子より出力される信号のレベルは、Hiレベルに保持される。
【００７０】
以上の処理により、前述と同様トランジスタＱ１がオンの状態となり、バッテリ１の出力電圧は負荷３に継続して供給される。従って、この状態に達した後は、タクトスイッチＳＷ１の操作状態によらず、トランジスタＱ１がオンの状態となり、バッテリ１の出力電圧は負荷３に継続して供給されることになるので、ユーザは、タクトスイッチＳＷ１の操作を停止しても（非導通状態にしても）、バッテリ１からの電力は、負荷３に供給されることになる（自己ホールド状態が維持される）。
【００７１】
ステップＳ２７において、電圧検出素子ＩＣ１は、入力電圧が規定電圧値未満となったか否かを判定し、入力電圧が規定電圧値未満となったと判定されるまで、その処理を繰り返す。すなわち、バッテリ１より供給される電力の電圧値が、基準電圧より低下した状態、すなわち、短絡事故などにより生じる過放電現象や、深放電現象が起きたか否かが監視されることになる。また、ステップＳ２７の処理が繰り返される間は、バッテリ１から負荷３に電力が供給され続けることになる。
【００７２】
ステップＳ２７において、電圧検出素子ＩＣ１が、入力端子に入力される電圧値が規定値（Ｖｔｈ）未満であると判定した場合、すなわち、過放電現象、または、深放電現象が生じていると判定した場合、その処理は、ステップＳ２８に進む。
【００７３】
ステップＳ２８において、電圧検出素子ＩＣ１は、出力端子よりLowの電圧信号を、抵抗Ｒ４を介して、トランジスタＱ２のゲートに印加する。
【００７４】
ステップＳ２９において、トランジスタＱ２は、ゲートに印加された電圧信号がLowとなるため、オフの状態にされる。
【００７５】
ステップＳ３０において、トランジスタＱ２は、ドレインよりHiレベルの信号を、抵抗Ｒ３を介して、トランジスタＱ１のゲートに印加する。
【００７６】
ステップＳ３１において、トランジスタＱ１は、ゲートに印加される電圧が、Hiレベルとなり、オフの状態に設定され、ドレインからの出力が停止、すなわち、負荷３への電力の供給が停止され、その処理は、ステップＳ２１に戻る。
【００７７】
図４の場合、タクトスイッチＳＷ１が操作されることにより、トランジスタＱ１がオンにされて、バッテリ１から負荷３への電力供給が開始されるため、負荷３が遮断されるとバッテリ１が乾電池の場合は、その特性から出力電圧がある程度回復する傾向があるが、電圧検出素子ＩＣ１の入力端子に印可される電圧レベルは、Lowレベルの状態が保持される。
【００７８】
従って、バッテリ１の電圧が回復した後もトランジスタＱ１はオフの状態が保持されるため、一度、トランジスタＱ１がオフの状態にされた後は、バッテリ１からの不要な放電が防止されることになるので、バッテリ１の過放電現象、または、深放電現象といった現象を防止することが可能となる。
【００７９】
次に、図６を参照して、電力供給装置のその他の構成について説明する。尚、図６においては、図１，図４の場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００８０】
トランジスタＱ１のドレイン（出力ライン側）には抵抗Ｒ１３が接続され、抵抗Ｒ１３の他方はコンパレータ２６の＋入力端子に接続されると共に抵抗Ｒ１４の一方に接続されている。抵抗Ｒ１４の他方は接地されている。トランジスタＱ１のドレインはコンパレータ２６の電源端子にも接続されている。さらに、コンパレータ２６のＧＮＤ端子は接地されている。
【００８１】
コネクタ２ａの＋極ラインは抵抗Ｒ１１の一方に接続されると共に、コンパレータ２１の電源端子、および、抵抗Ｒ１５の一方の端子にも接続されている。抵抗Ｒ１１の他方はコンパレータ２１の＋入力端子に接続されると共に抵抗Ｒ１２の一方に接続されている。
【００８２】
抵抗Ｒ１２の他方は接地されている。さらに、コンパレータ２１のＧＮＤ端子は接地されている。
【００８３】
抵抗Ｒ１５の他方はトランジスタＱ１のゲート、および、ＮＯＲゲート２５の出力端子にも接続されている。
【００８４】
コンパレータ２１の−入力端子には比較用の基準電圧（電圧値Ｖｒｅｆ１）を供給する電源２２が接続されており、さらに出力端子はＥＸＯＲゲート２４の一方の入力端子に接続されると共に、Ｄｅｌａｙ回路２３の入力端子に接続されている。
【００８５】
Ｄｅｌａｙ回路（遅延回路）２３の出力端子はＥＸＯＲゲート２４の他方の入力端子に接続されており、ＥＸＯＲゲート２４の出力端子はＮＯＲゲート２５の他方の入力端子に接続されている。
【００８６】
コンパレータ２６の−入力端子には比較用の基準電圧（電圧値Ｖｒｅｆ２）を供給する電源２７が接続されており、さらに出力端子はＮＯＲゲート２５の他方の入力端子に接続されている。ＮＯＲゲート２５の出力端子はトランジスタＱ１のゲートに接続されている。
【００８７】
ＥＸＯＲゲート２４は、Ｄｅｌａｙ回路２３、および、コンパレータ２１より入力された信号の組合せが、同じではないとき、すなわち、信号レベルがHiレベルとLowレベルの組合せのとき、Hiレベルの信号をＮＯＲゲート２５の一方の入力端子へ出力し、Ｄｅｌａｙ回路２３、および、コンパレータ２１より入力された信号の組合せが同じとき、すなわち、LowレベルとLowレベル、または、HiレベルとHiレベルの組合せのとき、Lowレベルの信号をＮＯＲゲート２５の前述の入力端子へ出力する。
【００８８】
ＮＯＲゲート２５は、ＥＸＯＲゲート２４より入力される信号と、コンパレータ２６より入力される信号の組合わせのうち、Hiレベルの信号が含まれているとき、トランジスタＱ１のゲートにLowレベルの信号を出力し、ＥＸＯＲゲート２４より入力される信号と、コンパレータ２６より入力される信号の組合わせのうち、Hiレベルの信号が含まれていないとき、トランジスタＱ１のゲートにHiレベルの信号を出力する。
【００８９】
尚、コンパレータ２１，２６は、＋入力端子に、−入力端子に接続された基準電圧値Ｖｒｅｆ１，２以上の電圧が印加された場合、出力端子よりHiレベルの信号を出力し、＋入力端子に基準電圧値Ｖｒｅｆ１，２未満の電圧が印加された場合、出力端子よりLowレベルの信号を出力する。
【００９０】
また、バッテリ１の被検出電圧値をＶｂ１、Ｖｂ２（Ｖｂ２＞Ｖｂ１）とした場合、基準電圧値Ｖｒｅｆ１，２は、以下の式（１）乃至式（３）の関係を満たす状態に設定される。
Ｖｒｅｆ１＝（Ｖｂ１×Ｒ１２）／（Ｒ１１＋Ｒ１２）・・・（１）
Ｖｒｅｆ２＝（Ｖｂ２×Ｒ１４）／（Ｒ１３＋Ｒ１４）・・・（２）
Ｖｒｅｆ２＞Ｖｒｅｆ１・・・（３）
【００９１】
例えば、コンパレータ２１の検出電圧を１Ｖに設定する場合、以下の式（４）で示すように基準電圧値Ｖｒｅｆ１が設定される。
Ｖｒｅｆ１＝（１Ｖ×Ｒ１２）／（Ｒ１１＋Ｒ１２）・・・（４）
【００９２】
このとき、例えば、抵抗Ｒ１１，Ｒ１２が、Ｒ１１＝Ｒ１２＝１ＭΩに設定されると、基準電圧値は、Ｖｒｅｆ１＝０．５Ｖとなる。
【００９３】
コンパレータ２６の検出電圧を１．８Ｖに設定する場合、以下の式（５）で示すように基準電圧値Ｖｒｅｆ２が設定される。
Ｖｒｅｆ２＝（１．８Ｖ×Ｒ１４）／（Ｒ１３＋Ｒ１４）・・・（５）
【００９４】
このとき、例えば、抵抗Ｒ１３，Ｒ１４が、Ｒ１３＝Ｒ１４＝１ＭΩに設定されると、基準電圧値は、Ｖｒｅｆ２＝０．９Ｖとなる。
【００９５】
次に、図７のフローチャートを参照して、図６の電力供給装置の放電監視処理について説明する。
【００９６】
ステップＳ４１において、コンパレータ２１は、＋入力端子に供給される電圧値が、−入力端子に電源２２より入力された基準電圧値（Ｖｒｅｆ１）以上であるか否かを判定し、基準電圧値（Ｖｒｅｆ１）以上の電圧が供給されるまでその処理を繰り返す。例えば、図８Ａで示すように、時刻ｔ５１において、バッテリが装着されて、初期電圧である電圧値Ｖｓ（＞Ｖｂ１）が印加されると、その処理は、ステップＳ４２に進む。
【００９７】
ここで、図８Ａは、バッテリ１の放電電圧を、図８Ｂは、コンパレータ２の出力を、図８Ｃは、Ｄｅｌａｙ回路２３の出力を、図８Ｄは、ＥＸＯＲゲート２４の出力を、図８Ｅは、ＮＯＲゲート２５の出力を、図８Ｆは、トランジスタＱ１のドレインの出力を、図８Ｇは、コンパレータ２６の出力を、それぞれ示している。
【００９８】
ステップＳ４２において、コンパレータ２１は、初期電圧値Ｖｓが、検出電圧値Ｖｂ１以上であるので、基準電圧値以上の電圧が、＋入力端子に入力されたと判定し、図８Ｂで示す、時刻ｔ６１（＝ｔ５１）において、Hiレベルの信号をＤｅｌａｙ回路２３、および、ＥＸＯＲゲート２４に出力する。
【００９９】
ステップＳ４３において、ＥＸＯＲゲート２４は、Ｄｅｌａｙ回路２３よりHiレベルの信号が入力されるまでHiレベルの信号を出力する。すなわち、Ｄｅｌａｙ回路２３は、図８Ｂで示すように、時刻ｔ６１でHiレベルの信号が入力されるタイミングから、時間Ｔｄだけ遅れた、時刻ｔ７１において、Hiレベルの信号をＥＸＯＲゲート２４に出力する。このため、ＥＸＯＲゲート２４は、図８Ｄで示すように、時刻ｔ８１（＝ｔ６１）乃至時刻ｔ８２（＝ｔ７１）の間、入力される２つの信号が、Hiレベルの信号とLowレベルの信号の組合せとなるので、そのタイミングにHiレベルの信号をＮＯＲゲート２５に出力する。
【０１００】
ステップＳ４４において、ＮＯＲゲート２５は、図８Ｅで示すように、ＥＸＯＲゲート２４よりHiレベルの信号が入力される時刻ｔ９１（＝ｔ８１）において、Lowレベルの信号をトランジスタＱ１のゲートに出力する。
【０１０１】
ステップＳ４５において、トランジスタＱ１は、図８Ｆで示すように、時刻ｔ１０１（＝ｔ９１）において、オンの状態にされる。
【０１０２】
ステップＳ４６において、トランジスタＱ１は、ソースに入力されたバッテリ１から供給される電力を、トランジスタＱ１のドレインより、負荷３に供給すると共に、抵抗Ｒ１３，Ｒ１４により分割されてコンパレータ２６の＋入力端子へ供給する。
【０１０３】
ステップＳ４７において、コンパレータ２６は、＋入力電圧が基準電圧値（Ｖｒｅｆ２）未満となったか否かを判定する。今の場合、＋入力電圧の電圧値は、初期電圧Ｖｓに対応した電圧であるので、基準電圧値未満ではないと判定され、その処理は、ステップＳ４８に進む。
【０１０４】
ステップＳ４８において、コンパレータ２６は、図８Ｇで示すように、時刻ｔ１１１（＝ｔ１０１）において、Hiレベルの信号をＮＯＲゲート２５に出力し、その処理は、ステップＳ４７に戻る。この処理により、ＥＸＯＲゲート２４より出力される信号が時刻ｔ８２以降にLowレベルとなっても、コンパレータ２６から供給されるHiレベルの信号により、ＮＯＲゲート２５より出力される信号は、Lowレベルの状態が維持され、図８Ｆで示すように結果的に、トランジスタＱ１のオンの状態が維持され、バッテリ１の電力が負荷３に供給される状態が維持される。
【０１０５】
ステップＳ４７において、＋入力端子に入力される電圧値が、基準電圧値Ｖｒｅｆ２未満となったと判定されるまで、ステップＳ４７，Ｓ４８処理が繰り返される。すなわち、バッテリ１より供給される電力の電圧値が、検出電圧より低下した状態、すなわち、短絡事故などにより生じる過放電現象や、深放電現象が起きたか否かが監視されることになる。
【０１０６】
ステップＳ４７において、コンパレータ２６が、図８Ａで示す時刻ｔ５２において、＋入力端子に入力される電圧値が基準電圧値（Ｖｒｅｆ２）未満であると判定した場合、すなわち、過放電現象、または、深放電現象が生じていると判定した場合、その処理は、ステップＳ４９に進む。
【０１０７】
ステップＳ４９において、コンパレータ２６は、図８Ｇで示す時刻ｔ１１２（＝ｔ５２）において、出力端子よりLowレベルの信号をＮＯＲゲート２５に出力する。
【０１０８】
ステップＳ５０において、ＮＯＲゲート２５は、図８Ｅで示すように、時刻ｔ９２（＝ｔ１１２）において、コンパレータ２６から入力される信号と、ＥＸＯＲゲートより入力される信号のいずれもLowレベルとなるため、出力端子よりHiレベルの信号をトランジスタＱ１のゲートに出力する。
【０１０９】
ステップＳ５１において、トランジスタＱ２は、ゲートに入力された電圧信号がHiレベルとなるため、図８Ｆで示す時刻ｔ１０２（＝ｔ９２）において、オフの状態にされ、その処理は、ステップＳ４１に戻る。
【０１１０】
この後、バッテリ１の電圧が回復したとしても、コンパレータ２１の基準電圧値Ｖｒｅｆ１は、基準電圧値Ｖｒｅｆ２よりも低いレベルで設定されているため、オフの状態が維持される事になり（バッテリ１は、基準電圧値Ｖｒｅｆ２の状態から徐々に上昇するため）、再度、バッテリ１から負荷３に電力を供給させるには、バッテリ１を外して、再び接続しなければならず、結果として、バッテリ１の過放電現象、および、深放電現象を防止することが可能となる。
【０１１１】
図６で示した電力供給装置においては、コンパレータ２１からの出力をＤｅｌａｙ回路２３とＥＸＯＲゲート２４により、図８Ｄで示したような、時刻ｔ６１乃至ｔ７１の間に出力されるパルス状の信号により、ＮＯＲゲート２５からLowレベルの信号を出力させて、トランジスタＱ１をオンの状態にして、その後は、コンパレータ２６より供給されるHiレベルの信号により、ＮＯＲゲート２５からのLowレベルの信号を維持させて、トランジスタＱ１のオンの状態を維持させる例について説明してきたが、図８Ｄで示したような、時刻ｔ６１乃至ｔ７１の間に出力されるパルスにより、ＮＯＲゲート２５からLowレベルの信号を出力させるようにするものであればよいので、必ずしもＤｅｌａｙ回路２３とＥＸＯＲゲート２４により構成されるものでなくても良い。
【０１１２】
例えば、図９で示すように、Ｄｅｌａｙ回路２３とＥＸＯＲゲート２４の代わりに、モノマルチステーブルマルチバイブレータ（Monostable Multivibrator）４１（以下、MM４１と称する）を設けるようにしても良い。MM４１は、コンパレータ２１からの信号に対応して、所定の時間幅のHiレベルのパルスを発生し、ＮＯＲゲート２５に出力する。
【０１１３】
ここで、図１０のフローチャートを参照して、図９で示した電力供給装置の放電監視処理について説明する。
【０１１４】
ステップＳ６１において、コンパレータ２１は、＋入力端子に供給される電圧値が、−入力端子に入力された基準電圧値（Ｖｒｅｆ１）以上であるか否かを判定し、基準電圧値（Ｖｒｅｆ１）以上の電圧が供給されるまでその処理を繰り返す。例えば、図１１Ａで示す、時刻ｔ１２１において、バッテリが装着されて、初期電圧である電圧値Ｖｓが印加されると、その処理は、ステップＳ６２に進む。
【０１１５】
ここで、図１１Ａは、バッテリ１の出力電圧を、図１１Ｂは、コンパレータ２１の出力信号を、図１１Ｃは、ＭＭ４１の出力信号を、図１１Ｄは、ＮＯＲゲート２５の出力信号を、図１１Ｅは、トランジスタＱ１のドレインの出力信号を、図１１Ｆは、コンパレータ２６の出力信号を、それぞれ示している。
【０１１６】
ステップＳ６２において、コンパレータ２１は、初期電圧値Ｖｓが、検出電圧値Ｖｂ１以上であるので、基準電圧値以上の電圧が、＋入力端子に入力されたと判定し、図１１Ｂで示す、時刻ｔ１３１（＝ｔ１２１）において、Hiレベルの信号をＭＭ４１に出力する。
【０１１７】
ステップＳ６３において、MM４１は、図１１Ｃで示すように、時刻ｔ１４１乃至ｔ１４２（時間幅ｔｗ）において、Hiレベルの信号（パルス）を発生し、ＮＯＲゲート２５に出力する。
【０１１８】
ステップＳ６４において、ＮＯＲゲート２５は、図１１Ｄで示すように、ＭＭ４１よりHiレベルの信号（パルス）が入力される時刻ｔ１５１（＝ｔ１４１）において、Lowレベルの信号をトランジスタＱ１のゲートに出力する。
【０１１９】
ステップＳ６５において、トランジスタＱ１は、図１１Ｅで示すように、時刻ｔ１６１（＝ｔ１５１）において、オンの状態にされる。
【０１２０】
ステップＳ６６において、トランジスタＱ１は、ソースに入力されたバッテリ１から供給される電力を、トランジスタＱ１のドレインより、負荷３に供給すると共に、抵抗Ｒ１３，Ｒ１４により分割されたコンパレータ２６の＋入力端子へ供給する。
【０１２１】
ステップＳ６７において、コンパレータ２６は、＋入力電圧が基準電圧値（Ｖｒｅｆ２）未満となったか否かを判定する。今の場合、＋入力電圧の電圧値は、初期電圧Ｖｓに対応した電圧であるので、基準電圧値未満ではないと判定され、その処理は、ステップＳ６８に進む。
【０１２２】
ステップＳ６８において、コンパレータ２６は、図１１Ｆで示すように、時刻ｔ１７１（＝ｔ１６１）において、Hiレベルの信号をＮＯＲゲート２５に出力し、その処理は、ステップＳ６７に戻る。この処理により、ＭＭ４１より出力される信号が時刻ｔ１４２以降にLowレベルとなっても、コンパレータ２６から供給されるHiレベルの信号により、ＮＯＲゲート２５より出力される信号は、Lowレベルの状態が維持されるので、結果的に、図１１Ｅで示すように、トランジスタＱ１のオンの状態が維持され、バッテリ１の電力が負荷３に供給される状態が維持される。
【０１２３】
ステップＳ６７において、＋入力端子に入力される電圧値が、基準電圧値Ｖｒｅｆ２未満となったと判定されるまで、ステップＳ６７，Ｓ６８処理が繰り返される。すなわち、バッテリ１より供給される電力の電圧値が、検出電圧より低下した状態、すなわち、短絡事故などにより生じる過放電現象や、深放電現象が起きたか否かが監視されることになる。
【０１２４】
ステップＳ６７において、コンパレータ２６が、図１１Ａで示す時刻ｔ１２２において、＋入力端子に入力される電圧値が基準電圧値（Ｖｒｅｆ２）未満であると判定した場合、すなわち、過放電現象、または、深放電現象が生じていると判定した場合、その処理は、ステップＳ６９に進む。
【０１２５】
ステップＳ６９において、コンパレータ２６は、図１１Ｆで示す時刻ｔ１７２（＝ｔ１２２）において、出力端子よりLowの電圧信号をＮＯＲゲート２５に出力する。
【０１２６】
ステップＳ７０において、ＮＯＲゲート２５は、図１１Ｄで示すように、時刻ｔ１５２（＝ｔ１７２）において、コンパレータ２６から入力される信号と、ＭＭ４１より入力される信号のいずれもLowレベルとなるため、出力端子よりHiレベルの信号をトランジスタＱ１のゲートに出力する。
【０１２７】
ステップＳ７１において、トランジスタＱ２は、ゲートに入力された電圧信号がHiレベルとなるため、図１１Ｅで示す時刻ｔ１６２（＝ｔ１５２）において、オフの状態にされ、その処理は、ステップＳ６１に戻る。
【０１２８】
以上においても、図６で示した場合と同様に、ステップＳ７１の処理の後、バッテリ１の電圧が回復したとしても、コンパレータ２１の基準電圧値Ｖｒｅｆ１は、基準電圧値Ｖｒｅｆ２よりも低いレベルで設定されているため、オフの状態が維持される事になり、再度、バッテリ１から負荷３に電力を供給させるには、バッテリ１を外して、再び接続しなければならず、結果として、バッテリ１の過放電現象、および、深放電現象を防止することが可能となる。
【０１２９】
また、図６，図９で示した電力供給装置の構成においては、所定の時間幅のパルスを、電力供給を開始するタイミングで発生させることで、トランジスタＱ１をオンにさせるようにしてきたが、電力供給の開始時に、トランジスタＱ１をオンさせ、バッテリ１の電圧が基準電圧値Ｖｒｅｆ２未満となったとき、トランジスタＱ１をオフさせる回路を設けるようにしても良い。
【０１３０】
図１２は、トランジスタＱ１を直接オンオフさせるため、ＭＭ４１に代えて、微分回路５１，５３とフリップフロップ（Flip Flop）回路５２（以下、ＦＦ５２と称する）を設けた場合の電力供給装置の構成例を示している。
【０１３１】
微分回路５１，５３は、コンパレータ２１，２６より入力される信号を時間微分した信号を生成して、ＦＦ５２のSet端子、および、Reset端子に出力する。より具体的には、微分回路５１，５３は、コンパレータ２１からの信号がLowレベルからHiレベルに切り替わるとき、または、HiレベルからLowレベルに切り替わるとき、正方向、または、負方向の１ショットパルス（上に凸のパルス）を発生して、ＦＦ５２のSet端子、または、ＦＦ５２のReset端子に出力し、それ以外のときは、“０”の信号を出力することになる。
【０１３２】
ＦＦ５２は、Set端子に正方向の１ショットパルス（信号がLowレベルからHiレベルに切り替わるとき生成される上に凸のパルス）が入力されたとき、出力端子（図中、Ｑ Barで示されている端子）よりトランジスタＱ１のゲート端子にLowの信号を出力し続け、Reset端子に正の方向の１ショットパルス（信号がLowレベルからHiレベルに切り替わるとき生成される上に凸のパルス）が入力されたとき、出力端子より出力端子よりトランジスタＱ１のゲート端子にHiの信号を出力し続ける。
【０１３３】
尚、ここで、図１２においては、図６，図９の場合と異なり、コンパレータ２６の＋入力端子は、基準電圧用の電源２７に接続され、−入力端子は、抵抗Ｒ１３，Ｒ１４により分圧された電圧が入力されるように構成されている。このような構成により、コンパレータ２６の出力信号の特性が反転することになり、結果として、Set端子への入力信号と、Reset端子への入力信号のタイミングで、発生する１ショットパルスの極性が揃えられる。
【０１３４】
ここで、図１３のフローチャートを参照して、図１２で示す電力供給装置の放電監視処理について説明する。
【０１３５】
ステップＳ８１において、コンパレータ２１は、＋入力端子に供給される電圧値が、−入力端子に入力された基準電圧値（Ｖｒｅｆ１）以上であるか否かを判定し、基準電圧値（Ｖｒｅｆ１）以上の電圧が供給されるまでその処理を繰り返す。例えば、図１４Ａで示す、時刻ｔ１９１において、バッテリが装着されて、初期電圧である電圧値Ｖｓが印加されると、その処理は、ステップＳ８２に進む。
【０１３６】
ここで、図１４Ａは、バッテリ１の出力電圧を、図１４Ｂは、コンパレータ２１の出力信号を、図１４Ｃは、ＦＦ５２の出力信号を、図１４Ｄは、トランジスタＱ１のドレインからの出力信号を、図１４Ｅは、コンパレータ２６の出力信号を、それぞれ示している。
【０１３７】
ステップＳ８２において、コンパレータ２１は、初期電圧値Ｖｓが、検出電圧値Ｖｂ１以上であるので、基準電圧値以上の電圧が、＋入力端子に入力されたと判定し、図１４Ｂで示す、時刻ｔ２０１（＝ｔ１９１）において、Hiレベルの信号を微分回路５１に出力する。
【０１３８】
ステップＳ８３において、微分回路５１は、コンパレータ２１より入力された信号を微分処理して、ＦＦ５２のSet端子に出力する。より詳細には、コンパレータ２１より入力された信号は、LowレベルからHiレベルに切り替えられているので、微分回路５１は、正方向の１ショットパルスを生成して、ＦＦ５２のSet端子に出力する。
【０１３９】
ステップＳ８４において、ＦＦ５２は、Set端子に入力された正方向の１ショットパルスに基づいて、図１４Ｃで示すように、時刻ｔ２１１（＝ｔ２０１）において、出力信号をLowレベルにセットして、トランジスタＱ１のゲートに出力する。
【０１４０】
ステップＳ８５において、トランジスタＱ１は、図１４Ｄで示すように、時刻ｔ２２１（＝ｔ２１１）において、オンの状態にされる。
【０１４１】
ステップＳ８６において、トランジスタＱ１は、ソースに入力されたバッテリ１から供給される電力を、トランジスタＱ１のドレインより、負荷３に供給する。
【０１４２】
ステップＳ８７において、コンパレータ２６は、−入力端子に入力される電圧値が、基準電圧値（Ｖｒｅｆ２）未満となったか否かを判定する。今の場合、−入力電圧の電圧値は、初期電圧Ｖｓに対応した電圧であるので、基準電圧値未満ではないと判定され、その処理は、ステップＳ８８に進む。
【０１４３】
ステップＳ８８において、コンパレータ２６は、図１４Ｅで示すように、時刻ｔ２３１（＝ｔ２２１）において、Lowレベルの信号を微分回路５３に出力し、これに基づいて微分回路５３は、負方向の１ショットパルスをＦＦ５２のReset端子に出力し、その処理は、ステップＳ８７に戻る。この処理により、このときＦＦ５２のReset端子には、負方向の１ショットパルスが入力されているので（正方向の１ショットパルスが入力されていないので）、出力信号は、Lowレベルの状態が継続され、図１４Ｄで示すように、トランジスタＱ１のオンの状態が維持され、バッテリ１の電力が負荷３に供給される状態が維持される。
【０１４４】
ステップＳ８７において、−入力端子に入力される電圧値が、基準電圧値Ｖｒｅｆ２未満となったと判定されるまで、ステップＳ８７，Ｓ８８処理が繰り返される。すなわち、バッテリ１より供給される電力の電圧値が、検出電圧より低下した状態、すなわち、短絡事故などにより生じる過放電現象や、深放電現象が起きたか否かが監視されることになる。
【０１４５】
ステップＳ８７において、コンパレータ２６が、図１４Ａで示す時刻ｔ１９２において、−入力端子に入力される電圧値が基準電圧値（Ｖｒｅｆ２）未満であると判定した場合、すなわち、過放電現象、または、深放電現象が生じていると判定した場合、その処理は、ステップＳ８９に進む。
【０１４６】
ステップＳ８９において、コンパレータ２６は、図１４Ｅで示す時刻ｔ２３２（＝ｔ１９２）において、出力端子より出力される信号をLowレベルからHiレベルに切替えて微分回路５３に出力する。
【０１４７】
ステップＳ９０において、微分回路５３は、入力された信号がLowレベルからHiレベルに切替えられることにより、正方向の１ショットパルスを生成して、ＦＦ５２のReset端子に出力する。
【０１４８】
ステップＳ９１において、ＦＦ５２は、図１４Ｃで示すように、時刻ｔ２１２（＝ｔ２３２）において、微分回路５３からReset端子に入力される正方向の１ショットパルスに基づいて、出力端子よりHiレベルの信号をトランジスタＱ１のゲートに出力する。
【０１４９】
ステップＳ９２において、トランジスタＱ１は、ゲートに入力された電圧信号がHiレベルとなるため、図１４Ｄで示す時刻ｔ２２２（＝ｔ２１２）において、オフの状態にされ、その処理は、ステップＳ８１に戻る。
【０１５０】
以上においても、図６，図９で示した場合と同様に、ステップＳ９２の処理の後、バッテリ１の電圧が回復したとしても、コンパレータ２１の基準電圧値Ｖｒｅｆ１は、基準電圧値Ｖｒｅｆ２よりも低いレベルで設定されているため、オフの状態が維持される事になり、再度、バッテリ１から負荷３に電力を供給させるには、バッテリ１を外して、再び接続しなければならず、結果として、バッテリ１の過放電現象、および、深放電現象を防止することが可能となる。
【０１５１】
【発明の効果】
本発明の第１の電力供給装置および方法によれば、電源より電力を供給し、スイッチを電源と負荷回路の間に接続し、電源から負荷回路への電力の供給または非供給を切り替え、電源より負荷回路に供給される電力に対して、スイッチの出力側の電圧値を検出し、スイッチと並列に、電源が接続されるコネクタ正極と検出回路との間に接続されたコンデンサを介して、電源の初期電圧をパルス的に検出回路に供給し、検出回路の検出結果に基づいて、電力の電圧値が所定の値より大きいとき、スイッチを電力を供給するように制御し、電力の電圧値が所定の値より小さいとき、スイッチを電力を供給しないように制御し、コンデンサのコネクタ正極側と電源が接続されるコネクタの負極との間に接続された負荷遮断時のリークが電源に対して影響しない程度に小さい放電抵抗と、カソードがコンデンサの検出回路側に接続され、アノードが接地されたダイオードとにより、電源の接続時にコンデンサに充電された電荷を、電源を外した際に放電するようにした。
【０１５３】
結果として、バッテリの過放電現象、および、深放電現象を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した電力供給装置のブロック図である。
【図２】図１の電力供給装置の放電監視処理を説明するフローチャートである。
【図３】図１の電力供給装置の放電監視処理を説明するタイミングチャートである。
【図４】本発明を適用したその他の電力供給装置のブロック図である。
【図５】図４の電力供給装置の放電監視処理を説明するフローチャートである。
【図６】本発明を適用したその他の電力供給装置のブロック図である。
【図７】図６の電力供給装置の放電監視処理を説明するフローチャートである。
【図８】図６の電力供給装置の放電監視処理を説明するタイミングチャートである。
【図９】本発明を適用したその他の電力供給装置のブロック図である。
【図１０】図９の電力供給装置の放電監視処理を説明するフローチャートである。
【図１１】図９の電力供給装置の放電監視処理を説明するタイミングチャートである。
【図１２】本発明を適用したその他の電力供給装置のブロック図である。
【図１３】図１２の電力供給装置の放電監視処理を説明するフローチャートである。
【図１４】図１２の電力供給装置の放電監視処理を説明するタイミングチャートである。
【符号の説明】
１バッテリ，２ａ，２ｂコネクタ，３負荷，２１コンパレータ，２２電源，２３Ｄｅｌａｙ回路，２４ＥＸＯＲゲート，２５ＮＯＲゲート，２６コンパレータ，２７電源，４１モノステイブルマルチバイブレータ，５１微分回路，５２フリップフロップ回路，５３微分回路，Ｃ１コンデンサ，Ｄ１ダイオード，Ｒ１乃至Ｒ５，Ｒ１１乃至Ｒ１５抵抗，ＩＣ１電圧検出素子，Ｑ１，Ｑ２トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus and method, and more particularly, to a power supply apparatus and method capable of preventing battery overdischarge or deep discharge.
[0002]
[Prior art]
Battery-powered electronic devices are becoming widespread. A digital video camera and a digital still camera are generally known as battery-driven electronic devices. These battery-driven electronic devices are mounted with primary batteries (unusable batteries that cannot be recharged) or secondary batteries (rechargeable batteries), and are driven by power supplied from these batteries. Is possible.
[0003]
[Problems to be solved by the invention]
By the way, in this battery-driven electronic device, when power is supplied from the battery to the load circuit (circuit driven by the power supplied from the battery), for example, when a short circuit accident occurs, an excessive current is generated from the battery. In some cases, a so-called overdischarge phenomenon occurs in which the output voltage is lowered to a value equal to or lower than a discharge end voltage value (a design voltage value at which the battery can supply power).
[0004]
In addition, in an electronic device that does not include a mechanical power supply switching mechanism (a mechanism that physically turns on and off a circuit), if the battery is left attached for a long time, the battery power gradually increases due to the dark current of the electronic device. The so-called deep discharge phenomenon may occur (e.g., even in electronic devices equipped with mechanical power switchgear, the same phenomenon may occur if the power is forgotten to be turned off, etc.) May occur).
[0005]
When this overdischarge phenomenon or deep discharge phenomenon occurs, for example, when the battery is a primary battery, liquid leakage or the like may occur and the electronic device itself may be destroyed. Further, when the battery is a secondary battery, there is a risk that normal function cannot be recovered by subsequent charging (for example, the charging capacity is reduced).
[0006]
In order to prevent the overdischarge phenomenon and the deep discharge phenomenon, a protection circuit that detects a load short-circuit accident and stops unnecessary power supply from the battery is considered. However, this protection circuit needs to be incorporated in a load circuit (a circuit constituting a driving mechanism such as a digital video camera or a digital still camera), resulting in a problem of increasing the cost of the load circuit. It was.
[0007]
Regarding the prevention of dark current, for example, a protection circuit that detects the discharge voltage value and stops the power supply when the discharge voltage value becomes equal to or lower than the discharge end voltage value is considered. (In either the primary battery or the secondary battery) When the power supply to the load circuit is stopped, the voltage is temporarily restored. Even if the power supply is stopped, the voltage value is restored again. As a result, supplying power and then stopping the power supply are repeated, resulting in a problem that the deep discharge phenomenon cannot be completely prevented.
[0008]
The present invention has been made in view of such a situation, and is intended to prevent an overdischarge phenomenon and a deep discharge phenomenon of a battery with an inexpensive configuration.
[0009]
[Means for Solving the Problems]
Power supply apparatus of the present invention Is a power source that supplies power, a switch that is connected between the power source and the load circuit, and switches between supplying and not supplying power to the load circuit from the power source, and a switch for the power supplied from the power source to the load circuit The detection circuit that detects the voltage value on the output side of the , Between the connector positive electrode to which the power supply is connected and the detection circuit Connected and powered Initial voltage Is supplied to the detection circuit in pulses. Capacitor Based on the detection result of the detection circuit, when the power voltage value is larger than the predetermined value, the switch is controlled to supply power, and when the power voltage value is smaller than the predetermined value, the switch is powered. Switch control means for controlling not to supply; Leakage at the time of load interruption connected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power supply is connected is discharged when the power supply is disconnected. Discharge means having a discharge resistance that is small enough not to affect the above, and a diode whose cathode is connected to the detection circuit side of the capacitor and whose anode is grounded; It is characterized by providing.
[0017]
Power supply method of the present invention In parallel with the switch , Between the connector positive electrode to which the power supply is connected and the detection circuit Connected Through the capacitor The power supply Initial voltage Based on the detection result of the detection circuit and the detection result of the detection circuit, when the voltage value of the power is larger than a predetermined value, the switch is controlled to supply power, and the voltage value of the power is And a switch control step for controlling the switch not to supply power when less than a predetermined value. The discharge resistor connected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power supply is connected is so small that leakage at the time of load interruption does not affect the power supply, and the cathode is connected to the detection circuit side of the capacitor And a discharge step for discharging the electric charge charged in the capacitor when the power source is connected by the diode having the anode grounded when the power source is disconnected. It is characterized by.
[0024]
Power supply apparatus and method of the present invention , Power is supplied from the power source, the switch is connected between the power source and the load circuit, the supply or non-supply of power from the power source to the load circuit is switched, and the power supplied from the power source to the load circuit is The voltage value on the output side of the switch is detected and in parallel with the switch , Between the connector positive electrode to which the power supply is connected and the detection circuit Connected Through the capacitor The power supply Initial voltage Is supplied to the detection circuit in a pulsed manner, and based on the detection result of the detection circuit, when the voltage value of power is larger than a predetermined value, the switch is controlled to supply power, and the voltage value of power is set to a predetermined value. When smaller, the switch is controlled not to supply power The discharge resistor connected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power supply is connected is so small that leakage at the time of load interruption does not affect the power supply, and the cathode is connected to the detection circuit side of the capacitor Due to the diode with the anode grounded, the charge charged in the capacitor when the power supply is connected is discharged when the power supply is disconnected. The
[0026]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a configuration of an embodiment of a power supply apparatus according to the present invention. The battery 1 is a primary battery having a rated voltage of Vb (for example, a commercially available dry battery) or a secondary battery (for example, a rechargeable nickel cadmium battery or a nickel metal hydride battery). Functions as a power supply. The battery 1 is configured to be detachable. When the battery 1 is attached to the main body, the + pole is connected to the connector 2a and the-pole is connected to the connector 2b, and the battery 1 is electrically connected.
[0027]
The positive side of the battery 1 is connected to the source of a transistor Q1 composed of a Pch-MOSFET (Metal Oxide Silicon Field Effect Transistor or Metal Oxide Semiconductor Field Effect Transistor) via a connector 2a which is a positive electrode, and the drain of the transistor Q1 Is connected to a load 3.
[0028]
The power supply apparatus of FIG. 1 is incorporated in a battery-driven electronic device and supplies power. Therefore, the load 3 varies depending on the type of the electronic device. For example, when the electronic device is a digital video camera, the load 3 is a motor that drives a tape, a display device that displays control information, or the like. Of course, the electronic device is not limited to a digital video camera as long as it is a battery-driven electronic device, for example, a digital still camera, a still camera using a silver salt film, a camcorder, an audio It may be a recording / reproducing device or a game machine. Further, the power supply device itself may be configured as a part of an integrated circuit, and the integrated circuit may be, for example, a DCDC (Direct Current-Direct Current) converter integrated circuit.
[0029]
The negative side of the battery 1 is grounded via the connector 2b. Furthermore, the negative side of the load 3 is also grounded. Therefore, when the transistor Q1 is on (when a low level signal is applied to the gate of the transistor Q1), the power supplied from the battery 1 input to the source of the transistor Q1 is It is supplied to the load 3 through the drain.
[0030]
In addition to the load 3, one end of the resistor R5 is connected to the drain (output line side) of the transistor Q1, and the other end of the resistor R5 is the input terminal of the voltage detection element IC1 (hereinafter also simply referred to as IC) (in the drawing, And a cathode of a diode D1 and a capacitor C1. Further, the common terminal (terminal indicated as GN in the figure) of the voltage detection element IC1 and the anode of the diode D1 are grounded.
[0031]
The capacitor C1 is also connected to the connector 2a, that is, the source of the transistor Q1. A discharge resistor R1 for discharging the charge charged in the capacitor C1 is connected between the connector 2a (+ pole) and the connector 2b (-pole) (ie, GND).
[0032]
The output terminal (terminal labeled OUT in the figure) of the voltage detection element IC1 is connected to one end of the resistor R4, and the other end of the resistor R4 is connected to the gate of the transistor Q2 made of Nch-MOSFET. The source of the transistor Q2 is grounded, and the drain is connected to one of the resistors R3.
[0033]
The other end of resistor R3 is connected to the gate of transistor Q1 and one of resistors R2, and the other end of resistor R2 is connected to the source of transistor Q1.
[0034]
The voltage detection element IC1 outputs a Hi level signal from the output terminal when a voltage higher than a specified value is applied (input) to the input terminal, and when a voltage less than the specified value is applied (input) to the input terminal, A low level signal is output from the output terminal.
[0035]
Next, the discharge monitoring process of the power supply apparatus of FIG. 1 will be described with reference to the flowchart of FIG.
[0036]
In step S1, the voltage detection element IC1 determines whether or not the voltage value supplied to the input terminal has changed so as to pass the specified voltage value (Vth) (whether there has been a change exceeding the specified voltage value (Vth)). The process is repeated until there is a change that passes the specified voltage value (Vth). For example, when the battery 1 (with an initial voltage value Vs> Vth) is attached to the connectors 2a and 2b in accordance with the polarity, as shown in FIG. 3A (time t0), the initial voltage Vs is applied to the capacitor by the connector 2a. The voltage is supplied to the input terminal of the voltage detection element IC1 via C1. At this time, since the capacitor C1 has no electric charge, as shown in FIG. 3B (time t10), the initial voltage value Vs is applied to the input terminal of the voltage detection element IC1 in a pulsed manner. Since the initial voltage value Vs causes a change that passes the specified voltage value (Vth) of the voltage detection element IC1, it is determined that a voltage equal to or higher than the specified voltage value has been supplied, and the process proceeds to step S2.
[0037]
3A shows the change in voltage value when the battery 1 outputs via the connector 2a, FIG. 3B shows the voltage value applied to the input terminal of the voltage detection element IC1, and FIG. 3C shows the voltage detection. FIG. 3D shows the voltage value of the signal output from the drain of the transistor Q2, and FIG. 3E shows the voltage value of the signal output from the drain of the transistor Q1. , Respectively. In addition, before time t0 (= t10 = t30 = t41), FIGS. 3A to 3E show that 0 (Low) is detected, but since the battery 1 is not connected, There is no continuity.
[0038]
In step S2, the output terminal of the voltage detection element IC1 outputs (applies) a Hi level signal to the gate of the transistor Q2 via the resistor R4, as shown in FIG. 3C (time t21). In the description of each process in FIG. 3, a response delay of Δt (Δt = time t10 to t11 = t30 to t31 = t13 to t14) occurs in spite of the minute detection operation of the voltage detection element IC1.
[0039]
In step S3, since the transistor Q2 is an Nch-MOSFET, it is turned on by inputting a Hi level signal to the gate.
[0040]
In step S4, the drain of the transistor Q2 outputs a low voltage signal to the gate of the transistor Q1 through the resistor R3 as shown in FIG. 3D (time t31).
[0041]
In step S5, since the transistor Q1 is a Pch-MOSFET, it is turned on.
[0042]
In step S6, the transistor Q1 supplies the power supplied from the battery 1 input to the source to the load 3 from the drain of the transistor Q1 as shown in FIG. 3E (time t41). And output to the voltage detection element IC1 through the resistor 5.
[0043]
That is, when the transistor Q2 is turned on, the output voltage of the battery 1 is divided by the resistors R2 and R3 and applied to the gate of the transistor Q1 (this divided voltage value is the output voltage of the battery 1). Transistor Q1 is set to an on state (which is sufficiently lower than the value and set to a value sufficient to cause transistor Q1 to be on). When the transistor Q1 is turned on, the output voltage of the battery 1 is input to the source of the transistor Q1 and further applied to one of the resistors R5 and the load 3 via the drain of the transistor Q1.
[0044]
The voltage applied to the resistor R5 is applied to the input terminal of the voltage detection element IC1 via the resistor R5. As shown in FIG. 3B, the signal input to the input terminal of the voltage detection element IC1 at time t10 is a pulsed power voltage input via the capacitor C1, and therefore, after time t10, for example, FIG. 3B, as the charging of the capacitor C1 progresses, the voltage decreases, and after time t22 in FIG. 3C (time t12 in FIG. 3B), the voltage detection element IC1 has a voltage as shown by the dotted line. Although the voltage output from the output terminal is low, the voltage supplied from the battery 1 via the resistor R5 at the timing before time t12 (time t11) is applied to the input terminal of the voltage detection element IC1. By being applied, the level of the signal output from the output terminal of the voltage detection element IC1 is maintained at the Hi level.
[0045]
By the above processing, the transistor Q1 is turned on as described above, and the output voltage of the battery 1 is continuously supplied to the load 3 (the self-hold state is continued).
[0046]
In step S7, the voltage detection element IC1 determines whether or not the input voltage is less than the specified voltage value, and repeats the process until it is determined that the input voltage is less than the specified voltage value. That is, it is monitored whether the voltage value of the electric power supplied from the battery 1 causes an overdischarge phenomenon or a deep discharge phenomenon caused by a short circuit accident or the like. Further, while the process of step S7 is repeated, power is continuously supplied from the battery 1 to the load 3.
[0047]
In step S7, for example, as shown in FIG. 3A (time t1) and FIG. 3B (time t13), the voltage value input to the input terminal of the voltage detection element IC1 is less than the specified value (Vth). If it is determined, that is, if it is determined that an overdischarge phenomenon or a deep discharge phenomenon has occurred, the process proceeds to step S8.
[0048]
In step S8, as shown in FIG. 3C (time t23), the voltage detection element IC1 applies a low voltage signal from the output terminal to the gate of the transistor Q2 via the resistor R4.
[0049]
In step S9, the transistor Q2 is turned off because the voltage signal applied to the gate goes low.
[0050]
In step S10, as shown in FIG. 3D (time t32), the transistor Q2 applies a Hi level signal from the drain to the gate of the transistor Q1 via the resistor R3.
[0051]
In step S11, since the voltage applied to the gate of the transistor Q1 becomes Hi level, the gate of the transistor Q1 has the same potential as the source (due to the resistor R2). As shown by, at time t42, the output from the drain is stopped, that is, the supply of power to the load 3 is stopped, and the processing returns to step S1.
[0052]
That is, when the discharge of the battery 1 proceeds (or due to a short circuit accident or the like), the voltage applied to the load 3 and the resistor R5 falls below the specified voltage value (Vth) of the voltage detection element IC1. The output terminal of the element IC1 changes to the low level (step S8). At this time, the voltage applied to the gate of the transistor Q2 is also low, and the transistor Q2 is turned off (step S9).
[0053]
When the transistor Q2 is turned off, the gate of the transistor Q1 is held at the same potential as the source of the transistor Q1 by the resistor R2, and the transistor Q1 is turned off.
[0054]
As a result, the battery 1 and the load 3 are disconnected, and the voltage applied to the resistor R5 and the load 3 becomes “0”. At this time, the voltage of the battery 1 immediately before the transistor Q1 is turned off is charged in the capacitor C1 through the route of the battery 1, the capacitor C1, the resistor R5, and the load 3. When the load 3 is cut off, if the battery 1 is a dry cell, the output voltage tends to recover to some extent from its characteristics. However, since the recovery speed is not rapid, the speed at which the capacitor C1 is charged with the differential voltage is also included. Slowly, the voltage applied to the input terminal of the voltage detection element IC1 via the capacitor C1 cannot be increased to a level sufficient to invert the output to the Hi level, so that the output level is held at the Low level.
[0055]
Therefore, since the transistor Q1 is kept off even after the voltage of the battery 1 is recovered, unnecessary discharge from the battery 1 is prevented once the transistor Q1 is turned off. As a result, the overdischarge phenomenon and the deep discharge phenomenon of the battery 1 can be prevented.
[0056]
When the battery 1 is disconnected from the connectors 2a and 2b in the above-described state and another battery is connected, the charge charged in the capacitor C1 when the battery 1 is removed passes through the discharge resistor R1 and the diode D1. (Because the resistor R1 is normally selected to be about 1 MΩ, the leakage at the time of load interruption is as small as 1 μA and does not affect the performance of the battery 1) Since the voltage is applied to the input terminal of the detection element IC1, the same operation as described above (the operation by the processing in steps S1 to S11) can be performed.
[0057]
For example, assuming that the initial voltage value of the battery 1 is 3V and the specified voltage value of the voltage detection element IC1 is 1.8V, the battery 1 supplies power to the load 3 and gradually discharges when the transistor Q1 is on. In this state, a voltage equal to or higher than a specified voltage value (Vth) is applied to the input terminal of the voltage detection element IC1, and the output terminal of the voltage detection element IC1 is at the Hi level. When the discharge of the battery 1 proceeds and the output voltage reaches less than 1.8 V, the output terminal of the voltage detection element IC1 is inverted to Low, and the transistor Q2 is inverted to the off state. As a result, the transistor Q1 is turned off as described above, the load 3 is disconnected from the battery 1, and unnecessary discharge of the battery 1 is prevented.
[0058]
Next, a configuration when a tact switch is connected in parallel to the transistor Q1 in place of the capacitor C1, the diode D1, and the discharge resistor R5 of the power supply device shown in FIG. 1 will be described with reference to FIG. .
[0059]
In the power supply device shown in FIG. 4, the configuration other than the tact switch SW1 is the same as the capacitor C1, the diode D1, and the discharge resistor R5, and thus the description thereof is omitted.
[0060]
The tact switch SW1 is a switch that is turned on (electrically conductive) only while being operated by the user, and is turned off (electrically nonconductive) when not being operated.
[0061]
Here, the discharge monitoring process of the power supply apparatus of FIG. 4 will be described with reference to the flowchart of FIG.
[0062]
In step S21, the voltage detection element IC1 determines whether or not the voltage value supplied to the input terminal is equal to or higher than the specified voltage value (Vth), and until the voltage equal to or higher than the specified voltage value (Vth) is supplied. Repeat the process. For example, when the tact switch SW1 is operated and turned on, the initial voltage Vs is supplied in a pulse manner to the voltage detection element IC1 via the tact switch SW1 and the resistor R5. By applying the initial voltage value Vs in a pulse manner, it is determined that a voltage equal to or higher than the specified voltage value has been applied, and the process proceeds to step S22.
[0063]
In step S22, the output terminal of the voltage detection element IC1 outputs a Hi level signal to the gate of the transistor Q2 via the resistor R4.
[0064]
In step S23, since the transistor Q2 is an Nch-MOSFET, it is turned on when a Hi level signal is input to the gate.
[0065]
In step S24, the drain of the transistor Q2 outputs a low level signal to the gate of the transistor Q1 via the resistor R3.
[0066]
In step S25, the transistor Q1 is turned on.
[0067]
In step S 26, the transistor Q 1 supplies the power supplied from the battery 1 input to the source to the load 3 from the drain of the transistor Q 1 and outputs it to the voltage detection element IC 1 via the resistor 5.
[0068]
That is, when the transistor Q2 is turned on, the output voltage of the battery 1 is divided by the resistors R2 and R3 and applied to the gate of the transistor Q1, and the transistor Q1 is turned on. When the transistor Q1 is turned on, the output voltage of the battery 1 is input to the source of the transistor Q1 and further applied to one of the resistors R5 and the load 3 via the drain of the transistor Q1.
[0069]
The voltage applied to the resistor R5 is applied to the input terminal of the voltage detection element IC1 via the resistor R5, and the signal input to the input terminal of the voltage detection element IC1 is supplied from the battery 1 via the resistor R5. When a voltage is applied, the level of the signal output from the output terminal of the voltage detection element IC1 is maintained at the Hi level.
[0070]
Through the above processing, the transistor Q1 is turned on as described above, and the output voltage of the battery 1 is continuously supplied to the load 3. Therefore, after reaching this state, the transistor Q1 is turned on regardless of the operation state of the tact switch SW1, and the output voltage of the battery 1 is continuously supplied to the load 3. Even if the operation of the tact switch SW1 is stopped (even when the tact switch SW1 is turned off), the power from the battery 1 is supplied to the load 3 (the self-hold state is maintained).
[0071]
In step S27, the voltage detection element IC1 determines whether or not the input voltage is less than the specified voltage value, and repeats the process until it is determined that the input voltage is less than the specified voltage value. That is, it is monitored whether the voltage value of the power supplied from the battery 1 is lower than the reference voltage, that is, whether an overdischarge phenomenon or a deep discharge phenomenon caused by a short circuit accident or the like has occurred. Further, while the process of step S27 is repeated, power is continuously supplied from the battery 1 to the load 3.
[0072]
In step S27, when the voltage detection element IC1 determines that the voltage value input to the input terminal is less than the specified value (Vth), that is, it is determined that an overdischarge phenomenon or a deep discharge phenomenon has occurred. If so, the process proceeds to step S28.
[0073]
In step S28, the voltage detection element IC1 applies a low voltage signal from the output terminal to the gate of the transistor Q2 via the resistor R4.
[0074]
In step S29, the transistor Q2 is turned off because the voltage signal applied to the gate is Low.
[0075]
In step S30, the transistor Q2 applies a Hi level signal from the drain to the gate of the transistor Q1 via the resistor R3.
[0076]
In step S31, the voltage applied to the gate of the transistor Q1 becomes Hi level, and the transistor Q1 is set to an off state, the output from the drain is stopped, that is, the supply of power to the load 3 is stopped, and the process is as follows. Return to step S21.
[0077]
In the case of FIG. 4, by operating the tact switch SW1, the transistor Q1 is turned on and the power supply from the battery 1 to the load 3 is started. Therefore, when the load 3 is cut off, the battery 1 becomes a dry cell. In this case, the output voltage tends to recover to some extent from the characteristics, but the voltage level applied to the input terminal of the voltage detection element IC1 is kept at the low level.
[0078]
Therefore, since the transistor Q1 is kept off even after the voltage of the battery 1 is recovered, unnecessary discharge from the battery 1 is prevented once the transistor Q1 is turned off. Therefore, it is possible to prevent a phenomenon such as an overdischarge phenomenon or a deep discharge phenomenon of the battery 1.
[0079]
Next, another configuration of the power supply apparatus will be described with reference to FIG. In FIG. 6, parts corresponding to those in FIGS. 1 and 4 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[0080]
A resistor R13 is connected to the drain (output line side) of the transistor Q1, and the other end of the resistor R13 is connected to the + input terminal of the comparator 26 and to one end of the resistor R14. The other end of the resistor R14 is grounded. The drain of the transistor Q1 is also connected to the power supply terminal of the comparator 26. Further, the GND terminal of the comparator 26 is grounded.
[0081]
The + pole line of the connector 2a is connected to one of the resistors R11, and is also connected to the power supply terminal of the comparator 21 and one terminal of the resistor R15. The other end of the resistor R11 is connected to the + input terminal of the comparator 21 and to one end of the resistor R12.
[0082]
The other end of the resistor R12 is grounded. Further, the GND terminal of the comparator 21 is grounded.
[0083]
The other end of the resistor R15 is also connected to the gate of the transistor Q1 and the output terminal of the NOR gate 25.
[0084]
A power supply 22 for supplying a reference voltage for comparison (voltage value Vref1) is connected to the negative input terminal of the comparator 21, and an output terminal is connected to one input terminal of the EXOR gate 24 and a delay circuit 23. Connected to the input terminal.
[0085]
The output terminal of the delay circuit (delay circuit) 23 is connected to the other input terminal of the EXOR gate 24, and the output terminal of the EXOR gate 24 is connected to the other input terminal of the NOR gate 25.
[0086]
A power supply 27 for supplying a reference voltage for comparison (voltage value Vref2) is connected to the negative input terminal of the comparator 26, and an output terminal is connected to the other input terminal of the NOR gate 25. The output terminal of the NOR gate 25 is connected to the gate of the transistor Q1.
[0087]
The EXOR gate 24 outputs the Hi level signal to the NOR gate 25 when the combination of the signals input from the delay circuit 23 and the comparator 21 is not the same, that is, when the signal level is a combination of the Hi level and the Low level. When the combination of the signals input from the delay circuit 23 and the comparator 21 is the same, that is, when the combination of the Low level and the Low level or the combination of the Hi level and the Hi level, the Low level. Is output to the aforementioned input terminal of the NOR gate 25.
[0088]
The NOR gate 25 outputs a low level signal to the gate of the transistor Q1 when a high level signal is included in the combination of the signal input from the EXOR gate 24 and the signal input from the comparator 26. When the Hi level signal is not included in the combination of the signal input from the EXOR gate 24 and the signal input from the comparator 26, the Hi level signal is output to the gate of the transistor Q1.
[0089]
The comparators 21 and 26 output a Hi level signal from the output terminal to the + input terminal when a voltage equal to or higher than the reference voltage value Vref1, 2 connected to the − input terminal is applied to the + input terminal. When a voltage less than the reference voltage value Vref1, 2 is applied, a low level signal is output from the output terminal.
[0090]
Further, when the detected voltage values of the battery 1 are Vb1 and Vb2 (Vb2> Vb1), the reference voltage values Vref1 and 2 are set in a state satisfying the relations of the following expressions (1) to (3). .
Vref1 = (Vb1 × R12) / (R11 + R12) (1)
Vref2 = (Vb2 × R14) / (R13 + R14) (2)
Vref2> Vref1 (3)
[0091]
For example, when the detection voltage of the comparator 21 is set to 1V, the reference voltage value Vref1 is set as shown by the following formula (4).
Vref1 = (1V × R12) / (R11 + R12) (4)
[0092]
At this time, for example, if the resistors R11 and R12 are set to R11 = R12 = 1 MΩ, the reference voltage value is Vref1 = 0.5V.
[0093]
When the detection voltage of the comparator 26 is set to 1.8 V, the reference voltage value Vref2 is set as shown by the following expression (5).
Vref2 = (1.8V × R14) / (R13 + R14) (5)
[0094]
At this time, for example, if the resistors R13 and R14 are set to R13 = R14 = 1 MΩ, the reference voltage value becomes Vref2 = 0.9V.
[0095]
Next, the discharge monitoring process of the power supply apparatus of FIG. 6 will be described with reference to the flowchart of FIG.
[0096]
In step S41, the comparator 21 determines whether or not the voltage value supplied to the + input terminal is equal to or higher than the reference voltage value (Vref1) input from the power source 22 to the − input terminal, and the reference voltage value (Vref1). ) Repeat the process until the above voltage is supplied. For example, as shown in FIG. 8A, when a battery is mounted and a voltage value Vs (> Vb1) that is an initial voltage is applied at time t51, the process proceeds to step S42.
[0097]
8A shows the discharge voltage of the battery 1, FIG. 8B shows the output of the comparator 2, FIG. 8C shows the output of the delay circuit 23, FIG. 8D shows the output of the EXOR gate 24, and FIG. FIG. 8F shows the output of the NOR gate 25, FIG. 8F shows the output of the drain of the transistor Q1, and FIG. 8G shows the output of the comparator 26, respectively.
[0098]
In step S42, since the initial voltage value Vs is equal to or higher than the detected voltage value Vb1, the comparator 21 determines that a voltage equal to or higher than the reference voltage value has been input to the + input terminal, and the time t61 (= At t51), the Hi level signal is output to the Delay circuit 23 and the EXOR gate 24.
[0099]
In step S43, the EXOR gate 24 outputs a Hi level signal until a Hi level signal is input from the Delay circuit 23. That is, as shown in FIG. 8B, the Delay circuit 23 outputs a Hi level signal to the EXOR gate 24 at time t71, which is delayed by time Td from the timing at which the Hi level signal is input at time t61. For this reason, as shown in FIG. 8D, the EXOR gate 24 is a combination of a Hi-level signal and a Low-level signal between two input signals from time t81 (= t61) to time t82 (= t71). Therefore, a Hi level signal is output to the NOR gate 25 at that timing.
[0100]
In step S44, as shown in FIG. 8E, the NOR gate 25 outputs a low level signal to the gate of the transistor Q1 at time t91 (= t81) when a high level signal is input from the EXOR gate 24.
[0101]
In step S45, the transistor Q1 is turned on at time t101 (= t91) as shown in FIG. 8F.
[0102]
In step S46, the transistor Q1 supplies the power supplied from the battery 1 input to the source to the load 3 from the drain of the transistor Q1, and is divided by the resistors R13 and R14 to the + input terminal of the comparator 26. Supply.
[0103]
In step S47, the comparator 26 determines whether or not the + input voltage is less than the reference voltage value (Vref2). In this case, since the voltage value of the + input voltage is a voltage corresponding to the initial voltage Vs, it is determined that it is not less than the reference voltage value, and the process proceeds to step S48.
[0104]
In step S48, as shown in FIG. 8G, the comparator 26 outputs a Hi level signal to the NOR gate 25 at time t111 (= t101), and the processing returns to step S47. With this processing, even if the signal output from the EXOR gate 24 becomes low level after time t82, the signal output from the NOR gate 25 by the Hi level signal supplied from the comparator 26 is in the low level state. As a result, as shown in FIG. 8F, the transistor Q 1 is kept on and the power of the battery 1 is supplied to the load 3.
[0105]
Steps S47 and S48 are repeated until it is determined in step S47 that the voltage value input to the + input terminal is less than the reference voltage value Vref2. That is, it is monitored whether the voltage value of the power supplied from the battery 1 is lower than the detection voltage, that is, whether an overdischarge phenomenon or a deep discharge phenomenon caused by a short circuit accident or the like has occurred.
[0106]
When the comparator 26 determines in step S47 that the voltage value input to the + input terminal is less than the reference voltage value (Vref2) at time t52 shown in FIG. 8A, that is, an overdischarge phenomenon or a deep discharge. If it is determined that a phenomenon has occurred, the process proceeds to step S49.
[0107]
In step S49, the comparator 26 outputs a low level signal from the output terminal to the NOR gate 25 at time t112 (= t52) shown in FIG. 8G.
[0108]
In step S50, as shown in FIG. 8E, the NOR gate 25 outputs a low level signal at time t92 (= t112) because both the signal input from the comparator 26 and the signal input from the EXOR gate are at the low level. A Hi level signal is output from the terminal to the gate of the transistor Q1.
[0109]
In step S51, since the voltage signal input to the gate of the transistor Q2 becomes Hi level, the transistor Q2 is turned off at time t102 (= t92) shown in FIG. 8F, and the process returns to step S41.
[0110]
After that, even if the voltage of the battery 1 is recovered, the reference voltage value Vref1 of the comparator 21 is set at a level lower than the reference voltage value Vref2, so that the off state is maintained (battery 1 Is gradually increased from the state of the reference voltage value Vref2), in order to supply power from the battery 1 to the load 3 again, the battery 1 must be removed and connected again. As a result, the battery 1 It is possible to prevent the overdischarge phenomenon and the deep discharge phenomenon.
[0111]
In the power supply device shown in FIG. 6, the output from the comparator 21 is output by the delay circuit 23 and the EXOR gate 24 by a pulse-like signal output between times t61 and t71 as shown in FIG. The low level signal is output from the NOR gate 25 to turn on the transistor Q1, and thereafter, the low level signal from the NOR gate 25 is maintained by the high level signal supplied from the comparator 26. The example in which the on state of the transistor Q1 is maintained has been described, but a low level signal is output from the NOR gate 25 by a pulse output between times t61 and t71 as shown in FIG. 8D. The delay circuit 23 and the EXOR gate 24 are not necessarily used. May not.
[0112]
For example, as shown in FIG. 9, instead of the delay circuit 23 and the EXOR gate 24, a mono multistable multivibrator 41 (hereinafter referred to as MM41) may be provided. In response to the signal from the comparator 21, the MM 41 generates a Hi level pulse having a predetermined time width and outputs it to the NOR gate 25.
[0113]
Here, the discharge monitoring process of the power supply apparatus shown in FIG. 9 will be described with reference to the flowchart of FIG.
[0114]
In step S61, the comparator 21 determines whether or not the voltage value supplied to the + input terminal is greater than or equal to the reference voltage value (Vref1) input to the − input terminal, and is greater than or equal to the reference voltage value (Vref1). The process is repeated until voltage is supplied. For example, when the battery is mounted and the voltage value Vs that is the initial voltage is applied at time t121 shown in FIG. 11A, the process proceeds to step S62.
[0115]
11A shows the output voltage of the battery 1, FIG. 11B shows the output signal of the comparator 21, FIG. 11C shows the output signal of the MM 41, FIG. 11D shows the output signal of the NOR gate 25, and FIG. FIG. 11F shows the output signal of the drain of the transistor Q1, and FIG. 11F shows the output signal of the comparator 26, respectively.
[0116]
In step S62, since the initial voltage value Vs is equal to or higher than the detected voltage value Vb1, the comparator 21 determines that a voltage equal to or higher than the reference voltage value has been input to the + input terminal, and the time t131 (= At t121), a Hi level signal is output to MM41.
[0117]
In step S63, as shown in FIG. 11C, the MM 41 generates a Hi-level signal (pulse) from time t141 to t142 (time width tw) and outputs it to the NOR gate 25.
[0118]
In step S64, as shown in FIG. 11D, the NOR gate 25 outputs a low level signal to the gate of the transistor Q1 at time t151 (= t141) when the Hi level signal (pulse) is input from the MM41.
[0119]
In step S65, the transistor Q1 is turned on at time t161 (= t151) as shown in FIG. 11E.
[0120]
In step S66, the transistor Q1 supplies the power supplied from the battery 1 input to the source to the load 3 from the drain of the transistor Q1 and to the + input terminal of the comparator 26 divided by the resistors R13 and R14. Supply.
[0121]
In step S67, the comparator 26 determines whether or not the + input voltage is less than the reference voltage value (Vref2). In this case, since the voltage value of the + input voltage is a voltage corresponding to the initial voltage Vs, it is determined that it is not less than the reference voltage value, and the process proceeds to step S68.
[0122]
In step S68, as shown in FIG. 11F, the comparator 26 outputs a Hi level signal to the NOR gate 25 at time t171 (= t161), and the processing returns to step S67. By this processing, even if the signal output from the MM 41 becomes low level after the time t142, the signal output from the NOR gate 25 is maintained in the low level state by the Hi level signal supplied from the comparator 26. Therefore, as a result, as shown in FIG. 11E, the on state of the transistor Q1 is maintained, and the state where the power of the battery 1 is supplied to the load 3 is maintained.
[0123]
Steps S67 and S68 are repeated until it is determined in step S67 that the voltage value input to the + input terminal is less than the reference voltage value Vref2. That is, it is monitored whether the voltage value of the power supplied from the battery 1 is lower than the detection voltage, that is, whether an overdischarge phenomenon or a deep discharge phenomenon caused by a short circuit accident or the like has occurred.
[0124]
When the comparator 26 determines in step S67 that the voltage value input to the + input terminal is less than the reference voltage value (Vref2) at time t122 shown in FIG. 11A, that is, an overdischarge phenomenon or a deep discharge. If it is determined that a phenomenon has occurred, the process proceeds to step S69.
[0125]
In step S69, the comparator 26 outputs a low voltage signal from the output terminal to the NOR gate 25 at time t172 (= t122) shown in FIG. 11F.
[0126]
In step S70, as shown in FIG. 11D, the NOR gate 25 outputs the output terminal because both the signal input from the comparator 26 and the signal input from the MM 41 are at the low level at time t152 (= t172). A higher level signal is output to the gate of the transistor Q1.
[0127]
In step S71, since the voltage signal input to the gate becomes Hi level, the transistor Q2 is turned off at time t162 (= t152) shown in FIG. 11E, and the process returns to step S61.
[0128]
Also in the above, similarly to the case shown in FIG. 6, even if the voltage of the battery 1 is recovered after the process of step S 71, the reference voltage value Vref 1 of the comparator 21 is set at a level lower than the reference voltage value Vref 2. Therefore, in order to supply power from the battery 1 to the load 3 again, the battery 1 must be disconnected and reconnected, and as a result, the battery 1 It is possible to prevent the overdischarge phenomenon and the deep discharge phenomenon.
[0129]
In the configuration of the power supply device shown in FIGS. 6 and 9, the transistor Q1 has been turned on by generating a pulse having a predetermined time width at the timing of starting power supply. A circuit may be provided that turns on the transistor Q1 at the start of power supply and turns off the transistor Q1 when the voltage of the battery 1 becomes less than the reference voltage value Vref2.
[0130]
FIG. 12 shows a configuration example of a power supply apparatus in the case where differential circuits 51 and 53 and a flip-flop (Flip Flop) circuit 52 (hereinafter referred to as FF52) are provided in place of the MM41 in order to directly turn on and off the transistor Q1. Show.
[0131]
Differentiating circuits 51 and 53 generate signals obtained by time-differentiating the signals input from the comparators 21 and 26 and output the signals to the Set terminal and the Reset terminal of the FF 52. More specifically, the differentiating circuits 51 and 53 perform a one-shot pulse in the positive direction or the negative direction when the signal from the comparator 21 is switched from the Low level to the Hi level, or when the signal is switched from the Hi level to the Low level. (Upward convex pulse) is generated and output to the Set terminal of the FF 52 or the Reset terminal of the FF 52. In other cases, a signal of “0” is output.
[0132]
The FF 52 has an output terminal (indicated by Q Bar in the figure) when a positive one-shot pulse (an upwardly convex pulse generated when the signal switches from low level to high level) is input to the Set terminal. Output a low signal to the gate terminal of the transistor Q1, and a one-shot pulse in the positive direction (upward convex pulse generated when the signal switches from low level to high level) is input to the reset terminal. When this is done, the Hi signal is continuously output from the output terminal to the gate terminal of the transistor Q1.
[0133]
Here, in FIG. 12, unlike the case of FIG. 6 and FIG. 9, the + input terminal of the comparator 26 is connected to the power supply 27 for the reference voltage, and the −input terminal is divided by resistors R13 and R14. The input voltage is input. With such a configuration, the characteristics of the output signal of the comparator 26 are inverted. As a result, the polarity of the generated one-shot pulse is aligned at the timing of the input signal to the Set terminal and the input signal to the Reset terminal. It is done.
[0134]
Here, the discharge monitoring process of the power supply apparatus shown in FIG. 12 will be described with reference to the flowchart of FIG.
[0135]
In step S81, the comparator 21 determines whether or not the voltage value supplied to the + input terminal is greater than or equal to the reference voltage value (Vref1) input to the − input terminal, and is greater than or equal to the reference voltage value (Vref1). The process is repeated until voltage is supplied. For example, at time t191 shown in FIG. 14A, when the battery is mounted and the voltage value Vs that is the initial voltage is applied, the processing proceeds to step S82.
[0136]
14A shows the output voltage of the battery 1, FIG. 14B shows the output signal of the comparator 21, FIG. 14C shows the output signal of the FF 52, and FIG. 14D shows the output signal from the drain of the transistor Q1. Reference numeral 14E denotes an output signal of the comparator 26, respectively.
[0137]
In step S82, since the initial voltage value Vs is equal to or higher than the detected voltage value Vb1, the comparator 21 determines that a voltage equal to or higher than the reference voltage value is input to the + input terminal, and the time t201 (= At t191), the Hi level signal is output to the differentiating circuit 51.
[0138]
In step S 83, the differentiating circuit 51 differentiates the signal input from the comparator 21 and outputs it to the Set terminal of the FF 52. More specifically, since the signal input from the comparator 21 is switched from the Low level to the Hi level, the differentiating circuit 51 generates a one-shot pulse in the positive direction and outputs it to the Set terminal of the FF 52.
[0139]
In step S84, the FF 52 sets the output signal to the low level at the time t211 (= t201) as shown in FIG. 14C based on the positive one-shot pulse input to the Set terminal, and the transistor Q1 Output to the gate.
[0140]
In step S85, the transistor Q1 is turned on at time t221 (= t211) as shown in FIG. 14D.
[0141]
In step S86, the transistor Q1 supplies the power supplied from the battery 1 input to the source to the load 3 from the drain of the transistor Q1.
[0142]
In step S87, the comparator 26 determines whether or not the voltage value input to the − input terminal is less than the reference voltage value (Vref2). In this case, since the voltage value of the −input voltage is a voltage corresponding to the initial voltage Vs, it is determined that it is not less than the reference voltage value, and the process proceeds to step S88.
[0143]
In step S88, as shown in FIG. 14E, the comparator 26 outputs a low level signal to the differentiating circuit 53 at time t231 (= t221), and based on this, the differentiating circuit 53 performs the one-shot pulse in the negative direction. Is output to the Reset terminal of the FF 52, and the process returns to step S87. As a result of this processing, since the one-shot pulse in the negative direction is input to the Reset terminal of the FF 52 at this time (since the one-shot pulse in the positive direction is not input), the output signal continues to be in the low level state. Then, as shown in FIG. 14D, the on state of the transistor Q1 is maintained, and the state where the power of the battery 1 is supplied to the load 3 is maintained.
[0144]
Steps S87 and S88 are repeated until it is determined in step S87 that the voltage value input to the negative input terminal is less than the reference voltage value Vref2. That is, it is monitored whether the voltage value of the power supplied from the battery 1 is lower than the detection voltage, that is, whether an overdischarge phenomenon or a deep discharge phenomenon caused by a short circuit accident or the like has occurred.
[0145]
When the comparator 26 determines in step S87 that the voltage value input to the negative input terminal is less than the reference voltage value (Vref2) at time t192 shown in FIG. 14A, that is, an overdischarge phenomenon or a deep discharge. If it is determined that a phenomenon has occurred, the process proceeds to step S89.
[0146]
In step S89, the comparator 26 switches the signal output from the output terminal from the Low level to the Hi level and outputs it to the differentiating circuit 53 at time t232 (= t192) shown in FIG. 14E.
[0147]
In step S90, the differentiating circuit 53 generates a one-shot pulse in the positive direction by switching the input signal from the Low level to the Hi level, and outputs it to the Reset terminal of the FF 52.
[0148]
In step S91, as shown in FIG. 14C, the FF 52 outputs a Hi level signal from the output terminal based on the positive one-shot pulse input from the differentiation circuit 53 to the Reset terminal at time t212 (= t232). Output to the gate of transistor Q1.
[0149]
In step S92, since the voltage signal input to the gate of the transistor Q1 becomes Hi level, the transistor Q1 is turned off at time t222 (= t212) shown in FIG. 14D, and the process returns to step S81.
[0150]
Also in the above, similarly to the case shown in FIGS. 6 and 9, even if the voltage of the battery 1 is recovered after the process of step S92, the reference voltage value Vref1 of the comparator 21 is lower than the reference voltage value Vref2. Since the level is set, the off state is maintained, and in order to supply power from the battery 1 to the load 3 again, the battery 1 must be disconnected and reconnected, as a result. Thus, the overdischarge phenomenon and the deep discharge phenomenon of the battery 1 can be prevented.
[0151]
【The invention's effect】
According to the first power supply apparatus and method of the present invention, power is supplied from a power supply, a switch is connected between the power supply and the load circuit, and supply or non-supply of power from the power supply to the load circuit is switched. For the power supplied to the load circuit more, the voltage value on the output side of the switch is detected and in parallel with the switch, Between the connector positive electrode to which the power supply is connected and the detection circuit Connected Through the capacitor The power supply Initial voltage Is supplied to the detection circuit in a pulsed manner, and the switch is controlled to supply power when the voltage value of the power is greater than a predetermined value based on the detection result of the detection circuit. When smaller, control the switch not to supply power. The discharge resistor connected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power supply is connected is so small that leakage at the time of load interruption does not affect the power supply, and the cathode is connected to the detection circuit side of the capacitor The diode with the anode grounded discharges the charge charged in the capacitor when the power is connected when the power is removed. I tried to do it.
[0153]
as a result, It becomes possible to prevent the overdischarge phenomenon and the deep discharge phenomenon of the battery.
[Brief description of the drawings]
FIG. 1 is a block diagram of a power supply apparatus to which the present invention is applied.
FIG. 2 is a flowchart illustrating a discharge monitoring process of the power supply apparatus of FIG.
FIG. 3 is a timing chart for explaining a discharge monitoring process of the power supply apparatus of FIG. 1;
FIG. 4 is a block diagram of another power supply apparatus to which the present invention is applied.
5 is a flowchart for explaining discharge monitoring processing of the power supply apparatus of FIG. 4;
FIG. 6 is a block diagram of another power supply apparatus to which the present invention is applied.
7 is a flowchart illustrating a discharge monitoring process of the power supply apparatus of FIG.
FIG. 8 is a timing chart for explaining discharge monitoring processing of the power supply apparatus of FIG. 6;
FIG. 9 is a block diagram of another power supply apparatus to which the present invention is applied.
10 is a flowchart for explaining a discharge monitoring process of the power supply apparatus of FIG. 9;
11 is a timing chart for explaining a discharge monitoring process of the power supply apparatus of FIG. 9;
FIG. 12 is a block diagram of another power supply apparatus to which the present invention is applied.
13 is a flowchart illustrating a discharge monitoring process of the power supply apparatus of FIG.
14 is a timing chart for explaining a discharge monitoring process of the power supply apparatus of FIG.
[Explanation of symbols]
1 battery, 2a, 2b connector, 3 load, 21 comparator, 22 power supply, 23 Delay circuit, 24 EXOR gate, 25 NOR gate, 26 comparator, 27 power supply, 41 monostable multivibrator, 51 differential circuit, 52 flip-flop circuit, 53 differentiation circuit, C1 capacitor, D1 diode, R1 to R5, R11 to R15 resistors, IC1 voltage detection element, Q1, Q2 transistor

Claims

A power supply for supplying power;
A switch connected between the power source and the load circuit, for switching power supply or non-supply from the power source to the load circuit;
A detection circuit that detects a voltage value on an output side of the switch with respect to electric power supplied from the power source to the load circuit;
In parallel with said switch, it is connected between the detection circuit and connector cathode the power source is connected, and a capacitor for supplying an initial voltage of the power supply pulse to the detection circuit,
Based on the detection result of the detection circuit, when the voltage value of the power is larger than a predetermined value, the switch is controlled to supply power, and when the voltage value of the power is smaller than the predetermined value, Switch control means for controlling the switch so as not to supply power ;
When the load is disconnected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power source is connected, the electric charge charged in the capacitor at the time of connection of the power source is discharged when the power source is removed. A power supply comprising: a discharge means having a discharge resistance that is small enough to prevent leakage of the power source from affecting the power source; and a diode having a cathode connected to the detection circuit side of the capacitor and a grounded anode. apparatus.

A power source that supplies power, a switch that is connected between the power source and the load circuit, and that switches power supply or non-supply from the power source to the load circuit; and for power supplied from the power source to the load circuit And a power supply method of a power supply device comprising a detection circuit that detects a voltage value on the output side of the switch,
A supply step of supplying an initial voltage of the power supply to the detection circuit in a pulsed manner through a capacitor connected between a connector positive electrode to which the power supply is connected and the detection circuit in parallel with the switch;
Based on the detection result of the detection circuit, when the voltage value of the power is larger than a predetermined value, the switch is controlled to supply power, and when the voltage value of the power is smaller than the predetermined value, A switch control step for controlling the switch so as not to supply power ;
A discharge resistor that is connected between the positive electrode side of the capacitor and the negative electrode of the connector to which the power supply is connected is small so that leakage at the time of load interruption does not affect the power supply, and the cathode is a detection circuit for the capacitor And a discharging step of discharging the charge charged in the capacitor when the power source is connected to the capacitor when the power source is removed by a diode connected to the side and having an anode grounded .