JP3831411B2 - 符号化されたキャラクタビットストリームを構成する方法 - Google Patents
符号化されたキャラクタビットストリームを構成する方法 Download PDFInfo
- Publication number
- JP3831411B2 JP3831411B2 JP53576796A JP53576796A JP3831411B2 JP 3831411 B2 JP3831411 B2 JP 3831411B2 JP 53576796 A JP53576796 A JP 53576796A JP 53576796 A JP53576796 A JP 53576796A JP 3831411 B2 JP3831411 B2 JP 3831411B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- bitstream
- osd
- encoded
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000000926 separation method Methods 0.000 claims description 6
- 238000013139 quantization Methods 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 12
- 239000000872 buffer Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/23424—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving splicing one content stream with another content stream, e.g. for inserting or substituting an advertisement
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/235—Processing of additional data, e.g. scrambling of additional data or processing content descriptors
- H04N21/2355—Processing of additional data, e.g. scrambling of additional data or processing content descriptors involving reformatting operations of additional data, e.g. HTML pages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/24—Monitoring of processes or resources, e.g. monitoring of server load, available bandwidth, upstream requests
- H04N21/2401—Monitoring of the client buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Business, Economics & Management (AREA)
- Marketing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Digital Computer Display Output (AREA)
- Television Signal Processing For Recording (AREA)
Description
発明の分野
本発明は、記憶されたビットストリームを使用したオンスクリーン表示（ＯＳＤ：On Screen Display）メッセージを発生するための方法および装置に関するものである。特に、本発明は、記憶された複数の“文字ビットストリーム”を引き出し、これを連結してＯＳＤメッセージのスクリーンを表わす有効なＯＳＤメッセージビットストリームを構成する方法および装置に関するものである。
発明の背景
オンスクリーン表示メッセージは、家庭電化製品において製品の取扱いや構成をユーザーに教えるための対話式情報をユーザーに提供することにより重要な役割を果している。デジタルビデオ技術がますます発達してきたことにより、各種の市販のデジタルビデオデコーダとコンパチブル（compatible）なＯＳＤメッセージを発生することに伴う問題もますます増大しいる。これらのデコーダは、ＩＳＯ／ＩＥＣ国際規格１１１７２（１９９１）（一般にＭＰＥＧ−１フォーマットと称される）や１３８１８（１９９５）（一般にＭＰＥＧ−２フォーマットと称される）のような特定のフォーマットでビットストリームをデコードするように設計されている。
ＭＰＥＧ標準は、ＭＰＥＧコンプライアント準拠ビットストリームを発生させるために全体的なコード化方法論（generral coding methodology）や構文化（シンタックス：syntax）論を特定するが、多くのバリエーションが許され、それによってデスクトップビデオパブリッシング（desktop video publishing）、テレビ会議（video conferencing）、デジタル記憶媒体、テレビジョン放送のような広範囲の応用を支えている。実際には、ＭＰＥＧは有効ビットストリームを発生するのに必要な特別なアルゴリズムを指定しない。従って、ＭＰＥＧエンコーダの設計者には、自分自身のＭＰＥＧ指定アルゴリズムを開発し、実行するに当たって大きな融通性（flexibility）が与えられている。
この融通性によりＭＰＥＧ指定アルゴリズムの開発、実行が促進されている。しかしながら、ＭＰＥＧ指定アルゴリズムの設計者の共通の目的は規定されたビット率（bit rate）と動作遅延の制約内で動作するＭＰＥＧ指定アルゴリズムを設計することである。このようにイメージを符号化（エンコード）する前にＭＰＥＧ指定アルゴリズムは、コード化モードの決定、画像形式、周波数（rate：率）の制御、量子化スケールの粗さ、動きの概算、変倍可能性（スケーラビリティ：scalability）、歪の検出、場面カットの効果、およびマクロブロック（macroblock）内の信号の性質のような数多くの要因のバランスをとるための複雑な処理を実行しなければならない。符号化すべきイメージの性質について前もって知っていなければ、イメージを適性に符号化するために各種のパラメータに関して最適の値を決定するために多くの計算処理サイクルを実施しなければならない。
ＯＳＤメッセージの発生の分野では、ＯＳＤメッセージのフレームは、一般に他のイメージと同じ方法で特別な処理を必要とせずに符号化される。しかしながら、他のイメージとは違ってＯＳＤメッセージは繰返し使用される成分、すなわちフォントキャラクタ（文字（letter）、数字（nunber）、および他の特別なキャラクタ）の基本的な組（set）を含んでいる。入力イメージについての性質に関するこのような予備知識はＯＳＤメッセージのフレームに対する符号化方法の効率を改善するために使用することができる。従って、ＯＳＤメッセージの反復する性質を利用することによってＯＳＤメッセージのフレームの有効なビットストリームを発生する方法および装置の存在が必要になる。
発明の概要
本発明は、記憶された複数のキャラクタのビットストリームから有効なＯＳＤメッセージビットストリームを構成する装置およびそれに付随する方法に関するものである。
さらに詳しく云えば、本発明によれば、ＯＳＤフォントの組の各キャラクタは先ず始めに一定のブロックの大きさ、例えば１６×１６ピクセルのブロックの大きさにスケール化（scaled）される。従って、各ＯＳＤキャラクタは、ＭＰＥＧ指定エンコーダで使用されるマクロブロックの大きさよりも小さいかそれに等しいブロックの大きさ内に取り囲まれている。次いで、各キャラクタはマクロブロック内コード化構文化論（コーディングシンタックス：coding syntax）を使用するＭＰＥＧコンプライアント準拠ビットストリームに符号化される。各キャラクタを表わす“キャラクタビットストリーム”は記憶媒体内に記憶される。ＯＳＤメッセージのフレームを符号化する必要のあるとき、キャラクタビットストリームは記憶媒体から読出され、ＯＳＤメッセージのフレームを表わす有効な（valid）ＭＰＥＧビットストリームを形成するためにカスケード（cascade）化される。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照符号で示すと次の通りである
１．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリーム（２３２）を構成する方法であって、
符号化されたキャラクタビットストリーム（２３２）の組を記憶媒体（１３０）に記憶させるステップ（３４０）を含み、
スケール化されたオンスクリーン表示キャラクタ（２１２）の組を生成するためにオンスクリーン表示フォントの組の各キャラクタを、上記ブロックコードのブロックの大きさに対応する一定のブロックの大きさにスケール化するステップ（３２０）と、
上記スケール化されたオンスクリーン表示キャラクタ（２１２）の各々を上記符号化されたキャラクタビットストリーム（２３２）の組の対応する１つにブロック符号化するステップ（３３０）と、を含むことを特徴とする上記キャラクタビットストリーム（２３２）を構成する方法。
２．さらに、それぞれが上記オンスクリーン表示メッセージ中に含まれるキャラクタに対応する上記符号化された複数の組のキャラクタビットストリーム（２３２）を上記記憶媒体（１３０）から読出すステップ（３６０）と、
上記符号化された複数のキャラクタビットストリーム（２３２）を上記オンスクリーン表示メッセージビットストリームにカスケード化するステップ（３７０）と、を含むことを特徴とする請求項１記載のキャラクタビットストリーム（２３２）を構成する方法。
３．上記複数のキャラクタビットストリーム（２３２）の各々の前の上記オンスクリーン表示メッセージビットストリーム中にブロック分離コードを挿入するステップ（３７０）を、含むことを特徴とする請求項２記載のキャラクタビットストリーム（２３２）を構成する方法。
本発明の上記の特徴およびその他の特徴については以下で図面を参照して詳細に説明する。
【図面の簡単な説明】
図１は本発明の特徴を具えたビットストリーム発生器を含むコーデック（コーダ／デコーダ）システムのブロック図である。
図２は１組のＯＳＤフォントキャラクタを複数の記憶されたキャラクタビットストリームに符号化（エンコード）するためのエンコーダを詳細に示すブロック図である。
図３は記憶された複数のキャラクタビットストリームから有効ＯＳＤメッセージビットストリームを構成する方法を示すフローチャートを示す図である。
図面の詳細な説明
図１はコーデック（コーダ／デコーダ：coder/decoder：codec）システム１００のブロック図を示す。コーデックシステムはビットストリーム発生器１１０と、入力／出力（Ｉ／Ｏ）装置１６０と、ビデオデコーダ１７０とからなる。
以下ではＭＰＥＧ標準に従って本発明を説明する。しかしながら，本発明は他のエンコード／デコードフォーマットにも適用または適合できることは当業者には明らかである。
好ましいい実施例では、ビットストリーム発生器１１０は、中央処理ユニット（ＣＰＵ）１２０、メモリ１４０、読出し専用メモリ（ＲＯＭ）１３０、キャラクタスケーラ１５５、およびビデオデコーダ１７０に伝送するための符号化された複数のビットストリームを発生するエンコーダ１５０を有する汎用計算機からなる。エンコーダ１５０およびキャラクタスケーラ１５５は物理的に別々の装置として実現することもできるし、メモリ１３０から呼び出され、ＣＰＵ１２０で実行されるアルゴリズムとして実現することもできる。
ビデオデコーダ１７０はビットストリーム発生器１１０に結合されており、通信チャンネル１９０のような通信システムを通って符号化された複数のビットストリームを受信する。符号化されたビットストリームはエンコーダに供給される複数の入力イメージのコード化された表現（representation）を含んでいる。さらに、ビデオデコーダは符号化されたビットストリームをデコードして複数のデコードされたイメージ１８０を発生する。
ビットストリーム発生器１１０は、キーボード、マウス、モデム、カメラ、ビデオモニタ、あるいはハードディスクドライブあるいはコンパクトディスクドライブ（これらに限定されるものではないが）を含む記憶装置のような複数の入力／出力装置１６０に結合されている。入力装置は符号化されたビデオビットストリームを発生するビットストリーム発生器に入力を供給し、あるいはＲＯＭ１３０あるいは他の記憶装置（図示せず）から符号化されたビデオビットストリームを取り出すように動作する。
さらに詳しく云えば、１組のＯＳＤフォントキャラクタは先ずイメージとしてビットストリーム発生器１１０に供給されるか、あるいは“オフライン”処理の形でキーボードから１組の入力として入力される。ＯＳＤフォントの組中の各キャラクタはキャラクタスケーラ１５５によって一定のブロックの大きさにスケール化（scaled）される。好ましい実施例では、各ＯＳＤキャラクタはマクロブロックの大きさ、すなわちＭＰＥＧ標準による１６×１６ピクセルのブロックの大きさにスケール化される。マクロブロックのレベルでコード化モード、量子化スケールのような多くのパラメータを選択することができるので、このスケール化ステップは、もし必要があれば、ＯＳＤメッセージのフレームの符号化期間中にエンコーダに各マクロブロックのパラメータの調整を行わせるようにすることによって融通性を与えることができる。
ＯＳＤフォントキャラクタが一旦符号化されると、このＯＳＤフォントキャラクタはＲＯＭ１３０のような記憶媒体中にキャラクタビットストリームとして記憶される。しかしながら、上記のキャラクタビットストリームをランダムアクセスメモリ（ＲＡＭ）、ハードディスクドライブ、あるいはコンパクトディスクドライブのような他の記憶媒体にも記憶させることができることは当業者には明らかである。各ＯＳＤキャラクタがＯＳＤメッセージビットストリームを形成するように個々に抽出され且つカスケード（cascade）化されるように上記の各ＯＳＤキャラクタはキャラクタビットストリームによって個々に表される。
これに続いてＯＳＤメッセージのスクリーンをＯＳＤメッセージビットストリームに符号化する必要があれば、ＯＳＤメッセージはＯＳＤメッセージのフレームとしてビットストリーム発生器に供給されるか、あるいは“オンライン”処理の形でキーボードから１組の入力として入力される。ビットストリーム発生器はＯＳＤメッセージ内のＯＳＤキャラクタを識別し、ＲＯＭから対応するキャラクタビットストリームを取り出し、ＭＰＥＧコンプライアント（complient）準拠ＯＳＤメッセージビットストリームを構成する。
図２は、１組のＯＳＤフォントキャラクタ２１０を複数のキャラクタビットストリーム２３２1〜２３２nに符号化するためのビデオエンコーダ２２０の簡略化された構成を示すブロック図である。キャラクタビットストリームは記憶媒体２３０中に記憶される。
ビデオエンコーダ２２０は、パス２１５上の入力イメージを符号化してパス２３５上にビットストリームを生成する簡略化されたＭＰＥＧコンプライアント準拠ビデオエンコーダである。好ましい実施例では、入力イメージまたはピクチャは複数のＯＳＤキャラクタ２３２1〜２３２nからなり、各キャラクタはマクロブロック内に収容されている。一旦エンコーダが各ピクチャに対してどのピクチャ形式（Ｉ、ＰまたはＢ）を使用すべきかを決定すると、動き概算および補償セクション２２２は動きの補償された予測（予測されたイメージ）２２７を構成する。この予測されたイメージは減算器２５０を使用して現在のマクロブロックの形のパス２１５上の入力イメージから減算され、誤差信号あるいは予測残差（predictive residual）を形成する。予側残差を形成することにより、イメージの予測を発生するのに必要な情報と、これらの予測の誤差のみを伝送することにより入力イメージ中の冗長な情報を取り除くことができる。
ビット率（bit rate）をさらに減少させるために、各マクロブロックに対する予測残差は次に離散余弦変換（ＤＣＴ：Discrete Cosine Transform）セクション２２１によって変換される。ＭＰＥＧ標準によれば、各マクロブロックは４個の輝度ブロックと２個の色差ブロック（１個はＣrブロックであり、１個はＣbブロックである）からなり、１個のブロックは８×８のサンプルアレイとして定められる。ＤＣＴセクション２２１は予測残差信号の各ブロックに対して順方向個別余弦変換を施し、８×８ブロックのＤＣＴ係数を生成する。この８×８ブロックにおける左上の係数は“ＤＣ係数”と呼ばれ、残りの係数は“ＡＣ係数”と呼ばれる。
得られた８×８ブロックのＤＣＴ係数は量子化装置２２３に供給され、該量子化装置２２３においてＤＣＴ係数は量子化される。量子化処理は、整数値を生成するために適当に丸められた１組の量子化値でＤＣＴ係数を割ることによりＤＣＴ係数の精度を低下させる。各種の規準、例えば視覚的に重み付けられた量子化、周波数的に重み付けられた量子化等を使用して各ＤＣＴ係数に対して個々に量子化値を設定することができる。
ＯＳＤキャラクタはシャープな端縁部を含んでおり、静止して表示されるので、符号化のために小さな量子化値が選択される。好ましい実施例では、量子化値は４である。しかしながら、キャラクタの複雑さに従って異なる量子化値を使用して各ＯＳＤキャラクタを符号化することもできる。量子化処理はキー操作であり、しばしばエンコーダの出力を所定のビット率に整合させる（rate control：率制御）ために上記エンコーダを制御する手段として作用する。
次に得られた８×８ブロックのＤＣＴ係数は可変長さコード化（ＶＬＣ：Variable Length Coding）およびバッファセクション２２４に供給され、ＶＬＣおよびバッファセクション２２４は可変長コード化およびランレングスコード化を使用して量子化されたＤＣＴ係数の列およびマクロブロックの形式および動きベクトルのような各マクロブロックに対する側部情報（side information）を符号化する。
しかしながら、異なるピクチャ形式および可変長コード化を使用した結果、全体のビット率も可変になる。すなわち、各ピクチャをコード化するために使用されるビット数は１つのピクチャから次のピクチャで変化する可能性がある。固定率チャンネルを含む適用例では、エンコーダの出力率（output rate）をチャンネルの率（channel rate）に整合させてビット率を平滑するためにＶＣＬおよびバッファセクション２２４において先入れ先出し（ＦＩＦＯ）バッファが使用される。従って、ＦＩＦＯバッファの出力信号はパス２１５上の入力イメージの圧縮表現であり、上記出力信号は記憶媒体２３０あるいは遠隔通信チャンネル（図示せず）に送られる。
ビデオデコーダ１７０（図１）内でオーバーフローおよびアンダーフローが生ずるのを防止するために、ＭＰＥＧエンコーダはさらにレギュレータ２２５を具備している。さらに詳しく云えば、ピクチャ率（picture rate）で決定される規則的な期間で図１に示すビデオデコーダ１７０は、その入力バッファ（図示せず）から次のピクチャ用のすべてのビットを瞬時に除去する。もし入力バッファ中にビットがあまりにも少なすぎるかあるいは多すぎるとエラー状態が生ずる。従って、レギュレータ２２５はＶＬＣおよびバッファセクション２２４の状態をモニタしてエンコーダによって発生されたビット数を制御し、それによってビデオデコーダ中のオーバーフローおよびアンダーフロー状態を防止する。エンコーダによって発生されたビット数を制御する１つの方法は量子化値を変更すること、すなわちビット数を減少させるために量子化値を大きくし、また逆にビット数を増大させるために量子化値を小さくすることである。
最後に、得られた８×８ブロックの量子化されたＤＣＴ係数は、“埋込み式デコーダ（embedded decoder）”として知られているデコーダ２２６によって逆量子化（dequantized）されて変換される。デコーダ２２６は量子化およびＤＣＴの処理の逆の処理を行うように作用し、デコードされたエラー信号を生成する。このエラー信号は加算器２６０を使用して動き概算および補償セクション２２２からの予測信号に加算されて戻され、デコードされた基準ピクチャが生成される。一般に、ＩフレームあるいはＰフレームがデコードされると、それはセクション２２２内に記憶され、最も古い記憶された基準ピクチャと入れ代わる。
本願発明を標準のＭＰＥＧコンプライアント準拠ビデオデコーダを参照して説明したが、ＯＳＤキャラクタを符号化する方法をさらに簡略化し且つ促進するために簡略化されたエンコーダを使用することもできる。一例として、動き概算および補償セクション２２２、デコーダ２２６およびレギュレータ２２５を省略することもできる。ＯＳＤキャラクタを符号化するに当たって、各マクロブロックはマクロブロック内コード化構文化（コーディングシンタックス：coding syntax）に従って符号化される。このことによって、動きの概算および補償を行なう必要がなくなり、さらにデコードされた基準ピクチャを生成するためのデコーダ２２６を設ける必要もなくなる。
最後に、ＯＳＤキャラクタは前もって内部（intra）符号化されているので、各キャラクタのビットストリームの大きさはＯＳＤビットストリームを構成する前に判っている。このようにして、ＯＳＤメッセージビットストリームの総数はビットストリームが構成される前に決定され、それによってレギュレータ２２５を設ける必要がなくなる。ＯＳＤメッセージの反復する性質により、ビットストリーム発生器に効率的で簡略化されたエンコーダを設けて、ＯＳＤメッセージを符号化してＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームを生成することができる。
図３は記憶された複数のキャラクタビットストリームから有効なＯＳＤメッセージビットストリームを構成するための方法３００を示している。方法３００では、ＯＳＤキャラクタを複数のキャラクタビットストリームに符号化（エンコード）し、これらはＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームを構成するために記憶媒体から選択的に読み出される。
図３を参照すると、方法３００はステップ３１０で開始され、ステップ３２０に進む。ステップ３２０においてＯＳＤフォントの組の各キャラクタは固定されたブロックの大きさにスケール化（scaled）される。好ましいブロックの大きさは１６×１６ピクセルの大きさをもった標準のマクロブロックである。
ステップ３３０において、ＯＳＤフォントの組の各キャラクタはキャラクタビットストリームに符号化される。ＯＳＤキャラクタはしばしばシャープな端縁部をもっているので、方法３００では比較的小さい量子化値、例えば４を有するマクロブロック内コード化モードを使用して各キャラクタを正確に符号化する。この値を使用すると、ビデオデコーダによるデコード後に目立つような歪を伴うことなくＯＳＤメッセージを表示させることができる。しかしながら、各キャラクタの複雑さに応じて、あるいは異なる大きさで単に各キャラクタビットストリームを与えるために、異なる量子化値を用いてＯＳＤキャラクタを符号化することができる。この融通性によってビットストリーム発生器は、予め定められたビット率に従うＯＳＤメッセージビットストリームを構成することができる。
ステップ３４０において、キャラクタビットストリームはＲＯＭあるいはディスクのような記憶媒体に記憶される。ＯＳＤキャラクタは元のままの状態にあるので、ＯＳＤメッセージビットストリームを構成するために記憶されたビットストリームは選択的に取り出される。
ステップ３５０において、方法３００はＯＳＤメッセージビットストリームを構成する必要があるか否かを決定する。この問いに対する回答が否定であれば、方法３００はステップ３９０に進み、この方法は終了する。ステップ３２０〜３４０では、キャラクタビットストリームを後刻使用するためにキャラクタビットストリームが発生され且つ記憶される“オフライン”処理として実行される。ステップ３５０における回答が肯定であれば、方法３００はステップ３６０に進み、ステップ３６０においてキャラクタビットストリームは記憶媒体から読出される。
ステップ３６０において、方法３００はＯＳＤメッセージのキャラクタを識別し、記憶媒体から対応するキャラクタビットストリームを選択的に取り出す。方法３００は入力イメージからのＯＳＤメッセージあるいはキーボードからビットストリームに供給される１組の入力としてのキャラクタを識別することができる。
ステップ３７０において、方法３００は取り出されたキャラクタビットストリームを、ＯＳＤメッセージを表わすＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームにカスケード化する。さらに各キャラクタビットストリームの前にスライスの開始を指示する“スライス開始コード（slice start code）”が挿入される。スライスはラスタ走査順序の形式の整数のマクロブロックからなる。ピクチャ中の最小の大きさのスライスは１マクロブロックである。ＤＣ係数は先行するブロックのＤＣ係数と相関関係にあるので、スライス開始コードはこの相関を断ち切るために各マクロブロック間に供給される。各ＯＳＤキャラクタが各別のキャラクタビットストリームに符号化されるときは相関関係は存在しないので、スライス開始コードは、ＯＳＤメッセージビットストリームのＤＣ係数をデコードするに当たって何らかの相関関係が誤って適用されるのを防止する。すなわち、各ＯＳＤキャラクタは最初何らの相関関係もなしにキャラクタビットストリームに符号化される。しかしながら、ＯＳＤメッセージビットストリームはいずれかのＭＰＥＧコンプライアント準拠デコーダによってデコードされるので、スライス開始コードは、符号化処理時に相関関係が適用されなかったときに、デコーダがＤＣ係数に相関関係を適用するのを防止するために使用される。
ステップ３８０において、方法３００はカスケード化されたビットストリームをＭＰＥＧコンプライアント準拠ビットストリームに適合させる。ＯＳＤメッセージビットストリームは複数の内部コード化マクロブロックから構成され、またすべてのコード化パラメータは予め判っているので、方法３００はビットストリームをＭＰＥＧ標準に適合させるために他のＭＰＥＧ指定情報をＯＳＤメッセージビットストリームに挿入する。ＭＰＥＧ指定情報にはすべて予め発生させることができるシーケンスの見出し（シーケンスヘッダ：sequence header）、ピクチャ群の見出し群、ピクチャの見出し、各種の拡張およびシーケンスの終了が含まれる。
しかしながら、パラメータ“ｖｂｖ遅延（vbv_delay）”は固有のＯＳＤメッセージに基づいて変更する必要がある。ＭＰＥＧ標準では、所定のピクチャ用に使用されるビット数の最大変動幅を制約するように、バッファシステムすなわちのビデオバッファ検証機（Video Buffer Verifier：ＶＢＶ）の理論的（abstract）なモデルを規定する。ＶＢＶは最初は空の仮想的デコーダで、形式的にエンコーダの出力に接続されている。ＶＢＶはＶＢＶバッファとして知られる入力バッファを有し、該入力バッファはパラメータによって、あるいはビデオビットストリーム中のフィールド“ｖｂｖ遅延（vbv_delay）”によって指定された期間中に符号化されたビットストリームから満たされる。このことによって、符号化されたビットストリームが既知の大きさのバッファによって確実にデコードされることを保証することができる。各キャラクタのビットストリームの大きさは判っているので、ｖｂｖ遅延は、例えば符号化された各キャラクタに使用されるビット数を関連するオーバーヘッドビットに加えることによって、ＯＳＤメッセージビットストリームから容易に計算される。必要なＭＰＥＧ指定情報が一旦ＯＳＤメッセージビットストリームに加えられると、方法３００はステップ３９０で終了する。
以下に実施例を例示する。
１．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリームを構成する方法であって、
符号化されたキャラクタビットストリームの組を記憶媒体に記憶させるステップを含み、
スケール化されたオンスクリーン表示キャラクタの組を生成するためにオンスクリーン表示フォントの組の各キャラクタを、上記ブロックコードのブロックの大きさに対応する一定のブロックの大きさにスケール化するステップと、
上記スケール化されたオンスクリーン表示キャラクタの各々を上記符号化されたキャラクタビットストリームの組の対応する１つにブロック符号化するステップと、を含むことを特徴とする上記キャラクタビットストリームを構成する方法。
２．さらに、それぞれが上記オンスクリーン表示メッセージ中に含まれるキャラクタに対応する上記符号化された複数の組のキャラクタビットストリームを上記記憶媒体から読出すステップと、
上記符号化された複数のキャラクタビットストリームを上記オンスクリーン表示メッセージビットストリームにカスケード化するステップと、を含むことを特徴とする１記載のキャラクタビットストリームを構成する方法。
３．上記複数のキャラクタビットストリームの各々の前の上記オンスクリーン表示メッセージビットストリーム中にブロック分離コードを挿入するステップを、含むことを特徴とする２記載のキャラクタビットストリームを構成する方法。
４．上記ブロックコードはＭＰＥＧコンプライアント準拠ブロックコードであり、上記ブロック分離コードはＭＰＥＧ標準に従うＭＰＥＧスライス開始コードである、ことを特徴とする３記載のキャラクタビットストリームを構成する方法。
５．上記オンスクリーン表示メッセージビットストリームはＭＰＥＧコンプライアントである、ことを特徴とする１記載のキャラクタビットストリームを構成する方法。
６．上記ブロックコードはＭＰＥＧコンプライアント準拠ブロックコードであり、上記一定のブロックの大きさはＭＰＥＧマクロブロックの大きさである、ことを特徴とする５記載のキャラクタビットストリームを構成する方法。
７．上記記憶媒体は読出し専用メモリ（ＲＯＭ）である、ことを特徴とする１記載のキャラクタビットストリームを構成する方法。
８．各々がコードブロックの大きさにスケール化され且つブロック符号化されたオンスクリーン表示キャラクタに対応する複数のブロック符号化キャラクタビットストリームと、
複数のブロック分離コードと、からなり、上記複数の符号化されたキャラクタビットストリームの各々に上記複数のブロック分離コードの１つが先行している、ことを特徴とするあるブロックの大きさを有するブロックコードを使用して符号化されたオンスクリーン表示メッセージビットストリーム。
９．上記ブロックコードはＭＰＥＧコンプライアントであり、上記ブロック分離コードはＭＰＥＧ標準に従うＭＰＥＧスライス開始コードである、ことを特徴とする８記載のオンスクリーン表示メッセージビットストリーム。
１０．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリームを発生する装置であって、記憶媒体と、
上記記憶媒体に結合されており、複数のオンスクリーン表示キャラクタを対応する複数の符号化されたキャラクタビットストリームに符号化するブロックエンコーダと、を含み、上記複数の符号化されたキャラクタビットストリームは上記記憶媒体に記憶されて、
さらに、上記エンコーダに結合されており、上記オンスクリーン表示キャラクタが符号化される前に上記複数のオンスクリーン表示キャラクタの各々を、コードブロックの大きさに対応する一定のブロックの大きさにスケーリングするキャラクタスケーラを、含むことを特徴とする上記キャラクタビットストリームを発生する装置。
１１．さらに、上記記憶媒体に結合されており、該記憶媒体からの上記複数の符号化されたキャラクタビットストリームのうちのオンスクリーン表示メッセージ中に含まれる表示キャラクタに対応するものを選択的に取り出す中央処理ユニット（ＣＰＵ）を含み、
上記ＣＰＵは上記取り出された符号化されたキャラクタビットストリームをカスケード化してオンスクリーン表示メッセージビットストリームを形成する、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１２．さらに、上記ＣＰＵに結合されたメモリを含み、上記エンコーダは上記メモリ内に記憶され且つ上記ＣＰＵによって実行されるアルゴリズムとして実現される、ことを特徴とする１１記載のキャラクタビットストリームを発生する装置。
１３．上記記憶媒体は読出し専用メモリ（ＲＯＭ）である、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１４．上記エンコーダはＭＰＥＧコンプライアント準拠エンコーダである、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１５．上記一定のブロックの大きさはＭＰＥＧマクロブロックの大きさである、ことを特徴とする１４記載のキャラクタビットストリームを発生する装置。
１６．上記ＣＰＵに結合されたメモリを含み、上記キャラクタスケーラは上記メモリ内に記憶され且つ上記ＣＰＵによって実行されるアルゴリズムとして実現される、ことを特徴とする１１記載のキャラクタビットストリームを発生する装置。
本発明は、記憶されたビットストリームを使用したオンスクリーン表示（ＯＳＤ：On Screen Display）メッセージを発生するための方法および装置に関するものである。特に、本発明は、記憶された複数の“文字ビットストリーム”を引き出し、これを連結してＯＳＤメッセージのスクリーンを表わす有効なＯＳＤメッセージビットストリームを構成する方法および装置に関するものである。
発明の背景
オンスクリーン表示メッセージは、家庭電化製品において製品の取扱いや構成をユーザーに教えるための対話式情報をユーザーに提供することにより重要な役割を果している。デジタルビデオ技術がますます発達してきたことにより、各種の市販のデジタルビデオデコーダとコンパチブル（compatible）なＯＳＤメッセージを発生することに伴う問題もますます増大しいる。これらのデコーダは、ＩＳＯ／ＩＥＣ国際規格１１１７２（１９９１）（一般にＭＰＥＧ−１フォーマットと称される）や１３８１８（１９９５）（一般にＭＰＥＧ−２フォーマットと称される）のような特定のフォーマットでビットストリームをデコードするように設計されている。
ＭＰＥＧ標準は、ＭＰＥＧコンプライアント準拠ビットストリームを発生させるために全体的なコード化方法論（generral coding methodology）や構文化（シンタックス：syntax）論を特定するが、多くのバリエーションが許され、それによってデスクトップビデオパブリッシング（desktop video publishing）、テレビ会議（video conferencing）、デジタル記憶媒体、テレビジョン放送のような広範囲の応用を支えている。実際には、ＭＰＥＧは有効ビットストリームを発生するのに必要な特別なアルゴリズムを指定しない。従って、ＭＰＥＧエンコーダの設計者には、自分自身のＭＰＥＧ指定アルゴリズムを開発し、実行するに当たって大きな融通性（flexibility）が与えられている。
この融通性によりＭＰＥＧ指定アルゴリズムの開発、実行が促進されている。しかしながら、ＭＰＥＧ指定アルゴリズムの設計者の共通の目的は規定されたビット率（bit rate）と動作遅延の制約内で動作するＭＰＥＧ指定アルゴリズムを設計することである。このようにイメージを符号化（エンコード）する前にＭＰＥＧ指定アルゴリズムは、コード化モードの決定、画像形式、周波数（rate：率）の制御、量子化スケールの粗さ、動きの概算、変倍可能性（スケーラビリティ：scalability）、歪の検出、場面カットの効果、およびマクロブロック（macroblock）内の信号の性質のような数多くの要因のバランスをとるための複雑な処理を実行しなければならない。符号化すべきイメージの性質について前もって知っていなければ、イメージを適性に符号化するために各種のパラメータに関して最適の値を決定するために多くの計算処理サイクルを実施しなければならない。
ＯＳＤメッセージの発生の分野では、ＯＳＤメッセージのフレームは、一般に他のイメージと同じ方法で特別な処理を必要とせずに符号化される。しかしながら、他のイメージとは違ってＯＳＤメッセージは繰返し使用される成分、すなわちフォントキャラクタ（文字（letter）、数字（nunber）、および他の特別なキャラクタ）の基本的な組（set）を含んでいる。入力イメージについての性質に関するこのような予備知識はＯＳＤメッセージのフレームに対する符号化方法の効率を改善するために使用することができる。従って、ＯＳＤメッセージの反復する性質を利用することによってＯＳＤメッセージのフレームの有効なビットストリームを発生する方法および装置の存在が必要になる。
発明の概要
本発明は、記憶された複数のキャラクタのビットストリームから有効なＯＳＤメッセージビットストリームを構成する装置およびそれに付随する方法に関するものである。
さらに詳しく云えば、本発明によれば、ＯＳＤフォントの組の各キャラクタは先ず始めに一定のブロックの大きさ、例えば１６×１６ピクセルのブロックの大きさにスケール化（scaled）される。従って、各ＯＳＤキャラクタは、ＭＰＥＧ指定エンコーダで使用されるマクロブロックの大きさよりも小さいかそれに等しいブロックの大きさ内に取り囲まれている。次いで、各キャラクタはマクロブロック内コード化構文化論（コーディングシンタックス：coding syntax）を使用するＭＰＥＧコンプライアント準拠ビットストリームに符号化される。各キャラクタを表わす“キャラクタビットストリーム”は記憶媒体内に記憶される。ＯＳＤメッセージのフレームを符号化する必要のあるとき、キャラクタビットストリームは記憶媒体から読出され、ＯＳＤメッセージのフレームを表わす有効な（valid）ＭＰＥＧビットストリームを形成するためにカスケード（cascade）化される。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照符号で示すと次の通りである
１．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリーム（２３２）を構成する方法であって、
符号化されたキャラクタビットストリーム（２３２）の組を記憶媒体（１３０）に記憶させるステップ（３４０）を含み、
スケール化されたオンスクリーン表示キャラクタ（２１２）の組を生成するためにオンスクリーン表示フォントの組の各キャラクタを、上記ブロックコードのブロックの大きさに対応する一定のブロックの大きさにスケール化するステップ（３２０）と、
上記スケール化されたオンスクリーン表示キャラクタ（２１２）の各々を上記符号化されたキャラクタビットストリーム（２３２）の組の対応する１つにブロック符号化するステップ（３３０）と、を含むことを特徴とする上記キャラクタビットストリーム（２３２）を構成する方法。
２．さらに、それぞれが上記オンスクリーン表示メッセージ中に含まれるキャラクタに対応する上記符号化された複数の組のキャラクタビットストリーム（２３２）を上記記憶媒体（１３０）から読出すステップ（３６０）と、
上記符号化された複数のキャラクタビットストリーム（２３２）を上記オンスクリーン表示メッセージビットストリームにカスケード化するステップ（３７０）と、を含むことを特徴とする請求項１記載のキャラクタビットストリーム（２３２）を構成する方法。
３．上記複数のキャラクタビットストリーム（２３２）の各々の前の上記オンスクリーン表示メッセージビットストリーム中にブロック分離コードを挿入するステップ（３７０）を、含むことを特徴とする請求項２記載のキャラクタビットストリーム（２３２）を構成する方法。
本発明の上記の特徴およびその他の特徴については以下で図面を参照して詳細に説明する。
【図面の簡単な説明】
図１は本発明の特徴を具えたビットストリーム発生器を含むコーデック（コーダ／デコーダ）システムのブロック図である。
図２は１組のＯＳＤフォントキャラクタを複数の記憶されたキャラクタビットストリームに符号化（エンコード）するためのエンコーダを詳細に示すブロック図である。
図３は記憶された複数のキャラクタビットストリームから有効ＯＳＤメッセージビットストリームを構成する方法を示すフローチャートを示す図である。
図面の詳細な説明
図１はコーデック（コーダ／デコーダ：coder/decoder：codec）システム１００のブロック図を示す。コーデックシステムはビットストリーム発生器１１０と、入力／出力（Ｉ／Ｏ）装置１６０と、ビデオデコーダ１７０とからなる。
以下ではＭＰＥＧ標準に従って本発明を説明する。しかしながら，本発明は他のエンコード／デコードフォーマットにも適用または適合できることは当業者には明らかである。
好ましいい実施例では、ビットストリーム発生器１１０は、中央処理ユニット（ＣＰＵ）１２０、メモリ１４０、読出し専用メモリ（ＲＯＭ）１３０、キャラクタスケーラ１５５、およびビデオデコーダ１７０に伝送するための符号化された複数のビットストリームを発生するエンコーダ１５０を有する汎用計算機からなる。エンコーダ１５０およびキャラクタスケーラ１５５は物理的に別々の装置として実現することもできるし、メモリ１３０から呼び出され、ＣＰＵ１２０で実行されるアルゴリズムとして実現することもできる。
ビデオデコーダ１７０はビットストリーム発生器１１０に結合されており、通信チャンネル１９０のような通信システムを通って符号化された複数のビットストリームを受信する。符号化されたビットストリームはエンコーダに供給される複数の入力イメージのコード化された表現（representation）を含んでいる。さらに、ビデオデコーダは符号化されたビットストリームをデコードして複数のデコードされたイメージ１８０を発生する。
ビットストリーム発生器１１０は、キーボード、マウス、モデム、カメラ、ビデオモニタ、あるいはハードディスクドライブあるいはコンパクトディスクドライブ（これらに限定されるものではないが）を含む記憶装置のような複数の入力／出力装置１６０に結合されている。入力装置は符号化されたビデオビットストリームを発生するビットストリーム発生器に入力を供給し、あるいはＲＯＭ１３０あるいは他の記憶装置（図示せず）から符号化されたビデオビットストリームを取り出すように動作する。
さらに詳しく云えば、１組のＯＳＤフォントキャラクタは先ずイメージとしてビットストリーム発生器１１０に供給されるか、あるいは“オフライン”処理の形でキーボードから１組の入力として入力される。ＯＳＤフォントの組中の各キャラクタはキャラクタスケーラ１５５によって一定のブロックの大きさにスケール化（scaled）される。好ましい実施例では、各ＯＳＤキャラクタはマクロブロックの大きさ、すなわちＭＰＥＧ標準による１６×１６ピクセルのブロックの大きさにスケール化される。マクロブロックのレベルでコード化モード、量子化スケールのような多くのパラメータを選択することができるので、このスケール化ステップは、もし必要があれば、ＯＳＤメッセージのフレームの符号化期間中にエンコーダに各マクロブロックのパラメータの調整を行わせるようにすることによって融通性を与えることができる。
ＯＳＤフォントキャラクタが一旦符号化されると、このＯＳＤフォントキャラクタはＲＯＭ１３０のような記憶媒体中にキャラクタビットストリームとして記憶される。しかしながら、上記のキャラクタビットストリームをランダムアクセスメモリ（ＲＡＭ）、ハードディスクドライブ、あるいはコンパクトディスクドライブのような他の記憶媒体にも記憶させることができることは当業者には明らかである。各ＯＳＤキャラクタがＯＳＤメッセージビットストリームを形成するように個々に抽出され且つカスケード（cascade）化されるように上記の各ＯＳＤキャラクタはキャラクタビットストリームによって個々に表される。
これに続いてＯＳＤメッセージのスクリーンをＯＳＤメッセージビットストリームに符号化する必要があれば、ＯＳＤメッセージはＯＳＤメッセージのフレームとしてビットストリーム発生器に供給されるか、あるいは“オンライン”処理の形でキーボードから１組の入力として入力される。ビットストリーム発生器はＯＳＤメッセージ内のＯＳＤキャラクタを識別し、ＲＯＭから対応するキャラクタビットストリームを取り出し、ＭＰＥＧコンプライアント（complient）準拠ＯＳＤメッセージビットストリームを構成する。
図２は、１組のＯＳＤフォントキャラクタ２１０を複数のキャラクタビットストリーム２３２1〜２３２nに符号化するためのビデオエンコーダ２２０の簡略化された構成を示すブロック図である。キャラクタビットストリームは記憶媒体２３０中に記憶される。
ビデオエンコーダ２２０は、パス２１５上の入力イメージを符号化してパス２３５上にビットストリームを生成する簡略化されたＭＰＥＧコンプライアント準拠ビデオエンコーダである。好ましい実施例では、入力イメージまたはピクチャは複数のＯＳＤキャラクタ２３２1〜２３２nからなり、各キャラクタはマクロブロック内に収容されている。一旦エンコーダが各ピクチャに対してどのピクチャ形式（Ｉ、ＰまたはＢ）を使用すべきかを決定すると、動き概算および補償セクション２２２は動きの補償された予測（予測されたイメージ）２２７を構成する。この予測されたイメージは減算器２５０を使用して現在のマクロブロックの形のパス２１５上の入力イメージから減算され、誤差信号あるいは予測残差（predictive residual）を形成する。予側残差を形成することにより、イメージの予測を発生するのに必要な情報と、これらの予測の誤差のみを伝送することにより入力イメージ中の冗長な情報を取り除くことができる。
ビット率（bit rate）をさらに減少させるために、各マクロブロックに対する予測残差は次に離散余弦変換（ＤＣＴ：Discrete Cosine Transform）セクション２２１によって変換される。ＭＰＥＧ標準によれば、各マクロブロックは４個の輝度ブロックと２個の色差ブロック（１個はＣrブロックであり、１個はＣbブロックである）からなり、１個のブロックは８×８のサンプルアレイとして定められる。ＤＣＴセクション２２１は予測残差信号の各ブロックに対して順方向個別余弦変換を施し、８×８ブロックのＤＣＴ係数を生成する。この８×８ブロックにおける左上の係数は“ＤＣ係数”と呼ばれ、残りの係数は“ＡＣ係数”と呼ばれる。
得られた８×８ブロックのＤＣＴ係数は量子化装置２２３に供給され、該量子化装置２２３においてＤＣＴ係数は量子化される。量子化処理は、整数値を生成するために適当に丸められた１組の量子化値でＤＣＴ係数を割ることによりＤＣＴ係数の精度を低下させる。各種の規準、例えば視覚的に重み付けられた量子化、周波数的に重み付けられた量子化等を使用して各ＤＣＴ係数に対して個々に量子化値を設定することができる。
ＯＳＤキャラクタはシャープな端縁部を含んでおり、静止して表示されるので、符号化のために小さな量子化値が選択される。好ましい実施例では、量子化値は４である。しかしながら、キャラクタの複雑さに従って異なる量子化値を使用して各ＯＳＤキャラクタを符号化することもできる。量子化処理はキー操作であり、しばしばエンコーダの出力を所定のビット率に整合させる（rate control：率制御）ために上記エンコーダを制御する手段として作用する。
次に得られた８×８ブロックのＤＣＴ係数は可変長さコード化（ＶＬＣ：Variable Length Coding）およびバッファセクション２２４に供給され、ＶＬＣおよびバッファセクション２２４は可変長コード化およびランレングスコード化を使用して量子化されたＤＣＴ係数の列およびマクロブロックの形式および動きベクトルのような各マクロブロックに対する側部情報（side information）を符号化する。
しかしながら、異なるピクチャ形式および可変長コード化を使用した結果、全体のビット率も可変になる。すなわち、各ピクチャをコード化するために使用されるビット数は１つのピクチャから次のピクチャで変化する可能性がある。固定率チャンネルを含む適用例では、エンコーダの出力率（output rate）をチャンネルの率（channel rate）に整合させてビット率を平滑するためにＶＣＬおよびバッファセクション２２４において先入れ先出し（ＦＩＦＯ）バッファが使用される。従って、ＦＩＦＯバッファの出力信号はパス２１５上の入力イメージの圧縮表現であり、上記出力信号は記憶媒体２３０あるいは遠隔通信チャンネル（図示せず）に送られる。
ビデオデコーダ１７０（図１）内でオーバーフローおよびアンダーフローが生ずるのを防止するために、ＭＰＥＧエンコーダはさらにレギュレータ２２５を具備している。さらに詳しく云えば、ピクチャ率（picture rate）で決定される規則的な期間で図１に示すビデオデコーダ１７０は、その入力バッファ（図示せず）から次のピクチャ用のすべてのビットを瞬時に除去する。もし入力バッファ中にビットがあまりにも少なすぎるかあるいは多すぎるとエラー状態が生ずる。従って、レギュレータ２２５はＶＬＣおよびバッファセクション２２４の状態をモニタしてエンコーダによって発生されたビット数を制御し、それによってビデオデコーダ中のオーバーフローおよびアンダーフロー状態を防止する。エンコーダによって発生されたビット数を制御する１つの方法は量子化値を変更すること、すなわちビット数を減少させるために量子化値を大きくし、また逆にビット数を増大させるために量子化値を小さくすることである。
最後に、得られた８×８ブロックの量子化されたＤＣＴ係数は、“埋込み式デコーダ（embedded decoder）”として知られているデコーダ２２６によって逆量子化（dequantized）されて変換される。デコーダ２２６は量子化およびＤＣＴの処理の逆の処理を行うように作用し、デコードされたエラー信号を生成する。このエラー信号は加算器２６０を使用して動き概算および補償セクション２２２からの予測信号に加算されて戻され、デコードされた基準ピクチャが生成される。一般に、ＩフレームあるいはＰフレームがデコードされると、それはセクション２２２内に記憶され、最も古い記憶された基準ピクチャと入れ代わる。
本願発明を標準のＭＰＥＧコンプライアント準拠ビデオデコーダを参照して説明したが、ＯＳＤキャラクタを符号化する方法をさらに簡略化し且つ促進するために簡略化されたエンコーダを使用することもできる。一例として、動き概算および補償セクション２２２、デコーダ２２６およびレギュレータ２２５を省略することもできる。ＯＳＤキャラクタを符号化するに当たって、各マクロブロックはマクロブロック内コード化構文化（コーディングシンタックス：coding syntax）に従って符号化される。このことによって、動きの概算および補償を行なう必要がなくなり、さらにデコードされた基準ピクチャを生成するためのデコーダ２２６を設ける必要もなくなる。
最後に、ＯＳＤキャラクタは前もって内部（intra）符号化されているので、各キャラクタのビットストリームの大きさはＯＳＤビットストリームを構成する前に判っている。このようにして、ＯＳＤメッセージビットストリームの総数はビットストリームが構成される前に決定され、それによってレギュレータ２２５を設ける必要がなくなる。ＯＳＤメッセージの反復する性質により、ビットストリーム発生器に効率的で簡略化されたエンコーダを設けて、ＯＳＤメッセージを符号化してＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームを生成することができる。
図３は記憶された複数のキャラクタビットストリームから有効なＯＳＤメッセージビットストリームを構成するための方法３００を示している。方法３００では、ＯＳＤキャラクタを複数のキャラクタビットストリームに符号化（エンコード）し、これらはＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームを構成するために記憶媒体から選択的に読み出される。
図３を参照すると、方法３００はステップ３１０で開始され、ステップ３２０に進む。ステップ３２０においてＯＳＤフォントの組の各キャラクタは固定されたブロックの大きさにスケール化（scaled）される。好ましいブロックの大きさは１６×１６ピクセルの大きさをもった標準のマクロブロックである。
ステップ３３０において、ＯＳＤフォントの組の各キャラクタはキャラクタビットストリームに符号化される。ＯＳＤキャラクタはしばしばシャープな端縁部をもっているので、方法３００では比較的小さい量子化値、例えば４を有するマクロブロック内コード化モードを使用して各キャラクタを正確に符号化する。この値を使用すると、ビデオデコーダによるデコード後に目立つような歪を伴うことなくＯＳＤメッセージを表示させることができる。しかしながら、各キャラクタの複雑さに応じて、あるいは異なる大きさで単に各キャラクタビットストリームを与えるために、異なる量子化値を用いてＯＳＤキャラクタを符号化することができる。この融通性によってビットストリーム発生器は、予め定められたビット率に従うＯＳＤメッセージビットストリームを構成することができる。
ステップ３４０において、キャラクタビットストリームはＲＯＭあるいはディスクのような記憶媒体に記憶される。ＯＳＤキャラクタは元のままの状態にあるので、ＯＳＤメッセージビットストリームを構成するために記憶されたビットストリームは選択的に取り出される。
ステップ３５０において、方法３００はＯＳＤメッセージビットストリームを構成する必要があるか否かを決定する。この問いに対する回答が否定であれば、方法３００はステップ３９０に進み、この方法は終了する。ステップ３２０〜３４０では、キャラクタビットストリームを後刻使用するためにキャラクタビットストリームが発生され且つ記憶される“オフライン”処理として実行される。ステップ３５０における回答が肯定であれば、方法３００はステップ３６０に進み、ステップ３６０においてキャラクタビットストリームは記憶媒体から読出される。
ステップ３６０において、方法３００はＯＳＤメッセージのキャラクタを識別し、記憶媒体から対応するキャラクタビットストリームを選択的に取り出す。方法３００は入力イメージからのＯＳＤメッセージあるいはキーボードからビットストリームに供給される１組の入力としてのキャラクタを識別することができる。
ステップ３７０において、方法３００は取り出されたキャラクタビットストリームを、ＯＳＤメッセージを表わすＭＰＥＧコンプライアント準拠ＯＳＤメッセージビットストリームにカスケード化する。さらに各キャラクタビットストリームの前にスライスの開始を指示する“スライス開始コード（slice start code）”が挿入される。スライスはラスタ走査順序の形式の整数のマクロブロックからなる。ピクチャ中の最小の大きさのスライスは１マクロブロックである。ＤＣ係数は先行するブロックのＤＣ係数と相関関係にあるので、スライス開始コードはこの相関を断ち切るために各マクロブロック間に供給される。各ＯＳＤキャラクタが各別のキャラクタビットストリームに符号化されるときは相関関係は存在しないので、スライス開始コードは、ＯＳＤメッセージビットストリームのＤＣ係数をデコードするに当たって何らかの相関関係が誤って適用されるのを防止する。すなわち、各ＯＳＤキャラクタは最初何らの相関関係もなしにキャラクタビットストリームに符号化される。しかしながら、ＯＳＤメッセージビットストリームはいずれかのＭＰＥＧコンプライアント準拠デコーダによってデコードされるので、スライス開始コードは、符号化処理時に相関関係が適用されなかったときに、デコーダがＤＣ係数に相関関係を適用するのを防止するために使用される。
ステップ３８０において、方法３００はカスケード化されたビットストリームをＭＰＥＧコンプライアント準拠ビットストリームに適合させる。ＯＳＤメッセージビットストリームは複数の内部コード化マクロブロックから構成され、またすべてのコード化パラメータは予め判っているので、方法３００はビットストリームをＭＰＥＧ標準に適合させるために他のＭＰＥＧ指定情報をＯＳＤメッセージビットストリームに挿入する。ＭＰＥＧ指定情報にはすべて予め発生させることができるシーケンスの見出し（シーケンスヘッダ：sequence header）、ピクチャ群の見出し群、ピクチャの見出し、各種の拡張およびシーケンスの終了が含まれる。
しかしながら、パラメータ“ｖｂｖ遅延（vbv_delay）”は固有のＯＳＤメッセージに基づいて変更する必要がある。ＭＰＥＧ標準では、所定のピクチャ用に使用されるビット数の最大変動幅を制約するように、バッファシステムすなわちのビデオバッファ検証機（Video Buffer Verifier：ＶＢＶ）の理論的（abstract）なモデルを規定する。ＶＢＶは最初は空の仮想的デコーダで、形式的にエンコーダの出力に接続されている。ＶＢＶはＶＢＶバッファとして知られる入力バッファを有し、該入力バッファはパラメータによって、あるいはビデオビットストリーム中のフィールド“ｖｂｖ遅延（vbv_delay）”によって指定された期間中に符号化されたビットストリームから満たされる。このことによって、符号化されたビットストリームが既知の大きさのバッファによって確実にデコードされることを保証することができる。各キャラクタのビットストリームの大きさは判っているので、ｖｂｖ遅延は、例えば符号化された各キャラクタに使用されるビット数を関連するオーバーヘッドビットに加えることによって、ＯＳＤメッセージビットストリームから容易に計算される。必要なＭＰＥＧ指定情報が一旦ＯＳＤメッセージビットストリームに加えられると、方法３００はステップ３９０で終了する。
以下に実施例を例示する。
１．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリームを構成する方法であって、
符号化されたキャラクタビットストリームの組を記憶媒体に記憶させるステップを含み、
スケール化されたオンスクリーン表示キャラクタの組を生成するためにオンスクリーン表示フォントの組の各キャラクタを、上記ブロックコードのブロックの大きさに対応する一定のブロックの大きさにスケール化するステップと、
上記スケール化されたオンスクリーン表示キャラクタの各々を上記符号化されたキャラクタビットストリームの組の対応する１つにブロック符号化するステップと、を含むことを特徴とする上記キャラクタビットストリームを構成する方法。
２．さらに、それぞれが上記オンスクリーン表示メッセージ中に含まれるキャラクタに対応する上記符号化された複数の組のキャラクタビットストリームを上記記憶媒体から読出すステップと、
上記符号化された複数のキャラクタビットストリームを上記オンスクリーン表示メッセージビットストリームにカスケード化するステップと、を含むことを特徴とする１記載のキャラクタビットストリームを構成する方法。
３．上記複数のキャラクタビットストリームの各々の前の上記オンスクリーン表示メッセージビットストリーム中にブロック分離コードを挿入するステップを、含むことを特徴とする２記載のキャラクタビットストリームを構成する方法。
４．上記ブロックコードはＭＰＥＧコンプライアント準拠ブロックコードであり、上記ブロック分離コードはＭＰＥＧ標準に従うＭＰＥＧスライス開始コードである、ことを特徴とする３記載のキャラクタビットストリームを構成する方法。
５．上記オンスクリーン表示メッセージビットストリームはＭＰＥＧコンプライアントである、ことを特徴とする１記載のキャラクタビットストリームを構成する方法。
６．上記ブロックコードはＭＰＥＧコンプライアント準拠ブロックコードであり、上記一定のブロックの大きさはＭＰＥＧマクロブロックの大きさである、ことを特徴とする５記載のキャラクタビットストリームを構成する方法。
７．上記記憶媒体は読出し専用メモリ（ＲＯＭ）である、ことを特徴とする１記載のキャラクタビットストリームを構成する方法。
８．各々がコードブロックの大きさにスケール化され且つブロック符号化されたオンスクリーン表示キャラクタに対応する複数のブロック符号化キャラクタビットストリームと、
複数のブロック分離コードと、からなり、上記複数の符号化されたキャラクタビットストリームの各々に上記複数のブロック分離コードの１つが先行している、ことを特徴とするあるブロックの大きさを有するブロックコードを使用して符号化されたオンスクリーン表示メッセージビットストリーム。
９．上記ブロックコードはＭＰＥＧコンプライアントであり、上記ブロック分離コードはＭＰＥＧ標準に従うＭＰＥＧスライス開始コードである、ことを特徴とする８記載のオンスクリーン表示メッセージビットストリーム。
１０．オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリームを発生する装置であって、記憶媒体と、
上記記憶媒体に結合されており、複数のオンスクリーン表示キャラクタを対応する複数の符号化されたキャラクタビットストリームに符号化するブロックエンコーダと、を含み、上記複数の符号化されたキャラクタビットストリームは上記記憶媒体に記憶されて、
さらに、上記エンコーダに結合されており、上記オンスクリーン表示キャラクタが符号化される前に上記複数のオンスクリーン表示キャラクタの各々を、コードブロックの大きさに対応する一定のブロックの大きさにスケーリングするキャラクタスケーラを、含むことを特徴とする上記キャラクタビットストリームを発生する装置。
１１．さらに、上記記憶媒体に結合されており、該記憶媒体からの上記複数の符号化されたキャラクタビットストリームのうちのオンスクリーン表示メッセージ中に含まれる表示キャラクタに対応するものを選択的に取り出す中央処理ユニット（ＣＰＵ）を含み、
上記ＣＰＵは上記取り出された符号化されたキャラクタビットストリームをカスケード化してオンスクリーン表示メッセージビットストリームを形成する、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１２．さらに、上記ＣＰＵに結合されたメモリを含み、上記エンコーダは上記メモリ内に記憶され且つ上記ＣＰＵによって実行されるアルゴリズムとして実現される、ことを特徴とする１１記載のキャラクタビットストリームを発生する装置。
１３．上記記憶媒体は読出し専用メモリ（ＲＯＭ）である、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１４．上記エンコーダはＭＰＥＧコンプライアント準拠エンコーダである、ことを特徴とする１０記載のキャラクタビットストリームを発生する装置。
１５．上記一定のブロックの大きさはＭＰＥＧマクロブロックの大きさである、ことを特徴とする１４記載のキャラクタビットストリームを発生する装置。
１６．上記ＣＰＵに結合されたメモリを含み、上記キャラクタスケーラは上記メモリ内に記憶され且つ上記ＣＰＵによって実行されるアルゴリズムとして実現される、ことを特徴とする１１記載のキャラクタビットストリームを発生する装置。
Claims (3)
- オンスクリーン表示（ＯＳＤ）メッセージを表わすオンスクリーン表示メッセージビットストリーム用の、あるブロックの大きさを有するブロックコードを使用して符号化されたキャラクタビットストリームを構成する方法であって、
符号化されたキャラクタビットストリームの組を記憶媒体に記憶させるステップを含み、
スケール化されたオンスクリーン表示キャラクタの組を生成するためにオンスクリーン表示フォントの組の各キャラクタを、上記ブロックコードのブロックの大きさに対応する一定のブロックの大きさにスケール化するステップと、
上記スケール化されたオンスクリーン表示キャラクタの各々を上記符号化されたキャラクタビットストリームの組の対応する１つにブロック符号化するステップと、を含むことを特徴とする上記キャラクタビットストリームを構成する方法。 - さらに、それぞれが上記オンスクリーン表示メッセージ中に含まれるキャラクタに対応する上記符号化された複数の組のキャラクタビットストリームを上記記憶媒体から読出すステップと、
上記符号化された複数のキャラクタビットストリームを上記オンスクリーン表示メッセージビットストリームにカスケード化するステップと、を含むことを特徴とする請求項１記載のキャラクタビットストリームを構成する方法。 - 上記複数のキャラクタビットストリームの各々の前の上記オンスクリーン表示メッセージビットストリーム中にブロック分離コードを挿入するステップを、含むことを特徴とする請求項２記載のキャラクタビットストリームを構成する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9510484.0A GB9510484D0 (en) | 1995-05-24 | 1995-05-24 | Creating an on screen display |
| GB9510484.0 | 1995-05-24 | ||
| PCT/US1996/007127 WO1996038007A1 (en) | 1995-05-24 | 1996-05-17 | Apparatus and method for generating on-screen-display messages using stored bitstreams |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11505939A JPH11505939A (ja) | 1999-05-25 |
| JPH11505939A5 JPH11505939A5 (ja) | 2004-07-08 |
| JP3831411B2 true JP3831411B2 (ja) | 2006-10-11 |
Family
ID=10774946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53576796A Expired - Fee Related JP3831411B2 (ja) | 1995-05-24 | 1996-05-17 | 符号化されたキャラクタビットストリームを構成する方法 |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0829169B1 (ja) |
| JP (1) | JP3831411B2 (ja) |
| KR (1) | KR100413868B1 (ja) |
| CN (1) | CN1124047C (ja) |
| AU (1) | AU699282B2 (ja) |
| BR (1) | BR9609118A (ja) |
| DE (1) | DE69607160T2 (ja) |
| GB (1) | GB9510484D0 (ja) |
| MX (1) | MX9709052A (ja) |
| WO (1) | WO1996038007A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1014713B1 (en) * | 1998-12-21 | 2002-03-13 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for providing OSD data for OSD display in a video signal having an encoded format |
| EP1014712A1 (en) | 1998-12-21 | 2000-06-28 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for providing OSD data for OSD display in a video signal having an encoded format |
| KR20040047554A (ko) * | 2002-11-27 | 2004-06-05 | 삼성전자주식회사 | 화면 종횡비 변환에 적응하여 폰트를 제어해서 인터렉티브컨텐츠를 재생하는 장치 및 그 방법 |
| US9749636B2 (en) * | 2014-10-24 | 2017-08-29 | Intel Corporation | Dynamic on screen display using a compressed video stream |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911420A (en) * | 1973-11-23 | 1975-10-07 | Xerox Corp | Display system including a high resolution character generator |
| US4091424A (en) * | 1977-02-18 | 1978-05-23 | Compression Labs, Inc. | Facsimile compression system |
| WO1983001696A1 (en) * | 1981-11-06 | 1983-05-11 | Hoogerbrugge, Gary, H. | Raster image processor and method |
| JPH02304596A (ja) * | 1989-05-19 | 1990-12-18 | Matsushita Electric Ind Co Ltd | キャラクタデータ発生装置 |
| JPH03257590A (ja) * | 1990-03-07 | 1991-11-18 | Nec Corp | 文字パターン作成方法および装置 |
| US5122875A (en) * | 1991-02-27 | 1992-06-16 | General Electric Company | An HDTV compression system |
| JP3245270B2 (ja) * | 1993-08-04 | 2002-01-07 | キヤノン株式会社 | 文字処理装置及び方法 |
| DK0714582T3 (da) * | 1993-08-20 | 1999-05-31 | Thomson Consumer Electronics | Lukket billedtekstsystem til anvendelse i forbindelse med komprimeret digital videotransmission |
| JP3299821B2 (ja) * | 1993-09-06 | 2002-07-08 | 松下電器産業株式会社 | 番組選択メニュー方式および映像配信システム |
| KR100491771B1 (ko) * | 1994-12-14 | 2006-05-02 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 인코딩된데이터를전송하는전송기및그전송방법,인코딩된데이터를수신하는수신기및그수신방법,영상신호,및저장매체 |
-
1995
- 1995-05-24 GB GBGB9510484.0A patent/GB9510484D0/en active Pending
-
1996
- 1996-05-17 JP JP53576796A patent/JP3831411B2/ja not_active Expired - Fee Related
- 1996-05-17 EP EP96914679A patent/EP0829169B1/en not_active Expired - Lifetime
- 1996-05-17 MX MX9709052A patent/MX9709052A/es active IP Right Grant
- 1996-05-17 CN CN96195775A patent/CN1124047C/zh not_active Expired - Fee Related
- 1996-05-17 AU AU57964/96A patent/AU699282B2/en not_active Ceased
- 1996-05-17 KR KR1019970708395A patent/KR100413868B1/ko not_active Expired - Fee Related
- 1996-05-17 WO PCT/US1996/007127 patent/WO1996038007A1/en not_active Ceased
- 1996-05-17 DE DE69607160T patent/DE69607160T2/de not_active Expired - Lifetime
- 1996-05-17 BR BR9609118A patent/BR9609118A/pt active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| EP0829169B1 (en) | 2000-03-15 |
| JPH11505939A (ja) | 1999-05-25 |
| DE69607160D1 (de) | 2000-04-20 |
| KR100413868B1 (ko) | 2004-03-24 |
| EP0829169A1 (en) | 1998-03-18 |
| AU699282B2 (en) | 1998-11-26 |
| GB9510484D0 (en) | 1995-07-19 |
| KR19990021920A (ko) | 1999-03-25 |
| CN1191654A (zh) | 1998-08-26 |
| MX9709052A (es) | 1998-03-31 |
| WO1996038007A1 (en) | 1996-11-28 |
| BR9609118A (pt) | 1999-02-23 |
| DE69607160T2 (de) | 2000-10-05 |
| CN1124047C (zh) | 2003-10-08 |
| AU5796496A (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636279A (en) | Scramble apparatus and descramble apparatus | |
| US7469012B2 (en) | System and method for transcoding entropy-coded bitstreams | |
| US9762917B2 (en) | Quantization method and apparatus in encoding/decoding | |
| EP1649697B1 (en) | Intra coding video data apparatuses | |
| US5850258A (en) | High level video decoding apparatus capable of decoding video data of a plurality of channels coded at a lower level | |
| GB2378836A (en) | Image transcoder | |
| JP2009207163A (ja) | 復号装置および方法、記録媒体 | |
| US20050201469A1 (en) | Method and apparatus for improving the average image refresh rate in a compressed video bitstream | |
| JP2002515705A (ja) | ビデオデコーダのコストを低減させる方法および装置 | |
| JPH07312756A (ja) | 圧縮動画像符号信号の情報量変換回路、装置、及び方法 | |
| US6823015B2 (en) | Macroblock coding using luminance date in analyzing temporal redundancy of picture, biased by chrominance data | |
| JP3831411B2 (ja) | 符号化されたキャラクタビットストリームを構成する方法 | |
| US6081300A (en) | Apparatus and method for generating on-screen-display messages using stored bitstreams | |
| JP2001145112A (ja) | 動画像合成装置、動画像合成方法および記録媒体 | |
| US7130350B1 (en) | Method and system for encoding and decoding data in a video stream | |
| JP2820636B2 (ja) | 動画像圧縮装置 | |
| EP1750452B1 (en) | Apparatus for intra coding video data | |
| KR20020053338A (ko) | Ｄｃｔ 계수 가변길이 부호화 장치 및 방법 | |
| JPH08340540A (ja) | 画像フレームの符号化又は復号化の方法及びその装置 | |
| JP3993213B2 (ja) | 画像復号化装置 | |
| JP3993212B2 (ja) | 画像復号化装置 | |
| JP2001268571A (ja) | 動画像再符号化装置 | |
| JP2003158741A (ja) | 動画像符号化装置 | |
| JPH05160744A (ja) | 量子化装置 | |
| JP2005333662A (ja) | 符号化装置、復号装置および再符号化装置ならびに符号化方法、復号方法および再符号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |