JP3836044B2 - スイッチ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、準マイクロ波帯ないしマイクロ波帯で使用される携帯電話機や移動体無線通信機等の無線通信機の送受信切替を行なう際に用いられるスイッチ回路に関するものである。
【０００２】
【従来の技術】
準マイクロ波帯ないしマイクロ波帯の高周波信号を扱う携帯電話機や移動体無線通信機等の無線通信機では、高周波信号の切り替えを行なうためにＧａＡｓ化合物半導体による電界効果トランジスタであるＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)やＨＪＦＥＴ(Hetero Junction Field Effect Transistor)等を用いたスイッチ回路が使用されている。このようなスイッチ回路において発生する不要周波数成分除去のために、特願2000-372671号において示されたような回路が用いられる。
【０００３】
図６に従来のスイッチ回路の一例として、トライバンド携帯電話機用途のＳＰ５Ｔ(Single Pole ５ Throw；単極５投）スイッチ回路を示す。図６のスイッチ回路は、希望信号の高調波成分を抑制することを目的として、ＦＥＴトランジスタが使用されている。即ちそのＦＥＴトランジスタのドレイン又はソースの一方を共通入出力端子に接続し、他方を抑制すべき周波数に共振周波数を合わせた直列共振回路を介して接地している。
【０００４】
図６において、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆは入出力信号端子であり、そのうちＡはアンテナに接続される共通の入出力信号端子である。ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５，ＴＲ６はＦＥＴトランジスタ、ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥは制御バイアス端子、ＲＧはゲート抵抗である。Ｃ１はキャパシタ、Ｌ１はインダクタであり、これらは直列共振回路を構成する。
【０００５】
図６の従来回路では、トランジスタＴＲ１がオン状態になるときに直列共振回路につながるトランジスタＴＲ６がオン状態になるように、制御バイアス端子ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥを接続している。信号端子Ａと信号端子Ｂ間に信号を導通させる場合には、トランジスタＴＲ１がオン状態になるように制御バイアス端子ＶＡの電圧を設定し、他のトランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５がオフ状態になるように制御バイアス端子ＶＢ，ＶＣ，ＶＤ，ＶＥの電圧を設定する。この場合は、直列共振回路に接続されるトランジスタＴＲ６がオン状態になるので、信号通過経路と接地間の直列共振回路のキャパシタＣ１とインダクタＬ１を適当な値に設定することにより、目的の周波数の信号を直列共振回路により接地でき、他の周波数の信号に影響を与えることなく目的の周波数の信号強度を大きく減衰させることができる。
【０００６】
例えば、このスイッチ回路をＧＳＭ／ＤＣＳ／ＰＣＳのトライバンド携帯端末に使用した場合、ＧＳＭの送信周波数帯域である０．８８ＧＨｚ〜０．９１５ＧＨｚの信号を信号端子Ｂに入力した際に、上記のバイアス設定条件を満足させ、キャパシタＣ１とインダクタＬ１の共振周波数が１．８ＧＨｚになるようにそれらの値を選択することで、信号端子Ａから出力される信号にはＧＳＭ送信信号の不要波成分である第２高調波成分を大きく減衰させることができる。
【０００７】
図７に当該例のスイッチ回路の周波数特性を示した。この特性によると、ＧＳＭの信号の第２高調波帯域である１．７６ＨＧｚ〜１．８３ＧＨｚで信号強度を５ｄＢ以上抑えることが可能である一方、ＧＳＭの送信帯域における挿入損失の増大はほとんど無いことがわかる。
【０００８】
【発明が解決しようとする課題】
上記のようなスイッチ回路において、信号端子Ａと信号端子Ｃ，Ｄ，Ｅ，Ｆのいずれかとを接続する場合には、直列共振回路に接続されるトランジスタＴＲ６がオフ状態になるため、直列共振回路が切り離されることになるが、実際にはトランジスタＴＲ６がオフ状態になったとき、トランジスタＴＲ６のドレイン・ソース間に容量Ｃoffが発生するため、トランジスタＴＲ６がオフ状態になるようにそのゲートに電圧を印加した場合においても、容量Ｃoff、直列共振回路のキャパシタＣ１、インダクタＬ１、およびその他の寄生成分により、不必要な周波数で共振現象が生じてしまい、キャパシタＣ１、インダクタＬ１の定数の選び方や回路形式によっては、使用する周波数での信号レベルを大きく損なうという問題点がある。
【０００９】
例えば、ＧＳＭ／ＤＣＳ／ＰＣＳのトライバンド携帯端末にこのようなスイッチ回路を使用した場合、直列共振回路につながるトランジスタＴＲ６をオフ状態にしても、図８に示すように、２ＧＨｚ付近に不必要な共振が発生してしまう。その結果、ＰＣＳの周波数帯域である１．９ＧＨｚ〜２ＧＨｚ付近で挿入損失の増加がみられ、スイッチ回路としての特性を大きく損なう。
【００１０】
本発明は以上のような点に鑑みてなされたもので、その目的は、使用する周波数がどのような組合せであっても、使用周波数帯域での挿入損失の増大なしに不要周波数成分を除去できるようにしたスイッチ回路を提供することである。
【００１１】
【課題を解決するための手段】
請求項１にかかる発明は、１つの共通入出力信号端子と、複数の入出力信号端子と、該複数の入出力信号端子のうちの選択された１つと前記共通入出力信号端子とを導通させるトランジスタ群と、第１のキャパシタと第１のインダクタからなる直列共振回路と、前記複数の入出力信号端子のうちの特定の１つが前記共通入出力信号端子と導通するとき前記共通入出力信号端子と接地間に前記直列共振回路を接続するトランジスタと、該トランジスタに並列接続された第２のインダクタとを具備することを特徴とするスイッチ回路とした。
【００１２】
請求項２にかかる発明は、請求項１にかかる発明において、前記第２のインダクタに並列接続した第２のキャパシタを具備することを特徴とするスイッチ回路とした。
【００１３】
【発明の実施の形態】
［第１の実施形態］
図１は第１の実施形態のスイッチ回路を示す図である。Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆは入出力信号端子であり、そのうちＡはアンテナに接続される共通の入出力信号端子である。ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５，ＴＲ６はスイッチ用ＦＥＴトランジスタ、ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥは制御バイアス端子、ＲＧはゲート抵抗である。Ｃ１はキャパシタ、Ｌ１はインダクタである。キャパシタＣ１とインダクタＬ１は直列共振回路を構成し、両方共にスイッチ回路内に、どちらか一方のみがスイッチ回路内に、両方共にスイッチ回路外に存在しても良い。Ｌ２はトランジスタＴＲ６のドレイン・ソース間に接続されたインダクタである。
【００１４】
キャパシタＣ１とインダクタＬ１の値は、減衰させたい周波数が直列共振周波数になるように決める。その減衰させたい信号の周波数をｆ１とすると、
ｆ１＝１／[２π√（Ｌ１・Ｃ１）]
となるようにインダクタＬ１とキャパシタＣ１の値の組み合わせを決定する。また、トランジスタＴＲ６に並列に接続されるインダクタＬ２の値は、トランジスタＴＲ６をオフ状態にした時にドレイン・ソース間で発生する容量Ｃoffと並列共振させた時の共振周波数が上記の直列共振回路に影響させたくない周波数ｆ２になるように設定する。つまりインダクタＬ２は、
ｆ２＝１／[２π√（Ｌ２・Ｃoff）]
の関係式を満たす値に設定する。
【００１５】
図１において、信号端子Ｂから入力された信号を信号端子Ａから取り出す場合は、トランジスタＴＲ１がオン状態になるように制御バイアス端子ＶＡの電圧を設定し、他のトランジスタＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５がオフ状態になるように制御バイアス端子ＶＢ，ＶＣ，ＶＤ，ＶＥの電圧を設定する。この場合には制御バイアスＶＡに印加された電圧がトランジスタＴＲ６のゲートにも同時に印加されるため、トランジスタＴＲ６も同時にオン状態になる。このときのトランジスタＴＲ６のドレイン・ソース間は近似的に低抵抗で表せるため、トランジスタＴＲ６に並列に接続したインダクタＬ２の影響は見えなくなる。そのため、キャパシタＣ１とインダクタＬ１の値によってきまる周波数ｆ１の信号は接地され、その周波数ｆ１の信号が信号端子Ａに現れることはない。
【００１６】
一方、信号端子Ｂ以外の信号端子と信号端子Ａの通過経路を使用する場合にはトランジスタＴＲ１がオフ状態になるようにバイアスが印加されるため、トランジスタＴＲ１と共通の制御バイアス端子ＶＡを持つトランジスタＴＲ６も同時にオフ状態になり、トランジスタＴＲ６のドレイン・ソース間には容量Ｃoffが生じ、トランジスタＴＲ６と並列に接続されたインダクタＬ２と並列共振回路を形成する。そのため容量ＣoffとインダクタＬ２で決定される周波数ｆ２においては信号端子Ａから直列共振回路をみたインピーダンスが無限大になり、キャパシタＣ１とインダクタＬ１で構成される直列共振回路の影響を完全に除去する事ができる。
【００１７】
例えば、ＧＳＭ／ＤＣＳ／ＰＣＳのトライバンド携帯端末に使用した場合、先に示したようなＧＳＭの送信周波数通過時にＧＳＭの第２高調波を抑制するようにキャパシタＣ１とインダクタＬ１を決定した従来回路では、ＧＳＭ送信信号を使用しない、つまりトランジスタＴＲ６をオフ状態の状態で使用する場合にも関わらず、図８に示したように２．０７ＧＨｚに不必要な共振が発生してしまい、その影響を受けＰＣＳ周波数帯域である１．９ＧＨｚ〜２ＧＨｚで挿入損失が増大してしまう問題があった。
【００１８】
これに対し、本実施形態のスイッチ回路を用いた場合、図２に示すように２．０７ＧＨｚに存在した不要な共振が抑制補償され、その共振周波数が１．５６ＧＨｚと２．１４ＧＨｚに大きくずれることにより、ＤＣＳ，ＰＣＳの使用周波数である１．７１ＧＨｚ〜１．９９ＧＨｚにおいて挿入損失の改善を行なう事ができ、特にＰＣＳの帯域である１．９９ＧＨｚでは従来回路に比ベ０．３２ｄＢも挿入損失が改善できる。
【００１９】
このように本実施形態では、ＧＳＭ受信周波数帯域、ＤＣＳ周波数帯域、ＰＣＳ周波数帯域の各帯域において通過特性への共振の影響が除去されるため、ＧＳＭ／ＤＣＳ／ＰＣＳトライバンド携帯端末のスイッチ回路として十分な挿入損失特性が得られる。一方、ＧＳＭの送信信号を使用する場合、つまりトランジスタＴＲ６をオン状態にした場合にはインダクタＬ２の影響は全く無くなり、スイッチ回路の通過周波数特性は従来のスイッチ回路と同様に図７に示した特性となり、設計通りに１．８ＧＨｚの直列共振周波数が得られ、ＧＳＭの第２高調波成分を抑制することができる。
【００２０】
なお、本実施形態ではＧＳＭ／ＤＣＳ／ＰＣＳのトライバンド携帯端末用のスイッチ回路を例に説明したが、使用形態に関わらず直列共振回路をトランジスタでオン状態／オフ状態とするようなスイッチ回路全般に適用することができる。また、本実施形態ではＳＰ５Ｔスイッチ回路にトランジスタＴＲ６、インダクタＬ２、インダクタＬ１、キャパシタＣ１を付加した形になっているが、ＳＰ５Ｔスイッチ回路は一般にＳＰｎＴ（ｎは２以上の自然数）の場合に置き換える事ができる。
【００２１】
また、扱う信号強度が大きい場合、１個のトランジスタＴＲ６に代えて複数のトランジスタを直列に接続した形式を一般的に用いるが、本実施形態ではインダクタＬ２を接続するトランジスタは複数のトランジスタのうち、どのトランジスタに接続しても良い。図３にトランジスタＴＲ６に代えて４個のトランジスタＴＲ６Ａ，ＴＲ６Ｂ，ＴＲ６Ｃ，ＴＲ６Ｄを接続した構成を示した。この図４の回路ではトランジスタＴＲ６Ｃのドレイン・ソース間にインダクタＬ２が接続されているが、インダクタＬ２が接続されるトランジスタはトランジスタＴＲ６Ａ、ＴＲ６Ｂ，ＴＲ６Ｃ，ＴＲ６Ｄのいずれであっても良い。
【００２２】
［第２の実施形態］
図４は第２の実施形態のスイッチ回路を示す図である。この第２の実施形態では、第１の実施形態である図１のスイッチ回路のトランジスタＴＲ６のドレイン・ソース間のインダクタＬ２に加えて、キャパシタＣ２も並列に接続している。この結果、並列共振周波数はインダクタＬ２の値のみならずキャパシタＣ２の値によっても調整可能となるため、共振周波数選択の自由度が広がり、それと共に並列共振回路自身の特性を任意に変えることができる。
【００２３】
本実施形態ではＳＰ５Ｔスイッチ回路に、トランジスタＴＲ６と並列共振用のインダクタＬ２とキャパシタＣ２、直列共振回路用のインダクタＬ１とキャパシタＣ１を付加した形になっているが、ＳＰ５Ｔスイッチ回路は一般にＳＰｎＴ（ｎは２以上の自然数）の場合に置き換える事ができる。
【００２４】
また、扱う信号強度が大きい場合、１個のトランジスタＴＲ６に代えて複数のトランジスタを直列に接続した形式を一般的に用いるが、本実施形態ではインダクタＬ２とキャパシタＣ２を接続するトランジスタは複数のトランジスタのうち、どのトランジスタに接続しても良い。図５にトランジスタＴＲ６に代えて４個のトランジスタＴＲ６Ａ，ＴＲ６Ｂ，ＴＲ６Ｃ，ＴＲ６Ｄを接続した構成を示した。この図５の回路ではトランジスタＴＲ６Ｃのドレイン・ソース間にインダクタＬ２とキャパシタＣ２が接続されているが、インダクタＬ２とキャパシタＣ２が接続されるトランジスタはトランジスタＴＲ６Ａ、ＴＲ６Ｂ，ＴＲ６Ｃ，ＴＲ６Ｄのいずれであっても良い。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、直列共振回路とその直列共振回路につながるトランジスタを用いて特定の周波数成分を除去するとき、そのトランジスタのオフ状態時に現れる不要な共振を補償することができ、使用する周波数がどのような組み合わせであっても使用周波数帯での挿入損失の増大なしに不要周波数成分を除去することが可能となる利点がある。
【図面の簡単な説明】
【図１】 第１の実施形態のスイッチ回路の回路図である。
【図２】 第１の実施形態のトランジスタＴＲ６のオフ状態時の挿入損失特性図である。
【図３】 第１の実施形態の変形例のスイッチ回路の一部の回路図である。
【図４】 第２の実施形態のスイッチ回路の回路図である。
【図５】 第２の実施形態の変形例のスイッチ回路の一部の回路図である。
【図６】 従来のスイッチ回路の回路図である。
【図７】 図６のスイッチ回路のトランジスタＴＲ６のオン状態時の挿入損失特性図である。
【図８】 図６のスイッチ回路のトランジスタＴＲ６のオフ状態時の挿入損失特性図である。
【符号の説明】
Ａ，Ｂ，Ｃ，Ｄ，Ｅ：入出力信号端子
ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥ：制御バイアス端子

Claims (2)

1. １つの共通入出力信号端子と、複数の入出力信号端子と、該複数の入出力信号端子のうちの選択された１つと前記共通入出力信号端子とを導通させるトランジスタ群と、第１のキャパシタと第１のインダクタからなる直列共振回路と、前記複数の入出力信号端子のうちの特定の１つが前記共通入出力信号端子と導通するとき前記共通入出力信号端子と接地間に前記直列共振回路を接続するトランジスタと、該トランジスタに並列接続した第２のインダクタとを具備することを特徴とするスイッチ回路。
2. 請求項１において、
   前記第２のインダクタに並列接続した第２のキャパシタを具備することを特徴とするスイッチ回路。

Images