Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3839178B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP3839178B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3839178B2
JP3839178B2 JP02124099A JP2124099A JP3839178B2 JP 3839178 B2 JP3839178 B2 JP 3839178B2 JP 02124099 A JP02124099 A JP 02124099A JP 2124099 A JP2124099 A JP 2124099A JP 3839178 B2 JP3839178 B2 JP 3839178B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
mounting
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02124099A
Other languages
English (en)
Other versions
JP2000223622A5 (ja
JP2000223622A (ja
Inventor
顕 樋口
一男 清水
宗久 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP02124099A priority Critical patent/JP3839178B2/ja
Priority to US09/481,594 priority patent/US6501160B1/en
Publication of JP2000223622A publication Critical patent/JP2000223622A/ja
Publication of JP2000223622A5 publication Critical patent/JP2000223622A5/ja
Application granted granted Critical
Publication of JP3839178B2 publication Critical patent/JP3839178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • H10W70/427Bent parts
    • H10W70/429Bent parts being the outer leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10909Materials of terminal, e.g. of leads or electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10969Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置、特に、樹脂封止型半導体装置の実装不良を改善する技術及びリペア性を改善する技術に関し、特に、表面実装を行なう樹脂封止型半導体装置に利用して有効な技術に関する。
【0002】
【従来の技術】
表面実装を行なう樹脂封止型半導体装置(以下、ICパッケージと称す。)は、半導体素子を含む集積回路が作り込まれた半導体チップと、該半導体チップが搭載されるタブ又はヒートシンク等の半導体チップ搭載部と、半導体チップの各ボンディングパッドにボンディングワイヤを介して電気的に接続された複数本のインナリードと、各インナリードそれぞれと一体に連結されたアウタリードと、半導体チップ、半導体チップ搭載部および各インナリードを樹脂封止した樹脂封止体とを備えている。この樹脂封止型半導体装置において放熱性能を高める手段として、半導体チップ搭載部の半導体チップが搭載される側の主面とは反対側の主面を樹脂封止体の下面から露出させることが考えられている。
【0003】
樹脂封止体の下面に半導体チップ搭載部であるタブが露出された表面実装を行なう樹脂封止型半導体装置を述べてある例として、日本国特許庁公開特許公報特開平4−317360号、特開平5−291459号、特開昭61−216454号がある。また、半導体チップ搭載部であるヒートシンクが樹脂封止体の下面から露出する表面実装を行なう樹脂封止型半導体装置の例として、特開平8−130273号がある。これら樹脂封止体の下面にタブ又はヒートシンクが露出されたパッケージにおいては、露出されたタブ又はヒートシンクを実装基板であるプリント配線基板のランドに半田付けすることにより、チップの発熱をタブ又はヒートシンクから半田付け部を介してプリント配線基板に熱伝導によって放出させることができる。
【0004】
【発明が解決しようとする課題】
しかし、上記の樹脂封止型半導体装置において、半導体チップが大きくなると、それを搭載するタブやヒートシンク等の半導体チップ搭載部が大きくなる。このような樹脂封止型半導体装置を実装基板上のランドに半田付けすると、図20に示すように半導体チップ搭載部下部の溶融した半田が偏り、樹脂封止型半導体装置が傾き、浮いた側のリードが実装基板のランドと接続しないという実装不良が発生することが発明者によって明確にされた。また、上記のような実装不良が生じなかった場合でも、実装基板に表面実装された樹脂封止型半導体装置を何らかの理由によるリペア(例えば実装試験時のリペアや実使用時のリペア等)のため実装基板からとりはずす場合、半田を溶かす熱が、実装基板のランドに半田で接続された上記タブやヒートシンク等の半導体チップ搭載部の半田接続面の中心部へ伝わりにくく、リペア性も悪いという問題も発明者によって明らかとなった。
【0005】
本発明の一つの目的は、実装基板上への表面実装時、樹脂封止型半導体装置の傾きを防ぐことにより実装不良の発生を防止することができる樹脂封止型半導体装置を提供することにある。
本発明の一つの目的は、実装基板上へ表面実装される樹脂封止半導体装置のリペア性を改善することができる樹脂封止型半導体装置を提供することにある。
【0007】
本発明の前記ならびにその他の目的と新規な特徴は、本願明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】
本願において、開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。
【0009】
すなわち、本発明の半導体装置は、樹脂封止体と、前記樹脂封止体の内部に位置し、一主面に複数の電極を有する半導体チップと、前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記半導体チップの前記複数の電極と前記複数のインナーリードとをそれぞれ電気的に接続する接続体と、を有し、前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出し、この露出した複数の領域が複数の半田付け領域となることを特徴とするものである。
【0010】
さらに、本発明の一つ樹脂封止型半導体装置は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有する半導体チツプ搭載部と、前記半導体チップの複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面はろう材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出していることを特徴とするものである。
【0011】
さらに、本発明の一つの樹脂封止型半導体装置は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有する半導体チツプ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記半導体チップ搭載部および前記複数のインナリードを封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出する半導体装置であって、前記樹脂封止体から露出する前記半導体チツプ搭載部の他の主面はろう材に濡れにくい物質により互いに分離された複数の露出領域から成るものである。
さらに、本発明の一つの樹脂封止型半導体装置は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有する半導体チツプ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記半導体チップ搭載部および前記複数のインナリードを封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出する半導体装置において、前記樹脂封止体から露出する前記半導体チップ搭載部の他の主面は、前記搭載部の他の主面から前記搭載部内に埋め込まれた樹脂により互いに分離された複数の露出領域から成るものである。
さらに、本発明の一つの樹脂封止型半導体装置は、樹脂封止体と、該樹脂封止体内部に位置する、一主面に複数の電極を有する半導体チップ、前記半導体チップを搭載する搭載面及びこの搭載面とは反対側の非搭載面を有する半導体チツプ搭載部、前記半導体チップに一端が近接する複数のインナーリード、前記半導体チップの複数の電極と前記複数のインナーリードとを電気的に接続する接続体とを有し、前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出しているものである。
【0012】
さらに、本発明の一つの樹脂封止型半導体装置は、樹脂封止体と、該樹脂封止体内部位置する、一主面に複数の電極を有する半導体チップ、前記半導体チップを搭載する搭載面及びこの搭載面とは反対側の非搭載面を有する半導体チツプ搭載部、前記半導体チップに一端が近接する複数のインナーリード、前記半導体チップの複数の電極と前記複数のインナーリードとを電気的に接続する接続体とを有し、前記複数のインナーリードの他端は前記樹脂封止体外に延在するアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面は該非搭載面から選択的に突出する半田に濡れにくい物質により互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出しているものである。
さらに本発明の一つの樹脂封止型半導体装置は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有するタブと、前記半導体チップに一端が近接する複数のインナーリードと前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記タブおよび前記複数のインナリードを封止する樹脂封止体とを有し、前記タブの前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出する半導体装置において、前記樹脂封止体から露出する前記タブの他の主面は半田に濡れにくい物質により互いに分離された複数の露出領域から成るものである。
【0013】
さらに本発明の一つの樹脂封止型半導体装置は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有するヒートシンクと、前記半導体チップの周囲に一端が近接する複数のインナーリードと前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記ヒートシンクおよび前記複数のインナリードを封止する樹脂封止体とを有し、前記ヒートシンクの前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出する半導体装置において、前記樹脂封止体から露出する前記ヒートシンクの他の主面は半田に濡れにくい物質により互いに分離された複数の露出領域から成るものである。
【0014】
また、本発明の一つの樹脂封止型半導体装置の製造方法は、半導体チップを搭載する主面とこの主面とは反対側で前記主面よりも下方に位置する他の主面とを有し、さらに前記他の主面には該他の主面を複数に分離する窪み部を有する半導体チップ搭載部と、前記半導体チップ搭載部に近接して配設され第1の面及びこの第1の面とは反対側で前記第1の面よりも下方に位置し前記半導体チップ搭載部の他の主面よりも上方に位置する第2の面を有する複数のリードとを有するリードフレームを準備する工程、一主面に複数の電極を有する半導体チップを準備する工程、前記リードフレームの半導体チップ搭載部の主面に、前記半導体チップを接続する工程、前記複数のリードと前記半導体チップの一主面の複数の電極とを接続手段により接続する工程、前記半導体チップが接続されたリードフレームをキャビティを有する金型の前記金型のキャビティ面に前記半導体チップ搭載部の他の主面が接触するように設置し、前記半導体チップ、複数のリードの一部、半導体チップ搭載部、を樹脂により封止する工程とを有するものである。
【0015】
また、本発明の一つの実装構造体は、 一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有する半導体チツプ搭載部と、前記半導体チップの複数の電極に信号を入力又は前記複数の電極から信号を出力するために前記複数の電極に接続され前記半導体チップから遠去かる方向に延在する複数の入出力用リードと、前記半導体チップ、前記半導体チップ搭載部および前記複数の入出力用リードの一部を封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面はろう材に濡れにくい物質により複数の領域に分離されて前記樹脂封止体から露出している半導体装置と、前記半導体装置の前記半導体チップ搭載部の非搭載面の複数の露出領域と同一パターンを有する第1の複数のランド及び前記半導体装置の複数の入出力用リードに対応する第2の複数のランドが構成された表面を有する実装基板とを有し、さらに、前記第1及び第2の複数のランドに前記半導体装置が半田付けされていることを特徴とするものである。
また、本発明の一つの実装構造体は、一主面に複数の電極を有する半導体チップと、該半導体チップが搭載される主面を有する半導体チツプ搭載部と、前記半導体チップに一端が近接する複数のインナーリードと、前記複数のインナーリードそれぞれと一体となっている複数のアウターリードと、前記半導体チップの複数の電極と前記インナーリードとを電気的に接続する接続体と、前記半導体チップ、前記半導体チップ搭載部および前記複数のインナリードを封止する樹脂封止体とを有し、前記半導体チップ搭載部の前記半導体チップを搭載する主面とは反対側の他の主面が前記樹脂封止体から露出し、さらに前記樹脂封止体から露出する前記半導体チップ搭載部の他の主面は、前記搭載部の他の主面から前記搭載部内に埋め込まれた樹脂により互いに分離された複数の露出領域から成る半導体装置と、前記半導体装置の前記半導体チップ搭載部の他の主面の複数の露出領域と同一パターンを有する第1の複数のランド及び前記半導体装置の複数のアウターリードに対応する第2の複数のランドが形成された表面を有する実装基板とからなり、さらに、前記実装基板の第1及び第2の複数のランドに前記半導体装置が半田付けされていることを特徴とするものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0017】
(実施の形態1)図1は本発明の実施の形態1である樹脂封止型半導体装置を示す斜視図、図2は図1の樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図、図3は図2に示す樹脂封止型半導体装置の各部分の寸法を示す一部破断斜視図、図4〜図9は、上記樹脂封止型半導体装置の製造工程を示す、工程ごとの平面図およぴ断面図である。図10は図1、図2に示す樹脂封止型半導体装置を実装する実装基板を示す斜視図であり、図11は図1、図2に示す樹脂封止型半導体装置を実装基板に実装した実装構造体を示す平面図及び断面図である。
【0018】
まず、図1、図2により本実施の形態1の樹脂封止型半導体装置の構成を説明する。本実施の形態1はQFP(Quad Flat Package)と呼ばれている樹脂封止型半導体装置に本発明を適用した場合を示す例である。
図1及び図2に示される樹脂封止型半導体装置1は、四角形の樹脂封止体2と、この樹脂封止体2の四つの辺4それぞれから突出する複数のアウターリード3と、樹脂封止体2の中に封止される複数のインナーリード6、タブ吊りリード7及びタブ8とから成り、このタブ8は半導体チップ搭載部でありその主面(搭載面)に半導体チップが搭載されている。アウターリード3はガルウィング形状に成形されている。
【0019】
タブ8の主面とは反対側の他の主面(非搭載面)9は、図2に示すように、溝部5に埋め込まれたレジン46(樹脂封止体2)により複数に分離され、樹脂封止体2から露出する露出領域11、12、13、14、15、16、17、18、19を構成している。これら露出領域のうち11、12、13、14は、タブの他の主面(非搭載面)9の四つのコーナー部それぞれに位置し、露出領域15はタブの他の主面(非搭載面)9のほぼ真ん中に位置している。又、露出領域16、17、18、19はタブの他の主面(非搭載面)9の四つの辺に沿った位置にある。
【0020】
このようにタブの他の主面(非搭載面)9を複数の露出領域に分離することにより、樹脂封止型半導体装置を実装基板に半田等の鑞材により実装するとき、前記複数の露出領域が鑞材(半田)接続部となり、前記複数の露出領域ひとつひとつの面積は半導体チップ搭載部であるタブの面積より小さいため鑞材である溶融半田の偏りが発生せず、良好な実装を行なうことができる。
図3は、図2に示す実施の形態1の樹脂封止型半導体装置の各部分の寸法を示す図であり、図2と同一箇所の符号は省略している。図3からわかるように、樹脂封止体2の厚さは1.0mm、樹脂封止体2の長さは14mm、樹脂封止体2の幅は14mm、アウターリード3の厚さ0.15mm、タブ8の厚さ0.15mm、タブ8の大きさは長さ6.5mm、幅6.5mmである。
【0021】
タブの他の主面9の露出領域11、12、13、14、15、16、17、18、19の形状及び寸法は次のようになっている。露出領域16、17、18、19はそれぞれ長さ3mm、幅1.5mmの長方形から成る。露出領域15は、長さ3mm及び幅3mmの四角形から成る、さらに、露出領域11、12、13、14も、長さ3mm及び 幅3mmの形状であり、かつ、露出領域11、12、13、14それぞれには樹脂封止体2の四つのコーナー部に向かう突出部を有している。また、各露出領域間の間隔(すなわち溝部5の幅)は0.25mmであり、溝部5の深さは0.07mmである。
【0022】
次に上記構成の樹脂封止型半導体装置の製造方法を説明する。
【0023】
この説明により上記した樹脂封止型半導体装置の構成の詳細もともに明らかにされる。
【0024】
図4(a)は単位リードフレーム22の平面図、図4(b)は図4(a)をa−a´間で切断した場合の断面図である。最初に、この図4(a)、 (b) に示されるような単位リードフレーム22が連続して構成される多連リードフレーム21を準備する。この多連リードフレーム21は、42アロイ等の鉄−ニッケル合金や銅等の比較的大きな機械的強度を有する導電材料からなる薄板が用いられ、打ち抜きプレス加工又はエッチング加工により成形されている。多連リードフレーム21の表面には銀等を用いためっき膜(図示せず)が、ワイヤボンディングが適正に実施されるように部分的又は全体的に施されている。多連リードフレーム21は複数の単位リードフレーム22が一方向に一列に並ぶことにより構成されている。ただし、便宜上一単位のリードフレーム22のみが図示されている。
単位リードフレーム22は位置決め孔25が形成された一対の外枠24を備えている。一対の外枠24は所定の間隔で平行に形成されている。
【0025】
この両外枠24、24間に互いに平行で所定間隔の内枠29が形成されている。これら外枠24と内枠29及びこれら両枠により形成された枠体内に形成された各要素によって単位リードフレーム22が構成されている。
【0026】
単位リードフレーム22の中央部には半導体チップを搭載するための四角形状のタブ8が形成されている。このタブ8はタブ8の四つのコーナー部それぞれに接続される四本のタブ吊りリード7によって外枠24及び内枠29に支持されている。タブ8の主面(搭載面)10には後の工程で説明するように半導体チップが搭載される。タブ8の主面10とは反対側の他の主面(非搭載面)9には溝部5が形成されている。タブ8の周りには、四つのタブ吊りリード7それぞれの間に位置する複数のインナーリード6が配置されている。この複数のインナーリード6それぞれはアウターリード3と一体となっている。イナーリード6の上面は同図(b)に示すように、タブ8の主面10よりも上方に位置しており、また、タブ8の主面10とは反対側の他の主面(非搭載面)9はインナーリード6の下面よりも下方に位置している。
【0027】
図5は図4に示す単位リードフレーム22を表裏反転させた場合の平面図、すなわち図4(a)に示す単位リードフレーム22を裏側から見た平面図である。図5に示すように、タブ8の他の主面9には格子状に連続した溝部5が形成されている。この溝部5はタブ8の他の主面(非搭載面)9において、タブ8の四つの側面それぞれに達するようにすなわち四つの側面に露出するように形成されている。また、溝部5が形成されない領域11〜19が樹脂封止体からの複数の露出領域となるのである。この領域11〜19の内、11、12、13、14は、タブ裏面9の四つのコーナー部それぞれに位置するものであり、領域15はタブ裏面9のほぼ真ん中に位置するものである。又、領域16、17、18、19はタブ裏面9の四つの辺に沿って位置するものである。
【0028】
次に図6(a)、(b)に示すように、タブ8の主面10に半導体チップ26を接着剤により固着し、その後半導体チップ26の一主面に形成されている複数の電極28と複数のインナーリード6とをボンディングワイヤ27によって接続する。図6(a)は半導体チップを固着し、ワイヤをボンディングした後の平面図を示し、図6(b)は図6(a)をa−a´で切断した断面図である。
【0029】
次に図7に示すように、上型31と下型32とからなる金型30に図6に示す半導体チップ26が搭載されたリードフレーム21を設置する。金型30は、上型31と下型32それぞれが有する凹部によって構成されるキャビィティ33を有している。前記リードフレーム21のインナーリード6、タブ吊りリード7、タブ8はこのキャビィティ33内に設置され、アウターリード3は上記キャビィティ33以外の上型31と下型32の間に挟まれるように設置される。この時、キャビィティ面34にタブ8の主面10とは反対側の他の主面(非搭載面)9が接触するように設置され、さらに、タブ吊りリード7の延在方向に沿った位置にゲート39が位置するように設置される。
【0030】
このようにリードフレーム21が設置された金型30のキャビィティ33内にポット36内のプランジャ35により、ランナ38、ゲート39を通してレジン(樹脂)を充填する。この時、キャビィティ面34に接触しているタブ8の他の主面(非搭載面)9はレジンにより覆われないが、タブ8の他の主面(非搭載面)9に設けられた溝部5にはレジンが埋め込まれる。溝部5はタブ8の他の主面(非搭載面)9において連続した格子状に形成されかつタブ8の側面まで達するように形成されているため、この側面部分から溝の中にレジンが注入され格子形状の溝部5を埋めてしまう。タブ吊りリード7に沿ってキャビィティ33内に充填されるレジンは、タブ吊りリード7が接続されるタブ8のコーナー部を挟む二つの側面に沿って流れるため、この側面に設けられている溝部5に容易に注入される。
次に金型30からリードフレーム21を取り出す。取り出した後の状態を図8(a)、(b)に示す。同図は単位リードフレーム22の状態で示す図であり、(a)は一部破断の平面図であり、(b)は(a)をa−a´間で切断した時の断面図である。
【0031】
図8(a)、(b)に示すように、タブ8、半導体チップ26、ボンディングワイヤ27、複数のインナーリード6が四角形状の樹脂封止体2によって封止される。樹脂封止体2の四つの辺4それぞれからは複数のアウターリード3が突出している。タブ8の他の主面(非搭載面)9は上記したように溝部5にレジン46が入り込むだけなので、タブ8の他の主面(非搭載面)9の溝部5以外は樹脂封止体2から露出する。この露出領域は溝部5により分離された状態となり、タブ8の他の主面(非搭載面)9に複数の互いに分離された露出領域が形成される。溝部5を埋めたレジン46は樹脂封止体2を構成するレジンと同一のレジンである。
【0032】
図9は、図8の樹脂封止された単位リードフレーム22を表裏反転させた場合の一部破断平面図、すなわち図8(a)に示す樹脂封止された単位リードフレーム22を裏側から見た平面図である。同図からわかるように、タブ8の他の主面(非搭載面)9は複数の露出領域 11〜19が溝部5のレジン46によって互いに分離された状態となっている。
次に、上記のリードフレームの外枠24、内枠29及びダム20を切り離し、そして複数のアウターリード3を成形して図1、図2に示す樹脂封止型半導体装置を形成する。
【0033】
図10は、図1、図2に示す樹脂封止型半導体装置を実装する実装基板40を示す。この実装基板40はガラスエポキシ等の絶縁物から成る絶縁基板41の表面に金属の接続端子である複数のランド42及びランド43が形成されている。複数のランド42には図1、図2に示す樹脂封止型半導体装置の複数のアウターリード3が接続され、複数のランド43には図1、図2に示す樹脂封止型半導体装置のタブ8の他の主面(非搭載面)9に露出する複数の露出領域11〜19が接続される。従って、複数のランド43はタブ8の他の主面(非搭載面)9に露出する複数の露出領域11〜19と同一パターンに形成されている。
【0034】
図11(a)、(b)、(c)は、図1、図2に示す樹脂封止型半導体装置を実装基板40に実装した状態を示す。同図(a)は平面図、同図(b)、(c)は(a)をb−b´及びc−c´で切断した時の断面図である。同図に示すように、樹脂封止体1の複数のアウターリード3は複数のランド42に、タブ8の他の主面(非搭載面)9の露出領域11〜19は複数のランド43にそれぞれ鑞材(半田)44及び45により接続されている。同図(b)、(c)に示すように、溝部5に埋め込まれたレジン46は鑞材(半田)45が濡れにく物質であるため、半田45はタブ8の他の主面(非搭載面)9の露出領域11〜19以外には濡れ広がらない。また、露出領域11〜19それぞれの面積は、タブ8の他の主面(非搭載面)9全体の面積よりも小さいため、複数のランド43それぞれに盛られる鑞材(半田)の量は少なくてよい、従って、従来のような半導体チップ搭載部下部での溶融した鑞材(溶融半田)の偏りはなく、樹脂封止型半導体装置の実装基板への実装を良好に、確実に行なうことができる。
【0035】
又、実装後のリペアを考慮する場合は、樹脂封止型半導体装置1裏面の露出領域11〜19の鑞材(半田)付けは、この露出領域のうち15を除く11〜14及び16〜19とそれに対応するランド43の部分だけを鑞材(半田)で接続する。このように接続にすると、リペア時、鑞材(半田)を溶かす熱が前記露出領域の15及びそれに対応するランド43の部分まで充分に達しなくても、樹脂封止型半導体装置1を実装基板40から容易に取り外すことができる。
【0036】
以上説明した前記実施の形態によれば、次のような効果が得られる。
【0037】
(1)半導体チップ搭載部であるタブ裏面と実装基板のランドとの間での鑞材(半田)の偏りが生じないため、樹脂封止型半導体装置の実装基板への実装を良好に行なうことができる。
(2)タブ裏面の複数の露出領域の真ん中の領域は除いて熱の伝わりやすい周囲の露出領域だけを鑞材(半田)付けすることにより、リペア時樹脂封止型半導体装置の実装基板からの取り外しが容易となり、リペアが容易となる。
【0038】
(3)タブ裏面の溝部を連続した格子形状とし、さらにタブ側面に露出するように形成しているため、タブ吊りリードに沿って流入し、タブ側面に沿って流れるレジンを容易に溝部の中に注入することができ、かつ格子形状の溝部をレジンで埋めることができる。
【0039】
(実施の形態2)図12は本発明の実施の形態2である樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図、図13は、上記樹脂封止型半導体装置を実装基板に実装する場合の、上記樹脂封止型半導体装置と実装基板とを示す斜視図である。
図12に示される樹脂封止型半導体装置50は、実施の形態1と同様なQFP(Quad Flat Package)と呼ばれている樹脂封止型半導体装置に本発明を適用した場合を示す例である。
四角形の樹脂封止体59と、この樹脂封止体59の四つの側面81それぞれから突出する複数のアウターリード60と、樹脂封止体59の中に封止される複数のインナーリード66、タブ吊りリード61及びタブ67とから成り、このタブ67は半導体チップ搭載部でありその主面(搭載面)に半導体チップが搭載されている。
【0040】
アウターリード60はガルウィング形状に屈曲されている。樹脂封止体59は、その厚さが1.0mm、長さ14mm、幅14mmの封止体である。アウターリードの厚さ0.15mm、タブ80の厚さ0.15mmである。又、タブ67の主面(搭載面)は縦6.5mm 、横6.5mmの大きさである。
【0041】
タブ67の裏面68は図12に示すように、八つに分離されて樹脂封止体59から露出している。この八つの露出領域は、51〜58の符号で示すように、樹脂封止体9の四つの側面69それぞれに沿った51、52、53、54、55、56、及びこれらに囲まれた位置にある57、58から成る。
【0042】
本実施の形態2は樹脂封止体59から露出する複数の露出領域の形状及び数が実施の形態1とは異なるが、実施の形態1と同様な効果を得ることができる。
【0043】
図13は上記の樹脂封止型半導体装置50を実装基板62に実装する場合の状態を示すものである。絶縁基板63とこの基板の表面に形成された導電体からなるランド64、65とからなる実装基板62のランド64、65と樹脂封止型半導体装置50の露出領域51〜58及びアウ ターリード60とを鑞材(半田)により接続することにより樹脂封止型半導体装置50が実装基板62に実装される。
【0044】
(実施の形態3)図14は本発明の実施の形態3である樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図、図15は、図14に示す樹脂封止型半導体装置の各部分の寸法を示す一部破断斜視図、
図16は、上記樹脂封止型半導体装置を実装基板に実装する場合の、上記樹脂封止型半導体装置と実装基板とを示す斜視図である。
図14は本発明をSOP(Smoul 0utline Package)と呼ばれている樹脂封止型半導体装置70に適用した場合を示す例である。
長辺及び短辺を有する長方形状の樹脂封止体71と、この樹脂封止体71の長辺側の側面79から突出する複数のアウターリード77と、樹脂封止体71中に封止される複数のインナーリード78、タブ吊りリード82及びタブ80とから成り、このタブ80は半導体チップ搭載部でありその主面(搭載面)に半導体チップが搭載されている。アウターリード77はガルウィング形状に屈曲されている。
【0045】
タブ80の主面とは反対側の他の主面(非搭載面)81は、図14に示すように、溝部5に埋め込まれたレジン46(樹脂封止体71)により複数に分離され、樹脂封止体71から露出する複数の露出領域72、73、74、75、76を構成している。これら露出領域のうち72、73は樹脂封止体の短辺に沿って形成され、露出領域74、75、76は樹脂封止体の長辺に沿って形成されている。
【0046】
図15は、図14に示す実施の形態3の樹脂封止型半導体装置の各部分の寸法を示す図であり、図14と同一箇所の符号は省略している。図15からわかるように、樹脂封止体71の厚さは1.0mm、樹脂封止体71の長さは14mm、幅は6.1mmである。タブ80の厚さ0.15mmである。タブ80の主面(搭載面)は長さ8.5mm 、幅3.5mmの大きさである。
【0047】
タブの他の主面81の露出領域72、73、74、75、76の形状及び寸法は次のようになっている。露出領域72、73はそれぞれ長さ3.5mm、幅1.5mmの長方形状から成る。露出領域74、75、76はそれぞれ長さ4.7mm及び 幅1mmの長方形状である。これら各露出領域間の間隔(すなわち溝部5の幅)は0.25mm、溝部5の深さは0.07mmである。
【0048】
図16は上記の樹脂封止型半導体装置71を実装基板83に実装する場合の状態を示すものである。ガラスエポキシ等の絶縁物から成る絶縁基板84とこの絶縁基板84の表面に形成された金属等の導電体からなる複数のランド85、86とを有する実装基板83を準備する。この実装基板83の複数のランド85、86と樹脂封止型半導体装置71の露出領域72〜76及びアウターリード77とを鑞材(半田)により接続することにより樹脂封止型半導体装置71が実装基板83に実装される。
【0049】
複数のランド86には図14に示す樹脂封止型半導体装置70の複数のアウターリード77が接続され、複数のランド85には図14に示す樹脂封止型半導体装置70のタブ80の他の主面(非搭載面)81に露出する複数の露出領域71〜76が接続される。従って、複数のランド85はタブ80の他の主面(非搭載面)81に露出する複数の露出領域71〜76と同一パターンに形成されている。
【0050】
このようにタブの他の主面を分離して複数の露出領域とすることにより、樹脂封止型半導体装置を実装基板に鑞材(半田)で実装するとき、半導体チッブ搭載部であるタブの他の主面(非搭載面)の鑞材(半田)接続部が複数領域になり、そのひとつひとつの領域の面積は半導体チップ搭載部であるタブの面積より小さいため溶融した鑞材(半田)の偏りが発生せず、良好な実装を行なうことができる。
(実施の形態4)図17は本発明の実施の形態4である樹脂封止型半導体装置を示す斜視図、図18は図17の樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図である。
【0051】
本実施の形態4はHQFP(Quad Flat Package with Heat Sink)と呼ばれている放熱用ヒートシンク(又はヘッダ)を有する樹脂封止型半導体装置に本発明を適用した場合を示す例である。
【0052】
図17及び図18に示される樹脂封止型半導体装置90は、四角形の樹脂封止体91と、この樹脂封止体91の四つの辺94それぞれから突出する複数のアウターリード93と、樹脂封止体91の中に封止される複数のインナーリード95及びヒートシンンク(又はヘッダ)106とから成る。ヒートシンク106は半導体チップ搭載部でありその主面(搭載面)に半導体チップが搭載されている。アウターリード93はガルウィング形状に屈曲されている。また、ヒートシンンク106は樹脂封止体91の四つのコーナー部それぞれから樹脂封止体91外に突出する突出部92を有している。
【0053】
ヒートシンンク106の主面とは反対側の他の主面(非搭載面)107は、図18に示すように、溝部5に埋め込まれたレジン(樹脂封止体91)により複数に分離され、樹脂封止体91から露出する露出領域97、98、99、100、101、102、103、104、105を構成している。これら露出領域のうち102、103、104、105それぞれは、樹脂封止体91の四つのコーナー部それぞれから樹脂封止体91外に突出する突出部92に連続して繋がっている。
【0054】
露出領域101はヒートシンンク106他の主面(非搭載面)107のほぼ真ん中に位置している。又、露出領域97、98、99、100は露出領域102、103、104、105間に位置して、ヒートシンンク106の他の主面107の四つの辺に沿った位置にある。
次に、図18を基に実施の形態4の半導体装置の各部分の寸法を述べる。樹脂封止体91の厚さは、1.4mm、樹脂封止体91の長さは14mm、樹脂封止体91の幅は14mm、アウターリード93の厚さは0.15mmである。 ヒートトシンク106の主面(搭載面)は長さ6.5mm、幅6.5mmであり、ヒートトシンク106の厚さは0.6mmである。露出領域間の溝部5は幅0.25mmであり、また、溝部5の深さは、0.07mmである。
【0055】
ヒートトシンク106の他の主面107の露出領域97、98、99、100、101、102、103、104、105の形状及び寸法は次のようになっている。露出領域97、98、99、100はそれぞれ長さ3mm、幅1.5mmの長方形状をからなっている。また、露出領域101は長さ3mm及び幅3mmの四角形状である。さらに、露出領域102、103、104、105は長さ3mm及び 幅3mmの形状であり、かつ、露出領域102、103、104、105それぞれは突出部92と接続部108によって接続している。
【0056】
このようにヒートトシンクの他の主面107を複数に分離することにより、ヒートシンクを有する樹脂封止型半導体装置を実装基板に鑞材(半田)により実装するとき、半導体チッブ搭載部であるヒートシンクの他の主面107の鑞材(半田)接続部が複数領域になり、そのひとつひとつの領域の面積は半導体チップ搭載部であるヒートシンクの面積より小さいため溶融した鑞材(半田)の偏りが発生せず、良好な実装を行なうことができる。
以上本発明者によって成された発明を実施の形態1から4に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0057】
例えば、半導体チップ搭載部であるタブまたはヒートシンクの他の主面(非搭載面)の形状を図19(a)〜(c)に示すような形にしても良い。図19(a)は、複数の溝部110を斜めに形成した場合を示す。又同図(b)はタブ及びヒートシンクの他の主面(非搭載面)の真ん中部分を囲むように溝部110を菱形形状に形成し露出領域109が真ん中部分とタブ及びヒートシンクのコーナー部とに形成されるようにした場合を示す。さらに同図(c)は露出領域109が複数の円形になるように溝部110を形成した場合である。
また、半導体装置を実装基板に実装する時に用いる鑞材(半田)は、Pb−Sn系半田、Pb系はんだ、Sn系はんだを主に使用する。
【0058】
しかし、他の例として、In系はんだ、Au系はんだを用いても良い。また、最近話題になっているPbフリーのはんだを用いても良い。
【0059】
また、前記実施の形態1から実施の形態4それぞれにおいて述べた、タブ8、67、80およびヒートシンク106の他の主面(非搭載面)に形成する溝部5の代わりにソルダーレジストを用いてもよい。すなわち、タブ8、67、80およびヒートシンク106の他の主面(非搭載面)の溝部形成箇所に該当する部分にソルダーレジストを形成することにより、このソルダーレジストを形成した領域以外の領域が半田形成領域とするのである。ソルダーレジストも半田に濡れにくい物質であるため、ソルダーレジストの形成された領域には半田は濡れ広がらない。
また、前記した図19(a)〜(c)に示す溝部をソルダーレジストで形成しても良い。
さらに、前記実施の形態1から実施の形態4において述べた、実装基板40,62,83に形成するランド部43,64,85をソルダーレジストのパターニングで形成しても良い。すなわち、実装基板40,62,83に分離されたランド部43,64,85を形成する代わりに分離されていない金属層を形成しその表面をソルダーレジストにより複数の領域に分離することにより、上記ランド部に対応する複数の領域を形成する。
【0060】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0061】
半導体チッブ搭載部であるタブ又はヒートシンクの他の主面を複数に分離することにより、半導体チッブ搭載部の他の主面の露出領域すなわち鑞材(半田)接続部が複数になり、そのひとつひとつの領域の面積は半導体チップ搭載部の面積より小さいため、複数のランドそれぞれに盛られる鑞材(半田)の量は少なくてよい。また、溝部に埋め込まれたレジンは鑞材(半田)が濡れにく物質であるため、鑞材(半田)は半導体チッブ搭載部の他の主面(非搭載面)の複数の露出領域以外には濡れ広がらない。
【0062】
従って、樹脂封止型半導体装置を実装基板に鑞材(半田)で実装するとき、溶融した鑞材(半田)の偏りが発生せず、複数の露出領域とそれに対応する複数のランド間を確実に接続し良好な実装を行なうことができる。
半導体チッブ搭載部裏面の複数の露出領域の真ん中の領域は除いて熱の伝わりやすい周囲の露出領域だけを鑞材(半田)付けすることにより、リペア時樹脂封止型半導体装置の実装基板からの取り外しが容易となり、リペアが容易となる。
【0063】
半導体チッブ搭載部裏面の溝部を連続した格子形状とし、さらに半導体チッブ搭載部側面に露出するように形成しているため、タブ吊りリードに沿って流入し、半導体チッブ搭載部側面に沿って流れるレジンを容易に溝部の中に注入することができ、かつ格子形状の溝部をレジンで埋めることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である樹脂封止型半導体装置を示す斜視図である。
【図2】図1の樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図である。
【図3】図2に示す樹脂封止型半導体装置の各部分の寸法を示す一部破断斜視図である。
【図4】本発明の実施の形態1である樹脂封止型半導体装置の製造に使用される多連リードフレームを構成する単位リードフレームを示す図であり、(a)は平面図、(b)は(a)の断面図である。
【図5】図4に示す単位リードフレームを裏側から見た平面図である。
【図6】図4に示す単位リードフレームに半導体チップを固着し、ワイヤをボンディングした後の状態を示し、(a)は平面図、(b)は(a)をa−a´で切断した断面図である。
【図7】図6に示す半導体チップ26が搭載されたリードフレームを金型に設置した状態を示す断面図である。
【図8】金型からリードフレームを取り出した後の状態を単位リードフレームの状態で示す図であり、(a)は一部破断の平面図であり、(b)は(a)をa−a´間で切断した時の断面図である。
【図9】図8に示す樹脂封止された単位リードフレームを裏側から見た平面図である。
【図10】図1、図2に示す樹脂封止型半導体装置を実装する実装基板を示す斜視図である。
【図11】図1、図2に示す樹脂封止型半導体装置を実装基板に実装した状態を示す図であり、(a)は平面図、(b)、(c)は(a)をb−b´及びc−c´で切断した時の断面図である。
【図12】本発明の実施の形態2である樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図。
【図13】図12に示す樹脂封止型半導体装置を実装基板に実装する場合の、上記樹脂封止型半導体装置と実装基板とを示す斜視図である。
【図14】本発明の実施の形態3である樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図である。
【図15】図14に示す樹脂封止型半導体装置の各部分の寸法を示す一部破断斜視図である。
【図16】図16は、上記樹脂封止型半導体装置を実装基板に実装する場合の、上記樹脂封止型半導体装置と実装基板とを示す斜視図である。
【図17】本発明の実施の形態4である樹脂封止型半導体装置を示す斜視図である。
【図18】図17の樹脂封止型半導体装置を表裏さかさまにした場合の一部破断斜視図である。
【図19】本発明の半導体チップ搭載部であるタブまたはヒートシンクの変形例を示す平面図である。
【図20】従来技術における実装不良を示す実装状態の断面図である。
【符号の説明】
1,50,70,90……樹脂封止型半導体装置、2,59,71,91……樹脂封止体、3,60,77,93……アウターリード、4,69,79,94……樹脂封止体の側面、5,110……溝部、6,66,78,95……インナーリード、7,61,82……タブ吊りリード、8,67,80……タブ、9,68,81……タブの反対側の主面、10……タブの主面、11,12,13,14,15,16,17,18,19,51,52,53,54,55,56,57,58,72,73,74,75,76,97,98,99,100,101,102,103,104,105……複数の露出領域、20……ダム、21……リードフレーム、22……単位リードフレーム、23……スリット、24……外枠、25……位置決め孔、26……半導体チップ、27……ボンディングワイヤ、28……電極(接続端子)、29……内枠、30……金型、31……上型、32……下型、33……キャビィティ、34……キャビィティ面、35……プランジャ、36……ポット、37……カル、38……ランナ、39……ゲート、40,62,83……実装基板、41,63,84……絶縁基板、42,65,86……アウターリードに対応するランド、43,64,85……露出領域に対応するランド、44……ランドとアウターリードとを接続する鑞材、45……ランドと露出領域とを接続する鑞材、46……溝部に埋め込まれたレジン、92……ヒートシンクの突出部、106……ヒートシンク、107……ヒートシンクの反対側の主面、108……接続部、109……露出領域。

Claims (3)

  1. 樹脂封止体と、
    前記樹脂封止体の内部に位置し、一主面に複数の電極を有する半導体チップと、
    前記半導体チップを搭載する搭載面及びこの搭載面とは反対側に形成され実装基板に半田付けされる非搭載面を有する半導体チップ搭載部と、
    前記半導体チップに一端が近接する複数のインナーリードと、
    前記半導体チップの前記複数の電極と前記複数のインナーリードとをそれぞれ電気的に接続する接続体と、
    を有し、
    前記複数のインナーリードの他端は前記樹脂封止体外に延在する複数のアウターリードと一体になり、さらに前記半導体チップ搭載部の前記非搭載面はソルダーレジストにより互いに分離された複数の領域から成り、この複数の領域が前記樹脂封止体の一表面から露出し、この露出した複数の領域が複数の半田付け領域となることを特徴とする半導体装置。
  2. 前記半導体チップの前記複数の電極と前記複数のインナーリードとを電気的に接続する前記接続体はボンディングワイヤであることを特徴とする請求項に記載の半導体装置。
  3. 前記複数のアウターリードは、ガルウィング形状に成形されていることを特徴とする請求項に記載の半導体装置。
JP02124099A 1999-01-29 1999-01-29 半導体装置 Expired - Fee Related JP3839178B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02124099A JP3839178B2 (ja) 1999-01-29 1999-01-29 半導体装置
US09/481,594 US6501160B1 (en) 1999-01-29 2000-01-12 Semiconductor device and a method of manufacturing the same and a mount structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02124099A JP3839178B2 (ja) 1999-01-29 1999-01-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2000223622A JP2000223622A (ja) 2000-08-11
JP2000223622A5 JP2000223622A5 (ja) 2005-06-09
JP3839178B2 true JP3839178B2 (ja) 2006-11-01

Family

ID=12049540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02124099A Expired - Fee Related JP3839178B2 (ja) 1999-01-29 1999-01-29 半導体装置

Country Status (2)

Country Link
US (1) US6501160B1 (ja)
JP (1) JP3839178B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256352A (zh) * 2018-10-15 2019-01-22 甄建文 芯片热熔、焊接封装机

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
DE10332017A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Elektronisches Bauteil und Flachleiterrahmen zur Herstellung des Bauteils
JP4111199B2 (ja) * 2005-03-10 2008-07-02 ヤマハ株式会社 半導体パッケージ、及びこれを回路基板に実装する方法
WO2007071285A1 (en) 2005-12-21 2007-06-28 Freescale Semiconductor, Inc. Improvements in or relating to lead frame based semiconductor package and a method of manufacturing the same
JP4770514B2 (ja) 2006-02-27 2011-09-14 株式会社デンソー 電子装置
WO2007127202A1 (en) * 2006-04-28 2007-11-08 Sandisk Corporation Molded sip package with reinforced solder columns
US8878346B2 (en) * 2006-04-28 2014-11-04 Sandisk Technologies Inc. Molded SiP package with reinforced solder columns
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
JP5066971B2 (ja) * 2007-03-27 2012-11-07 株式会社デンソー モールドパッケージの実装構造
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US20100295160A1 (en) * 2009-05-22 2010-11-25 Advanced Semiconductor Engineering, Inc. Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JP5308979B2 (ja) * 2009-09-30 2013-10-09 新電元工業株式会社 半導体パッケージ
US8748750B2 (en) 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
CN109686718B (zh) * 2019-01-24 2024-05-14 上海兴感半导体有限公司 封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS61216454A (ja) 1985-03-22 1986-09-26 Toshiba Corp 樹脂封止型半導体装置
US5287003A (en) * 1991-02-26 1994-02-15 U.S. Philips Corporation Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film
JPH04317360A (ja) 1991-04-16 1992-11-09 Sony Corp 樹脂封止型半導体装置
US5213868A (en) * 1991-08-13 1993-05-25 Chomerics, Inc. Thermally conductive interface materials and methods of using the same
JPH05291459A (ja) 1992-04-07 1993-11-05 Fujitsu Ltd 半導体装置及びその製造方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2844316B2 (ja) 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JPH08316372A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 樹脂封止型半導体装置
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256352A (zh) * 2018-10-15 2019-01-22 甄建文 芯片热熔、焊接封装机
CN109256352B (zh) * 2018-10-15 2021-10-08 深圳成为控股有限公司 芯片热熔、焊接封装机

Also Published As

Publication number Publication date
JP2000223622A (ja) 2000-08-11
US6501160B1 (en) 2002-12-31

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6911353B2 (en) Semiconductor device and method of manufacturing same
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
JP3839178B2 (ja) 半導体装置
JP2001313363A (ja) 樹脂封止型半導体装置
JP3679199B2 (ja) 半導体パッケージ装置
KR20000048011A (ko) 반도체 장치
JP2003017518A (ja) 混成集積回路装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US5606204A (en) Resin-sealed semiconductor device
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP3203228B2 (ja) 半導体装置とその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
JP3466354B2 (ja) 半導体装置
JPH11163197A (ja) 半導体実装用基板
JP2002110889A (ja) 半導体装置及びその製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2000286378A (ja) 樹脂封止型半導体装置
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP3136274B2 (ja) 半導体装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP2005294871A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040901

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees