JP3842444B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3842444B2 JP3842444B2 JP20973298A JP20973298A JP3842444B2 JP 3842444 B2 JP3842444 B2 JP 3842444B2 JP 20973298 A JP20973298 A JP 20973298A JP 20973298 A JP20973298 A JP 20973298A JP 3842444 B2 JP3842444 B2 JP 3842444B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- lead
- chip select
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Laser Beam Processing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に積層化することにより高密度実装を図る半導体装置の製造方法に関する。
近年の電子機器の小型化、高速化，更には高機能化に伴い、これに用いられる半導体装置についても同様の要求がある。
【０００２】
また、このような半導体装置自体に対する要求に加え、半導体装置を実装基板に実装する時の実装効率の改善も望まれている。
そこで、リードを実装基板の表面で接続する表面実装型の半導体装置が現在主流をなしているが、更に実装効率の向上を図るため、複数個の半導体装置を積層した構造の半導体装置ユニットが提案されている。
【０００３】
【従来の技術】
図１は従来における半導体装置１の斜視図であり、図２は図１におけるＡ−Ａ線に沿う断面図である。この半導体装置１は、本出願人が先に提案した半導体装置であり、特開昭６３−１５４５３号公報、或いは特開昭６３−１５４５１号公報に開示されたものである。
【０００４】
各図に示す半導体装置１は、半導体素子（半導体チップ）２、この半導体チップ２を封止する樹脂パッケージ３、夫々の一端部４ａが半導体チップ２とワイヤ５により接続されると共に他端側がパッケージ３の底面３ａに露出して外部端子６を形成するリード４、半導体チップ２が搭載されるステージ７等により構成されている。即ち、半導体装置１では、リード４の外部端子６を除く他の部分はパッケージ３内に封止された構成とされている。
【０００５】
上記構成とされた半導体装置１では、リード４の内、外部端子６となる部分が樹脂パッケージ３の底面３ａに露出した構成となるため、リード４のパッケージ３より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。
【０００６】
しかるに上記従来の半導体装置１では、図２に示されるように、半導体チップ２の側部にリード４のワイヤ接続される端部４ａが位置する構成とされていたため、パッケージ３が大型化してしまい半導体装置１の十分な小型化ができないという問題点があった。即ち、半導体装置の大きさとしては、理想的には略半導体チップの大きさと同一程度まで小型化するのが望ましいが、上記従来の半導体装置１では、半導体チップ２に対してパッケージ３の大きさが倍以上に大きくなってしまう。
【０００７】
そこで本出願人は先に、上記問題点を解決しうる半導体装置として、特開平６−１３２４５３号「半導体装置及びその製造方法」を提案した。図３は、上記出願に係る半導体装置を示している。
同図に示す半導体装置１０Ａは、半導体チップ１１と、この半導体チップ１１を封止する樹脂パッケージ１７と、夫々の内側端部１４ａが半導体チップ１１と電気的に接続されると共に、外側端部がパッケージ１７の底面１７ａに露出して外部端子１６を形成し、この外部端子１６を除く他の部分はパッケージ１７に封止された構成の複数のリード１４とを具備している。そして、上記複数のリード１４をパッケージ１７内で高さ方向に対し、その一部或いは全部が半導体チップ１１と重なり合う構成としたことを特徴としている。
【０００８】
半導体装置１０Ａを上記構成とすることにより、複数のリード１４はパッケージ１７内で高さ方向に対し、その一部或いは全部が半導体チップ１１と重なり合った構成となるため、図１及び図２に示した半導体装置１に比べて、この重なり合っている部分（図中、矢印Ｌ１で示す）の面積だけ半導体装置１０Ａの小型化を図ることができる。尚、図３において、１２はステージを、１３は電極パッドを、また１５はワイヤを夫々示している。
【０００９】
ところで、近年では更なる高密度実装を行うために、半導体装置を上下方向に三次元的に積層（スタック）して実装することが行われるようになってきている。しかるに、図３に示す半導体装置１０Ａでは、これを上下方向に積層して実装することができず、更なる高密度実装化（即ち三次元的実装）を行うことができないという問題点がある。
【００１０】
そこで、本出願人は先に、特開平８−８３８９号「半導体装置及び半導体装置ユニット」を提案した。図４は、上記出願に係る半導体装置を示している。
同図に示す半導体装置１０Ｂは、インナーリード部１８ａ及びアウターリード部１８ｂよりなるリード１８を具備しており、このアウターリード部１８ｂを樹脂パッケージ１７の外側に延出させると共に、このアウターリード部１８ｂを樹脂パッケージ１７の外形に沿って折曲することにより、第１乃至第３の端子部１８ｂ-1〜１８ｂ-3を形成したことを特徴とするものである。
【００１１】
この構成とすることにより、第１の端子部１８ｂ-1は樹脂パッケージ１７の上面に位置し、また第２の端子部１８ｂ-2は樹脂パッケージ１７の下面に位置する構成となる。よって、図５及び図６に示すように、複数（図５に示す例では２個，図６に示す例では４個）の半導体装置１０Ｂを積層（スタック）した構造の半導体装置ユニット１９Ａ，１９Ｂを実現することができる。この半導体装置ユニット１９Ａ，１９Ｂによれば、更なる高密度実装化を実現することができる。
【００１２】
【発明が解決しようとする課題】
ところで、複数個の半導体装置１０Ｂをスタックした構造の半導体装置ユニット１９Ａでは、全ての半導体装置１０を常に同時に動作させることは少ない。特に半導体装置１０Ｂがメモリ装置の場合には、スタックされた半導体装置１０Ｂを選択的に動作させる必要が生じる。このため、半導体装置１０Ｂには、チップセレクト端子が設けられており、このチップセレクト端子にチップセレクト信号が入力された際、当該半導体装置１０Ｂが動作するよう構成されている。
【００１３】
よって、半導体装置１０Ｂには、チップセレクト信号をチップセレクト端子に供給するためのリード（以下、チップセレクト用リードという）が設けられている。以下、従来のチップセレクト用リードの構成について、図７及び図８を用いて説明する。尚、図７及び図８では、２個の半導体装置１０Ｃ，１０Ｄをスタックする構成を例に挙げて説明する。
【００１４】
図７は、スタックされる半導体装置１０Ｃ，１０Ｄを示している。尚、図示の便宜上、樹脂パッケージ１７は一点鎖線で示している。
同図に示す半導体装置１０Ｃ，１０Ｄは、夫々８本のリード１８を有しており、この内２本がチップセレクト用リードとして用いられている。このチップセレクト用リードは、各半導体装置に対し、積層数と同数配設される。
【００１５】
図７（Ａ）に示す半導体装置１０Ｃでは、符号１８Ａ-1，１８Ｂ-1で示すリードがチップセレクト用リードであり、また図７（Ｂ）に示す半導体装置１０Ｄでは符号１８Ａ-2，１８Ｂ-2がチップセレクト用リードである。
図８に示すように、半導体装置１０Ｃ，１０Ｄがスタックされた状態で、半導体装置１０Ｃのチップセレクト用リード１８Ａ-1は半導体装置１０Ｄのチップセレクト用リード１８Ａ-2と接続され、また半導体装置１０Ｃのチップセレクト用リード１８Ｂ-1は半導体装置１０Ｄのチップセレクト用リード１８Ｂ-2と接続される。
【００１６】
一方、半導体チップ１１には複数の電極パッド１３が設けられているが、図７に示す例では、符号１３Ａ-1，１３Ａ-2で示す電極パッドがチップセレクト端子とされている。
尚、以下の説明では、接続されたチップセレクト用リード１８Ａ-1とチップセレクト用リード１８Ａ-2を総称する時はチップセレクト用リード１８Ａというものとし、接続されたチップセレクト用リード１８Ｂ-1とチップセレクト用リード１８Ｂ-2を総称する時はチップセレクト用リード１８Ｂというものとする。
【００１７】
ここで、各半導体装置１０Ｃ，１０Ｄにおける電極パッド１３Ａ-1, １３Ａ-2と各チップセレクト用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2との接続構造に注目する。
図７（Ａ）に示す半導体装置１０Ｃは、ワイヤ１５によりチップセレクト端子１３Ａ-1とチップセレクト用リード１８Ｂ-1とが接続されており、チップセレクト用リード１８Ａ-1は何れの電極パッド１３とも接続されないフリーな状態となっている。また、図７（Ｂ）に示す半導体装置１０Ｄでは、ワイヤ１５によりチップセレクト端子１３Ａ-2とチップセレクト用リード１８Ａ-2が接続されており、チップセレクト用リード１８Ｂ-2は何れの電極パッド１３とも接続されないフリーな状態となっている。
【００１８】
次に、上記構成とされた半導体装置１０Ｃ，１０Ｄをスタックした半導体装置ユニット１９Ｃにおいて、チップセレクト信号が各半導体チップ１１に供給される構成について図８を用いて説明する。図８（Ａ）はチップセレクト用リード１８Ａと半導体チップ１１の接続構造を示しており、また図８（Ｂ）はチップセレクト用リード１８Ｂと半導体チップ１１の接続構造を示している。
【００１９】
先ず、図８（Ａ）に示されるチップセレクト用リード１８Ａと半導体チップ１１の接続構造に注目すると、下部に位置する半導体装置１０Ｃのチップセレクト用リード１８Ａ-1は、前記のように何れの電極パッド１３とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード１８Ａに供給した場合、チップセレクト信号は上部に位置する半導体装置１０Ｄのチップセレクト端子１３Ａ-2に供給され、よって上部に位置する半導体装置１０Ｄが作動する。
【００２０】
一方、図８（Ｂ）に示されるチップセレクト用リード１８Ｂと半導体チップ１１の接続構造に注目すると、上部に位置する半導体装置１０Ｄのチップセレクト用リード１８Ｂ-2は、前記のように何れの電極パッド１３とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード１８Ｂに供給した場合、チップセレクト信号は下部に位置する半導体装置１０Ｃのチップセレクト端子１３Ａ-1に供給され、よって下部に位置する半導体装置１０Ｃが作動する。
【００２１】
よって、チップセレクト信号をチップセレクト用リード１８Ａ或いはチップセレクト用リード１８Ｂに選択的に供給することにより、半導体装置１０Ｃ，１０Ｄを選択的に動作させることができる。
ところが上記の構成では、半導体装置１０Ｃ，１０Ｄを製造する段階で、具体的にはワイヤ１５を配設するワイヤボンディング工程において、予めワイヤ１５を所定のチップセレクト用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2に選択的に接続しておく必要がある。
【００２２】
このように従来の構成では、スタックされる半導体装置の製造段階において、異なる構成の半導体装置１０Ｃ，１０Ｄを夫々別個に製造しておく必要が生じ、よって半導体装置の製造が複雑となり、これに伴い製品コストが上昇してしまうという問題点があった。また、ワイヤ１５の接続構造によっては、スタック用としてしか使用できない半導体装置が発生し、生産性に無駄が発生するという問題点もある。
【００２３】
また、製造された状態において半導体装置１０Ｃ，１０Ｄの構成が異なっているため、スタックを行なうまで間、半導体装置１０Ｃと半導体装置１０Ｄとを別個に製品管理する必要が生じ、この管理が面倒であるという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、製造工程及び製品管理の簡単化を図りうる半導体装置の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
請求項１記載の発明は、
樹脂パッケージ内に封止された半導体チップと、該半導体チップに接続されるインナーリード部と前記樹脂パッケージの外部に延出したアウターリード部とを有する複数のリードと、前記半導体チップと前記インナーリード部とを電気的に接続する複数のワイヤとを具備する半導体装置に対し、
前記樹脂パッケージにレーザ光を照射し前記複数のワイヤのうち少なくとも１本のワイヤを切断する切断工程を具備することを特徴とするものである。
【００２５】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法であって、
前記ワイヤを切断された前記半導体装置を複数個積層する積層工程と、
前記各半導体装置同志を電気的及び機械的に接合する接合工程とを具備することを特徴とするものである。
【００３３】
これにより、半導体装置の製造工程では、スタックされる半導体装置を別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置の製造完了後、切断工程実施前までの半導体装置の製品管理も、スタックされる半導体装置は全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【００３４】
上記請求項１記載の発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【００３５】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。
図９は本発明の第１実施例である半導体装置２０Ａの断面図である。同図において、２１は半導体チップであり、ステージ２２に固着されている。また、この半導体チップ２１に設けられている電極パッド２３は、チップ上面の中央位置に長手方向に沿って形成されており、その中にはチップセレクト端子２３ａが含まれている。
【００３６】
また、同図において２４は複数のリードであり、その内側に形成されたインナーリード部２４ａと半導体チップ２１に形成された電極パッド２３とはワイヤ２５により接続されている。またリード２４は、上記のインナーリード部２４ａと一体的に連続してアウターリード部２４ｂを形成しており、このアウターリード部２４ｂは第１乃至第３の端子部２４ｂ-1〜２４ｂ-3から構成されている。
【００３７】
更に、同図において２７は樹脂パッケージであり、その内部に半導体チップ２１，ワイヤ２５，リード２４のインナーリード部２４ａは封止され保護される。また、上記したリード２４の内、アウターリード部２４ｂは樹脂パッケージ２７の外部に延出するよう構成されている。また、樹脂パッケージ２７より延出したアウターリード部２４ｂは、２回折曲されることにより第１の端子部２４ｂ-1，第２の端子部２４ｂ-2，及び第３の端子部２４ｂ-3を形成している。
【００３８】
第１の端子部２４ｂ-1は樹脂パッケージ２７の上面（第２の面）に露出するよう形成されており、また第２の端子部２４ｂ-2は樹脂パッケージ２７の下面（第１の面）に対向するよう形成されており、更に第３の端子部２４ｂ-3は樹脂パッケージ２７の側面に対向するよう上下方向に延出するよう形成されている。即ち、アウターリード部２４ｂは樹脂パッケージ２７の外形に沿って配設された構成とされている。
【００３９】
上記のように、本実施例に係る半導体装置２０Ａは、樹脂パッケージ２７の上面に第１の端子部２４ｂ-1が形成されるのに加えて、樹脂パッケージ２７の下面２７ｂに第２の端子部２４ｂ-2が配設された構成とされている。従って、半導体装置２０Ａを複数個上下方向に積層（スタック）して用いることが可能となる。
図１１は本発明の第１実施例である半導体装置ユニット４０Ａを示しており、また図１２は半導体装置ユニット４０Ａの変形例である半導体装置ユニット４０Ｂを示している。
【００４０】
図１１に示す半導体装置ユニット４０Ａは、図９に示した第１実施例に係る半導体装置２０Ａを上下方向に２個スタックした構造とされている。また、図１２に示す半導体装置ユニット４０Ｂは、第１実施例に係る半導体装置２０Ａを上下方向に４個スタックした構造とされている。
従って、各半導体装置ユニット４０Ａ，４０Ｂは半導体装置２０Ａをスタックした状態において、上部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2が、下部に配設された半導体装置２０Ａの第１の端子部２４ｂ-1と接続される構成となっている。また、第１の端子部２４ｂ-1と第２の端子部２４ｂ-2との電気的及び機械的接続は、例えば半田付け、レーザ溶接等により行なうことが考えられる。
【００４１】
上記した半導体装置ユニット４０Ａ，４０Ｂによれば、これを実装基板（図示せず）に実装する際、１個の半導体装置２０Ａの実装面積に複数の半導体装置２０Ａを実装することが可能となるため、実装効率を向上させることができる。
ここで、図９に示す半導体装置２０Ａ、及び図１１及び図１２に示される各半導体装置ユニット４０Ａ，４０Ｂを構成する半導体装置２０Ａのワイヤ２５に注目すると、複数配設されるワイヤ２５の内、所定のワイヤ２５は切断された構成とされている（以下、切断されたワイヤ２５を切断ワイヤ２５Ａという）。このように、切断ワイヤ２５Ａが形成されることにより、半導体チップ２１とリード２４とは電気的接続が断たれた状態となる。
【００４２】
よって、この切断ワイヤ２５Ａを有する半導体装置２０Ａをスタックした場合、切断ワイヤ２５Ａと接続したリード２４は、単に上下の半導体装置２０Ａ（或いは、実装基板）を電気的に接続する接続配線としてのみ機能することとなる。従って、複数の半導体装置２０Ａをスタックする際、切断ワイヤ２５の配設箇所を適宜選定しておくことにより、スタック時に上下に接続される各リード２４を介して任意の半導体装置２１の電極パッド２３に信号を供給することが可能となる。
【００４３】
具体的には、半導体チップ２１のチップセレクト端子２３ａと接続されていたワイヤ２５を切断して切断ワイヤ２５Ａを形成すると、複数の半導体装置２０Ａをスタックした際、任意の半導体装置２０Ａ（半導体チップ２１）を選択的に動作させることが可能となる。
例えば、図１１に示す半導体装置ユニット４０Ａの場合には、下部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2にチップセレクト信号を供給すると、下部に位置する半導体装置２０Ａのみが動作することとなる。また、図１２に示す半導体装置ユニット４０Ｂの場合には、下部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2にチップセレクト信号を供給すると、最下部に位置する半導体装置２０Ａと、上から２番目の半導体装置２０Ａが動作することとなる。
【００４４】
このように、切断ワイヤ２５Ａの配設位置を適宜選定することにより、半導体装置ユニット４０Ａ，４０Ｂの任意の半導体装置２０Ａを選択的に動作させる構成とすることができる。
続いて、上記構成とされた半導体装置ユニット４０Ａ，４０Ｂの製造方法について説明する。図１７は、半導体装置ユニット４０Ａ，４０Ｂの製造工程を示す工程図である。
【００４５】
半導体装置ユニット４０Ａ，４０Ｂを製造するには、予めワイヤ２５が切断されていない状態の（即ち、切断ワイヤ２５Ａが設けられていない）半導体装置２０Ａを製造しておく（ステップ１０。尚、図ではステップをＳと略称している））。ここで製造される半導体装置２０Ａは、図７を用い説明した従来の半導体装置１０Ｃ，１０Ｄと異なり、全て同一構成の装置である。尚、ワイヤ２５が切断されていない半導体装置２０Ａは、周知の半導体製造処理により製造することができるため、その説明は省略する。
【００４６】
この半導体装置２０Ａをスタックし半導体装置ユニット４０Ａ，４０Ｂを製造するには、先ず所定のワイヤ２５を切断する切断工程を実施する（ステップ１２）。本実実施例では、ワイヤ２５を切断する切断手段として、図１０に示すようにレーザ装置３０を用いている。そして、これレーザ装置３０によりレーザ光を切断しようとするワイヤ２５に照射し、これを切断して切断ワイヤ２５Ａを形成する。
【００４７】
このように、切断手段としてレーザー装置３０を用いることにより、レーザ光の照射のみでワイヤ２５の切断が行なえるため、製造された半導体装置２０Ａに対して容易にリード２４の切断処理を行なうことができる。
また、この切断工程で使用されるレーザ装置３０としては、気体レーザ（ＣＯ2 レーザ等），固体レーザ（ルビーレーザ，ネオジウムレーザ等），液体レーザ（ＹＡＧレーザ，ガラスレーザ等），半導体レーザ，科学レーザ（Ｘ線レーザ等）の使用が考えられる。
【００４８】
また、これらの各種レーザ装置は、いずれもレーザ光の波長（即ち、エネルギー）を調整することが可能である。よって、レーザの波長を適宜選定することにより、樹脂パッケージ２７に損傷を与えることなく、リード２４のみを切断することが可能である。従って、切断工程を実施することにより、樹脂パッケージ２７の封止性が劣化することを防止することができる。
【００４９】
上記した切断工程が終了すると、続いてステップ１４Ａにおいて半田ディップ処理を行なうか、或いはステップ１４Ｂにおいて半田ペースト印刷処理を行なうことにより、半導体装置２０Ａの第１或いは第２の端子部１２ｂ-1, １２ｂ-2に接合材となる半田を配設する（接合材配設工程）。
この接合材配設工程が終了すると、続いてステップ１８において、半田が配設された半導体装置２０Ａを複数個積層する（積層工程）。この積層工程が終了すると、続いてステップ１８において、熱処理（例えば、温風，赤外線リフロー等）が行なわれ、半田を溶融することにより上下方向に隣接する各半導体装置２０Ａ同志を電気的及び機械的に接合する（接合工程）。
【００５０】
以上の各工程を実施することにより、半導体装置ユニット４０Ａ，４０Ｂが製造される。尚、上記した実施例では、接合材として半田を用いた例を示したが、他の接合材を用いることも可能である。また、レーザ装置等を用いることにより、第１及び第２の端子部１２ｂ-1, １２ｂ-2を直接接合することも可能である。
上記した半導体装置ユニット４０Ａ，４０Ｂの製造方法によれば、切断工程では、既に製造が完了している半導体装置２０Ａに対してレーザ装置３０を用いてリード２４の切断処理が行なわれる。よって、半導体装置２０Ａを製造する半導体装置製造工程Ｓ１０においては、同一の半導体装置２０Ａが製造される。そして、切断工程Ｓ１２を実施することにより、個々の半導体装置２０Ａは積層可能な構成に加工される。
【００５１】
従って、半導体装置製造工程Ｓ１０では、スタックされる半導体装置２０Ａを別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置２０Ａの製造完了後、切断工程実施前までの半導体装置２０Ａの製品管理においても、管理される半導体装置２０Ａは全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【００５２】
続いて、本発明の第２実施例である半導体装置について説明する。
図１３は本発明の第２実施例である半導体装置２０Ｂを示している。尚、図１３において、図９に示した第１実施例に係る半導体装置２０Ａと同一構成については同一符号を付してその説明を省略する。
第１実施例に係る半導体装置２０Ａは、所定のワイヤ２５を切断することにより切断ワイヤ２５Ａを形成し、これにより任意の半導体チップ２１を選択的に動作させる構成とした。これに対し、本実施例に係る半導体装置２０Ｂは、リード２４に切断部２６を形成することにより、リード２４の外部接続端子として機能する部位（即ち、第１及び第２の端子部２４ｂ-1, ２４ｂ-1）と半導体チップ２１との電気的接続が断たれるよう構成したことを特徴としている（以下、切断部２６が形成されたリード２４を切断リード２４Ａという）。
【００５３】
この切断部２６は、図１４に示すように、レーザ装置３０を用いてリード２４を切断することにより形成される。この際、切断部２６の形成位置は、アウターリード部２４ｂの第１の端子部２４ｂ-1とインナーリード部２４ａとの境界部分に形成されている。これにより、複数の半導体装置２０Ｂをスタックしても、切断部２６が上部に位置する半導体装置の第２の端子部２４ｂ-2により短絡してしまうことはない。
【００５４】
図１５は本発明の第２実施例である半導体装置ユニット４０Ｃを示しており、図１６は半導体装置ユニット４０Ｃの変形例である半導体装置ユニット４０Ｄを示している。半導体装置ユニット４０Ｃは半導体装置２０Ｂを２個スタックした構成とされており、また半導体装置ユニット４０Ｄは半導体装置２０Ｂを４個スタックした構成とされている。
【００５５】
また、切断部２６の形成位置は、先に図１１及び図１２に示した半導体装置ユニット４０Ａ，４０Ｂの切断ワイヤ２５Ａの形成位置と対応した位置に設定している。よって、図１５及び図１６に示す半導体装置ユニット４０Ｃ，４０Ｄは、図１１及び図１２に示した半導体装置ユニット４０Ａ，４０Ｂと同一の動作を行なうこととなる。よって、本実施例に係る半導体装置ユニット４０Ｃ，４０Ｄにおいても、複数スタックされた半導体装置２０Ｂの内、任意の半導体装置２０Ｂ（半導体チップ２１）を選択的に動作させることが可能となる。
【００５６】
尚、上記した各実施例において切断ワイヤ２５Ａ，及び切断部２６を設ける際、１個の半導体装置２０Ａ，２０Ｂ内の複数のリード２４及びワイヤ２５に切断ワイヤ２５Ａ，及び切断部２６を設ける構成としてもよい。
また、上記した実施例では、チップセレクト信号が供給されるリード２４或いはワイヤ２５に切断ワイヤ２５Ａ及び切断部２６を形成した構成を示したが、他の信号が供給されるリード、或いは電源，グランド用のリードに切断ワイヤ２５Ａ及び切断部２６を形成する構成とてもよい。
【００５７】
【発明の効果】
上述の如く本発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の一例を説明するための図である（その１）。
【図２】従来の半導体装置の一例を説明するための図である（その２）。
【図３】従来の半導体装置の一例を説明するための図である（その３）。
【図４】従来の半導体装置の一例を説明するための図である（その４）。
【図５】従来の半導体装置ユニットの一例を説明するための図である（その１）。
【図６】従来の半導体装置ユニットの一例を説明するための図である（その２）。
【図７】従来のチップセレクト用リードの接続構造を説明するための図である（その１）。
【図８】従来のチップセレクト用リードの接続構造を説明するための図である（その２）。
【図９】本発明の第１実施例である半導体装置を示す図である。
【図１０】本発明の第１実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図１１】本発明の第１実施例である半導体装置ユニットを示す図である。
【図１２】本発明の第１実施例である半導体装置ユニットの変形例を示す図である。
【図１３】本発明の第２実施例である半導体装置を示す図である。
【図１４】本発明の第２実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図１５】本発明の第２実施例である半導体装置ユニットを示す図である。
【図１６】本発明の第２実施例である半導体装置ユニットの変形例を示す図である。
【図１７】本発明の一実施例である半導体装置ユニットの製造方法の工程図である。
【符号の説明】
２０Ａ，２０Ｂ 半導体装置
２１ 半導体チップ
２３ 電極パッド
２３ａ チップセレクト端子
２４ リード
２４Ａ 切断リード
２４ａ インナーリード部
２４ｂ アウターリード部
２４ｂ-1 第１の端子部
２４ｂ-2 第２の端子部
２４ｂ-3 第３の端子部
２５ ワイヤ
２５Ａ 切断ワイヤ
２６ 切断部
２７ 樹脂パッケージ
３０ レーザ装置
４０Ａ〜４０Ｄ 半導体装置ユニット
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に積層化することにより高密度実装を図る半導体装置の製造方法に関する。
近年の電子機器の小型化、高速化，更には高機能化に伴い、これに用いられる半導体装置についても同様の要求がある。
【０００２】
また、このような半導体装置自体に対する要求に加え、半導体装置を実装基板に実装する時の実装効率の改善も望まれている。
そこで、リードを実装基板の表面で接続する表面実装型の半導体装置が現在主流をなしているが、更に実装効率の向上を図るため、複数個の半導体装置を積層した構造の半導体装置ユニットが提案されている。
【０００３】
【従来の技術】
図１は従来における半導体装置１の斜視図であり、図２は図１におけるＡ−Ａ線に沿う断面図である。この半導体装置１は、本出願人が先に提案した半導体装置であり、特開昭６３−１５４５３号公報、或いは特開昭６３−１５４５１号公報に開示されたものである。
【０００４】
各図に示す半導体装置１は、半導体素子（半導体チップ）２、この半導体チップ２を封止する樹脂パッケージ３、夫々の一端部４ａが半導体チップ２とワイヤ５により接続されると共に他端側がパッケージ３の底面３ａに露出して外部端子６を形成するリード４、半導体チップ２が搭載されるステージ７等により構成されている。即ち、半導体装置１では、リード４の外部端子６を除く他の部分はパッケージ３内に封止された構成とされている。
【０００５】
上記構成とされた半導体装置１では、リード４の内、外部端子６となる部分が樹脂パッケージ３の底面３ａに露出した構成となるため、リード４のパッケージ３より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。
【０００６】
しかるに上記従来の半導体装置１では、図２に示されるように、半導体チップ２の側部にリード４のワイヤ接続される端部４ａが位置する構成とされていたため、パッケージ３が大型化してしまい半導体装置１の十分な小型化ができないという問題点があった。即ち、半導体装置の大きさとしては、理想的には略半導体チップの大きさと同一程度まで小型化するのが望ましいが、上記従来の半導体装置１では、半導体チップ２に対してパッケージ３の大きさが倍以上に大きくなってしまう。
【０００７】
そこで本出願人は先に、上記問題点を解決しうる半導体装置として、特開平６−１３２４５３号「半導体装置及びその製造方法」を提案した。図３は、上記出願に係る半導体装置を示している。
同図に示す半導体装置１０Ａは、半導体チップ１１と、この半導体チップ１１を封止する樹脂パッケージ１７と、夫々の内側端部１４ａが半導体チップ１１と電気的に接続されると共に、外側端部がパッケージ１７の底面１７ａに露出して外部端子１６を形成し、この外部端子１６を除く他の部分はパッケージ１７に封止された構成の複数のリード１４とを具備している。そして、上記複数のリード１４をパッケージ１７内で高さ方向に対し、その一部或いは全部が半導体チップ１１と重なり合う構成としたことを特徴としている。
【０００８】
半導体装置１０Ａを上記構成とすることにより、複数のリード１４はパッケージ１７内で高さ方向に対し、その一部或いは全部が半導体チップ１１と重なり合った構成となるため、図１及び図２に示した半導体装置１に比べて、この重なり合っている部分（図中、矢印Ｌ１で示す）の面積だけ半導体装置１０Ａの小型化を図ることができる。尚、図３において、１２はステージを、１３は電極パッドを、また１５はワイヤを夫々示している。
【０００９】
ところで、近年では更なる高密度実装を行うために、半導体装置を上下方向に三次元的に積層（スタック）して実装することが行われるようになってきている。しかるに、図３に示す半導体装置１０Ａでは、これを上下方向に積層して実装することができず、更なる高密度実装化（即ち三次元的実装）を行うことができないという問題点がある。
【００１０】
そこで、本出願人は先に、特開平８−８３８９号「半導体装置及び半導体装置ユニット」を提案した。図４は、上記出願に係る半導体装置を示している。
同図に示す半導体装置１０Ｂは、インナーリード部１８ａ及びアウターリード部１８ｂよりなるリード１８を具備しており、このアウターリード部１８ｂを樹脂パッケージ１７の外側に延出させると共に、このアウターリード部１８ｂを樹脂パッケージ１７の外形に沿って折曲することにより、第１乃至第３の端子部１８ｂ-1〜１８ｂ-3を形成したことを特徴とするものである。
【００１１】
この構成とすることにより、第１の端子部１８ｂ-1は樹脂パッケージ１７の上面に位置し、また第２の端子部１８ｂ-2は樹脂パッケージ１７の下面に位置する構成となる。よって、図５及び図６に示すように、複数（図５に示す例では２個，図６に示す例では４個）の半導体装置１０Ｂを積層（スタック）した構造の半導体装置ユニット１９Ａ，１９Ｂを実現することができる。この半導体装置ユニット１９Ａ，１９Ｂによれば、更なる高密度実装化を実現することができる。
【００１２】
【発明が解決しようとする課題】
ところで、複数個の半導体装置１０Ｂをスタックした構造の半導体装置ユニット１９Ａでは、全ての半導体装置１０を常に同時に動作させることは少ない。特に半導体装置１０Ｂがメモリ装置の場合には、スタックされた半導体装置１０Ｂを選択的に動作させる必要が生じる。このため、半導体装置１０Ｂには、チップセレクト端子が設けられており、このチップセレクト端子にチップセレクト信号が入力された際、当該半導体装置１０Ｂが動作するよう構成されている。
【００１３】
よって、半導体装置１０Ｂには、チップセレクト信号をチップセレクト端子に供給するためのリード（以下、チップセレクト用リードという）が設けられている。以下、従来のチップセレクト用リードの構成について、図７及び図８を用いて説明する。尚、図７及び図８では、２個の半導体装置１０Ｃ，１０Ｄをスタックする構成を例に挙げて説明する。
【００１４】
図７は、スタックされる半導体装置１０Ｃ，１０Ｄを示している。尚、図示の便宜上、樹脂パッケージ１７は一点鎖線で示している。
同図に示す半導体装置１０Ｃ，１０Ｄは、夫々８本のリード１８を有しており、この内２本がチップセレクト用リードとして用いられている。このチップセレクト用リードは、各半導体装置に対し、積層数と同数配設される。
【００１５】
図７（Ａ）に示す半導体装置１０Ｃでは、符号１８Ａ-1，１８Ｂ-1で示すリードがチップセレクト用リードであり、また図７（Ｂ）に示す半導体装置１０Ｄでは符号１８Ａ-2，１８Ｂ-2がチップセレクト用リードである。
図８に示すように、半導体装置１０Ｃ，１０Ｄがスタックされた状態で、半導体装置１０Ｃのチップセレクト用リード１８Ａ-1は半導体装置１０Ｄのチップセレクト用リード１８Ａ-2と接続され、また半導体装置１０Ｃのチップセレクト用リード１８Ｂ-1は半導体装置１０Ｄのチップセレクト用リード１８Ｂ-2と接続される。
【００１６】
一方、半導体チップ１１には複数の電極パッド１３が設けられているが、図７に示す例では、符号１３Ａ-1，１３Ａ-2で示す電極パッドがチップセレクト端子とされている。
尚、以下の説明では、接続されたチップセレクト用リード１８Ａ-1とチップセレクト用リード１８Ａ-2を総称する時はチップセレクト用リード１８Ａというものとし、接続されたチップセレクト用リード１８Ｂ-1とチップセレクト用リード１８Ｂ-2を総称する時はチップセレクト用リード１８Ｂというものとする。
【００１７】
ここで、各半導体装置１０Ｃ，１０Ｄにおける電極パッド１３Ａ-1, １３Ａ-2と各チップセレクト用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2との接続構造に注目する。
図７（Ａ）に示す半導体装置１０Ｃは、ワイヤ１５によりチップセレクト端子１３Ａ-1とチップセレクト用リード１８Ｂ-1とが接続されており、チップセレクト用リード１８Ａ-1は何れの電極パッド１３とも接続されないフリーな状態となっている。また、図７（Ｂ）に示す半導体装置１０Ｄでは、ワイヤ１５によりチップセレクト端子１３Ａ-2とチップセレクト用リード１８Ａ-2が接続されており、チップセレクト用リード１８Ｂ-2は何れの電極パッド１３とも接続されないフリーな状態となっている。
【００１８】
次に、上記構成とされた半導体装置１０Ｃ，１０Ｄをスタックした半導体装置ユニット１９Ｃにおいて、チップセレクト信号が各半導体チップ１１に供給される構成について図８を用いて説明する。図８（Ａ）はチップセレクト用リード１８Ａと半導体チップ１１の接続構造を示しており、また図８（Ｂ）はチップセレクト用リード１８Ｂと半導体チップ１１の接続構造を示している。
【００１９】
先ず、図８（Ａ）に示されるチップセレクト用リード１８Ａと半導体チップ１１の接続構造に注目すると、下部に位置する半導体装置１０Ｃのチップセレクト用リード１８Ａ-1は、前記のように何れの電極パッド１３とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード１８Ａに供給した場合、チップセレクト信号は上部に位置する半導体装置１０Ｄのチップセレクト端子１３Ａ-2に供給され、よって上部に位置する半導体装置１０Ｄが作動する。
【００２０】
一方、図８（Ｂ）に示されるチップセレクト用リード１８Ｂと半導体チップ１１の接続構造に注目すると、上部に位置する半導体装置１０Ｄのチップセレクト用リード１８Ｂ-2は、前記のように何れの電極パッド１３とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード１８Ｂに供給した場合、チップセレクト信号は下部に位置する半導体装置１０Ｃのチップセレクト端子１３Ａ-1に供給され、よって下部に位置する半導体装置１０Ｃが作動する。
【００２１】
よって、チップセレクト信号をチップセレクト用リード１８Ａ或いはチップセレクト用リード１８Ｂに選択的に供給することにより、半導体装置１０Ｃ，１０Ｄを選択的に動作させることができる。
ところが上記の構成では、半導体装置１０Ｃ，１０Ｄを製造する段階で、具体的にはワイヤ１５を配設するワイヤボンディング工程において、予めワイヤ１５を所定のチップセレクト用リード１８Ａ-1，１８Ｂ-1，１８Ａ-2，１８Ｂ-2に選択的に接続しておく必要がある。
【００２２】
このように従来の構成では、スタックされる半導体装置の製造段階において、異なる構成の半導体装置１０Ｃ，１０Ｄを夫々別個に製造しておく必要が生じ、よって半導体装置の製造が複雑となり、これに伴い製品コストが上昇してしまうという問題点があった。また、ワイヤ１５の接続構造によっては、スタック用としてしか使用できない半導体装置が発生し、生産性に無駄が発生するという問題点もある。
【００２３】
また、製造された状態において半導体装置１０Ｃ，１０Ｄの構成が異なっているため、スタックを行なうまで間、半導体装置１０Ｃと半導体装置１０Ｄとを別個に製品管理する必要が生じ、この管理が面倒であるという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、製造工程及び製品管理の簡単化を図りうる半導体装置の製造方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
請求項１記載の発明は、
樹脂パッケージ内に封止された半導体チップと、該半導体チップに接続されるインナーリード部と前記樹脂パッケージの外部に延出したアウターリード部とを有する複数のリードと、前記半導体チップと前記インナーリード部とを電気的に接続する複数のワイヤとを具備する半導体装置に対し、
前記樹脂パッケージにレーザ光を照射し前記複数のワイヤのうち少なくとも１本のワイヤを切断する切断工程を具備することを特徴とするものである。
【００２５】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法であって、
前記ワイヤを切断された前記半導体装置を複数個積層する積層工程と、
前記各半導体装置同志を電気的及び機械的に接合する接合工程とを具備することを特徴とするものである。
【００３３】
これにより、半導体装置の製造工程では、スタックされる半導体装置を別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置の製造完了後、切断工程実施前までの半導体装置の製品管理も、スタックされる半導体装置は全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【００３４】
上記請求項１記載の発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【００３５】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。
図９は本発明の第１実施例である半導体装置２０Ａの断面図である。同図において、２１は半導体チップであり、ステージ２２に固着されている。また、この半導体チップ２１に設けられている電極パッド２３は、チップ上面の中央位置に長手方向に沿って形成されており、その中にはチップセレクト端子２３ａが含まれている。
【００３６】
また、同図において２４は複数のリードであり、その内側に形成されたインナーリード部２４ａと半導体チップ２１に形成された電極パッド２３とはワイヤ２５により接続されている。またリード２４は、上記のインナーリード部２４ａと一体的に連続してアウターリード部２４ｂを形成しており、このアウターリード部２４ｂは第１乃至第３の端子部２４ｂ-1〜２４ｂ-3から構成されている。
【００３７】
更に、同図において２７は樹脂パッケージであり、その内部に半導体チップ２１，ワイヤ２５，リード２４のインナーリード部２４ａは封止され保護される。また、上記したリード２４の内、アウターリード部２４ｂは樹脂パッケージ２７の外部に延出するよう構成されている。また、樹脂パッケージ２７より延出したアウターリード部２４ｂは、２回折曲されることにより第１の端子部２４ｂ-1，第２の端子部２４ｂ-2，及び第３の端子部２４ｂ-3を形成している。
【００３８】
第１の端子部２４ｂ-1は樹脂パッケージ２７の上面（第２の面）に露出するよう形成されており、また第２の端子部２４ｂ-2は樹脂パッケージ２７の下面（第１の面）に対向するよう形成されており、更に第３の端子部２４ｂ-3は樹脂パッケージ２７の側面に対向するよう上下方向に延出するよう形成されている。即ち、アウターリード部２４ｂは樹脂パッケージ２７の外形に沿って配設された構成とされている。
【００３９】
上記のように、本実施例に係る半導体装置２０Ａは、樹脂パッケージ２７の上面に第１の端子部２４ｂ-1が形成されるのに加えて、樹脂パッケージ２７の下面２７ｂに第２の端子部２４ｂ-2が配設された構成とされている。従って、半導体装置２０Ａを複数個上下方向に積層（スタック）して用いることが可能となる。
図１１は本発明の第１実施例である半導体装置ユニット４０Ａを示しており、また図１２は半導体装置ユニット４０Ａの変形例である半導体装置ユニット４０Ｂを示している。
【００４０】
図１１に示す半導体装置ユニット４０Ａは、図９に示した第１実施例に係る半導体装置２０Ａを上下方向に２個スタックした構造とされている。また、図１２に示す半導体装置ユニット４０Ｂは、第１実施例に係る半導体装置２０Ａを上下方向に４個スタックした構造とされている。
従って、各半導体装置ユニット４０Ａ，４０Ｂは半導体装置２０Ａをスタックした状態において、上部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2が、下部に配設された半導体装置２０Ａの第１の端子部２４ｂ-1と接続される構成となっている。また、第１の端子部２４ｂ-1と第２の端子部２４ｂ-2との電気的及び機械的接続は、例えば半田付け、レーザ溶接等により行なうことが考えられる。
【００４１】
上記した半導体装置ユニット４０Ａ，４０Ｂによれば、これを実装基板（図示せず）に実装する際、１個の半導体装置２０Ａの実装面積に複数の半導体装置２０Ａを実装することが可能となるため、実装効率を向上させることができる。
ここで、図９に示す半導体装置２０Ａ、及び図１１及び図１２に示される各半導体装置ユニット４０Ａ，４０Ｂを構成する半導体装置２０Ａのワイヤ２５に注目すると、複数配設されるワイヤ２５の内、所定のワイヤ２５は切断された構成とされている（以下、切断されたワイヤ２５を切断ワイヤ２５Ａという）。このように、切断ワイヤ２５Ａが形成されることにより、半導体チップ２１とリード２４とは電気的接続が断たれた状態となる。
【００４２】
よって、この切断ワイヤ２５Ａを有する半導体装置２０Ａをスタックした場合、切断ワイヤ２５Ａと接続したリード２４は、単に上下の半導体装置２０Ａ（或いは、実装基板）を電気的に接続する接続配線としてのみ機能することとなる。従って、複数の半導体装置２０Ａをスタックする際、切断ワイヤ２５の配設箇所を適宜選定しておくことにより、スタック時に上下に接続される各リード２４を介して任意の半導体装置２１の電極パッド２３に信号を供給することが可能となる。
【００４３】
具体的には、半導体チップ２１のチップセレクト端子２３ａと接続されていたワイヤ２５を切断して切断ワイヤ２５Ａを形成すると、複数の半導体装置２０Ａをスタックした際、任意の半導体装置２０Ａ（半導体チップ２１）を選択的に動作させることが可能となる。
例えば、図１１に示す半導体装置ユニット４０Ａの場合には、下部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2にチップセレクト信号を供給すると、下部に位置する半導体装置２０Ａのみが動作することとなる。また、図１２に示す半導体装置ユニット４０Ｂの場合には、下部に位置する半導体装置２０Ａの第２の端子部２４ｂ-2にチップセレクト信号を供給すると、最下部に位置する半導体装置２０Ａと、上から２番目の半導体装置２０Ａが動作することとなる。
【００４４】
このように、切断ワイヤ２５Ａの配設位置を適宜選定することにより、半導体装置ユニット４０Ａ，４０Ｂの任意の半導体装置２０Ａを選択的に動作させる構成とすることができる。
続いて、上記構成とされた半導体装置ユニット４０Ａ，４０Ｂの製造方法について説明する。図１７は、半導体装置ユニット４０Ａ，４０Ｂの製造工程を示す工程図である。
【００４５】
半導体装置ユニット４０Ａ，４０Ｂを製造するには、予めワイヤ２５が切断されていない状態の（即ち、切断ワイヤ２５Ａが設けられていない）半導体装置２０Ａを製造しておく（ステップ１０。尚、図ではステップをＳと略称している））。ここで製造される半導体装置２０Ａは、図７を用い説明した従来の半導体装置１０Ｃ，１０Ｄと異なり、全て同一構成の装置である。尚、ワイヤ２５が切断されていない半導体装置２０Ａは、周知の半導体製造処理により製造することができるため、その説明は省略する。
【００４６】
この半導体装置２０Ａをスタックし半導体装置ユニット４０Ａ，４０Ｂを製造するには、先ず所定のワイヤ２５を切断する切断工程を実施する（ステップ１２）。本実実施例では、ワイヤ２５を切断する切断手段として、図１０に示すようにレーザ装置３０を用いている。そして、これレーザ装置３０によりレーザ光を切断しようとするワイヤ２５に照射し、これを切断して切断ワイヤ２５Ａを形成する。
【００４７】
このように、切断手段としてレーザー装置３０を用いることにより、レーザ光の照射のみでワイヤ２５の切断が行なえるため、製造された半導体装置２０Ａに対して容易にリード２４の切断処理を行なうことができる。
また、この切断工程で使用されるレーザ装置３０としては、気体レーザ（ＣＯ2 レーザ等），固体レーザ（ルビーレーザ，ネオジウムレーザ等），液体レーザ（ＹＡＧレーザ，ガラスレーザ等），半導体レーザ，科学レーザ（Ｘ線レーザ等）の使用が考えられる。
【００４８】
また、これらの各種レーザ装置は、いずれもレーザ光の波長（即ち、エネルギー）を調整することが可能である。よって、レーザの波長を適宜選定することにより、樹脂パッケージ２７に損傷を与えることなく、リード２４のみを切断することが可能である。従って、切断工程を実施することにより、樹脂パッケージ２７の封止性が劣化することを防止することができる。
【００４９】
上記した切断工程が終了すると、続いてステップ１４Ａにおいて半田ディップ処理を行なうか、或いはステップ１４Ｂにおいて半田ペースト印刷処理を行なうことにより、半導体装置２０Ａの第１或いは第２の端子部１２ｂ-1, １２ｂ-2に接合材となる半田を配設する（接合材配設工程）。
この接合材配設工程が終了すると、続いてステップ１８において、半田が配設された半導体装置２０Ａを複数個積層する（積層工程）。この積層工程が終了すると、続いてステップ１８において、熱処理（例えば、温風，赤外線リフロー等）が行なわれ、半田を溶融することにより上下方向に隣接する各半導体装置２０Ａ同志を電気的及び機械的に接合する（接合工程）。
【００５０】
以上の各工程を実施することにより、半導体装置ユニット４０Ａ，４０Ｂが製造される。尚、上記した実施例では、接合材として半田を用いた例を示したが、他の接合材を用いることも可能である。また、レーザ装置等を用いることにより、第１及び第２の端子部１２ｂ-1, １２ｂ-2を直接接合することも可能である。
上記した半導体装置ユニット４０Ａ，４０Ｂの製造方法によれば、切断工程では、既に製造が完了している半導体装置２０Ａに対してレーザ装置３０を用いてリード２４の切断処理が行なわれる。よって、半導体装置２０Ａを製造する半導体装置製造工程Ｓ１０においては、同一の半導体装置２０Ａが製造される。そして、切断工程Ｓ１２を実施することにより、個々の半導体装置２０Ａは積層可能な構成に加工される。
【００５１】
従って、半導体装置製造工程Ｓ１０では、スタックされる半導体装置２０Ａを別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置２０Ａの製造完了後、切断工程実施前までの半導体装置２０Ａの製品管理においても、管理される半導体装置２０Ａは全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【００５２】
続いて、本発明の第２実施例である半導体装置について説明する。
図１３は本発明の第２実施例である半導体装置２０Ｂを示している。尚、図１３において、図９に示した第１実施例に係る半導体装置２０Ａと同一構成については同一符号を付してその説明を省略する。
第１実施例に係る半導体装置２０Ａは、所定のワイヤ２５を切断することにより切断ワイヤ２５Ａを形成し、これにより任意の半導体チップ２１を選択的に動作させる構成とした。これに対し、本実施例に係る半導体装置２０Ｂは、リード２４に切断部２６を形成することにより、リード２４の外部接続端子として機能する部位（即ち、第１及び第２の端子部２４ｂ-1, ２４ｂ-1）と半導体チップ２１との電気的接続が断たれるよう構成したことを特徴としている（以下、切断部２６が形成されたリード２４を切断リード２４Ａという）。
【００５３】
この切断部２６は、図１４に示すように、レーザ装置３０を用いてリード２４を切断することにより形成される。この際、切断部２６の形成位置は、アウターリード部２４ｂの第１の端子部２４ｂ-1とインナーリード部２４ａとの境界部分に形成されている。これにより、複数の半導体装置２０Ｂをスタックしても、切断部２６が上部に位置する半導体装置の第２の端子部２４ｂ-2により短絡してしまうことはない。
【００５４】
図１５は本発明の第２実施例である半導体装置ユニット４０Ｃを示しており、図１６は半導体装置ユニット４０Ｃの変形例である半導体装置ユニット４０Ｄを示している。半導体装置ユニット４０Ｃは半導体装置２０Ｂを２個スタックした構成とされており、また半導体装置ユニット４０Ｄは半導体装置２０Ｂを４個スタックした構成とされている。
【００５５】
また、切断部２６の形成位置は、先に図１１及び図１２に示した半導体装置ユニット４０Ａ，４０Ｂの切断ワイヤ２５Ａの形成位置と対応した位置に設定している。よって、図１５及び図１６に示す半導体装置ユニット４０Ｃ，４０Ｄは、図１１及び図１２に示した半導体装置ユニット４０Ａ，４０Ｂと同一の動作を行なうこととなる。よって、本実施例に係る半導体装置ユニット４０Ｃ，４０Ｄにおいても、複数スタックされた半導体装置２０Ｂの内、任意の半導体装置２０Ｂ（半導体チップ２１）を選択的に動作させることが可能となる。
【００５６】
尚、上記した各実施例において切断ワイヤ２５Ａ，及び切断部２６を設ける際、１個の半導体装置２０Ａ，２０Ｂ内の複数のリード２４及びワイヤ２５に切断ワイヤ２５Ａ，及び切断部２６を設ける構成としてもよい。
また、上記した実施例では、チップセレクト信号が供給されるリード２４或いはワイヤ２５に切断ワイヤ２５Ａ及び切断部２６を形成した構成を示したが、他の信号が供給されるリード、或いは電源，グランド用のリードに切断ワイヤ２５Ａ及び切断部２６を形成する構成とてもよい。
【００５７】
【発明の効果】
上述の如く本発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の一例を説明するための図である（その１）。
【図２】従来の半導体装置の一例を説明するための図である（その２）。
【図３】従来の半導体装置の一例を説明するための図である（その３）。
【図４】従来の半導体装置の一例を説明するための図である（その４）。
【図５】従来の半導体装置ユニットの一例を説明するための図である（その１）。
【図６】従来の半導体装置ユニットの一例を説明するための図である（その２）。
【図７】従来のチップセレクト用リードの接続構造を説明するための図である（その１）。
【図８】従来のチップセレクト用リードの接続構造を説明するための図である（その２）。
【図９】本発明の第１実施例である半導体装置を示す図である。
【図１０】本発明の第１実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図１１】本発明の第１実施例である半導体装置ユニットを示す図である。
【図１２】本発明の第１実施例である半導体装置ユニットの変形例を示す図である。
【図１３】本発明の第２実施例である半導体装置を示す図である。
【図１４】本発明の第２実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図１５】本発明の第２実施例である半導体装置ユニットを示す図である。
【図１６】本発明の第２実施例である半導体装置ユニットの変形例を示す図である。
【図１７】本発明の一実施例である半導体装置ユニットの製造方法の工程図である。
【符号の説明】
２０Ａ，２０Ｂ 半導体装置
２１ 半導体チップ
２３ 電極パッド
２３ａ チップセレクト端子
２４ リード
２４Ａ 切断リード
２４ａ インナーリード部
２４ｂ アウターリード部
２４ｂ-1 第１の端子部
２４ｂ-2 第２の端子部
２４ｂ-3 第３の端子部
２５ ワイヤ
２５Ａ 切断ワイヤ
２６ 切断部
２７ 樹脂パッケージ
３０ レーザ装置
４０Ａ〜４０Ｄ 半導体装置ユニット
Claims (2)
- 樹脂パッケージ内に封止された半導体チップと、該半導体チップに接続されるインナーリード部と前記樹脂パッケージの外部に延出したアウターリード部とを有する複数のリードと、前記半導体チップと前記インナーリード部とを電気的に接続する複数のワイヤとを具備する半導体装置に対し、
前記樹脂パッケージにレーザ光を照射し前記複数のワイヤのうち少なくとも１本のワイヤを切断する切断工程
を具備することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法であって、
前記ワイヤを切断された前記半導体装置を複数個積層する積層工程と、
前記各半導体装置同志を電気的及び機械的に接合する接合工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20973298A JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
| US09/301,345 US6433418B1 (en) | 1998-07-24 | 1999-04-29 | Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20973298A JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040784A JP2000040784A (ja) | 2000-02-08 |
| JP3842444B2 true JP3842444B2 (ja) | 2006-11-08 |
Family
ID=16577729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20973298A Expired - Fee Related JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6433418B1 (ja) |
| JP (1) | JP3842444B2 (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323060B1 (en) | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
| KR20010094409A (ko) * | 2000-03-30 | 2001-11-01 | 마이클 디. 오브라이언 | 반도체 패키지와 그 제조방법 |
| US6787388B1 (en) * | 2000-09-07 | 2004-09-07 | Stmicroelectronics, Inc. | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device |
| JP2002222903A (ja) * | 2001-01-26 | 2002-08-09 | Mitsubishi Electric Corp | 半導体パッケージ及び半導体装置 |
| JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
| US7057273B2 (en) * | 2001-05-15 | 2006-06-06 | Gem Services, Inc. | Surface mount package |
| US7371609B2 (en) | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US6940729B2 (en) | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7310458B2 (en) | 2001-10-26 | 2007-12-18 | Staktek Group L.P. | Stacked module systems and methods |
| US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US7053478B2 (en) | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
| US6914324B2 (en) | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US7202555B2 (en) | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US20030234443A1 (en) | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US6956284B2 (en) * | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US7081373B2 (en) | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| US6927497B2 (en) * | 2002-08-22 | 2005-08-09 | Intel Corporation | Multi-die semiconductor package |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| US6998721B2 (en) * | 2002-11-08 | 2006-02-14 | Stmicroelectronics, Inc. | Stacking and encapsulation of multiple interconnected integrated circuits |
| TWI297938B (en) * | 2003-07-15 | 2008-06-11 | Advanced Semiconductor Eng | Semiconductor package |
| JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US7542304B2 (en) | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
| SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
| US6977431B1 (en) * | 2003-11-05 | 2005-12-20 | Amkor Technology, Inc. | Stackable semiconductor package and manufacturing method thereof |
| US7633140B2 (en) * | 2003-12-09 | 2009-12-15 | Alpha And Omega Semiconductor Incorporated | Inverted J-lead for power devices |
| CN100413070C (zh) * | 2004-01-30 | 2008-08-20 | 松下电器产业株式会社 | 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法 |
| US7145249B2 (en) * | 2004-03-29 | 2006-12-05 | Intel Corporation | Semiconducting device with folded interposer |
| US7378725B2 (en) * | 2004-03-31 | 2008-05-27 | Intel Corporation | Semiconducting device with stacked dice |
| US20050285254A1 (en) * | 2004-06-23 | 2005-12-29 | Buot Joan R V | Semiconducting device having stacked dice |
| US7511364B2 (en) * | 2004-08-31 | 2009-03-31 | Micron Technology, Inc. | Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same |
| US7606050B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Compact module system and method |
| US7542297B2 (en) | 2004-09-03 | 2009-06-02 | Entorian Technologies, Lp | Optimized mounting area circuit module system and method |
| US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
| US7579687B2 (en) | 2004-09-03 | 2009-08-25 | Entorian Technologies, Lp | Circuit module turbulence enhancement systems and methods |
| US7289327B2 (en) | 2006-02-27 | 2007-10-30 | Stakick Group L.P. | Active cooling methods and apparatus for modules |
| US20060050492A1 (en) | 2004-09-03 | 2006-03-09 | Staktek Group, L.P. | Thin module system and method |
| US7511968B2 (en) | 2004-09-03 | 2009-03-31 | Entorian Technologies, Lp | Buffered thin module system and method |
| US7324352B2 (en) | 2004-09-03 | 2008-01-29 | Staktek Group L.P. | High capacity thin module system and method |
| US7606049B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Module thermal management system and method |
| US7606040B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Memory module system and method |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US7468893B2 (en) | 2004-09-03 | 2008-12-23 | Entorian Technologies, Lp | Thin module system and method |
| US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
| US7446410B2 (en) | 2004-09-03 | 2008-11-04 | Entorian Technologies, Lp | Circuit module with thermal casing systems |
| US7522421B2 (en) | 2004-09-03 | 2009-04-21 | Entorian Technologies, Lp | Split core circuit module |
| US7616452B2 (en) | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
| EP1655778A1 (en) * | 2004-11-09 | 2006-05-10 | Optimum Care International Tech. Inc. | Chip package structure |
| US7309914B2 (en) | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
| CN2779618Y (zh) * | 2005-01-21 | 2006-05-10 | 资重兴 | 可层叠的封装芯片结构改良 |
| US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| JP5007494B2 (ja) * | 2005-07-04 | 2012-08-22 | セイコーエプソン株式会社 | 電子デバイスの製造方法 |
| US7576995B2 (en) | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| US20070158807A1 (en) * | 2005-12-29 | 2007-07-12 | Daoqiang Lu | Edge interconnects for die stacking |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7508058B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7608920B2 (en) | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| JP4857791B2 (ja) * | 2006-02-01 | 2012-01-18 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
| US7511969B2 (en) | 2006-02-02 | 2009-03-31 | Entorian Technologies, Lp | Composite core circuit module system and method |
| US8471374B2 (en) * | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
| US7981702B2 (en) * | 2006-03-08 | 2011-07-19 | Stats Chippac Ltd. | Integrated circuit package in package system |
| SG135979A1 (en) * | 2006-03-08 | 2007-10-29 | Micron Technology Inc | Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods |
| SG139573A1 (en) | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
| KR100833183B1 (ko) * | 2006-09-21 | 2008-05-28 | 삼성전자주식회사 | 적층형 반도체 패키지 |
| US7468553B2 (en) | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| SG149726A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
| SG150396A1 (en) | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
| US7868471B2 (en) * | 2007-09-13 | 2011-01-11 | Stats Chippac Ltd. | Integrated circuit package-in-package system with leads |
| US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
| US8227908B2 (en) * | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
| TWI411139B (zh) | 2009-07-16 | 2013-10-01 | 成康資本有限公司 | 上下電極ｌｅｄ封裝 |
| USD648290S1 (en) * | 2010-06-08 | 2011-11-08 | Miyoshi Electronics Corporation | Semiconductor device |
| TW201212187A (en) * | 2010-09-02 | 2012-03-16 | Hon Hai Prec Ind Co Ltd | Chip |
| US8692377B2 (en) * | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
| CN105904099B (zh) * | 2016-05-09 | 2017-09-29 | 环维电子(上海)有限公司 | 一种sip模组的制造方法、银胶沟槽的切割方法及系统 |
| EP3331007A1 (en) * | 2016-12-05 | 2018-06-06 | Melexis Technologies SA | Integrated circuit package comprising lead frame |
| CN109950214A (zh) * | 2017-12-20 | 2019-06-28 | 安世有限公司 | 芯片级封装半导体器件及其制造方法 |
| JP2021174954A (ja) * | 2020-04-30 | 2021-11-01 | Tdk株式会社 | 電子部品、電子部品の製造方法、電子部品パッケージ |
| JP1741185S (ja) * | 2022-11-01 | 2023-04-06 | 半導体素子 | |
| USD1052545S1 (en) * | 2022-11-01 | 2024-11-26 | Rohm Co., Ltd. | Semiconductor device |
| JP1741186S (ja) * | 2022-11-01 | 2023-04-06 | 半導体素子 | |
| TWD230243S (zh) * | 2022-11-02 | 2024-03-01 | 嘉和半導體股份有限公司 新竹市東區公道五路三段1號7樓之5 (中華民國) | 半導體元件的封裝結構 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0627959Y2 (ja) * | 1988-10-20 | 1994-07-27 | ローム株式会社 | ダイオード |
| JPH0325410Y2 (ja) | 1985-08-10 | 1991-06-03 | ||
| JPS6298759A (ja) | 1985-10-25 | 1987-05-08 | Mitsubishi Electric Corp | 電子デバイス |
| JPS6441252A (en) | 1987-08-06 | 1989-02-13 | Nec Corp | Semiconductor device |
| JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
| JPH0289355A (ja) | 1988-09-27 | 1990-03-29 | Matsushita Electron Corp | 半導体装置 |
| JPH02163957A (ja) | 1988-12-16 | 1990-06-25 | Nec Corp | 半導体集積回路の樹脂封止パッケージ |
| JPH02181960A (ja) | 1989-01-09 | 1990-07-16 | Nec Corp | 樹脂封止型半導体装置 |
| DE69024313T2 (de) | 1989-10-20 | 1996-06-13 | Matsushita Electric Ind Co Ltd | Oberflächenmontierbare Netzwerkvorrichtung |
| NL9000161A (nl) * | 1990-01-23 | 1991-08-16 | Koninkl Philips Electronics Nv | Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager. |
| JP2881932B2 (ja) | 1990-03-29 | 1999-04-12 | 日本電気株式会社 | 半導体装置 |
| JPH03280566A (ja) | 1990-03-29 | 1991-12-11 | Nec Corp | 表面実装型半導体装置 |
| US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
| JPH04144264A (ja) | 1990-10-05 | 1992-05-18 | Nec Corp | 半導体装置 |
| JPH05102245A (ja) | 1991-10-11 | 1993-04-23 | Nippon Steel Corp | 半導体装置およびその製造方法 |
| JP3117828B2 (ja) * | 1992-12-28 | 2000-12-18 | ローム株式会社 | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 |
| JPH06334099A (ja) | 1993-05-19 | 1994-12-02 | Miyazaki Oki Electric Co Ltd | パッケージｉｃのｊベンドリード構造 |
| JP2560974B2 (ja) | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
| JP3238803B2 (ja) | 1993-08-24 | 2001-12-17 | ローム株式会社 | 面実装型有極性電子部品の基板実装構造 |
| JPH0766325A (ja) * | 1993-08-26 | 1995-03-10 | Rohm Co Ltd | 合成樹脂パッケージ型電子部品の構造 |
| JPH07263609A (ja) | 1994-03-17 | 1995-10-13 | Kawasaki Steel Corp | 半導体パッケージ |
| KR970010678B1 (ko) * | 1994-03-30 | 1997-06-30 | 엘지반도체 주식회사 | 리드 프레임 및 이를 이용한 반도체 패키지 |
| JPH088389A (ja) | 1994-04-20 | 1996-01-12 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
| US6066514A (en) * | 1996-10-18 | 2000-05-23 | Micron Technology, Inc. | Adhesion enhanced semiconductor die for mold compound packaging |
| JP3417095B2 (ja) | 1994-11-21 | 2003-06-16 | 富士通株式会社 | 半導体装置 |
| DE4446566A1 (de) | 1994-12-24 | 1996-06-27 | Telefunken Microelectron | Mehrpoliges, oberflächenmontierbares, elektronisches Bauelement |
| KR100214463B1 (ko) | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
| US5877561A (en) * | 1995-07-28 | 1999-03-02 | Lg Semicon Co., Ltd. | Plate and column type semiconductor package having heat sink |
| US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
| JPH09260568A (ja) | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3280566B2 (ja) | 1996-04-16 | 2002-05-13 | 大阪瓦斯株式会社 | 炊飯器における米飯の保温方法及び炊飯器 |
| US5818107A (en) | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
| JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
| US5986209A (en) * | 1997-07-09 | 1999-11-16 | Micron Technology, Inc. | Package stack via bottom leaded plastic (BLP) packaging |
| JP3283456B2 (ja) | 1997-12-08 | 2002-05-20 | オリンパス光学工業株式会社 | 超音波画像診断装置及び超音波画像処理方法 |
| JP2000133761A (ja) * | 1998-08-20 | 2000-05-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-07-24 JP JP20973298A patent/JP3842444B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-29 US US09/301,345 patent/US6433418B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040784A (ja) | 2000-02-08 |
| US6433418B1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3842444B2 (ja) | 半導体装置の製造方法 | |
| JP4062358B2 (ja) | Ｌｅｄ装置 | |
| JPH113970A (ja) | 半導体装置 | |
| JP2013239644A (ja) | 半導体発光装置 | |
| CN103703871A (zh) | 配线基板和多片式配线基板 | |
| JP2015060917A (ja) | 半導体装置およびその製造方法 | |
| JP6577373B2 (ja) | リードフレーム及びその製造方法、半導体装置 | |
| JP5295146B2 (ja) | 電力用半導体装置およびその製造方法 | |
| CN215771133U (zh) | 封装体及引线框架 | |
| JP6597476B2 (ja) | 配線基体の製造方法並びに配線基体及びそれを用いた発光装置。 | |
| CN111816625B (zh) | 多层芯片堆叠结构和多层芯片堆叠方法 | |
| JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
| TW202341383A (zh) | 具複合式針腳結構的封裝元件及其製法 | |
| JP4572984B2 (ja) | レーザ溶接構造およびレーザ溶接方法 | |
| JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR20240043156A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102197642B1 (ko) | 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법 | |
| JP5095957B2 (ja) | 回路装置の製造方法 | |
| JP3469168B2 (ja) | 配線基板及び半導体装置 | |
| JP3231129B2 (ja) | 積層半導体装置ならびにその製造方法 | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JPS62169461A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |