JP3865818B2 - アクティブマトリクス基板の製法 - Google Patents
アクティブマトリクス基板の製法 Download PDFInfo
- Publication number
- JP3865818B2 JP3865818B2 JP09432996A JP9432996A JP3865818B2 JP 3865818 B2 JP3865818 B2 JP 3865818B2 JP 09432996 A JP09432996 A JP 09432996A JP 9432996 A JP9432996 A JP 9432996A JP 3865818 B2 JP3865818 B2 JP 3865818B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- electrode
- layer
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置などに用いられるアクティブマトリクス基板の製法に関する。
【０００２】
【従来の技術】
図６および図７は、従来のアクティブマトリクス基板の製法においてコンタクト層を形成する工程を示す工程断面説明図である。
【０００３】
従来のアクティブマトリクス基板の平面形状は図１に示す本発明のアクティブマトリクス基板の平面形状と同様であるので、図１を参照しつつ、図６および図７にもとづいて、かかる従来の製法を説明する。図６は図１に示すＸ−Ｘ線断面であり、図７は図１に示すＹ−Ｙ線断面図である。図６および図７において１はガラス基板、２はゲート電極、３はゲート絶縁膜、４は半導体層、５はチャネル保護絶縁膜、６は第１のコンタクト層６ａおよび第２のコンタクト層６ｂからなるコンタクト層、７は上層ソース電極７ａおよび下層ソース電極７ｂからなるソース電極、８は上層ドレイン電極８ａおよび下層ドレイン電極８ｂからなるドレイン電極、１０は導電性反応層、ＡＬはアルミニウム膜、ＨＦは耐熱性金属膜をそれぞれ示している。図６（ａ）および図７（ａ）に示すように、まずガラス基板１上にフォトマスクを用いてスパッタリング法によって所定のパターンに、クロムからなるゲート電極２を形成し、ついで、ゲート電極２を覆うようにしてガラス基板１の全面にチッ化シリコンからなるゲート絶縁膜３を形成する。つぎにゲート絶縁膜３を介して前記ゲート電極の上層にあって、かつ、ゲート電極とほぼ同じ大きさでほぼ同じ位置、すなわち、ゲート電極の領域と同じ領域にａ−Ｓｉからなる半導体層４を形成し、該半導体層４の上に、チッ化シリコンからなるチャネル保護絶縁膜５をパターン形成する。このとき、チャネル保護絶縁膜５は、半導体層４と同じ長さで、かつ、半導体層４より小さい幅を有しており、半導体層４の中央部に形成されているので、チャネル保護絶縁膜５の両側に半導体層４が露出するようになっている。そののち、図６（ｂ）および図７（ｂ）に示すように、前記半導体層４の露出した部分にチャネル保護絶縁膜５の上方よりリンイオンを注入したのち、図６（ｃ）に示すように、レジストパターン１２（図７（ｃ）にはあらわれない）を用いてエッチングして半導体層４を、チャネル保護絶縁膜５の大きさにあわせてパターン形成し、これにより第１のコンタクト層６ａおよび第２のコンタクト層６ｂを形成する。すなわち、チャネル保護絶縁膜５によって覆われることなく露出している半導体層４の２つの領域のうち、画素電極９（図１参照）に近い方の領域が第１のコンタクト層６ａ、画素電極９（図１参照）から遠い方の領域が第２のコンタクト層６ａとなる。このようにして、半導体層４に接する第１のコンタクト層６ａおよび第２のコンタクト層６ｂをパターン形成する。
【０００４】
つぎに、このようにしてパターン形成された第１のコンタクト層６ａの上層および第２のコンタクト層６ｂの上層に、クロムなどの耐熱性金属単一膜、または図６（ｄ）および図６（ｅ）に示すように、アルミニウム膜ＡＬと耐熱性金属膜ＨＦとの二層膜からなるソース電極７およびドレイン電極８をパターン形成したのちアルミニウム膜ＡＬおよび耐熱性金属膜ＨＦのチャネル保護絶縁膜部分をエッチングによりパターン除去する。
【０００５】
ここではソース電極７およびドレイン電極８は図６（ｅ）に示すように、前記二層膜からなる。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【０００６】
これによって、薄膜トランジスタ（thin film transistor、以下、単にＴＦＴという）が作製され、ドレイン電極に画素電極９が電気的に接続される。
【０００７】
【発明が解決しようとする課題】
ところで、前述の手順で第１のコンタクト層６ａおよび第２のコンタクト層６ｂを形成するばあいは、ソース電極７およびドレイン電極８をパターン形成したのちに、図７（ｄ）および図７（ｅ）に示すように、露出した半導体層４の側面に耐熱性金属膜ＨＦと半導体層４との反応により生成した導電性反応層１０（図６（ｄ）と図６（ｅ）にも図示されている）が形成される。
【０００８】
このため、この導電性反応層１０はソース電極７およびドレイン電極８をパターン形成したのちに画素電極９、ソース電極７およびドレイン電極８を損傷することなく除去する必要がある。その除去方法として、強酸系ウェットエッチングの使用は困難なばあいが多く、フッ素系ガスによるアモルファスシリコン（以下、単にａ−Ｓｉという）ドライエッチングなどに制限される。しかし、半導体層４の側面にできた導電性反応層１０の除去はＲＩＥ（reactive ion etching）法によるエッチングでも完全ではなく、半導体層４側面をリークパスとする電流リークが発生し、ＴＦＴ特性が劣化するという欠点がある。
【０００９】
このような欠点を解決するためには、フッ素系ガスによるドライエッチが容易な反応層を形成しうるチタン、タンタル、タングステンおよびモリブデンのごとき耐熱性金属またはその合金膜をソース電極およびドレイン電極の下層に使用すればよい。しかるに、この方法によれば選択しうる耐熱性金属膜材料の種類が限られ、プロセスの選択についての柔軟性が少なくなり、また導電性反応層１０を除去するプロセスが余分に必要になるなどの問題があり、ＴＦＴ特性が劣化することなく低コストのアクティブマトリクス基板をうる有効な方法は実現されていない。
【００１０】
本発明はこのような従来技術の課題を解決するものであり、製造プロセスの簡略化を図れた上で、良好なＴＦＴ特性がえられるアクティブマトリクス基板の製法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明にかかわるアクティブマトリクス基板の製法は、絶縁基板上にゲート電極、半導体層、ドレイン電極、ソース電極および画素電極が設けられたアクティブマトリクス基板の製法であって、
該絶縁基板上に該ゲート電極を形成する工程と、該ゲート電極を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して該ゲート電極上に該ゲート電極と同じ領域に該半導体層を形成する工程と、
該半導体層上の中央部において該半導体層と同じ長さで該半導体層よりも小さい幅を有しており、その両側にそれぞれ該半導体層が露出する箇所を有するようなチャネル保護絶縁膜を形成する工程と、
該チャネル保護絶縁膜を形成後、該半導体層の該チャネル保護絶縁膜に覆われていない領域のうち、画素電極に近い方の領域に第１のコンタクト層を形成し、該画素電極から遠い方の領域に第２のコンタクト層を形成する工程と、
該チャネル保護絶縁膜の該画素電極に近い部分と該第１のコンタクト層と該ゲート絶縁膜の該第１のコンタクト層に近い部分とを覆う該ドレイン電極と、該チャネル保護絶縁膜の該画素電極から遠い部分と該第２のコンタクト層と該ゲート絶縁膜の該第２のコンタクト層に近い部分とを覆う該ソース電極とを形成する工程と、
該ドレイン電極に接続する画素電極を形成する工程とを備えた製法であって、
該第１コンタクト層と第２コンタクト層とを形成する工程よりも後で、かつ、該ソース電極と該ドレイン電極とを形成する工程よりも前において、
前記チャネル保護絶縁膜と、前記半導体層の該チャネル保護膜に覆われていない領域のうち、少なくとも前記第１のコンタクト層と前記第２のコンタクト層を覆うレジストパターンを形成し、該レジストパターンで覆われない領域における該チャネル保護膜の下層に該半導体層のサイドエッチングが入るようにエッチング加工する工程を備えたことを特徴とする。
【００１２】
また、前記エッチング加工がＳＦ6ガスを用いるプラズマエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１３】
また、前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１４】
また、前記エッチング加工がＣＦ4ガスを用いるプラズマエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１５】
また、前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１６】
また、前記エッチング加工がＨＮＯ3−ＨＦ系ウェットエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１７】
また前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１８】
このようにして、半導体層に接する第１および第２のコンタクト層（以下、単にコンタクト層ということがある）をパターン形成する際に、Ｓｉ／ＳｉＮ選択比が大きく、かつ、パターン端面部のチャネル保護絶縁膜下の半導体層に約０．１μｍ以上のサイドエッチングが入るように加工することで、ＴＦＴにおけるリークパスとなる半導体層側面での耐熱性金属膜との接触がなくなるので、その結果、導電性反応層が生ずることがなくなり、そのことによって本発明の目的が達成される。
【００１９】
【発明の実施の形態】
前述したように、半導体層に接するコンタクト層をパターン形成する際に、チャネル保護絶縁膜下の半導体層にサイドエッチを入れひさし構造とすると、ＴＦＴにおけるリークパスとなる半導体層側面での耐熱性金属膜との接触がなくなる。したがって、ソース電極およびドレイン電極をパターニングしたのちでも半導体層側面に耐熱性金属膜との反応により生成した導電性反応層はできず、ＴＦＴリーク電流を格段に低減できる。
【００２０】
本発明の方法によればＳＦ6ガスの代わりにＣＦ4ガスを用いても同様な効果が期待できる。
【００２１】
また、ドライエッチングの代わりにＨＮＯ3−ＨＦ系ウェットエッチングを用いても同様な効果が期待できる。
【００２２】
さらに、イオン注入の代わりにリンドープした半導体層を使用したばあいでも同様の効果が期待できる。
【００２３】
【実施例】
以下、添付図を参照しながら本発明にかかわる実施例をさらに詳しく説明する。
【００２４】
実施例１
図１、図２および図３は本発明のアクティブマトリクス基板の製法にかかわる一実施例を示しており、このうち、図１は本発明の方法によって作成されるアクティブマトリクス基板の平面構造を示す平面概略説明図であり、製造工程中のその断面構造の変化を図１のＸ−Ｘ線断面にしたがって示した工程断面説明図が図２（ａ）〜（ｅ）であり、図１のＹ−Ｙ線断面にしたがって示した工程断面説明図が図３（ａ）〜（ｅ）である。図１、図２および図３において、従来例のアクティブマトリクス基板と同一の部分には同一の符号を用いて示した。さらに、１２はレジストパターンを示している。以下、図１、図２および図３にしたがってその詳細を説明する。
【００２５】
まず、図２（ａ）および図３（ａ）に示すように、スパッタリング法によってガラス基板１の上にクロムを１００〜４００ｎｍの厚さで堆積する。ついで、フォトマスクを用いてクロム層の上にクロムからなるゲート電極２をスパッタリング法によってパターン形成する。つぎに、ゲート電極２を覆うようにしてガラス基板１の全面に、プラズマＣＶＤ法によってチッ化シリコンからなる厚さ２００〜５００ｎｍのゲート絶縁膜３を形成する。つぎに、厚さ２０〜１００ｎｍのａ−Ｓｉからなる半導体層４をゲート絶縁膜３を介して前記ゲート電極２の上層にあって、かつ、ゲート電極２とほぼ同じ大きさでほぼ同じ位置、すなわち、ゲート電極２と同じ領域に形成したのちチッ化シリコンからなる厚さ１００〜３００ｎｍのチャネル保護絶縁膜５をさらにＣＶＤ法によって堆積してパターン形成する。このとき、チャネル保護絶縁膜５は、半導体層４と同じ長さで半導体層４より小さい幅を有しており、半導体層４の中央部に形成されているので、チャネル保護絶縁膜５の両側に半導体層４が露出するようになっている。さらに図２（ｂ）および図３（ｂ）に示すように、前記半導体層４の露出した部分にチャネル保護絶縁膜５の上方よりガラス基板１の全面にわたってリンイオンを注入したのち、レジストパターン１２（図３（ｃ）には図示されない）を用いてエッチングして半導体層４をチャネル保護絶縁膜５の大きさにあわせてパターン形成する。このようにしてチャネル保護絶縁膜５に覆われない部分の半導体層４がリンイオンの注入によってコンタクト層となり、チャネル保護絶縁膜によって覆われることなく露出している半導体層４の２つの領域のうち、画素電極に近い方の領域が第１のコンタクト層６ａ、画素電極から遠い方の領域が第２のコンタクト層６ｂである。
【００２６】
つぎに図２（ｃ）に示すように、第１のコンタクト層６ａおよび第２のコンタクト層６ｂのレジストパターン１２を形成（図３（ｃ）には図示されない）したのち、ＳＦ6ガスを用いたドライエッチングでコンタクト層６ａおよび６ｂをオーバエッチングとなるようにパターン形成する。このときに第１のコンタクト層６ａおよび第２のコンタクト層６ｂのそれぞれのレジストパターンと重畳しない部分のチャネル保護絶縁膜パターン端部の下方の半導体層４はオーバエッチング量に依存したサイドエッチングがなされて空間部１３となっており、チャネル保護絶縁膜パターン端部９下方の半導体層断面はひさし構造となる。このとき、サイドエッチングは、チャネル保護絶縁膜５の端縁から０．１μｍ以上内側まで行われる。
【００２７】
つぎに図２（ｄ）および図３（ｄ）に示すように、スパッタリング法により厚さ５０〜１００ｎｍのクロム膜ＣＲおよび厚さ２００〜４００ｎｍのアルミニウム膜ＡＬを順に前記第１のコンタクト層６ａおよび第２のコンタクト層６ｂなどを覆うようにしてガラス基板１上に全面に堆積したのち、図２（ｅ）および図３（ｅ）に示すように、クロム膜ＣＲおよびアルミニウム膜ＡＬのチャネル保護絶縁膜部分をエッチングによりパターン除去してソース電極７およびドレイン電極８を形成する。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【００２８】
ついで、ガラス基板１上に全面に厚さ５０〜１００ｎｍのインジウム錫酸化膜からなる透明電極をパターニングして画素電極９を形成する（図１参照）。これにより図１、図２（ｅ）および図３（ｅ）に示される構造のアクティブマトリクス基板が作製される。
【００２９】
なお、本実施例においてはＳＦ6ガスを用いてプラズマエッチングしてコンタクト層６ａおよび６ｂをドライエッチング加工したが、ＳＦ6ガスのかわりにＣＦ4ガスを用いてもよく、さらにはＨＮＯ3−ＨＦ系ウェットエッチングしてもよく、これらのばあいにも同等の効果をうることができる。
【００３０】
前述のように、チャネル保護絶縁膜パターンを形成し、さらにリンイオンを注入して第１および第２のコンタクト層６ａおよび６ｂを形成したのちにソース電極７とドレイン電極８を形成するため、ＴＦＴにおけるリークパスとなる半導体層側面に導電性反応層１０が生ずることがなく、ソース電極７とドレイン電極８との電流リークが発生することがないのでＴＦＴのオフ電流Ｉｏｆｆを低減することができる。
【００３１】
さらには、ソース電極７とドレイン電極８とを形成したのちに導電性反応層１０を除去する工程を行なう必要がない。したがって、工程数の削減および製造時間の短縮が図れるので、簡素化された効率のよい製造プロセスを享受できる。
【００３２】
実施例２
図４および図５は本発明の他の実施例を示しており、この実施例は、リンイオン注入の代わりにリンドープアモルファスシリコン（以下単にｎ−Ｓｉという）を用いたアクティブマトリクス基板の製法を示している。すなわち、図４および図５に示すように、まず、前述の実施例１の図２および図３に示したばあいと同様にして、スパッタリング法によってガラス基板１の上にクロム層を１００〜４００ｎｍの厚さで堆積する。ついで、フォトマスクを用いてクロム層の上にクロム層からなるゲート電極２をパターン形成する。つぎに、ゲート電極２を覆うようにしてガラス基板１の全面に、プラズマＣＶＤ法によってチッ化シリコンからなる厚さ２００〜５００ｎｍのゲート絶縁膜３、厚さ２０〜１００ｎｍの半導体層４およびチッ化シリコンからなる厚さ１００〜３００ｎｍのチャネル保護絶縁膜５を堆積する。ついで、チャネル保護絶縁膜５をパターン形成する。
【００３３】
ついで、チャネル保護絶縁膜パターンを覆うようにしてガラス基板１の全面に厚さ２０〜５０ｎｍのｎ−Ｓｉ半導体膜１１を堆積する。
【００３４】
つぎに、第１のコンタクト層６ａと第２のコンタクト層６ｂのレジストパターン１２を形成したのち、ＳＦ6ガスを用いたドライエッチングでコンタクト層をオーバエッチングとなるようにパターン形成する。このときに第１のコンタクト層６ａと第２のコンタクト層６ｂのレジストパターンと重畳しない部分のチャネル保護絶縁膜パターン端部の下方の半導体層４はオーバエッチング量に依存したサイドエッチングがなされて空間部１３となっており、チャネル保護絶縁膜パターン端部の下方の半導体層断面はひさし構造となる。このとき、サイドエッチングは、チャネル保護絶縁膜５の端縁から０．１μｍ以上内側まで行われる。
【００３５】
つぎにスパッタリング法により厚さ５０〜１００ｎｍのクロム膜ＣＲおよび厚さ２００〜４００ｎｍのアルミニウム膜ＡＬを順に前記第１のコンタクト層６ａおよび第２のコンタクト層６ｂなどを覆うようにしてガラス基板１上の全面に堆積したのち、クロム膜ＣＲおよびアルミニウム膜ＡＬのチャネル保護絶縁膜部分をエッチングによりパターン除去してソース電極７およびドレイン電極８を形成する。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【００３６】
ついで、ガラス基板１上の全面に厚さ５０〜１００ｎｍのインジウム錫酸化膜からなる透明電極をパターニングして画素電極９を形成する。これにより図１、図４（ｅ）および図５（ｅ）に示される構造のアクティブマトリクス基板が作製される。
【００３７】
この実施例２によるばあいも前記実施例１と同様の効果、すなわちａ−Ｓｉからなる半導体層４の側面に導電性反応層１０が生じないため、ソース電極７とドレイン電極８との電流リークを格段に低減できるので、ＴＦＴのオフ電流Ｉｏｆｆを低減することができる。また、工程数の削減および製造時間の短縮が図れるので、簡素化された効率のよい製造プロセスを享受できるといった効率がえられる。
【００３８】
なお、本実施例においてはＳＦ6ガスを用いてプラズマエッチングしてコンタクト層６ａおよび６ｂをドライエッチング加工したが、ＳＦ6ガスのかわりにＣＦ4ガスを用いてもよく、さらにはＨＮＯ3−ＨＦ系ウェットエッチングしてもよく、これらのばあいにも同等の効果をうることができる。
【００３９】
【発明の効果】
以上説明した本発明の方法によれば、ａ−Ｓｉからなる半導体層側面を介したソース電極とドレイン電極とのあいだの電気リークが格段に低減できるので、ＴＦＴのオフ電流Ｉｏｆｆが低減できる。それゆえ、ＴＦＴ特性の優れたアクティブマトリクス基板を実現できる。しかも、ソース電極とドレイン電極の形成後に導電性反応層を除去するプロセスが不要になる。したがって、工程数の削減および製造時間の短縮が図れるので、効率のよい製造プロセスを享受できることになる。
【図面の簡単な説明】
【図１】本発明の方法にかかわる薄膜トランジスタの平面構造を示す平面説明図である。
【図２】本発明の１実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図３】本発明の１実施例にかかわるアクティブマトリクス基板の図１に示すＹ−Ｙ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図４】本発明の他の実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図５】本発明の他の実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図６】従来のイオン注入法によるアクティブマトリクス基板の製法にもとづき、図１に示すＸ−Ｘ線断面にしたがって製造工程中における断面構造の変化を示す工程断面説明図である。
【図７】従来のイオン注入法によるアクティブマトリクス基板の製法にもとづき、図１に示すＸ−Ｘ線断面にしたがって製造工程中における断面構造の変化を示す工程断面説明図である。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 半導体層
５ チャネル保護絶縁膜
６ コンタクト層
６ａ 第１のコンタクト層
６ｂ 第２のコンタクト層
７ ソース電極
７ａ 下層ソース電極
７ｂ 上層ソース電極
８ ドレイン電極
８ａ 下層ドレイン電極
８ｂ 上層ドレイン電極
９ 画素電極
１０ 導電性反応層
１１ ｎ−Ｓｉ半導体膜
１２ レジストパターン
１３ 空間部
【発明の属する技術分野】
本発明は、液晶表示装置などに用いられるアクティブマトリクス基板の製法に関する。
【０００２】
【従来の技術】
図６および図７は、従来のアクティブマトリクス基板の製法においてコンタクト層を形成する工程を示す工程断面説明図である。
【０００３】
従来のアクティブマトリクス基板の平面形状は図１に示す本発明のアクティブマトリクス基板の平面形状と同様であるので、図１を参照しつつ、図６および図７にもとづいて、かかる従来の製法を説明する。図６は図１に示すＸ−Ｘ線断面であり、図７は図１に示すＹ−Ｙ線断面図である。図６および図７において１はガラス基板、２はゲート電極、３はゲート絶縁膜、４は半導体層、５はチャネル保護絶縁膜、６は第１のコンタクト層６ａおよび第２のコンタクト層６ｂからなるコンタクト層、７は上層ソース電極７ａおよび下層ソース電極７ｂからなるソース電極、８は上層ドレイン電極８ａおよび下層ドレイン電極８ｂからなるドレイン電極、１０は導電性反応層、ＡＬはアルミニウム膜、ＨＦは耐熱性金属膜をそれぞれ示している。図６（ａ）および図７（ａ）に示すように、まずガラス基板１上にフォトマスクを用いてスパッタリング法によって所定のパターンに、クロムからなるゲート電極２を形成し、ついで、ゲート電極２を覆うようにしてガラス基板１の全面にチッ化シリコンからなるゲート絶縁膜３を形成する。つぎにゲート絶縁膜３を介して前記ゲート電極の上層にあって、かつ、ゲート電極とほぼ同じ大きさでほぼ同じ位置、すなわち、ゲート電極の領域と同じ領域にａ−Ｓｉからなる半導体層４を形成し、該半導体層４の上に、チッ化シリコンからなるチャネル保護絶縁膜５をパターン形成する。このとき、チャネル保護絶縁膜５は、半導体層４と同じ長さで、かつ、半導体層４より小さい幅を有しており、半導体層４の中央部に形成されているので、チャネル保護絶縁膜５の両側に半導体層４が露出するようになっている。そののち、図６（ｂ）および図７（ｂ）に示すように、前記半導体層４の露出した部分にチャネル保護絶縁膜５の上方よりリンイオンを注入したのち、図６（ｃ）に示すように、レジストパターン１２（図７（ｃ）にはあらわれない）を用いてエッチングして半導体層４を、チャネル保護絶縁膜５の大きさにあわせてパターン形成し、これにより第１のコンタクト層６ａおよび第２のコンタクト層６ｂを形成する。すなわち、チャネル保護絶縁膜５によって覆われることなく露出している半導体層４の２つの領域のうち、画素電極９（図１参照）に近い方の領域が第１のコンタクト層６ａ、画素電極９（図１参照）から遠い方の領域が第２のコンタクト層６ａとなる。このようにして、半導体層４に接する第１のコンタクト層６ａおよび第２のコンタクト層６ｂをパターン形成する。
【０００４】
つぎに、このようにしてパターン形成された第１のコンタクト層６ａの上層および第２のコンタクト層６ｂの上層に、クロムなどの耐熱性金属単一膜、または図６（ｄ）および図６（ｅ）に示すように、アルミニウム膜ＡＬと耐熱性金属膜ＨＦとの二層膜からなるソース電極７およびドレイン電極８をパターン形成したのちアルミニウム膜ＡＬおよび耐熱性金属膜ＨＦのチャネル保護絶縁膜部分をエッチングによりパターン除去する。
【０００５】
ここではソース電極７およびドレイン電極８は図６（ｅ）に示すように、前記二層膜からなる。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【０００６】
これによって、薄膜トランジスタ（thin film transistor、以下、単にＴＦＴという）が作製され、ドレイン電極に画素電極９が電気的に接続される。
【０００７】
【発明が解決しようとする課題】
ところで、前述の手順で第１のコンタクト層６ａおよび第２のコンタクト層６ｂを形成するばあいは、ソース電極７およびドレイン電極８をパターン形成したのちに、図７（ｄ）および図７（ｅ）に示すように、露出した半導体層４の側面に耐熱性金属膜ＨＦと半導体層４との反応により生成した導電性反応層１０（図６（ｄ）と図６（ｅ）にも図示されている）が形成される。
【０００８】
このため、この導電性反応層１０はソース電極７およびドレイン電極８をパターン形成したのちに画素電極９、ソース電極７およびドレイン電極８を損傷することなく除去する必要がある。その除去方法として、強酸系ウェットエッチングの使用は困難なばあいが多く、フッ素系ガスによるアモルファスシリコン（以下、単にａ−Ｓｉという）ドライエッチングなどに制限される。しかし、半導体層４の側面にできた導電性反応層１０の除去はＲＩＥ（reactive ion etching）法によるエッチングでも完全ではなく、半導体層４側面をリークパスとする電流リークが発生し、ＴＦＴ特性が劣化するという欠点がある。
【０００９】
このような欠点を解決するためには、フッ素系ガスによるドライエッチが容易な反応層を形成しうるチタン、タンタル、タングステンおよびモリブデンのごとき耐熱性金属またはその合金膜をソース電極およびドレイン電極の下層に使用すればよい。しかるに、この方法によれば選択しうる耐熱性金属膜材料の種類が限られ、プロセスの選択についての柔軟性が少なくなり、また導電性反応層１０を除去するプロセスが余分に必要になるなどの問題があり、ＴＦＴ特性が劣化することなく低コストのアクティブマトリクス基板をうる有効な方法は実現されていない。
【００１０】
本発明はこのような従来技術の課題を解決するものであり、製造プロセスの簡略化を図れた上で、良好なＴＦＴ特性がえられるアクティブマトリクス基板の製法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明にかかわるアクティブマトリクス基板の製法は、絶縁基板上にゲート電極、半導体層、ドレイン電極、ソース電極および画素電極が設けられたアクティブマトリクス基板の製法であって、
該絶縁基板上に該ゲート電極を形成する工程と、該ゲート電極を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して該ゲート電極上に該ゲート電極と同じ領域に該半導体層を形成する工程と、
該半導体層上の中央部において該半導体層と同じ長さで該半導体層よりも小さい幅を有しており、その両側にそれぞれ該半導体層が露出する箇所を有するようなチャネル保護絶縁膜を形成する工程と、
該チャネル保護絶縁膜を形成後、該半導体層の該チャネル保護絶縁膜に覆われていない領域のうち、画素電極に近い方の領域に第１のコンタクト層を形成し、該画素電極から遠い方の領域に第２のコンタクト層を形成する工程と、
該チャネル保護絶縁膜の該画素電極に近い部分と該第１のコンタクト層と該ゲート絶縁膜の該第１のコンタクト層に近い部分とを覆う該ドレイン電極と、該チャネル保護絶縁膜の該画素電極から遠い部分と該第２のコンタクト層と該ゲート絶縁膜の該第２のコンタクト層に近い部分とを覆う該ソース電極とを形成する工程と、
該ドレイン電極に接続する画素電極を形成する工程とを備えた製法であって、
該第１コンタクト層と第２コンタクト層とを形成する工程よりも後で、かつ、該ソース電極と該ドレイン電極とを形成する工程よりも前において、
前記チャネル保護絶縁膜と、前記半導体層の該チャネル保護膜に覆われていない領域のうち、少なくとも前記第１のコンタクト層と前記第２のコンタクト層を覆うレジストパターンを形成し、該レジストパターンで覆われない領域における該チャネル保護膜の下層に該半導体層のサイドエッチングが入るようにエッチング加工する工程を備えたことを特徴とする。
【００１２】
また、前記エッチング加工がＳＦ6ガスを用いるプラズマエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１３】
また、前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１４】
また、前記エッチング加工がＣＦ4ガスを用いるプラズマエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１５】
また、前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１６】
また、前記エッチング加工がＨＮＯ3−ＨＦ系ウェットエッチング加工であることがサイドエッチングを確実に行うことができる点で好ましい。
【００１７】
また前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなることが好ましい。
【００１８】
このようにして、半導体層に接する第１および第２のコンタクト層（以下、単にコンタクト層ということがある）をパターン形成する際に、Ｓｉ／ＳｉＮ選択比が大きく、かつ、パターン端面部のチャネル保護絶縁膜下の半導体層に約０．１μｍ以上のサイドエッチングが入るように加工することで、ＴＦＴにおけるリークパスとなる半導体層側面での耐熱性金属膜との接触がなくなるので、その結果、導電性反応層が生ずることがなくなり、そのことによって本発明の目的が達成される。
【００１９】
【発明の実施の形態】
前述したように、半導体層に接するコンタクト層をパターン形成する際に、チャネル保護絶縁膜下の半導体層にサイドエッチを入れひさし構造とすると、ＴＦＴにおけるリークパスとなる半導体層側面での耐熱性金属膜との接触がなくなる。したがって、ソース電極およびドレイン電極をパターニングしたのちでも半導体層側面に耐熱性金属膜との反応により生成した導電性反応層はできず、ＴＦＴリーク電流を格段に低減できる。
【００２０】
本発明の方法によればＳＦ6ガスの代わりにＣＦ4ガスを用いても同様な効果が期待できる。
【００２１】
また、ドライエッチングの代わりにＨＮＯ3−ＨＦ系ウェットエッチングを用いても同様な効果が期待できる。
【００２２】
さらに、イオン注入の代わりにリンドープした半導体層を使用したばあいでも同様の効果が期待できる。
【００２３】
【実施例】
以下、添付図を参照しながら本発明にかかわる実施例をさらに詳しく説明する。
【００２４】
実施例１
図１、図２および図３は本発明のアクティブマトリクス基板の製法にかかわる一実施例を示しており、このうち、図１は本発明の方法によって作成されるアクティブマトリクス基板の平面構造を示す平面概略説明図であり、製造工程中のその断面構造の変化を図１のＸ−Ｘ線断面にしたがって示した工程断面説明図が図２（ａ）〜（ｅ）であり、図１のＹ−Ｙ線断面にしたがって示した工程断面説明図が図３（ａ）〜（ｅ）である。図１、図２および図３において、従来例のアクティブマトリクス基板と同一の部分には同一の符号を用いて示した。さらに、１２はレジストパターンを示している。以下、図１、図２および図３にしたがってその詳細を説明する。
【００２５】
まず、図２（ａ）および図３（ａ）に示すように、スパッタリング法によってガラス基板１の上にクロムを１００〜４００ｎｍの厚さで堆積する。ついで、フォトマスクを用いてクロム層の上にクロムからなるゲート電極２をスパッタリング法によってパターン形成する。つぎに、ゲート電極２を覆うようにしてガラス基板１の全面に、プラズマＣＶＤ法によってチッ化シリコンからなる厚さ２００〜５００ｎｍのゲート絶縁膜３を形成する。つぎに、厚さ２０〜１００ｎｍのａ−Ｓｉからなる半導体層４をゲート絶縁膜３を介して前記ゲート電極２の上層にあって、かつ、ゲート電極２とほぼ同じ大きさでほぼ同じ位置、すなわち、ゲート電極２と同じ領域に形成したのちチッ化シリコンからなる厚さ１００〜３００ｎｍのチャネル保護絶縁膜５をさらにＣＶＤ法によって堆積してパターン形成する。このとき、チャネル保護絶縁膜５は、半導体層４と同じ長さで半導体層４より小さい幅を有しており、半導体層４の中央部に形成されているので、チャネル保護絶縁膜５の両側に半導体層４が露出するようになっている。さらに図２（ｂ）および図３（ｂ）に示すように、前記半導体層４の露出した部分にチャネル保護絶縁膜５の上方よりガラス基板１の全面にわたってリンイオンを注入したのち、レジストパターン１２（図３（ｃ）には図示されない）を用いてエッチングして半導体層４をチャネル保護絶縁膜５の大きさにあわせてパターン形成する。このようにしてチャネル保護絶縁膜５に覆われない部分の半導体層４がリンイオンの注入によってコンタクト層となり、チャネル保護絶縁膜によって覆われることなく露出している半導体層４の２つの領域のうち、画素電極に近い方の領域が第１のコンタクト層６ａ、画素電極から遠い方の領域が第２のコンタクト層６ｂである。
【００２６】
つぎに図２（ｃ）に示すように、第１のコンタクト層６ａおよび第２のコンタクト層６ｂのレジストパターン１２を形成（図３（ｃ）には図示されない）したのち、ＳＦ6ガスを用いたドライエッチングでコンタクト層６ａおよび６ｂをオーバエッチングとなるようにパターン形成する。このときに第１のコンタクト層６ａおよび第２のコンタクト層６ｂのそれぞれのレジストパターンと重畳しない部分のチャネル保護絶縁膜パターン端部の下方の半導体層４はオーバエッチング量に依存したサイドエッチングがなされて空間部１３となっており、チャネル保護絶縁膜パターン端部９下方の半導体層断面はひさし構造となる。このとき、サイドエッチングは、チャネル保護絶縁膜５の端縁から０．１μｍ以上内側まで行われる。
【００２７】
つぎに図２（ｄ）および図３（ｄ）に示すように、スパッタリング法により厚さ５０〜１００ｎｍのクロム膜ＣＲおよび厚さ２００〜４００ｎｍのアルミニウム膜ＡＬを順に前記第１のコンタクト層６ａおよび第２のコンタクト層６ｂなどを覆うようにしてガラス基板１上に全面に堆積したのち、図２（ｅ）および図３（ｅ）に示すように、クロム膜ＣＲおよびアルミニウム膜ＡＬのチャネル保護絶縁膜部分をエッチングによりパターン除去してソース電極７およびドレイン電極８を形成する。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【００２８】
ついで、ガラス基板１上に全面に厚さ５０〜１００ｎｍのインジウム錫酸化膜からなる透明電極をパターニングして画素電極９を形成する（図１参照）。これにより図１、図２（ｅ）および図３（ｅ）に示される構造のアクティブマトリクス基板が作製される。
【００２９】
なお、本実施例においてはＳＦ6ガスを用いてプラズマエッチングしてコンタクト層６ａおよび６ｂをドライエッチング加工したが、ＳＦ6ガスのかわりにＣＦ4ガスを用いてもよく、さらにはＨＮＯ3−ＨＦ系ウェットエッチングしてもよく、これらのばあいにも同等の効果をうることができる。
【００３０】
前述のように、チャネル保護絶縁膜パターンを形成し、さらにリンイオンを注入して第１および第２のコンタクト層６ａおよび６ｂを形成したのちにソース電極７とドレイン電極８を形成するため、ＴＦＴにおけるリークパスとなる半導体層側面に導電性反応層１０が生ずることがなく、ソース電極７とドレイン電極８との電流リークが発生することがないのでＴＦＴのオフ電流Ｉｏｆｆを低減することができる。
【００３１】
さらには、ソース電極７とドレイン電極８とを形成したのちに導電性反応層１０を除去する工程を行なう必要がない。したがって、工程数の削減および製造時間の短縮が図れるので、簡素化された効率のよい製造プロセスを享受できる。
【００３２】
実施例２
図４および図５は本発明の他の実施例を示しており、この実施例は、リンイオン注入の代わりにリンドープアモルファスシリコン（以下単にｎ−Ｓｉという）を用いたアクティブマトリクス基板の製法を示している。すなわち、図４および図５に示すように、まず、前述の実施例１の図２および図３に示したばあいと同様にして、スパッタリング法によってガラス基板１の上にクロム層を１００〜４００ｎｍの厚さで堆積する。ついで、フォトマスクを用いてクロム層の上にクロム層からなるゲート電極２をパターン形成する。つぎに、ゲート電極２を覆うようにしてガラス基板１の全面に、プラズマＣＶＤ法によってチッ化シリコンからなる厚さ２００〜５００ｎｍのゲート絶縁膜３、厚さ２０〜１００ｎｍの半導体層４およびチッ化シリコンからなる厚さ１００〜３００ｎｍのチャネル保護絶縁膜５を堆積する。ついで、チャネル保護絶縁膜５をパターン形成する。
【００３３】
ついで、チャネル保護絶縁膜パターンを覆うようにしてガラス基板１の全面に厚さ２０〜５０ｎｍのｎ−Ｓｉ半導体膜１１を堆積する。
【００３４】
つぎに、第１のコンタクト層６ａと第２のコンタクト層６ｂのレジストパターン１２を形成したのち、ＳＦ6ガスを用いたドライエッチングでコンタクト層をオーバエッチングとなるようにパターン形成する。このときに第１のコンタクト層６ａと第２のコンタクト層６ｂのレジストパターンと重畳しない部分のチャネル保護絶縁膜パターン端部の下方の半導体層４はオーバエッチング量に依存したサイドエッチングがなされて空間部１３となっており、チャネル保護絶縁膜パターン端部の下方の半導体層断面はひさし構造となる。このとき、サイドエッチングは、チャネル保護絶縁膜５の端縁から０．１μｍ以上内側まで行われる。
【００３５】
つぎにスパッタリング法により厚さ５０〜１００ｎｍのクロム膜ＣＲおよび厚さ２００〜４００ｎｍのアルミニウム膜ＡＬを順に前記第１のコンタクト層６ａおよび第２のコンタクト層６ｂなどを覆うようにしてガラス基板１上の全面に堆積したのち、クロム膜ＣＲおよびアルミニウム膜ＡＬのチャネル保護絶縁膜部分をエッチングによりパターン除去してソース電極７およびドレイン電極８を形成する。すなわち、ソース電極７として、アルミニウムからなる下層ソース電極７ｂおよびクロムからなる上層ソース電極７ａを形成し、同様にドレイン電極８として、アルミニウムからなる下層ドレイン電極８ｂおよびクロムからなる上層ドレイン電極８ａを形成する。
【００３６】
ついで、ガラス基板１上の全面に厚さ５０〜１００ｎｍのインジウム錫酸化膜からなる透明電極をパターニングして画素電極９を形成する。これにより図１、図４（ｅ）および図５（ｅ）に示される構造のアクティブマトリクス基板が作製される。
【００３７】
この実施例２によるばあいも前記実施例１と同様の効果、すなわちａ−Ｓｉからなる半導体層４の側面に導電性反応層１０が生じないため、ソース電極７とドレイン電極８との電流リークを格段に低減できるので、ＴＦＴのオフ電流Ｉｏｆｆを低減することができる。また、工程数の削減および製造時間の短縮が図れるので、簡素化された効率のよい製造プロセスを享受できるといった効率がえられる。
【００３８】
なお、本実施例においてはＳＦ6ガスを用いてプラズマエッチングしてコンタクト層６ａおよび６ｂをドライエッチング加工したが、ＳＦ6ガスのかわりにＣＦ4ガスを用いてもよく、さらにはＨＮＯ3−ＨＦ系ウェットエッチングしてもよく、これらのばあいにも同等の効果をうることができる。
【００３９】
【発明の効果】
以上説明した本発明の方法によれば、ａ−Ｓｉからなる半導体層側面を介したソース電極とドレイン電極とのあいだの電気リークが格段に低減できるので、ＴＦＴのオフ電流Ｉｏｆｆが低減できる。それゆえ、ＴＦＴ特性の優れたアクティブマトリクス基板を実現できる。しかも、ソース電極とドレイン電極の形成後に導電性反応層を除去するプロセスが不要になる。したがって、工程数の削減および製造時間の短縮が図れるので、効率のよい製造プロセスを享受できることになる。
【図面の簡単な説明】
【図１】本発明の方法にかかわる薄膜トランジスタの平面構造を示す平面説明図である。
【図２】本発明の１実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図３】本発明の１実施例にかかわるアクティブマトリクス基板の図１に示すＹ−Ｙ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図４】本発明の他の実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図５】本発明の他の実施例にかかわるアクティブマトリクス基板の図１に示すＸ−Ｘ線断面にしたがって、製造工程中における断面構造の変化を示す工程断面説明図である。
【図６】従来のイオン注入法によるアクティブマトリクス基板の製法にもとづき、図１に示すＸ−Ｘ線断面にしたがって製造工程中における断面構造の変化を示す工程断面説明図である。
【図７】従来のイオン注入法によるアクティブマトリクス基板の製法にもとづき、図１に示すＸ−Ｘ線断面にしたがって製造工程中における断面構造の変化を示す工程断面説明図である。
【符号の説明】
１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 半導体層
５ チャネル保護絶縁膜
６ コンタクト層
６ａ 第１のコンタクト層
６ｂ 第２のコンタクト層
７ ソース電極
７ａ 下層ソース電極
７ｂ 上層ソース電極
８ ドレイン電極
８ａ 下層ドレイン電極
８ｂ 上層ドレイン電極
９ 画素電極
１０ 導電性反応層
１１ ｎ−Ｓｉ半導体膜
１２ レジストパターン
１３ 空間部
Claims (7)
- 絶縁基板上にゲート電極、半導体層、ドレイン電極、ソース電極および画素電極が設けられたアクティブマトリクス基板の製法であって、
該絶縁基板上に該ゲート電極を形成する工程と、該ゲート電極を覆うようにゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して該ゲート電極上に該ゲート電極と同じ領域に該半導体層を形成する工程と、
該半導体層上の中央部において該半導体層と同じ長さで該半導体層よりも小さい幅を有しており、その両側にそれぞれ該半導体層が露出する箇所を有するようなチャネル保護絶縁膜を形成する工程と、
該チャネル保護絶縁膜を形成後、該半導体層の該チャネル保護絶縁膜に覆われていない領域のうち、画素電極に近い方の領域に第１のコンタクト層を形成し、該画素電極から遠い方の領域に第２のコンタクト層を形成する工程と、
該チャネル保護絶縁膜の該画素電極に近い部分と該第１のコンタクト層と該ゲート絶縁膜の該第１のコンタクト層に近い部分とを覆う該ドレイン電極と、該チャネル保護絶縁膜の該画素電極から遠い部分と該第２のコンタクト層と該ゲート絶縁膜の該第２のコンタクト層に近い部分とを覆う該ソース電極とを形成する工程と、
該ドレイン電極に接続する画素電極を形成する工程とを備えた製法であって、
該第１コンタクト層と第２コンタクト層とを形成する工程よりも後で、かつ、該ソース電極と該ドレイン電極とを形成する工程よりも前において、
前記チャネル保護絶縁膜と、前記半導体層の該チャネル保護膜に覆われていない領域のうち、少なくとも前記第１のコンタクト層と前記第２のコンタクト層を覆うレジストパターンを形成し、該レジストパターンで覆われない領域における該チャネル保護膜の下層に該半導体層のサイドエッチングが入るようにエッチング加工する工程を備えたことを特徴とするアクティブマトリクス基板の製法。 - 前記エッチング加工がＳＦ6ガスを用いるプラズマエッチング加工である請求項１記載のアクティブマトリクス基板の製法。
- 前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなる請求項２記載のアクティブマトリクス基板の製法。
- 前記エッチング加工がＣＦ4ガスを用いるプラズマエッチング加工である請求項１記載のアクティブマトリクス基板の製法。
- 前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなる請求項４記載のアクティブマトリクス基板の製法。
- 前記エッチング加工がＨＮＯ3−ＨＦ系ウェットエッチング加工である請求項１記載のアクティブマトリクス基板の製法。
- 前記第１および第２のコンタクト層はｎ型シリコン膜であり、該ｎ型シリコン膜は、シリコン膜にリンがドープされて形成されてなる請求項６記載のアクティブマトリクス基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09432996A JP3865818B2 (ja) | 1996-04-16 | 1996-04-16 | アクティブマトリクス基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09432996A JP3865818B2 (ja) | 1996-04-16 | 1996-04-16 | アクティブマトリクス基板の製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005350027A Division JP2006080573A (ja) | 2005-12-02 | 2005-12-02 | アクティブマトリクス基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283763A JPH09283763A (ja) | 1997-10-31 |
| JP3865818B2 true JP3865818B2 (ja) | 2007-01-10 |
Family
ID=14107249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09432996A Expired - Fee Related JP3865818B2 (ja) | 1996-04-16 | 1996-04-16 | アクティブマトリクス基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3865818B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590925B1 (ko) * | 1999-07-30 | 2006-06-19 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터-액정표시장치의 제조방법 |
| KR100663289B1 (ko) * | 2000-11-21 | 2007-01-02 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 박막트랜지스터 제조방법 |
| JP5428404B2 (ja) * | 2009-03-09 | 2014-02-26 | カシオ計算機株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| US8629445B2 (en) * | 2011-02-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic appliance |
-
1996
- 1996-04-16 JP JP09432996A patent/JP3865818B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283763A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| TW571443B (en) | Thin film transistor and method of fabricating the same | |
| US5742363A (en) | Liquid crystal display and method for fabricating the same in which the gate electrode is formed from two layers having differing widths | |
| KR100248123B1 (ko) | 박막트랜지스터및그의제조방법 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US5978058A (en) | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor | |
| JPH04505833A (ja) | 基準構造の地形の伝搬地形による装置の自己アライメント | |
| JPH09307114A (ja) | 薄膜トランジスタ及びその製造方法及び液晶表示装置 | |
| JP3323889B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3433632B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11195704A (ja) | 半導体装置およびその製造方法 | |
| JP2000101091A (ja) | 薄膜トランジスタ | |
| JPH0864835A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3865818B2 (ja) | アクティブマトリクス基板の製法 | |
| JP3873158B2 (ja) | 表示パネル及びその製造方法 | |
| JP4044999B2 (ja) | 平面表示装置用アレイ基板、及びその製造方法 | |
| KR100719168B1 (ko) | 비정질카본을 이용한 반도체소자의 제조 방법 | |
| JP3801687B2 (ja) | 薄膜トランジスタおよびその製法 | |
| JPH08339974A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2006080573A (ja) | アクティブマトリクス基板の製法 | |
| JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター | |
| JP2002523898A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |