JP3869840B2 - 検査装置 - Google Patents

Description

本発明は、半導体装置製造ラインにおける検査技術に係り、特に、接合を有する半導体装置の製造ラインにおける検査技術に関する。

半導体素子製造過程において、電子線を用いてｐｎ接合に関する接続状態のオープン/ショート、ｐｎ接合に関するコンタクトホールの開口/非開口を検査する方法としては以下に示すものが開示されている。

特開平４−１５１８４６号公報には、ｐｎ接合の接続部のオープン/ショート欠陥を電位コントラスト像から求めることが開示されている。

特開平１１−１２１５６１号公報には、ｐｎ接続部のコンタクト部分の開放欠陥/短絡欠陥を電位コントラスト像から求められることが開示されている。

特開２０００−２０８５７９号公報には、ｐ拡散層、ｎ拡散層上部に形成されたコンタクトホールの電気的接続性を電位コントラスト像から求められることが開示されている。

特開平４−１５１８４６号公報 特開平１１−１２１５６１号公報 特開２０００−２０８５７９号公報

半導体装置製造の前工程の途中段階においてｐｎ接合部の電気的特性を測定することが半導体装置メーカーから要求されていた。しかし、これに対する解決策については、上述した従来の技術では何ら提案されていなかった。

また、複数のプロセスを経て製造される前工程プロセスでの、プロセスに基因するプロセス変動を早期に検出して制御することについて、上述した従来の技術では提案されていなかった。

そこで、本発明の目的は、半導体装置製造の前工程の途中段階で半導体ウエハを早期に検査することを可能にし、問題点を正確に即座に把握し、また製造プロセスにいち早く対策処理を講ずることを可能にする半導体装置の検査技術を提供することにある。

本発明は、ｐｎ接合形成後に得られる電位コントラスト信号がｐｎ接合の逆バイアス電流に基因して信号強度が変化することに着目し、電位コントラスト信号から逆バイアス電流を特定することが出来る手法を見出し、この手法を用いた製造装置の条件適否の判定に用いられることを可能にした。

すなわち、工程途中段階においてｐｎ接合が形成された半導体ウエハ表面に対して、接合が逆バイアスになる条件で、所定の時間間隔で複数回電子ビームを照射し、発生した二次電子信号を検出して画像化しモニタすることによりｐｎ接合の逆バイアス帯電位の緩和時間特性を評価する。その結果、ｐｎ接合は間欠時間内に逆バイアス電流の大小に応じ帯電位が緩和するので、画像情報から二次電子信号量に相関のある輝度信号、即ち電位コントラスト信号から逆バイアス電流を特定できる。

また、本発明は、プロセスの良否判定を行う上で、半導体素子製造過程ではプロセスの調整程度により生産される素子に特性のばらつきが発生することに注目し、このばらつきを製造工程の早い段階で得られることが出来る手法を見い出したものである。すなわち、非接触でウエハ内のチップに電子ビームを照射し得られる二次電子像のコントラスト分布を用いて接合の特性となる逆バイアス電流を特定することによりプロセスの良否を判別する。

本発明は、さらに複数プロセス中から製造条件をパラメータとして変更し、プロセスの最適条件を特定する。

以下、本発明による半導体装置の検査方法および検査装置について代表的な構成例を挙げる。

本発明は、回路パターンが形成された半導体装置の基板表面に一次荷電粒子ビームを所定の間隔で複数回照射する工程と、一次荷電粒子ビームの照射により前記基板から二次的に発生する電子信号を検出する工程と、検出された前記電子信号を画像化して表示する工程と、表示された前記画像の情報から電位コントラスト信号を抽出する工程と、前記電位コントラスト信号から半導体装置の電気的特性を特定する工程とを有してなることを特徴とする。さらに、前記構成において、前記電位コントラスト信号から半導体装置の逆バイアス電流を特定する工程を含み、前記逆バイアス電流から前記半導体装置の電気的特性を特定するよう構成したことを特徴とする。

また、本発明は、前工程途中の段階において回路パターンが形成された半導体装置の基板表面に一次荷電粒子ビームを所定の間隔で複数回照射する工程と、一次荷電粒子ビームの照射により前記基板から二次的に発生する信号を検出する工程と、検出された前記信号を画像化して表示する工程と、表示された前記画像の情報から電位コントラスト信号を抽出し、電位コントラスト信号分布の標本平均および分散を求める工程と、前記電位コントラスト信号から半導体装置の電気的特性を特定する工程とを有してなることを特徴とする。さらに、前記構成において、前記電位コントラスト信号分布を前記基板中の複数箇所から抽出して求め、前記電位コントラスト信号分布から半導体装置の逆バイアス電流分布を特定する工程を含み、前記逆バイアス電流分布から前記半導体装置の電気的特性を特定するよう構成したことを特徴とする。

また、本発明は、接合形成された回路パターンを有する半導体ウエハ表面に対して、前記接合が逆バイアスになる条件で電子ビームを所定の間隔で複数回照射する工程と、前記電子ビームの照射により前記ウエハから発生する二次電子信号を検出する工程と、検出された前記二次電子信号を画像化して表示する工程と、表示された前記画像の情報から電位コントラスト信号を抽出する工程と、前記電位コントラスト信号から前記接合の逆バイアス電流を特定する工程と、前記逆バイアス電流から半導体装置の電気的特性を特定する工程とを有してなることを特徴とする。さらに、前記構成において、前記電位コントラスト信号を前記半導体ウエハ中の複数箇所から抽出して、電位コントラスト信号分布を求める工程と、前記電位コントラスト分布から前記接合の逆バイアス電流分布を特定する工程とを含み、前記逆バイアス電流に基づき半導体装置の電気的特性を特定するよう構成したことを特徴とする。

さらに、本発明は、前工程途中段階において回路パターンが形成された半導体装置の基板表面に一次荷電粒子ビームを所定の時間間隔で複数回照射する工程と、一次荷電粒子ビームの照射により前記基板表面から二次的に発生する電子信号を検出する工程と、検出された前記電子信号を画像化して表示する工程と、表示された前記画像の情報から電位コントラスト信号を抽出し、電位コントラスト信号分布を求める工程とを有してなり、かつ、電気的特性が既知である半導体装置の電位コントラスト信号分布を用いて、前記半導体装置の逆バイアス電流分布を特定し、前記半導体装置の電気的特性を特定するよう構成したことを特徴とする。

さらにまた、本発明は、電子源と、接合形成された回路パターンを有する半導体装置の基板上に電子ビームを照射するための電子ビーム照射系と、前記基板を載置するための試料台と、電子ビームを前記基板に照射して二次的に発生する電子信号を検出するための検出器と、検出された前記電子信号を画像化し表示する表示手段と、前記基板上に電子ビームを所定の間隔で複数回照射するよう制御する制御手段と、表示された前記画像の情報から電位コントラスト信号を抽出し、前記電位コントラスト信号から半導体装置の逆バイアス電流を特定する信号処理手段とを有し、前記逆バイアス電流から半導体装置の電気的特性を特定するよう構成したことを特徴とする半導体装置の検査装置を提供する。

本発明による検査技術を半導体プロセス開発へ適用することにより、従来技術では検査が不可能であった工程途中のウエハで早期に検査することを可能にし、問題点を正確に即座に把握できるようになるので、新製品等の開発効率が向上し、且つ製造コストが削減できる。

また、製造プロセスにいち早く対策処理を講ずることができ、その結果、半導体装置その他の基板の不良率を低減、開発期間の短縮、生産性を高めることができる

以下、本発明の実施例について、図面を参照しながら詳細に説明する。

（実施例１）
本実施例では、製造工程途中の半導体ウエハにおいて、逆バイアス電流を検査する検査方法および検査装置について記載する。

まず、本実施例における半導体装置の検査装置の構成を図１に示す。半導体装置の検査装置１は、電子ビーム照射系２、ステージ機構系３、ウエハ搬送系４、真空排気系５、光学顕微鏡６、制御系７、操作部８より構成されている。

電子ビーム照射系２は、電子銃９、コンデンサレンズ１０、対物レンズ１１、検出器１２、ブランキング制御電極１３、偏向器１４、ウエハ高さ検出器１５より構成されている。

ステージ機構系３は、ＸＹステージ１６およびウエハを載置するためのホルダ１７（試料台）、ホルダ１７およびウエハ１８に負の電圧を印加するためのリターディング電源１９より構成されている。ＸＹステージ１６には、レーザ測長による位置検出器が取り付けられている。

ウエハ搬送系４は、カセット載置部２０とウエハローダ２１より構成されており、ウエハホルダ１７はウエハ１８を載置した状態でローダ２１とＸＹステージ１６を行き来するようになっている。

制御系７は、信号検出系制御部２２、ビーム偏向補正制御部２３、ブランキング制御部２４、電子光学系制御部２５、ウエハ高さセンサ検出系２６、機構・ステージ制御部２７より構成されている。

操作部８は、信号処理手段として、操作画面および操作部２８、画像処理部２９、画像・検査データ保存部３０、外部サーバ３１からのデータ授受を行うデータ入力部３２、データ変換部３３より構成されている。

図１における電子ビーム照射系２の拡大図を、図２に示す。電子ビーム３４は、ブランキング制御電極１３によって、試料ウエハ１８に照射するタイミングを制御され、かつ試料ウエハ１８に照射する際には偏向器１４によって走査スピードおよび走査領域３５を制御され、走査のスピードに応じて検出器１２に信号が検出される
次に、逆バイアス電流を評価するための検査方法について、以下に詳細に説明する。

図３に、電子ビーム３４をウエハに照射した場合の作用の概念図を示す。試料の構造は、基板３６上に素子分離層３７が形成されており、この素子分離層３７により各トランジスタは分離されている。トランジスタ部は、プラグ３８を埋め込まれた穴パターンが存在し、基板３６とプラグ３８は導通しているが、プラグパターンは層間絶縁膜３９で囲われている構造となっている。そして、プラグ３８直下の基板部に、ｐｎ接合４０が形成されている。本実施例では、基板はｐ型基板を用い、プラグ埋め込み材料としてはｎ型イオンをドープしたポリシリコン膜を用いた。

このような試料に電子ビーム３４を入射する。ここで、電子ビームの照射エネルギーは、プラグ３８部の二次電子放出効率が１より大きい条件を選択する。本実施例では、照射エネルギーを５００ｅＶに設定した。また、電子ビーム電流は５００ｐＡに設定し、ビームの走査速度および信号のサンプリングクロックは１００ＭＨｚに設定した。これらの照射条件は、指定範囲内で任意に設定可能である。例えば、電子ビーム電流は１０ｐＡから要求される分解能と電子ビーム量の制限で決定される１００ｎＡの範囲で設定することが可能であり、サンプリングクロックは現実的な測定時間で制限される下限１００ｋＨｚから上限１００ＭＨｚの範囲で設定可能である。

上記の条件で試料に電子ビームを照射すると、照射した電子ビーム３４よりも多くの二次電子４１が発生する。その結果、プラグ３８部は正に帯電する。プラグ３８は基板３６に導通しているが、ｐｎ接合４０が存在し、逆バイアス状態になっているため、基板３６からの電子の供給が極めて少ない。そのため、帯電した電荷は時間をかけて緩和する。しかし、ｐｎ接合で逆バイアス電流が増大していると、基板３６から電子の供給が比較的多くなるため、プラグ３８の正の帯電が緩和する時間は短くなる。この帯電緩和時間は、プラグ３８の帯電量および逆バイアス電流量により異なる。

図４を用いて、逆バイアス電流を特定するための電子ビーム照射方法を説明する。図４は、電子ビームを同一トランジスタに複数回連続照射した場合の帯電位緩和の様子を示している。検査条件としては、加速電圧を５００Ｖ、電子ビーム電流を５ｎＡ、走査速度及びサンプリングクロックを１００ＭＨｚに設定し、１回のビーム照射でプラグ帯電電圧が飽和状態にならないようにする。この条件で、同一トランジスタに電子ビームを複数回照射する。

図４（ａ）に、電子ビームを所定の時間間隔で複数回照射したときのプラグ帯電位変化の様子を示す。縦軸はプラグの帯電位、横軸は時間を表している。図中に示す(1)、(2)、(3)、(4)の順番で逆バイアス電流（図中のリーク電流に対応）が減少している。図中の(1)に示すように、逆バイアス電流が大きい接合の場合には、間欠時間内に帯電は完全に緩和するが、図中の(2)、(3)、(4)の示すように、逆バイアス電流が小さくなるに従い、帯電は完全に緩和することなく電位は高くなる。さらに次の電子線照射が始まるので、複数回電子線を照射することで電位はさらに上昇し、この結果プラグの帯電位は(4)、(3)、(2)、(1)の順で高くなる。

また、この検査条件での(1)、(2)、(3)、(4)から放出される二次電子信号量の変化を図４（ｂ）に示す。電位コントラストの効果により、(1)のように逆バイアス電流量が大きい場合には、二次電子信号量は大きく、(2)、(3)、(4)と逆バイアス電流が小さくなるに従い、二次電子信号量は小さくなる。このように逆バイアス電流の大きさによる二次電子信号量が得られることがわかる。

ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のデータ保持時間を検査した例を挙げ説明する。ＤＲＡＭの性能は、図５に示すデータ保持時間の累積度数分布で表わされる。データ保持時間とは、電荷蓄積容量部の帯電位がｐｎ接合での逆バイアス電流、即ちリーク電流として緩和することにより帯電位を消失する時間で決定される。累積度数分布は２つの成分からなっている。リーク電流が増大してしまったビット即ちリーク不良ビットからなる裾分布４２と平均的な電気的特性をもつビットからなる主分布４３とにより形成されている。

本発明と同一出願人による特願２０００-１８７５１７号においてｐｎ接合部のリーク不良の検出対象は落ちこぼれビット（リーク不良）であり、かかる手法では主分布の特性を把握するという点については考慮されていなかった。

図６（ａ）に、ＤＲＡＭの電荷蓄積ビット接合部でのリーク電流と本検査方法で得られる二次電子信号の関係を示す。この関係よりリーク電流のある領域で電位コントラスト信号が変化する感度領域があることがわかる。この関係を利用することにより、検査結果から得られた電位コントラスト画像からパターン毎の電位コントラスト信号を抽出し、図６（ｂ）に示すように電位コントラスト分布を作成出来る。

さらに、図６（ａ）に示したリーク電流と電位コントラスト信号の関係を用いることにより、図６（ｃ）に示すようにリーク電流分布を特定することが出来る。さらにはデータをセンサアンプで検知する上で許容されている損失電荷をリーク電流分布で割ることによりデータ保持時間を特定することが可能となる。この結果を図６（ｄ）に示すように累積度数表示することで、ＤＲＡＭのデータ保持性能が容易に特定出来る。

さらに、本実施例で説明した検査装置、検査方法を用いて形成された電位コントラスト分布を高精度にリーク電流分布に特定する事例を、図７に示す。電位コントラスト信号とリーク電流信号を高精度に対応づけるために、リファレンスを作成する。ｐｎ接合形成時に本検査方法を実施し、電位コントラスト分布を測定したウエハを製造工程に再度戻し、工程完了後電気テストを実施する。この結果をリファレンスとして用いる。リファレンスにより高精度にリーク電流と電位コントラスト信号が対応づけられる。

続いて、評価サンプルをリファレンスと同一の検査条件で評価する。評価サンプルの電位コントラスト分布（図７（ａ）の４４）は、リファレンス４５により、リーク電流分布（図７（ｂ）の４４）に変換できる。このようにリファレンスを用いて電位コントラスト信号とリーク電流は対応可能となるため、電気的特性が未知な評価サンプルのリーク電流を特定することが出来る。さらに、ＤＲＡＭにおいては、従来ウエハ検査を待たなければ不可能であったデータ保持特性も容易に予測することが出来る（図７（ｃ））。

また、本検査法を実施し、電位コントラスト信号を記憶する動作を順次繰り返すことにより、指定領域の自動検査を実施できる。ウェハ面内の画像、明るさ分布等の情報は、検査後自動的に保存・出力される。

（実施例２）
この製造方法を半導体装置製造過程に適応することにより、接合形成の最適条件を従来方法より高効率に、短期間で決定することが可能となり、さらにリーク電流を最小にするプロセス条件を短期間で決定できるため、半導体装置の消費電力の低減など性能向上に効果がある。上記検査方法を半導体製造方法に適用した場合について説明する。

図８は、半導体製造工程のフローを示している。従来方法では、着工（ステップ４６）して各種工程を経て前工程を完成し（ステップ５０）、電気テストを実施（ステップ５１）してから接合プロセスの良否を判定し、接合プロセスへ対策を行ってきた（ステップ５４）。しかし、従来方法では接合形成工程（ステップ４８）を通過してからフィードバックを講じる（ステップ５４）までに１〜数ヶ月の期間を要し、例えば逆バイアス電流が増大していた場合にはその間製作された製品が不良となってしまい、大量の不良品を作り込む結果となっていた。

本発明の検査方法を接合形成の直後に実施する（ステップ５２）。この結果に基づき、直前の接合形成工程（ステップ４８）にフィードバックする（ステップ５３）ことにより、従来数ヶ月を要していた対策期間が数日に短縮されるようになり、接合プロセスの最適化を早期に実施できるようになる。本発明の検査方法および装置を適用し、短時間に効率よく正確に被検査ウエハの製造プロセス条件を決定することが可能となり、その結果、より適切なプロセスを製造工程に適用できるので製品の信頼性を向上することができる。

第２の実施例では、第１の実施例で説明した検査装置、検査方法を用いて、製造プロセスの最適化を短期間で実現し、半導体装置開発期間を短縮化した事例を、ＤＲＡＭの開発を行った結果を用いて説明する。

ＤＲＡＭの開発において、ｐｎ接合部での逆バイアス電流を早期段階で評価することは開発期間を短縮する意味で非常に効果がある。現状のプロセスの開発は、例えばｐｎ接合の不純物プロファイルの最適条件を決定する方法としては、例えばアニールの条件を温度、時間をパラメータにし、複数のプロセス条件によって製作されたウエハを電気的テストによって評価し、データ保持特性の最良、即ち逆バイアス電流の最も少ないプロセスを選択する。しかし、かかる方法であると逆バイアス電流評価、プロセスへのフィードバックまでに２、３ヶ月を要し、開発期間の短縮化の障害になっている。

本検査方法を用いて半導体製造工程途中でｐｎ接合の電気的特性を測定することによりフィードバックする期間が短縮でき開発の短縮化に貢献する。ＤＲＡＭ開発時期のｐｎ接合形成においてアニール条件を決定した例を示す。

不純物打ち込み後のアニール条件を９００℃、６０秒とした場合（条件Ａ）と、９５０℃、６０秒とした場合（条件Ｂ）、９５０℃、３０秒（条件Ｃ）のプロセス条件で製作されたｐｎ接合を有する半導体基板について、同一照射条件によって本検査方法を実施し得られた結果を〔表１〕に示す。評価したのは電位コントラスト信号分布の標本平均と分散の大きさである。標本平均が大きい値ほど逆バイアス電流が増加していることを示し、分散の値が大きいほど特性が各ビット毎でばらついていることを表している。

この結果より、条件Ｂのウエハは条件Ａと比べ電位コントラスト信号の標本平均が若干増加していることがわかる。また条件Ｂのウエハは分散が大きくなり、ｐｎ接合部の状態がウエハ面内でばらついて存在していることがわかる。さらに条件Cにおいては、条件Ａ、Ｂと比較して、標本平均値が低く、さらに分散が小さくなっていることがわかった。この結果最適なプロセスとして条件Ｃを選択した。

上記で示した事例のようにプロセス条件をｐｎ接合が形成された直後に評価することが可能となった。本発明の検査方法を導入することで、従来半年以上かかっていたｐｎ接合の形成プロセスの最適化決定の期間を短縮することが可能となった。

（実施例３）
第３の実施例では、第１の実施例で説明した検査装置、検査方法を、量産ラインの半導体製造工程においてインラインモニタリングとして用いプロセス管理を行った場合の結果及び効果を示す。トランジスタ形成時のプロセスフローを図９に示す。

ｐｎ接合形成後（ステップ５７）の第１コンタクト形成終了時（ステップ５８）及び第２コンタクト形成終了時（ステップ６０）に本検査を実施することによりプロセス管理に効果をもち、諸処プロセスにおいて不具合が発生したことを早急に検知することが出来、不具合発生プロセスを容易に類推または特定することが出来る。

第１コンタクト形成後（ステップ５８）に本検査方法を適応した事例をあげる。第１コンタクト形成後に検出されるリーク電流の不具合の原因特定は非常に困難である。ここでは不具合の発生が特徴的な分布をとる不純物拡散について説明する。

トランジスタ形成時にゲート材料としてポリシリコン以外に、アルミニウム、タングステン等金属材料が用いられている。ゲート形成はＣＶＤ法（化学気相堆積）が一般的である。金属膜堆積後はＲＩＥ（Reactive Ion Etching）等のドライエッチングによりゲートラインが形成される。この工程ではチャンバーに残留する不純物がデバイスの性能を劣化させる要因となる。具体的な原因としては、チャンバー内の残留不純物がウエハ表面に吸着し、その後の熱処理により基板内部に拡散する。ｐｎ接合部の空乏層中に存在する不純物準位により再結合電流が増加し、結果逆バイアス電流が増加する。ＤＲＡＭ等リーク電流を最低限に抑える必要のあるデバイスにおいては不純物準位を可能な限り低減することが求められるが、現在工程途中で走査電子顕微鏡により異物混入を検査する以外に、不純物を検査する方法がない。不純物混入が検知されるのはウエハ検査の結果を待たなくてはならないが、結果が出るまでに２、３ヶ月の長時間を必要とする。この間製作された半導体装置は全て不純物混入の欠陥を含んでおり、大量の不良を作り込んでいた。

以下に、本検査方法をｐｎ接合の形成直後に行った不純物混入のインラインモニタリングの結果を示す。図１０（ａ）に示す量産ラインにおいて、ＲＩＥ装置メンテナンス直後の本検査結果を示す。ＤＲＡＭメモリビット１０００００個に対して行った検査結果の電位コントラスト分布標本平均のウエハ面内分布を示す。また、図１０（ｂ）にＲＩＥ稼動一ヶ月後に本検査を実施した結果を示す。

検査結果からメンテナンス直後は、電位コントラスト信号の標本平均はウエハ面内において特徴的な分布は確認されなかったが、図１０（ｂ）においては同心円上に電位コントラスト信号が増大していることが分かる。さらに、検査済みのウエハを最終工程までプロセスを完了しウエハ検査を行った結果を、図１０（ｃ）に示す。累積度数表示した時の５０％を占めるリーク電流が１E-16[Ａ]〜１E-14[Ａ]（１０^-16［Ａ］〜１０^-14［Ａ］）まで同心円上に増加していることがわかる。

以上より、リーク電流がウエハ検査の結果と同様の傾向が得られることを見出した。従来、不純物混入によるリーク電流増加の不具合は同心円上の分布を形成することが経験的に知られており、本検査の結果は不純物混入の典型的なウエハ検査の結果と同様の傾向を示している。

上述したように、電位コントラスト分布を形成することにより容易に不具合の原因の絞り込みが可能となる。この手法を用いることによりインラインでリーク電流の増加を早い段階で検知しプロセスにフィードバック出来ることを確認した。また、原因を特定するためにこのように分布の特徴を的確に把握するために上記結果表示が必要となる。本検査方法を工程管理の手法として採用することにより、不良発生を早期に検知できるので半導体装置の生産性を高めることが出来るようになる。

さらに、本実施例では、第１の実施例で説明した検査装置、検査方法を、プロセスのインラインモニタリングとして導入し、不具合の発生したプロセスを特定した事例について説明する。

モニタの対象としたのは、第２コンタクト形成時（図９のステップ６０）の平坦化プロセスでの研磨不均一の状態である。具体的には、図９に示すように多層電極形成工程後の段階において、ｐｎ接合に接続した第１コンタクト（図９のステップ５８）にビットライン形成後(図９のステップ５９)、第２コンタクト形成時（図９のステップ６０）の平坦化工程である。

コンタクト材料を平坦化する工程としてはＣＭＰ（Chemical Mechanical Polish）が用いられる。従来ＣＭＰの研磨ムラは製造工程途中のウエハを抜き取り検査により、ウエハ面内から５点程度の検査領域において、ＳＥＭまたはＴＥＭによる断面観察を行い膜厚を評価している。しかしながら、断面検査をするためには試料作成に時間がかかるためウエハ面内の検査領域を増やすことは困難であり、また全てのウエハではなく抜き取り検査にならざるを得ず、さらに一度検査をしたウエハは工程に戻すことは不可能で廃棄処分している。

層間絶縁膜厚が不均一な場合、ＣＭＰ工程後に施されるアニール時は接合面の温度上昇に差が生じる。本検査方法をインラインモニタリングとして採用するにあたり、このアニール温度不均一性が接合の不純物プロファイルに影響を及ぼすことに注目した。

図１１（ａ）に示すのは，ウエハ面内の電位コントラスト信号分布における標本平均のウエハ面内分布である。この検査結果より標本平均一部領域に偏ったウエハ面内分布をとることがわかった。図１１（ａ）中の７１に示す方向に複数個断面試料を作成し、断面観察を行った結果を図１１（ｂ）に示す。この結果、層間絶縁膜厚の変化の傾向が、標本平均の変化の傾向に一致していることがわかった。

以上の結果より、本検査方法を研磨不具合の検出のインラインモニタリングに応用可能であることが示された。しかも従来方法に比べ短時間に行えるため、ウエハ面内分布を容易に把握することが可能となった。本検査方法はｐｎ接合のみではなく、ｐｎ接合形成に係わりのある全てのプロセスのインラインモニタリングに適応可能である。

以上のように、本発明の検査技術を用いることにより、製造工程途中のウエハで自動的に高速にウエハ面内の逆バイアス電流特性を特定することが可能になる。製造工程中にインラインモニタとして本検査を実施することにより、従来電気テストでしか評価できなかった逆バイアス電流の変動・ばらつきを早期に検知できプロセスに対策ができる。また半導体装置開発においてはｐｎ接合逆バイアス電流を早期に評価できるようになり、接合形成プロセスの条件最適化を高効率に短期間で実施でき、開発期間の短縮化に大きく貢献する。

また、以上、本発明の代表的な装置の構成および、検査方法について、具体的な検査のフローおよび各部の作用、検査条件を決定するためのフロー、そして、検査および検査条件設定方法の実施例について説明してきたが、本発明の範囲を逸脱しない範囲で請求項目に掲げた複数の特徴を組み合わせた検査方法および検査装置についても可能である
さらに、上記実施例ではＤＲＡＭを一例として詳述したが、本発明はかかる実施例に限定されない。例えば、フラッシュメモリやＣＭＯＳなど、ｐｎ接合を有する全ての半導体装置に適応可能である。また、本発明は、電子ビームのほかに、ＦＩＢ（Focused Ion Beam）等のような荷電粒子ビームを用いても適応可能である。

本発明による半導体検査装置の一実施例の構成を示す図。 電子ビーム照射系を拡大した概念図。 検査対象を示す図。 （ａ）は検査時の電位変化を示す図、（ｂ）は検査時の二次電子信号量の変化を示す図。 ＤＲＡＭのデータ保持特性を累積度数で表した図。 （ａ）は電位コントラスト信号とリーク電流の関係を示す図、（ｂ）は電位コントラスト像から抽出したコントラスト信号分布を示す図、（ｃ）はリーク電流分布を示す図、（ｄ）はデータ保持時間特性評価結果を示す図。 （ａ）は電位コントラスト信号分布を示す図、（ｂ）はリーク電流分布を示す図、（ｃ）はＤＲＡＭデータ保持時間測定結果を示す図。 半導体製造プロセスフローを示す図。 トランジスタ製造工程を示す図。 （ａ）は電位コントラスト信号分布の標準平均のウエハ面内分布を示す図、（ｂ）は電位コントラスト信号分布の標準平均のウエハ面内分布を示す図、（ｃ）は電気テストの結果５０％を占めるリーク電流の分布を示す図。 （ａ）は電位コントラスト信号分布の標準平均のウエハ面内分布を示す図、（ｂ）は膜厚測定結果を示す図。

符号の説明

１…検査装置、２…電子光学系、３…ステージ系、４…ウエハ搬送系、５…真空排気系、６…光学顕微鏡、７…制御系、８…操作部、９…電子銃、１０…コンデンサレンズ、１１…対物レンズ、１２…検出器、１３…ブランキング制御電極、１４…偏向器、１５…高さセンサ、１６…ＸＹステージ、１７…ウエハホルダ、１８…ウエハ、１９…リターディング電源、２０…ウエハカセット、２１…ウエハローダ、２２…信号検出系制御部、２３…ブランキング制御部、２４…ビーム偏向制御部、２５…電子光学系制御部、２６…高さ検出系、２７…ステージ制御部、２８…操作画面・操作部、２９…画像処理部、３０…データ保持部、３１…外部サーバ、３２…データ入力部、３３…データ変換部、３４…一次電子ビーム、３５…走査領域、３６…基板、３７…素子分離、３８…プラグ部、３９…層間絶縁膜、４０…ｐｎ接合、４１…二次電子、４２…裾分布、４３…主分布、４４…リファレンス、４５…評価サンプル、４６…インプット、４７…工程１、４８…接合形成、４９…n番目の工程、５０…前工程完成、５１…電気テスト、５２…リーク電流特定、５３…プロセスへのフィードバック、５４…プロセスへのフィードバック、５５…素子分離形成、５６…ゲート形成、５７…ｐｎ接合形成、５８…第１コンタクト形成、５９…ビット線形成、６０…第２コンタクト形成、６１…ｎ番目の工程、６２…前工程完成、６３…ＣＭＰの研磨不均一の検討（フィードバック）、６４…電位コントラスト面内分布より判断（フィードバック）、６５〜７０…膜厚測定点。

Claims (8)

1. ｐｎ接合上に形成されたプラグを含む回路パターンを形成した半導体製造工程途中の試料に電子ビームを照射する電子ビーム照射系と、
   前記試料の所定箇所に所定の時間間隔で複数回、１回のビーム照射で前記プラグの帯電電圧が飽和状態にならないような照射条件で前記電子ビームを照射するよう制御する制御手段と、
   前記電子ビームを前記試料に照射して発生する二次電子を検出する検出器と、
   検出された二次電子の信号を画像化し表示する表示手段と、
   前記画像の情報から電位コントラスト信号を抽出し、前記電位コントラスト信号の分布から前記試料の逆バイアス電流を特定する信号処理手段とを有することを特徴とする検査装置。
2. ｐｎ接合上にプラグを含む回路パターンを形成した半導体製造工程途中の試料の所定箇所に、所定の時間間隔で複数回、１回のビーム照射で前記プラグの帯電電圧が飽和状態にならないような照射条件で電子ビームを照射する電子ビーム照射系と、
   前記試料に前記電子ビームを照射して発生する二次電子を検出する検出器と、
   当該検出された二次電子の信号量から前記試料の逆バイアス電流を特定する信号処理手段とを有することを特徴とする検査装置。
3. 請求項２に記載の検査装置において、
   前記二次電子の信号を画像化し表示する表示手段を有し、
   前記信号処理手段は、前記画像の情報から電位コントラスト信号を抽出し、前記電位コントラスト信号から前記試料の逆バイアス電流を特定することを特徴とする検査装置。
4. 請求項１又は３に記載の検査装置において、
   前記画像の情報から抽出された前記電位コントラスト信号を記憶する手段を備えることを特徴とする検査装置。
5. 請求項１に記載の検査装置において、
   前記電位コントラスト信号分布を前記表示手段に表示することを特徴とする検査装置。
6. 請求項１に記載の検査装置において、
   前記信号処理手段は、前記電位コントラスト信号分布の標本平均値と分散値を算出することを特徴とする検査装置。
7. 請求項１又は２に記載の検査装置において、
   前記信号処理手段は、前記逆バイアス電流から前記ｐｎ接合の電気的特性または前記試料のリーク不良を特定することを特徴とする検査装置。
8. 請求項１又は２に記載の検査装置において、
   前記電子ビームの照射エネルギーは、前記プラグの二次電子放出効率が１より大きくなるような値であることを特徴とする検査装置。

Images