JP3874482B2 - ３相ブラシレスモータの駆動回路及び駆動ｉｃ - Google Patents
３相ブラシレスモータの駆動回路及び駆動ｉｃ Download PDFInfo
- Publication number
- JP3874482B2 JP3874482B2 JP03870297A JP3870297A JP3874482B2 JP 3874482 B2 JP3874482 B2 JP 3874482B2 JP 03870297 A JP03870297 A JP 03870297A JP 3870297 A JP3870297 A JP 3870297A JP 3874482 B2 JP3874482 B2 JP 3874482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- drive
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010363 phase shift Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 101100173419 Arabidopsis thaliana FBW1 gene Proteins 0.000 description 7
- 102100028146 F-box/WD repeat-containing protein 2 Human genes 0.000 description 7
- 101001060245 Homo sapiens F-box/WD repeat-containing protein 2 Proteins 0.000 description 7
- 101100173416 Mus musculus Btrc gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 3
- 230000012447 hatching Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/16—Circuit arrangements for detecting position
- H02P6/18—Circuit arrangements for detecting position without separate position detecting elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/16—Circuit arrangements for detecting position
- H02P6/18—Circuit arrangements for detecting position without separate position detecting elements
- H02P6/182—Circuit arrangements for detecting position without separate position detecting elements using back-emf in windings
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/15—Controlling commutation time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は例えばポータブルＭＤ（Mini Disc）装置やＶＴＲ（Video Tape Recorder）のヘッドの回転用に使用される３相ブラシレスモータの駆動回路及び駆動ＩＣ（Integrated Circuit）に関する。
【０００２】
【従来の技術】
従来の３相ブラシレスモータの駆動回路は、モータコイルによる逆起電圧（ＶU、ＶV、ＶW）とコイルの中点電圧（ＶN）をコンパレータ回路でそれぞれ比較して得られる３相の矩形波信号（ＰU、ＰV、ＰW）を直接合成して速度信号（以下「ＦＧ（frequency Generator）信号」という）とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成していた。
【０００３】
そして、ＦＧ信号を位相シフト回路で３０゜位相をずらしてフェーズ信号（ＦＧＰ）に変換し、そのフェーズ信号（ＦＧＰ）とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）により、パワートランジスタ回路等の電流供給回路から駆動電流を前記３相ブラシレスモータに供給していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の駆動回路では、モータが安定して回転している状態であれば、図４に示すように矩形波信号（ＰU、ＰV、ＰW）は安定した波形となるが、図５に示すように期間Ｔにおいて極性を反転させるブレーキ動作や４０、４１に示すようなノイズ等により逆起電圧（ＶU、ＶV、ＶW）が変動すれば、それを受けて矩形波信号（ＰU、ＰV、ＰW）も変動していた。
【０００５】
そのため、信号（ＰU、ＰV、ＰW）より生成されるＦＧ信号やドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が影響を受けてしまうので、ＦＧ信号についてはこの状態のままでは使用できなくなり、またドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）についてもモータの回転が不安定となり安定した回転特性が得られないという問題があった。尚、図４及び図５ではドライブ信号（ＤUU、ＤUL）を示し、その他のドライブ信号（ＤVU、ＤVL、ＤWU、ＤWL）を省略している。
【０００６】
本発明は上記課題を解決し、モータの回転中に極性を反転させるブレーキ動作やノイズ等があってもＦＧ信号及びドライブ信号に影響を受けることがないようにすることで、安定した回転特性が得られる３相ブラシレスモータの駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、３相ブラシレスモータに駆動電流を供給する３相ブラシレスモータの駆動回路において、前記３相ブラシレスモータの各相のコイルに発生する逆起電圧を３相のコイルの中点電圧とそれぞれ比較して矩形波信号を生成するコンパレータ回路と、前記各矩形波信号の通過をそれぞれ制御するゲート回路と、前記ゲート回路の各出力を合成することによりドライブ信号を生成するドライブ波形合成回路と、前記ゲート回路の各出力から速度信号を生成するＦＧ回路と、前記速度信号より３０゜位相がずれたフェーズ信号を生成する位相シフト回路と、前記ドライブ信号及び前記フェーズ信号により前記駆動電流を前記３相ブラシレスモータに供給する電流供給回路と、前記ドライブ信号及び前記フェーズ信号によりセレクト信号を前記ゲート回路にフィードバックするセレクタ回路を備えており、前記セレクト信号により前記ゲート回路は前記各矩形波信号のそれぞれに対して所定の期間のみ通過させている。
【００１０】
このような構成によると、駆動回路はコンパレータ回路でモータコイルの逆起電圧を中点電圧と比較して矩形波信号を生成し、その矩形波信号を合成することによりドライブ信号及びフェーズ信号を生成する。そして、ドライブ信号及びフェーズ信号により電流供給回路から駆動電流を３相ブラシレスモータに供給する。これにより、モータを駆動する。
【００１１】
また、ドライブ信号とフェーズ信号によりセレクタ回路でセレクト信号を生成し、コンパレータ回路の後段側に挿入されているゲート回路にフィードバックする。これにより、モータのロータ位置を検出する期間を除いてマスキングを行うことができ、ブレーキ動作やノイズ等のために逆起電圧が変動してもドライブ信号及びフェーズ信号に影響しないようにすることができる。
【００１２】
【発明の実施の形態】
本発明の一実施形態について図１〜図３を用いて説明する。図１は本実施形態の構成を示すブロック図である。駆動ＩＣ１１が駆動電流（ＩOU、ＩOV、ＩOW）を３相ブラシレスモータ１０に供給することによりモータ１０を駆動する。
【００１３】
モータ１０のＵ相にコイル１０Ａ、Ｖ相にコイル１０Ｂ、Ｗ相にコイル１０Ｃが設けられている。コイル１０Ａ、１０Ｂ、１０Ｃの各逆起電圧（ＶU、ＶV、ＶW）と中点電圧（ＶN）が駆動ＩＣ１１に入力され、コンパレータ回路１でそれぞれコンパレータによって比較される。そして、比較された結果得られる矩形波信号（ＰU、ＰV、ＰW）がコンパレータ回路１より出力される。ゲート回路２、３、４により各矩形波信号（ＰU、ＰV、ＰW）の通過が制御されて信号（ＭU、ＭV、ＭW）となる。
【００１４】
次いで、ドライブ波形合成回路５で信号（ＭU、ＭV、ＭW）が合成されることによりドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が生成される。例えば信号（ＤUU）は信号（ＭU）の立ち上がり時に立ち上がり、信号（ＭV）の立ち上がり時に立ち下がるように合成されている。以下ドライブ信号（ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）についても同様の手法で信号（ＭU、ＭV、ＭW）から生成される。信号（ＤUU、ＤVU、ＤWU）は互いに１２０゜ずつ位相がずれている。信号（ＤUL、ＤVL、ＤWL）についても同様に互いに１２０゜ずつ位相がずれている。信号（ＤUU）と信号（ＤUL）は１８０゜位相がずれている。
【００１５】
また、ＦＧ回路７で信号（ＭU、ＭV、ＭW）からＥｘ−ＯＲ（排他的論理和）ゲートを用いて各信号（ＭU、ＭV、ＭW）の排他的論理和をとり、それの論理否定をとることによりＦＧ信号（後述する）が生成される。ＦＧ信号は位相シフト回路８で３０゜位相がずれたフェーズ信号（ＦＧＰ）となる。位相シフト回路８は例えば遅延回路により構成されている。
【００１６】
パワートランジスタ回路６でドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）及びフェーズ信号（ＦＧＰ）によりパワートランジスタをオン、オフ制御することにより一定周期の駆動電流（ＩOU、ＩOV、ＩOW）が生成される。駆動電流（ＩOU、ＩOV、ＩOW）がそれぞれモータコイル１０Ａ、１０Ｂ、１０Ｃに供給される。尚、パワートランジスタ回路６は電流供給回路（電流供給手段）である。
【００１７】
駆動電流（ＩOU）を生成するには、例えば２個のパワートランジスタを高電位側と低電位側にそれぞれコレクタ及びエミッタが直列となるように接続し、信号（ＤUU）がローレベルのときに高電位側のトランジスタをオンし電流を送り出し、信号（ＤUL）がハイレベルのときに低電位側のトランジスタをオンして電流を吸い込むようにする。ただし、パワートランジスタ回路６ではフェーズ信号（ＦＧＰ）を駆動電流（ＩOU）の切り換えのタイミングとして用いているので、駆動電流（ＩOU）はドライブ信号（ＤUU、ＤUL）のレベル変化に対して３０゜位相がずれることとなる。駆動電流（ＩOV、ＩOW）についても同様の手法により出力される。そして、駆動電流（ＩOU、ＩOV、ＩOW）は互いに１２０゜ずつ位相がずれた信号となる。
【００１８】
また、セレクタ回路９では、後述するようにＦＧＰ信号がハイレベルであるかローレベルであるかによってドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を切り換えることにより、セレクト信号（ＦＢＵ１、ＦＢＵ２、ＦＢＶ１、ＦＢＶ２、ＦＢＷ１、ＦＢＷ２）が生成される。セレクト信号（ＦＢＵ１、ＦＢＵ２、ＦＢＶ１、ＦＢＶ２、ＦＢＷ１、ＦＢＷ２）はゲート回路２、３、４にフィードバックされ、ゲート回路２、３、４で、矩形波信号（ＰU、ＰV、ＰW）の通過を制御する。尚、ゲート回路２、３、４及びセレクタ回路９の両者を併せてマスク回路という。通過制御手段は、コンパレータ回路１、ゲート回路２、３、４、ドライブ波形合成回路５、ＦＧ回路７、位相シフト回路８及びセレクタ回路９から成る。
【００１９】
マスク回路の詳細な構成を図２に示す。セレクタ回路９に入力されるフェーズ信号（ＦＧＰ）はＮＯＴ（論理否定）ゲート９Ｍでレベルの反転が行われる。ＮＡＮＤゲート９Ａにドライブ信号（ＤUL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｂに信号（ＤWU）とフェーズ信号（ＦＧＰ）が入力される。
【００２０】
ＮＡＮＤゲート９Ｃに信号（ＤVL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｄに信号（ＤUU）と信号（ＦＧＰ）が入力される。ＮＡＮＤゲート９Ｅに信号（ＤWL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｆに信号（ＤVU）と信号（ＦＧＰ）が入力される。
【００２１】
ＡＮＤ（論理積）ゲート９Ｇで、ＮＡＮＤゲート９Ａと９Ｆより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｇから信号（ＦＢＶ２）が出力される。ＡＮＤゲート９Ｈで、ＮＡＮＤゲート９Ａと９Ｂより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｈから信号（ＦＢＵ１）が出力される。ＡＮＤゲート９Ｉで、ＮＡＮＤゲート９Ｂと９Ｃより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｉより信号（ＦＢＷ２）が出力される。
【００２２】
ＡＮＤゲート９Ｊで、ＮＡＮＤゲート９Ｃと９Ｄより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｊから信号（ＦＢＶ１）が出力される。ＡＮＤゲート９Ｋで、ＮＡＮＤゲート９Ｄと９Ｅより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｋから信号（ＦＢＵ２）が出力される。ＡＮＤゲート９Ｌで、ＮＡＮＤゲート９Ｅと９Ｆより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｌから信号（ＦＢＷ１）が出力される。
【００２３】
ゲート回路２では、ＮＯＴゲート２Ａで矩形波信号（ＰU）のレベルが反転される。そして、ＮＡＮＤゲート２Ｂで、ＮＯＴゲート２Ａより出力される信号とセレクタ回路９から送られてくる信号（ＦＢＵ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート２Ｃで、ＮＡＮＤゲート２Ｂより出力される信号と信号（ＦＢＵ２）のＮＡＮＤをとることにより、信号（ＭU）がゲート回路２より出力される。
【００２４】
ゲート回路３では、ＮＯＴゲート３Ａで矩形波信号（ＰV）のレベルが反転される。そして、ＮＡＮＤゲート３Ｂで、ＮＯＴゲート３Ａより出力される信号とセレクト信号（ＦＢＶ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート３Ｃで、ＮＡＮＤゲート３Ｂより出力される信号と信号（ＦＢＶ２）のＮＡＮＤをとることにより、信号（ＭV）がゲート回路３より出力される。
【００２５】
ゲート回路４では、ＮＯＴゲート４Ａで矩形波信号（ＰW）のレベルが反転される。そして、ＮＡＮＤゲート４Ｂで、ＮＯＴゲート４Ａより出力される信号とセレクト信号（ＦＢＷ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート４Ｃで、ＮＡＮＤゲート４Ｂより出力される信号と信号（ＦＢＷ２）のＮＡＮＤをとることにより、信号（ＭW）がゲート回路４より出力される。
【００２６】
図３にモータ１０（図１参照）の回転時の各部の信号波形を示し、駆動の様子を説明する。モータコイル１０Ａ、１０Ｂ、１０Ｃに発生した逆起電圧（ＶU、ＶV、ＶW）は駆動電流（ＩOU、ＩOV、ＩOW）により一定の周期で繰り返す。このとき、逆起電圧（ＶU、ＶV、ＶW）は互いに位相が１２０゜ずつ異なっている。そして、中点電圧（ＶN）はモータ１０の通常の動作においては逆起電圧（ＶU、ＶV、ＶW）の周期の１／３の周期で変動する電圧となる。
【００２７】
前述のようにコンパレータ回路１で逆起電圧（ＶU、ＶV、ＶW）をそれぞれ中点電圧（ＶN）と比較することにより、３相の矩形波信号（ＰU、ＰV、ＰW）が得られる。２１、２２に示すように位相を反転させるブレーキ動作のため逆起電圧（ＶU、ＶV、ＶW）の波形の反転があれば、それに応じて矩形波信号（ＰU、ＰV、ＰW）も２３、２４に示すように変動する。
【００２８】
矩形波信号（ＰU、ＰV、ＰW）を上記従来の駆動回路のように直接ドライブ波形合成回路５に入力していたのでは正常にモータ１０を動作させることができないが、本実施形態のようにコンパレータ回路１の後段側にゲート回路２、３、４を挿入して矩形波信号（ＰU、ＰV、ＰW）にマスキングを行い、信号（ＭU、ＭV、ＭW）とすることにより、正常にモータ１０を動作させることができるようになる。
【００２９】
ここでは、フェーズ信号（ＦＧＰ）がハイレベルのとき、セレクタ回路９（図２参照）は（バーＤWU）を信号（ＦＢＵ１）としてＮＡＮＤゲート２Ｂに送り、（バーＤUU）を信号（ＦＢＵ２）としてＮＡＮＤゲート２Ｃに送る。一方、信号（ＦＧＰ）がローレベルのとき、セレクタ回路９は（バーＤUL）をＮＡＮＤゲート２Ｂに送り、（バーＤWL）をＮＡＮＤゲート２Ｃに送る。
【００３０】
信号（ＦＢＵ１）と（ＦＢＵ２）の関係について説明すると、信号（ＦＢＵ１）がローレベルのとき信号（ＦＢＵ２）はハイレベルとなり、信号（ＦＢＵ２）がローレベルのとき信号（ＦＢＵ１）がハイレベルとなる。また、信号（ＦＢＵ１）及び信号（ＦＢＵ２）がともにローレベルとなることはない。
【００３１】
これにより、信号（ＦＢＵ１）がローレベルのときには矩形波信号（ＰU）のレベルに関係なく、信号（ＭU）は必ずローレベルとなる。一方、信号（ＦＢＵ２）がローレベルのときには矩形波信号（ＰU）のレベルに関係なく、信号（ＭU）は必ずハイレベルとなる。
【００３２】
つまり、矩形波信号（ＰU）の変動が信号（ＭU）に伝わるのは信号（ＦＢＵ１）及び信号（ＦＢＵ２）がともにハイレベルのときだけであり、それ以外のタイミングではノイズ等のためにどのように矩形波信号（ＰU）が変動しても、ゲート回路２によりマスクされて信号（ＭU）に伝わらない。矩形波信号（ＰU）の変動がゲート回路２を通過して信号（ＭU）に伝わる期間を例えば３０、３１に示すように網掛けで図示している。この期間は信号（ＭU）の周期の１／６となっており、信号（ＰU）の変化点を含むように繰り返される。また、この期間とこの期間の間は、信号（ＰU）の変化後のレベルを保つように制御されている。
【００３３】
同様に、セレクタ回路９より出力される信号（ＦＢＶ１、ＦＢＶ２）によりゲート回路３が矩形波信号（ＰV）の通過を制御して、矩形波信号（ＰV）の変動が信号（ＭV）に伝わるのは信号（ＦＢＶ１）及び信号（ＦＢＶ２）がともにハイレベルときだけとなる。
【００３４】
また、セレクタ回路９より出力される信号（ＦＢＷ１、ＦＢＷ２）によりゲート回路４が矩形波信号（ＰW）の通過を制御して、矩形波信号（ＰW）の変動が信号（ＭW）に伝わるのは信号（ＦＢＷ１）及び信号（ＦＢＷ２）がともにハイレベルときだけとなる。
【００３５】
矩形波信号（ＰV、ＰW）の変動が、ゲート回路３、４をそれぞれ通過して信号（ＭV、ＭW）に伝わる期間も図３において網掛けで図示している。このように各信号（ＭU、ＭV、ＭW）において網掛けで示す期間が逆起電圧の周期の１／３で発生しており、互いに期間が重複しないようになっている。
【００３６】
これにより、例えばドライブ信号（ＤUL）によりパワートランジスタ回路６（図１参照）の内部に設けられているトランジスタがオン状態からオフ状態に切り換わった瞬間に逆起電圧（ＶV）にパルス状の逆起電圧ノイズ２５が発生し、信号（ＰV）にはノイズ２６が発生するが、信号（ＭV）には前述のようにマスキングが行われているのでノイズが発生しない。そのため、ＦＧ信号やドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成するときにノイズ２５が影響しないので、モータ１０（図１参照）の動作が不安定とならない。
【００３７】
尚、パワートランジスタ回路６の内部に設けられているパワートランジスタは、フェーズ信号（ＦＧＰ）を用いてドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）より３０゜位相がずれて動作しているので、逆起電圧（ＶU、ＶV、ＶW）はドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）よりも３０゜位相がずれて誘起される。また、その他のパワートランジスタがオン状態からオフ状態に切り換わった瞬間にも同様にノイズが発生するが、これらのノイズもマスキングが行われているので信号（ＭU、ＭV、ＶW）に伝わらない。
【００３８】
また、２７に示すようにランダムに発生する外乱によりノイズが逆起電圧（ＶW）に発生しても、このノイズは信号（ＰW）には伝わるが、信号（ＦＢＷ１、ＦＢＷ２）がともにハイレベルの期間（網掛けで図示している）を除いて、信号（ＭW）には伝わらない。このように外乱によってもＦＧ信号及びドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が影響を受けないようにすることができる。
【００３９】
尚、図３において網掛けで示している期間には逆起電圧（ＶU、ＶV、ＶW）と中点電圧（ＶN）の値がクロスする時点が含まれており、このクロスする時点を検出することによりモータ１０のロータ位置を検出してＦＧ信号とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成しているので、この期間では各相の矩形波信号（ＰU、ＰV、ＰW）の変動を信号（ＭU、ＭV、ＭW）に伝える必要があるためマスキングが行われていない。この網掛けで示している期間で各矩形波信号（ＰU、ＰV、ＰW）がハイレベルからローレベルに又はローレベルからハイレベルに切り換わっている。
【００４０】
以上説明したように本実施形態では、マスク回路２〜４、９によりノイズ等による波形の乱れがマスクされ、そのマスクされた信号（ＭU、ＭV、ＭW）がドライブ波形合成回路５及びＦＧ回路７に入力されるので、外部センサを用いなくてもＦＧ信号及びドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が安定した波形となる。そのため、モータ１０の回転が安定化する。
【００４１】
尚、パワートランジスタ回路６をＩＣ１１と別途に設けることもできる。これにより、更に大型のモータ１０を駆動することもできる。また、ホールセンサ等の外部センサを用いてＦＧ信号を得るように構成されているモータでも本実施形態の駆動回路を用いることによりそのモータの回転を安定させることができる。
【００４２】
【発明の効果】
上述のように本発明によれば、セレクタ回路及びゲート回路によりマスキングが行われ、ブレーキ動作やノイズによってもモータが安定に動作するため、回転特性が向上する。また、外部センサを用いなくても安定したＦＧ信号が生成されるので、基板の実装面積を減少させることができ、コストの低減を図ることができる。そのため、このような駆動回路を有する駆動ＩＣの使用価値を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態のブロック図。
【図２】 そのゲート回路及びセレクタ回路の回路図。
【図３】 その各部の信号の波形図。
【図４】 従来の駆動回路の各部の信号の波形図。
【図５】 そのブレーキ動作やノイズによる信号の影響を示す波形図。
【符号の説明】
１ コンパレータ回路
２、３、４ ゲート回路
５ ドライブ波形合成回路
６ パワートランジスタ回路
７ ＦＧ回路
８ 位相シフト回路
９ セレクタ回路
１０ ３相ブラシレスモータ
１１ 駆動ＩＣ
【発明の属する技術分野】
本発明は例えばポータブルＭＤ（Mini Disc）装置やＶＴＲ（Video Tape Recorder）のヘッドの回転用に使用される３相ブラシレスモータの駆動回路及び駆動ＩＣ（Integrated Circuit）に関する。
【０００２】
【従来の技術】
従来の３相ブラシレスモータの駆動回路は、モータコイルによる逆起電圧（ＶU、ＶV、ＶW）とコイルの中点電圧（ＶN）をコンパレータ回路でそれぞれ比較して得られる３相の矩形波信号（ＰU、ＰV、ＰW）を直接合成して速度信号（以下「ＦＧ（frequency Generator）信号」という）とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成していた。
【０００３】
そして、ＦＧ信号を位相シフト回路で３０゜位相をずらしてフェーズ信号（ＦＧＰ）に変換し、そのフェーズ信号（ＦＧＰ）とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）により、パワートランジスタ回路等の電流供給回路から駆動電流を前記３相ブラシレスモータに供給していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の駆動回路では、モータが安定して回転している状態であれば、図４に示すように矩形波信号（ＰU、ＰV、ＰW）は安定した波形となるが、図５に示すように期間Ｔにおいて極性を反転させるブレーキ動作や４０、４１に示すようなノイズ等により逆起電圧（ＶU、ＶV、ＶW）が変動すれば、それを受けて矩形波信号（ＰU、ＰV、ＰW）も変動していた。
【０００５】
そのため、信号（ＰU、ＰV、ＰW）より生成されるＦＧ信号やドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が影響を受けてしまうので、ＦＧ信号についてはこの状態のままでは使用できなくなり、またドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）についてもモータの回転が不安定となり安定した回転特性が得られないという問題があった。尚、図４及び図５ではドライブ信号（ＤUU、ＤUL）を示し、その他のドライブ信号（ＤVU、ＤVL、ＤWU、ＤWL）を省略している。
【０００６】
本発明は上記課題を解決し、モータの回転中に極性を反転させるブレーキ動作やノイズ等があってもＦＧ信号及びドライブ信号に影響を受けることがないようにすることで、安定した回転特性が得られる３相ブラシレスモータの駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、３相ブラシレスモータに駆動電流を供給する３相ブラシレスモータの駆動回路において、前記３相ブラシレスモータの各相のコイルに発生する逆起電圧を３相のコイルの中点電圧とそれぞれ比較して矩形波信号を生成するコンパレータ回路と、前記各矩形波信号の通過をそれぞれ制御するゲート回路と、前記ゲート回路の各出力を合成することによりドライブ信号を生成するドライブ波形合成回路と、前記ゲート回路の各出力から速度信号を生成するＦＧ回路と、前記速度信号より３０゜位相がずれたフェーズ信号を生成する位相シフト回路と、前記ドライブ信号及び前記フェーズ信号により前記駆動電流を前記３相ブラシレスモータに供給する電流供給回路と、前記ドライブ信号及び前記フェーズ信号によりセレクト信号を前記ゲート回路にフィードバックするセレクタ回路を備えており、前記セレクト信号により前記ゲート回路は前記各矩形波信号のそれぞれに対して所定の期間のみ通過させている。
【００１０】
このような構成によると、駆動回路はコンパレータ回路でモータコイルの逆起電圧を中点電圧と比較して矩形波信号を生成し、その矩形波信号を合成することによりドライブ信号及びフェーズ信号を生成する。そして、ドライブ信号及びフェーズ信号により電流供給回路から駆動電流を３相ブラシレスモータに供給する。これにより、モータを駆動する。
【００１１】
また、ドライブ信号とフェーズ信号によりセレクタ回路でセレクト信号を生成し、コンパレータ回路の後段側に挿入されているゲート回路にフィードバックする。これにより、モータのロータ位置を検出する期間を除いてマスキングを行うことができ、ブレーキ動作やノイズ等のために逆起電圧が変動してもドライブ信号及びフェーズ信号に影響しないようにすることができる。
【００１２】
【発明の実施の形態】
本発明の一実施形態について図１〜図３を用いて説明する。図１は本実施形態の構成を示すブロック図である。駆動ＩＣ１１が駆動電流（ＩOU、ＩOV、ＩOW）を３相ブラシレスモータ１０に供給することによりモータ１０を駆動する。
【００１３】
モータ１０のＵ相にコイル１０Ａ、Ｖ相にコイル１０Ｂ、Ｗ相にコイル１０Ｃが設けられている。コイル１０Ａ、１０Ｂ、１０Ｃの各逆起電圧（ＶU、ＶV、ＶW）と中点電圧（ＶN）が駆動ＩＣ１１に入力され、コンパレータ回路１でそれぞれコンパレータによって比較される。そして、比較された結果得られる矩形波信号（ＰU、ＰV、ＰW）がコンパレータ回路１より出力される。ゲート回路２、３、４により各矩形波信号（ＰU、ＰV、ＰW）の通過が制御されて信号（ＭU、ＭV、ＭW）となる。
【００１４】
次いで、ドライブ波形合成回路５で信号（ＭU、ＭV、ＭW）が合成されることによりドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が生成される。例えば信号（ＤUU）は信号（ＭU）の立ち上がり時に立ち上がり、信号（ＭV）の立ち上がり時に立ち下がるように合成されている。以下ドライブ信号（ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）についても同様の手法で信号（ＭU、ＭV、ＭW）から生成される。信号（ＤUU、ＤVU、ＤWU）は互いに１２０゜ずつ位相がずれている。信号（ＤUL、ＤVL、ＤWL）についても同様に互いに１２０゜ずつ位相がずれている。信号（ＤUU）と信号（ＤUL）は１８０゜位相がずれている。
【００１５】
また、ＦＧ回路７で信号（ＭU、ＭV、ＭW）からＥｘ−ＯＲ（排他的論理和）ゲートを用いて各信号（ＭU、ＭV、ＭW）の排他的論理和をとり、それの論理否定をとることによりＦＧ信号（後述する）が生成される。ＦＧ信号は位相シフト回路８で３０゜位相がずれたフェーズ信号（ＦＧＰ）となる。位相シフト回路８は例えば遅延回路により構成されている。
【００１６】
パワートランジスタ回路６でドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）及びフェーズ信号（ＦＧＰ）によりパワートランジスタをオン、オフ制御することにより一定周期の駆動電流（ＩOU、ＩOV、ＩOW）が生成される。駆動電流（ＩOU、ＩOV、ＩOW）がそれぞれモータコイル１０Ａ、１０Ｂ、１０Ｃに供給される。尚、パワートランジスタ回路６は電流供給回路（電流供給手段）である。
【００１７】
駆動電流（ＩOU）を生成するには、例えば２個のパワートランジスタを高電位側と低電位側にそれぞれコレクタ及びエミッタが直列となるように接続し、信号（ＤUU）がローレベルのときに高電位側のトランジスタをオンし電流を送り出し、信号（ＤUL）がハイレベルのときに低電位側のトランジスタをオンして電流を吸い込むようにする。ただし、パワートランジスタ回路６ではフェーズ信号（ＦＧＰ）を駆動電流（ＩOU）の切り換えのタイミングとして用いているので、駆動電流（ＩOU）はドライブ信号（ＤUU、ＤUL）のレベル変化に対して３０゜位相がずれることとなる。駆動電流（ＩOV、ＩOW）についても同様の手法により出力される。そして、駆動電流（ＩOU、ＩOV、ＩOW）は互いに１２０゜ずつ位相がずれた信号となる。
【００１８】
また、セレクタ回路９では、後述するようにＦＧＰ信号がハイレベルであるかローレベルであるかによってドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を切り換えることにより、セレクト信号（ＦＢＵ１、ＦＢＵ２、ＦＢＶ１、ＦＢＶ２、ＦＢＷ１、ＦＢＷ２）が生成される。セレクト信号（ＦＢＵ１、ＦＢＵ２、ＦＢＶ１、ＦＢＶ２、ＦＢＷ１、ＦＢＷ２）はゲート回路２、３、４にフィードバックされ、ゲート回路２、３、４で、矩形波信号（ＰU、ＰV、ＰW）の通過を制御する。尚、ゲート回路２、３、４及びセレクタ回路９の両者を併せてマスク回路という。通過制御手段は、コンパレータ回路１、ゲート回路２、３、４、ドライブ波形合成回路５、ＦＧ回路７、位相シフト回路８及びセレクタ回路９から成る。
【００１９】
マスク回路の詳細な構成を図２に示す。セレクタ回路９に入力されるフェーズ信号（ＦＧＰ）はＮＯＴ（論理否定）ゲート９Ｍでレベルの反転が行われる。ＮＡＮＤゲート９Ａにドライブ信号（ＤUL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｂに信号（ＤWU）とフェーズ信号（ＦＧＰ）が入力される。
【００２０】
ＮＡＮＤゲート９Ｃに信号（ＤVL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｄに信号（ＤUU）と信号（ＦＧＰ）が入力される。ＮＡＮＤゲート９Ｅに信号（ＤWL）とＮＯＴゲート９Ｍより出力される信号が入力される。ＮＡＮＤゲート９Ｆに信号（ＤVU）と信号（ＦＧＰ）が入力される。
【００２１】
ＡＮＤ（論理積）ゲート９Ｇで、ＮＡＮＤゲート９Ａと９Ｆより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｇから信号（ＦＢＶ２）が出力される。ＡＮＤゲート９Ｈで、ＮＡＮＤゲート９Ａと９Ｂより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｈから信号（ＦＢＵ１）が出力される。ＡＮＤゲート９Ｉで、ＮＡＮＤゲート９Ｂと９Ｃより出力される各信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｉより信号（ＦＢＷ２）が出力される。
【００２２】
ＡＮＤゲート９Ｊで、ＮＡＮＤゲート９Ｃと９Ｄより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｊから信号（ＦＢＶ１）が出力される。ＡＮＤゲート９Ｋで、ＮＡＮＤゲート９Ｄと９Ｅより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｋから信号（ＦＢＵ２）が出力される。ＡＮＤゲート９Ｌで、ＮＡＮＤゲート９Ｅと９Ｆより出力される信号のＡＮＤをとる。これにより、ＡＮＤゲート９Ｌから信号（ＦＢＷ１）が出力される。
【００２３】
ゲート回路２では、ＮＯＴゲート２Ａで矩形波信号（ＰU）のレベルが反転される。そして、ＮＡＮＤゲート２Ｂで、ＮＯＴゲート２Ａより出力される信号とセレクタ回路９から送られてくる信号（ＦＢＵ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート２Ｃで、ＮＡＮＤゲート２Ｂより出力される信号と信号（ＦＢＵ２）のＮＡＮＤをとることにより、信号（ＭU）がゲート回路２より出力される。
【００２４】
ゲート回路３では、ＮＯＴゲート３Ａで矩形波信号（ＰV）のレベルが反転される。そして、ＮＡＮＤゲート３Ｂで、ＮＯＴゲート３Ａより出力される信号とセレクト信号（ＦＢＶ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート３Ｃで、ＮＡＮＤゲート３Ｂより出力される信号と信号（ＦＢＶ２）のＮＡＮＤをとることにより、信号（ＭV）がゲート回路３より出力される。
【００２５】
ゲート回路４では、ＮＯＴゲート４Ａで矩形波信号（ＰW）のレベルが反転される。そして、ＮＡＮＤゲート４Ｂで、ＮＯＴゲート４Ａより出力される信号とセレクト信号（ＦＢＷ１）のＮＡＮＤがとられる。そして、ＮＡＮＤゲート４Ｃで、ＮＡＮＤゲート４Ｂより出力される信号と信号（ＦＢＷ２）のＮＡＮＤをとることにより、信号（ＭW）がゲート回路４より出力される。
【００２６】
図３にモータ１０（図１参照）の回転時の各部の信号波形を示し、駆動の様子を説明する。モータコイル１０Ａ、１０Ｂ、１０Ｃに発生した逆起電圧（ＶU、ＶV、ＶW）は駆動電流（ＩOU、ＩOV、ＩOW）により一定の周期で繰り返す。このとき、逆起電圧（ＶU、ＶV、ＶW）は互いに位相が１２０゜ずつ異なっている。そして、中点電圧（ＶN）はモータ１０の通常の動作においては逆起電圧（ＶU、ＶV、ＶW）の周期の１／３の周期で変動する電圧となる。
【００２７】
前述のようにコンパレータ回路１で逆起電圧（ＶU、ＶV、ＶW）をそれぞれ中点電圧（ＶN）と比較することにより、３相の矩形波信号（ＰU、ＰV、ＰW）が得られる。２１、２２に示すように位相を反転させるブレーキ動作のため逆起電圧（ＶU、ＶV、ＶW）の波形の反転があれば、それに応じて矩形波信号（ＰU、ＰV、ＰW）も２３、２４に示すように変動する。
【００２８】
矩形波信号（ＰU、ＰV、ＰW）を上記従来の駆動回路のように直接ドライブ波形合成回路５に入力していたのでは正常にモータ１０を動作させることができないが、本実施形態のようにコンパレータ回路１の後段側にゲート回路２、３、４を挿入して矩形波信号（ＰU、ＰV、ＰW）にマスキングを行い、信号（ＭU、ＭV、ＭW）とすることにより、正常にモータ１０を動作させることができるようになる。
【００２９】
ここでは、フェーズ信号（ＦＧＰ）がハイレベルのとき、セレクタ回路９（図２参照）は（バーＤWU）を信号（ＦＢＵ１）としてＮＡＮＤゲート２Ｂに送り、（バーＤUU）を信号（ＦＢＵ２）としてＮＡＮＤゲート２Ｃに送る。一方、信号（ＦＧＰ）がローレベルのとき、セレクタ回路９は（バーＤUL）をＮＡＮＤゲート２Ｂに送り、（バーＤWL）をＮＡＮＤゲート２Ｃに送る。
【００３０】
信号（ＦＢＵ１）と（ＦＢＵ２）の関係について説明すると、信号（ＦＢＵ１）がローレベルのとき信号（ＦＢＵ２）はハイレベルとなり、信号（ＦＢＵ２）がローレベルのとき信号（ＦＢＵ１）がハイレベルとなる。また、信号（ＦＢＵ１）及び信号（ＦＢＵ２）がともにローレベルとなることはない。
【００３１】
これにより、信号（ＦＢＵ１）がローレベルのときには矩形波信号（ＰU）のレベルに関係なく、信号（ＭU）は必ずローレベルとなる。一方、信号（ＦＢＵ２）がローレベルのときには矩形波信号（ＰU）のレベルに関係なく、信号（ＭU）は必ずハイレベルとなる。
【００３２】
つまり、矩形波信号（ＰU）の変動が信号（ＭU）に伝わるのは信号（ＦＢＵ１）及び信号（ＦＢＵ２）がともにハイレベルのときだけであり、それ以外のタイミングではノイズ等のためにどのように矩形波信号（ＰU）が変動しても、ゲート回路２によりマスクされて信号（ＭU）に伝わらない。矩形波信号（ＰU）の変動がゲート回路２を通過して信号（ＭU）に伝わる期間を例えば３０、３１に示すように網掛けで図示している。この期間は信号（ＭU）の周期の１／６となっており、信号（ＰU）の変化点を含むように繰り返される。また、この期間とこの期間の間は、信号（ＰU）の変化後のレベルを保つように制御されている。
【００３３】
同様に、セレクタ回路９より出力される信号（ＦＢＶ１、ＦＢＶ２）によりゲート回路３が矩形波信号（ＰV）の通過を制御して、矩形波信号（ＰV）の変動が信号（ＭV）に伝わるのは信号（ＦＢＶ１）及び信号（ＦＢＶ２）がともにハイレベルときだけとなる。
【００３４】
また、セレクタ回路９より出力される信号（ＦＢＷ１、ＦＢＷ２）によりゲート回路４が矩形波信号（ＰW）の通過を制御して、矩形波信号（ＰW）の変動が信号（ＭW）に伝わるのは信号（ＦＢＷ１）及び信号（ＦＢＷ２）がともにハイレベルときだけとなる。
【００３５】
矩形波信号（ＰV、ＰW）の変動が、ゲート回路３、４をそれぞれ通過して信号（ＭV、ＭW）に伝わる期間も図３において網掛けで図示している。このように各信号（ＭU、ＭV、ＭW）において網掛けで示す期間が逆起電圧の周期の１／３で発生しており、互いに期間が重複しないようになっている。
【００３６】
これにより、例えばドライブ信号（ＤUL）によりパワートランジスタ回路６（図１参照）の内部に設けられているトランジスタがオン状態からオフ状態に切り換わった瞬間に逆起電圧（ＶV）にパルス状の逆起電圧ノイズ２５が発生し、信号（ＰV）にはノイズ２６が発生するが、信号（ＭV）には前述のようにマスキングが行われているのでノイズが発生しない。そのため、ＦＧ信号やドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成するときにノイズ２５が影響しないので、モータ１０（図１参照）の動作が不安定とならない。
【００３７】
尚、パワートランジスタ回路６の内部に設けられているパワートランジスタは、フェーズ信号（ＦＧＰ）を用いてドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）より３０゜位相がずれて動作しているので、逆起電圧（ＶU、ＶV、ＶW）はドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）よりも３０゜位相がずれて誘起される。また、その他のパワートランジスタがオン状態からオフ状態に切り換わった瞬間にも同様にノイズが発生するが、これらのノイズもマスキングが行われているので信号（ＭU、ＭV、ＶW）に伝わらない。
【００３８】
また、２７に示すようにランダムに発生する外乱によりノイズが逆起電圧（ＶW）に発生しても、このノイズは信号（ＰW）には伝わるが、信号（ＦＢＷ１、ＦＢＷ２）がともにハイレベルの期間（網掛けで図示している）を除いて、信号（ＭW）には伝わらない。このように外乱によってもＦＧ信号及びドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が影響を受けないようにすることができる。
【００３９】
尚、図３において網掛けで示している期間には逆起電圧（ＶU、ＶV、ＶW）と中点電圧（ＶN）の値がクロスする時点が含まれており、このクロスする時点を検出することによりモータ１０のロータ位置を検出してＦＧ信号とドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）を生成しているので、この期間では各相の矩形波信号（ＰU、ＰV、ＰW）の変動を信号（ＭU、ＭV、ＭW）に伝える必要があるためマスキングが行われていない。この網掛けで示している期間で各矩形波信号（ＰU、ＰV、ＰW）がハイレベルからローレベルに又はローレベルからハイレベルに切り換わっている。
【００４０】
以上説明したように本実施形態では、マスク回路２〜４、９によりノイズ等による波形の乱れがマスクされ、そのマスクされた信号（ＭU、ＭV、ＭW）がドライブ波形合成回路５及びＦＧ回路７に入力されるので、外部センサを用いなくてもＦＧ信号及びドライブ信号（ＤUU、ＤUL、ＤVU、ＤVL、ＤWU、ＤWL）が安定した波形となる。そのため、モータ１０の回転が安定化する。
【００４１】
尚、パワートランジスタ回路６をＩＣ１１と別途に設けることもできる。これにより、更に大型のモータ１０を駆動することもできる。また、ホールセンサ等の外部センサを用いてＦＧ信号を得るように構成されているモータでも本実施形態の駆動回路を用いることによりそのモータの回転を安定させることができる。
【００４２】
【発明の効果】
上述のように本発明によれば、セレクタ回路及びゲート回路によりマスキングが行われ、ブレーキ動作やノイズによってもモータが安定に動作するため、回転特性が向上する。また、外部センサを用いなくても安定したＦＧ信号が生成されるので、基板の実装面積を減少させることができ、コストの低減を図ることができる。そのため、このような駆動回路を有する駆動ＩＣの使用価値を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態のブロック図。
【図２】 そのゲート回路及びセレクタ回路の回路図。
【図３】 その各部の信号の波形図。
【図４】 従来の駆動回路の各部の信号の波形図。
【図５】 そのブレーキ動作やノイズによる信号の影響を示す波形図。
【符号の説明】
１ コンパレータ回路
２、３、４ ゲート回路
５ ドライブ波形合成回路
６ パワートランジスタ回路
７ ＦＧ回路
８ 位相シフト回路
９ セレクタ回路
１０ ３相ブラシレスモータ
１１ 駆動ＩＣ
Claims (3)
- ３相ブラシレスモータに駆動電流を供給する３相ブラシレスモータの駆動回路において、前記３相ブラシレスモータの各相のコイルに発生する逆起電圧を３相のコイルの中点電圧とそれぞれ比較して矩形波信号を生成するコンパレータ回路と、前記各矩形波信号の通過をそれぞれ制御するゲート回路と、前記ゲート回路の各出力を合成することによりドライブ信号を生成するドライブ波形合成回路と、前記ゲート回路の各出力から速度信号を生成するＦＧ回路と、前記速度信号より３０゜位相がずれたフェーズ信号を生成する位相シフト回路と、前記ドライブ信号及び前記フェーズ信号により前記駆動電流を前記３相ブラシレスモータに供給する電流供給回路と、前記ドライブ信号及び前記フェーズ信号によりセレクト信号を前記ゲート回路にフィードバックするセレクタ回路を備えており、前記セレクト信号により前記ゲート回路は前記各矩形波信号のそれぞれに対して所定の期間のみ通過させることを特徴とする３相ブラシレスモータの駆動回路。
- 前記各所定の期間に前記各矩形波信号がハイレベルからローレベルに又はローレベルからハイレベルに切り換わることを特徴とする請求項１に記載の３相ブラシレスモータの駆動回路。
- 請求項１又は請求項２に記載の駆動回路を有することを特徴とする３相ブラシレスモータの駆動ＩＣ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03870297A JP3874482B2 (ja) | 1997-02-24 | 1997-02-24 | ３相ブラシレスモータの駆動回路及び駆動ｉｃ |
| EP98904395A EP0989664B1 (en) | 1997-02-24 | 1998-02-18 | Driving device for three-phase brushless motor |
| KR10-1999-7007636A KR100524576B1 (ko) | 1997-02-24 | 1998-02-18 | 3상 브러시리스 전동기의 구동장치 |
| DE69832703T DE69832703T2 (de) | 1997-02-24 | 1998-02-18 | Treibervorrichtung fur einen bürstenlosen dreiphasenmotor |
| PCT/JP1998/000698 WO1998037621A1 (fr) | 1997-02-24 | 1998-02-18 | Dispositif d'entrainement pour moteur triphase sans balais |
| US09/355,985 US6316894B2 (en) | 1997-02-24 | 1998-02-18 | Driving device for three-phase brushless motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03870297A JP3874482B2 (ja) | 1997-02-24 | 1997-02-24 | ３相ブラシレスモータの駆動回路及び駆動ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10243685A JPH10243685A (ja) | 1998-09-11 |
| JP3874482B2 true JP3874482B2 (ja) | 2007-01-31 |
Family
ID=12532655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03870297A Expired - Fee Related JP3874482B2 (ja) | 1997-02-24 | 1997-02-24 | ３相ブラシレスモータの駆動回路及び駆動ｉｃ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6316894B2 (ja) |
| EP (1) | EP0989664B1 (ja) |
| JP (1) | JP3874482B2 (ja) |
| KR (1) | KR100524576B1 (ja) |
| DE (1) | DE69832703T2 (ja) |
| WO (1) | WO1998037621A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586902B2 (en) * | 2000-07-26 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Disk drive apparatus and motor |
| JP3692923B2 (ja) * | 2000-10-13 | 2005-09-07 | オムロン株式会社 | モータドライバ |
| CN1822488A (zh) * | 2000-10-27 | 2006-08-23 | 松下电器产业株式会社 | 盘片装置以及电动机 |
| JP4010912B2 (ja) * | 2002-09-04 | 2007-11-21 | ローム株式会社 | モータ駆動制御回路及びモータ駆動装置 |
| JP2004229462A (ja) * | 2003-01-27 | 2004-08-12 | Rohm Co Ltd | 電動機の制御装置 |
| JP4614728B2 (ja) * | 2004-10-14 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | モータの駆動制御装置および起動方法 |
| JP4633521B2 (ja) * | 2005-04-04 | 2011-02-16 | 株式会社ミツバ | ブラシレスモータの制御装置及び制御方法並びにモータシステム |
| KR20080028363A (ko) | 2005-06-20 | 2008-03-31 | 로무 가부시키가이샤 | 모터 구동 회로 및 이를 이용한 디스크 장치 |
| JP4860980B2 (ja) | 2005-10-20 | 2012-01-25 | ローム株式会社 | モータ駆動回路およびそれを用いたディスク装置 |
| JP4789660B2 (ja) * | 2006-03-15 | 2011-10-12 | パナソニック株式会社 | モータ駆動装置およびモータ駆動方法 |
| JP4880339B2 (ja) * | 2006-03-29 | 2012-02-22 | ローム株式会社 | モータ駆動回路および方法ならびにそれを用いたディスク装置 |
| WO2007122784A1 (ja) | 2006-03-29 | 2007-11-01 | Rohm Co., Ltd. | モータ駆動回路および方法ならびにそれを用いたディスク装置 |
| JP4877764B2 (ja) | 2006-08-01 | 2012-02-15 | ローム株式会社 | モータ駆動回路、方法およびそれらを用いたディスク装置 |
| US7855521B2 (en) | 2007-03-16 | 2010-12-21 | Rohm Co., Ltd. | Motor drive circuit |
| JP4963246B2 (ja) * | 2007-03-16 | 2012-06-27 | ローム株式会社 | モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置 |
| JP5171079B2 (ja) * | 2007-03-16 | 2013-03-27 | ローム株式会社 | モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置 |
| US7940020B2 (en) * | 2007-11-16 | 2011-05-10 | The Bergquist Torrington Company | Brushless DC motor with reduced current ripple |
| JP5566044B2 (ja) | 2008-05-22 | 2014-08-06 | ローム株式会社 | モータ駆動回路および駆動方法、および波形データの生成方法、それらを利用したハードディスク装置 |
| US8432775B2 (en) | 2008-06-13 | 2013-04-30 | Rohm Co., Ltd. | Motor driving circuit |
| JP5711910B2 (ja) * | 2010-07-29 | 2015-05-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | モータ駆動回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236865B (it) * | 1989-11-17 | 1993-04-22 | Sgs Thomson Microelectronics | Pilotaggio di un motore "brushless" multifase privo di sensori di posizione del rotore, impiegando un sistema di filtraggio digitale |
| US5017845A (en) * | 1990-10-05 | 1991-05-21 | Sgs-Thomson Microelectronics, Inc. | Brushless direct current motor starting and operating apparatus and method |
| US5517095A (en) * | 1991-10-03 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for operating polyphase DC motors using a PWM chopping signal in zero crossing determination |
| US5306988A (en) * | 1991-10-03 | 1994-04-26 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for operating polyphase dc motors |
| US5221881A (en) * | 1991-10-03 | 1993-06-22 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for operating polyphase DC motors |
| JP3348296B2 (ja) * | 1992-07-31 | 2002-11-20 | ソニー株式会社 | センサレスモータの駆動装置 |
| US5451832A (en) * | 1993-07-01 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Method and circuitry for drag braking a polyphase DC motor |
| JP3355793B2 (ja) * | 1994-07-21 | 2002-12-09 | 松下電器産業株式会社 | ブラシレスモータの駆動装置 |
| JPH08182379A (ja) * | 1994-12-26 | 1996-07-12 | Fujitsu General Ltd | ブラシレスモータの回転子位置検出方法およびその装置 |
| JPH08251978A (ja) * | 1995-03-08 | 1996-09-27 | Matsushita Electric Ind Co Ltd | 直流ブラシレスモータ |
| KR0154853B1 (ko) * | 1995-08-23 | 1998-12-15 | 김광호 | 모델 추종형 정류 회로와 그 제어 방법 |
| US5866998A (en) * | 1997-10-24 | 1999-02-02 | Stmicroelectronics, Inc. | Circuit for improving back emf detection in pulse width modulation mode |
-
1997
- 1997-02-24 JP JP03870297A patent/JP3874482B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-18 EP EP98904395A patent/EP0989664B1/en not_active Expired - Lifetime
- 1998-02-18 US US09/355,985 patent/US6316894B2/en not_active Expired - Fee Related
- 1998-02-18 DE DE69832703T patent/DE69832703T2/de not_active Expired - Fee Related
- 1998-02-18 KR KR10-1999-7007636A patent/KR100524576B1/ko not_active Expired - Fee Related
- 1998-02-18 WO PCT/JP1998/000698 patent/WO1998037621A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20010022503A1 (en) | 2001-09-20 |
| DE69832703D1 (de) | 2006-01-12 |
| KR20000075576A (ko) | 2000-12-15 |
| US6316894B2 (en) | 2001-11-13 |
| JPH10243685A (ja) | 1998-09-11 |
| EP0989664A1 (en) | 2000-03-29 |
| EP0989664B1 (en) | 2005-12-07 |
| EP0989664A4 (en) | 2002-01-02 |
| WO1998037621A1 (fr) | 1998-08-27 |
| KR100524576B1 (ko) | 2005-10-31 |
| DE69832703T2 (de) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3874482B2 (ja) | ３相ブラシレスモータの駆動回路及び駆動ｉｃ | |
| US6946808B2 (en) | Motor drive control circuit and motor drive apparatus | |
| JP3711102B2 (ja) | 単相モータ駆動装置、単相モータ駆動方法、および集積回路 | |
| JP2008236842A (ja) | モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置 | |
| US6377008B1 (en) | Motor driving device | |
| US6433496B1 (en) | Semiconductor integrated circuit for motor control | |
| US7218072B2 (en) | Motor driving device, motor to be driven by the same device, and apparatus using the same motor | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| US7061193B2 (en) | Motor drive apparatus | |
| JP3802547B2 (ja) | 単相モータ駆動装置 | |
| US6650084B2 (en) | Motor driver | |
| US5630008A (en) | Control circuit for driving motor with reduced power consumption and disk unit having the control circuit | |
| JP3513765B2 (ja) | センサレス・ブラシレスｄｃモータ駆動回路 | |
| JP4079702B2 (ja) | モータ駆動制御回路及びモータ駆動装置 | |
| JP3561675B2 (ja) | モータのｐｗｍ駆動回路 | |
| JP3182325B2 (ja) | ステッピングモータの駆動回路 | |
| JPH06351297A (ja) | モータ駆動回路 | |
| JP3081947B2 (ja) | モータ制御回路およびこれを用いたモータ駆動装置 | |
| JP2924299B2 (ja) | ブラシレスモータの駆動装置 | |
| JP5171079B2 (ja) | モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置 | |
| KR930004035Y1 (ko) | 드럼 모터 스위칭 신호의 노이즈 방지회로 | |
| JPH10108490A (ja) | ブラシレスモータの制御装置 | |
| JPS63131394A (ja) | 磁気バブルメモリ装置 | |
| JPS609439B2 (ja) | ４相パルスモータ駆動回路 | |
| JPS642038B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061024 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |