JP3876411B2 - Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device - Google Patents
Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device Download PDFInfo
- Publication number
- JP3876411B2 JP3876411B2 JP2002022751A JP2002022751A JP3876411B2 JP 3876411 B2 JP3876411 B2 JP 3876411B2 JP 2002022751 A JP2002022751 A JP 2002022751A JP 2002022751 A JP2002022751 A JP 2002022751A JP 3876411 B2 JP3876411 B2 JP 3876411B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- interface
- center
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置に関するものであり、特に、ボロンや水素の拡散を防ぐためのゲート絶縁膜中および界面への窒素の導入に伴う電荷捕獲準位や界面準位の発生を抑制するための構成に特徴のある絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置に関するものである。
【0002】
【従来の技術】
近年、超高速CMOS−LSIにおいては、絶縁ゲート型トランジスタの微細化が進んだ結果、ゲート絶縁膜は、酸化膜厚換算で2.5nm以下程度と薄くなり、ゲート絶縁膜を介したボロン(B)、水素(H)などのシリコン基板側への拡散が問題になっている。
【0003】
この様なBやHの拡散を防止するために、従来の高速CMOS−Logicにおいては、ゲート側からチャネル側へのボロン、水素の進入を抑制することとホットキャリア耐性を上げる目的で、ゲート絶縁膜中に数%の窒素を含む酸窒化膜、或いは、窒素を基板界面のみに偏析させた酸窒化膜が使用されており、これらの酸窒化膜は、酸化膜をNOやN2 O等のガスを用いて窒化することにより形成されていた。
【0004】
【発明が解決しようとする課題】
しかし、上述の酸窒化膜の形成工程において、界面状態の良い酸化膜 /シリコン界面へ窒素導入した場合、界面準位が発生して界面特性が悪化するという問題がある。
【0005】
また、上述の酸窒化膜の形成工程において、欠陥の少ない酸化膜を窒化すると、ボロン、水素などの拡散の抑制には役立つものの、新たな電荷捕獲準位が発生するという問題がある。
【0006】
これらは、いずれも界面或いはゲート酸化膜中に導入された窒素が3つのシリコン原子と完全な結合を作れずに、酸素や水素と結合することが、電荷捕獲準位や界面準位の発生の原因として推測されている。
このため、新たな電荷捕獲準位や界面準位を発生させない窒素導入方法が要望されていた。
【0007】
したがって、本発明は、ゲート絶縁膜中および界面へ導入された窒素がゲート絶縁膜中への電荷捕獲準位の発生及び界面準位の発生を抑制し、ホットキャリア耐性を向上することを目的とする。
【0008】
【課題を解決するための手段】
ここで、図1を参照して本発明における課題を解決するための手段を説明する。
図1(a)乃至(d)参照
上述の目的を達成するため、本発明は、絶縁ゲート型半導体装置の製造方法において、Si基板4の表面を水素或いは重水素の少なくとも一方を含む雰囲気中で酸化してSiO 2 膜5を形成したのち、水素、重水素、及び、酸素を含まない雰囲気中で熱処理を行うことによって、Si基板/SiO 2 膜界面1にP b 中心、Pb −H、及び、Pb −Dの内の少なくとも一つを含む界面欠陥を10 11 cm -2 以上導入すると同時に、前記SiO2 膜5中にE’中心、E’−H、及び、E’−Dの内の少なくとも一つを含む膜中欠陥を10 18 cm -3 以上導入したのち、Si基板/SiO2 膜界面1及びSiO2 膜5を窒化する工程を有することを特徴とする。
【0009】
この様に、窒化処理の前に、Si基板/SiO2 膜界面1に、図1(a)に示すSi原子のダングリングボンド2の典型的な形態であるPb 中心、Pb 中心が水素原子で終端されたPb −H、及び、Pb 中心が重水素原子で終端されたPb −Dの内の少なくとも一つを含む界面欠陥を導入しておくことによって、導入された窒素原子6は、図1(b)に示すようにPb 中心を構成していたダングリングボンド2と結合して酸素原子8と結合している3つのSi原子3と完全な結合を形成するため界面欠陥を低減することができる。
なお、導入する界面欠陥の面密度は、導入する窒素原子6の密度とほぼ同程度の0.1%以上、即ち、1011cm-2以上である必要がある。
【0010】
また、窒化処理の前に、SiO2 膜5中に、図1(c)に示す酸化物を構成するSi原子3のダングリングボンド7の典型的な形態であるE’中心、E’中心が水素原子で終端されたE’−H、及び、E’中心が重水素原子で終端されたE’−Dの内の少なくとも一つを含む膜中欠陥を導入しておくことによって、導入された窒素原子6は、図1(d)に示すようにE’中心を構成していたダングリングボンド7と結合して3つのSi原子3と完全な結合を形成するため界面欠陥を低減することができる。
なお、挿入する膜中欠陥の原子密度は、導入する窒素原子6の密度とほぼ同程度の0.1%以上、即ち、1018cm-3以上である必要がある。
【0011】
また、界面欠陥と膜中欠陥を同時に導入するためには、水素或いは重水素の少なくとも一方を含む雰囲気中で酸化を行なって、Si−H或いはSi−Dを形成すれば良く、それによって、窒素の導入に伴う電子捕獲準位或いは界面準位を発生を抑制することができる。
【0012】
また、酸化により形成したSi−H或いはSi−Dを水素、重水素、及び、酸素を含まない雰囲気中で熱処理することによって、H或いはDを飛ばすことによってPb 中心或いはE’中心を確実に形成することができる。
【0013】
また、窒化工程の後に、窒素を含まない不活性ガス雰囲気中で1050℃以下で熱処理することが望ましく、それによって、膜中欠陥或いは膜中欠陥と窒素とを確実に置換することができ、それによって、電子捕獲準位或いは界面準位の発生を抑制することができる。
【0014】
【発明の実施の形態】
ここで、本発明の実施の形態を説明する前に、図2を参照してその前提となる参考例1の製造工程を説明するが、説明を簡単にするために、ゲート絶縁膜の製造工程のみを説明する。
図2(a)参照
まず、p型シリコン基板11の表面にプラズマCVD法によって、厚さが、例えば、10nmのゲート絶縁膜となるSiO2 膜12を形成したのち、77Kの基板温度において60Coをγ線源とするγ線13を、例えば、1×107 R(レントゲン)の照射線量で照射することによって、SiO2 膜12中に、1018cm-3以上の密度のE’中心14を形成する。
【0015】
この形成されたE’中心14の一部は、プロセスガス中の水素によって終端されて、E’−Hとなる。
なお、このE’中心14の密度は、as−grown状態、即ち、SiO2 膜12を形成した直後においては、約1013cm-3である。
【0016】
この場合のE’中心14の密度はESR(電子スピン共鳴)法によって測定することができ、また、E’−Hは、電気的測定であるESR法では界面準位密度として直接検出されないが、赤外線吸収法では検出でき、また、熱処理によってダングリングボンドを終端している水素原子を離脱させたのちESR法によって測定することできる。
【0017】
図2(b)参照
次いで、0.1〜1気圧のNH3 ガス雰囲気中で、700℃〜1200℃の温度条件でp型シリコン基板11を5〜600秒間の急速熱窒化処理(Rapid Thermal Nitridation)を施すことによって、Si/SiO2 界面15及びSiO2 膜12を窒化して酸窒化膜16を形成する。
【0018】
この窒化処理工程において、上記の図1(c)及び(d)において説明したように、E’中心14或いはE’−Hを構成するダングリングボンドと導入された窒素原子のボンドとが置換して、窒素原子が3つのSi原子と結合することによって酸窒化膜16中のE’中心14或いはE’−Hが消失するとともに、電子捕獲準位の発生が大幅に低減される。
【0019】
図2(c)参照
次いで、窒素を含まない雰囲気、例えば、1気圧のArガス雰囲気中で、1050℃以下の温度、例えば、900℃において5〜600秒間のRTA(急速加熱処理)を施すことによって、E’中心14或いはE’−H等の膜中欠陥と窒素原子との置換を確実に行う。
【0020】
この様に、参考例1においては、窒化処理に先立ってγ線照射によりSiO2 膜12中にE’中心14或いはE’−H等の膜中欠陥を導入しているので、従来のように、酸窒化膜の形成に伴って、ゲート絶縁膜中における電子捕獲準位の発生が大幅に低減するので、所期のゲート電圧特性を得ることが可能になる。
【0021】
次に、図3を参照して、本発明の前提となる参考例2の製造工程を説明するが、ここでも説明を簡単にするために、ゲート絶縁膜の製造工程のみを説明する。
図3(a)参照
まず、p型シリコン基板11の表面にプラズマCVD法によって、厚さが、例えば、10nmのゲート絶縁膜となるSiO2 膜12を形成したのち、77Kの基板温度において100keVのエネルギーのX線17を照射することによって、SiO2 膜12中に、1018cm-3以上の密度のE’中心14を形成する。
この場合も、形成されたE’中心14の一部は、プロセスガス中の水素によって終端されて、E’−Hとなる。
【0022】
図3(b)参照
次いで、上記の参考例1と同様に、0.1〜1気圧のNH3 ガス雰囲気中で、700℃〜1200℃の温度条件でp型シリコン基板11を5〜600秒間の急速熱窒化処理を施すことによって、Si/SiO2 界面15及びSiO2 膜12を窒化して酸窒化膜16を形成する。
【0023】
この窒化処理工程において、上記の図1(c)及び(d)において説明したように、E’中心14或いはE’−Hを構成するダングリングボンドと導入された窒素原子のボンドとが置換して、窒素原子が3つのSi原子と結合することによって酸窒化膜16中のE’中心14或いはE’−Hが消失するとともに、電子捕獲準位の発生が大幅に低減される。
【0024】
図3(c)参照
次いで、上記の参考例1と同様に、窒素を含まない雰囲気、例えば、1気圧のArガス雰囲気中で、1050℃以下の温度、例えば、900℃において5〜600秒間のRTA(急速加熱処理)を施すことによって、E’中心14或いはE’−H等の膜中欠陥と窒素原子との置換を確実に行う。
【0025】
この様に、参考例2においては、窒化処理に先立ってX線照射によりSiO2 膜12中にE’中心14或いはE’−H等の膜中欠陥を導入しているので、従来のように、酸窒化膜の形成に伴って、ゲート絶縁膜中における電子捕獲準位の発生が大幅に低減するので、所期のゲート電圧特性を得ることが可能になる。
【0026】
次に、図4を参照して、本発明の前提となる参考例3の製造工程を説明するが、ここでも説明を簡単にするために、ゲート絶縁膜の製造工程のみを説明する。
図4(a)参照
まず、p型シリコン基板11の表面にプラズマCVD法によって、厚さが、例えば、10nmのゲート絶縁膜となるSiO2 膜12を形成したのち、Siイオン18をイオン注入することによって、Si/SiO2 界面15に、1011cm-2以上の面密度のPb 中心19を形成する。
【0027】
この場合も、形成されたPb 中心19の一部は、プロセスガス中の水素によって終端されて、Pb −Hとなる。
この場合のPb 中心19の密度はESR法によって測定することができ、また、Pb −Hは、電気的測定であるESR法では界面準位密度として直接検出されないが、赤外線吸収法や、熱処理によってダングリングボンドを終端している水素原子を離脱させたのちESR法によって測定することできる。
【0028】
なお、as−grown状態、即ち、SiO2 膜12を形成した直後においては、界面準位密度は5×1010cm-2程度であり、その内、Pb 中心19の密度は10分の1以下の5×109 cm-2以下であるが、原子状水素雰囲気中に2分間晒した場合には、2×1010cm-2程度のPb 中心19が形成される。
【0029】
図4(b)参照
次いで、上記の参考例1と同様に、0.1〜1気圧のNH3 ガス雰囲気中で、700℃〜1200℃の温度条件でp型シリコン基板11を5〜600秒間の急速熱窒化処理を施すことによって、Si/SiO2 界面15及びSiO2 膜12を窒化して酸窒化膜16を形成する。
【0030】
この窒化処理工程において、上記の図1(a)及び(b)において説明したように、Pb 中心19或いはPb −Hを構成するダングリングボンドと導入された窒素原子のボンドとが置換して、窒素原子が3つのSi原子と結合することによってSi/SiO2 界面15のPb 中心19或いはPb −Hが消失するとともに、界面準位の発生が大幅に低減される。
【0031】
図4(c)参照
次いで、上記の参考例1と同様に、窒素を含まない雰囲気、例えば、1気圧のArガス雰囲気中で、1050℃以下の温度、例えば、900℃において5〜600秒間のRTA(急速加熱処理)を施すことによって、Pb 中心19或いはPb −H等の界面欠陥と窒素原子との置換を確実に行う。
【0032】
この様に、参考例3においては、窒化処理に先立ってイオン注入によってSi/SiO2 界面15にPb 中心19或いはPb −H等を界面欠陥を導入しているので、従来のように、酸窒化膜の形成に伴って、Si/SiO2 界面15おける界面準位の発生が大幅に低減するので、所期のゲート電圧特性を得ることが可能になる。
【0033】
次に、図5を参照して、本発明の前提となる参考例4の製造工程を説明するが、ここでも説明を簡単にするために、ゲート絶縁膜の製造工程のみを説明する。
図5(a)参照
まず、p型シリコン基板11の表面にプラズマCVD法によって、厚さが、例えば、10nmのゲート絶縁膜となるSiO2 膜12を形成したのち、水素プラズマ20中に1分以上晒すことによって、Si/SiO2 界面15に、1011cm-2以上の面密度のPb 中心19を形成する。
この場合も、形成されたPb 中心19の一部は、プロセスガス中の水素によって終端されて、Pb −Hとなる。
【0034】
図5(b)参照
次いで、上記の参考例1と同様に、0.1〜1気圧のNH3 ガス雰囲気中で、700℃〜1200℃の温度条件でp型シリコン基板11を5〜600秒間の急速熱窒化処理を施すことによって、Si/SiO2 界面15及びSiO2 膜12を窒化して酸窒化膜16を形成する。
【0035】
この窒化処理工程において、Pb 中心19或いはPb −Hを構成するダングリングボンドと導入された窒素原子のボンドとが置換して、窒素原子が3つのSi原子と結合することによってSi/SiO2 界面15のPb 中心19或いはPb −Hが消失するとともに、界面準位の発生が大幅に低減される。
【0036】
図5(c)参照
次いで、上記の参考例1と同様に、窒素を含まない雰囲気、例えば、1気圧のArガス雰囲気中で、1050℃以下の温度、例えば、900℃において5〜600秒間のRTA(急速加熱処理)を施すことによって、Pb 中心19或いはPb −H等の界面欠陥と窒素原子との置換を確実に行う。
【0037】
この様に、参考例4においては、窒化処理に先立って水素プラズマ処理によってSi/SiO2 界面15にPb 中心19或いはPb −H等を界面欠陥を導入しているので、従来のように、酸窒化膜の形成に伴って、Si/SiO2 界面15おける界面準位の発生が大幅に低減するので、所期のゲート電圧特性を得ることが可能になる。
【0038】
以上を前提として、次に、図6を参照して、本発明の第1の実施の形態の製造工程を説明するが、ここでも説明を簡単にするために、ゲート絶縁膜の製造工程のみを説明する。 図6(a)参照
まず、p型シリコン基板11を水素分圧が、例えば、0.5気圧の酸化性雰囲気21中において、例えば、800℃において酸化処理することによって、p型シリコン基板11の表面に、厚さが、例えば、10nmのゲート絶縁膜となるSiO2 膜22を形成する。
【0039】
この酸化処理工程において、Si/SiO2 界面23及びSiO2 膜22中にSi−H24が形成されるが、後述するE’中心14及びPb 中心19の総計の密度が、面密度換算で1011cm-2になるように酸化処理時間を調整する。
【0040】
図6(b)参照
次いで、H,D,Oを含まないN2 ガス雰囲気25中で、450℃〜600℃の温度条件で熱処理を施すことによって、Si/SiO2 界面23及びSiO2 膜22中のSi−H24の水素原子を飛ばして、E’中心14及びPb 中心19を形成する。
【0041】
図6(c)参照
次いで、上記の参考例1と同様に、0.1〜1気圧のNH3 ガス雰囲気中で、700℃〜1200℃の温度条件でp型シリコン基板11を5〜600秒間の急速熱窒化処理を施すことによって、Si/SiO2 界面23及びSiO2 膜22を窒化して酸窒化膜26を形成する。
【0042】
この窒化処理工程において、Pb 中心19或いはPb −Hを構成するダングリングボンド或いはE’中心14或いはE’−Hを構成するダングリングボンドと導入された窒素原子のボンドとが置換して、窒素原子が3つのSi原子と結合することによってSi/SiO2 界面23のPb 中心19或いはPb −H及び酸窒化膜26中のE’中心14或いはE’−Hが消失するとともに、界面準位及び電子捕獲中心の発生が大幅に低減される。
【0043】
図6(d)参照
次いで、上記の参考例1と同様に、窒素を含まない雰囲気、例えば、1気圧のArガス雰囲気中で、1050℃以下の温度、例えば、900℃において5〜600秒間のRTA(急速加熱処理)を施すことによって、Pb 中心19或いはPb −H等の界面欠陥及びE’中心14或いはE’−H等の膜中欠陥と窒素原子との置換を確実に行う。
【0044】
この様に、本発明の第1の実施の形態においては、窒化処理に先立って水素含有酸化性雰囲気中で酸化処理しているので、Si/SiO2 界面23にPb 中心19或いはPb −H等を界面欠陥を導入するとともにSiO2 膜22中にE’中心14或いはE’−H等の膜中欠陥を導入しているので、従来のように、酸窒化膜の形成に伴って、Si/SiO2 界面23おける界面準位の発生やゲート絶縁膜における電子捕獲準位の発生が大幅に低減するので、所期のゲート電圧特性を得ることが可能になる。
【0045】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態においては、窒化処理をNH3 を含むNH3 雰囲気中で行っているが、NH3 雰囲気に限られるものではなく、NOを含むNO雰囲気或いはN2 Oを含むN2 O雰囲気を用いても良いものである。
【0046】
また、上記の実施の形態においては水素含有酸化性雰囲気中で酸化処理を行っているが、例えば、重水素分圧が0.5気圧の重水素含有酸化性雰囲気中で酸化処理を行っても良く、その場合には、Pb 中心とともに、Pb −Dが形成される。
【0047】
ここで、再び図1を参照して、改めて本発明の詳細な特徴を説明する。
図1(a)乃至(d)参照
(付記1) Si基板の表面を水素或いは重水素の少なくとも一方を含む雰囲気中で酸化してSiO 2 膜を形成したのち、水素、重水素、及び、酸素を含まない雰囲気中で熱処理を行うことによって、前記Si基板/SiO 2 膜界面にP b 中心、P b −H、及び、P b −Dの内の少なくとも一つを含む界面欠陥を10 11 cm -2 以上導入すると同時に、前記SiO 2 膜中にE’中心、E’−H、及び、E’−Dの内の少なくとも一つを含む膜中欠陥を10 18 cm -3 以上導入したのち、前記Si基板/SiO 2 膜界面及び前記SiO 2 膜を窒化する工程を有することを特徴とする絶縁ゲート型半導体装置の製造方法。
(付記2) 上記窒化工程の後に、窒素を含まない不活性ガス雰囲気中で1050℃以下で熱処理する工程を有することを特徴とする付記1記載の絶縁ゲート型半導体装置の製造方法。
(付記3) 付記1または2に記載の絶縁ゲート型半導体装置の製造方法によって製造されたことを特徴とする絶縁ゲート型半導体装置。
【0048】
【発明の効果】
本発明によれば、窒化処理に先立ってSi/SiO2 界面及びSiO2 膜中に欠陥を導入して欠陥の多い界面及びSiO2 膜としているので、窒化後の界面準位密度、膜中電荷捕獲準位密度はそれぞれ、10分の1程度に改善され、それによって、ゲート酸窒化膜のボロン、水素抜け耐性とホットキャリア耐性を確保しつつ、界面準位密度、膜中電荷捕獲準位密度の少ないゲート酸窒化膜が実現され、ひいては、超高集積度絶縁ゲート型半導体装置の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】 本発明の原理的構成の説明図である。
【図2】 本発明の前提となる参考例1の製造工程の説明図である。
【図3】 本発明の前提となる参考例2の製造工程の説明図である。
【図4】 本発明の前提となる参考例3の製造工程の説明図である。
【図5】 本発明の前提となる参考例4の製造工程の説明図である。
【図6】 本発明の第1の実施の形態の製造工程の説明図である。
【符号の説明】
1 Si基板/SiO2 膜界面
2 ダングリングボンド
3 Si原子
4 Si基板
5 SiO2 膜
6 窒素原子
7 ダングリングボンド
8 酸素原子
11 p型シリコン基板
12 SiO2 膜
13 γ線
14 E’中心
15 Si/SiO2 界面
16 酸窒化膜
17 X線
18 Siイオン
19 Pb 中心
20 水素プラズマ
21 酸化性雰囲気
22 SiO2 膜
23 Si/SiO2 界面
24 Si−H
25 N2 ガス雰囲気
26 酸窒化膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing an insulated gate semiconductor device and an insulated gate semiconductor device, and more particularly, to charge trap levels associated with introduction of nitrogen into a gate insulating film and an interface for preventing diffusion of boron and hydrogen. In addition, the present invention relates to an insulated gate semiconductor device manufacturing method and an insulated gate semiconductor device that are characterized by a configuration for suppressing the generation of interface states.
[0002]
[Prior art]
In recent years, in an ultrahigh-speed CMOS-LSI, as the miniaturization of an insulated gate transistor has progressed, the gate insulating film becomes as thin as about 2.5 nm or less in terms of oxide film thickness, and boron (B ), Diffusion of hydrogen (H) or the like to the silicon substrate side is a problem.
[0003]
In order to prevent such diffusion of B and H, in the conventional high-speed CMOS-Logic, in order to suppress entry of boron and hydrogen from the gate side to the channel side and to increase hot carrier resistance, gate insulation An oxynitride film containing several percent of nitrogen in the film or an oxynitride film in which nitrogen is segregated only at the substrate interface is used. These oxynitride films are made of oxide such as NO and N 2 O. It was formed by nitriding using a gas.
[0004]
[Problems to be solved by the invention]
However, when nitrogen is introduced into the oxide film / silicon interface having a good interface state in the above-described oxynitride film forming process, there is a problem that interface states are generated and interface characteristics are deteriorated.
[0005]
Further, in the above-described oxynitride film formation process, nitriding an oxide film with few defects has a problem that a new charge trap level is generated although it helps to suppress diffusion of boron, hydrogen and the like.
[0006]
In any of these cases, the nitrogen introduced into the interface or gate oxide film does not form a perfect bond with the three silicon atoms, but bonds with oxygen and hydrogen. It is speculated as the cause.
Therefore, there has been a demand for a nitrogen introduction method that does not generate new charge trapping levels and interface levels.
[0007]
Accordingly, an object of the present invention is to improve the hot carrier resistance by suppressing the generation of charge trap levels and interface levels in the gate insulating film due to nitrogen introduced into the gate insulating film and at the interface. To do.
[0008]
[Means for Solving the Problems]
Here, means for solving the problems in the present invention will be described with reference to FIG.
1A to 1D, in order to achieve the above object, the present invention provides a method for manufacturing an insulated gate semiconductor device, wherein the surface of the
[0009]
Thus, prior to the nitriding treatment, Si substrate / SiO 2 film interface 1, P b center, P b centers hydrogen are exemplary forms of Figure 1 dangling
The surface density of interface defects to be introduced needs to be about 0.1% or more, that is, about 10 11 cm −2 or more, which is almost the same as the density of
[0010]
Further, before the nitriding treatment, in the SiO 2 film 5, a typical embodiment a is E 'center, E' dangling
The atomic density of defects in the film to be inserted needs to be about 0.1% or more, that is, about 10 18 cm −3 or more, which is almost the same as the density of
[0011]
In order to introduce the interface defects and film defects at the same time, we perform the oxidation in an atmosphere containing at least one of hydrogen or deuterium, rather good by forming the Si-H or Si-D, whereby, Generation of an electron capture level or an interface state accompanying the introduction of nitrogen can be suppressed.
[0012]
Further, hydrogen Si-H or Si-D was formed by oxidation, deuterium, and, by heat treatment in an atmosphere containing no oxygen, securely P b centers or E 'centers by skipping H or D Can be formed.
[0013]
Further, after the nitriding step, it is desirable to heat treatment at 1050 ° C. or less in an inert gas atmosphere containing no nitrogen, whereby it is possible to reliably replace the defective or Makuchu defects and nitrogen in the film, Accordingly, generation of electron capture levels or interface states can be suppressed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Here, before describing the embodiment of the present invention, the manufacturing process of Reference Example 1 which is the premise thereof will be described with reference to FIG. 2. In order to simplify the description, the manufacturing process of the gate insulating film will be described. I will explain only.
2A. First, after forming a SiO 2 film 12 to be a gate insulating film having a thickness of, for example, 10 nm on the surface of the p-
[0015]
A part of the formed E ′
The density of the E ′
[0016]
In this case, the density of the
[0017]
Next, see FIG. 2B. Rapid thermal nitridation of the p-
[0018]
In this nitriding treatment step, as described in FIGS. 1C and 1D above, the dangling bond constituting the E ′
[0019]
Next, RTA (rapid heat treatment) is performed at a temperature of 1050 ° C. or lower, for example, 900 ° C. for 5 to 600 seconds in an atmosphere containing no nitrogen, for example, 1 atmosphere of Ar gas. Thus, the substitution of nitrogen atoms with defects in the film such as the E ′
[0020]
Thus, in Reference Example 1 , since defects in the film such as the E ′
[0021]
Next, with reference to FIG. 3, the manufacturing process of Reference Example 2 which is the premise of the present invention will be described. Here, only the manufacturing process of the gate insulating film will be described for the sake of simplicity.
Refer to FIG. 3A. First, after a SiO 2 film 12 serving as a gate insulating film having a thickness of, for example, 10 nm is formed on the surface of the p-
Also in this case, a part of the formed E ′
[0022]
See FIG. 3B. Next, in the same manner as in Reference Example 1 above, the p-
[0023]
In this nitriding treatment step, as described in FIGS. 1C and 1D above, the dangling bond constituting the E ′
[0024]
Next, as in Reference Example 1 above, in an atmosphere containing no nitrogen, for example, an Ar gas atmosphere of 1 atm, at a temperature of 1050 ° C. or lower, for example, 900 ° C. for 5 to 600 seconds. By performing RTA (rapid heat treatment), defects in the film such as E ′
[0025]
Thus, in Reference Example 2 , since defects in the film such as E ′
[0026]
Next, with reference to FIG. 4, the manufacturing process of Reference Example 3 which is the premise of the present invention will be described. Here, only the manufacturing process of the gate insulating film will be described for the sake of simplicity.
4A. First, after forming a SiO 2 film 12 to be a gate insulating film having a thickness of, for example, 10 nm on the surface of the p-
[0027]
Also in this case, a part of the formed P b center 19 is terminated by hydrogen in the process gas to become P b -H.
The density of P b centers 19 of the case can be measured by the ESR method, also, P b -H is in electrical measurements in which the ESR method is not detected directly as interface state density, and an infrared absorption method, It can be measured by the ESR method after removing hydrogen atoms terminating dangling bonds by heat treatment.
[0028]
In the as-grown state, that is, immediately after the SiO 2 film 12 is formed, the interface state density is about 5 × 10 10 cm −2 , and the density of the Pb
[0029]
Next, as in Reference Example 1 above, the p-
[0030]
In this nitriding process, as described in the above FIG. 1 (a) and (b), and the bond of the nitrogen atoms introduced as dangling bonds constituting the P b center 19 or P b -H substituted Te, along with P b center 19 or P b -H in the Si / SiO 2 interface 15 disappears by the nitrogen atom is bonded to three Si atoms, the occurrence of interface states is greatly reduced.
[0031]
Next, as in Reference Example 1 above, in an atmosphere not containing nitrogen, for example, in an Ar gas atmosphere of 1 atm, at a temperature of 1050 ° C. or lower, for example, 900 ° C. for 5 to 600 seconds. by performing RTA (rapid thermal processing), ensure the replacement of P b center 19 or P b -H interface defects and nitrogen atoms, such as.
[0032]
Thus, in Reference Example 3, to the Si / SiO 2 interface 15 by ion implantation prior to the nitriding treatment P b center 19 or P b -H etc. because it introduces interfacial defects, as in the prior art, As the oxynitride film is formed, the generation of interface states at the Si / SiO 2 interface 15 is greatly reduced, so that the desired gate voltage characteristics can be obtained.
[0033]
Next, with reference to FIG. 5, the manufacturing process of Reference Example 4 which is the premise of the present invention will be described. Here, in order to simplify the description, only the manufacturing process of the gate insulating film will be described.
Refer to FIG. 5A. First, after forming a SiO 2 film 12 to be a gate insulating film having a thickness of, for example, 10 nm on the surface of the p-
Also in this case, a part of the formed P b center 19 is terminated by hydrogen in the process gas to become P b -H.
[0034]
Next, refer to FIG. 5B. As in Reference Example 1 , the p-
[0035]
In this nitriding process, P b center 19 or P b -H and bond dangling bonds and introduced nitrogen atoms constituting the substituted a, Si / SiO by the nitrogen atom is bonded to three Si atoms with two interfaces 15 P b center 19 or P b -H disappears, the occurrence of interface states is greatly reduced.
[0036]
Next, as in Reference Example 1 above, in an atmosphere containing no nitrogen, for example, an Ar gas atmosphere of 1 atm, at a temperature of 1050 ° C. or lower, for example, 900 ° C. for 5 to 600 seconds. by performing RTA (rapid thermal processing), ensure the replacement of P b center 19 or P b -H interface defects and nitrogen atoms, such as.
[0037]
Thus, in Reference Example 4, to the Si / SiO 2 interface 15 by the hydrogen plasma treatment prior to nitriding treatment P b center 19 or P b -H etc. because it introduces interfacial defects, as in the prior art As the oxynitride film is formed, the generation of interface states at the Si / SiO 2 interface 15 is greatly reduced, so that the desired gate voltage characteristics can be obtained.
[0038]
Based on the above, the manufacturing process of the first embodiment of the present invention will be described next with reference to FIG. 6. Here, in order to simplify the description, only the manufacturing process of the gate insulating film will be described. explain. 6A. First, the p-
[0039]
In this oxidation treatment step, Si—
[0040]
Next, refer to FIG. 6B. By performing heat treatment in a N 2 gas atmosphere 25 containing no H, D, O at a temperature of 450 ° C. to 600 ° C., the Si / SiO 2 interface 23 and the SiO 2 film 22 are treated. The hydrogen atoms of Si—
[0041]
See FIG. 6C. Next, in the same manner as in Reference Example 1 above, the p-
[0042]
In this nitriding process, by replacing a bond of P b centers 19 or P b -H constituting the dangling bonds or E '
[0043]
Next, as in Reference Example 1 above, in an atmosphere not containing nitrogen, for example, in an Ar gas atmosphere of 1 atm, at a temperature of 1050 ° C. or lower, for example, 900 ° C. for 5 to 600 seconds. By performing RTA (rapid heat treatment), interfacial defects such as P b center 19 or P b —H and defects in the film such as E ′
[0044]
Thus, in the first embodiment of the present invention, since the oxidation treatment in the hydrogen-containing oxidizing atmosphere prior to the nitriding treatment, to the Si / SiO 2 interface 23 P b center 19 or P b - Since interfacial defects such as H are introduced and defects in the film such as E ′
[0045]
Having thus described the implementation of the embodiment of the present invention, the present invention is not limited to the configuration described in the form of implementation, it can be variously modified in the.
For example, in the form of implementation described above, is performed nitrided with NH 3 in an atmosphere containing NH 3, it is not limited to NH 3 atmosphere containing NO atmosphere or N 2 O containing NO N A 2 O atmosphere may be used.
[0046]
Further, in the implementation described above is performed an oxidation treatment in the hydrogen-containing oxidizing atmosphere is, for example, deuterium partial pressure of performing oxidation treatment in deuterium-containing oxidizing atmosphere 0.5 atm even better, in this case, along with P b center, P b -D is formed.
[0047]
Here, the detailed features of the present invention will be described again with reference to FIG.
1A to 1D (Appendix 1) After oxidizing the surface of the Si substrate in an atmosphere containing at least one of hydrogen and deuterium to form a SiO 2 film, hydrogen, deuterium, and oxygen by performing the heat treatment in an atmosphere not containing the Si substrate / SiO 2 film interface P b center, P b -H, and, P b -D 10 11 cm interfacial defects including at least one of At the same time as introducing −2 or more, after introducing a defect in the film containing at least one of E ′ center, E′-H, and E′-D into the SiO 2 film by 10 18 cm −3 or more, A method of manufacturing an insulated gate semiconductor device, comprising: nitriding the Si substrate / SiO 2 film interface and the SiO 2 film.
(Supplementary Note 2) The after nitriding step, the manufacturing method according to
(Appendix 3 ) An insulated gate semiconductor device manufactured by the method for manufacturing an insulated gate semiconductor device according to
[0048]
【The invention's effect】
According to the present invention, prior to the nitriding treatment, defects are introduced into the Si / SiO 2 interface and the SiO 2 film to form the interface having many defects and the SiO 2 film. The trap level density is improved to about 1/10, thereby ensuring the boron, hydrogen desorption resistance, and hot carrier resistance of the gate oxynitride film, while maintaining the interface state density and the charge trap level density in the film. A gate oxynitride film with a small amount is realized, which contributes greatly to improving the reliability of an ultra-high integration insulated gate semiconductor device.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of a manufacturing process of Reference Example 1 which is a premise of the present invention.
FIG. 3 is an explanatory diagram of a production process of Reference Example 2 , which is a premise of the present invention.
FIG. 4 is an explanatory diagram of a production process of Reference Example 3 , which is a premise of the present invention.
FIG. 5 is an explanatory diagram of a production process of Reference Example 4 which is a premise of the present invention.
FIG. 6 is an explanatory diagram of the manufacturing process of the first embodiment of the present invention.
[Explanation of symbols]
1 Si substrate / SiO 2 film interface 2
25 N 2 gas atmosphere 26 Oxynitride film
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022751A JP3876411B2 (en) | 2002-01-31 | 2002-01-31 | Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022751A JP3876411B2 (en) | 2002-01-31 | 2002-01-31 | Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003224266A JP2003224266A (en) | 2003-08-08 |
| JP2003224266A5 JP2003224266A5 (en) | 2005-06-16 |
| JP3876411B2 true JP3876411B2 (en) | 2007-01-31 |
Family
ID=27745667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002022751A Expired - Fee Related JP3876411B2 (en) | 2002-01-31 | 2002-01-31 | Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3876411B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579287B2 (en) | 2005-08-12 | 2009-08-25 | Canon Kabushiki Kaisha | Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element |
-
2002
- 2002-01-31 JP JP2002022751A patent/JP3876411B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224266A (en) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nissan-Cohen et al. | The effect of hydrogen on trap generation, positive charge trapping, and time-dependent dielectric breakdown of gate oxides | |
| Sah et al. | Study of the atomic models of three donor‐like traps on oxidized silicon with aluminum gate from their processing dependences | |
| CN1312737C (en) | Method for making gate dielectric layer | |
| US20050130448A1 (en) | Method of forming a silicon oxynitride layer | |
| US6017806A (en) | Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP3899150B2 (en) | Insulating film formation method | |
| Mitani et al. | Improvement of charge-to-breakdown distribution by fluorine incorporation into thin gate oxides | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| JP3399413B2 (en) | Oxynitride film and method for forming the same | |
| KR100843497B1 (en) | The production of a germanium oxynitride layer on a ge-based material | |
| JP3326717B2 (en) | Method for manufacturing semiconductor device | |
| US7192887B2 (en) | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same | |
| JPH10209147A (en) | Manufacture of semiconductor device | |
| JP3876411B2 (en) | Insulated gate type semiconductor device manufacturing method and insulated gate type semiconductor device | |
| JPH0574762A (en) | Formation of insulating film | |
| JPH09266308A (en) | Method of manufacturing semiconductor device | |
| JP7264012B2 (en) | Passivation effect evaluation method for epitaxial silicon wafers | |
| JP2793441B2 (en) | Insulating film formation method | |
| US20060228492A1 (en) | Method for manufacturing SIMOX wafer | |
| JP2000164868A (en) | Gate film formation method and semiconductor device | |
| JP2001110807A (en) | Method for forming thin insulation film | |
| JPH09162185A (en) | Method for manufacturing semiconductor device | |
| JPH11284183A (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
| US7329589B2 (en) | Method for manufacturing silicon-on-insulator wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |