JP3879658B2 - Electronic component manufacturing method - Google Patents
Electronic component manufacturing method Download PDFInfo
- Publication number
- JP3879658B2 JP3879658B2 JP2002337682A JP2002337682A JP3879658B2 JP 3879658 B2 JP3879658 B2 JP 3879658B2 JP 2002337682 A JP2002337682 A JP 2002337682A JP 2002337682 A JP2002337682 A JP 2002337682A JP 3879658 B2 JP3879658 B2 JP 3879658B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nickel
- electrode
- gold
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、基板に実装された半導体素子をワイヤボンディングにより電気的に接続し基板に樹脂封止して成る電子部品を製造する電子部品製造方法に関するものである。
【0002】
【従来の技術】
半導体素子を基板に実装した電子部品の形態として、実装後の半導体素子を樹脂で覆って封止したパッケージ状の電子部品が知られている(例えば特許文献1参照)。以下、従来のパッケージ状の電子部品について図面を参照して説明する。図5は従来のパッケージ状の電子部品の透過斜視図である。図5(a)において、樹脂基板1上には半導体素子2が実装されており、半導体素子2の接続用電極2aは樹脂基板1の表面に形成された電極3とボンディングワイヤ4によって接続されている。電極3の表面には、ボンディング性を向上させるため、予め金めっきによる金膜が形成されている。半導体素子2および電極3は、樹脂基板1に対して封止樹脂5によって封止されている。
【0003】
この樹脂封止状態においては、封止樹脂5は樹脂基板1の表面および電極3の表面に接触して密着する。従来より封止樹脂5は樹脂基板1の表面とは良好に密着するが、電極3とは金膜によって密着が阻害されて良好な密着性を示さないことが知られている。
【0004】
【特許文献1】
特開平9−181223号公報
【0005】
【発明が解決しようとする課題】
しかしながら、電子部品の小型化により、以下に示すような封止樹脂の密着性の低下が生じる結果となっている。図5(b)は、小型化が進展した近年の電子部品を示している。この例においては、半導体素子2や電極3のサイズには大きな変更はないものの、樹脂基板1Aは大幅に小サイズ化している。この結果、電子部品全体を覆う封止樹脂5Aが樹脂基板1Aの樹脂表面と接触する面積の割合が図5(a)に示す例と比較して大幅に低下し、良好な密着性を有する部分が減少することによって、封止樹脂全体としての密着性が低下するという問題が生じている。
【0006】
そこで本発明は、封止樹脂の良好な密着性を確保することができる電子部品製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1記載の電子部品の製造方法は、樹脂表面を有する基板に設けられ表面が金膜で覆われた電極であって銅電極の表面に形成されたニッケル膜とこのニッケル膜の表面に金めっきにより形成された金膜から構成される電極に半導体素子をワイヤボンディングにより電気的に接続し、前記半導体素子を基板に樹脂封止して成る電子部品を製造する電子部品製造方法であって、前記ワイヤボンディングに先だって前記金膜の表面の接合阻害物をプラズマ処理によって除去する工程と、前記基板に搭載された前記半導体素子をワイヤボンディングにより前記電極に電気的に接続するワイヤボンディング工程と、前記ワイヤボンディング後の基板を熱処理することにより、前記ニッケル膜のニッケルもしくは前記金めっきの際に前記金膜に混入したニッケル膜のニッケルを前記金膜の表面に析出させてニッケルの酸化物もしくは水酸化物の被膜を形成する被膜形成工程と、前記被膜形成工程後に前記半導体素子および電極を封止樹脂で覆って基板に樹脂封止する封止工程とを含む。
【0013】
本発明によれば、表面が金膜で覆われた金属電極に半導体素子をワイヤボンディングにより電気的に接続し、この半導体素子を基板に樹脂封止して成る電子部品において、封止樹脂と金膜の表面との密着界面に電極と異なる種類の金属の酸化物もしくは水酸化物の被膜を介在させることにより、金膜と封止樹脂の密着性を改善して、電子部品全体としての封止樹脂の良好な密着性を確保することができる。
【0014】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1、図2,図3は本発明の一実施の形態の電子部品製造方法の工程説明図、図4は本発明の一実施の形態の電子部品の電極の金膜表面におけるニッケル化合物析出量の変化を示すグラフである。
【0015】
まず図1,図2を参照して電子部品製造方法について説明する。この電子部品製造方法は、樹脂表面を有する基板に設けられ表面が金めっきによる金膜で覆われた電極に半導体素子を電気的に接続した後、この半導体素子を基板に樹脂封止して成る電子部品を製造するものである。
【0016】
図1(a)において、樹脂で製作された基板11の表面にはランド11a、エポキシなどの樹脂よりなるレジスト層11bおよび半導体素子12を電気的に接続するための電極13が設けられている。ランド11a上には上面に接続用電極12aが設けられた半導体素子12がボンディングされており、半導体素子12がボンディングされた状態の基板11の表面には、接続用の電極13およびレジスト層11bが露呈している。半導体素子12がボンディングされた基板11は実装体10を構成する。
【0017】
ここで、電極13の構成について説明する。電極13は、図3(a)に示すように、銅電極30の表面にニッケル膜31を形成し、ニッケル膜31の表面にさらに金めっきにより金膜32を形成した構成となっている。金膜32は、接続用電極12aと電極13とをワイヤで接続する際の良好な接合性を確保するために形成されるものであり、ニッケル膜31は、電極13の最表層に形成される金膜32中に銅電極30から銅が拡散するのを防止するためのバリア層となるものである。
【0018】
金膜32は下地金属であるニッケル膜の上面に無電解金めっきによって形成されるため、金膜32中にはこのめっき工程中においてニッケルなどの不純物が混入する。そして金膜32の表面にはこの不純物が大気中の酸素によって酸化された酸化物や水酸化物が被膜状に生成される。
【0019】
図4に示すグラフは、金膜32の表面におけるニッケルの酸化物や水酸化物などのニッケル化合物の析出度合い(金層表面におけるニッケル化合物の割合)を、種々の条件下でオージェ分析によって計測した結果を示している。図4に示す矢印aのデータは、めっき工程直後のニッケル化合物の析出度合いを示すものであり、めっき完了時点において既に相当量のニッケル化合物が金膜32表面に析出している。そして矢印bは、めっき後の基板11を150℃で20分間加熱する熱処理を行った後の計測結果を示しており、めっき後に熱処理を行うことによってニッケル化合物の析出が促進されることが判る。
【0020】
これらのニッケル化合物の被膜は、ワイヤボンディングにおいてワイヤと金膜32との接合を阻害するため、本実施の形態に示す電子部品製造方法では、ワイヤボンディングに先立って、図1(b)に示すように実装体10をプラズマ処理装置20に搬入し、これらの金膜表面の接合阻害物をプラズマ処理によって除去するようにしている。
【0021】
図1(b)において、真空チャンバ21内には下部電極22、上部電極23が設けられており、実装体10は下部電極22上に載置される。真空チャンバ21内には、真空排気の後にアルゴンガスなどのプラズマ発生用ガスが供給され、この状態で下部電極22に接続された高周波電源24によって下部電極22,上部電極23の間に高周波電圧が印加される。
【0022】
これにより、真空チャンバ21内にはアルゴンガスのプラズマ25が発生する。そしてこのプラズマのエッチング作用によって、レジスト層11bの表面に付着した異物が除去されて清浄化されるとともに、電極13の最表層の金膜32の表面の接合阻害物が除去される。図4の矢印cはプラズマ処理後の計測結果を示しており、プラズマ処理によって金膜32表面からニッケル化合物がほぼ完全に除去されることを示している。
【0023】
このようにしてプラズマ処理が行われた後の実装体10は、ワイヤボンディング装置に送られ、図1(c)に示すように、キャピラリツール35によって電極13と半導体素子12の接続用電極12aとをボンディングワイヤ14によって電気的に接続する(ワイヤボンディング工程)。このとき、ワイヤボンディング工程に先立って、電極13の金膜32表面から接合阻害物であるニッケル化合物がプラズマ処理によって除去されているので、ボンディングワイヤ14は良好な接合性で電極13の金膜32に接合される。
【0024】
ワイヤボンディング工程後の実装体10は、図2(a)に示すように熱処理装置26に送られ、加熱炉27内に収容される。そしてここで実装体10はヒータ28によって所定の熱処理温度に保持され、これによりプラズマ処理によって一旦ニッケル化合物が除去された金膜32の表面には、ニッケル化合物が再析出する。この加熱によるニッケル化合物の再析出について、図3を参照して説明する。
【0025】
図3(a)は、銅電極30の表面のニッケル膜31に、自己触媒型の無電解めっきによって形成された金膜32におけるニッケル化合物の再析出を示している。無電解めっきによって形成された金膜32中には、めっき過程において既にニッケル成分33が不純物として混入しており、これらのニッケル成分33が金膜32の表面で大気中の酸素に接触して酸化されることにより、ニッケルの酸化物や水酸化物などのニッケル化合物が生成される。
【0026】
そして熱処理時間の経過とともに、金膜32中のニッケル成分33が順次金膜32表面に析出することにより、ニッケル化合物の被膜33aが電極13の全面にもしくは部分的に形成される。すなわちこの熱処理過程においては、ワイヤボンディング後の電極13の金膜32の表面に銅電極30と異なる種類の金属(ニッケル)の酸化物もしくは水酸化物の被膜を形成する(被膜形成工程)。
【0027】
なお上述の例では、金膜32の形成に自己触媒型の無電解金めっきを用いる例を示したが、電極13の最表層への金膜形成に、図3(b)に示すように、置換型金めっきを用いてもよい。銅電極30Aの表面のニッケル膜31Aに置換型金めっきによって形成された金膜32Aには、めっき過程において生じた多数の微小な空孔34が存在する。
【0028】
そして熱処理過程においては、ニッケル膜31Aから下地金属のニッケル成分が空孔34を介して金膜32Aの表面に析出し、これらのニッケル成分が金膜32Aの表面で大気中の酸素に接触して酸化されることにより、同様にニッケルの酸化物や水酸化物などのニッケル化合物が生成される。そして熱処理時間の経過とともに、ニッケル膜31A中のニッケル成分が空孔34から順次金膜32A表面に析出することにより、ニッケル化合物の被膜33Aが形成される。
【0029】
図4において横軸(時間軸)のプラズマ処理後(矢印c以後)の範囲に現れるグラフは、このような熱処理による被膜形成の進行状態を示すものである。この時間軸範囲に示す3つの折れ線は、それぞれ異なる加熱温度におけるニッケル化合物の析出状況を示している。前述のように、プラズマ処理直後(矢印c)には、金膜32表面はニッケル化合物がほぼ完全に除去された状態であるが、熱処理により金膜32の表面にはニッケル化合物が再析出し、ニッケル化合物の析出量は加熱時間の経過とともに増加することが判る。そして加熱温度が高いほど、ニッケル化合物の再析出が促進される。
【0030】
このようにして電極13の金膜32にニッケル化合物の被膜が形成された後の実装体10は封止工程に送られる。そして図2(b)に示すように、基板11の上面は半導体素子12および電極13、レジスト層11bを覆う封止樹脂15によって封止される。この封止工程において、金膜32の表面には前述のようにニッケル化合物の被膜が生成されていることから、電極13の表面と封止樹脂15は被膜を介して接触する。
【0031】
これにより、密着性の良好なレジスト層11bと封止樹脂15との密着面積の割合が低下した小型のパッケージ状の電子部品にあっても、金膜32の金表面と封止樹脂15が直接接触することによる密着性の低下を防止し、封止樹脂15と基板11との全体的な密着性を向上させることができる。
【0032】
この後、樹脂封止された実装体10は切断工程に送られ、個片の半導体素子12毎に切断される。これにより、図2(c)に示すように、個片の電子部品29が完成する。この電子部品29は、樹脂表面を有する基板11に設けられ表面が金めっきによる金膜で覆われた電極13に、半導体素子12をワイヤボンディング14により電気的に接続し、半導体素子12を基板11に樹脂封止して構成された形態となっている。
【0033】
そして、封止樹脂15と電極13表面との密着界面には、前述のニッケル化合物の被膜33aが介在している。すなわち、封止樹脂15と金膜32の表面との密着界面に、電極13の最表層(金膜32)と異なる種類の金属であるニッケルの酸化物もしくは水酸化物の被膜を介在させた形態となっている。
【0034】
ここで、前述の被膜を形成するニッケルは、金めっきの下地金属であるニッケル膜31中のニッケルもしくはめっき過程において金膜32内に混入したニッケルであり、単に熱処理工程を追加するのみでこれらのニッケルを被膜形成用の金属として利用することができる。
【0035】
【発明の効果】
本発明によれば、表面が金膜で覆われた金属電極に半導体素子をワイヤボンディングにより電気的に接続し、この半導体素子を基板に樹脂封止して成る電子部品において、封止樹脂と金膜の表面との密着界面に前記金属電極と異なる種類の金属の酸化物もしくは水酸化物の被膜を介在させることにより、金膜と封止樹脂の密着性を改善して、電子部品全体としての封止樹脂の良好な密着性を確保することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の電子部品製造方法の工程説明図
【図2】本発明の一実施の形態の電子部品製造方法の工程説明図
【図3】本発明の一実施の形態の電子部品製造方法の工程説明図
【図4】本発明の一実施の形態の電子部品の電極の金膜表面におけるニッケル化合物析出量の変化を示すグラフ
【図5】従来のパッケージ状の電子部品の透過斜視図
【符号の説明】
1,11 基板
11a レジスト層
12 半導体素子
13 電極
15 封止樹脂
29 電子部品
30 銅電極
31 ニッケル膜
32 金膜
33a 被膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component manufacturing method of a semiconductor element mounted on the substrate sealed with resin to electrically connect the substrate by wire bonding to produce a formed Ru electronic components.
[0002]
[Prior art]
As a form of an electronic component in which a semiconductor element is mounted on a substrate, a packaged electronic component in which the mounted semiconductor element is covered with a resin and sealed is known (see, for example, Patent Document 1). A conventional packaged electronic component will be described below with reference to the drawings. FIG. 5 is a transparent perspective view of a conventional packaged electronic component. 5A, the
[0003]
In this resin-sealed state, the sealing resin 5 contacts and adheres to the surface of the
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-181223
[Problems to be solved by the invention]
However, due to the downsizing of electronic components, the result is a decrease in the adhesion of the sealing resin as described below. FIG. 5B shows a recent electronic component whose size has been reduced. In this example, the size of the
[0006]
Accordingly, the present invention aims at providing a Ru electronics in products Manufacturing method it is possible to ensure good adhesion of the sealing resin.
[0009]
[Means for Solving the Problems]
The method for manufacturing an electronic component according to
[0013]
According to the present invention, in an electronic component in which a semiconductor element is electrically connected to a metal electrode whose surface is covered with a gold film by wire bonding, and the semiconductor element is resin-sealed to a substrate, sealing resin and gold Sealing as a whole electronic component by improving the adhesion between the gold film and the sealing resin by interposing an oxide or hydroxide film of a different type of metal from the electrode at the adhesion interface with the film surface Good adhesion of the resin can be ensured.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. 1, 2, and 3 are process explanatory diagrams of the electronic component manufacturing method according to the embodiment of the present invention, and FIG. 4 is the amount of nickel compound deposited on the gold film surface of the electrode of the electronic component according to the embodiment of the present invention. It is a graph which shows the change of.
[0015]
First, an electronic component manufacturing method will be described with reference to FIGS. In this electronic component manufacturing method, a semiconductor element is electrically connected to an electrode provided on a substrate having a resin surface and the surface is covered with a gold film by gold plating, and then the semiconductor element is resin-sealed to the substrate. Electronic parts are manufactured.
[0016]
In FIG. 1A, a
[0017]
Here, the configuration of the
[0018]
Since the
[0019]
In the graph shown in FIG. 4, the degree of precipitation of nickel compounds such as nickel oxide and hydroxide on the surface of the gold film 32 (ratio of nickel compounds on the surface of the gold layer) was measured by Auger analysis under various conditions. Results are shown. 4 indicates the degree of precipitation of the nickel compound immediately after the plating process, and a considerable amount of the nickel compound has already been deposited on the surface of the
[0020]
Since these nickel compound coatings obstruct the bonding between the wire and the
[0021]
In FIG. 1B, a
[0022]
Thereby,
[0023]
After the plasma treatment is performed in this manner, the mounting
[0024]
The mounting
[0025]
FIG. 3A shows the reprecipitation of the nickel compound in the
[0026]
As the heat treatment time elapses, the
[0027]
In the above-described example, an example in which autocatalytic electroless gold plating is used for forming the
[0028]
In the heat treatment process, the nickel component of the base metal is deposited on the surface of the
[0029]
In FIG. 4, the graph that appears in the range after the plasma treatment (after the arrow c) on the horizontal axis (time axis) shows the progress of film formation by such heat treatment. The three broken lines shown in this time axis range indicate the deposition state of the nickel compound at different heating temperatures. As described above, immediately after the plasma treatment (arrow c), the surface of the
[0030]
Thus, the mounting
[0031]
Thereby, even in a small package-shaped electronic component in which the ratio of the adhesion area between the resist
[0032]
Thereafter, the resin-sealed mounting
[0033]
The
[0034]
Here, the nickel that forms the above-described film is nickel in the
[0035]
【The invention's effect】
According to the present invention, in an electronic component in which a semiconductor element is electrically connected to a metal electrode whose surface is covered with a gold film by wire bonding, and the semiconductor element is resin-sealed to a substrate, sealing resin and gold By interposing an oxide or hydroxide film of a different type of metal from the metal electrode at the adhesion interface with the surface of the film, the adhesion between the gold film and the sealing resin is improved, and as a whole electronic component Good adhesion of the sealing resin can be ensured.
[Brief description of the drawings]
FIG. 1 is a process explanatory diagram of an electronic component manufacturing method according to an embodiment of the present invention. FIG. 2 is a process explanatory diagram of an electronic component manufacturing method according to an embodiment of the present invention. FIG. 4 is a graph showing a change in the amount of nickel compound deposited on the gold film surface of the electrode of the electronic component according to the embodiment of the present invention. Perspective view of parts [Explanation of symbols]
DESCRIPTION OF
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337682A JP3879658B2 (en) | 2002-11-21 | 2002-11-21 | Electronic component manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337682A JP3879658B2 (en) | 2002-11-21 | 2002-11-21 | Electronic component manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172444A JP2004172444A (en) | 2004-06-17 |
| JP3879658B2 true JP3879658B2 (en) | 2007-02-14 |
Family
ID=32701119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337682A Expired - Fee Related JP3879658B2 (en) | 2002-11-21 | 2002-11-21 | Electronic component manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879658B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6507874B2 (en) * | 2015-06-17 | 2019-05-08 | 富士電機株式会社 | Semiconductor device and method of manufacturing semiconductor device |
-
2002
- 2002-11-21 JP JP2002337682A patent/JP3879658B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172444A (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111782B2 (en) | Solderless die attach to a direct bonded aluminum substrate | |
| TWI378765B (en) | Semiconductor device packages with electromagnetic interference shielding and forming method thereof | |
| JPWO2018150971A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8044511B2 (en) | Function element and function element mounting structure | |
| WO2007023950A1 (en) | Semiconductor device manufacturing method | |
| JP3879658B2 (en) | Electronic component manufacturing method | |
| CN101443895B (en) | Packaging of semiconductor chips with metallized source, gate and drain contact areas | |
| US5833758A (en) | Method for cleaning semiconductor wafers to improve dice to substrate solderability | |
| KR101038491B1 (en) | Lead frame and manufacturing method thereof | |
| US6191485B1 (en) | Semiconductor device | |
| CN1231510A (en) | Method for removing pinholes in silicon nitride protective layer | |
| JP3675407B2 (en) | Electronic equipment | |
| JP3671879B2 (en) | Electronic component manufacturing method and electronic component | |
| JP2006202974A (en) | Electronic device and manufacturing method thereof | |
| JP3510039B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006286944A (en) | Submount and manufacturing method thereof | |
| US6800949B1 (en) | Embedded chip enclosure with solder-free interconnect | |
| JP4775369B2 (en) | Semiconductor chip, semiconductor device, and manufacturing method | |
| RU2737722C1 (en) | Semiconductor device manufacturing method | |
| JP4174369B2 (en) | Electrode for semiconductor device, method for manufacturing the same, and semiconductor device | |
| TWI238481B (en) | Method of achieving thermosonic bonding of gold wire to copper pads by coating thin film on chip | |
| JP2907811B1 (en) | Semiconductor light emitting device mounting method and mounting body | |
| JPH0637139A (en) | Method for manufacturing semiconductor device | |
| JP4984473B2 (en) | Electronic component and method for manufacturing electronic component | |
| JPH10224029A (en) | Bump manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |