JP3880466B2 - 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 - Google Patents
薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 Download PDFInfo
- Publication number
- JP3880466B2 JP3880466B2 JP2002184179A JP2002184179A JP3880466B2 JP 3880466 B2 JP3880466 B2 JP 3880466B2 JP 2002184179 A JP2002184179 A JP 2002184179A JP 2002184179 A JP2002184179 A JP 2002184179A JP 3880466 B2 JP3880466 B2 JP 3880466B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide layer
- silicon
- polysilicon
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
- H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体デバイスの製造に関し、より詳細にはシリコン・オン・インシュレータ（ＳＯＩ）基板上に半導体集積回路用の浅いトレンチ分離（ＳＴＩ）を形成する方法に関する。
【０００２】
【従来の技術】
半導体集積回路の形成では、様々なフィールド酸化膜分離を使用して電界効果トランジスタ（ＦＥＴ）などの離散的半導体デバイスを分離することが必要である。高機能半導体集積回路体系では、フィールド酸化膜のフィーチャ・サイズを最小限にするためにシリコン基板内に浅いトレンチを使用する場合が多い。このようなトレンチは通常は化学的気相付着（ＣＶＤ）により二酸化珪素（ＳｉＯ2）で充填する。次にエッチングまたは化学的機械研磨（ＣＭＰ）のいずれかによって過剰なＳｉＯ2を除去し、一般に浅いトレンチ分離（ＳＴＩ）と呼ばれるフィールド酸化膜分離を形成する。
【０００３】
しかし、１０００Å以下の非常に浅い深さのＳＴＩ酸化物充填を必要とする現行のＳＴＩ形成プロセスをシリコン・オン・インシュレータ（ＳＯＩ）基板に応用する際に関連するいくつかの問題がある。たとえば、後述するように、パッド酸化物および犠牲酸化物ストリッピング・ステップなど、現行のＳＴＩ形成プロセスで酸化物エッチング中にＳＴＩ酸化物が腐食することにより、ＳＴＩ酸化物の厚さに比較的大きい変動が発生する可能性がある。
【０００４】
典型的なＳＴＩ形成プロセスはシリコン基板上にパッド酸化物層を形成することから始まり、続いて窒化珪素などの研磨ストップ層の付着を行う。次に、従来のフォトリソグラフィ・マスキングおよびエッチング技法を使用して、研磨ストップ層、パッド酸化物層、およびシリコン基板にトレンチを形成する。電界放出効果を低減するために、トレンチのシリコン側壁上に側壁酸化物を熱成長させることもできる。つぎに、たとえば高密度プラズマ（ＨＤＰ）付着プロセスにより、ＳｉＯ2でトレンチを充填する。ＣＭＰ平坦化により過剰なＳｉＯ2を研磨ストップ層まで除去し、次に研磨ストップ層を除去する。
【０００５】
次に、ウェル・イオン注入を実行する。注入前に、前に成長させたパッド酸化物層をエッチングによって除去する。エッチング中にＳＴＩ酸化物充填の一部も必然的に除去される。次に、シリコン基板上に犠牲酸化物層を成長させる。次に、ウェル・イオン注入を実行する。ＳｉＯ2のＳＴＩ充填にイオン注入すると、ＳｉＯ2の表面が非常に柔らかくなると考えられている。犠牲酸化物層のストリッピング時には、大量の軟化したＳｉＯ2のＳＴＩ充填材も除去される。パッド酸化物層および犠牲酸化物層の除去中にＳｉＯ2のＳＴＩ充填材を除去すると、ＳＴＩ酸化物の厚さが比較的大きく変動するだけでなく、ＳＴＩとシリコン基板の間にディボットが形成される。
【０００６】
ウェル・イオン注入に続いて、次のようにポリシリコン・ゲートを形成する。まず、基板表面の上にポリシリコンの層を付着させる。次に、従来のフォトリソグラフィ・マスキングおよびエッチング技法により、ポリシリコン層にゲートを規定する。しかし、ＳＴＩとシリコン基板の間に形成されたディボットの側壁上にポリシリコン・レールが存続する場合が多い。このようなレールはゲート間の短絡を引き起こす可能性があり、それにより、集積回路の歩留まりおよび信頼性に影響する。
【０００７】
集積回路のフィーチャ・サイズがより小さくなり、デバイス密度がより大きくなると、これらの問題への関心が高まる。さらに、ＳＯＩ基板上に従来のプロセスによって形成されるＳＴＩに関しては、これらの問題は特定の関心事となる。ＳＯＩ基板は埋込み酸化物層上の薄いシリコン層からなる。この薄いシリコン層は通常、１０００Å未満の厚さを有し、より一般的には約５００Åの厚さを有する。埋込み酸化物層は通常、約１０００〜１５００Åの厚さを有する。ＳＯＩ基板に従来のＳＴＩ形成プロセスを使用しても、ＳＴＩの厚さ制御やディボット除去は達成不能であった。
【０００８】
【発明が解決しようとする課題】
上記の問題は本発明の方法によって対処する。本発明によれば、シリコン・オン・インシュレータ（ＳＯＩ）基板上に浅いトレンチ分離（ＳＴＩ）を形成するための方法が開示される。
【０００９】
【課題を解決するための手段】
前記ＳＯＩ基板は埋込み酸化物層上のシリコン層を含む。この方法は、前記シリコン層上にゲート酸化物層を形成するステップと、前記ゲート酸化物層上に第１のポリシリコン層を付着させるステップと、前記第１のポリシリコン層上に研磨ストップ層を付着させるステップと、前記基板内に複数のトレンチを形成するステップであって、前記トレンチが前記研磨ストップ層と前記第１のポリシリコン層と前記ゲート酸化物層と前記シリコン層とを貫通して伸びる深さを有するステップと、前記トレンチ内と前記研磨ストップ層上に酸化珪素層を共形的に付着させるステップと、前記トレンチ内の前記酸化珪素層の上面を前記研磨ストップ層の上面と同じ高さまで研磨するように、化学的機械研磨により前記酸化珪素層の第１の部分を除去するステップと、前記酸化珪素層の上面を前記研磨ストップ層の上面より下で前記第１のポリシリコン層の上面より上の高さまでエッチングするように、エッチングにより前記酸化珪素層の第２の部分を除去するステップと、前記研磨ストップ層を除去するステップと、前記酸化珪素層と前記第１のポリシリコン層上に第２のポリシリコン層を付着させるステップと、前記第１および第２のポリシリコン層にフォトリソグラフィ・マスキングおよび異方性エッチングを施すことにより前記第１および第２のポリシリコン層からなるポリシリコン・ゲートを形成するステップとを含む。
【００１０】
新規かつ本発明に特有の要素と思われる本発明の特徴は特許請求の範囲に詳細に記載されている。添付図面は例示のみを目的とし、一定の縮尺で描かれていない。さらに、図面中で同様の番号は同様の特徴を表す。しかし、本発明自体は、添付図面に関連して以下に示す詳細な説明を参照すれば、構成ならびに動作方法のいずれについても、最もよく理解することができる。
【００１１】
【発明の実施の形態】
次に、ＳＯＩ基板上にＳＴＩを形成するための本発明の改良された方法について詳細に説明する。前述の通り、ＳＯＩ基板に適用される従来のＳＴＩ形成プロセスはプロセス制御が不十分なため、ＳＴＩ酸化物の厚さが比較的大きく変動するとともに、ＳＴＩとシリコン基板の間にディボットが形成される。これは、少なくとも一部はウェル・イオン注入中にＳｉＯ2のＳＴＩ充填材が軟化することによって引き起こされると思われる。本発明では、ＳＴＩ形成前にすべてのウェル注入を行うことにより、この疑わしい原因が解消される。
【００１２】
次に本発明の好ましい一実施形態について説明する。この好ましい方法は、従来の技法によりＳＯＩ基板上に犠牲酸化物層を成長させることから始めることができる。位置合わせマークを取り入れることができ、すべての適当なウェルおよびスレッショルド・イオン注入（threshold ion implantations）を実施する。ウェル・イオン注入後に、本発明の方法を続行する前に犠牲酸化物層を除去しなければならない。
【００１３】
図１ないし図１１は本発明の好ましい方法の残りのステップを示している。図１でこの方法は、シリコン層１１と埋込み酸化物層１０とを含むＳＯＩ基板上の薄いゲート酸化物層１２の形成を続行する。ＳＯＩ基板は通常、シリコン層１１などの上部シリコン層と、埋込み酸化物層１０などの埋込み酸化物層と、バルク・シリコン層（図示せず）という３つの層を含む。シリコン層１１の厚さは通常、１０００Å未満であり、より一般的には約５００Åである。埋込み酸化物層１０は通常、約１０００Å〜約１５００Åの厚さを有し、より一般的には約１３５０Å〜約１４５０Åの厚さを有する。
【００１４】
ゲート酸化物層１２は、酸素または亜酸化窒素あるいはその両方における熱酸化、好ましくは約６５０℃〜約８５０℃の温度の酸化炉で約５分〜約３０分の間、酸素と亜酸化窒素の乾燥雰囲気に基板を曝すことなどの任意の適当な方法によって、シリコン層１１上に成長させることができる。ゲート酸化物層１２を基板表面上に形成し、好ましくは約１０Å〜約３０Åの厚さまで成長させる。
【００１５】
図２に示す次のステップでは、ゲート酸化物層１２上に第１のポリシリコン層１３を付着させる。第１のポリシリコン層１３は、約７００℃〜約８００℃の温度のシラン（ＳｉＨ4）などの反応ガス（reactant gas）を使用する低圧化学的気相付着（ＬＰＣＶＤ）などの任意の適当な方法によって付着させることができる。第１のポリシリコン層１３は、約３００Å〜約６００Å、好ましくは約５００Åの厚さまで付着させなければならない。
【００１６】
次に図３に示すように、第１のポリシリコン層１３上に研磨ストップ層１４を付着させる。研磨ストップ層１４は、後続の化学的機械研磨（ＣＭＰ）ステップ用の研磨ストップ層として機能するのに適した任意の材料で形成することができる。好ましくは、研磨ストップ層１４は窒化珪素（Ｓｉ3Ｎ4）からなるが、これは、約７００℃〜８００℃の温度のシラン（ＳｉＨ4）とアンモニア（ＮＨ3）などの反応ガス混合物を使用するＬＰＣＶＤによって付着させることができる。研磨ストップ層１４は、約５００Å〜約１０００Å、好ましくは約８００Åの厚さなど、研磨ストップ層として機能するのに十分な厚さまで付着させなければならない。
【００１７】
図４および図５はＳＴＩトレンチの形成を示している。図４では、従来のフォトリソグラフィ技法により基板上にフォトレジスト・マスク１５をパターン形成する。図５では、反応性イオン・エッチング（ＲＩＥ）などの選択異方性エッチング・プロセスにより、研磨ストップ層１４、第１のポリシリコン層１３、ゲート酸化物層１２、薄いシリコン層１１の露出エリアにエッチングを施す。指向性ＲＩＥは、トレンチの側面から第１のポリシリコン層１３へのエッチングを防止するために好ましいエッチング方法である。プラズマ・エッチングとは対照的に、異方性エッチングは、トレンチ深さを適切に制御するために好ましいものである。好ましいエッチャント・ガスは、窒化珪素研磨ストップ層１４にはＮＦ3／Ａｒ、第１のポリシリコン層１３にはＨＢｒ／Ｃｌ2、ゲート酸化物層１２にはＮＦ3／Ａｒ、薄いシリコン層１１にはＨＢｒ／Ｃｌ2である。トレンチは通常、約１７００Å〜約２２００Å、好ましくは約１８５０Åの深さを有する。
【００１８】
ＳＴＩトレンチの形成後、ＳＴＩトレンチ充填を実行する。ＳＴＩトレンチを充填する前に、各トレンチ内の露出したシリコンおよびポリシリコン表面上に酸化物ライナを熱成長させることができる。酸化物ライナ（図示せず）は、約５０Å〜約３００Å、好ましくは約１００Åの厚さを有することができる。次に、ＳＴＩ酸化物層１６として図６に示すように、ＳＴＩトレンチを完全に充填するのに十分な厚さで基板上にＳｉＯ2を付着させる。ＳＴＩのＳｉＯ2は、高密度プラズマ（ＨＤＰ）付着技法を使用するかまたはＬＰＣＶＤとテトラエチルオルトシリケート酸化物（ＴＥＯＳ）などの反応ガスを使用して付着させることができる。ＳＴＩ酸化物層１６は、トレンチ深さをわずかに上回る厚さ、通常は約１８００Å〜２４００Åの厚さまで付着させなければならない。
【００１９】
ＳＴＩ充填後、図７に示すように、ＣＭＰ平坦化により研磨ストップ層１４の上面まで過剰なＳＴＩ酸化物１６を除去する。適切なものであれば、どの研磨ツールおよびスラリでもこのＣＭＰステップに使用することができる。米国特許第５８７６４９０号と同時係属の米国特許出願第０９／５７７３４７号に記載されているものなどの界面活性剤と組み合わせて酸化セリウム（ＣｅＯ2）ベースのスラリを使用すると非常に明確な平面レベルを形成できることが分かっており、その開示内容は参照により本明細書に組み込まれる。界面活性剤とともにＣｅＯ2ベースのスラリを使用することにより、研磨ストップ層１４の上面までＳＴＩ酸化物１６を研磨するが、それ以上低くしない。換言すれば、ＳＴＩ酸化物のわん状変形は全く発生しない。
【００２０】
次に、ＳＴＩ酸化物１６の上面を第１のポリシリコン層１３の上面に近づけるために、図８に示すように、追加量のＳＴＩ酸化物１６を除去する。このような除去は、時限ウェット・エッチング（timed wet etching）またはＲＩＥプロセスなどの適切なエッチング・プロセスによって実施される。時限ウェット・エッチングはＲＩＥプロセスより単純なエッチ・バック・プロセスであり、したがって、好ましいものである。エッチングを施したＳＴＩ酸化物１６の上面が第１のポリシリコン層１３の上面にほとんど近くなるように、十分な厚さのＳＴＩ酸化物１６を除去する。好ましくは、ゲート・コーナの漏れを回避するために、エッチングを施したＳＴＩ酸化物１６の上面がシリコン層１１の上面より少なくとも約２００Å高くなるように、ＳＴＩ酸化物１６の除去は制限しなければならない。これに反して、ポリシリコン側壁またはポリシリコン・ゲートのエッチング後に残存するレールによるＳＴＩ酸化物のシーム漏れを回避するために、エッチングを施したＳＴＩ酸化物１６の上面が第１のポリシリコン層１３の上面よりせいぜい約２００Å高くなるように、ＳＴＩ酸化物の十分な部分を除去しなければならない。たとえば、第１のポリシリコン層１３が約５００Åの厚さを有する場合、エッチングを施したＳＴＩ酸化物１６の上面はシリコン層１１の上面よりせいぜい約７００Å高くなければならない。もう１つの例としては、第１のポリシリコン層１３が約１０００Åの厚さを有する場合、エッチングを施したＳＴＩ酸化物１６の上面はシリコン層１１の上面よりせいぜい約１２００Å高くなければならない。ＳＴＩ酸化物１６を適切な厚さまでエッチ・バックした後、図９に示すように選択ＲＩＥプロセスにより研磨ストップ層１４を除去することができる。
【００２１】
研磨ストップ層１４の除去後、図１０に示すように、ＳＴＩデバイス構造上に第２のポリシリコン層１７を付着させる。第２のポリシリコン層１７は、約７００℃〜約８００℃の温度のシラン（ＳｉＨ4）などの反応ガスを使用する低圧化学的気相付着（ＬＰＣＶＤ）などの任意の適当な方法によって付着させることができる。第２のポリシリコン層１７は約７５０Å〜約１５００Å、好ましくは約１０００Åの厚さで付着させる。任意選択で、プラズマ強化ＬＰＣＶＤを使用して約５００Åの厚さまで第２のポリシリコン層１７の上に酸化物層（図示せず）を付着させることができる。
【００２２】
図１１に示す最後のステップでは、従来のフォトリソグラフィ・マスキングおよびエッチング技法によりゲートを形成する。具体的には、第２のポリシリコン層１７の上にフォトレジスト・マスク（図示せず）を形成してゲート・エリアを規定し、ＲＩＥなどの適切な異方性エッチング技法によってポリシリコン層１３および１７の露出部分を除去し、図示のようにポリシリコン層１３および１７からなるゲート構造を残す。
【００２３】
その後、従来のＣＭＯＳ処理を続行して、図１２に示すように、ほぼ平面のＳＴＩ構造に囲まれた相補形ＣＭＯＳデバイスまたはバイポーラ・デバイスを形成する。側壁酸化物層１９とともに、第１および第２のポリシリコン層からなるゲート１８が示されている。
【００２４】
本発明の方法は、従来技術の方法を使用して構築したＳＴＩ構造に過剰な凹部を引き起こす可能性のある、ウェル・イオン注入用の犠牲酸化物の成長および除去に対してＳＴＩ酸化物が曝されないという点で、従来技術の方法より優れた利点をもたらす。そのうえ、本発明により、薄いＳＯＩ基板状にＳＴＩを形成するときに必要なプロセス制御が大幅に改善される。本発明の方法を使用して第１のポリシリコン層の高さを正確に制御することにより、ポリシリコン・ゲート・エッチング後に形成されるポリシリコン側壁によるＳＴＩ酸化物のシーム漏れを回避することができ、ゲート・コーナの漏れを解消することができる。
【００２５】
特定の好ましい実施形態とその他の代替実施形態に関連して本発明を具体的に説明してきたが、上記の説明を考慮すると当業者には多数の代替形態、変更形態、変形形態が明らかであることは明白である。したがって、特許請求の範囲は、本発明の真の範囲および精神に該当するようなすべての代替形態、変更形態、変形形態を包含するものとする。
【００２６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２７】
（１）シリコン・オン・インシュレータ（ＳＯＩ）基板上のデバイス・エリアを分離するために前記ＳＯＩ基板上に浅いトレンチ分離を形成するための方法において、前記ＳＯＩ基板が埋込み酸化物層上のシリコン層を含み、
前記シリコン層上にゲート酸化物層を形成するステップと、
前記ゲート酸化物層上に第１のポリシリコン層を付着させるステップと、
前記第１のポリシリコン層上に研磨ストップ層を付着させるステップと、
複数のトレンチを形成するステップであって、前記トレンチが前記研磨ストップ層と前記第１のポリシリコン層と前記ゲート酸化物層と前記シリコン層とを貫通して伸びる深さを有するステップと、
前記トレンチ内と前記研磨ストップ層上に酸化珪素層を共形的に付着させるステップと、
前記トレンチ内の前記酸化珪素層の上面を前記研磨ストップ層の上面と同じ高さまで研磨するように、化学的機械研磨により前記酸化珪素層の第１の部分を除去するステップと、
前記酸化珪素層の上面を前記研磨ストップ層の上面より下で前記第１のポリシリコン層の上面より上の高さまでエッチングするように、エッチングにより前記酸化珪素層の第２の部分を除去するステップと、
前記研磨ストップ層を除去するステップと、
前記酸化珪素層と前記第１のポリシリコン層上に第２のポリシリコン層を付着させるステップと、
前記第１および第２のポリシリコン層にフォトリソグラフィ・マスキングおよびエッチングを施すことにより前記第１および第２のポリシリコン層からなるポリシリコン・ゲートを形成するステップとを含む方法。
（２）前記シリコン層が約１０００Å未満の厚さを有する、上記（１）に記載の方法。
（３）前記シリコン層が約５００Å未満の厚さを有する、上記（１）に記載の方法。
（４）酸素と亜酸化窒素からなるグループから選択したガスを含む雰囲気で熱酸化によって前記ゲート酸化物層を形成する、上記（１）に記載の方法。
（５）前記ゲート酸化物層が約１０Å〜約３０Åの厚さを有する、上記（１）に記載の方法。
（６）シランを使用する低圧化学的気相付着によって前記第１のポリシリコン層を付着させる、上記（１）に記載の方法。
（７）前記第１のポリシリコン層が約３００Å〜約６００Åの厚さを有する、上記（１）に記載の方法。
（８）前記第１のポリシリコン層が約５００Åの厚さを有する、上記（１）に記載の方法。
（９）前記研磨ストップ層が窒化珪素を含む、上記（１）に記載の方法。
（１０）シランとアンモニアを使用する低圧化学的気相付着によって前記研磨ストップ層を付着させる、上記（１）に記載の方法。
（１１）前記研磨ストップ層が約５００Å〜約１０００Åの厚さを有する、上記（１）に記載の方法。
（１２）前記研磨ストップ層が約８００Åの厚さを有する、上記（１）に記載の方法。
（１３）フォトリソグラフィ・マスキングおよび異方性エッチングによって前記トレンチを形成する、上記（１）に記載の方法。
（１４）前記異方性エッチングが指向性反応性イオン・エッチングを含む、上記（１３）に記載の方法。
（１５）前記トレンチが約１７００Å〜約２２００Åの深さを有する、上記（１）に記載の方法。
（１６）前記酸化珪素層を付着させる前に前記トレンチ内に酸化物ライナを形成することをさらに含む、上記（１に記載の方法。
（１７）酸素雰囲気での熱酸化によって前記酸化物ライナを形成する、上記（１６）に記載の方法。
（１８）前記酸化物ライナが約５０Å〜約３００Åの厚さを有する、上記（１６）に記載の方法。
（１９）前記酸化物ライナが約１００Åの厚さを有する、上記（１６）に記載の方法。
（２０）高密度プラズマ・プロセスによって前記酸化珪素層を付着させる、上記（１）に記載の方法。
（２１）テトラエチルオルトシリケート酸化物を使用する低圧化学的気相付着によって前記酸化珪素層を付着させる、上記（１）に記載の方法。
（２２）前記酸化珪素層が前記トレンチ深さを上回る厚さを有する、上記（１）に記載の方法。
（２３）前記酸化珪素層が約１８００Å〜約２４００Åの厚さを有する、上記（１）に記載の方法。
（２４）酸化セリウムと界面活性剤を含むスラリを使用する化学的機械研磨によって前記酸化珪素層の前記第１の部分を除去する、上記（１）に記載の方法。
（２５）ウェット・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２６）反応性イオン・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２７）前記酸化珪素層の上面が前記シリコン層の上面より少なくとも約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２８）前記酸化珪素層の上面が前記第１のポリシリコン層の上面よりせいぜい約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２９）選択反応性イオン・エッチング・プロセスによって前記研磨ストップ層を除去する、上記（１）に記載の方法。
（３０）シランを使用する低圧化学的気相付着によって前記第２のポリシリコン層を付着させる、上記（１）に記載の方法。
（３１）前記第２のポリシリコン層が約７５０Å〜約１５００Åの厚さを有する、上記（１）に記載の方法。
（３２）前記第２のポリシリコン層が約１０００Åの厚さを有する、上記（１）に記載の方法。
（３３）前記ポリシリコン・ゲートを形成する前に前記第２のポリシリコン層上に酸化物層を付着させるステップをさらに含む、上記（１）に記載の方法。
（３４）プラズマ強化低圧化学気相付着によって前記酸化物層を付着させる、上記（３３）に記載の方法。
（３５）前記酸化物層が約５００Åの厚さを有する、上記（３３）に記載の方法。
（３６）フォトリソグラフィ・マスキングおよび反応性イオン・エッチングによって前記ポリシリコン・ゲートを形成する、上記（１）に記載の方法。
【図面の簡単な説明】
【図１】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図２】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図３】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図４】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図５】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図６】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図７】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図８】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図９】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１０】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１１】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１２】本発明の方法により製作したＳＴＩデバイス構造の斜視図である。
【符号の説明】
１０ 埋込み酸化物層
１１ シリコン層
１２ ゲート酸化物層
１３ 第１のポリシリコン層
１６ ＳＴＩ酸化物層
１７ 第２のポリシリコン層
【発明の属する技術分野】
本発明は、一般に半導体デバイスの製造に関し、より詳細にはシリコン・オン・インシュレータ（ＳＯＩ）基板上に半導体集積回路用の浅いトレンチ分離（ＳＴＩ）を形成する方法に関する。
【０００２】
【従来の技術】
半導体集積回路の形成では、様々なフィールド酸化膜分離を使用して電界効果トランジスタ（ＦＥＴ）などの離散的半導体デバイスを分離することが必要である。高機能半導体集積回路体系では、フィールド酸化膜のフィーチャ・サイズを最小限にするためにシリコン基板内に浅いトレンチを使用する場合が多い。このようなトレンチは通常は化学的気相付着（ＣＶＤ）により二酸化珪素（ＳｉＯ2）で充填する。次にエッチングまたは化学的機械研磨（ＣＭＰ）のいずれかによって過剰なＳｉＯ2を除去し、一般に浅いトレンチ分離（ＳＴＩ）と呼ばれるフィールド酸化膜分離を形成する。
【０００３】
しかし、１０００Å以下の非常に浅い深さのＳＴＩ酸化物充填を必要とする現行のＳＴＩ形成プロセスをシリコン・オン・インシュレータ（ＳＯＩ）基板に応用する際に関連するいくつかの問題がある。たとえば、後述するように、パッド酸化物および犠牲酸化物ストリッピング・ステップなど、現行のＳＴＩ形成プロセスで酸化物エッチング中にＳＴＩ酸化物が腐食することにより、ＳＴＩ酸化物の厚さに比較的大きい変動が発生する可能性がある。
【０００４】
典型的なＳＴＩ形成プロセスはシリコン基板上にパッド酸化物層を形成することから始まり、続いて窒化珪素などの研磨ストップ層の付着を行う。次に、従来のフォトリソグラフィ・マスキングおよびエッチング技法を使用して、研磨ストップ層、パッド酸化物層、およびシリコン基板にトレンチを形成する。電界放出効果を低減するために、トレンチのシリコン側壁上に側壁酸化物を熱成長させることもできる。つぎに、たとえば高密度プラズマ（ＨＤＰ）付着プロセスにより、ＳｉＯ2でトレンチを充填する。ＣＭＰ平坦化により過剰なＳｉＯ2を研磨ストップ層まで除去し、次に研磨ストップ層を除去する。
【０００５】
次に、ウェル・イオン注入を実行する。注入前に、前に成長させたパッド酸化物層をエッチングによって除去する。エッチング中にＳＴＩ酸化物充填の一部も必然的に除去される。次に、シリコン基板上に犠牲酸化物層を成長させる。次に、ウェル・イオン注入を実行する。ＳｉＯ2のＳＴＩ充填にイオン注入すると、ＳｉＯ2の表面が非常に柔らかくなると考えられている。犠牲酸化物層のストリッピング時には、大量の軟化したＳｉＯ2のＳＴＩ充填材も除去される。パッド酸化物層および犠牲酸化物層の除去中にＳｉＯ2のＳＴＩ充填材を除去すると、ＳＴＩ酸化物の厚さが比較的大きく変動するだけでなく、ＳＴＩとシリコン基板の間にディボットが形成される。
【０００６】
ウェル・イオン注入に続いて、次のようにポリシリコン・ゲートを形成する。まず、基板表面の上にポリシリコンの層を付着させる。次に、従来のフォトリソグラフィ・マスキングおよびエッチング技法により、ポリシリコン層にゲートを規定する。しかし、ＳＴＩとシリコン基板の間に形成されたディボットの側壁上にポリシリコン・レールが存続する場合が多い。このようなレールはゲート間の短絡を引き起こす可能性があり、それにより、集積回路の歩留まりおよび信頼性に影響する。
【０００７】
集積回路のフィーチャ・サイズがより小さくなり、デバイス密度がより大きくなると、これらの問題への関心が高まる。さらに、ＳＯＩ基板上に従来のプロセスによって形成されるＳＴＩに関しては、これらの問題は特定の関心事となる。ＳＯＩ基板は埋込み酸化物層上の薄いシリコン層からなる。この薄いシリコン層は通常、１０００Å未満の厚さを有し、より一般的には約５００Åの厚さを有する。埋込み酸化物層は通常、約１０００〜１５００Åの厚さを有する。ＳＯＩ基板に従来のＳＴＩ形成プロセスを使用しても、ＳＴＩの厚さ制御やディボット除去は達成不能であった。
【０００８】
【発明が解決しようとする課題】
上記の問題は本発明の方法によって対処する。本発明によれば、シリコン・オン・インシュレータ（ＳＯＩ）基板上に浅いトレンチ分離（ＳＴＩ）を形成するための方法が開示される。
【０００９】
【課題を解決するための手段】
前記ＳＯＩ基板は埋込み酸化物層上のシリコン層を含む。この方法は、前記シリコン層上にゲート酸化物層を形成するステップと、前記ゲート酸化物層上に第１のポリシリコン層を付着させるステップと、前記第１のポリシリコン層上に研磨ストップ層を付着させるステップと、前記基板内に複数のトレンチを形成するステップであって、前記トレンチが前記研磨ストップ層と前記第１のポリシリコン層と前記ゲート酸化物層と前記シリコン層とを貫通して伸びる深さを有するステップと、前記トレンチ内と前記研磨ストップ層上に酸化珪素層を共形的に付着させるステップと、前記トレンチ内の前記酸化珪素層の上面を前記研磨ストップ層の上面と同じ高さまで研磨するように、化学的機械研磨により前記酸化珪素層の第１の部分を除去するステップと、前記酸化珪素層の上面を前記研磨ストップ層の上面より下で前記第１のポリシリコン層の上面より上の高さまでエッチングするように、エッチングにより前記酸化珪素層の第２の部分を除去するステップと、前記研磨ストップ層を除去するステップと、前記酸化珪素層と前記第１のポリシリコン層上に第２のポリシリコン層を付着させるステップと、前記第１および第２のポリシリコン層にフォトリソグラフィ・マスキングおよび異方性エッチングを施すことにより前記第１および第２のポリシリコン層からなるポリシリコン・ゲートを形成するステップとを含む。
【００１０】
新規かつ本発明に特有の要素と思われる本発明の特徴は特許請求の範囲に詳細に記載されている。添付図面は例示のみを目的とし、一定の縮尺で描かれていない。さらに、図面中で同様の番号は同様の特徴を表す。しかし、本発明自体は、添付図面に関連して以下に示す詳細な説明を参照すれば、構成ならびに動作方法のいずれについても、最もよく理解することができる。
【００１１】
【発明の実施の形態】
次に、ＳＯＩ基板上にＳＴＩを形成するための本発明の改良された方法について詳細に説明する。前述の通り、ＳＯＩ基板に適用される従来のＳＴＩ形成プロセスはプロセス制御が不十分なため、ＳＴＩ酸化物の厚さが比較的大きく変動するとともに、ＳＴＩとシリコン基板の間にディボットが形成される。これは、少なくとも一部はウェル・イオン注入中にＳｉＯ2のＳＴＩ充填材が軟化することによって引き起こされると思われる。本発明では、ＳＴＩ形成前にすべてのウェル注入を行うことにより、この疑わしい原因が解消される。
【００１２】
次に本発明の好ましい一実施形態について説明する。この好ましい方法は、従来の技法によりＳＯＩ基板上に犠牲酸化物層を成長させることから始めることができる。位置合わせマークを取り入れることができ、すべての適当なウェルおよびスレッショルド・イオン注入（threshold ion implantations）を実施する。ウェル・イオン注入後に、本発明の方法を続行する前に犠牲酸化物層を除去しなければならない。
【００１３】
図１ないし図１１は本発明の好ましい方法の残りのステップを示している。図１でこの方法は、シリコン層１１と埋込み酸化物層１０とを含むＳＯＩ基板上の薄いゲート酸化物層１２の形成を続行する。ＳＯＩ基板は通常、シリコン層１１などの上部シリコン層と、埋込み酸化物層１０などの埋込み酸化物層と、バルク・シリコン層（図示せず）という３つの層を含む。シリコン層１１の厚さは通常、１０００Å未満であり、より一般的には約５００Åである。埋込み酸化物層１０は通常、約１０００Å〜約１５００Åの厚さを有し、より一般的には約１３５０Å〜約１４５０Åの厚さを有する。
【００１４】
ゲート酸化物層１２は、酸素または亜酸化窒素あるいはその両方における熱酸化、好ましくは約６５０℃〜約８５０℃の温度の酸化炉で約５分〜約３０分の間、酸素と亜酸化窒素の乾燥雰囲気に基板を曝すことなどの任意の適当な方法によって、シリコン層１１上に成長させることができる。ゲート酸化物層１２を基板表面上に形成し、好ましくは約１０Å〜約３０Åの厚さまで成長させる。
【００１５】
図２に示す次のステップでは、ゲート酸化物層１２上に第１のポリシリコン層１３を付着させる。第１のポリシリコン層１３は、約７００℃〜約８００℃の温度のシラン（ＳｉＨ4）などの反応ガス（reactant gas）を使用する低圧化学的気相付着（ＬＰＣＶＤ）などの任意の適当な方法によって付着させることができる。第１のポリシリコン層１３は、約３００Å〜約６００Å、好ましくは約５００Åの厚さまで付着させなければならない。
【００１６】
次に図３に示すように、第１のポリシリコン層１３上に研磨ストップ層１４を付着させる。研磨ストップ層１４は、後続の化学的機械研磨（ＣＭＰ）ステップ用の研磨ストップ層として機能するのに適した任意の材料で形成することができる。好ましくは、研磨ストップ層１４は窒化珪素（Ｓｉ3Ｎ4）からなるが、これは、約７００℃〜８００℃の温度のシラン（ＳｉＨ4）とアンモニア（ＮＨ3）などの反応ガス混合物を使用するＬＰＣＶＤによって付着させることができる。研磨ストップ層１４は、約５００Å〜約１０００Å、好ましくは約８００Åの厚さなど、研磨ストップ層として機能するのに十分な厚さまで付着させなければならない。
【００１７】
図４および図５はＳＴＩトレンチの形成を示している。図４では、従来のフォトリソグラフィ技法により基板上にフォトレジスト・マスク１５をパターン形成する。図５では、反応性イオン・エッチング（ＲＩＥ）などの選択異方性エッチング・プロセスにより、研磨ストップ層１４、第１のポリシリコン層１３、ゲート酸化物層１２、薄いシリコン層１１の露出エリアにエッチングを施す。指向性ＲＩＥは、トレンチの側面から第１のポリシリコン層１３へのエッチングを防止するために好ましいエッチング方法である。プラズマ・エッチングとは対照的に、異方性エッチングは、トレンチ深さを適切に制御するために好ましいものである。好ましいエッチャント・ガスは、窒化珪素研磨ストップ層１４にはＮＦ3／Ａｒ、第１のポリシリコン層１３にはＨＢｒ／Ｃｌ2、ゲート酸化物層１２にはＮＦ3／Ａｒ、薄いシリコン層１１にはＨＢｒ／Ｃｌ2である。トレンチは通常、約１７００Å〜約２２００Å、好ましくは約１８５０Åの深さを有する。
【００１８】
ＳＴＩトレンチの形成後、ＳＴＩトレンチ充填を実行する。ＳＴＩトレンチを充填する前に、各トレンチ内の露出したシリコンおよびポリシリコン表面上に酸化物ライナを熱成長させることができる。酸化物ライナ（図示せず）は、約５０Å〜約３００Å、好ましくは約１００Åの厚さを有することができる。次に、ＳＴＩ酸化物層１６として図６に示すように、ＳＴＩトレンチを完全に充填するのに十分な厚さで基板上にＳｉＯ2を付着させる。ＳＴＩのＳｉＯ2は、高密度プラズマ（ＨＤＰ）付着技法を使用するかまたはＬＰＣＶＤとテトラエチルオルトシリケート酸化物（ＴＥＯＳ）などの反応ガスを使用して付着させることができる。ＳＴＩ酸化物層１６は、トレンチ深さをわずかに上回る厚さ、通常は約１８００Å〜２４００Åの厚さまで付着させなければならない。
【００１９】
ＳＴＩ充填後、図７に示すように、ＣＭＰ平坦化により研磨ストップ層１４の上面まで過剰なＳＴＩ酸化物１６を除去する。適切なものであれば、どの研磨ツールおよびスラリでもこのＣＭＰステップに使用することができる。米国特許第５８７６４９０号と同時係属の米国特許出願第０９／５７７３４７号に記載されているものなどの界面活性剤と組み合わせて酸化セリウム（ＣｅＯ2）ベースのスラリを使用すると非常に明確な平面レベルを形成できることが分かっており、その開示内容は参照により本明細書に組み込まれる。界面活性剤とともにＣｅＯ2ベースのスラリを使用することにより、研磨ストップ層１４の上面までＳＴＩ酸化物１６を研磨するが、それ以上低くしない。換言すれば、ＳＴＩ酸化物のわん状変形は全く発生しない。
【００２０】
次に、ＳＴＩ酸化物１６の上面を第１のポリシリコン層１３の上面に近づけるために、図８に示すように、追加量のＳＴＩ酸化物１６を除去する。このような除去は、時限ウェット・エッチング（timed wet etching）またはＲＩＥプロセスなどの適切なエッチング・プロセスによって実施される。時限ウェット・エッチングはＲＩＥプロセスより単純なエッチ・バック・プロセスであり、したがって、好ましいものである。エッチングを施したＳＴＩ酸化物１６の上面が第１のポリシリコン層１３の上面にほとんど近くなるように、十分な厚さのＳＴＩ酸化物１６を除去する。好ましくは、ゲート・コーナの漏れを回避するために、エッチングを施したＳＴＩ酸化物１６の上面がシリコン層１１の上面より少なくとも約２００Å高くなるように、ＳＴＩ酸化物１６の除去は制限しなければならない。これに反して、ポリシリコン側壁またはポリシリコン・ゲートのエッチング後に残存するレールによるＳＴＩ酸化物のシーム漏れを回避するために、エッチングを施したＳＴＩ酸化物１６の上面が第１のポリシリコン層１３の上面よりせいぜい約２００Å高くなるように、ＳＴＩ酸化物の十分な部分を除去しなければならない。たとえば、第１のポリシリコン層１３が約５００Åの厚さを有する場合、エッチングを施したＳＴＩ酸化物１６の上面はシリコン層１１の上面よりせいぜい約７００Å高くなければならない。もう１つの例としては、第１のポリシリコン層１３が約１０００Åの厚さを有する場合、エッチングを施したＳＴＩ酸化物１６の上面はシリコン層１１の上面よりせいぜい約１２００Å高くなければならない。ＳＴＩ酸化物１６を適切な厚さまでエッチ・バックした後、図９に示すように選択ＲＩＥプロセスにより研磨ストップ層１４を除去することができる。
【００２１】
研磨ストップ層１４の除去後、図１０に示すように、ＳＴＩデバイス構造上に第２のポリシリコン層１７を付着させる。第２のポリシリコン層１７は、約７００℃〜約８００℃の温度のシラン（ＳｉＨ4）などの反応ガスを使用する低圧化学的気相付着（ＬＰＣＶＤ）などの任意の適当な方法によって付着させることができる。第２のポリシリコン層１７は約７５０Å〜約１５００Å、好ましくは約１０００Åの厚さで付着させる。任意選択で、プラズマ強化ＬＰＣＶＤを使用して約５００Åの厚さまで第２のポリシリコン層１７の上に酸化物層（図示せず）を付着させることができる。
【００２２】
図１１に示す最後のステップでは、従来のフォトリソグラフィ・マスキングおよびエッチング技法によりゲートを形成する。具体的には、第２のポリシリコン層１７の上にフォトレジスト・マスク（図示せず）を形成してゲート・エリアを規定し、ＲＩＥなどの適切な異方性エッチング技法によってポリシリコン層１３および１７の露出部分を除去し、図示のようにポリシリコン層１３および１７からなるゲート構造を残す。
【００２３】
その後、従来のＣＭＯＳ処理を続行して、図１２に示すように、ほぼ平面のＳＴＩ構造に囲まれた相補形ＣＭＯＳデバイスまたはバイポーラ・デバイスを形成する。側壁酸化物層１９とともに、第１および第２のポリシリコン層からなるゲート１８が示されている。
【００２４】
本発明の方法は、従来技術の方法を使用して構築したＳＴＩ構造に過剰な凹部を引き起こす可能性のある、ウェル・イオン注入用の犠牲酸化物の成長および除去に対してＳＴＩ酸化物が曝されないという点で、従来技術の方法より優れた利点をもたらす。そのうえ、本発明により、薄いＳＯＩ基板状にＳＴＩを形成するときに必要なプロセス制御が大幅に改善される。本発明の方法を使用して第１のポリシリコン層の高さを正確に制御することにより、ポリシリコン・ゲート・エッチング後に形成されるポリシリコン側壁によるＳＴＩ酸化物のシーム漏れを回避することができ、ゲート・コーナの漏れを解消することができる。
【００２５】
特定の好ましい実施形態とその他の代替実施形態に関連して本発明を具体的に説明してきたが、上記の説明を考慮すると当業者には多数の代替形態、変更形態、変形形態が明らかであることは明白である。したがって、特許請求の範囲は、本発明の真の範囲および精神に該当するようなすべての代替形態、変更形態、変形形態を包含するものとする。
【００２６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２７】
（１）シリコン・オン・インシュレータ（ＳＯＩ）基板上のデバイス・エリアを分離するために前記ＳＯＩ基板上に浅いトレンチ分離を形成するための方法において、前記ＳＯＩ基板が埋込み酸化物層上のシリコン層を含み、
前記シリコン層上にゲート酸化物層を形成するステップと、
前記ゲート酸化物層上に第１のポリシリコン層を付着させるステップと、
前記第１のポリシリコン層上に研磨ストップ層を付着させるステップと、
複数のトレンチを形成するステップであって、前記トレンチが前記研磨ストップ層と前記第１のポリシリコン層と前記ゲート酸化物層と前記シリコン層とを貫通して伸びる深さを有するステップと、
前記トレンチ内と前記研磨ストップ層上に酸化珪素層を共形的に付着させるステップと、
前記トレンチ内の前記酸化珪素層の上面を前記研磨ストップ層の上面と同じ高さまで研磨するように、化学的機械研磨により前記酸化珪素層の第１の部分を除去するステップと、
前記酸化珪素層の上面を前記研磨ストップ層の上面より下で前記第１のポリシリコン層の上面より上の高さまでエッチングするように、エッチングにより前記酸化珪素層の第２の部分を除去するステップと、
前記研磨ストップ層を除去するステップと、
前記酸化珪素層と前記第１のポリシリコン層上に第２のポリシリコン層を付着させるステップと、
前記第１および第２のポリシリコン層にフォトリソグラフィ・マスキングおよびエッチングを施すことにより前記第１および第２のポリシリコン層からなるポリシリコン・ゲートを形成するステップとを含む方法。
（２）前記シリコン層が約１０００Å未満の厚さを有する、上記（１）に記載の方法。
（３）前記シリコン層が約５００Å未満の厚さを有する、上記（１）に記載の方法。
（４）酸素と亜酸化窒素からなるグループから選択したガスを含む雰囲気で熱酸化によって前記ゲート酸化物層を形成する、上記（１）に記載の方法。
（５）前記ゲート酸化物層が約１０Å〜約３０Åの厚さを有する、上記（１）に記載の方法。
（６）シランを使用する低圧化学的気相付着によって前記第１のポリシリコン層を付着させる、上記（１）に記載の方法。
（７）前記第１のポリシリコン層が約３００Å〜約６００Åの厚さを有する、上記（１）に記載の方法。
（８）前記第１のポリシリコン層が約５００Åの厚さを有する、上記（１）に記載の方法。
（９）前記研磨ストップ層が窒化珪素を含む、上記（１）に記載の方法。
（１０）シランとアンモニアを使用する低圧化学的気相付着によって前記研磨ストップ層を付着させる、上記（１）に記載の方法。
（１１）前記研磨ストップ層が約５００Å〜約１０００Åの厚さを有する、上記（１）に記載の方法。
（１２）前記研磨ストップ層が約８００Åの厚さを有する、上記（１）に記載の方法。
（１３）フォトリソグラフィ・マスキングおよび異方性エッチングによって前記トレンチを形成する、上記（１）に記載の方法。
（１４）前記異方性エッチングが指向性反応性イオン・エッチングを含む、上記（１３）に記載の方法。
（１５）前記トレンチが約１７００Å〜約２２００Åの深さを有する、上記（１）に記載の方法。
（１６）前記酸化珪素層を付着させる前に前記トレンチ内に酸化物ライナを形成することをさらに含む、上記（１に記載の方法。
（１７）酸素雰囲気での熱酸化によって前記酸化物ライナを形成する、上記（１６）に記載の方法。
（１８）前記酸化物ライナが約５０Å〜約３００Åの厚さを有する、上記（１６）に記載の方法。
（１９）前記酸化物ライナが約１００Åの厚さを有する、上記（１６）に記載の方法。
（２０）高密度プラズマ・プロセスによって前記酸化珪素層を付着させる、上記（１）に記載の方法。
（２１）テトラエチルオルトシリケート酸化物を使用する低圧化学的気相付着によって前記酸化珪素層を付着させる、上記（１）に記載の方法。
（２２）前記酸化珪素層が前記トレンチ深さを上回る厚さを有する、上記（１）に記載の方法。
（２３）前記酸化珪素層が約１８００Å〜約２４００Åの厚さを有する、上記（１）に記載の方法。
（２４）酸化セリウムと界面活性剤を含むスラリを使用する化学的機械研磨によって前記酸化珪素層の前記第１の部分を除去する、上記（１）に記載の方法。
（２５）ウェット・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２６）反応性イオン・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２７）前記酸化珪素層の上面が前記シリコン層の上面より少なくとも約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２８）前記酸化珪素層の上面が前記第１のポリシリコン層の上面よりせいぜい約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、上記（１）に記載の方法。
（２９）選択反応性イオン・エッチング・プロセスによって前記研磨ストップ層を除去する、上記（１）に記載の方法。
（３０）シランを使用する低圧化学的気相付着によって前記第２のポリシリコン層を付着させる、上記（１）に記載の方法。
（３１）前記第２のポリシリコン層が約７５０Å〜約１５００Åの厚さを有する、上記（１）に記載の方法。
（３２）前記第２のポリシリコン層が約１０００Åの厚さを有する、上記（１）に記載の方法。
（３３）前記ポリシリコン・ゲートを形成する前に前記第２のポリシリコン層上に酸化物層を付着させるステップをさらに含む、上記（１）に記載の方法。
（３４）プラズマ強化低圧化学気相付着によって前記酸化物層を付着させる、上記（３３）に記載の方法。
（３５）前記酸化物層が約５００Åの厚さを有する、上記（３３）に記載の方法。
（３６）フォトリソグラフィ・マスキングおよび反応性イオン・エッチングによって前記ポリシリコン・ゲートを形成する、上記（１）に記載の方法。
【図面の簡単な説明】
【図１】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図２】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図３】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図４】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図５】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図６】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図７】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図８】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図９】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１０】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１１】本発明の好ましい方法を示し、部分的に製作した半導体ＳＴＩデバイス構造の断面図である。
【図１２】本発明の方法により製作したＳＴＩデバイス構造の斜視図である。
【符号の説明】
１０ 埋込み酸化物層
１１ シリコン層
１２ ゲート酸化物層
１３ 第１のポリシリコン層
１６ ＳＴＩ酸化物層
１７ 第２のポリシリコン層
Claims (36)
- シリコン・オン・インシュレータ（ＳＯＩ）基板上のデバイス・エリアを分離するために前記ＳＯＩ基板上に浅いトレンチ分離を形成するための方法において、前記ＳＯＩ基板が埋込み酸化物層上のシリコン層を含み、
前記シリコン層上にゲート酸化物層を形成するステップと、
前記ゲート酸化物層上に第１のポリシリコン層を付着させるステップと、
前記第１のポリシリコン層上に研磨ストップ層を付着させるステップと、
複数のトレンチを形成するステップであって、前記トレンチが前記研磨ストップ層と前記第１のポリシリコン層と前記ゲート酸化物層と前記シリコン層とを貫通して伸びる深さを有するステップと、
前記トレンチ内と前記研磨ストップ層上に酸化珪素層を共形的に付着させるステップと、
前記トレンチ内の前記酸化珪素層の上面を前記研磨ストップ層の上面と同じ高さまで研磨するように、化学的機械研磨により前記酸化珪素層の第１の部分を除去するステップと、
前記酸化珪素層の上面を前記研磨ストップ層の上面より下で前記第１のポリシリコン層の上面より上の高さまでエッチングするように、エッチングにより前記酸化珪素層の第２の部分を除去するステップと、
前記研磨ストップ層を除去するステップと、
前記酸化珪素層と前記第１のポリシリコン層上に第２のポリシリコン層を付着させるステップと、
前記第１および第２のポリシリコン層にフォトリソグラフィ・マスキングおよびエッチングを施すことにより前記第１および第２のポリシリコン層からなるポリシリコン・ゲートを形成するステップとを含む方法。 - 前記シリコン層が約１０００Å未満の厚さを有する、請求項１に記載の方法。
- 前記シリコン層が約５００Å未満の厚さを有する、請求項１に記載の方法。
- 酸素と亜酸化窒素からなるグループから選択したガスを含む雰囲気で熱酸化によって前記ゲート酸化物層を形成する、請求項１に記載の方法。
- 前記ゲート酸化物層が約１０Å〜約３０Åの厚さを有する、請求項１に記載の方法。
- シランを使用する低圧化学的気相付着によって前記第１のポリシリコン層を付着させる、請求項１に記載の方法。
- 前記第１のポリシリコン層が約３００Å〜約６００Åの厚さを有する、請求項１に記載の方法。
- 前記第１のポリシリコン層が約５００Åの厚さを有する、請求項１に記載の方法。
- 前記研磨ストップ層が窒化珪素を含む、請求項１に記載の方法。
- シランとアンモニアを使用する低圧化学的気相付着によって前記研磨ストップ層を付着させる、請求項１に記載の方法。
- 前記研磨ストップ層が約５００Å〜約１０００Åの厚さを有する、請求項１に記載の方法。
- 前記研磨ストップ層が約８００Åの厚さを有する、請求項１に記載の方法。
- フォトリソグラフィ・マスキングおよび異方性エッチングによって前記トレンチを形成する、請求項１に記載の方法。
- 前記異方性エッチングが指向性反応性イオン・エッチングを含む、請求項１３に記載の方法。
- 前記トレンチが約１７００Å〜約２２００Åの深さを有する、請求項１に記載の方法。
- 前記酸化珪素層を付着させる前に前記トレンチ内に酸化物ライナを形成することをさらに含む、請求項１に記載の方法。
- 酸素雰囲気での熱酸化によって前記酸化物ライナを形成する、請求項１６に記載の方法。
- 前記酸化物ライナが約５０Å〜約３００Åの厚さを有する、請求項１６に記載の方法。
- 前記酸化物ライナが約１００Åの厚さを有する、請求項１６に記載の方法。
- 高密度プラズマ・プロセスによって前記酸化珪素層を付着させる、請求項１に記載の方法。
- テトラエチルオルトシリケート酸化物を使用する低圧化学的気相付着によって前記酸化珪素層を付着させる、請求項１に記載の方法。
- 前記酸化珪素層が前記トレンチ深さを上回る厚さを有する、請求項１に記載の方法。
- 前記酸化珪素層が約１８００Å〜約２４００Åの厚さを有する、請求項１に記載の方法。
- 酸化セリウムと界面活性剤を含むスラリを使用する化学的機械研磨によって前記酸化珪素層の前記第１の部分を除去する、請求項１に記載の方法。
- ウェット・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、請求項１に記載の方法。
- 反応性イオン・エッチング・プロセスによって前記酸化珪素層の前記第２の部分を除去する、請求項１に記載の方法。
- 前記酸化珪素層の上面が前記シリコン層の上面より少なくとも約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、請求項１に記載の方法。
- 前記酸化珪素層の上面が前記第１のポリシリコン層の上面よりせいぜい約２００Å高くなるように、前記酸化珪素層の前記第２の部分を除去する、請求項１に記載の方法。
- 選択反応性イオン・エッチング・プロセスによって前記研磨ストップ層を除去する、請求項１に記載の方法。
- シランを使用する低圧化学的気相付着によって前記第２のポリシリコン層を付着させる、請求項１に記載の方法。
- 前記第２のポリシリコン層が約７５０Å〜約１５００Åの厚さを有する、請求項１に記載の方法。
- 前記第２のポリシリコン層が約１０００Åの厚さを有する、請求項１に記載の方法。
- 前記ポリシリコン・ゲートを形成する前に前記第２のポリシリコン層上に酸化物層を付着させるステップをさらに含む、請求項１に記載の方法。
- プラズマ強化低圧化学気相付着によって前記酸化物層を付着させる、請求項３３に記載の方法。
- 前記酸化物層が約５００Åの厚さを有する、請求項３３に記載の方法。
- フォトリソグラフィ・マスキングおよび反応性イオン・エッチングによって前記ポリシリコン・ゲートを形成する、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/895,680 US6599813B2 (en) | 2001-06-29 | 2001-06-29 | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
| US09/895680 | 2001-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078003A JP2003078003A (ja) | 2003-03-14 |
| JP3880466B2 true JP3880466B2 (ja) | 2007-02-14 |
Family
ID=25404883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002184179A Expired - Fee Related JP3880466B2 (ja) | 2001-06-29 | 2002-06-25 | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6599813B2 (ja) |
| JP (1) | JP3880466B2 (ja) |
| TW (1) | TW548786B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7060573B2 (en) * | 2001-01-16 | 2006-06-13 | Chartered Semiconductor Manufacturing Ltd. | Extended poly buffer STI scheme |
| JP5037766B2 (ja) * | 2001-09-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100588647B1 (ko) * | 2003-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7227228B2 (en) * | 2004-05-21 | 2007-06-05 | Kabushika Kaisha Toshiba | Silicon on insulator device and method of manufacturing the same |
| US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
| US7102233B2 (en) * | 2004-10-21 | 2006-09-05 | International Business Machines Corporation | Structure for strained channel field effect transistor pair having underlapped dual liners |
| US7098536B2 (en) * | 2004-10-21 | 2006-08-29 | International Business Machines Corporation | Structure for strained channel field effect transistor pair having a member and a contact via |
| US20060234467A1 (en) * | 2005-04-15 | 2006-10-19 | Van Gompel Toni D | Method of forming trench isolation in a semiconductor device |
| KR100714306B1 (ko) * | 2005-07-25 | 2007-05-02 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
| JP5285235B2 (ja) * | 2006-04-28 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100728994B1 (ko) | 2006-07-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| CN102487000A (zh) * | 2010-12-03 | 2012-06-06 | 无锡华润上华半导体有限公司 | 栅区刻蚀方法和系统 |
| US9105749B2 (en) * | 2011-05-13 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102254949B (zh) * | 2011-08-01 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅mos晶体管结构 |
| CN104137232A (zh) * | 2012-02-21 | 2014-11-05 | 日立化成株式会社 | 研磨剂、研磨剂组和基体的研磨方法 |
| FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| CN114050109B (zh) * | 2022-01-12 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692992A (en) | 1986-06-25 | 1987-09-15 | Rca Corporation | Method of forming isolation regions in a semiconductor device |
| IT1213457B (it) | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
| US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
| US5177028A (en) * | 1991-10-22 | 1993-01-05 | Micron Technology, Inc. | Trench isolation method having a double polysilicon gate formed on mesas |
| GB9206086D0 (en) * | 1992-03-20 | 1992-05-06 | Philips Electronics Uk Ltd | Manufacturing electronic devices comprising,e.g.tfts and mims |
| KR0120572B1 (ko) | 1994-05-04 | 1997-10-20 | 김주용 | 반도체 소자 및 그 제조방법 |
| DE19524478C2 (de) * | 1995-07-05 | 2002-03-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Festwertspeicherzellenanordnung |
| JPH09172061A (ja) * | 1995-12-18 | 1997-06-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| DE19646419C1 (de) * | 1996-11-11 | 1998-04-30 | Siemens Ag | Verfahren zur Herstellung einer elektrisch schreib- und löschbaren Festwertspeicherzellenanordnung |
| US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
| US6073004A (en) | 1996-12-17 | 2000-06-06 | Ericsson Inc. | Emergency call initiator |
| US6060748A (en) | 1996-12-26 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device using a silicon-on-insulator substrate |
| US5851900A (en) | 1997-04-28 | 1998-12-22 | Mosel Vitelic Inc. | Method of manufacturing a shallow trench isolation for a semiconductor device |
| US5731241A (en) | 1997-05-15 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned sacrificial oxide for shallow trench isolation |
| JP3050166B2 (ja) | 1997-05-30 | 2000-06-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5874328A (en) | 1997-06-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Reverse CMOS method for dual isolation semiconductor device |
| US5956583A (en) | 1997-06-30 | 1999-09-21 | Fuller; Robert T. | Method for forming complementary wells and self-aligned trench with a single mask |
| US5837612A (en) * | 1997-08-01 | 1998-11-17 | Motorola, Inc. | Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation |
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| US5994178A (en) | 1997-12-31 | 1999-11-30 | Texas Instruments - Acer Incorporated | Method of fabricating CMOS transistors with a planar shallow trench isolation |
| US6133610A (en) * | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| US6200896B1 (en) * | 1998-01-22 | 2001-03-13 | Cypress Semiconductor Corporation | Employing an acidic liquid and an abrasive surface to polish a semiconductor topography |
| US6107157A (en) * | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
| US6153918A (en) | 1998-04-20 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved planarity and reduced parasitic capacitance |
| US6074904A (en) | 1998-04-21 | 2000-06-13 | Advanced Micro Devices, Inc. | Method and structure for isolating semiconductor devices after transistor formation |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| KR100289340B1 (ko) | 1998-06-12 | 2001-06-01 | 윤종용 | 트렌치격리제조방법 |
| US6008095A (en) | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
| US6110788A (en) * | 1998-09-16 | 2000-08-29 | Micron Technology, Inc. | Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same |
| US6076028A (en) | 1998-09-29 | 2000-06-13 | Veridian Engineering, Inc. | Method and apparatus for automatic vehicle event detection, characterization and reporting |
| US6323125B1 (en) * | 1999-03-29 | 2001-11-27 | Chartered Semiconductor Manufacturing Ltd | Simplified dual damascene process utilizing PPMSO as an insulator layer |
| US6144086A (en) | 1999-04-30 | 2000-11-07 | International Business Machines Corporation | Structure for improved latch-up using dual depth STI with impurity implant |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-06-29 US US09/895,680 patent/US6599813B2/en not_active Expired - Fee Related
-
2002
- 2002-06-25 JP JP2002184179A patent/JP3880466B2/ja not_active Expired - Fee Related
- 2002-06-28 TW TW091114350A patent/TW548786B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030003678A1 (en) | 2003-01-02 |
| JP2003078003A (ja) | 2003-03-14 |
| US6599813B2 (en) | 2003-07-29 |
| TW548786B (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880466B2 (ja) | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 | |
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| CN101840888B (zh) | 集成电路结构及其形成方法 | |
| JP4001866B2 (ja) | 浅溝分離（ｓｔｉ）プロセス後のディボット形成を制限する方法 | |
| US5858858A (en) | Annealing methods for forming isolation trenches | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| US6495430B1 (en) | Process for fabricating sharp corner-free shallow trench isolation structure | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US5880006A (en) | Method for fabrication of a semiconductor device | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| JP2001267413A (ja) | 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法 | |
| US6649488B2 (en) | Method of shallow trench isolation | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6602759B2 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| US6784075B2 (en) | Method of forming shallow trench isolation with silicon oxynitride barrier film | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| US6309947B1 (en) | Method of manufacturing a semiconductor device with improved isolation region to active region topography | |
| US6900112B2 (en) | Process for forming shallow trench isolation region with corner protection layer | |
| US20040048443A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |