JP3884580B2 - 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 - Google Patents
混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 Download PDFInfo
- Publication number
- JP3884580B2 JP3884580B2 JP27579898A JP27579898A JP3884580B2 JP 3884580 B2 JP3884580 B2 JP 3884580B2 JP 27579898 A JP27579898 A JP 27579898A JP 27579898 A JP27579898 A JP 27579898A JP 3884580 B2 JP3884580 B2 JP 3884580B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- integrated circuit
- wiring board
- layer
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Amplifiers (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は導体層が多層構造になる配線基板を用いた混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置に関し、特にセルラー電話機等の移動通信機の送信部に用いる小型の高周波マイクロ波増幅装置（高周波電力増幅装置：高周波パワーモジュール）に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車電話，携帯電話等の移動通信機には高周波マイクロ波増幅装置が使用されている。
【０００３】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載し、かつ複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定または配線基板を支持する支持基板に固定され、配線基板とキャップまたは支持基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。
【０００４】
高周波パワーモジュール（高周波電力増幅用ＭＯＳ・パワーモジュール）については、日立評論社発行「日立評論」1993年第４号、同年４月25日発行、Ｐ12〜Ｐ26に記載されている。同文献には、幅２２ｍｍ，奥行き１２ｍｍ，高さ３．７ｍｍのＥ型の高周波パワーモジュールが開示されている。
【０００５】
【発明が解決しようとする課題】
高周波マイクロ波増幅装置の回路は多層配線基板に形成されている。高周波マイクロ波増幅装置の動作効率を改善するには、伝送損失の低減を図ることが重要である。
【０００６】
一般に、配線基板は、複数の絶縁層を重ね合わせた構造となり、最上層の絶縁層の上面，最下層の絶縁層の下面および各絶縁層の間に、電源ラインや信号ラインとなる導体層（配線）を設け、かつ絶縁層上下の導体層は絶縁層を貫通するように設けられた接続導体で電気的に接続された構造になっている。
【０００７】
本発明者等はＰＤＣ（Personal Digital Cellular）用の高周波パワーモジュールにおける伝送線路の損失解析を行った。この結果、最終段のトランジスタの第１基準電位（Ｖdd）となる電源ラインによる損失が最も大きいことが判明した。この場合の電源ライン（第１基準電位電源ライン）はマイクロストリップライン構成になっている。
【０００８】
図１７は高周波パワーモジュールの配線基板１の一部を示す模式図である。絶縁層２は５層となり、最下層の絶縁層２とその上の絶縁層２との間に第１基準電位（Ｖdd）となる第１基準電位電源ライン３を設け、前記最下層の絶縁層２の下面と上層の絶縁層２の上面にそれぞれ第２基準電位（たとえば、グランド電位）となる平面導体層（平面導体板）４を形成した構造になっている。最上層の絶縁層２とその下の絶縁層２との間にも平面導体層４が設けられている。
【０００９】
信号ラインは、図から外れた領域に設けられ、たとえば、最上層の絶縁層２の上面，上から２層目と３層目の絶縁層２の間および上から４層目と５層目（最下層）の絶縁層の間にそれぞれ設けられる。前記第１基準電位電源ライン３，平面導体層４および信号ライン等は導体層５で形成される。
【００１０】
第１基準電位電源ライン３が設けられる絶縁層２の厚さ、換言するならば基板の厚さ（Ｈ）は、たとえば０．１５ｍｍとなり、第１基準電位電源ライン３の幅（Ｗ）は、たとえば０．２ｍｍとなる。
【００１１】
伝送ラインとしては、前記ストリップライン以外に、図１８に示すようにストリップラインが知られている。すなわち、ストリップラインは、絶縁層２、換言するならば絶縁性の基板２の上面に導体層５が設けられた構成になっている。ここで、前記基板２の厚さをＨとし、導体層５の幅をＷとする。ストリップラインは内層の線路（配線）としてよく使用される。
【００１２】
ストリップライン（内層ライン）の場合の伝送損失計算式（特性インピーダンスＺ0）は次式数１および数２で与えられる。
【００１３】
【数１】
【００１４】
【数２】
【００１５】
マイクロストリップライン（表層ライン）の場合の伝送損失計算式（特性インピーダンスＺ0）は次式数３および数４で与えられる。
【００１６】
【数３】
【００１７】
【数４】
【００１８】
ここで、εeffは基板の比誘電率、ｋ＝sech（πＷ／２Ｈ）、ｋ′＝tanh（πＷ／２Ｈ）である。
【００１９】
これらの数１乃至数４を検討した結果、表層（マイクロストリップライン構造）、内層（ストリップライン構造）ともに基板を厚くすることで損失は低減される。また、第１基準電位電源ラインは内層ライン構造よりも表層ライン構造が望ましいことも判明した。
【００２０】
すなわち、電源ラインについて基板を厚くし、表層化することで電源ラインのインピーダンスを上げ、電源ラインでの損失を低減できることが判明した。
【００２１】
そこで、本発明者は最も伝送損失が大きくなる最終段トランジスタの第１基準電位（Ｖdd）の電源ライン（第１基準電位電源ライン：Ｖddライン）部分における基板部分（絶縁層）の厚さを、他の電源ライン部分や信号ライン部分よりも厚くすることによって伝送損失を低下できることに気が付き本発明をなした。
【００２２】
本発明の目的は伝送損失の小さい混成集積回路装置を提供することにある。
【００２３】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を提供することにある。
【００２４】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を組み込んだ移動通信機等の電子装置を提供することにある。
【００２５】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２７】
（１）電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有する混成集積回路装置であって、前記電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっている。前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられている。前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられている。前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上である。
【００２８】
（２）前記手段（１）の構成において、前記一部の電源ラインは前記配線基板の一面側の最上層の絶縁層に設けられた導体層および二層目以下の１乃至複数の絶縁層の上面に設けられた導体層ならびに前記絶縁層を貫通して設けられかつ前記絶縁層の上下の導体層を電気的に接続する接続導体で構成されていて、前記一部の電源ラインを構成する前記導体層の下の２層以上の各絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。
【００２９】
（３）前記手段（１）または手段（２）の構成において、前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられている。たとえば、前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられている。
【００３０】
（４）前記手段（１）乃至手段（３）のいずれかの構成において、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタおよび他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。
【００３１】
（５）実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記手段（１）乃至手段（４）のいずれかの構成になっている。前記電子装置は送信装置を構成し、たとえば移動通信機を構成している。
【００３２】
前記手段（１）によれば、（ａ）高周波マイクロ波増幅装置において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００３３】
前記手段（２）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３４】
前記手段（３）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３５】
前記手段（４）においては、高周波マイクロ波増幅装置を構成する最終段のトランジスタは勿論として従属接続される他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、前記手段（１）乃至手段（３）のいずれかの構成になっていることから、Ｖddラインを構成するマイクロストリップラインの基板の厚さは厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３６】
前記手段（５）によれば、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれていることから、消費電力が小さい移動通信機を提供することができる。すなわち、移動通信機の電池の長寿命化が達成できる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３８】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である混成集積回路装置、すなわち高周波マイクロ波増幅装置（高周波パワーモジュール）の一部を示す模式的断面図である。
【００３９】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載するとともに、複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定され、配線基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。すなわち、この例では配線基板の下面周縁に表面実装用の外部電極端子が設けられている。なお、配線基板を支持基板で支持する構造とし、支持基板にキャップを固定する構造としてもよい。
【００４０】
図１は配線基板１の一部を模式的に示した図であり能動部品や受動部品等は省略してある。配線基板１はｎ層の絶縁層２（最上層絶縁層（第１層絶縁層）２ａ〜最下層絶縁層（第ｎ層絶縁層）２ｎ）を重ね合わせた構造からなり、印刷法や積層法によって形成されている。したがって、導体層５は、各絶縁層の上面と最下層絶縁層の下面に形成可能である。図では絶縁層２は５層となっている。
【００４１】
本実施形態１では、信号ラインを形成する信号層６は、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の上面にそれぞれ第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅとして形成されている。なお、一部においては電源ラインも形成される。
【００４２】
また、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の下面には、第１基準電位よりも電位が低い第２基準電位（たとえばグランド：ＧＮＤ）となるＧＮＤ層７（第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆ）が形成されている。
【００４３】
信号層６の下にはＧＮＤ層７が配置されていることから、シールド効果が得られる。また、シールド効果を向上させるため、前記ＧＮＤ層７は平面導体層であることが望ましい。
【００４４】
本実施形態１では、電源ラインでも特に伝送損失に影響を与えやすい一部の電源ライン、すなわち第１基準電位電源ライン３、本実施形態１では最終段トランジスタの電源ライン（Ｖddライン３）の下の領域においては、絶縁層２と絶縁層２との間に導体層５を設けない構造になっている。
【００４５】
本実施形態１では、第１基準電位電源ライン３を支持する導体層５は５層の絶縁層２で構成され、かつ最下層絶縁層２ｅの下面にはＧＮＤ層７が形成されていることから、第１基準電位電源ライン３は絶縁層（基板）が厚いマイクロストリップラインとなっている。
【００４６】
たとえば、第１基準電位電源ライン３の幅Ｗを０．２ｍｍとし、各絶縁層２の厚さを０．１５ｍｍとすると、マイクロストリップライン構成の第１基準電位電源ライン３では、基板（絶縁層）の厚さ（Ｈ）は５×０．１５ｍｍ＝０．６ｍｍと、他の部分（領域）に比較して厚くなる。
【００４７】
このように、伝送損失に悪い影響を与える第１基準電位となる電源ライン（マイクロストリップライン）の基板の厚さ（Ｈ）を大きくすることによって、前記数３の式からも分かるように特性インピーダンスＺ0を大きくすることができる。これにより、伝送損失の低減を達成することができる。
【００４８】
つぎに、より具体的な例について説明する。
【００４９】
（実施例１）
図２乃至図１１は本発明の一実施例（実施例１）である高周波マイクロ波増幅装置（高周波パワーモジュール）に係わる図であり、図２は高周波マイクロ波増幅装置の模式的断面図、図３は高周波マイクロ波増幅装置の外観を示す斜視図である。
【００５０】
本実施例１の高周波マイクロ波増幅装置（高周波パワーモジュール）１５は、図２および図３に示すように、板状の配線基板１の一面側（主面側）にキャップ１６が重ねられ、外観的には偏平な矩形体構造になっている。
【００５１】
本実施例１の高周波パワーモジュール１５は、能動部品として、電界効果トランジスタを構成する半導体チップを回路的に多段に接続して、移動通信機（携帯電話）の高周波パワーモジュールを構成している。この例では、２個のトランジスタを従属接続した２段構成の増幅器になっている。
【００５２】
キャップ１６は金属板を矩形箱状に絞り成形して、下面周縁に沿って突出した周壁１７を有する構造となっている。前記周壁１７には切り込みが入れられて弾力的に配線基板１の側面に作用するフックアーム１８が複数設けられている。このフックアーム１８の先端内側には、これも成形によって形成された突出するフック爪１９が設けられている。このフック爪１９は配線基板１の周面に設けられた図示しない窪んだ引っ掛かり部に弾力的に引っ掛かるようになっている。この引っ掛かり部にフック爪１９を引っ掛けることによって配線基板１にキャップ１６が固定され、図３に示すような偏平な高周波パワーモジュール１５となる。
【００５３】
また、前記フックアーム１８は高周波パワーモジュール１５の裏面の外部電極端子を実装基板のランドに導電性の接合材（半田）の溶融によって固定する際、グランド用ランド部分に付着する接合材（半田）に濡れて接続されるように配置構成されている。また、この際、配線基板１の係止部、すなわち引っ掛かり部にはグランド配線（ＧＮＤ層）が設けられており、このグランド配線部分も半田に濡れるようになっている。したがって、キャップ１６は電磁シールド効果を奏することになる。
【００５４】
本実施例１では、配線基板１は図２に示すように、３層の絶縁層２（第１層絶縁層２ａ，第２層絶縁層２ｂ，第３層絶縁層２ｃ）で形成され、導体層５は信号層６として第１層配線５ａ，第３層配線５ｃ、ＧＮＤ層７として第２層配線５ｂ，第４層配線（最下層配線）５ｄが設けられている。
【００５５】
また、図２に示すように、絶縁層２の上下の導体層５は絶縁層２を貫通する接続導体１０やサーマルビィア１０ａで電気的に接続されている。配線基板１の一面側にはチップコンデンサやチップ抵抗等を構成するチップ部品１１やトランジスタ１２が固定されている。すなわち、チップ部品１１の電極部分は図示しない半田等の導電性接合体を介して信号層６に接続され、トランジスタ１２は第２層配線５ｂに半田等を介して接続されている。また、トランジスタ１２の図示しない電極と信号層６である１層配線５ａは導電性のワイヤ１３で接続されている。トランジスタ１２，ワイヤ１３等は絶縁性樹脂からなるオーバコート層１４で覆われて保護され、耐湿性向上が図られている。また、絶縁膜トランジスタ１２が固定される導体層５部分には最下層配線である第６層配線５ｆにサーマルビィア１０ａによって接続されている。このサーマルビィア１０ａはトランジスタ１２で発熱する熱を最下層配線になる第４層配線５ｄに伝達する役割を果たす。これによりトランジスタ１２の放熱が行われる。
【００５６】
本実施例１においても、図２に示すように一部の電源ライン３、すなわち最終段トランジスタの電源ライン（Ｖddライン）３は、配線基板１の最上層絶縁膜上に形成され、かつその下の絶縁層２間には導体層が設けられていない構造となっている（図２の配線基板１の右端部分参照）。これによって伝送損失の低減が図られている。
【００５７】
つぎに、配線基板１および配線基板１に搭載される電子部品等について説明する。図４は配線基板上の各部品の搭載状態を示す平面図であり、図５乃至図８は配線基板の各配線層、すなわち信号層６を構成する第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅおよびＧＮＤ層７である第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆの各パターンを示す図である。
【００５８】
本実施例１の高周波マイクロ波増幅装置は、図４の配線基板１の平面図および図９の等価回路図で示すように、トランジスタ（たとえば電界効果トランジスタ）Ｔ１，Ｔ２を従属接続して２段構成の増幅器とした構造になっている。
【００５９】
図４に示すように、配線基板１には部分的に前記配線基板１の周縁から下面に亘って外部電極端子２０が設けられている。外部電極端子２０は入力端子（Ｐin）２１，出力端子（Ｐｏut）２２，電源端子（Ｖdd）２３，ゲートバイアス端子（Ｖapc）２４，グランド端子（ＧＮＤ）２５となる。これにより、高周波パワーモジュール１５の表面実装が可能になる。
【００６０】
図９の等価回路を満足するように、図４に示すように、各部品が搭載されている。これらの図において、Ｔ１，Ｔ２はトランジスタ、Ｃ１〜Ｃ１０はチップコンデンサ、ＣＢはバイパスコンデンサ、Ｒ１〜Ｒはチップ抵抗である。また、図９において示す細長い長方形部分はマイクロストリップラインを示す。
【００６１】
配線基板１は、たとえば、ガラスセラミックスを積層させた低温焼成の配線基板からなり、配線は高導電性金属、例えば銀系金属を使用している。すなわち、外層配線はＡｇ−Ｐｔを使用し、内装配線はＡｇを使用している。低温焼成は６００℃程度となり、融点の低いＡｇの使用が可能となる。Ａｇは抵抗値が低い高導電性金属となるため、高周波特性の向上が達成できる。
【００６２】
図５乃至図８は配線基板１を構成する各絶縁層２（第１層絶縁層２ａ〜第３層絶縁層２ｃ）と、その表面に形成された導体層５（信号層６を構成する第１層配線５ａ，第３層配線５ｃと、ＧＮＤ層７を構成する第２層配線５ｂ，第４層配線（最下層配線）５ｄ）を示す図である。なお、図８は第４層配線（最下層配線）５ｄを透視して描いた図である。
【００６３】
図５に示すパターンは第１層配線５ａであり、白丸で示す部分が接続導体１０部分である。電源端子（Ｖdd）２３から連なり、ゲートバイアス端子（Ｖapc）２４側に向かって延在する線は最終段トランジスタＴ２のＶddライン３を構成し、このＶddライン３の真下となる領域の絶縁層２間には導体層５は設けられない。すなわち、図６に示す第２層配線５ｂおよび図７に示す第３層配線５ｃでは、前記Ｖddライン３の真下となる領域に導体層５は設けられていない。また、最下層の導体パターンとなる図８の第４層配線５ｄでは、前記前記Ｖddライン３の真下となる領域にはＧＮＤ層７が設けられている。
【００６４】
したがって、前記Ｖddライン３はマイクロストリップラインとなるが、マイクロストリップラインとしての基板（絶縁層）の厚さは三枚の導体層の厚さの和となり、他の部分よりも厚くなっている。
【００６５】
また、図７に示す初段トランジスタＴ１のＶddライン３ではこのような基板を厚くする構成は本実施例１では採用されていない。なお、初段トランジスタのＶddラインの伝送損失の低減を図るように前記構成を採用してもよい。また、トランジスタが３個以上多段に構成される場合でも最終段トランジスタとともに、他のトランジスタの一部または全部の第１基準電位電源ライン（Ｖddライン）を伝送損失低減のために前記構成としてもよい。
【００６６】
また、トランジスタ（Ｔ１，Ｔ２）を第２層絶縁層２ｂ上の第２層配線５ｂ上に固定する必要があることから、図５に示すように、トランジスタが搭載される領域の絶縁層２ａにはトランジスタ（Ｔ１，Ｔ２）よりも僅かに大きい形状部分がくり抜かれている。
【００６７】
図６乃至図８で示す小さな丸部分は接続導体１０やサーマルビィア１０ａを示す。
【００６８】
たとえば、積層法では、前記各絶縁層２を重ね合わせて焼成することによって配線基板１が製造される。したがって、図４に示すように、各種の電子部品を搭載するとともに、ワイヤボンディングを行うことによって図９に示す等価回路構成の高周波パワーモジュール１５が製造される。
【００６９】
本実施例１では、電界効果トランジスタを２段に組み込んで、８００〜１０００ＭＨｚ、さらには１．４〜１．７ＧＨｚの携帯電話用の高周波パワーモジュールとすることができる。
【００７０】
本実施例１の高周波パワーモジュール１５によれば、伝送損失（高周波損失：ＲＦ損失）が低減される。
【００７１】
図１０はＶddラインロス計算結果を示すグラフであり、改善前の導体損失（ｄＢ）と本実施例１による改善後の導体損失を示すものである。絶縁層２の厚さを０．１５ｍｍとし、Ｖddライン３の幅（Ｗ）を０．２ｍｍとした場合、基板（絶縁層）の厚さ（Ｈ）は０．４５ｍｍとなる。したがって、特性インピーダンスＺ0は改善前の８０Ωから本実施例１の改善後による３０Ωとなる。この結果、Ｖddライン３の長さはスタブ形状の線路の長さとなり、この長さをλ／８〜λ／４とした場合、導体損失（ｄＢ）は改善前の０．８〜０．５ｄＢから改善後の０．３〜０．２ｄＢと低減される。
【００７２】
図１１は伝送ラインロス計算結果を示すグラフであり、横軸を特性インピーダンスＺ0（Ω）とし、縦軸を導体損失（ｄＢ／ｃｍ）としたグラフである。改善前ではＶddライン３は内層ラインとなり、基板（絶縁層）の厚さは０．１５ｍｍである。改善後の本実施例１の場合は表層ラインとなり、基板（絶縁層）の厚さは０．４５ｍｍである。導体損失は改善前の０．２２ｄＢ／ｃｍから改善後（本実施例１）の０．１４ｄＢ／ｃｍと低減された。
【００７３】
図１２は本実施例１の高周波マイクロ波増幅装置１５を組み込んだ移動通信機（携帯電話）の一部を示す模式図、図１３は同じく携帯電話のブロック図である。携帯電話は、図１２に示すように、信号処理部４０，受信部４１，送受信切り替４２，送信部４３，電池４４，アンテナ４５を有している。前記送信部４３には高周波パワーモジュール（高周波増幅器）１５が内蔵されている。
【００７４】
信号処理部４０は、図１３に示すように、スピーカ５０およびマイクロホン５１が接続される音声処理５２と、前記音声処理５２を制御するＣＰＵ５３とを有する。
【００７５】
また、送信系では、送信部４３の高周波パワーモジュール１５に接続されかつ周波数シンセサイザー５４によって制御されるミキサー５５と、前記ミキサー５５と音声処理５２との間に組み込まれる変調機５６とを有する構成になっている。また、受信系では、受信部４１に接続されかつ前記周波数シンセサイザー５４によって制御されるミキサー５７と、前記音声処理５２とミキサー５７間に順次組み込まれる復調器５８およびＩＦ５９とを有する構成になっている。
【００７６】
このような携帯電話では、高周波パワーモジュール１５の伝送損失の低減により、動作効率が向上し、低消費電力化が達成できる。この結果、電池寿命が長くなる。また単位電池当たりの通話時間も長くなる。
【００７７】
本実施例１によれば以下の効果を奏する。
【００７８】
（１）高周波マイクロ波増幅装置１５において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン３）は、配線基板１の一面側の最上層の絶縁層２上に形成されるとともに、その下の複数層の絶縁層２間には導体層５が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層２で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００７９】
（２）本実施例１の高周波パワーモジュール１５を組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置１５が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【００８０】
（実施形態２）
図１４は本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８１】
本実施形態２は図１で示す実施形態１の配線基板１において、前記一部の電源ライン（Ｖddライン３）は前記配線基板１の一面側の最上層の絶縁層２に設けられた導体層（第１層配線５ａ）および二層目以下の１乃至複数の絶縁層２の上面に設けられた導体層５ならびに前記絶縁層２を貫通して設けられかつ前記絶縁層２の上下の導体層５を電気的に接続する接続導体１０で構成されてる。この実施形態では、第１層配線５ａと第２層配線５ｂがＶddライン３として使用されている。
【００８２】
また、前記一部の電源ライン（Ｖddライン３）を構成する導体層５の下の２層以上の各絶縁層２間には導体層５が形成されていない構成になり、一部の電源ライン（Ｖddライン３）を支持する絶縁層の厚さが厚くなっている。なお、本実施形態では、最下層の絶縁層２の下面にのみＶddライン３に対応する領域ではＧＮＤ層７が設けられているが、配線基板１の下から数層目の絶縁層２の下面にＧＮＤ層７を形成してもよい。この場合でも、Ｖddライン３の下の複数層の絶縁層２間には信号層６やＧＮＤ層７を設けず、マイクロストリップラインの基板（絶縁層）の厚さを厚くし、伝送損失の低減を図るようにする。
【００８３】
また、Ｖddライン３はさらに複数層の導体層５で形成してもよい。
【００８４】
本実施形態２においても、前記実施形態１の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００８５】
（実施形態３）
図１５は本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８６】
本実施形態３では、内層ラインをＶddライン３として使用し、かつ数カ所の内層ラインをＶddライン３として使用した例である。この実施形態はＶddライン３の長さＬを長くできる構造であり、Ｌを長くする場合有効である。
【００８７】
（実施形態４）
図１６は本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８８】
本実施形態４は、Ｖddライン３としてのマイクロストリップラインとしては前記各実施形態と同様の構成を有するものであ。前記各実施形態では、配線基板１の厚さは全体に亘って一定であり、絶縁層２や導体層５の層数は各領域で同一である。これに対して本実施形態４では、配線基板１における絶縁層２の層数は一部で他の部分（領域）よりも多くなり、前記絶縁層２の層数が多い領域に前記一部の電源ライン（Ｖddライン３）が設けられる例である。
【００８９】
その一例が図１６で示す例である。本実施形態４では、たとえば、前記配線基板１の一面側である最上層の絶縁層２（第１層絶縁層２ａ）はその下の２層目の導体層２（第２層絶縁層２ｂ）上に部分的に設けられ、前記最上層の絶縁層２（第１層絶縁層２ａ）上には前記一部の電源ライン（Ｖddライン３）が設けられている。
【００９０】
チップ部品１１は、一般に配線基板１の一面側、すなわち、最上層の絶縁層上に固定される。チップ部品１１には所定の高さがあることから、配線基板１の一面側を被うキャップは配線基板１の一面との間に空間を有するようになる。チップ部品１１の高さによってもこの空間高さは異なるが、一般には０．５ｍｍ程度の高さの空間である。
【００９１】
したがって、本実施形態４の場合のように、従来の最上層となるチップ部品１１を搭載する絶縁層２上に部分的に厚さ０．１５ｍｍ程度の絶縁層２を設け、かつこの絶縁層２上にＶddライン３を形成しても何ら支障は発生しない。
【００９２】
本実施形態４はこのような思想によるものであり、一定の厚さの配線基板１であっても、その封止高さを変えることなくマイクロストリップラインの基板（絶縁層）の厚さを高くすることができる。
【００９３】
単に配線基板１の一部の厚さを増大させるだけの場合は、配線基板１の下面側に絶縁層２をさらに部分的に重ね合わせる構造でもよい。
【００９４】
本実施形態４においても前記各実施形態の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００９５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記各実施形態の場合では、最終段のトランジスタのＶddラインの伝送損失を低減するためにＶddライン下の絶縁層の厚さを厚くしているが、多段に従属接続される最終段トランジスタは勿論として他のトランジスタの一部または全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）も、伝送損失を低減させるべくＶddラインの下の絶縁層の厚さを厚くする前記実施形態の構造としてもよい。
【００９６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である高周波マイクロ波増幅装置および携帯電話に適用した例について説明したが、それに限定されるものではない。本発明は少なくとも混成集積回路装置には適用できるものであり、また電池を内蔵するとともに前記混成集積回路装置が組み込まれる電子装置には適用できる。
【００９７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９８】
（１）最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００９９】
（２）前記高周波パワーモジュールを組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図２】本発明の一実施例（実施例１）である高周波マイクロ波増幅装置の模式的断面図である。
【図３】本実施例１の高周波マイクロ波増幅装置の外観を示す斜視図である。
【図４】本実施例１の高周波マイクロ波増幅装置における配線基板上の各部品の搭載状態を示す平面図である。
【図５】前記配線基板の表層導体層（第１層配線）のパターンを示す平面図である。
【図６】前記配線基板の内層導体層（第２層配線）のパターンを示す平面図である。
【図７】前記配線基板の内層導体層（第３層配線）のパターンを示す平面図である。
【図８】前記配線基板の裏面導体層（第４層配線）のパターンを示す透視図である。
【図９】本実施例１の高周波マイクロ波増幅装置の等価回路図である。
【図１０】本実施例１の高周波マイクロ波増幅装置におけるＶddラインロス計算結果を示すグラフである。
【図１１】本実施例１の高周波マイクロ波増幅装置における伝送ラインロス計算結果を示すグラフである。
【図１２】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話の一部を示す模式図である。
【図１３】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話のブロック図である。
【図１４】本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１５】本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１６】本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１７】本出願人の開発による高周波マイクロ波増幅装置の配線基板の一部を示す模式的断面図である。
【図１８】マイクロストリップラインの一部を示す模式的断面図である。
【符号の説明】
１…配線基板、２…絶縁層（基板）、３…第１基準電位電源ライン（Ｖddライン）、４…平面導体層、５…導体層、６…信号層、７…ＧＮＤ層、９…最下層配線、１０…接続導体、１０ａ…サーマルビィア、１１…チップ部品、１２…トランジスタ、１３…ワイヤ、１４…オーバコート層、１５…高周波マイクロ波増幅装置（高周波パワーモジュール）、１６…キャップ、１７…周壁、１８…フックアーム、１９…フック爪、２０…外部電極端子、２１…入力端子（Ｐin）、２２…出力端子（Ｐｏut）、２３…電源端子（Ｖdd）、２４…ゲートバイアス端子（Ｖapc）、２５…グランド端子（ＧＮＤ）、４０…信号処理部、４１…受信部、４２…送受信切り替、４３…送信部、４４…電池、４５…アンテナ、５０…スピーカ、５１…マイクロホン、５２…音声処理、５３…ＣＰＵ、５４…周波数シンセサイザー、５５…ミキサー、５６…変調機、５７…ミキサー、５８…復調器、５９…ＩＦ。
【発明の属する技術分野】
本発明は導体層が多層構造になる配線基板を用いた混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置に関し、特にセルラー電話機等の移動通信機の送信部に用いる小型の高周波マイクロ波増幅装置（高周波電力増幅装置：高周波パワーモジュール）に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車電話，携帯電話等の移動通信機には高周波マイクロ波増幅装置が使用されている。
【０００３】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載し、かつ複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定または配線基板を支持する支持基板に固定され、配線基板とキャップまたは支持基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。
【０００４】
高周波パワーモジュール（高周波電力増幅用ＭＯＳ・パワーモジュール）については、日立評論社発行「日立評論」1993年第４号、同年４月25日発行、Ｐ12〜Ｐ26に記載されている。同文献には、幅２２ｍｍ，奥行き１２ｍｍ，高さ３．７ｍｍのＥ型の高周波パワーモジュールが開示されている。
【０００５】
【発明が解決しようとする課題】
高周波マイクロ波増幅装置の回路は多層配線基板に形成されている。高周波マイクロ波増幅装置の動作効率を改善するには、伝送損失の低減を図ることが重要である。
【０００６】
一般に、配線基板は、複数の絶縁層を重ね合わせた構造となり、最上層の絶縁層の上面，最下層の絶縁層の下面および各絶縁層の間に、電源ラインや信号ラインとなる導体層（配線）を設け、かつ絶縁層上下の導体層は絶縁層を貫通するように設けられた接続導体で電気的に接続された構造になっている。
【０００７】
本発明者等はＰＤＣ（Personal Digital Cellular）用の高周波パワーモジュールにおける伝送線路の損失解析を行った。この結果、最終段のトランジスタの第１基準電位（Ｖdd）となる電源ラインによる損失が最も大きいことが判明した。この場合の電源ライン（第１基準電位電源ライン）はマイクロストリップライン構成になっている。
【０００８】
図１７は高周波パワーモジュールの配線基板１の一部を示す模式図である。絶縁層２は５層となり、最下層の絶縁層２とその上の絶縁層２との間に第１基準電位（Ｖdd）となる第１基準電位電源ライン３を設け、前記最下層の絶縁層２の下面と上層の絶縁層２の上面にそれぞれ第２基準電位（たとえば、グランド電位）となる平面導体層（平面導体板）４を形成した構造になっている。最上層の絶縁層２とその下の絶縁層２との間にも平面導体層４が設けられている。
【０００９】
信号ラインは、図から外れた領域に設けられ、たとえば、最上層の絶縁層２の上面，上から２層目と３層目の絶縁層２の間および上から４層目と５層目（最下層）の絶縁層の間にそれぞれ設けられる。前記第１基準電位電源ライン３，平面導体層４および信号ライン等は導体層５で形成される。
【００１０】
第１基準電位電源ライン３が設けられる絶縁層２の厚さ、換言するならば基板の厚さ（Ｈ）は、たとえば０．１５ｍｍとなり、第１基準電位電源ライン３の幅（Ｗ）は、たとえば０．２ｍｍとなる。
【００１１】
伝送ラインとしては、前記ストリップライン以外に、図１８に示すようにストリップラインが知られている。すなわち、ストリップラインは、絶縁層２、換言するならば絶縁性の基板２の上面に導体層５が設けられた構成になっている。ここで、前記基板２の厚さをＨとし、導体層５の幅をＷとする。ストリップラインは内層の線路（配線）としてよく使用される。
【００１２】
ストリップライン（内層ライン）の場合の伝送損失計算式（特性インピーダンスＺ0）は次式数１および数２で与えられる。
【００１３】
【数１】
【数２】
マイクロストリップライン（表層ライン）の場合の伝送損失計算式（特性インピーダンスＺ0）は次式数３および数４で与えられる。
【００１６】
【数３】
【数４】
ここで、εeffは基板の比誘電率、ｋ＝sech（πＷ／２Ｈ）、ｋ′＝tanh（πＷ／２Ｈ）である。
【００１９】
これらの数１乃至数４を検討した結果、表層（マイクロストリップライン構造）、内層（ストリップライン構造）ともに基板を厚くすることで損失は低減される。また、第１基準電位電源ラインは内層ライン構造よりも表層ライン構造が望ましいことも判明した。
【００２０】
すなわち、電源ラインについて基板を厚くし、表層化することで電源ラインのインピーダンスを上げ、電源ラインでの損失を低減できることが判明した。
【００２１】
そこで、本発明者は最も伝送損失が大きくなる最終段トランジスタの第１基準電位（Ｖdd）の電源ライン（第１基準電位電源ライン：Ｖddライン）部分における基板部分（絶縁層）の厚さを、他の電源ライン部分や信号ライン部分よりも厚くすることによって伝送損失を低下できることに気が付き本発明をなした。
【００２２】
本発明の目的は伝送損失の小さい混成集積回路装置を提供することにある。
【００２３】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を提供することにある。
【００２４】
本発明の他の目的は、伝送損失の小さい高周波マイクロ波増幅装置を組み込んだ移動通信機等の電子装置を提供することにある。
【００２５】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２７】
（１）電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有する混成集積回路装置であって、前記電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっている。前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられている。前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられている。前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上である。
【００２８】
（２）前記手段（１）の構成において、前記一部の電源ラインは前記配線基板の一面側の最上層の絶縁層に設けられた導体層および二層目以下の１乃至複数の絶縁層の上面に設けられた導体層ならびに前記絶縁層を貫通して設けられかつ前記絶縁層の上下の導体層を電気的に接続する接続導体で構成されていて、前記一部の電源ラインを構成する前記導体層の下の２層以上の各絶縁層間には導体層が形成されていない構成になり、一部の電源ラインを支持する絶縁層の厚さが厚くなっている。
【００２９】
（３）前記手段（１）または手段（２）の構成において、前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられている。たとえば、前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられている。
【００３０】
（４）前記手段（１）乃至手段（３）のいずれかの構成において、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されているとともに前記最終段のトランジスタおよび他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）が前記一部の電源ラインとなっている。
【００３１】
（５）実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記手段（１）乃至手段（４）のいずれかの構成になっている。前記電子装置は送信装置を構成し、たとえば移動通信機を構成している。
【００３２】
前記手段（１）によれば、（ａ）高周波マイクロ波増幅装置において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００３３】
前記手段（２）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３４】
前記手段（３）においても前記手段（１）の場合と同様に一部の電源ラインを構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３５】
前記手段（４）においては、高周波マイクロ波増幅装置を構成する最終段のトランジスタは勿論として従属接続される他の一部のトランジスタまたは他の全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、前記手段（１）乃至手段（３）のいずれかの構成になっていることから、Ｖddラインを構成するマイクロストリップラインの基板の厚さは厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００３６】
前記手段（５）によれば、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれていることから、消費電力が小さい移動通信機を提供することができる。すなわち、移動通信機の電池の長寿命化が達成できる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３８】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である混成集積回路装置、すなわち高周波マイクロ波増幅装置（高周波パワーモジュール）の一部を示す模式的断面図である。
【００３９】
高周波マイクロ波増幅装置は、多層構造の配線基板の一面側にトランジスタ等の能動部品やチップ抵抗やチップコンデンサ等の受動部品を搭載するとともに、複数のトランジスタを従属接続させて多段構成の増幅器を構成したモジュール構成になっている。また、配線基板の一面側は電磁シールド効果の役割を果たす金属製のキャップで被われている。キャップは配線基板に直接固定され、配線基板とキャップによってパッケージが構成されている。前記パッケージからは電気的に独立した外部電極端子（電極端子）が突出している。すなわち、この例では配線基板の下面周縁に表面実装用の外部電極端子が設けられている。なお、配線基板を支持基板で支持する構造とし、支持基板にキャップを固定する構造としてもよい。
【００４０】
図１は配線基板１の一部を模式的に示した図であり能動部品や受動部品等は省略してある。配線基板１はｎ層の絶縁層２（最上層絶縁層（第１層絶縁層）２ａ〜最下層絶縁層（第ｎ層絶縁層）２ｎ）を重ね合わせた構造からなり、印刷法や積層法によって形成されている。したがって、導体層５は、各絶縁層の上面と最下層絶縁層の下面に形成可能である。図では絶縁層２は５層となっている。
【００４１】
本実施形態１では、信号ラインを形成する信号層６は、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の上面にそれぞれ第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅとして形成されている。なお、一部においては電源ラインも形成される。
【００４２】
また、奇数番目の絶縁層２、すなわち、第１層絶縁層２ａ，第３層絶縁層２ｃ，第５層絶縁層２ｅ（最下層絶縁層）の下面には、第１基準電位よりも電位が低い第２基準電位（たとえばグランド：ＧＮＤ）となるＧＮＤ層７（第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆ）が形成されている。
【００４３】
信号層６の下にはＧＮＤ層７が配置されていることから、シールド効果が得られる。また、シールド効果を向上させるため、前記ＧＮＤ層７は平面導体層であることが望ましい。
【００４４】
本実施形態１では、電源ラインでも特に伝送損失に影響を与えやすい一部の電源ライン、すなわち第１基準電位電源ライン３、本実施形態１では最終段トランジスタの電源ライン（Ｖddライン３）の下の領域においては、絶縁層２と絶縁層２との間に導体層５を設けない構造になっている。
【００４５】
本実施形態１では、第１基準電位電源ライン３を支持する導体層５は５層の絶縁層２で構成され、かつ最下層絶縁層２ｅの下面にはＧＮＤ層７が形成されていることから、第１基準電位電源ライン３は絶縁層（基板）が厚いマイクロストリップラインとなっている。
【００４６】
たとえば、第１基準電位電源ライン３の幅Ｗを０．２ｍｍとし、各絶縁層２の厚さを０．１５ｍｍとすると、マイクロストリップライン構成の第１基準電位電源ライン３では、基板（絶縁層）の厚さ（Ｈ）は５×０．１５ｍｍ＝０．６ｍｍと、他の部分（領域）に比較して厚くなる。
【００４７】
このように、伝送損失に悪い影響を与える第１基準電位となる電源ライン（マイクロストリップライン）の基板の厚さ（Ｈ）を大きくすることによって、前記数３の式からも分かるように特性インピーダンスＺ0を大きくすることができる。これにより、伝送損失の低減を達成することができる。
【００４８】
つぎに、より具体的な例について説明する。
【００４９】
（実施例１）
図２乃至図１１は本発明の一実施例（実施例１）である高周波マイクロ波増幅装置（高周波パワーモジュール）に係わる図であり、図２は高周波マイクロ波増幅装置の模式的断面図、図３は高周波マイクロ波増幅装置の外観を示す斜視図である。
【００５０】
本実施例１の高周波マイクロ波増幅装置（高周波パワーモジュール）１５は、図２および図３に示すように、板状の配線基板１の一面側（主面側）にキャップ１６が重ねられ、外観的には偏平な矩形体構造になっている。
【００５１】
本実施例１の高周波パワーモジュール１５は、能動部品として、電界効果トランジスタを構成する半導体チップを回路的に多段に接続して、移動通信機（携帯電話）の高周波パワーモジュールを構成している。この例では、２個のトランジスタを従属接続した２段構成の増幅器になっている。
【００５２】
キャップ１６は金属板を矩形箱状に絞り成形して、下面周縁に沿って突出した周壁１７を有する構造となっている。前記周壁１７には切り込みが入れられて弾力的に配線基板１の側面に作用するフックアーム１８が複数設けられている。このフックアーム１８の先端内側には、これも成形によって形成された突出するフック爪１９が設けられている。このフック爪１９は配線基板１の周面に設けられた図示しない窪んだ引っ掛かり部に弾力的に引っ掛かるようになっている。この引っ掛かり部にフック爪１９を引っ掛けることによって配線基板１にキャップ１６が固定され、図３に示すような偏平な高周波パワーモジュール１５となる。
【００５３】
また、前記フックアーム１８は高周波パワーモジュール１５の裏面の外部電極端子を実装基板のランドに導電性の接合材（半田）の溶融によって固定する際、グランド用ランド部分に付着する接合材（半田）に濡れて接続されるように配置構成されている。また、この際、配線基板１の係止部、すなわち引っ掛かり部にはグランド配線（ＧＮＤ層）が設けられており、このグランド配線部分も半田に濡れるようになっている。したがって、キャップ１６は電磁シールド効果を奏することになる。
【００５４】
本実施例１では、配線基板１は図２に示すように、３層の絶縁層２（第１層絶縁層２ａ，第２層絶縁層２ｂ，第３層絶縁層２ｃ）で形成され、導体層５は信号層６として第１層配線５ａ，第３層配線５ｃ、ＧＮＤ層７として第２層配線５ｂ，第４層配線（最下層配線）５ｄが設けられている。
【００５５】
また、図２に示すように、絶縁層２の上下の導体層５は絶縁層２を貫通する接続導体１０やサーマルビィア１０ａで電気的に接続されている。配線基板１の一面側にはチップコンデンサやチップ抵抗等を構成するチップ部品１１やトランジスタ１２が固定されている。すなわち、チップ部品１１の電極部分は図示しない半田等の導電性接合体を介して信号層６に接続され、トランジスタ１２は第２層配線５ｂに半田等を介して接続されている。また、トランジスタ１２の図示しない電極と信号層６である１層配線５ａは導電性のワイヤ１３で接続されている。トランジスタ１２，ワイヤ１３等は絶縁性樹脂からなるオーバコート層１４で覆われて保護され、耐湿性向上が図られている。また、絶縁膜トランジスタ１２が固定される導体層５部分には最下層配線である第６層配線５ｆにサーマルビィア１０ａによって接続されている。このサーマルビィア１０ａはトランジスタ１２で発熱する熱を最下層配線になる第４層配線５ｄに伝達する役割を果たす。これによりトランジスタ１２の放熱が行われる。
【００５６】
本実施例１においても、図２に示すように一部の電源ライン３、すなわち最終段トランジスタの電源ライン（Ｖddライン）３は、配線基板１の最上層絶縁膜上に形成され、かつその下の絶縁層２間には導体層が設けられていない構造となっている（図２の配線基板１の右端部分参照）。これによって伝送損失の低減が図られている。
【００５７】
つぎに、配線基板１および配線基板１に搭載される電子部品等について説明する。図４は配線基板上の各部品の搭載状態を示す平面図であり、図５乃至図８は配線基板の各配線層、すなわち信号層６を構成する第１層配線５ａ，第３層配線５ｃ，第５層配線５ｅおよびＧＮＤ層７である第２層配線５ｂ，第４層配線５ｄ，第６層配線（最下層配線）５ｆの各パターンを示す図である。
【００５８】
本実施例１の高周波マイクロ波増幅装置は、図４の配線基板１の平面図および図９の等価回路図で示すように、トランジスタ（たとえば電界効果トランジスタ）Ｔ１，Ｔ２を従属接続して２段構成の増幅器とした構造になっている。
【００５９】
図４に示すように、配線基板１には部分的に前記配線基板１の周縁から下面に亘って外部電極端子２０が設けられている。外部電極端子２０は入力端子（Ｐin）２１，出力端子（Ｐｏut）２２，電源端子（Ｖdd）２３，ゲートバイアス端子（Ｖapc）２４，グランド端子（ＧＮＤ）２５となる。これにより、高周波パワーモジュール１５の表面実装が可能になる。
【００６０】
図９の等価回路を満足するように、図４に示すように、各部品が搭載されている。これらの図において、Ｔ１，Ｔ２はトランジスタ、Ｃ１〜Ｃ１０はチップコンデンサ、ＣＢはバイパスコンデンサ、Ｒ１〜Ｒはチップ抵抗である。また、図９において示す細長い長方形部分はマイクロストリップラインを示す。
【００６１】
配線基板１は、たとえば、ガラスセラミックスを積層させた低温焼成の配線基板からなり、配線は高導電性金属、例えば銀系金属を使用している。すなわち、外層配線はＡｇ−Ｐｔを使用し、内装配線はＡｇを使用している。低温焼成は６００℃程度となり、融点の低いＡｇの使用が可能となる。Ａｇは抵抗値が低い高導電性金属となるため、高周波特性の向上が達成できる。
【００６２】
図５乃至図８は配線基板１を構成する各絶縁層２（第１層絶縁層２ａ〜第３層絶縁層２ｃ）と、その表面に形成された導体層５（信号層６を構成する第１層配線５ａ，第３層配線５ｃと、ＧＮＤ層７を構成する第２層配線５ｂ，第４層配線（最下層配線）５ｄ）を示す図である。なお、図８は第４層配線（最下層配線）５ｄを透視して描いた図である。
【００６３】
図５に示すパターンは第１層配線５ａであり、白丸で示す部分が接続導体１０部分である。電源端子（Ｖdd）２３から連なり、ゲートバイアス端子（Ｖapc）２４側に向かって延在する線は最終段トランジスタＴ２のＶddライン３を構成し、このＶddライン３の真下となる領域の絶縁層２間には導体層５は設けられない。すなわち、図６に示す第２層配線５ｂおよび図７に示す第３層配線５ｃでは、前記Ｖddライン３の真下となる領域に導体層５は設けられていない。また、最下層の導体パターンとなる図８の第４層配線５ｄでは、前記前記Ｖddライン３の真下となる領域にはＧＮＤ層７が設けられている。
【００６４】
したがって、前記Ｖddライン３はマイクロストリップラインとなるが、マイクロストリップラインとしての基板（絶縁層）の厚さは三枚の導体層の厚さの和となり、他の部分よりも厚くなっている。
【００６５】
また、図７に示す初段トランジスタＴ１のＶddライン３ではこのような基板を厚くする構成は本実施例１では採用されていない。なお、初段トランジスタのＶddラインの伝送損失の低減を図るように前記構成を採用してもよい。また、トランジスタが３個以上多段に構成される場合でも最終段トランジスタとともに、他のトランジスタの一部または全部の第１基準電位電源ライン（Ｖddライン）を伝送損失低減のために前記構成としてもよい。
【００６６】
また、トランジスタ（Ｔ１，Ｔ２）を第２層絶縁層２ｂ上の第２層配線５ｂ上に固定する必要があることから、図５に示すように、トランジスタが搭載される領域の絶縁層２ａにはトランジスタ（Ｔ１，Ｔ２）よりも僅かに大きい形状部分がくり抜かれている。
【００６７】
図６乃至図８で示す小さな丸部分は接続導体１０やサーマルビィア１０ａを示す。
【００６８】
たとえば、積層法では、前記各絶縁層２を重ね合わせて焼成することによって配線基板１が製造される。したがって、図４に示すように、各種の電子部品を搭載するとともに、ワイヤボンディングを行うことによって図９に示す等価回路構成の高周波パワーモジュール１５が製造される。
【００６９】
本実施例１では、電界効果トランジスタを２段に組み込んで、８００〜１０００ＭＨｚ、さらには１．４〜１．７ＧＨｚの携帯電話用の高周波パワーモジュールとすることができる。
【００７０】
本実施例１の高周波パワーモジュール１５によれば、伝送損失（高周波損失：ＲＦ損失）が低減される。
【００７１】
図１０はＶddラインロス計算結果を示すグラフであり、改善前の導体損失（ｄＢ）と本実施例１による改善後の導体損失を示すものである。絶縁層２の厚さを０．１５ｍｍとし、Ｖddライン３の幅（Ｗ）を０．２ｍｍとした場合、基板（絶縁層）の厚さ（Ｈ）は０．４５ｍｍとなる。したがって、特性インピーダンスＺ0は改善前の８０Ωから本実施例１の改善後による３０Ωとなる。この結果、Ｖddライン３の長さはスタブ形状の線路の長さとなり、この長さをλ／８〜λ／４とした場合、導体損失（ｄＢ）は改善前の０．８〜０．５ｄＢから改善後の０．３〜０．２ｄＢと低減される。
【００７２】
図１１は伝送ラインロス計算結果を示すグラフであり、横軸を特性インピーダンスＺ0（Ω）とし、縦軸を導体損失（ｄＢ／ｃｍ）としたグラフである。改善前ではＶddライン３は内層ラインとなり、基板（絶縁層）の厚さは０．１５ｍｍである。改善後の本実施例１の場合は表層ラインとなり、基板（絶縁層）の厚さは０．４５ｍｍである。導体損失は改善前の０．２２ｄＢ／ｃｍから改善後（本実施例１）の０．１４ｄＢ／ｃｍと低減された。
【００７３】
図１２は本実施例１の高周波マイクロ波増幅装置１５を組み込んだ移動通信機（携帯電話）の一部を示す模式図、図１３は同じく携帯電話のブロック図である。携帯電話は、図１２に示すように、信号処理部４０，受信部４１，送受信切り替４２，送信部４３，電池４４，アンテナ４５を有している。前記送信部４３には高周波パワーモジュール（高周波増幅器）１５が内蔵されている。
【００７４】
信号処理部４０は、図１３に示すように、スピーカ５０およびマイクロホン５１が接続される音声処理５２と、前記音声処理５２を制御するＣＰＵ５３とを有する。
【００７５】
また、送信系では、送信部４３の高周波パワーモジュール１５に接続されかつ周波数シンセサイザー５４によって制御されるミキサー５５と、前記ミキサー５５と音声処理５２との間に組み込まれる変調機５６とを有する構成になっている。また、受信系では、受信部４１に接続されかつ前記周波数シンセサイザー５４によって制御されるミキサー５７と、前記音声処理５２とミキサー５７間に順次組み込まれる復調器５８およびＩＦ５９とを有する構成になっている。
【００７６】
このような携帯電話では、高周波パワーモジュール１５の伝送損失の低減により、動作効率が向上し、低消費電力化が達成できる。この結果、電池寿命が長くなる。また単位電池当たりの通話時間も長くなる。
【００７７】
本実施例１によれば以下の効果を奏する。
【００７８】
（１）高周波マイクロ波増幅装置１５において最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン３）は、配線基板１の一面側の最上層の絶縁層２上に形成されるとともに、その下の複数層の絶縁層２間には導体層５が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層２で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００７９】
（２）本実施例１の高周波パワーモジュール１５を組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置１５が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【００８０】
（実施形態２）
図１４は本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８１】
本実施形態２は図１で示す実施形態１の配線基板１において、前記一部の電源ライン（Ｖddライン３）は前記配線基板１の一面側の最上層の絶縁層２に設けられた導体層（第１層配線５ａ）および二層目以下の１乃至複数の絶縁層２の上面に設けられた導体層５ならびに前記絶縁層２を貫通して設けられかつ前記絶縁層２の上下の導体層５を電気的に接続する接続導体１０で構成されてる。この実施形態では、第１層配線５ａと第２層配線５ｂがＶddライン３として使用されている。
【００８２】
また、前記一部の電源ライン（Ｖddライン３）を構成する導体層５の下の２層以上の各絶縁層２間には導体層５が形成されていない構成になり、一部の電源ライン（Ｖddライン３）を支持する絶縁層の厚さが厚くなっている。なお、本実施形態では、最下層の絶縁層２の下面にのみＶddライン３に対応する領域ではＧＮＤ層７が設けられているが、配線基板１の下から数層目の絶縁層２の下面にＧＮＤ層７を形成してもよい。この場合でも、Ｖddライン３の下の複数層の絶縁層２間には信号層６やＧＮＤ層７を設けず、マイクロストリップラインの基板（絶縁層）の厚さを厚くし、伝送損失の低減を図るようにする。
【００８３】
また、Ｖddライン３はさらに複数層の導体層５で形成してもよい。
【００８４】
本実施形態２においても、前記実施形態１の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００８５】
（実施形態３）
図１５は本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８６】
本実施形態３では、内層ラインをＶddライン３として使用し、かつ数カ所の内層ラインをＶddライン３として使用した例である。この実施形態はＶddライン３の長さＬを長くできる構造であり、Ｌを長くする場合有効である。
【００８７】
（実施形態４）
図１６は本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【００８８】
本実施形態４は、Ｖddライン３としてのマイクロストリップラインとしては前記各実施形態と同様の構成を有するものであ。前記各実施形態では、配線基板１の厚さは全体に亘って一定であり、絶縁層２や導体層５の層数は各領域で同一である。これに対して本実施形態４では、配線基板１における絶縁層２の層数は一部で他の部分（領域）よりも多くなり、前記絶縁層２の層数が多い領域に前記一部の電源ライン（Ｖddライン３）が設けられる例である。
【００８９】
その一例が図１６で示す例である。本実施形態４では、たとえば、前記配線基板１の一面側である最上層の絶縁層２（第１層絶縁層２ａ）はその下の２層目の導体層２（第２層絶縁層２ｂ）上に部分的に設けられ、前記最上層の絶縁層２（第１層絶縁層２ａ）上には前記一部の電源ライン（Ｖddライン３）が設けられている。
【００９０】
チップ部品１１は、一般に配線基板１の一面側、すなわち、最上層の絶縁層上に固定される。チップ部品１１には所定の高さがあることから、配線基板１の一面側を被うキャップは配線基板１の一面との間に空間を有するようになる。チップ部品１１の高さによってもこの空間高さは異なるが、一般には０．５ｍｍ程度の高さの空間である。
【００９１】
したがって、本実施形態４の場合のように、従来の最上層となるチップ部品１１を搭載する絶縁層２上に部分的に厚さ０．１５ｍｍ程度の絶縁層２を設け、かつこの絶縁層２上にＶddライン３を形成しても何ら支障は発生しない。
【００９２】
本実施形態４はこのような思想によるものであり、一定の厚さの配線基板１であっても、その封止高さを変えることなくマイクロストリップラインの基板（絶縁層）の厚さを高くすることができる。
【００９３】
単に配線基板１の一部の厚さを増大させるだけの場合は、配線基板１の下面側に絶縁層２をさらに部分的に重ね合わせる構造でもよい。
【００９４】
本実施形態４においても前記各実施形態の場合と同様に一部の電源ライン（Ｖddライン３）を構成する導体層の下の絶縁層は複数層の絶縁層で構成されていることから、マイクロストリップラインの基板の厚さが厚くなり、特性インピーダンスが大きくなり、伝送損失の低減が図れる。
【００９５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記各実施形態の場合では、最終段のトランジスタのＶddラインの伝送損失を低減するためにＶddライン下の絶縁層の厚さを厚くしているが、多段に従属接続される最終段トランジスタは勿論として他のトランジスタの一部または全てのトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）も、伝送損失を低減させるべくＶddラインの下の絶縁層の厚さを厚くする前記実施形態の構造としてもよい。
【００９６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である高周波マイクロ波増幅装置および携帯電話に適用した例について説明したが、それに限定されるものではない。本発明は少なくとも混成集積回路装置には適用できるものであり、また電池を内蔵するとともに前記混成集積回路装置が組み込まれる電子装置には適用できる。
【００９７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９８】
（１）最終段のトランジスタの電源ライン（第１基準電位電源ライン：Ｖddライン）は、配線基板の一面側の最上層の絶縁層上に形成されるとともに、その下の複数層の絶縁層間には導体層が設けられない構造になるため、マイクロストリップライン構成のＶddラインにおいては、Ｖddラインを支持する基板（絶縁層）は複数の絶縁層で形成されるため、基板の厚さ（Ｈ）は厚くなり特性インピーダンスＺ0は大きくなる。この結果、伝送損失の低減が図れるため高周波パワーモジュールの動作効率を向上させることができ、かつ低消費電力化が図れる。
【００９９】
（２）前記高周波パワーモジュールを組み込んだ携帯電話においては、伝送損失の小さく動作効率の高い高周波マイクロ波増幅装置が組み込まれることから、消費電力が小さいものとなる。したがって、携帯電話の電池の長寿命化が達成できるとともに単位電池当たりの通話時間も長くなる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図２】本発明の一実施例（実施例１）である高周波マイクロ波増幅装置の模式的断面図である。
【図３】本実施例１の高周波マイクロ波増幅装置の外観を示す斜視図である。
【図４】本実施例１の高周波マイクロ波増幅装置における配線基板上の各部品の搭載状態を示す平面図である。
【図５】前記配線基板の表層導体層（第１層配線）のパターンを示す平面図である。
【図６】前記配線基板の内層導体層（第２層配線）のパターンを示す平面図である。
【図７】前記配線基板の内層導体層（第３層配線）のパターンを示す平面図である。
【図８】前記配線基板の裏面導体層（第４層配線）のパターンを示す透視図である。
【図９】本実施例１の高周波マイクロ波増幅装置の等価回路図である。
【図１０】本実施例１の高周波マイクロ波増幅装置におけるＶddラインロス計算結果を示すグラフである。
【図１１】本実施例１の高周波マイクロ波増幅装置における伝送ラインロス計算結果を示すグラフである。
【図１２】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話の一部を示す模式図である。
【図１３】本実施例１の高周波マイクロ波増幅装置を組み込んだ携帯電話のブロック図である。
【図１４】本発明の他の実施形態（実施形態２）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１５】本発明の他の実施形態（実施形態３）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１６】本発明の他の実施形態（実施形態４）である高周波マイクロ波増幅装置の一部を示す模式的断面図である。
【図１７】本出願人の開発による高周波マイクロ波増幅装置の配線基板の一部を示す模式的断面図である。
【図１８】マイクロストリップラインの一部を示す模式的断面図である。
【符号の説明】
１…配線基板、２…絶縁層（基板）、３…第１基準電位電源ライン（Ｖddライン）、４…平面導体層、５…導体層、６…信号層、７…ＧＮＤ層、９…最下層配線、１０…接続導体、１０ａ…サーマルビィア、１１…チップ部品、１２…トランジスタ、１３…ワイヤ、１４…オーバコート層、１５…高周波マイクロ波増幅装置（高周波パワーモジュール）、１６…キャップ、１７…周壁、１８…フックアーム、１９…フック爪、２０…外部電極端子、２１…入力端子（Ｐin）、２２…出力端子（Ｐｏut）、２３…電源端子（Ｖdd）、２４…ゲートバイアス端子（Ｖapc）、２５…グランド端子（ＧＮＤ）、４０…信号処理部、４１…受信部、４２…送受信切り替、４３…送信部、４４…電池、４５…アンテナ、５０…スピーカ、５１…マイクロホン、５２…音声処理、５３…ＣＰＵ、５４…周波数シンセサイザー、５５…ミキサー、５６…変調機、５７…ミキサー、５８…復調器、５９…ＩＦ。
Claims (21)
- 電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。
- 前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっていることを特徴とする請求項１に記載の混成集積回路装置。
- 前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられていることを特徴とする請求項１に記載の混成集積回路装置。
- 前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられていることを特徴とする請求項３に記載の混成集積回路装置。
- 前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられていることを特徴とする請求項１に記載の混成集積回路装置。
- 前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられていることを特徴とする請求項１に記載の混成集積回路装置。
- 前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上であることを特徴とする請求項１に記載の混成集積回路装置。
- 実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記請求項１に記載の構成になっていることを特徴とする電子装置。
- 前記電子装置は送信装置を構成していることを特徴とする請求項８に記載の電子装置。
- 前記電子装置は移動通信機を構成していることを特徴とする請求項９に記載の電子装置。
- 電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタおよび他の一部のトランジスタまたは他の全てのトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層上に形成され、前記一部の電源ラインが形成された領域の下の領域の２乃至複数の絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。
- 前記配線基板において、配線基板を構成する多層の絶縁層の層数は各領域で同一でかつ各絶縁層それぞれの厚さもそれぞれ同一になっていることを特徴とする請求項１１に記載の混成集積回路装置。
- 前記配線基板における絶縁層の層数は一部で他の部分よりも多くなり、前記絶縁層の層数が多い領域に前記一部の電源ラインが設けられていることを特徴とする請求項１１に記載の混成集積回路装置。
- 前記配線基板の一面側である最上層の絶縁層はその下の２層目の導体層上に部分的に設けられ、前記最上層の絶縁層上には前記一部の電源ラインが設けられていることを特徴とする請求項１３に記載の混成集積回路装置。
- 前記一部の電源ラインが設けられた領域に対応する前記配線基板の他面側の最下層の絶縁層の下面には前記一部の電源ラインよりも電位が低くなる電源ラインまたは平面導体層が設けられていることを特徴とする請求項１１に記載の混成集積回路装置。
- 前記配線基板はその一面側を配線基板に固定される導電性のキャップで被われているとともに、前記配線基板には複数の外部電極端子が設けられていることを特徴とする請求項１１に記載の混成集積回路装置。
- 前記一部の電源ラインの幅は０．２ｍｍ程度であり、前記一部の電源ラインを支持する絶縁層の厚さは０．４５ｍｍ程度以上であることを特徴とする請求項１１に記載の混成集積回路装置。
- 実装基板と、前記実装基板に搭載される混成集積回路装置と、前記実装基板の電源ラインに接続される電池を有する電子装置であって、前記混成集積回路装置は前記請求項１１に記載の構成になっていることを特徴とする電子装置。
- 前記電子装置は送信装置を構成していることを特徴とする請求項１８に記載の電子装置。
- 前記電子装置は移動通信機を構成していることを特徴とする請求項１９に記載の電子装置。
- 電源ラインや信号ラインを構成する導体層が絶縁層を介して多層に設けられた配線基板と、前記配線基板の一面側に組み込まれる一つ以上の能動部品および受動部品とを有し、前記配線基板には複数のトランジスタが従属接続されて高周波マイクロ波増幅装置が構成されている混成集積回路装置であって、前記高周波マイクロ波増幅装置の前記従属接続された最終段のトランジスタの電源ラインのうちの一部の電源ラインは前記配線基板の一面側の最上層の絶縁層に設けられた導体層および二層目以下の１乃至複数の絶縁層の上面に設けられた前記導体層ならびに前記絶縁層を貫通して設けられかつ前記絶縁層の上下の導体層を電気的に接続する接続導体で構成されているとともに、前記一部の電源ラインを構成する前記導体層の下の２層以上の各絶縁層間には導体層が形成されていないことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27579898A JP3884580B2 (ja) | 1998-09-29 | 1998-09-29 | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27579898A JP3884580B2 (ja) | 1998-09-29 | 1998-09-29 | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114723A JP2000114723A (ja) | 2000-04-21 |
| JP3884580B2 true JP3884580B2 (ja) | 2007-02-21 |
Family
ID=17560567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27579898A Expired - Lifetime JP3884580B2 (ja) | 1998-09-29 | 1998-09-29 | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3884580B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531733B2 (ja) * | 2000-08-08 | 2004-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
| CN110602867B (zh) * | 2019-08-09 | 2020-11-10 | 苏州浪潮智能科技有限公司 | 提高服务器供电连接稳定的pcb设计方法和系统、pcb板 |
| CN110475424B (zh) * | 2019-08-28 | 2025-02-14 | 深圳市迈科龙电子有限公司 | 一种适用于智能穿戴设备的高可靠性印刷电路板 |
-
1998
- 1998-09-29 JP JP27579898A patent/JP3884580B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114723A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456172B1 (en) | Multilayered ceramic RF device | |
| US5929510A (en) | Integrated electronic circuit | |
| US7149496B2 (en) | High-frequency module and radio communication apparatus | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| US6424233B1 (en) | Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| US7368998B2 (en) | Inductor element containing circuit board and power amplifier module | |
| WO1998019339A9 (en) | Integrated electronic circuit | |
| JPH09283700A (ja) | 高周波用電力増幅器 | |
| JP2009182277A (ja) | 高周波モジュール | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| KR100711175B1 (ko) | 고주파 회로 모듈 및 통신 장치 | |
| US6911890B2 (en) | High frequency laminated device | |
| JP3884580B2 (ja) | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 | |
| JP3510971B2 (ja) | 高周波用電力増幅器 | |
| JP3710557B2 (ja) | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 | |
| JP2005210074A (ja) | 多層基板及びパワーアンプモジュール | |
| JP2000209006A (ja) | 高周波回路モジュ―ルおよび携帯通信機器 | |
| US6998943B2 (en) | High-frequency power amplifier | |
| JP4530322B2 (ja) | 高周波パワーアンプモジュール | |
| JP4055687B2 (ja) | 半導体装置及び電子装置 | |
| JP2002176337A (ja) | Ｓａｗデュプレクサ | |
| JP2001119212A (ja) | インピーダンス変換用電子部品および高周波増幅器 | |
| JP2006270532A (ja) | 積層基板及びパワーアンプ | |
| JPH07240607A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |