JP3898412B2

JP3898412B2 - Method for forming a copper multilayer wiring structure using a copper plating solution

Info

Publication number: JP3898412B2
Application number: JP2000084514A
Authority: JP
Inventors: 間哲哉本
Original assignee: Morita Kagaku Kogyo Co Ltd
Current assignee: Morita Kagaku Kogyo Co Ltd
Priority date: 2000-03-24
Filing date: 2000-03-24
Publication date: 2007-03-28
Anticipated expiration: 2020-03-24
Also published as: JP2001274116A

Description

【０００１】
【発明の属する技術】
本発明は、銅薄膜形成のための銅メッキ溶液を用いて、半導体集積回路又は多層プリント配線基板に用いる銅多層配線を形成する方法に関する。
【０００２】
【従来の技術】
従来、銅メッキ溶液としては、アルカリ性のシアン化銅，ピロリン酸銅や、酸性のホウフッ化銅，硫酸銅を主成分とする水溶液が用いられているが、半導体集積回路用あるいはプリント配線基板用の銅薄膜形成に用いるメッキ溶液としては、硫酸銅五水和物にエチレンジアミン四酢酸を加えて形成した銅錯体に還元剤としてホルムアルデヒドを添加した溶液が広く用いられている（「Ｃｕ配線技術の最新の展開」，pp．23〜44，発行：株式会社リアライズ社，1998年5月30日）。これらの溶液を用いる無電解銅メッキ法，電解銅メッキ法における堆積速度は、それぞれ３５〜７５ｎｍ／分，５００〜１０００ｎｍ／分程度である（「Ｃｕ配線技術の最新の展開」，p.34）。添加剤を含有する銅メッキ溶液は、無電解メッキ法により、半導体集積回路の銅多層配線形成に利用されている。例えば、シンソリッドフィルムズ（Thin Solid Films），1995年（第262巻），pp.93-103で述べられている。この方法では、図１に示す工程で銅多層配線を形成している。まず、図１(a)に示すように半導体基板１上に絶縁膜２を公知の方法で形成する。次に、接着及び拡散防止を目的として、チタンなどの高融点金属薄膜４を全面に形成する。続いて無電解メッキのための触媒金属薄膜５を形成する。この触媒金属としては、金あるいはパラジウムが使用される。次に、所望の配線パターンの反転パターンを有するフォトレジスト膜７を形成する。次に、図１(b)に示すように、無電解メッキ法により、フォトレジスト膜７のない部分に所望の厚さの銅メッキ薄膜８を形成する。続いて、図１(c)に示すように、フォトレジスト膜７を除去し、銅メッキ薄膜８の無い部分の触媒金属薄膜５び高融点金属薄膜４を反応性イオンエッチングにより除去することによって、図１(d)に示すように銅配線を形成している。この従来技術を開示している論文には、層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。
【０００３】
また、図２には、絶縁膜に銅配線を埋設する方法が、上記と同じシンソリッドフィルムズ（Thin Solid Films），1995年（第262巻），pp.93-103で述べられている。まず、図２(a)に示すように半導体基板１上に絶縁膜２を公知の方法で形成する。次に、その絶縁膜２上に所望のパターンで溝を形成するためのフォトレジスト膜（図示せず）を形成する。次に、反応性イオンエッチングにより絶縁膜２を配線の厚さと同じ深さまでエッチングし、溝３を形成した後、不要となったフォトレジスト膜を除去する。次に、図２(b)に示すように、接着及び拡散防止を目的として、チタンなどの高融点金属薄膜４を全面に形成し、続いて無電解メッキのための触媒金属薄膜５を形成する。この触媒金属としては、金あるいはパラジウムが使用される。続いて、図２(c)に示すように、銅メッキ薄膜８を全面に形成した後、図２(d)に示すように、絶縁膜２の表面が出るまで、化学機械研磨により、銅メッキ薄膜８，触媒金属薄膜５，及び高融点金属薄膜４を研磨する。以上の工程により、絶縁膜に銅配線を埋設している。この従来技術を開示している論文には、銅配線上部に層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。以上の方法によって、従来の銅多層配線構造体が形成されている。
【０００４】
還元剤添加なしの硫酸銅五水和物と硫酸からなる水溶液をメッキ溶液として用いて、電解メッキによって銅薄膜を形成する方法もある（公開特許公報，特開平11-097391）。この方法では、硫酸銅五水和物と硫酸からなる水溶液をメッキ溶液として電解メッキを行う際に、電解電流にパルス電流（デューティー比：０．００９〜０．９９９）を用いている。この方法を用いることにより、幅１mm以下，アスペクト比０．１〜５０の微細な配線溝や配線穴（ビアホール）への銅メッキが可能となる。また、還元剤を含有しない銅メッキ溶液を用いて半導体集積回路の銅多層配線を形成する方法としては、例えば、ジャーナルオブザエレクトロケミカルソサエティー（Journal of The Electrochemical Society），1994年（第141巻），pp.2503-2510にあるように、電解メッキ法で銅配線を形成している。本方法は、図３に示す工程で絶縁膜に銅配線を埋設する方法である。まず、図３(a)に示すように半導体基板１上に絶縁膜２を公知の方法で形成する。次に、その絶縁膜２上に所望のパターンで溝３を公知のフォトリソグラフィー技術により形成する。次に、図３(b)に示すように、接着及び拡散防止を目的として、チタンタングステン合金などの高融点金属薄膜４をスパッタリング法により全面に形成し、続いて電解メッキのための種層として銅薄膜６をスパッタリング法により形成する。続いて、図３(c)に示すように、銅メッキ薄膜８を全面に形成した後、図３(d)に示すように、高融点金属薄膜４が露出するまで、電解研磨により銅メッキ薄膜８および種層銅薄膜６を研磨する。最後に、図３(e)に示すように、絶縁膜２の表面が露出するまで高融点金属薄膜４を除去する。以上の工程により、絶縁膜に銅配線を埋設している。この従来技術を開示している論文には、銅配線上部に層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。以上の方法によって、従来の銅多層配線構造体が形成されている。
【０００５】
一方、公開特許公報特開昭62-20876，特開昭61-281047，あるいは、１９８８年８月（第１３６巻，８号，ページ2013-2016）に発行されているジャーナルオブエレクトロケミカルソサエティー（Journal of Electrochemical Society，Vol.135，No.8，pp.2013-2016）にあるように、ケイフッ化水素酸（H₂SiF₆）水溶液をホウ酸(H₃BO₃) 水溶液やアルミニウム（Al）などを添加することによって過飽和状態を保持しながら酸化シリコン薄膜を形成する方法がある。この方法は、以下の式(1)から式(3)で示される化学反応式によって説明されている。
【０００６】
H₃BO₃ + 4HF → BF₄ ^- + H₃O⁺ + 2H₂O (1)
Al + 6HF → H₃AlF₆ + (3/2)H₂ (2)
H₂SiF₆ + 2H₂O ＋Ｑ（発熱）⇔ SiO₂ + 6HF (3)
式(1)と式(2)は、ケイフッ化水素酸水溶液中に残留しているフッ化水素酸（HF）を消費させ、その結果、ケイフッ化水素酸水溶液を過飽和状態にするための反応式であり、それぞれ、ホウ酸，アルミニウムを添加したときの反応を示している。式(3)は、ケイフッ化水素酸の水溶液中での化学平衡式であるが、ホウ酸やアルミニウムの添加により、フッ化水素 (HF) が消費されることによって、式(3)の化学平衡が右に移行し、その結果、酸化シリコン(SiO₂) が析出する。あるいは、水の添加により化学平衡を右に移行させることができ、その結果、同様に酸化シリコン(SiO₂) が析出する。このSiO₂は数％のフッ素を含有しており、比誘電率は約３．７（周波数：１ＭＨｚ）であり、SiO₂薄膜の比誘電率（約４．０，周波数：１ＭＨｚ）よりも小さいので、集積回路の多層配線層間絶縁膜としての利用が考えられている。
【０００７】
【発明が解決しようとする課題】
半導体集積回路の高集積化による寸法の縮小が進み、多層配線構造の寸法も縮小の一途をたどっている。従来の銅薄膜を用いる多層配線構造においては、銅の拡散防止，酸化防止あるいは、接着層として銅薄膜と層間絶縁膜との間に窒化タンタルなどから成る薄膜（以下、バリア層という）が必要である。さらに、従来の無電解銅メッキ法では、銅イオンを還元せしめて銅原子を析出させるための触媒として、金，白金，パラジウムなどの金属薄膜（以下、触媒層という）を形成する必要がある。また、従来の無電解銅メッキ法では、その堆積速度は３５〜７５ｎｍ／分であり、電解銅メッキ法での堆積速度（５００〜１０００ｎｍ／分）に比べて１桁程度小さいために、集積回路用の多層配線に用いる銅薄膜（厚さ１mm程度）を形成するためには、電解銅メッキ法に比べて１０倍程度の処理時間が必要である。一方、電解銅メッキ法では、バリア層の他にメッキのための種層として銅薄膜を形成する必要があり、かつ、電解電流の均一性を保つためにある程度の厚さが必要となる。
【０００８】
しかしながら、近年、配線寸法やビアホールの寸法が縮小される結果、バリア層や触媒層，あるいは種層として用いる金属薄膜の厚さを更に薄くし、配線抵抗の増加を防ぐ必要がある。その結果、これらの金属薄膜をビアホール内部に均一に形成できず、最終的に、銅薄膜をビアホール内部に均一に形成することが難しく、更に銅原子の拡散防止の効果が低下してくる。バリア層材料としては、一般的に抵抗率が銅よりも高い高融点金属やそれらの化合物を用いることや、バリア層，触媒層あるいは種層は薄くなるほど酸化されやすくなることから、ビアホール底部での電気的接続性も悪くなってくるという問題が発生する。この金属酸化物層を除去するための前処理も検討する必要がある。
【０００９】
さらに、配線寸法やビアホール寸法の縮小化が進むと、従来のように配線金属膜か絶縁膜のどちらかを先に加工する方法には、加工後の強度の点から限界がある。
以上の理由から、従来の銅メッキ溶液を用いる銅薄膜形成法を将来の微細な多層配線構造の形成に用いることが難しくなっている。
【００１０】
【課題を解決するための手段】
本発明で使用する銅メッキ溶液は、銅イオンと、フッ化水素酸及び／又はケイフッ化水素酸とを主成分とする水溶液からなる。銅イオン源としては、酸化銅及び／又は水酸化銅が好ましく用いられる。また、該銅メッキ溶液には、添加物として酸化ジルコニウム，酸化錫，酸化マグネシウム，酸化クロム，酸化ニッケル，酸化カドミウム，酸化マンガン，酸化シリコン，酸化アルミニウムなどの銅以外の金属酸化物及び／又は、水酸化ジルコニウム，水酸化錫，水酸化マグネシウム，水酸化クロム，水酸化ニッケル，水酸化カドミウム，水酸化マンガン，水酸化シリコン，水酸化アルミニウムなどの銅以外の金属水酸化物が含有されていてもよい。
【００１１】
本発明に係る銅多層配線構造体の第１の形成方法は、表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、銅イオンと、フッ化水素酸及び／又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜を形成する工程と、第二の高融点金属化合物薄膜を形成する工程と、所望のパターンの第一のフォトレジスト膜を形成し、ドライエッチング技術により所望のパターンの配線に加工する工程と、前記第一のフォトレジスト膜を剥離する工程と、第一の層間絶縁膜を形成する工程と、ビアホール形成のための第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、第二のフォトレジスト膜を剥離する工程とを有し、以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【００１２】
また、本発明に係る銅多層配線構造体の第２の形成方法は、表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、所望のパターンの第一のフォトレジスト膜を形成する工程と、銅イオンと、フッ化水素酸及び／又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜をフォトレジスト膜の無い部分に選択的に形成する工程と、前記第一のフォトレジスト膜を剥離する工程と、前記の選択的に形成した第一の銅薄膜をマスクとして前記第一の高融点金属化合物薄膜を選択的にドライエッチングにより除去する工程と、第一の層間絶縁膜を形成する工程と、ビアホール形成のために第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、前記第一のビアホール内部に前記の銅メッキ溶液を用いて銅薄膜を選択的に形成する工程と、第二のフォトレジスト膜を剥離する工程とを有し、以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【００１３】
さらにまた、本発明に係る銅多層配線構造体の第３の形成方法は、
半導体集積回路基板上又は、多層プリント配線基板上に、第一の絶縁膜を形成する工程と、
所望のパターンを有する第一のフォトレジスト膜を形成し、反応性イオンエッチングにより第一の配線を形成するための溝を形成した後に第一のフォトレジスト膜を剥離する工程と、
続いて、第一の高融点金属化合物薄膜を形成する工程と、
銅イオンと、フッ化水素酸及び／又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅配線となる銅薄膜を全面に形成する工程と、
続いて、化学機械研磨により銅薄膜及び第一の高融点金属化合物薄膜を研磨して第一の絶縁膜に埋設する第一の銅配線を形成する工程と、
第一の銅配線が形成された第一の絶縁層の表面に第二の絶縁膜を形成し、第二の絶縁膜の表面に後の工程で第二の銅配線を形成するための所望のパターンを有する第二のフォトレジスト膜を形成し、後の工程で第二の銅配線を形成する部分の第二の絶縁膜を該後の工程で形成する第二の銅配線の厚さと同じ深さまで反応性イオンエッチングにより除去し、第二のフォトレジスト膜を剥離する工程と、
続いて、第一の銅配線と後の工程で形成する第二の銅配線を電気的に接続する部分となる第一のビアホールを所望の位置に形成するための第三のフォトレジスト膜を形成し、該第三のフォトレジスト膜の無い部分の第二の絶縁膜を第一の銅配線表面に達するまで、反応性イオンエッチングにより除去し、第三のフォトレジスト膜を剥離した後、第二の高融点金属化合物薄膜を形成する工程と、
前記の銅メッキ溶液を用いて第一のビアホール内部，第二の銅配線部分に連続的に銅薄膜を形成する工程と、
化学機械研磨により銅薄膜及び第二の高融点金属化合物薄膜を研磨して第二の銅配線を形成する工程とを有し、
以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【００１４】
さらに、本発明に係る銅多層配線構造体の第４の形成方法は、
表面に酸化シリコンからなる絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜，薄い第一の銅薄膜を順次形成する工程と、
所望のパターンの第一のフォトレジスト膜を形成する工程と、
第一のフォトレジスト膜の無い部分の第一の銅薄膜と第一の高融点金属薄膜をエッチング除去する工程と、
第一のフォトレジスト膜を剥離する工程と、
銅イオンと、ケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液にホウ酸水溶液、あるいはアルミニウム片を添加し、過飽和のケイフッ化水素酸水溶液を用いて、前記の酸化シリコンからなる絶縁膜上に第一のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記の薄い第一の銅薄膜上に第一の銅メッキ薄膜を選択的に堆積させて成長せしめる、第一のフッ素添加酸化シリコン薄膜および第一の銅メッキ薄膜を選択的かつ同時に成長せしめる工程と、
続いて、酸化シリコンからなる薄い第一の層間絶縁薄膜を形成する工程と、
ビアホール形成のために第二のフォトレジスト膜パターンを形成し、該酸化シリコンからなる第一の層間絶縁薄膜の所望の位置に第一のビアホールを形成する工程と、
前記の銅メッキ溶液を用いて、同様に該酸化シリコンからなる薄い第一の層間絶縁薄膜上に第二のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記第一のビアホール部上に第二の銅メッキ薄膜を選択的に堆積させて成長せしめる、第二のフッ素添加酸化シリコン薄膜および第二の銅メッキ薄膜を選択的かつ同時に成長せしめる工程とを有し、
以上の工程を繰り返すことにより、多層化せしめることを特徴とする。
【００１５】
また、本発明において、銅多層配線構造体は、上記方法により得られる。
【００１６】
【発明の実施の形態】
本発明で使用する銅メッキ溶液は、銅イオンと、フッ化水素酸及び／又はケイフッ化水素酸とを主成分とする水溶液からなる。ここで、銅イオン源としては、種々の銅化合物が用いられうるが、溶解性、入手の容易性等の観点から、酸化銅及び／又は水酸化銅が好ましく用いられる。
【００１７】
銅メッキ溶液が、銅イオンと、フッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは０．０００１〜２モル／リットル、さらに好ましく０．０００２〜０．０１モル／リットルの範囲にあり、また、フッ化水素酸の濃度（重量％）は、好ましくは０．０１〜５０％、さらに好ましくは０．１〜１０％の範囲にある。
【００１８】
銅メッキ溶液が、銅イオンと、ケイフッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは０．００００１〜２モル／リットル、さらに好ましく０．００００２〜０．０１モル／リットルの範囲にあり、また、ケイフッ化水素酸の濃度（重量％）は、好ましくは２５〜５０％、さらに好ましくは３０〜４０％の範囲にある。
【００１９】
銅メッキ溶液が、銅イオンと、フッ化水素酸およびケイフッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは０．００００１〜２モル／リットル、さらに好ましく０．００００２〜０．０１モル／リットルの範囲にあり、また、フッ化水素酸の濃度（重量％）は、好ましくは０．０１〜１０％、さらに好ましくは０．１〜５％の範囲にあり、さらにケイ素（Ｓｉ）濃度は、ＳｉＯ₂換算（重量％）で、好ましくは１０〜８０％、さらに好ましくは５０〜７０％の範囲にある。
【００２０】
このような銅メッキ溶液は、銅イオンを生成する銅化合物を、フッ化水素酸及び／又はケイフッ化水素酸に溶解せしめることで調製できる。
また、本発明の銅メッキ溶液には、必要に応じて、添加物として微量の酸化ジルコニウム，酸化錫，酸化マグネシウム，酸化クロム，酸化ニッケル，酸化カドミウム，酸化マンガン，酸化シリコン，酸化アルミニウムなどの銅以外の金属酸化物及び／又は、水酸化ジルコニウム，水酸化錫，水酸化マグネシウム，水酸化クロム，水酸化ニッケル，水酸化カドミウム，水酸化マンガン，水酸化シリコン，水酸化アルミニウムなどの銅以外の金属水酸化物が含有されていてもよい。
【００２１】
これらの中でも特に、酸化マグネシウム，酸化クロム，酸化ニッケル，酸化シリコン，水酸化マグネシウム，水酸化クロム，水酸化ニッケル，水酸化シリコンを用いることが好ましい。このような銅メッキ溶液を用いれば従来の銅メッキ法において必要とされていた還元剤や触媒金属薄膜および種層等を必要としないで、銅薄膜を形成できる。また、堆積速度は２５０ｎｍ／分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも１桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られるという効果があり、十分実用に供することができる。
【００２２】
さらに、本発明の銅メッキ溶液に、ケイフッ化水素酸が含まれている場合には、銅メッキ薄膜と酸化シリコン膜を互いに選択的かつ同時に形成できる。すなわち、銅薄膜と酸化シリコン膜がともに存在する基板上で、該銅メッキ溶液を用いてメッキを行うと、銅薄膜上にのみ新たな銅メッキ薄膜が堆積し、また酸化シリコン膜上にのみ新たに酸化シリコンを主成分とする膜が堆積する。このため、従来の微細加工の精度に比較して、十分微細かつ高精度の多層配線構造の形成が容易となる。
【００２３】
したがって、本発明の銅メッキ溶液は、上述した第１〜第４の銅多層配線構造体の形成方法に好ましく使用できる。以下、本発明の銅多層配線構造体の形成方法について、図面を参照しながらさらに具体的に説明する。
第１の銅多層配線構造体の形成方法
図１０は、本発明に係る第１の銅多層配線構造体の形成方法のための工程断面図である。まず、図１０(a)に示すように、シリコン基板１上に熱酸化法により酸化シリコン膜２を形成し、続いてスパッタ法により、第一の窒化タンタル薄膜４を形成する。次に、本発明に基づく銅薄膜８を形成する。その後、純水により洗浄する。次に、水素ガス雰囲気の電気炉内で熱処理を行った後、再びスパッタ法により、第二の窒化タンタル薄膜９を形成する。次に、図１０(b)に示すように、フォトリソグラフィー技術により、所望のパターンの第一のフォトレジスト膜１０を形成する。フォトレジスト膜１０は、窒素ガス雰囲気，加熱オーブン内で熱処理を施される。次に、前記の第二の窒化タンタル薄膜９，第一の銅薄膜８，第一の窒化タンタル薄膜４の不要な部分を順次反応性イオンエッチングにより除去し、続いてフォトレジスト膜１０を酸素ガスプラズマ中で灰化除去し、剥離溶液で洗浄すると、図１０(c)に示すように、上層と下層に窒化タンタル薄膜を有する第一の配線層が形成される。続いて、図１０(d)に示すように、層間絶縁膜として酸化シリコン膜１１をプラズマ化学気相成長法により形成した後、フォトリソグラフィー技術により第二のフォトレジスト膜１４を形成し、反応性イオンエッチングにより所望の位置にビアホール１５を形成する。次に、図１０(e)に示すように、第二のフォトレジスト膜１４を酸素ガスプラズマ中で灰化除去し、剥離溶液により洗浄する。続いて、第三の窒化タンタル薄膜，本発明による第二の銅薄膜を順次形成し、水素ガス雰囲気の電気炉内で熱処理した後、第四の窒化タンタル薄膜を形成する。第一の銅配線形成と同様に加工すると、図１０(f)に示すように、上層と下層にそれぞれ窒化タンタル薄膜１７，１９を有する第二の銅薄膜１８からなる第二の銅配線が形成される。以上の工程で、２層銅配線構造体を形成できる。さらに、以上の工程を繰り返すことによって３層以上の銅多層配線構造体が形成できる。
【００２４】
第２の銅多層配線構造体の形成方法
図１１は、本発明に係る第２の銅多層配線構造体の形成方法のための工程断面図である。まず、図１１(a)に示すように、シリコン基板１上に熱酸化法により酸化シリコン膜２を形成し、続いてスパッタ法により、窒化タンタル薄膜４を形成する。次に、フォトリソグラフィー技術により、第一のフォトレジスト膜７を形成する。フォトレジスト膜７は、窒素ガス雰囲気，オーブン内で熱処理を施される。次に、本発明に基づく銅薄膜８を形成する。その後、純水により洗浄する。次に、図１１(c)に示すように、第一のフォトレジスト膜７を剥離溶液により除去し、水素ガス雰囲気の電気炉内で熱処理を行う。続いて、図１１(d)に示すように、第一の銅薄膜８の無い部分の窒化タンタル薄膜４を反応性イオンエッチングにより除去すると、下層に窒化タンタル薄膜を有する第一の配線層が形成される。続いて、図１１(e)に示すように、層間絶縁膜として酸化シリコン膜１１をプラズマ化学気相成長法により形成し、フォトリソグラフィー技術により第二のフォトレジスト膜１４を形成し、反応性イオンエッチングによりビアホール１５を形成する。次に、図１１(f)に示すように、第一の銅薄膜の形成条件と同条件で第二の銅薄膜１６をビアホール１５の内部に形成する。純水で洗浄した後、第二のフォトレジスト膜１４を酸素ガスプラズマ中で灰化除去し、剥離溶液により洗浄した後、水素ガス雰囲気の電気炉内で熱処理を行う。続いて、第二の窒化タンタル薄膜を形成した後、第一の銅薄膜の形成と同様に、本発明による第三の銅薄膜１８をフォトレジスト膜をマスクとして選択的に形成する。フォトレジスト膜を剥離した後、水素ガス雰囲気の電気炉内で熱処理を行う。第一の配線層と同様に加工すると、図１１(g)に示すように、下層に窒化タンタル薄膜１７を有する第三の銅薄膜１８からなる第二の銅配線層が形成される。以上の工程で、２層銅配線構造体を形成した。さらに、以上の工程を繰り返すことによって３層以上の銅多層配線構造体が形成できる。
【００２５】
第３の銅多層配線構造体の形成方法
図１２は、本発明に係る第３の銅多層配線構造体の形成方法のための工程断面図である。まず、図１２(a)に示すようにシリコン基板１上に第一の酸化シリコン膜２を公知の方法で形成する。次に、その第一の酸化シリコン膜２上に所望のパターンで溝を形成するための第一のフォトレジスト膜（図示せず）を形成する。次に、反応性イオンエッチングにより第一の酸化シリコン膜２を所定の深さまでエッチングし、溝３を形成した後、第一のフォトレジスト膜を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図１２(b)に示すように、接着及び拡散防止を目的として、第一の窒化タンタル薄膜４を全面に形成する。次に、図１２ (c) に示すように、本発明に基づく銅薄膜８を形成する。その後、純水により洗浄する。続いて、図１２(d)に示すように、第一の酸化シリコン膜２の表面が出るまで、化学機械研磨により、第一の銅薄膜８，第一の窒化タンタル薄膜４を研磨する。以上の工程により、第一の銅配線を埋設する。次に図１２(e)に示すように、第二の酸化シリコン膜１１をプラズマ化学気相成長法により形成し、フォトリソグラフィー技術により所望の第二の配線パターンを有する第二のフォトレジスト膜１２を形成し、反応性イオンエッチングにより第二の酸化シリコン膜１１を後の工程で形成する第二の銅の銅配線の厚さと同じ深さまでエッチングして、図１２ (e) に示すように、第二の銅配線を形成する溝１３を形成する。続いて、第二のフォトレジスト膜を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図１２(f)に示すようにビアホール形成のために第三のフォトレジスト膜１４を形成し、第三のフォトレジストのない部分を、反応性イオンエッチングにより第二の酸化シリコン膜１１をエッチングし、第一の銅薄膜表面に達するビアホール１５を形成し、第三のフォトレジスト膜１４を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図１２(g)に示すように、接着及び拡散防止を目的として、第二の窒化タンタル薄膜１７を全面に形成する。次に、本発明に基づく第二の銅薄膜１８を第一の銅薄膜形成と同じ条件で形成し、第二の酸化シリコン膜１１の表面が出るまで、化学機械研磨により第二の銅薄膜１８，第二の窒化タンタル薄膜１７を研磨する。以上の工程により、ビアホール埋設と第二の銅配線埋設を行い２層銅配線構造体を形成した。さらに、以上の工程を繰り返すことによって３層以上の銅多層配線構造体が形成できる。
【００２６】
第４の銅多層配線構造体の形成方法
図１３は、本発明に係る第４の銅多層配線構造体の形成方法のための工程断面図である。まず、第４の銅多層配線構造体の形成方法では、ケイフッ化水素酸水溶液に水酸化銅(II)を溶解せしめて形成した銅メッキ溶液を用いて、フッ素添加酸化シリコン膜と銅メッキ膜を選択的かつ、同時に形成する方法により、２層銅配線構造体を形成する。
【００２７】
まず図１３(a)に示すように、シリコン基板１上に第一の酸化シリコン膜２を公知の方
法で形成する。続いてスパッタ法により、第一の窒化タンタル薄膜４と第一の銅薄膜６を順次形成する。次に、フォトリソグラフィー技術により、第一のフォトレジスト膜７を形成する。次に、図１３(b)に示すように、ドライエッチング技術を用いてフォトレジスト膜の無い部分の銅薄膜と窒化タンタル薄膜を順次除去した後、フォトレジスト膜を剥離除去する。次に、ケイフッ化水素酸水溶液に水酸化銅(II)を添加して形成した銅メッキ溶液を用いて、図１３(c)に示すように、第一の銅メッキ膜８と第一のフッ素添加酸化シリコン膜２０とを、選択的かつ同時に形成する。次に、図１３(d)に示すように、酸化シリコン薄膜２１をフッ素添加シリコン膜および第一の銅メッキ層８の表面にプラズマ化学気相成長法により形成する。続いて第二のフォトレジスト膜（図示せず）を形成し、ドライエッチングにより第一の銅メッキ膜表面に到達するビアホールを形成する。次に、再び、本実施例の銅メッキ溶液を用いて第二の銅メッキ膜２２と第二のフッ素添加酸化シリコン膜２３を選択的かつ同時に形成する。続いて、スパッタ法により、再び第二の窒化タンタル薄膜２４と第二の銅薄膜２５を順次形成し、フォトリソグラフィー技術により第三のフォトレジスト膜（図示せず）を形成し、ドライエッチング技術を用いてフォトレジスト膜の無い部分の銅薄膜と窒化タンタル薄膜を順次除去した後、フォトレジスト膜を剥離除去する。さらに、再び第三の銅メッキ膜２６と第三のフッ素添加酸化シリコン膜２７を、選択的かつ同時に形成することにより、図１３(g)に示すように、２層銅配線構造体が形成できる。３層以上の多層配線構造体を形成するには、以上の工程を繰り返せばよい。
【００２８】
以上で述べた第１〜第４の銅多層配線構造体の形成方法においては銅メッキ溶液に添加物を添加しない場合について述べているが、本発明の銅メッキ溶液に酸化ジルコニウム，酸化錫，酸化マグネシウム，酸化クロム，酸化ニッケル，酸化カドミウム，酸化マンガン，酸化シリコン，酸化アルミニウムなどの銅以外の金属酸化物及び／又は、水酸化ジルコニウム，水酸化錫，水酸化マグネシウム，水酸化クロム，水酸化ニッケル，水酸化カドミウム，水酸化マンガン，水酸化シリコン，水酸化アルミニウムなどの銅以外の金属水酸化物のうちの少なくても一つを添加してもよい。また、本発明の銅メッキ溶液のｐＨ調整のために、水酸化カリウム，水酸化カルシウム，水酸化ナトリウムなどアルカリ金属を含有する水溶液，あるいは、アンモニア，有機アンモニウムなどのアルカリ溶液を添加してもよい。
【００２９】
本発明の銅メッキ溶液のフッ化水素酸濃度，溶液温度，フォトレジスト膜の熱処理温度などの条件は適当な範囲で適宜に設定される。
本発明に基づく銅薄膜の形成後，あるいは、多層配線構造形成後に不活性ガスや水素ガス，あるいはこれらの混合ガスの雰囲気中で熱処理することも、必要に応じて行ってもよい。以上で述べた例において、本発明に基づく銅薄膜の熱処理には電気炉を用いているが、これは、ヒータ加熱法，赤外線加熱法，高周波加熱法，レーザー加熱法などにより直接的，あるいは間接的に加熱せしめることができる方法であればよく、温度は、５０℃から４００℃の範囲、かつ一定温度が望ましい。
【００３０】
さらに、銅薄膜上下に形成する金属膜として窒化タンタル薄膜を用いているが、これは、チタン，タンタル，タングステン，白金，パラジウムのうちの少なくても一つから成る薄膜，及び／又は、これらの窒化物のうちの少なくても一つから成る薄膜，及び／又は、これらの金属シリサイド薄膜のうちの少なくても一つから成る薄膜であればよい。
【００３１】
第４の銅多層配線構造体の形成方法以外では、種層としての銅薄膜を用いていないが、これを用いても何らさしつかえないものである。
上記の説明では、銅メッキの際に電界を印加していないが、場合によっては電解を印加してもよい。
第１〜第３の銅多層配線構造体の形成方法では、フッ化水素酸水溶液に水酸化銅(II)を溶解して形成した銅メッキ溶液を用いているが、フッ化水素酸水溶液の代わりにケイフッ化水素酸水溶液を用いても同様な効果が得られる。
【００３２】
【実施例】
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれら実施例に限定されるものではない。
【００３３】
【実施例１】
本実施例では、フッ化水素酸水溶液に水酸化銅を溶解せしめて銅メッキ溶液を作製し、この銅メッキ溶液を用いてシリコン基板上に銅薄膜を形成した。一般に無電解銅メッキを行う際に水素ガスが発生するが、本発明の銅メッキ溶液を用いた場合には、このようなガスの発生はみられなかった。
【００３４】
本実施例では、形成した銅薄膜の特性を測定した結果について述べる。まず、濃度４９重量％の半導体用高純度フッ化水素酸（ＨＦ）水溶液１００ｃｃに約１ｇの水酸化銅(II)［Ｃｕ(ＯＨ)₂］を２０℃の温度で溶解し、純水３５ｃｃで希釈して溶液を作製し、これを原液とした。この溶液のフッ化水素酸濃度は約３７重量％である。この原液を純水で希釈し、フッ化水素酸濃度が０．１重量％，１重量％，５重量％，１０重量％の銅メッキ溶液を作製した。
【００３５】
図４に、形成した溶液のｐＨ値を測定した結果を示す。フッ化水素酸濃度が０．１〜１０重量％の範囲ではフッ化水素酸濃度の増加に伴ってｐＨ値は減少する傾向があり、フッ化水素酸濃度１０重量％以上で飽和する。フッ化水素酸濃度３７重量％でのｐＨ値は２．１２であった。作製した溶液を銅メッキ溶液として用いて液温２０℃でシリコン基板上に銅薄膜を形成した。
【００３６】
図５に、フッ化水素酸濃度を変化させて形成した銅メッキ溶液を用いたときの銅薄膜の堆積速度の変化を示す。堆積速度は、フッ化水素酸濃度の増加に伴って直線的に増加する傾向がある。堆積速度は２５０ｎｍ／分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも１桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られた。十分実用に供することができるものである。
【００３７】
図６には、フッ化水素酸濃度を変化させたときの抵抗率の変化を示す。フッ化水素酸濃度が０．１重量％のとき、約６０μΩ・cmであり、１重量％では、約２６μΩ・cmに減少し、５重量％以上では再び増加した。１重量％での抵抗率は、真空蒸着法によって基板温度２０℃で形成した銅薄膜の抵抗率（約４３μΩ・cm）よりも小さな値であった。これらの値は、銅の固有抵抗率（約１．７μΩ・ｃｍ）に比べて１桁程度大きいものであるが、熱処理を行うことによって抵抗率の低減が可能である。
【００３８】
図７には、結晶構造を調べるためにＸ線回折を行った結果を、真空蒸着法で形成した銅薄膜のＸ線回折チャートと比較して示す。真空蒸着法によって形成した銅薄膜では、面方位（１１１）の回折ピークが強くみられ、この面方位に配向していることがわかる。本発明の銅メッキ溶液を用いて形成した銅薄膜においては、回折角（２θ）４３．４度，５０．６度，９０．１度付近にそれぞれ銅結晶（面心立方格子）の面方位（１１１），（２００），（３１１）に対応する回折ピークがみられることから、微結晶がランダムに配向していると考えられる。回折ピーク強度は、フッ化水素濃度０．１重量％では比較的小さいが、フッ化水素濃度の増加に伴って大きくなっている。フッ化水素濃度３７重量％では、面方位（２００）における回折ピーク強度が小さく、面方位（１１１）における回折ピーク強度が大きくなっている。このことは、面方位（１１１）に配向性があることを示している。なお、同図の回折角７０度付近にみられる強い回折ピークは、基板に用いているシリコン結晶の面方位（４００）に対応する回折ピークである。
【００３９】
図８は、Ｘ線回折の回折ピーク位置から求めた格子定数の変化を示す。フッ化水素濃度０．１重量％では格子定数は大きいが、１重量％以上では安定しており、０．３６１２nm程度である。この値は、真空蒸着法により形成した銅薄膜の格子定数（０．３６１０nm）、また、一般的な銅結晶の格子定数（０．３６１０nm）よりもわずかに大きい値であるが、誤差範囲である。銅メッキ溶液の液温が２０℃と低いこともその原因の一つと考えられる。
【００４０】
図９は、形成した銅薄膜の深さ方向の銅（Ｃｕ）原子，炭素（Ｃ）原子，酸素（Ｏ）原子の分布をオージェ電子分光法によって調べた結果である。各図の縦軸は原子の相対濃度，横軸は、アルゴンイオンエッチングを行った回数を示しており、表面からの深さに対応する。表面から１０サイクルくらいまでに観られる炭素（Ｃ）原子，酸素（Ｏ）原子は、銅薄膜形成後に大気に曝されたことによる汚染である。これは、真空蒸着法で形成した場合にも観られるものであり、除外して考えてよい。真空蒸着法で形成した銅薄膜では、銅（Ｃｕ）原子が１００％である。本発明の銅メッキ溶液を用いて形成した銅薄膜では、フッ化水素酸濃度０．１重量％の場合のみ、１０％程度の酸素（Ｏ）原子の混入がある。これは、銅メッキを行う際に同時に酸化が起こっていることが考えられる。
【００４１】
また、本発明の銅メッキ溶液を用いて形成した銅薄膜の接着力をテープテストによって調べた。用いたテープは、ポリエステルフィルム製のスコッチ電気テープ（型番：５６，接着力：５５８ g/cm）である。厚さ約１ mmの銅基板上にフッ化水素濃度０．１重量％，１重量％，５重量％，１０重量％，３７重量％の銅メッキ溶液を用いて銅薄膜を形成し、銅薄膜を２mm角で１００個になるようにカッターで切った後、テープを貼り、銅薄膜表面に垂直方向に引っ張りながらテープを剥がした。本発明の銅薄膜では、フッ化水素濃度０．１〜３７重量％の範囲で全く剥がれは観られなかったが、比較として同様に剥がれ試験を行った蒸着銅薄膜の場合には、１００％剥がれた。これは、本発明のメッキ溶液に含まれるフッ化水素が、銅基板表面に存在する酸化銅を溶解してから銅が析出するためと考えられる。
【００４２】
本発明の銅メッキ溶液を用いて銅薄膜を形成するときの化学反応を推定した。まず、水酸化第銅(II)をフッ化水素酸、又はケイフッ化水素酸を主成分とする水溶液に溶解する際に起こる化学反応は、式 (1)および式 (2)のように推定される。ケイフッ化水素酸水溶液の場合でも、主として残留フッ化水素酸との反応であるので、フッ化水素酸との反応を考えればよい。
【００４３】
Cu (OH)₂ + 4HF → H₂CuF₄ + 2 H₂O (1)
H₂CuF₄ → 2H⁺ + [ CuF₄ ] ^2- (2)
ここで、基板表面で四フッ化銅錯イオンが還元されて銅が析出するが、このときの化学反応は、式 (3)のように推定される。

この推定した化学反応では、フッ素ガスが発生するが、実際の銅メッキ時には目視ではガスの発生は観察されなかった。これは、フッ素ガスの高い水溶性のために、水に溶け込んでしまうためと考えられる。
【００４４】
次に、濃度４０重量％（３．８mol／リットル）のケイフッ化水素酸［H₂SiF₆］水溶液１００ｃｃに約１ｇの水酸化銅(II)を２０℃の温度で溶解し、銅メッキ溶液を形成した。このケイフッ化水素酸水溶液を用いて形成した銅メッキ溶液から形成した銅薄膜の特性を同様に調べた結果、フッ化水素酸水溶液を用いて形成した銅薄膜とほぼ同じ結果が得られた。堆積速度が約０．５μm／分であり、抵抗率は約４０μΩ・cm，格子定数約０．３６１２nmであった。オージェ電子分光により調べた結果、銅薄膜中にはフッ素の含有は認められなかった。また、銅基板上での接着性を調べた結果、全く剥がれは認められなかった。
【００４５】
さらに、濃度４０重量％（約３．８mol／リットル）のケイフッ化水素酸水溶液に水酸化銅(II)を溶解せしめて形成した銅メッキ溶液に、アルミニウム片を添加して過飽和状態とし、フッ素添加酸化シリコン薄膜と銅メッキ薄膜の同時成長を行った。水酸化銅(II)の添加量の増加に伴って、銅薄膜の堆積速度も増加する。この銅メッキ溶液を用いてフッ素添加酸化シリコン薄膜を形成したときの堆積速度は約２ｎｍ／分と小さいが、水酸化銅(II)の添加量を最適化すれば、この堆積速度と同じ堆積速度で銅薄膜を形成できる。また、銅メッキ膜はSiO₂膜上には成長せず、銅基板上のみに成長すること、また、フッ素添加酸化シリコン膜は、銅基板上には成長せず、SiO₂膜上には成長することを確認した。
【００４６】
以上、本発明の銅メッキ溶液を用いて形成した銅薄膜の特性を調べた結果、フッ化水素濃度１重量％以上では、真空蒸着法で形成した銅薄膜と同等以上の特性を有していることがわかった。また、フッ化水素酸水溶液の代わりにケイフッ化水素酸水溶液を用いた場合でも、同様な結果が得られた。さらに、ケイフッ化水素酸水溶液から形成した銅メッキ溶液を用いることにより、フッ素添加酸化シリコン薄膜と銅メッキ薄膜を選択的かつ同時に堆積できる可能性が示された。
【００４７】
【発明の効果】
本発明の銅メッキ溶液は、従来の銅メッキ溶液のように特別な還元剤を必要としないことから、高純度の銅メッキ薄膜の形成が可能となる。
本発明の銅メッキ溶液を用いて銅薄膜を形成する場合には、従来の銅メッキ溶液を用いる場合に必要な、触媒金属薄膜あるいは種層としての銅薄膜が不要となるという利点があり、ビアホール部分あるいは配線層部分の埋設性が向上するという効果がある。また、堆積速度は２５０ｎｍ／分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも１桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られるという効果があり、十分実用に供することができる。さらにまた、本発明の銅メッキ溶液に含まれるフッ化水素酸の濃度の低い銅メッキ溶液を用いれば、薄いバリア層，触媒層あるいは種層のエッチング量を少なく抑えることができ、表面に形成された金属酸化物層のみを除去して銅メッキを行えるため、この金属酸化物層を除去するための特別な前処理が不要であるという利点を有する。また、これらのバリア層，触媒層あるいは種層を用いずに銅薄膜上に本発明の銅メッキ薄膜を直接形成する際にも、銅薄膜表面の酸化物層を除去して銅メッキ薄膜の形成が可能となる。その結果、下層の銅薄膜との接着が強固なものとなり、ビアホール底部での電気的接続性の改善が可能となるという効果を有するようになる。さらに、本発明の第一および第五の実施例で述べたように、ケイフッ化水素酸を主成分とする水溶液に水酸化銅(II)を溶解して形成した銅メッキ溶液を用いることにより、銅メッキ薄膜とフッ素添加酸化シリコン膜を互いに選択的かつ同時に形成できるため、従来の微細加工の精度に比較して、十分微細かつ高精度の多層配線構造の形成が容易となる。
【００４８】
以上のことから、本発明を用いることにより、将来の超微細・高性能な銅多層配線構造体が形成できる。
【図面の簡単な説明】
【図１】従来の無電解銅メッキ法を用いる銅多層配線形成のための工程断面図。
【図２】従来の無電解銅メッキ法を用いる銅配線埋設形成のための工程断面図。
【図３】従来の電解銅メッキ法を用いる銅配線埋設形成のための工程断面図。
【図４】本発明の第一の実施例である銅メッキ溶液のｐＨ値のフッ化水素酸濃度依存性。
【図５】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の堆積速度のフッ化水素酸濃度依存性。
【図６】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の抵抗率のフッ化水素酸濃度依存性。
【図７】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜のＸ線回折チャートのフッ化水素酸濃度依存性。
【図８】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の格子定数のフッ化水素酸濃度依存性。
【図９】本発明の実施例である銅メッキ溶液のフッ化水素酸濃度を変化させて形成した銅薄膜の深さ方向の原子濃度分布（オージェ電子分光法による）。
【図１０】本発明に係る２層銅配線形成のための第１の工程断面図。
【図１１】本発明に係る２層銅配線形成のための第２の工程断面図。
【図１２】本発明に係る２層銅配線形成のための第３の工程断面図。
【図１３】本発明に係る２層銅配線形成のための第４の工程断面図。
【符号の説明】
１… 半導体基板（シリコン基板），２… 絶縁膜（酸化シリコン膜），
３,１３… 溝，
４,９,１７,１９,２４… 高融点金属薄膜（窒化タンタル薄膜），
５… 触媒金属薄膜，６,２５… 銅薄膜（種層），
７,１０,１２,１４… フォトレジスト膜，
８,１６,１８,２２,２６… 本発明に基づく銅薄膜，
１１,２１… 酸化シリコン膜（層間絶縁膜），１５… ビアホール
２０,２３,２７… フッ素添加酸化シリコン膜[0001]
[Technology to which the invention belongs]
  The present invention relates to copper plating for forming a copper thin film.With solutionThe present invention relates to a method for forming a copper multilayer wiring used for a semiconductor integrated circuit or a multilayer printed wiring board.
[0002]
[Prior art]
Conventionally, as a copper plating solution, an aqueous solution mainly composed of alkaline copper cyanide, copper pyrophosphate, acidic copper borofluoride, or copper sulfate is used, but for a semiconductor integrated circuit or a printed wiring board. As a plating solution used for forming a copper thin film, a solution in which formaldehyde is added as a reducing agent to a copper complex formed by adding ethylenediaminetetraacetic acid to copper sulfate pentahydrate is widely used (“Cu wiring technology latest Development ", pp. 23-44, published by Realize Inc., May 30, 1998). Deposition rates in the electroless copper plating method and the electrolytic copper plating method using these solutions are about 35 to 75 nm / min and 500 to 1000 nm / min, respectively ("Latest development of Cu wiring technology", p. 34). . A copper plating solution containing an additive is used for forming a copper multilayer wiring of a semiconductor integrated circuit by an electroless plating method. For example, it is described in Thin Solid Films, 1995 (Vol. 262), pp. 93-103. In this method, a copper multilayer wiring is formed in the process shown in FIG. First, as shown in FIG. 1A, an insulating film 2 is formed on a semiconductor substrate 1 by a known method. Next, a refractory metal thin film 4 such as titanium is formed on the entire surface for the purpose of adhesion and diffusion prevention. Subsequently, a catalytic metal thin film 5 for electroless plating is formed. As this catalytic metal, gold or palladium is used. Next, a photoresist film 7 having a reverse pattern of a desired wiring pattern is formed. Next, as shown in FIG. 1B, a copper-plated thin film 8 having a desired thickness is formed in a portion without the photoresist film 7 by an electroless plating method. Subsequently, as shown in FIG. 1 (c), the photoresist film 7 is removed, and the catalytic metal thin film 5 and the refractory metal thin film 4 in the portion without the copper plating thin film 8 are removed by reactive ion etching. A copper wiring is formed as shown in FIG. The paper disclosing this prior art does not describe the formation of the interlayer insulating film and the via hole in detail, but in general, the interlayer insulating film is formed on the entire surface by a chemical vapor deposition method. A via hole is formed by photolithography, and the via hole is embedded with a copper thin film in the same manner as the copper wiring formation described above.
[0003]
In FIG. 2, a method for embedding copper wiring in an insulating film is described in the same Thin Solid Films, 1995 (Vol. 262), pp. 93-103. First, as shown in FIG. 2A, an insulating film 2 is formed on a semiconductor substrate 1 by a known method. Next, a photoresist film (not shown) for forming a groove with a desired pattern is formed on the insulating film 2. Next, the insulating film 2 is etched to the same depth as the thickness of the wiring by reactive ion etching to form the groove 3, and then the unnecessary photoresist film is removed. Next, as shown in FIG. 2 (b), a refractory metal thin film 4 such as titanium is formed on the entire surface for the purpose of adhesion and diffusion prevention, and subsequently a catalytic metal thin film 5 for electroless plating is formed. . As this catalytic metal, gold or palladium is used. Subsequently, as shown in FIG. 2 (c), after the copper plating thin film 8 is formed on the entire surface, as shown in FIG. 2 (d), the copper plating is performed by chemical mechanical polishing until the surface of the insulating film 2 comes out. The thin film 8, the catalytic metal thin film 5, and the refractory metal thin film 4 are polished. Through the above steps, the copper wiring is embedded in the insulating film. Although the paper disclosing the prior art does not describe the formation of the interlayer insulating film and the via hole on the copper wiring, the interlayer insulating film is generally formed on the entire surface by chemical vapor deposition. Then, a via hole is formed by a known photolithography technique, and the via hole is embedded with a copper thin film in the same manner as the copper wiring formation described above. The conventional copper multilayer wiring structure is formed by the above method.
[0004]
There is also a method of forming a copper thin film by electrolytic plating using an aqueous solution composed of copper sulfate pentahydrate and sulfuric acid without addition of a reducing agent as a plating solution (Japanese Patent Laid-Open No. 11-097391). In this method, a pulse current (duty ratio: 0.009 to 0.999) is used as an electrolysis current when performing electroplating using an aqueous solution of copper sulfate pentahydrate and sulfuric acid as a plating solution. By using this method, copper plating can be applied to fine wiring grooves and wiring holes (via holes) having a width of 1 mm or less and an aspect ratio of 0.1 to 50. As a method for forming a copper multilayer wiring of a semiconductor integrated circuit using a copper plating solution containing no reducing agent, for example, Journal of the Electrochemical Society, 1994 (Vol. 141) , Pp. 2503-2510, copper wiring is formed by electrolytic plating. This method is a method of embedding copper wiring in the insulating film in the step shown in FIG. First, as shown in FIG. 3A, an insulating film 2 is formed on a semiconductor substrate 1 by a known method. Next, grooves 3 are formed in a desired pattern on the insulating film 2 by a known photolithography technique. Next, as shown in FIG. 3 (b), a refractory metal thin film 4 such as titanium tungsten alloy is formed on the entire surface by sputtering for the purpose of adhesion and diffusion prevention, and subsequently as a seed layer for electrolytic plating. A copper thin film 6 is formed by a sputtering method. Subsequently, as shown in FIG. 3 (c), after the copper plating thin film 8 is formed on the entire surface, as shown in FIG. 3 (d), the copper plating thin film is electropolished until the refractory metal thin film 4 is exposed. 8 and seed layer copper thin film 6 are polished. Finally, as shown in FIG. 3E, the refractory metal thin film 4 is removed until the surface of the insulating film 2 is exposed. Through the above steps, the copper wiring is embedded in the insulating film. Although the paper disclosing the prior art does not describe the formation of the interlayer insulating film and the via hole on the copper wiring, the interlayer insulating film is generally formed on the entire surface by chemical vapor deposition. Then, a via hole is formed by a known photolithography technique, and the via hole is embedded with a copper thin film in the same manner as the copper wiring formation described above. The conventional copper multilayer wiring structure is formed by the above method.
[0005]
On the other hand, Journal of Electrochemical Society published in Japanese Patent Laid-Open Publication Nos. Sho 62-20876, Sho 61-281047, or August 1988 (Vol. 136, No. 8, Pages 2013-2016) Journal of Electrochemical Society, Vol.135, No.8, pp.2013-2016)₂SiF₆) Aqueous solution in boric acid (H_ThreeBO_ThreeThere is a method of forming a silicon oxide thin film while maintaining a supersaturated state by adding an aqueous solution or aluminum (Al). This method is explained by the chemical reaction formulas shown by the following formulas (1) to (3).
[0006]
H_ThreeBO_Three + 4HF → BF_Four ^- + H_ThreeO⁺ + 2H₂O (1)
Al + 6HF → H_ThreeAlF₆ + (3/2) H₂                        (2)
H₂SiF₆ + 2H₂O + Q (heat generation) ⇔ SiO₂ + 6HF (3)
Equations (1) and (2) are reaction formulas for consuming hydrofluoric acid (HF) remaining in the hydrosilicofluoric acid aqueous solution and, as a result, bringing the hydrosilicofluoric acid aqueous solution into a supersaturated state. These show the reactions when boric acid and aluminum are added, respectively. Equation (3) is a chemical equilibrium formula in an aqueous solution of silicofluoric acid, but the chemical equilibrium of formula (3) is obtained by the consumption of hydrogen fluoride (HF) by the addition of boric acid or aluminum. As a result, silicon oxide (SiO₂) Precipitates. Alternatively, the chemical equilibrium can be shifted to the right by the addition of water and, as a result, silicon oxide (SiO₂) Precipitates. This SiO₂Contains several percent fluorine, and has a relative dielectric constant of about 3.7 (frequency: 1 MHz), SiO 2₂Since it is smaller than the relative dielectric constant (about 4.0, frequency: 1 MHz) of the thin film, it is considered to be used as a multilayer wiring interlayer insulating film of an integrated circuit.
[0007]
[Problems to be solved by the invention]
The size reduction due to the high integration of semiconductor integrated circuits is progressing, and the dimensions of the multilayer wiring structure are steadily decreasing. Conventional multilayer wiring structures using copper thin films require copper diffusion prevention, oxidation prevention, or a thin film made of tantalum nitride (hereinafter referred to as a barrier layer) between the copper thin film and the interlayer insulating film as an adhesive layer. is there. Furthermore, in the conventional electroless copper plating method, it is necessary to form a metal thin film (hereinafter referred to as a catalyst layer) of gold, platinum, palladium, or the like as a catalyst for reducing copper ions and precipitating copper atoms. Further, in the conventional electroless copper plating method, the deposition rate is 35 to 75 nm / min, which is about an order of magnitude lower than the deposition rate (500 to 1000 nm / min) in the electrolytic copper plating method. In order to form a copper thin film (thickness of about 1 mm) used for general multilayer wiring, about 10 times as long as the electrolytic copper plating method is required. On the other hand, in the electrolytic copper plating method, it is necessary to form a copper thin film as a seed layer for plating in addition to the barrier layer, and a certain thickness is required to maintain the uniformity of the electrolytic current.
[0008]
However, in recent years, as a result of the reduction in wiring dimensions and via hole dimensions, it is necessary to further reduce the thickness of a metal thin film used as a barrier layer, a catalyst layer, or a seed layer to prevent an increase in wiring resistance. As a result, these metal thin films cannot be uniformly formed inside the via hole, and finally it is difficult to form the copper thin film uniformly inside the via hole, and the effect of preventing the diffusion of copper atoms is further reduced. As a barrier layer material, a refractory metal having a higher resistivity than copper or a compound thereof is generally used, and a barrier layer, a catalyst layer, or a seed layer is easily oxidized as it becomes thinner. There arises a problem that the electrical connectivity is also deteriorated. It is also necessary to consider a pretreatment for removing the metal oxide layer.
[0009]
Further, as the wiring dimensions and via hole dimensions are further reduced, the conventional method of processing either the wiring metal film or the insulating film first has a limit in terms of strength after processing.
For the above reasons, it is difficult to use a conventional copper thin film forming method using a copper plating solution for forming a fine multilayer wiring structure in the future.
[0010]
[Means for Solving the Problems]
  The present inventionUse inThe copper plating solution is made of an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid.Become.As the copper ion source, copper oxide and / or copper hydroxide is preferably used. In addition, the copper plating solution contains, as additives, metal oxides other than copper, such as zirconium oxide, tin oxide, magnesium oxide, chromium oxide, nickel oxide, cadmium oxide, manganese oxide, silicon oxide, aluminum oxide, and / or Even if metal hydroxide other than copper such as zirconium hydroxide, tin hydroxide, magnesium hydroxide, chromium hydroxide, nickel hydroxide, cadmium hydroxide, manganese hydroxide, silicon hydroxide, aluminum hydroxide is contained Good.
[0011]
A first method for forming a copper multilayer wiring structure according to the present invention includes a step of forming a first refractory metal compound thin film on a semiconductor integrated circuit substrate having an insulating film on a surface or a multilayer printed wiring substrate. Forming a first copper thin film using a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid, and a second refractory metal compound thin film Forming a first photoresist film having a desired pattern, processing to a wiring having a desired pattern by a dry etching technique, peeling the first photoresist film, Forming a second interlayer insulating film, forming a second photoresist film pattern for forming a via hole, forming a first via hole at a desired position of the first interlayer insulating film, and a second photo And a step of peeling off the resist film, wherein the allowed to multilayer by repeating the above steps.
[0012]
Further, in the second method for forming a copper multilayer wiring structure according to the present invention, a first refractory metal compound thin film is formed on a semiconductor integrated circuit board having an insulating film on the surface or on a multilayer printed wiring board. A step of forming a first photoresist film having a desired pattern, and a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicofluoric acid. Selectively forming a copper thin film on a portion without a photoresist film, peeling the first photoresist film, and using the first copper thin film selectively formed as a mask. Selectively removing one refractory metal compound thin film by dry etching, forming a first interlayer insulating film, forming a second photoresist film pattern for forming a via hole, layer Forming a first via hole at a desired position of the insulating film; selectively forming a copper thin film using the copper plating solution in the first via hole; and a second photoresist film. A step of peeling, and repeating the above steps to form a multilayer.
[0013]
  Furthermore, a third method for forming a copper multilayer wiring structure according to the present invention includes:
  Forming a first insulating film on a semiconductor integrated circuit board or a multilayer printed wiring board; and
  Forming a first photoresist film having a desired pattern, forming a groove for forming the first wiring by reactive ion etching, and then peeling the first photoresist film;
  Subsequently, forming a first refractory metal compound thin film,
  Forming a copper thin film to be the first copper wiring on the entire surface using a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid;
  Subsequently, the copper thin film and the first refractory metal compound thin film are polished by chemical mechanical polishing.To form the first copper wiring embedded in the first insulating filmAnd a process of
  On the surface of the first insulating layer on which the first copper wiring is formedForming a second insulating film;For forming a second copper wiring in a later step on the surface of the second insulating filmDesired patternHaveForming a second photoresist film;In later stepsThe second insulating film of the part that forms the second copper wiringSame as the thickness of the second copper wiring to be formed in the subsequent processRemoving by reactive ion etching to depth and stripping the second photoresist film;
  Next, the firstCopper wiringWhenForm in later processSecondCopper wiringThe first via hole that is the part that electrically connectsIn the desired positionForming a third photoresist film to form,The second insulating film in the portion without the third photoresist filmUntil the first copper wiring surface is reached,Removing the third photoresist film by reactive ion etching, and then forming a second refractory metal compound thin film; and
  Forming a copper thin film continuously in the first via hole and in the second copper wiring portion using the copper plating solution;
  Polishing copper thin film and second refractory metal compound thin film by chemical mechanical polishingTo form the second copper wiringA process,
  It is characterized in that it is multi-layered by repeating the above steps.
[0014]
  Furthermore, a fourth method for forming a copper multilayer wiring structure according to the present invention is as follows.
  On the surfaceMade of silicon oxideA first refractory metal compound thin film on a semiconductor integrated circuit substrate having an insulating film or a multilayer printed wiring board;thinSequentially forming a first copper thin film;
  Forming a first photoresist film of a desired pattern;
  Etching and removing the first copper thin film and the first refractory metal thin film in a portion without the first photoresist film;
  Removing the first photoresist film;
  A supersaturated hydrofluoric acid aqueous solution by adding a boric acid aqueous solution or an aluminum piece to a copper plating solution consisting of an aqueous solution mainly composed of copper ions and silicohydrofluoric acid.Using,AboveMade of silicon oxideFirst fluorine-added silicon oxide thin film on insulating filmSelectively deposit and growAlso saidthinThe first copper plating thin film on the first copper thin filmA first fluorine-doped silicon oxide thin film and a first copper-plated thin film are selectively deposited and grown.A process for selective and simultaneous growth;
  continue,Thin made of silicon oxideForming a first interlayer insulating thin film;
  Form a second photoresist film pattern for via hole formation,Made of silicon oxideForming a first via hole at a desired position of the first interlayer insulating thin film;
  Using the above copper plating solution, as wellThin made of the silicon oxideSecond fluorine-doped silicon oxide thin film on the first interlayer insulating thin filmSelectively deposit and grow,Further, a second copper plating thin film is formed on the first via hole portion.A second fluorine-added silicon oxide thin film and a second copper-plated thin filmAnd selectively and simultaneously growing the process,
  By repeating the above steps, a multilayer structure is obtained.
[0015]
  In addition, the present inventionInThe copper multilayer wiring structure is obtained by the above method.The
[0016]
DETAILED DESCRIPTION OF THE INVENTION
  The present inventionUse inThe copper plating solution is composed of an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid. Here, various copper compounds can be used as the copper ion source, but copper oxide and / or copper hydroxide are preferably used from the viewpoints of solubility and availability.
[0017]
When the copper plating solution is composed mainly of copper ions and hydrofluoric acid, the copper ion concentration is preferably 0.0001 to 2 mol / liter, more preferably 0.0002 to 0.01 mol / liter. The concentration (% by weight) of hydrofluoric acid is preferably 0.01 to 50%, more preferably 0.1 to 10%.
[0018]
When the copper plating solution contains copper ions and hydrosilicofluoric acid as main components, the copper ion concentration is preferably 0.00001 to 2 mol / liter, more preferably 0.00002 to 0.01 mol / liter. The concentration (wt%) of silicohydrofluoric acid is preferably in the range of 25 to 50%, more preferably in the range of 30 to 40%.
[0019]
When the copper plating solution contains copper ions and hydrofluoric acid and silicohydrofluoric acid as main components, the copper ion concentration is preferably 0.00001 to 2 mol / liter, more preferably 0.00002 to 0.00. The concentration (wt%) of hydrofluoric acid is preferably 0.01 to 10%, more preferably 0.1 to 5%, and silicon (Si ) Concentration is SiO₂In terms of conversion (% by weight), it is preferably in the range of 10 to 80%, more preferably 50 to 70%.
[0020]
Such a copper plating solution can be prepared by dissolving a copper compound that generates copper ions in hydrofluoric acid and / or silicohydrofluoric acid.
The copper plating solution of the present invention may contain, as necessary, a small amount of copper such as zirconium oxide, tin oxide, magnesium oxide, chromium oxide, nickel oxide, cadmium oxide, manganese oxide, silicon oxide, and aluminum oxide. Other metal oxides and / or metals other than copper, such as zirconium hydroxide, tin hydroxide, magnesium hydroxide, chromium hydroxide, nickel hydroxide, cadmium hydroxide, manganese hydroxide, silicon hydroxide, aluminum hydroxide A hydroxide may be contained.
[0021]
  Of these, magnesium oxide, chromium oxide, nickel oxide, silicon oxide, magnesium hydroxide, chromium hydroxide, nickel hydroxide, and silicon hydroxide are particularly preferable. like thisIf you use an appropriate copper plating solutionA copper thin film can be formed without the need for a reducing agent, a catalytic metal thin film, a seed layer, and the like that are required in the conventional copper plating method. Further, the deposition rate is 250 nm / min or more, which is an order of magnitude higher than the deposition rate obtained by the conventional electroless copper plating method, and has an effect that a value close to the deposition rate obtained by the electrolytic copper plating method can be obtained. It can be used practically enough.
[0022]
Further, when the copper plating solution of the present invention contains hydrofluoric acid, the copper plating thin film and the silicon oxide film can be selectively and simultaneously formed. That is, when plating is performed using the copper plating solution on a substrate on which both a copper thin film and a silicon oxide film exist, a new copper plating thin film is deposited only on the copper thin film, and only on the silicon oxide film. A film containing silicon oxide as a main component is deposited. For this reason, it becomes easy to form a sufficiently fine and highly accurate multilayer wiring structure as compared with the precision of conventional microfabrication.
[0023]
Therefore, the copper plating solution of the present invention can be preferably used in the above-described methods for forming the first to fourth copper multilayer wiring structures. Hereinafter, the method for forming a copper multilayer wiring structure of the present invention will be described more specifically with reference to the drawings.
Method for forming first copper multilayer wiring structure
FIG. 10 is a process cross-sectional view for the method of forming the first copper multilayer wiring structure according to the present invention. First, as shown in FIG. 10A, a silicon oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method, and then a first tantalum nitride thin film 4 is formed by a sputtering method. Next, the copper thin film 8 based on this invention is formed. Thereafter, it is washed with pure water. Next, after heat treatment in an electric furnace in a hydrogen gas atmosphere, a second tantalum nitride thin film 9 is formed again by sputtering. Next, as shown in FIG. 10B, a first photoresist film 10 having a desired pattern is formed by photolithography. The photoresist film 10 is subjected to heat treatment in a nitrogen gas atmosphere and a heating oven. Next, unnecessary portions of the second tantalum nitride thin film 9, the first copper thin film 8, and the first tantalum nitride thin film 4 are sequentially removed by reactive ion etching, and then the photoresist film 10 is removed with oxygen gas. When ashing is removed in plasma and washed with a stripping solution, a first wiring layer having a tantalum nitride thin film as an upper layer and a lower layer is formed as shown in FIG. Subsequently, as shown in FIG. 10 (d), a silicon oxide film 11 is formed as an interlayer insulating film by a plasma chemical vapor deposition method, and then a second photoresist film 14 is formed by a photolithography technique. Via holes 15 are formed at desired positions by ion etching. Next, as shown in FIG. 10E, the second photoresist film 14 is removed by ashing in oxygen gas plasma and washed with a stripping solution. Subsequently, a third tantalum nitride thin film and a second copper thin film according to the present invention are sequentially formed, and after heat treatment in an electric furnace in a hydrogen gas atmosphere, a fourth tantalum nitride thin film is formed. When processed in the same manner as the formation of the first copper wiring, as shown in FIG. 10 (f), a second copper wiring composed of the second copper thin film 18 having the tantalum nitride thin films 17 and 19 in the upper layer and the lower layer is formed. Is done. The two-layer copper wiring structure can be formed through the above steps. Furthermore, a copper multilayer wiring structure having three or more layers can be formed by repeating the above steps.
[0024]
Method for forming second copper multilayer wiring structure
FIG. 11 is a process cross-sectional view for the method of forming the second copper multilayer wiring structure according to the present invention. First, as shown in FIG. 11A, a silicon oxide film 2 is formed on a silicon substrate 1 by a thermal oxidation method, and then a tantalum nitride thin film 4 is formed by a sputtering method. Next, a first photoresist film 7 is formed by photolithography. The photoresist film 7 is heat-treated in a nitrogen gas atmosphere and an oven. Next, the copper thin film 8 based on this invention is formed. Thereafter, it is washed with pure water. Next, as shown in FIG. 11C, the first photoresist film 7 is removed with a stripping solution, and heat treatment is performed in an electric furnace in a hydrogen gas atmosphere. Subsequently, as shown in FIG. 11D, when the portion of the tantalum nitride thin film 4 without the first copper thin film 8 is removed by reactive ion etching, a first wiring layer having a tantalum nitride thin film as a lower layer is formed. Is done. Subsequently, as shown in FIG. 11E, a silicon oxide film 11 is formed as an interlayer insulating film by a plasma chemical vapor deposition method, a second photoresist film 14 is formed by a photolithography technique, and reactive ions are formed. A via hole 15 is formed by etching. Next, as shown in FIG. 11 (f), a second copper thin film 16 is formed inside the via hole 15 under the same conditions as those for forming the first copper thin film. After washing with pure water, the second photoresist film 14 is ashed and removed in oxygen gas plasma, washed with a stripping solution, and then heat-treated in an electric furnace in a hydrogen gas atmosphere. Subsequently, after the formation of the second tantalum nitride thin film, the third copper thin film 18 according to the present invention is selectively formed using the photoresist film as a mask in the same manner as the formation of the first copper thin film. After removing the photoresist film, heat treatment is performed in an electric furnace in a hydrogen gas atmosphere. When processed in the same manner as the first wiring layer, a second copper wiring layer made of the third copper thin film 18 having the tantalum nitride thin film 17 in the lower layer is formed as shown in FIG. A two-layer copper wiring structure was formed through the above steps. Furthermore, a copper multilayer wiring structure having three or more layers can be formed by repeating the above steps.
[0025]
  Method for forming third copper multilayer wiring structure
  FIG. 12 is a process cross-sectional view for the method of forming the third copper multilayer wiring structure according to the present invention. First, as shown in FIG. 12A, a first silicon oxide film 2 is formed on a silicon substrate 1 by a known method. Next, a first photoresist film (not shown) for forming a groove with a desired pattern is formed on the first silicon oxide film 2. Next, the first silicon oxide film 2 is etched to a predetermined depth by reactive ion etching to form the groove 3, and then the first photoresist film is ashed and removed in oxygen plasma and washed with a stripping solution. To do. Next, as shown in FIG. 12B, a first tantalum nitride thin film 4 is formed on the entire surface for the purpose of adhesion and diffusion prevention. next, FIG. (c) As shown inA copper thin film 8 according to the present invention is formed. Thereafter, it is washed with pure water. Subsequently, as shown in FIG. 12D, the first copper thin film 8 and the first tantalum nitride thin film 4 are polished by chemical mechanical polishing until the surface of the first silicon oxide film 2 comes out. The first copper wiring is buried by the above process. Next, as shown in FIG. 12E, a second silicon oxide film 11 is formed by a plasma chemical vapor deposition method, and a second photoresist film 12 having a desired second wiring pattern is formed by a photolithography technique. And the second silicon oxide film 11 is formed by reactive ion etching.The same as the thickness of the copper wiring of the second copper to be formed in a later stepEtching to depthThen, FIG. (e) As shown in FIG. 2, the groove 13 for forming the second copper wiring is formed.. Subsequently, the second photoresist film is removed by ashing in oxygen plasma and washed with a stripping solution. Next, a third photoresist film 14 is formed to form via holes as shown in FIG., The part without the third photoresist,The second silicon oxide film 11 is etched by reactive ion etching, a via hole 15 reaching the surface of the first copper thin film is formed, the third photoresist film 14 is removed by ashing in oxygen plasma, and washed with a stripping solution. To do. Next, as shown in FIG. 12G, a second tantalum nitride thin film 17 is formed on the entire surface for the purpose of adhesion and diffusion prevention. Next, the second copper thin film 18 according to the present invention is formed under the same conditions as those for forming the first copper thin film, and the second copper thin film 18 is formed by chemical mechanical polishing until the surface of the second silicon oxide film 11 comes out. The second tantalum nitride thin film 17 is polished. Through the above steps, a via-hole burying and a second copper wiring burying were performed to form a two-layer copper wiring structure. Furthermore, a copper multilayer wiring structure having three or more layers can be formed by repeating the above steps.
[0026]
Method for forming fourth copper multilayer wiring structure
FIG. 13 is a process cross-sectional view for the fourth method for forming a copper multilayer wiring structure according to the present invention. First, in a fourth method for forming a copper multilayer wiring structure, a fluorine-added silicon oxide film and a copper plating film are formed using a copper plating solution formed by dissolving copper hydroxide (II) in a hydrofluoric acid aqueous solution. A two-layer copper wiring structure is formed by a selective and simultaneous forming method.
[0027]
  First, as shown in FIG. 13A, a first silicon oxide film 2 is formed on a silicon substrate 1 by a known method.
Form by law. Subsequently, the first tantalum nitride thin film 4 and the first copper thin film are formed by sputtering.6Are sequentially formed. Next, a first photoresist film 7 is formed by photolithography. Next, as shown in FIG. 13B, the copper thin film and the tantalum nitride thin film where there is no photoresist film are sequentially removed using a dry etching technique, and then the photoresist film is peeled off. Next, using a copper plating solution formed by adding copper hydroxide (II) to a hydrofluoric acid aqueous solution, as shown in FIG. 13 (c), the first copper plating film 8 and the first fluorine Addition silicon oxide film20 andAre formed selectively and simultaneously. Next, as shown in FIG. 13 (d), the silicon oxide thin film 21On the surface of the fluorine-added silicon film and the first copper plating layer 8.It is formed by a plasma chemical vapor deposition method. Subsequently, a second photoresist film (not shown) is formed, and a via hole reaching the surface of the first copper plating film is formed by dry etching. Next, the second copper plating film 22 and the second fluorine-added silicon oxide film 23 are selectively and simultaneously formed again using the copper plating solution of this embodiment. Subsequently, a second tantalum nitride thin film 24 and a second copper thin film 25 are sequentially formed again by sputtering, a third photoresist film (not shown) is formed by photolithography, and a dry etching technique is used. After removing the copper thin film and tantalum nitride thin film in order without using the photoresist film, the photoresist film is peeled off. Further, by selectively forming the third copper plating film 26 and the third fluorine-added silicon oxide film 27 again and simultaneously, a two-layer copper wiring structure can be formed as shown in FIG. . In order to form a multilayer wiring structure having three or more layers, the above steps may be repeated.
[0028]
In the first to fourth methods for forming a copper multilayer wiring structure described above, the case where no additive is added to the copper plating solution is described. However, zirconium oxide, tin oxide, and oxidation are added to the copper plating solution of the present invention. Magnesium, chromium oxide, nickel oxide, cadmium oxide, manganese oxide, silicon oxide, aluminum oxide and other metal oxides and / or zirconium hydroxide, tin hydroxide, magnesium hydroxide, chromium hydroxide, nickel hydroxide At least one of metal hydroxides other than copper, such as cadmium hydroxide, manganese hydroxide, silicon hydroxide, and aluminum hydroxide, may be added. In order to adjust the pH of the copper plating solution of the present invention, an aqueous solution containing an alkali metal such as potassium hydroxide, calcium hydroxide or sodium hydroxide, or an alkaline solution such as ammonia or organic ammonium may be added. .
[0029]
Conditions such as the hydrofluoric acid concentration of the copper plating solution of the present invention, the solution temperature, and the heat treatment temperature of the photoresist film are appropriately set within an appropriate range.
After the formation of the copper thin film according to the present invention or after the formation of the multilayer wiring structure, heat treatment may be performed in an atmosphere of an inert gas, a hydrogen gas, or a mixed gas thereof as necessary. In the example described above, an electric furnace is used for the heat treatment of the copper thin film according to the present invention. This can be performed directly or indirectly by a heater heating method, an infrared heating method, a high frequency heating method, a laser heating method, or the like. Any method can be used as long as it can be heated, and the temperature is preferably in the range of 50 to 400 ° C. and constant temperature.
[0030]
Furthermore, although a tantalum nitride thin film is used as a metal film formed on and under the copper thin film, this is a thin film composed of at least one of titanium, tantalum, tungsten, platinum, and palladium, and / or A thin film made of at least one of nitrides and / or a thin film made of at least one of these metal silicide thin films may be used.
[0031]
The copper thin film as the seed layer is not used except for the method for forming the fourth copper multilayer wiring structure, but this can be used without any problem.
In the above description, an electric field is not applied during copper plating, but electrolysis may be applied in some cases.
In the first to third methods for forming a copper multilayer wiring structure, a copper plating solution formed by dissolving copper (II) hydroxide in a hydrofluoric acid aqueous solution is used. The same effect can be obtained by using an aqueous hydrofluoric acid solution.
[0032]
【Example】
EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.
[0033]
[Example 1]
In this example, copper hydroxide was dissolved in a hydrofluoric acid aqueous solution to prepare a copper plating solution, and a copper thin film was formed on a silicon substrate using this copper plating solution. In general, hydrogen gas is generated when electroless copper plating is performed. However, when the copper plating solution of the present invention is used, such gas generation is not observed.
[0034]
In this example, the results of measuring the characteristics of the formed copper thin film will be described. First, about 1 g of copper hydroxide (II) [Cu (OH) is added to 100 cc of a high-purity hydrofluoric acid (HF) aqueous solution for semiconductor with a concentration of 49 wt%.₂] Was dissolved at a temperature of 20 ° C. and diluted with 35 cc of pure water to prepare a solution, which was used as a stock solution. The concentration of hydrofluoric acid in this solution is about 37% by weight. This stock solution was diluted with pure water to prepare copper plating solutions having hydrofluoric acid concentrations of 0.1 wt%, 1 wt%, 5 wt%, and 10 wt%.
[0035]
FIG. 4 shows the results of measuring the pH value of the formed solution. When the hydrofluoric acid concentration is in the range of 0.1 to 10% by weight, the pH value tends to decrease as the hydrofluoric acid concentration increases, and is saturated at a hydrofluoric acid concentration of 10% by weight or more. The pH value at a hydrofluoric acid concentration of 37% by weight was 2.12. A copper thin film was formed on a silicon substrate at a liquid temperature of 20 ° C. using the prepared solution as a copper plating solution.
[0036]
FIG. 5 shows changes in the deposition rate of the copper thin film when a copper plating solution formed by changing the hydrofluoric acid concentration is used. The deposition rate tends to increase linearly with increasing hydrofluoric acid concentration. The deposition rate was 250 nm / min or more, which was one order of magnitude higher than the deposition rate obtained by the conventional electroless copper plating method, and a value close to the deposition rate obtained by the electrolytic copper plating method was obtained. It can be sufficiently put to practical use.
[0037]
FIG. 6 shows the change in resistivity when the concentration of hydrofluoric acid is changed. When the hydrofluoric acid concentration was 0.1% by weight, it was about 60 μΩ · cm, 1% by weight decreased to about 26 μΩ · cm, and 5% by weight or more increased again. The resistivity at 1% by weight was smaller than the resistivity (about 43 μΩ · cm) of the copper thin film formed at a substrate temperature of 20 ° C. by the vacuum deposition method. These values are about an order of magnitude larger than the specific resistivity of copper (about 1.7 μΩ · cm), but the resistivity can be reduced by heat treatment.
[0038]
FIG. 7 shows the results of X-ray diffraction performed for examining the crystal structure in comparison with an X-ray diffraction chart of a copper thin film formed by a vacuum deposition method. In the copper thin film formed by the vacuum evaporation method, a diffraction peak with a plane orientation (111) is strongly observed, and it is understood that the copper thin film is oriented in this plane orientation. In the copper thin film formed using the copper plating solution of the present invention, the plane orientations of the copper crystals (face-centered cubic lattice) are respectively near diffraction angles (2θ) of 43.4 degrees, 50.6 degrees, and 90.1 degrees ( Since diffraction peaks corresponding to (111), (200), and (311) are observed, it is considered that the microcrystals are randomly oriented. The diffraction peak intensity is relatively small at a hydrogen fluoride concentration of 0.1% by weight, but increases as the hydrogen fluoride concentration increases. At a hydrogen fluoride concentration of 37% by weight, the diffraction peak intensity in the plane orientation (200) is small and the diffraction peak intensity in the plane orientation (111) is large. This indicates that the plane orientation (111) has orientation. The strong diffraction peak seen in the vicinity of the diffraction angle of 70 degrees in the figure is a diffraction peak corresponding to the plane orientation (400) of the silicon crystal used for the substrate.
[0039]
FIG. 8 shows changes in the lattice constant determined from the diffraction peak position of X-ray diffraction. When the hydrogen fluoride concentration is 0.1% by weight, the lattice constant is large, but when the hydrogen fluoride concentration is 1% by weight or more, the lattice constant is stable and is about 0.3612 nm. This value is a value slightly larger than the lattice constant (0.3610 nm) of a copper thin film formed by a vacuum vapor deposition method and a general copper crystal (0.3610 nm), but is within an error range. . One of the causes is considered that the liquid temperature of the copper plating solution is as low as 20 ° C.
[0040]
FIG. 9 shows the results of examining the distribution of copper (Cu) atoms, carbon (C) atoms, and oxygen (O) atoms in the depth direction of the formed copper thin film by Auger electron spectroscopy. In each figure, the vertical axis represents the relative concentration of atoms, and the horizontal axis represents the number of times of argon ion etching, corresponding to the depth from the surface. Carbon (C) atoms and oxygen (O) atoms observed up to about 10 cycles from the surface are contamination due to exposure to the atmosphere after the formation of the copper thin film. This is also observed when formed by a vacuum deposition method, and may be excluded. In the copper thin film formed by the vacuum deposition method, the copper (Cu) atom is 100%. The copper thin film formed using the copper plating solution of the present invention contains about 10% oxygen (O) atoms only when the hydrofluoric acid concentration is 0.1% by weight. This is considered that oxidation occurs simultaneously with copper plating.
[0041]
Moreover, the adhesive force of the copper thin film formed using the copper plating solution of this invention was investigated by the tape test. The tape used was a scotch electrical tape made of polyester film (model number: 56, adhesive strength: 558 g / cm). A copper thin film is formed on a copper substrate having a thickness of about 1 mm using a copper plating solution having a hydrogen fluoride concentration of 0.1%, 1%, 5%, 10%, and 37% by weight. Was cut with a cutter so that there were 100 pieces of 2 mm square, and then a tape was attached, and the tape was peeled off while pulling vertically on the copper thin film surface. In the copper thin film of the present invention, no peeling was observed at a hydrogen fluoride concentration in the range of 0.1 to 37% by weight. However, in the case of a deposited copper thin film which was similarly subjected to a peeling test, the peeling was 100%. It was. This is considered because copper precipitates after hydrogen fluoride contained in the plating solution of the present invention dissolves copper oxide existing on the surface of the copper substrate.
[0042]
The chemical reaction when a copper thin film was formed using the copper plating solution of the present invention was estimated. First, the chemical reaction that occurs when cuprous hydroxide (II) is dissolved in an aqueous solution containing hydrofluoric acid or silicohydrofluoric acid as the main component is estimated as shown in equations (1) and (2). The Even in the case of a silicohydrofluoric acid aqueous solution, the reaction is mainly with the residual hydrofluoric acid, so the reaction with hydrofluoric acid may be considered.
[0043]
Cu (OH)₂ + 4HF → H₂CuF_Four + 2 H₂O (1)
H₂CuF_Four  → 2H⁺ + [CuF_Four ]^2-                        (2)
Here, copper tetrafluoride complex ions are reduced on the surface of the substrate to precipitate copper, and the chemical reaction at this time is estimated as shown in Equation (3).

In this estimated chemical reaction, fluorine gas is generated, but no gas was visually observed during actual copper plating. This is probably because the fluorine gas dissolves in water due to its high water solubility.
[0044]
Next, 40% by weight (3.8 mol / liter) of hydrosilicofluoric acid [H₂SiF₆In an aqueous solution of 100 cc, about 1 g of copper hydroxide (II) was dissolved at a temperature of 20 ° C. to form a copper plating solution. The characteristics of the copper thin film formed from the copper plating solution formed using this hydrosilicofluoric acid aqueous solution were examined in the same manner. As a result, almost the same results as the copper thin film formed using the hydrofluoric acid aqueous solution were obtained. The deposition rate was about 0.5 μm / min, the resistivity was about 40 μΩ · cm, and the lattice constant was about 0.3612 nm. As a result of examining by Auger electron spectroscopy, the copper thin film did not contain fluorine. Further, as a result of examining the adhesiveness on the copper substrate, no peeling was observed.
[0045]
Furthermore, an aluminum piece is added to a copper plating solution formed by dissolving copper (II) hydroxide in a hydrosilicofluoric acid aqueous solution having a concentration of 40% by weight (about 3.8 mol / liter) to make it supersaturated, and fluorine is added. A silicon oxide thin film and a copper plating thin film were simultaneously grown. As the amount of copper hydroxide (II) added increases, the deposition rate of the copper thin film also increases. The deposition rate when a fluorine-doped silicon oxide thin film is formed using this copper plating solution is as small as about 2 nm / min. However, if the amount of copper (II) hydroxide is optimized, the deposition rate is the same as this deposition rate. A copper thin film can be formed. Copper plating film is SiO₂It does not grow on the film, it grows only on the copper substrate, and the fluorine-added silicon oxide film does not grow on the copper substrate.₂It was confirmed to grow on the film.
[0046]
As described above, as a result of investigating the characteristics of the copper thin film formed using the copper plating solution of the present invention, when the hydrogen fluoride concentration is 1% by weight or more, it has the same or better characteristics as the copper thin film formed by the vacuum evaporation method. I understood it. Similar results were obtained when a silicohydrofluoric acid aqueous solution was used instead of the hydrofluoric acid aqueous solution. Furthermore, it was shown that a fluorine-added silicon oxide thin film and a copper plating thin film can be selectively and simultaneously deposited by using a copper plating solution formed from an aqueous silicofluoric acid solution.
[0047]
【The invention's effect】
Since the copper plating solution of the present invention does not require a special reducing agent unlike the conventional copper plating solution, a high-purity copper plating thin film can be formed.
In the case of forming a copper thin film using the copper plating solution of the present invention, there is an advantage that a catalytic metal thin film or a copper thin film as a seed layer is unnecessary when using a conventional copper plating solution. There is an effect that the embedding property of the portion or the wiring layer portion is improved. Further, the deposition rate is 250 nm / min or more, which is an order of magnitude higher than the deposition rate obtained by the conventional electroless copper plating method, and has an effect that a value close to the deposition rate obtained by the electrolytic copper plating method can be obtained. It can be used practically enough. Furthermore, if the copper plating solution having a low concentration of hydrofluoric acid contained in the copper plating solution of the present invention is used, the etching amount of the thin barrier layer, catalyst layer or seed layer can be suppressed to a small level and formed on the surface. Since the copper plating can be performed by removing only the metal oxide layer, there is an advantage that a special pretreatment for removing the metal oxide layer is unnecessary. In addition, when the copper plating thin film of the present invention is directly formed on the copper thin film without using these barrier layer, catalyst layer or seed layer, the oxide layer on the surface of the copper thin film is removed to form the copper plating thin film. Is possible. As a result, the adhesion with the lower copper thin film becomes strong, and the electrical connectivity at the bottom of the via hole can be improved. Furthermore, as described in the first and fifth embodiments of the present invention, by using a copper plating solution formed by dissolving copper (II) hydroxide in an aqueous solution containing hydrofluoric acid as a main component, Since the copper-plated thin film and the fluorine-added silicon oxide film can be selectively and simultaneously formed, it is easy to form a sufficiently fine and highly accurate multilayer wiring structure as compared with the precision of conventional fine processing.
[0048]
From the above, by using the present invention, a future ultra-fine and high-performance copper multilayer wiring structure can be formed.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view for forming a copper multilayer wiring using a conventional electroless copper plating method.
FIG. 2 is a process cross-sectional view for forming a copper wiring buried using a conventional electroless copper plating method.
FIG. 3 is a process cross-sectional view for forming a copper wiring buried using a conventional electrolytic copper plating method.
FIG. 4 shows the hydrofluoric acid concentration dependence of the pH value of the copper plating solution according to the first embodiment of the present invention.
FIG. 5 shows the hydrofluoric acid concentration dependence of the deposition rate of a copper thin film formed using a copper plating solution according to an embodiment of the present invention.
FIG. 6 shows the hydrofluoric acid concentration dependence of the resistivity of a copper thin film formed using a copper plating solution according to an embodiment of the present invention.
7 is a hydrofluoric acid concentration dependence of an X-ray diffraction chart of a copper thin film formed using a copper plating solution according to an embodiment of the present invention. FIG.
FIG. 8 shows the hydrofluoric acid concentration dependence of the lattice constant of a copper thin film formed using a copper plating solution according to an embodiment of the present invention.
FIG. 9 is an atomic concentration distribution in a depth direction of a copper thin film formed by changing the hydrofluoric acid concentration of a copper plating solution according to an embodiment of the present invention (by Auger electron spectroscopy).
FIG. 10 is a first process cross-sectional view for forming a two-layer copper wiring according to the present invention.
FIG. 11 is a second process cross-sectional view for forming a two-layer copper wiring according to the present invention.
FIG. 12 is a third process cross-sectional view for forming a two-layer copper wiring according to the present invention.
FIG. 13 is a fourth process cross-sectional view for forming a two-layer copper wiring according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate (silicon substrate), 2 ... Insulating film (silicon oxide film),
3,13 ... groove,
4, 9, 17, 19, 24 ... refractory metal thin film (tantalum nitride thin film),
5 ... Catalyst metal thin film, 6, 25 ... Copper thin film (seed layer),
7, 10, 12, 14 ... photoresist film,
8, 16, 18, 22, 26 ... Copper thin film according to the present invention,
11, 21 ... Silicon oxide film (interlayer insulating film), 15 ... Via hole
20, 23, 27 ... Fluorine-added silicon oxide film

Claims

Forming a first refractory metal compound thin film on a semiconductor integrated circuit substrate having an insulating film on the surface or on a multilayer printed wiring board;
Forming a first copper thin film using a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid;
Forming a second refractory metal compound thin film;
Forming a first photoresist film having a desired pattern and processing the wiring into a desired pattern by dry etching technology;
Peeling the first photoresist film;
Forming a first interlayer insulating film;
Forming a second photoresist film pattern for forming a via hole, and forming a first via hole at a desired position of the first interlayer insulating film;
Removing the second photoresist film,
A method for forming a copper multilayer wiring structure, characterized in that a multilayer is formed by repeating the above steps.

Forming a first refractory metal compound thin film on a semiconductor integrated circuit substrate having an insulating film on the surface or on a multilayer printed wiring board;
Forming a first photoresist film of a desired pattern;
A step of selectively forming a first copper thin film in a portion without a photoresist film using a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid; ,
Peeling the first photoresist film;
Selectively removing the first refractory metal compound thin film by dry etching using the selectively formed first copper thin film as a mask;
Forming a first interlayer insulating film;
Forming a second photoresist film pattern for forming a via hole, and forming a first via hole at a desired position of the first interlayer insulating film;
Selectively forming a copper thin film inside the first via hole using the copper plating solution;
A method for forming a copper multilayer wiring structure, comprising: removing the second photoresist film; and repeating the above steps to form a multilayer.

Forming a first insulating film on a semiconductor integrated circuit board or a multilayer printed wiring board; and
Forming a first photoresist film having a desired pattern, forming a groove for forming the first wiring by reactive ion etching, and then peeling the first photoresist film;
Subsequently, forming a first refractory metal compound thin film,
Forming a copper thin film to be a first copper wiring on the entire surface using a copper plating solution comprising an aqueous solution mainly composed of copper ions and hydrofluoric acid and / or silicohydrofluoric acid;
Subsequently, a step of polishing the copper thin film and the first refractory metal compound thin film by chemical mechanical polishing to form a first copper wiring embedded in the first insulating film ;
A second insulating film is formed on the surface of the first insulating layer on which the first copper wiring is formed, and a second copper wiring is formed on the surface of the second insulating film in a later step. A second photoresist film having a pattern is formed, and a second insulating film of a portion where a second copper wiring is formed in a later process is formed at the same depth as the thickness of the second copper wiring formed in the subsequent process Removing the second photoresist film by reactive ion etching, and
Subsequently, a third photoresist film is formed to form a first via hole at a desired position as a portion for electrically connecting the first copper wiring and the second copper wiring to be formed in a later step. and, after the second insulating film portion without said third photoresist film until reaching the first surface of the copper wiring was removed by reactive ion etching, stripping the third photoresist film, the second Forming a refractory metal compound thin film of
Forming a copper thin film continuously in the first via hole and in the second copper wiring portion using the copper plating solution;
Polishing the copper thin film and the second refractory metal compound thin film by chemical mechanical polishing to form a second copper wiring ,
A method for forming a copper multilayer wiring structure, characterized in that a multilayer is formed by repeating the above steps.

A step of sequentially forming a first refractory metal compound thin film and a thin first copper thin film on a semiconductor integrated circuit substrate having an insulating film made of silicon oxide on the surface or on a multilayer printed wiring board;
Forming a first photoresist film of a desired pattern;
Etching and removing the first copper thin film and the first refractory metal thin film in a portion without the first photoresist film;
Removing the first photoresist film;
Addition of boric acid aqueous solution or aluminum piece to copper plating solution consisting of aqueous solution mainly composed of copper ion and silicohydrofluoric acid, and use supersaturated hydrofluoric acid aqueous solution to insulate the above silicon oxide A first fluorine-added silicon oxide thin film is selectively deposited and grown on the film; and a first copper-plated thin film is selectively deposited and grown on the thin first copper thin film . Selectively and simultaneously growing one fluorine-added silicon oxide thin film and a first copper plating thin film ;
Subsequently, forming a thin first interlayer insulating thin film made of silicon oxide ;
Forming a second photoresist film pattern for forming a via hole, and forming a first via hole at a desired position of the first interlayer insulating thin film made of the silicon oxide;
Using the copper plating solution, a second fluorine-added silicon oxide thin film is selectively deposited and grown on the thin first interlayer insulating thin film made of the silicon oxide, and the first via hole is grown. Selectively depositing and growing a second copper-plated thin film on the part, and growing the second fluorine-added silicon oxide thin film and the second copper-plated thin film selectively and simultaneously,
A method for forming a copper multilayer wiring structure, wherein the multilayer structure is formed by repeating the above steps.