JP3899586B2

JP3899586B2 - Editing apparatus and editing method

Info

Publication number: JP3899586B2
Application number: JP08703497A
Authority: JP
Inventors: 哲朗中田; 嘉幸中村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-04
Filing date: 1997-04-04
Publication date: 2007-03-28
Anticipated expiration: 2017-04-04
Also published as: JPH10283725A

Description

【０００１】
【目次】
以下の順序でこの発明を説明する。
【０００２】
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
発明の効果
【０００３】
【発明の属する技術分野】
この発明は編集装置に関し、例えばニユース素材等を編集対象とする編集装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、この種の編集装置としては、ノンリニア編集すなわちビデオテープレコーダ（以下、ＶＴＲと表記する）にアナログデータとして記録されたニユース素材等をディジタルデータに変換し、変換されたディジタルデータをソフトウェア等を用いて処理することによつて編集を行うものが多く用いられている。
【０００５】
このようなノンリニア編集において、ニユース素材等をリアルタイムで編集することは、ソフトウェア等の処理能力の限界等のため困難である。このため、編集装置には、ハードディスクドライブ（ＨＤＤ）等の記録手段（以下、ローカルストレージと表記する）が設けられ、編集処理の対象となり得るニユース素材等をローカルストレージに一旦取り込んだ後に編集処理を行うことが多い。
【０００６】
【発明が解決しようとする課題】
従来のノンリニア編集機において、ニユース素材等は、ビデオ信号に対する処理を行う手段とオーディオ信号に対する処理を行う手段とからそれぞれ送出される信号を合成して出力する編集処理系路を必ず経由して、編集機に接続される例えばオンエアバッファ（放送の際にプログラムを一時的に記憶する手段）等の機材に送出されるようになされている。上述したローカルストレージもこのような編集機に接続される機材の一つなので、ローカルストレージに取り込まれるニユース素材も、編集処理系路を必ず経由することになる。
【０００７】
従って、ニユース素材等がローカルストレージに取り込まれる期間には、ローカルストレージにニユース素材等を送出するために編集処理系路が専有されてしまうので、編集処理を行うことができない。このため、編集機全体の運用効率の向上に支障を来していた。
【０００８】
この発明は以上の点を考慮してなされたもので、ニユース素材等をローカルストレージに取り込む期間にも、編集処理を行うことができる編集装置及び編集方法を提案しようとするものである。
【０００９】
【課題を解決するための手段】
請求項１の発明は、所定の信号を記録する記録手段を有するノンリニア編集装置において、
ビデオ信号に対する処理を行う手段とオーディオ信号に対する処理を行う手段とからそれぞれ送出される信号を合成して出力する編集処理系路と、記録手段に所定の信号を送出する処理系路とを分離するマトリクスブロック部を有することを特徴とするノンリニア編集装置である。
【００１０】
請求項５の発明は、所定の信号を記録する記録ステップを有するノンリニア編集方法において、
ビデオ信号に対する処理を行うステップとオーディオ信号に対する処理を行うステップとによって、それぞれ送出される信号を合成して出力する編集処理ステップと、記録ステップに所定の信号を送出する処理ステップとをマトリクスブロック部によって分離することを特徴とするノンリニア編集方法である。
【００１１】
以上のような発明によれば、編集処理系路、すなわちビデオ信号に対する処理を行う手段とオーディオ信号に対する処理を行う手段とからそれぞれ送出される信号を合成して出力する信号系路と、記録手段に記録対象とされる所定の信号を送出する信号系路とを分離することができる。
【００１２】
このため、記録手段に記録対象とされる所定の信号を送出する期間にも、編集処理系路が専有されないので、編集処理を行うことができる。
【００１３】
【発明の実施の形態】
以下図面について、この発明の一実施例を詳述する。
【００１４】
（１）編集装置の全体構成
図１において、１は全体としてこの発明を適用した編集装置を示し、大きく分けてコンピユータ２と編集処理装置３からなる。コンピユータ２はＣＰＵ（中央処理ユニツト）や各種処理回路、或いはフロツピーデイスクドライブ、ハードデイスクドライブ等を備える本体２Ａと、当該本体２Ａに接続される表示手段としてのモニタ２Ｂと、入力手段としてのキーボード２Ｃ及びマウス２Ｄとを有している。このようなコンピユータ２は編集のためのソフトウエアとしてアプリケーシヨンプログラムがハードデイスクドライブに予めインストールされており、オペレーテイングシステムの基で当該アプリケーシヨンプログラムを動作させることにより編集装置用のコンピユータとして起動するようになされている。
【００１５】
因みに、このアプリケーシヨンプログラムを動作させたときには、モニタ２Ｂ上にＧＵＩ（グラフイカル・ユーザ・インターフエイス）のためのグラフイツク表示が表示されるようになされており、この編集装置１では、このＧＵＩを介して編集のための制御コマンドを入力し得るようになされている。なお、コンピユータ２は、入力された制御コマンドの内容が編集処理装置３の動作を制御するものであれば当該制御コマンドに応じた制御信号Ｓ１を生成し、これを編集処理装置３に送出するようになされている。
【００１６】
またこのコンピユータ２には編集処理装置３を介してビデオ信号Ｓ２が入力されるようになされており、これにより各素材の映像をモニタ２Ｂに表示してその内容を確認しながらイン点（イベントの開始点）やアウト点（イベントの終了点）を指示し得るようになされていると共に、イン点及びアウト点を指示することによつて切り取られたイベント素材や編集したプログラムの映像を表示してその内容を確認し得るようになされている（以下、この切り取られた素材や編集したプログラムの内容を確認することをプレビユウと呼ぶ）。
【００１７】
一方、編集処理装置３は内部にマトリクススイツチヤ部、画像処理部及び音声処理部を有しており、素材の切り取りや繋ぎ合わせ、或いはビデオ信号やオーデイオ信号に対する信号処理等、実際の編集作業を実行する装置である。
【００１８】
この編集処理装置３には上述したようなコンピユータ２が接続されているだけでなく、専用コントローラ４、５も接続されており、当該専用コントローラ４、５を使用しても編集のための制御コマンドを入力し得るようになされている。
【００１９】
因みに、専用コントローラ４は、素材のイン点やアウト点を指示するためのボタン操作子や、素材の再生を指示するためのボタン操作子、或いは編集したプログラムの記録を指示するためのボタン操作子等を有していると共に、変速再生（いわゆるシヤトル再生）やコマ送り再生（いわゆるジヨグ再生）の指示を入力するためのダイアル操作子等を有しており、それらのボタン操作子又はダイアル操作子を介して入力された指示情報に応じた制御信号Ｓ３を編集処理装置３に送出するようになされている。
【００２０】
また専用コントローラ５は、オーデイオレベルを入力するためのスライド操作子（いわゆるオーデイオフエーダ）や２つの映像を切り換えるときの切換率を入力するためのスライド素子（いわゆるビデオフエーダ）等を有しており、それらのスライド操作子を介して入力された指示情報に応じた制御信号Ｓ４を編集処理装置３に送出するようになされている。
【００２１】
またこの編集処理装置３に対しては、デイリーサーバ６（一般に放送局において映像や音声等の編集素材を記憶している記憶手段）が接続されており、当該デイリーサーバ６に記憶されているビデオ及びオーデイオ信号を取り込めるようになされている。この場合、デイリーサーバ６は２チヤンネル分の出力ポートを有しており、編集処理装置３から供給されるチヤンネル毎の制御信号Ｓ５、Ｓ６に応じて所望のビデオ及びオーデイオ信号Ｓ７、Ｓ８を記憶媒体６Ａから読み出して出力するようになされている。
【００２２】
なお、記憶媒体６Ａには圧縮率1/10のＭＰＥＧ（Moving Picture coding Experts Group ）規格で圧縮されたビデオ及びオーデイオ信号が記憶されており、読み出されたビデオ及びオーデイオ信号はそれぞれデコーダ６Ｂ、６Ｃを介して復号化が行われた後、シリアル・デイジタル・インターフエイス（以下、これをＳＤＩと呼ぶ）規格のフオーマツトに変換され、そのＳＤＩ規格のビデオ及びオーデイオ信号Ｓ７、Ｓ８が編集処理装置３に供給されるようになされている。
【００２３】
またこの編集処理装置３に対してはＶＴＲ７も接続されており、当該ＶＴＲ７に記憶されているビデオ及びオーデイオ信号も取り込めるようになされている。この場合、ＶＴＲ７はＳＤＩ規格の入出力インターフエイスを有しており、編集処理装置３から供給される制御信号Ｓ９に応じて所望のビデオ及びオーデイオ信号Ｓ１０を読み出して出力するようになされている。またＶＴＲ７は、編集処理された後のビデオ及びオーデイオ信号やデイリーサーバ６から読み出されたビデオ及びオーデイオ信号Ｓ７、Ｓ８を記録対象のビデオ及びオーデイオ信号Ｓ１１として編集処理装置３から受けるようになされており、制御信号Ｓ９に応じてそのビデオ及びオーデイオ信号Ｓ１１をビデオテープに記録するようにもなされている。
【００２４】
またこの編集処理装置３に対しては、複数のハードデイスクからなるローカルストレージ８も接続されており、当該ローカルストレージ８に記憶されているビデオ及びオーデイオ信号も取り込めるようになされている。この場合、ローカルストレージ８はＳＤＩ規格の入出力インターフエイスを有していると共に、出力ポートとしては２チヤンネル分のポートを有しており、編集処理装置３から供給される制御信号Ｓ１２に応じて所望のビデオ及びオーデイオ信号Ｓ１３、Ｓ１４を読み出して出力するようになされている。またローカルストレージ８は、編集処理された後のビデオ及びオーデイオ信号やデイリーサーバ６又はＶＴＲ７から読み出されたビデオ及びオーデイオ信号を記録対象のビデオ及びオーデイオ信号Ｓ１５として編集処理装置３から受けるようになされており、制御信号Ｓ１２に応じてそのビデオ及びオーデイオ信号Ｓ１５を内部のハードデイスクに記録するようにもなされている。
【００２５】
またこの編集処理装置３に対しては、オンエアバツフア（放送の際にプログラムを一時的に記憶するための記憶手段）９も接続されており、当該編集処理装置３によつて編集処理したプログラムのビデオ及びオーデイオ信号Ｓ１６をオンエアバツフア９に記憶し得るようになされている。この場合、オンエアバツフア９はＳＤＩ規格の入力インターフエイスを有しているので、送出されるビデオ及びオーデイオ信号Ｓ１６としてはＳＤＩ規格の信号フオーマツトになつている。またオンエアバツフア９においては、供給されたビデオ及びオーデイオ信号Ｓ１６をエンコーダ９Ａによつて圧縮率1/10のＭＰＥＧ規格で圧縮した後、内部の記憶媒体９Ｂに記憶するようになされている。
【００２６】
なお、このオンエアバツフア９と編集装置１のコンピユータ２は例えばイーサネツト等のローカルエリアネツトワーク（以下、これをＬＡＮと呼ぶ）１０を介して接続されており、オンエアバツフア９に対する制御コマンドはコンピユータ２及びＬＡＮ１０を介して当該オンエアバツフア９に送出される。また編集されたプログラムがどのような素材で構成されているかを示す編集リスト（一般にエデイツト・デイシジヨン・リストと呼ばれる）も、このＬＡＮ１０を介してオンエアバツフア９に送出される。また編集装置１のコンピユータ２とデイリーサーバ６もこのＬＡＮ１０を介して接続されており、当該ＬＡＮ１０を介してデイリーサーバ６に記憶されている各素材のフアイル名等をコンピユータ２から参照し得るようになされている。
【００２７】
また編集処理装置３に対しては、オプシヨン接続としてスピーカ１１及び１２が接続されるようになされており、編集処理装置３によつて編集されたオーデイオ信号Ｓ１７、Ｓ１８を当該スピーカ１１、１２から送出してオーデイオに関する編集内容を確認し得るようになされている。
【００２８】
さらに編集処理装置３に対しては、オプシヨン接続としてプレビユウ専用のモニタ１３も接続されるようになされており、編集処理装置３によつて編集されたビデオ信号Ｓ１９を当該モニタ２Ｂに表示してビデオに関する編集内容をこのモニタ１３によつても確認し得るようになされている。因みに、このモニタ１３に表示されるプレビユウ画面の方がコンピユータ２のモニタ２Ｂに表示されるプレビユウ画面よりも大きいので、モニタ１３を接続した方がより鮮明に編集内容を確認し得る。
【００２９】
ここでこの編集装置１における編集方法を簡単に説明する。まずこの編集装置１では、アプリケーシヨンプログラムを起動させると、上述したようにモニタ２ＢにＧＵＩのためのグラフイツク表示が表示される。オペレータは、モニタ２Ｂに表示されるＧＵＩをマウス２Ｄを使用してクリツク操作することにより、編集素材が記憶されているデバイス（すなわちデイリーサーバ６、ＶＴＲ７又はローカルストレージ８）を指示すると共に、その素材の再生を指示する。これによりその指示された素材のビデオ信号Ｓ２が編集処理装置３を介してコンピユータ２に供給され、その素材の映像がモニタ２Ｂに表示される。オペレータはその素材の映像を見ながらイン点とアウト点を指示することにより、プログラム作成に必要なイベントを生成する。オペレータはこの処理を繰り返し、プログラム作成に必要なイベントを一通り用意する。
【００３０】
続いてオペレータは、先程指定したイベントをプログラムウインドウと呼ばれる表示エリア内で所望の順番に並び換えることによりプログラムの順番を指示する。また所望のイベントに特殊効果を施すのであれば、その位置や特殊効果の種類をプログラムウインドウ内で指示する。因みに、このプログラムウインドウはプログラム作成に当たつて使用される仮想的な空間であり、このプログラムウインドウ内で各イベントを並べただけではプログラムは作成されない。
【００３１】
このようにしてプログラムの概案が決まると、オペレータはＧＵＩを介してプレビユウの指示を入力する。これを受けた編集装置１は、編集処理装置３を制御することによりプログラムウインドウで指示されたプログラムの順番に基づいて各イベントを再生すると共に、編集処理装置３を制御することにより指示されたイベントに特殊効果を施し、ビデオ信号Ｓ２を生成する。このビデオ信号Ｓ２はコンピユータ２に供給され、かくしてモニタ２Ｂに表示される。これによりオペレータは設定したプログラムの内容を確認することができる。
【００３２】
このようなプレビユウの結果、プログラム内容に変更がなければ、オペレータはＧＵＩを介して記録の指示を入力する。これを受けた編集装置１は、先程と同様に編集処理装置３を制御することにより指示されたプログラムを示すビデオ及びオーデイオ信号Ｓ１５を生成し、これをローカルストレージ８に供給して記録する。かくしてこの処理により、プログラムウインドウによつて指示されたプログラムが完成し、ローカルストレージ８に記憶される。なお、この編集により生成したプログラムを放送する場合には、ＧＵＩを介して転送の指示を入力すれば、ローカルストレージ８からそのビデオ及びオーデイオ信号が読み出され、編集処理装置３を介してオンエアバツフア９に転送される。
【００３３】
このようにしてこの編集装置１では、各素材の映像やプログラムの映像をモニタ２Ｂで確認しながら当該プログラムを作成し得るので、編集の使い勝手を向上し得る。またこの編集装置１では、オペレータがスイツチヤや特殊効果装置を直接操作しなくても編集が行えるので、編集操作を容易に行うことができ、編集に掛かる手間を削減し得る。
【００３４】
（２）コンピユータの内部構成
この項ではコンピユータ２の内部構成について具体的に説明する。図２に示すように、コンピユータ２は、コマンドデータやビデオデータを伝送するためのシステムバス２０、コンピユータ全体の制御を行うＣＰＵ２１、入力されるビデオ信号Ｓ２に対して画像処理等を行うビデオプロセツサ２２、モニタ２Ｂに表示されるビデオデータやＧＵＩのためのグラフイツク表示を管理する表示コントローラ２３、ローカルハードデイスクドライブ（ローカルＨＤＤ）２４Ａを制御するためのＨＤＤインターフエイス２４、フロツピーデイスクドライブ（ＦＤＤ）２５Ａを制御するためのＦＤＤインターフエイス２５、マウス２Ｄ及びキーボード２Ｃ等のポインテイングデバイスからのコマンドに基づいて制御コマンドを生成するポインテイングデバイスインターフエイス２６、編集処理装置３に制御信号Ｓ１を送出するためのソフトウエアドライバを備えた外部インターフエイス２７を有している。
【００３５】
システムバス２０は、コンピユータ２内部でビデオデータやコマンドデータ、或いはアドレスデータ等の通信を行うためのバスであり、ビデオデータを伝送するための画像データバス２０Ａと、コマンドデータやアドレスデータを伝送するためのコマンドデータバス２０Ｂとからなる。画像データバス２０ＡにはＣＰＵ２１、ビデオプロセツサ２２、表示コントローラ２３、ＨＤＤインターフエイス２４及びＦＤＤインターフエイス２５がそれぞれ接続されており、当該ＣＰＵ２１、ビデオプロセツサ２２、表示コントローラ２３、ＨＤＤインターフエイス２４及びＦＤＤインターフエイス２５はこの画像データバス２０Ａを介してビデオデータの伝送を行うようになされている。
【００３６】
一方、コマンドデータバス２０Ｂには、ＣＰＵ２１、ビデオプロセツサ２２、表示コントローラ２３、ＨＤＤインターフエイス２４、ＦＤＤインターフエイス２５、ポインテイングデバイスインターフエイス２６及び外部インターフエイス２７がそれぞれ接続されており（すなわちコンピユータ２内部の全てのブロツクが接続されている）、当該コマンドデータバス２０Ｂを介してコマンドデータやアドレスデータの伝送を行うようになされている。
【００３７】
ＣＰＵ２１はコンピユータ２全体の制御を行うブロツクであり、コンピユータ２のオペレーテイングシステムが格納されているＲＯＭ２１Ａと、アツプロードされたアプリケーシヨンプログラム等が格納されるＲＡＭ２１Ｂとを有している。コンピユータ２を起動する場合には、ＣＰＵ２１はＲＯＭ２１Ａに記憶されたオペレーテイングシステムに基づいたソフトウエアプログラムを実行する。またアプリケーシヨンプログラムをこの起動中のオペレーテイングシステムの下で実行する場合には、ＣＰＵ２１はまずハードデイスクドライブ２４Ａのハードデイスクに記録されているアプリケーシヨンプログラムを読み出してＲＡＭ２１Ｂにアツプロードし、その後、当該アプリケーシヨンプログラムを実行する。
【００３８】
ビデオプロセツサ２２は、コンピユータ２に入力されるＳＤＩ規格のビデオ信号Ｓ２を受け取り、当該ビデオ信号Ｓ２に対してデータ変換を施すと共に、その変換されたビデオデータを一時的にバツフアリングするためのブロツクである。具体的には、ビデオプロセツサ２２は、当該ビデオプロセツサ２２の全体を制御するプロセツサコントローラ２２Ａと、受け取つたビデオ信号Ｓ２のペイロード部からコンポジツトビデオ信号を抽出し、かつ当該コンポジツトビデオ信号をデイジタルのコンポーネントビデオ信号に変換するデータ変換部２２Ｂと、データ変換部２２Ｂから送出される数フレーム分のビデオデータを一時的に記憶するフレームメモリ２２Ｃとからなる。
【００３９】
プロセツサコントローラ２２Ａは、データ変換部２２Ｂに対して制御信号を送出することにより当該データ変換部２２Ｂのデータ変換動作を制御すると共に、当該データ変換部２２Ｂにビデオ信号Ｓ２からタイムコードを抽出させる。またプロセツサコントローラ２２Ａは、フレームメモリ２２Ｃに対して制御信号を送出することにより当該フレームメモリ２２Ｃのリード／ライトタイミング及びリード／ライトアドレスを制御する。因みに、リードタイミングに関しては、プロセツサコントローラ２２Ａは表示コントローラ２３に送出するタイムコードとビデオデータ（フレームデータ）とが対応するようにフレームメモリ２２Ｃのリードタイミングを制御する。
【００４０】
データ変換部２２Ｂは、プロセツサコントローラ２２Ａからの制御信号に基づいてコンポジツトビデオ信号をデイジタルのコンポーネントビデオ信号に変換する。因みに、タイムコードはこの変換過程において抽出される。この変換により得られたビデオデータは上述したようにフレームメモリ２２Ｃに送出され、また抽出されたタイムコードはプロセツサコントローラ２２Ａに送出される。
【００４１】
フレームメモリ２２Ｃはデータ変換部２２Ｂから供給されるビデオデータを一時的に記憶する。このフレームメモリ２２Ｃのリード／ライトタイミングは、上述したようにプロセツサコントローラ２２Ａによつて制御される。このフレームメモリ２２Ｃは２個のフレームメモリから構成され、２フレーム分のビデオデータを記憶し得るようになされている。
【００４２】
このフレームメモリ２２Ｃに記憶されたビデオデータは、プロセツサコントローラ２２Ａの読み出し制御に基づいて読み出される。その際、フレームメモリ２２Ｃに記憶されたビデオデータを全画素読み出すのではなく、所定の間隔で間引いて読み出すことにより画像サイズを原画像よりも小さくする。このようにして画像サイズが小さく変換されたビデオデータは、モニタ２Ｂのビユウアウインドウ（詳細は後述する）に表示されるため、画像データバス２０Ａを介して表示コントローラ２３に送出される。
【００４３】
表示コントローラ２３は、モニタ２Ｂに表示されるデータを制御するための制御ブロツクである。表示コントローラ２３はメモリコントローラ２３ＡとＶＲＡＭ（ビデオ・ランダム・アクセス・メモリ）２３Ｂとを有している。メモリコントローラ２３Ａはコンピユータ２の内部同期に従つてＶＲＡＭ２３Ｂのリード／ライトタイミングを制御する。このＶＲＡＭ２３Ｂには、ビデオプロセツサ２２のフレームメモリ２２Ｃから送出されたビデオデータ及びＣＰＵ２１によつて生成されるイメージデータが、メモリコントローラ２３Ａからのタイミング制御信号に基づいて記憶される。このＶＲＡＭ２３Ｂに記憶されたビデオデータやイメージデータは、コンピユータ２の内部同期に基づいたメモリコントローラ２３Ａからのタイミング制御信号に基づいて読み出され、モニタ２Ｂに表示される。
【００４４】
この場合、イメージデータによるグラフイツク表示がＧＵＩのためのグラフイツク表示となる。因みに、ＣＰＵ１０からＶＲＡＭ２３Ｂに送出されるイメージデータは、例えばウインドウやカーソル、或いはスクロールバーやデバイスを示すアイコン等のイメージデータである。このコンピユータ２では、これらの複数種類のイメージデータをモニタ２Ｂに表示することによつてＧＵＩのためのグラフイツク表示を得ている。
【００４５】
ＨＤＤインターフエイス２４は、コンピユータ２内部に設けられたローカルハードデイスクドライブ（ＨＤＤ）２４Ａと通信するためのインターフエイスブロツクである。このＨＤＤインターフエイス２４とハードデイスクドライブ２４ＡとはＳＣＳＩ（Small Computer System Interface ）の伝送フオーマツトに基づいて通信が行われるようになされている。
【００４６】
ハードデイスクドライブ２４Ａには、このコンピユータ２で起動するアプリケーシヨンプログラムがインストールされており、当該アプリケーシヨンプログラムを実行する場合には、このハードデイスクドライブ２４Ａから読み出されてＣＰＵ２１のＲＡＭ２１Ｂにアツプロードされる。またこのアプリケーシヨンプログラムを終了する際には、ＲＡＭ２１Ｂに記憶されている編集オペレーシヨンによつて生成された各種情報（例えばフアイル情報等）は、このハードデイスクドライブ２４Ａを介してハードデイスクにダウンロードされる。
【００４７】
ＦＤＤインターフエイス２５は、コンピユータ２内部に設けられたフロツピーデイスクドライブ（ＦＤＤ）２５Ａと通信するためのインターフエイスブロツクである。このＦＤＤインターフエイス２５とフロツピーデイスクドライブ２５ＡとはＳＣＳＩの伝送フオーマツトに基づいて通信が行われるようになされている。
【００４８】
ポインテイングデバイスインターフエイス２６は、コンピユータ２に接続されたマウス２Ｄ及びキーボード２Ｃからの情報を受信するインターフエイスブロツクである。ポインテイングデバイスインターフエイス２６は、マウス２Ｄに設けられた２次元ロータリーエンコーダの検出情報と、マウス２Ｄに設けられた左右のボタンのクリツク情報とを当該マウス２Ｄから受け取り、受け取つたそれらの情報をデコードしてＣＰＵ２１に送出する。同様に、ポインテイングデバイスインターフエイス２６はキーボード２Ｃに設けられたボタンからの入力情報を受け取り、受け取つた入力情報をデコードしてＣＰＵ２１に送出する。これによりＣＰＵ２１は、モニタ２Ｂに表示されるＧＵＩのうちいずれのコマンドボタンが指示されたか認識し得ると共に、キーボード２Ｃより入力された各種データを認識し得、それらに対応する制御を行うことができる。
【００４９】
外部インターフエイス２７は、コンピユータ２の外部に接続された編集処理装置３と通信するためのブロツクである。外部インターフエイス２７はＣＰＵ２１で生成された再生コマンドや記録コマンド等の各種制御コマンドを所定の通信プロトコルのデータに変換するドライバを有しており、当該ドライバを介して制御コマンドを示す制御信号Ｓ１を編集処理装置３に送出する。
【００５０】
（３）編集処理装置の構成
この項では編集処理装置３の構成について説明する。図３に示すように、編集処理装置３は大きく分けてシステムコントロール部３Ａ、マトリクススイツチヤ部３Ｂ、画像処理部３Ｃ及び音声処理部３Ｄからなつている。システムコントロール部３Ａは、コンピユータ２から送られてくる制御信号Ｓ１や専用コントローラ４、５から送られてくる制御信号Ｓ３、Ｓ４を受け、当該制御信号Ｓ１、Ｓ３又はＳ４を基に各ブロツクの動作を制御する。
【００５１】
具体的には、システムコントロール部３Ａは、コントロールバス３Ｅを介してマトリクススイツチヤ部３Ｂ、画像処理部３Ｃ及び音声処理部３Ｄの動作を制御すると共に、制御信号Ｓ５、Ｓ６、Ｓ９又はＳ１２を送出してデイリーサーバ６、ＶＴＲ７及びローカルストレージ８の再生又は記録動作等を制御する。因みに、システムコントロール部３Ａは外部より供給されるリフエレンスタイムコード（REF-TC）も受け取り、タイムコードの管理も行うようになされている。
【００５２】
マトリスクスイツチヤ部３Ｂは複数の入力端子と複数の出力端子とを有し、システムコントロール部３Ａからの制御に応じて所望の入力端子を所望の出力端子に接続するようになされており、これにより各デバイス（デイリーサーバ６、ＶＴＲ７又はローカルストレージ８）から読み出されたビデオ及びオーデイオ信号のうち所望の信号を画像処理部３Ｃや音声処理部３Ｄに送出し得ると共に、所望の信号をコンピユータ２や各デバイス（ＶＴＲ７、ローカルストレージ８又はオンエアバツフア９）に送出し得るようになされている。さらに画像処理部３Ｃによつて処理されたビデオ信号をコンピユータ２に送出したり、或いはそのビデオ信号に音声処理部３Ｄによつて処理されたオーデイオ信号を重畳して各デバイス（ＶＴＲ７、ローカルストレージ８又はオンエアバツフア９）に送出し得るようにもなされている。
【００５３】
画像処理部３Ｃは、トランジシヨンエフエクト（ワイプやページターン等、バツクグラウンドの映像からフオアグラウンドの映像に切り換えるようなエフエクト）やアニメーシヨンエフエクト（モザイクやピクチヤインピクチヤ等、特殊な画像処理や挿入処理を伴うエフエクト）といつた特殊効果をビデオ信号に施すブロツクであり、マトリクススイツチヤ部３Ｂによつて選択されたビデオ及びオーデイオ信号からビデオ信号を抽出し、当該ビデオ信号に特殊効果を施した後、そのビデオ信号をマトリクススイツチヤ部３Ｂに出力する。
【００５４】
音声処理部３Ｄは、オーデイオ信号のレベル調整や合成を行うブロツクであり、マトリクススイツチヤ部３Ｄによつて選択されたビデオ及びオーデイオ信号からオーデイオ信号を抽出した後、そのオーデイオ信号にレベル調整を施したり、或いはオーデイオ信号同士をそれぞれ合成したりし、その結果得られるオーデイオ信号をマトリクススイツチヤ部３Ｂ又はスピーカ１１、１２に出力する。
【００５５】
ここでこれら各ブロツクの構成を図を用いて以下に具体的に説明する。図４に示すように、システムコントロール部３Ａは、メインＣＰＵ（Ｍ−ＣＰＵ）３０、コミユニケーシヨンＣＰＵ（Ｃ−ＣＰＵ）３１及びデバイス制御用ＣＰＵ（Ｄ−ＣＰＵ）３２〜３４の複数のＣＰＵから構成される。メインＣＰＵ３０は、コントロールバス３Ｅを介して各ブロツク（すなわちマトリクススイツチヤ部３Ｂ、画像処理部３Ｃ及び音声処理部３Ｄ）に制御コマンドを与えることにより当該各ブロツクの動作を制御するためのＣＰＵである。
【００５６】
またコミユニケーシヨンＣＰＵ３１は、外部のタイムコード発生器（図示せず）によつて発生したリフアレンスタイムコード（REF-TC）を受け取つたり、或いはコンピユータ２からの制御信号Ｓ１や専用コントローラ４、５からの制御信号Ｓ３、Ｓ４を受け取つたりするための通信用ＣＰＵである。またデバイス制御用ＣＰＵ３２〜３４は、各デバイス（すなわちデイリーサーバ６、ＶＴＲ７及びローカルストレージ８）に対して制御信号Ｓ５、Ｓ６、Ｓ９又はＳ１２を送出して当該各デバイスの動作を制御するためのＣＰＵである。
【００５７】
このようなシステムコントロール部３Ａは、コミユニケーシヨンＣＰＵ３１によつて制御信号Ｓ１、Ｓ３又はＳ４を受け取り、当該コミユニケーシヨンＣＰＵ３１によつてその制御信号Ｓ１、Ｓ３又はＳ４が示す制御コマンドを再生する。この制御コマンドはシステムコントロール部３Ａ内部のバス３５を介してメインＣＰＵ３０に転送される。メインＣＰＵ３０はこの制御コマンドを解析し、デバイス制御が必要であれば対応するデバイス制御用ＣＰＵ３２、３３又は３４に制御コマンドを送出して当該デバイス制御用ＣＰＵ３２、３３又は３４を介してデバイスの動作を制御し、マトリクススイツチヤ部３Ｂ、画像処理部３Ｃ又は音声処理部３Ｄの制御が必要であれば対応するブロツクにコントロールバス３Ｅを介して制御コマンドを送出して当該ブロツクの動作を制御する。
【００５８】
因みに、コミユニケーシヨンＣＰＵ３１は、内部にコンピユータ２の外部インターフエイス２７に対応した通信用のドライバを有しており、当該ドライバによつてコンピユータ２から送られてくる制御信号Ｓ１を受信するようになされている。またデバイス制御用ＣＰＵ３２〜３４は内部にＲＳ−４２２規格のドライバを有しており、当該ドライバによつてＲＳ−４２２規格の制御信号Ｓ５、Ｓ６、Ｓ９又はＳ１２を各デバイスに送出するようになされている。
【００５９】
続いて図５を用いてマトリクススイツチヤ部３Ｂについて説明する。この図５に示すように、マトリクススイツチヤ部３Ｂは大きく分けて制御回路４０、マトリクススイツチヤブロツク４１及びフオーマツト変換ブロツク４２からなつている。制御回路４０はこのマトリクススイツチヤ部３Ｂの全体を制御する回路であり、コントロールバス３Ｅを介して受けた制御コマンドに基づいて制御信号Ｓ２０、Ｓ２１を生成し、当該制御信号Ｓ２０、Ｓ２１をそれぞれマトリクススイツチヤブロツク４１、フオーマツト変換ブロツク４２に出力してその動作を制御する。
【００６０】
マトリクススイツチヤブロツク４１は、入力端子ＩＮ１〜ＩＮ１１にそれぞれ接続される複数の入力ラインと、出力端子ＯＵＴ１〜ＯＵＴ１３にそれぞれ接続される複数の出力ラインとが格子状に配列されており、入力ラインと出力ラインが交差するクロスポイント（図中×印で示す）の所で当該入力ラインと出力ラインを接続し得るようになされている。このためマトリクススイツチヤブロツク４１は、制御回路４０から供給される制御信号Ｓ２０に基づいて所望のクロスポイントの所で入力ラインと出力ラインを接続すれば、入力端子ＩＮ１〜ＩＮ１１に入力された所望の信号を所望の出力端子ＯＵＴ１〜ＯＵＴ１３に出力することができる。
【００６１】
因みに、このマトリクススイツチヤ部３Ｂにおいては、デイリーサーバ６、ＶＴＲ７及びローカルストレージ８の各デバイスから読み出されたビデオ及びオーデイオ信号がそれぞれ入力端子ＩＮ１〜ＩＮ８に入力されるようになされている（但し、この図５の例では、入力端子ＩＮ１〜ＩＮ５にビデオ及びオーデイオ信号Ｓ７、Ｓ８、Ｓ１０、Ｓ１３、Ｓ１４が入力され、入力端子ＩＮ５〜ＩＮ８は空き端子となつている）。また入力端子ＩＮ９及びＩＮ１０には画像処理部３Ｃによつて画像処理が施されたビデオ信号Ｓ３１、Ｓ３２がそれぞれ入力され、入力端子ＩＮ１１には音声処理部３Ｄによつて信号処理が施されたオーデイオ信号Ｓ３３が入力されるようになされている。
【００６２】
またこのマトリクススイツチヤ部３Ｂにおいては、出力端子ＯＵＴ１はローカルストレージ８にビデオ及びオーデイオ信号Ｓ１５を出力するための端子として割り当てられ、出力端子ＯＵＴ２はＶＴＲ７にビデオ及びオーデイオ信号Ｓ１１を出力するための端子として割り当てられ、出力端子ＯＵＴ３はオンエアバツフア９にビデオ及びオーデイオ信号Ｓ１６を出力するための端子として割り当てられており、出力端子ＯＵＴ１〜ＯＵＴ３はそれぞれプログラム出力用の端子として割り当てられている。また出力端子ＯＵＴ４はプレビユウ専用のモニタ１３にビデオ信号Ｓ１９を出力するためのプレビユウ用の出力端子として割り当てられており、出力端子ＯＵＴ５はコンピユータ２にビデオ信号Ｓ２を出力するためのキヤプチヤ用の出力端子として割り当てられている。さらに出力端子ＯＵＴ６〜ＯＵＴ１０は画像処理部３Ｃにビデオ及びオーデイオ信号Ｓ２３〜Ｓ２７を出力するための端子として割り当てられ、出力端子ＯＵＴ１１〜ＯＵＴ１３は音声処理部３Ｄにビデオ及びオーデイオ信号Ｓ２８〜Ｓ３０を出力するための端子として割り当てられている。
【００６３】
フオーマツト変換ブロツク４２は、制御回路４０から供給される制御信号Ｓ２１に基づいて、出力端子ＯＵＴ１〜ＯＵＴ５に出力する信号をＳＤＩ規格の信号に変換する回路ブロツクであり、出力端子ＯＵＴ１〜ＯＵＴ３に出力する信号をフオーマツト変換するアウトプツトプロセツサ４３及びオーデイオコンバイナ４４と、出力端子ＯＵＴ４に出力する信号をフオーマツト変換するアウトプツトプロセツサ４５と、出力端子ＯＵＴ５に出力する信号をフオーマツト変換するアウトプツトプロセツサ４６とを有している。
【００６４】
アウトプツトプロセツサ４３は、画像処理部３Ｃによつて画像処理されたビデオ信号（すなわち入力端子ＩＮ９又はＩＮ１０に入力されるビデオ信号Ｓ３１又はＳ３２）を出力するとき、当該ビデオ信号Ｓ３１又はＳ３２をＳＤＩ規格のビデオ信号に変換する。オーデイオコンバイナ４４は、音声処理部３Ｄによつて処理されたエンベデツトオーデイオ信号（すなわち入力端子ＩＮ１１に入力されるオーデイオ信号Ｓ３３）を出力するとき、アウトプツトプロセツサ４３から出力されるＳＤＩ規格のビデオ信号に当該エンベデツトオーデイオ信号Ｓ３３を重畳する。
【００６５】
これにより画像処理部３Ｃによつて処理されたビデオ信号Ｓ３１、Ｓ３２や音声処理部３Ｄによつて処理されたオーデイオ信号Ｓ３３をＳＤＩ規格の信号でローカルストレージ８やＶＴＲ７或いはオンエアバツフア９に送出し得る。因みに、入力端子ＩＮ１〜ＩＮ８に入力されたビデオ及びオーデイオ信号を出力端子ＯＵＴ１〜ＯＵＴ３に出力する場合には、当該ビデオ及びオーデイオ信号がＳＤＩ規格で各デバイスから出力されているので、アウトプツトプロセツサ４３及びオーデイオコンバイナ４４は何ら処理せず、入力されるビデオ及びオーデイオ信号をそのまま出力端子ＯＵＴ１〜ＯＵＴ３に出力する。
【００６６】
アウトプツトプロセツサ４５、４６も、同様に、それぞれ画像処理部３Ｃによつて画像処理されたビデオ信号Ｓ３１又はＳ３２を出力端子ＯＵＴ４又はＯＵＴ５に出力するとき、当該ビデオ信号Ｓ３１又はＳ３２をＳＤＩ規格のビデオ信号に変換する。これにより画像処理部３Ｃによつて処理されたビデオ信号Ｓ３１又はＳ３２をＳＤＩ規格の信号でプレビユウ専用のモニタ１３やコンピユータ２に送出し得る。因みに、このアウトプツトプロセツサ４５、４６も、入力端子ＩＮ１〜ＩＮ８に入力されたビデオ及びオーデイオ信号を出力端子ＯＵＴ４、ＯＵＴ５に出力する場合には、当該ビデオ及びオーデイオ信号に何ら処理せず、そのまま出力端子ＯＵＴ４、ＯＵＴ５に出力する。
【００６７】
続いて図６を用いて画像処理部３Ｃについて説明する。この図６に示すように、画像処理部３Ｃは大きく分けて制御回路５０と、デマルチプレクサブロツク５１と、スイツチヤブロツク５２と、特殊効果ブロツク５３と、ミキサブロツク５４とを有している。制御回路５０はこの画像処理部３Ｃの全体を制御する回路であり、コントロールバス３Ｅを介して受けた制御コマンドに基づいて制御信号Ｓ４０、Ｓ４１、Ｓ４２、Ｓ４３を生成し、当該制御信号Ｓ４０、Ｓ４１、Ｓ４２、Ｓ４３をそれぞれデマルチプレクサブロツク５１、スイツチヤブロツク５２、特殊効果ブロツク５３、ミキサブロツク５４に出力してその動作を制御する。
【００６８】
これによりこの画像処理部３Ｃでは、マトリクススイツチヤ部３Ｂから供給されたビデオ信号（Ｓ２３〜Ｓ２７）に対して画像処理を施す。因みに、ここで言う画像処理とは、ソースビデオ信号に特殊効果を施したり、バツクグラウンドビデオ信号に特殊効果のかかつたビデオ信号を挿入したりするアニメーシヨンエフエクトや、バツクグラウンドビデオ信号からフオアグラウンドビデオ信号に映像を切り換えるトランジシヨンエフエクトのことである。
【００６９】
デマルチプレクサブロツク５１は、ＳＤＩ規格の信号形式で送られてくるビデオ及びオーデイオ信号Ｓ２３〜Ｓ２７からビデオ信号又はキー信号を抽出するブロツクである。このデマルチプレクサブロツク５１は、入力されるビデオ及びオーデイオ信号Ｓ２３〜Ｓ２７からそれぞれ信号抽出を行う５つのデマルチプレクサ回路５１Ａ〜５１Ｅからなつている。デマルチプレクサ回路５１Ａは、ビデオ及びオーデイオ信号Ｓ２３を形成する各パケツトのペイロード部からキー信号を抽出する回路であり、当該キー信号の先頭に配置されている同期信号及びヘツダ情報に基づいて抽出を行う。
【００７０】
またデマルチプレクサ回路５１Ｂは、ビデオ及びオーデイオ信号Ｓ２４を形成する各パケツトのペイロード部からビデオ信号を抽出する回路であり、当該ビデオ信号の先頭に配置されている同期信号及びヘツダ情報に基づいて抽出を行う。同様に、デマルチプレクサ回路５１Ｃはビデオ及びオーデイオ信号Ｓ２５からキー信号を抽出し、デマルチプレクサ回路５１Ｄはビデオ及びオーデイオ信号Ｓ２６からビデオ信号を抽出し、デマルチプレクサ回路５１Ｅはビデオ及びオーデイオ信号Ｓ２７からビデオ信号を抽出する。
【００７１】
スイツチヤブロツク５２は、抽出されたキー信号及びビデオ信号に対してトランジシヨンエフエクトのための処理を施すブロツクであり、ワイプ信号発生器５２Ａ、５２Ｂ、キー信号処理回路５２Ｃ、５２Ｄ、及びビデオ信号処理回路５２Ｅ、５２Ｆからなつている。ワイプ信号発生器５２Ａは、制御回路５０からの制御信号Ｓ４１に基づいてオペレータが指定したトラジシヨンエフエクトに対応するワイプ信号を生成し、当該ワイプ信号をキー信号処理回路５２Ｃ及びビデオ信号処理回路５２Ｅに送出する。
【００７２】
キー信号処理回路５２Ｃは、供給されるワイプ信号に基づいてデマルチプレクサ回路５１Ａから供給されるキー信号を当該ワイプ信号に対応するように変換し（又は供給されるワイプ信号に基づいて当該ワイプ信号に対応する所望のキー信号を新たに生成する）、その結果得られるキー信号を後述するミキサブロツク５４に送出する。またビデオ信号処理回路５２Ｅは、供給されるワイプ信号に基づいてデマルチプレクサ回路５１Ｂから供給されるビデオ信号を当該ワイプ信号に対応するように変換し、その結果得られるビデオ信号を後述するミキサブロツク５４に送出する。
【００７３】
同様に、ワイプ信号発生器５２Ｂは、制御回路５０からの制御信号Ｓ４１に基づいてオペレータが指定したトラジシヨンエフエクトに対応するワイプ信号を生成し、当該ワイプ信号をキー信号処理回路５２Ｄ及びビデオ信号処理回路５２Ｆに送出する。キー信号処理回路５２Ｄは、供給されるワイプ信号に基づいてデマルチプレクサ回路５１Ｃから供給されるキー信号を当該ワイプ信号に対応するように変換し（又は供給されるワイプ信号に基づいて当該ワイプ信号に対応する所望のキー信号を新たに生成する）、その結果得られるキー信号を後述する特殊効果ブロツク５３に送出する。またビデオ信号処理回路５２Ｆは、供給されるワイプ信号に基づいてデマルチプレクサ回路５１Ｄから供給されるビデオ信号を当該ワイプ信号に対応するように変換し、その結果得られるビデオ信号を後述する特殊効果ブロツク５３に送出する。
【００７４】
特殊効果ブロツク５３は、制御回路５０から供給される制御信号Ｓ４２に基づいて、キー信号処理回路５２Ｄから出力されるキー信号及びビデオ信号処理回路５２Ｆから出力されるビデオ信号を３次元的に画像変換するためのブロツクであり、３次元アドレス発生回路５３Ａ、フレームメモリ５３Ｂ、５３Ｃ及び補間回路５３Ｄ、５３Ｅからなつている。３次元アドレス発生回路５３Ａは、制御信号Ｓ４２に基づいて、オペレータが指定した３次元的な画像変換を行うための変換アドレスを生成し、当該変換アドレスをフレームメモリ５３Ｂ、５３Ｃ及び補間回路５３Ｄ、５３Ｅに出力する。
【００７５】
フレームメモリ５３Ｂは、キー信号処理回路５２Ｄから供給されるキー信号を順次内部のメモリ領域に格納すると共に、その格納されたキー信号を変換アドレスに基づいて読み出すことにより、当該キー信号に対して３次元的な画像変換を施し、その結果得られるキー信号を補間回路５３Ｄに送出する。同様に、フレームメモリ５３Ｂは、ビデオ信号処理回路５２Ｆから供給されるビデオ信号を順次内部のメモリ領域に格納すると共に、その格納されたビデオ信号を変換アドレスに基づいて読み出すことにより、当該ビデオ信号に対して３次元的な画像変換を施し、その結果得られるビデオ信号を補間回路５３Ｅに送出する。
【００７６】
補間回路５３Ｄは３次元的な変換処理が施されたキー信号に補間処理を施す回路であり、変換アドレスに基づいてキー信号の画素を空間的に補間し、その結果得られるキー信号を後述するミキサブロツク５４に送出する。同様に、補間回路５３Ｅは３次元的な変換処理が施されたビデオ信号に補間処理を施す回路であり、変換アドレスに基づいてビデオ信号の画素を空間的に補間し、その結果得られるビデオ信号を後述するミキサブロツク５４に送出する。
【００７７】
ミキサブロツク５４は制御信号Ｓ４３による指示に従つてビデオ信号を合成するブロツクであり、２つのミツクス回路５４Ａ、５４Ｂからなつている。ミツクス回路５４Ａは、特殊効果ブロツク５３から出力されるキー信号に基づいて、当該特殊効果ブロツク５３によつて画像変換されたビデオ信号とデマルチプレクサ回路５１Ｅから出力されるバツクグラウンドビデオ信号としてのビデオ信号とを合成することによりビデオ信号Ｓ３１を生成する。またミツクス回路５４Ｂは、スイツチヤブロツク５２から出力されるキー信号に基づいて、当該スイツチヤブロツク５２から出力されるビデオ信号とミツクス回路５４Ａから出力されるビデオ信号Ｓ３１とを合成することによりビデオ信号Ｓ３２を生成する。このようにして生成されたビデオ信号Ｓ３１、Ｓ３２は、上述したようにマトリクススイツチヤ部３Ｂに送出される。
【００７８】
因みに、単に２つの映像を切り換えるだけのトランジシヨンエフエクトを行う場合には、デマルチプレクサ回路５１Ｅから出力されるビデオ信号をバツクグラウンドビデオ信号としてミツクス回路５４Ａを介してミツクス回路５４Ｂに入力すると共に、ビデオ信号処理回路５２Ｅから出力されるビデオ信号をフオアグラウンドビデオ信号としてミツクス回路５４Ｂに入力し、その２つのビデオ信号をキー信号処理回路５２Ｃから出力されるキー信号に基づいて合成する。これによりバツクグラウンドビデオ信号からフオアグラウンドビデオ信号に切り換わるビデオ信号Ｓ３２が生成される。
【００７９】
またページターンのような画像変換を伴うトランジシヨンエフエクトを行う場合には、デマルチプレクサ回路５１Ｅから出力されるビデオ信号をバツクグラウンドビデオ信号としてミツクス回路５４Ａに入力すると共に、ビデオ信号処理回路５２Ｆから出力されるビデオ信号をフオアグラウンドビデオ信号として特殊効果ブロツク５３を介して画像変換した後にミツクス回路５４Ａに入力し、その２つのビデオ信号を特殊効果ブロツク５３を介して信号処理されたキー信号に基づいて合成する。これによりページをめくるようにしてバツクグラウンドビデオ信号からフオアグラウンドビデオ信号に切り換わるビデオ信号Ｓ３１が生成される。
【００８０】
またピクチヤインピクチヤのようなアニメーシヨンエフエクトを行う場合には、デマルチプレクサ回路５１Ｅから出力されるビデオ信号をバツクグラウンドビデオ信号としてミツクス回路５４Ａに入力すると共に、ビデオ信号処理回路５２Ｆから出力されるビデオ信号を挿入素材として特殊効果ブロツク５３を介して画像変換した後にミツクス回路５４Ａに入力し、その２つのビデオ信号を特殊効果ブロツク５３を介して信号処理されたキー信号に基づいて合成する。これによりバツクグラウンドビデオ信号に挿入素材が挿入されたピクチヤインピクチヤのビデオ信号Ｓ３１が生成される。
【００８１】
続いて図７を用いて音声処理部３Ｄについて説明する。この図７に示すように、音声処理部３Ｄは大きく分けて制御回路５５、入力信号処理ブロツク５６、補助入力信号処理ブロツク５７、ミキサブロツク５８及び出力信号処理ブロツク５９からなつている。制御回路５５はこの音声処理部３Ｄの全体を制御する回路であり、コントロールバス３Ｅを介して受けた制御コマンドに基づいて制御信号Ｓ４５、Ｓ４６、Ｓ４７、Ｓ４８を生成し、当該制御信号Ｓ４５、Ｓ４６、Ｓ４７，Ｓ４８をそれぞれ入力信号処理ブロツク５６、補助入力信号処理ブロツク５７、ミキサブロツク５８、出力信号処理ブロツク５９に出力してその動作を制御する。これによりこの音声処理部３Ｄでは、マトリクススイツチヤ部３Ｂから供給されたオーデイオ信号（Ｓ２８〜Ｓ３０）に対して音声処理が施される。因みに、ここで言う音声処理とは、オーデイオ信号のレベル調整と合成のことである。
【００８２】
入力信号処理ブロツク５６は、ＳＤＩ規格の信号形式がパラレル化され送られてくるビデオ及びオーデイオ信号Ｓ２８〜Ｓ３０からオーデイオ信号を抽出し、そのオーデイオ信号を信号処理部（ＤＳＰ部）で処理するためにＤＳＰフォーマットのオーデイオ信号に変換して送出するブロツクである。この入力信号処理ブロツク５６は、信号分離回路としてのセパレータ５６Ａ〜５６Ｃを有している。セパレータ５６Ａ〜５６Ｃは、それぞれパラレル化されたＳＤＩ規格のビデオ及びオーデイオ信号Ｓ２８〜Ｓ３０からＤＳＰフォーマットのオーデイオ信号を抽出する回路である。すなわち、セパレータ５６Ａ〜５６Ｃは、入力されるビデオ及びオーデイオ信号Ｓ２８〜Ｓ３０からエンベデツトオーデイオ信号を抽出して、シリアル化したオーデイオ信号をそれぞれミキサブロツク５８に送出する。
【００８３】
補助入力信号処理ブロツク５７は、外部から入力されるＡＥＳ／ＥＢＵ（Audio Engineering Society / Europian Broadcasting Union ) フォーマツトのオーディオ信号をＤＳＰフォーマットのオーデイオ信号に変換するブロツクである。この補助入力信号処理ブロツク５７は、レート変換のためのサンプリングレートコンバータ５７Ａ〜５７Ｄと、フォーマット変換回路としてのデコーダ５７Ｅ〜５７Ｈとを有している。サンプリングレートコンバータ５７Ａ〜５７Ｄでは、供給されたＡＥＳ／ＥＢＵフォーマットのオーディオ信号の異なるサンプリングレートが音声処理部３Ｄ内の所定のサンプリングレートに変換される。サンプリングレートが変換されたオーデイオ信号は、デコーダ５７Ｅ〜５７Ｈに送出される。デコーダ５７Ｅ〜５７Ｈは、それぞれオーデイオ信号をフォーマツト変換する回路であり、入力されるＡＥＳ／ＥＢＵフオーマツトのオーデイオ信号をそれぞれＤＳＰフォーマットのオーデイオ信号に変換し、その結果得られるオーデイオ信号をそれぞれミキサブロツク５８に送出する。
【００８４】
ミキサブロツク５８は、オーデイオ信号のレベル調整を行うと共に、信号合成を行うブロツクであり、可変抵抗回路５８Ａ〜５８Ｎと、加算回路５８Ｏ、５８Ｐと、可変抵抗回路５８Ａ〜５８Ｎの信号レベルを専用コントローラ５へ送信するメータデータ発生回路５８Ｑとからなつている。入力信号処理ブロツク５６から供給されたオーデイオ信号及び補助入力信号処理ブロツク５７から供給されたオーデイオ信号は、それぞれ右側成分と左側成分に分離された後に可変抵抗回路５８Ａ〜５８Ｇと可変抵抗回路５８Ｈ〜５８Ｎに入力される。可変抵抗回路５８Ａ〜５８Ｇと５８Ｈ〜５８Ｎは、コンピユータ２のモニタ２Ｂに表示されるＧＵＩのオーデイオフエーダ又は専用コントローラ５に設けられたオーデイオフエーダの操作に連動して抵抗値が変化するようになされており、これにより入力されるオーデイオ信号をそれぞれオペレータが指定した信号レベルにレベル調整する。
【００８５】
可変抵抗回路５８Ａ〜５８Ｇによつてレベル調整されたオーデイオ信号は、それぞれ加算回路５８Ｏに入力され、ここで加算された後に出力信号処理ブロツク５９に送出される。同様に、可変抵抗回路５８Ｈ〜５８Ｎによつてレベル調整されたオーデイオ信号は、それぞれ加算回路５８Ｐに入力され、ここで加算された後に出力信号処理ブロツク５９に送出される。メータデータ発生回路５８Ｑは、後述する専用コントローラ５のパネルのディジタルメータを直接制御するように、この時の信号レベルをデータへ変換する。変換されたデータは、専用コントローラ５へ送出される。
【００８６】
出力信号処理ブロツク５９は出力するＤＳＰフオーマツトのオーデイオ信号をＳＤＩ規格の信号形式をパラレル化したエンベデツトオーデイオ信号に変換するブロツクである。この出力信号処理ブロツク５９は、信号合成回路としてのエンベデツト回路５９Ａと、フオーマツト変換回路としてのエンコーダ５９Ｂ、５９Ｃとを有している。エンベデツト回路５９Ａは、マトリクススイツチヤ部３Ｂのコンバイナ４４によってオーデイオ信号をＳＤＩ規格のビデオ信号に重畳し得るように所定の信号形式に信号変換を行う回路であり、加算回路５８Ｏ及び５８Ｐから供給されたシリアルのオーデイオ信号を合成した後に所定の信号形式、すなわちパラレルのエンベデツトオーデイオ信号に信号変換を行う。この処理により得られたエンベデツトオーデイオ信号Ｓ３３は、上述したようにマトリクススイツチヤ部３Ｂのコンバイナ４４に送出される。
【００８７】
エンコーダ５９ＢはＤＳＰフオーマツトのオーデイオ信号をＡＥＳ／ＥＢＵフオーマツトのオーデイオ信号にフオーマツト変換する回路であり、加算回路５８Ｏから出力されたオーデイオ信号をＡＥＳ／ＥＢＵフオーマツトのオーデイオ信号Ｓ１７にフオーマツト変換し、音声確認用のスピーカ１１（図１参照）に送出する。同様に、エンコーダ５９ＣはＤＳＰフオーマツトのオーデイオ信号をＡＥＳ／ＥＢＵフオーマツトのオーデイオ信号にフオーマツト変換する回路であり、加算回路５８Ｐから出力されたオーデイオ信号をＡＥＳ／ＥＢＵフオーマツトのオーデイオ信号Ｓ１８にフオーマツト変換し、音声確認用のスピーカ１２（図１参照）に送出する。
【００８８】
（４）ローカルストレージの構成
次にこの項では編集処理装置３に接続されるデータ記憶手段としてローカルストレージ８について説明する。図８に示すように、このローカルストレージ８は、入出力インターフエイスとしてのデータ入出力ブロツク６０と、このローカルストレージ８全体の動作を制御するシステムコントロールブロツク６１と、ビデオデータを記憶するデイスクアレイブロツク６２と、オーデイオデータを記憶するデイスクアレイブロツク６３とを有している。
【００８９】
データ入出力ブロツク６０は入力１チヤンネル、出力２チヤンネルの構成を有しており、システムコントロールブロツク６１からの制御信号Ｓ６０に基づいて、編集処理装置３から供給されたビデオ及びオーデイオ信号Ｓ１５にデータ記憶に先立つて所定の信号処理を施すと共に、デイスクアレイブロツク６２、６３から読み出したデータに所定の信号処理を施してビデオ及びオーデイオ信号Ｓ１３、Ｓ１４として出力する。
【００９０】
具体的に説明すると、まず編集処理装置３から供給されたビデオ及びオーデイオ信号Ｓ１５はエンコーダ６０Ａに入力される。エンコーダ６０ＡはＳＤＩ規格のビデオ及びオーデイオ信号Ｓ１５からビデオ信号Ｓ６１とオーデイオ信号Ｓ６２を抽出し、当該ビデオ信号Ｓ６１をビデオ圧縮回路６０Ｂに出力すると共に、オーデイオ信号Ｓ６２をオーデイオ圧縮回路６０Ｊに出力する。ビデオ圧縮回路６０Ｂは、圧縮率1/10のＭＰＥＧ規格でビデオ信号Ｓ６１を圧縮し、その圧縮したビデオデータをバツフアメモリ６０Ｃに格納する。同様に、オーデイオ圧縮回路６０Ｊは、所定の音声圧縮方式を用いてオーデイオ信号Ｓ６２を圧縮し、その圧縮したオーデイオデータをバツフアメモリ６０Ｋに格納する。バツフアメモリ６０Ｃ、６０Ｋに格納されたビデオデータとオーデイオデータは、システムコントロールブロツク６１の制御の基に順次読み出され、ビデオデータ用のデイスクアレイブロツク６２とオーデイオ用のデイスクアレイブロツク６３にそれぞれ記録される。
【００９１】
一方、再生第１チヤンネルのビデオデータとしてデイスクアレイブロツク６２から読み出されたビデオデータは、システムコントロールブロツク６１の制御の基に、順次バツフアメモリ６０Ｆに格納される。同様に、再生第１チヤンネルのオーデイオデータとしてデイスクアレイブロツク６３から読み出されたオーデイオデータは、システムコントロールブロツク６１の制御の基に、順次バツフアメモリ６０Ｍに格納される。第１のビデオ伸長回路６０Ｆは、圧縮率1/10のＭＰＥＧ規格で圧縮されているビデオデータをバツフアメモリ６０Ｆから読み出し、当該ビデオデータを伸長処理した後、そのビデオデータＳ６３を第１のデコーダ６０Ｄに出力する。
【００９２】
同様に、第１のオーデイオ伸長回路６０Ｌは、圧縮されているオーデイオデータをバツフアメモリ６０Ｍから読み出し、当該オーデイオデータを伸長処理した後、そのオーデイオデータＳ６４を第１のデコーダ６０Ｄに出力する。第１のデコーダ６０ＤはＳＤＩ規格のフオーマツトに基づいてビデオデータＳ６３にオーデイオデータＳ６４を重畳する。これによりデイスクアレイブロツク６２から読み出した再生第１チヤンネルのビデオデータとデイスクアレイブロツク６３から読み出した再生第１チヤンネルのオーデイオデータをＳＤＩ規格のビデオ及びオーデイオ信号Ｓ１３として送出し得る。
【００９３】
同様に、再生第２チヤンネルのビデオデータとしてデイスクアレイブロツク６２から読み出されたビデオデータは、システムコントロールブロツク６１の制御の基に、順次バツフアメモリ６０Ｉに格納される。また再生第２チヤンネルのオーデイオデータとしてデイスクアレイブロツク６３から読み出されたオーデイオデータも、システムコントロールブロツク６１の制御の基に、順次バツフアメモリ６０Ｐに格納される。第２のビデオ伸長回路６０Ｈは、圧縮率1/10のＭＰＥＧ規格で圧縮されているビデオデータをバツフアメモリ６０Ｉから読み出し、当該ビデオデータを伸長処理した後、そのビデオデータＳ６５を第２のデコーダ６０Ｇに出力する。
【００９４】
同様に、第２のオーデイオ伸長回路６０Ｎも、圧縮されているオーデイオデータをバツフアメモリ６０Ｐから読み出し、当該オーデイオデータを伸長処理した後、そのオーデイオデータＳ６６を第２のデコーダ６０Ｇに出力する。第２のデコーダ６０ＧはＳＤＩ規格のフオーマツトに基づいてビデオデータＳ６５にオーデイオデータＳ６６を重畳する。これによりデイスクアレイブロツク６２から読み出した再生第２チヤンネルのビデオデータとデイスクアレイブロツク６３から読み出した再生第２チヤンネルのオーデイオデータをＳＤＩ規格のビデオ及びオーデイオ信号Ｓ１４として送出し得る。
【００９５】
システムコントロールブロツク６１は、このローカルストレージ８の全体を制御するブロツクであり、ＣＰＵ６１Ａと、ＤＭＡコントローラ（Direct Memory Access controller ）６１Ｂ、６１Ｃと、ＳＣＳＩプロトコルコントローラ６１Ｄ、６１Ｅと、制御信号Ｓ１２の入力インターフエイス６１Ｆとを有している。ＣＰＵ６１Ａはシステムコントロールブロツク６１の中心的存在である制御回路を構成しており、編集処理装置３からＲＳ−４２２の通信プロトコルで送られてくる制御信号Ｓ１２を入力インターフエイス６１Ｆを介して受け、その制御信号Ｓ１２が示す制御コマンドに基づいて、ＤＭＡコントローラ６１Ｂ、６１ＣとＳＣＳＩプロトコルコントローラ６１Ｄ、６１Ｅの動作を制御する。
【００９６】
上述したこの発明の一実施例において、図５を参照して説明したマトリクススイッチャ部３Ｂの構成、並びにアウトプツトプロセツサ４３及びオーデイオコンバイナ４４の動作に基づいて、以下のような２通りの処理が可能である。まず、図９を参照して通常の編集処理について説明する。図９には、通常の編集処理の一例として、ＶＴＲ７から入力されるＳ１０を編集処理する場合の信号経路を太線で示した。Ｓ１０は、マトリクススイッチャ部３Ｂによって、画像処理部３Ｃ及び音声処理部３Ｄに送出される。画像処理部３Ｃの出力Ｓ３１及びＳ３２は、一旦、マトリクススイッチャ部３Ｂに送出され、マトリクススイッチャ部３Ｂによってアウトプットプロセッサ４３に送出される。
【００９７】
一方、音声処理部３Ｄの出力Ｓ３３は、オーデイオコンバイナ４４に送出される。図５を参照して上述したように、オーデイオコンバイナ４４は、信号Ｓ３３が入力されたときに、アウトプツトプロセツサ４３の出力に、当該信号Ｓ３３を重畳するようになされている。このため、画像処理部３Ｃの出力Ｓ３１及びＳ３２に音声処理部３Ｄの出力Ｓ３３が重畳されたＳＤＩ規格の信号をローカルストレージ８、ＶＴＲ７又はオンエアバツフア９に送出することができる。
【００９８】
次に、編集処理と、ローカルストレージ８への記録とを並行して行う処理について図１０を参照して説明する。図１０には、このような処理の一例としてＶＴＲ７から入力される信号Ｓ１０に対する編集処理と、デイリーサーバ６から入力される信号Ｓ７又はＳ８をローカルストレージ８に記録する処理とを並行して行う場合の信号経路を太線で示した。信号Ｓ１０は、マトリクススイッチャ部３Ｂによって画像処理部３Ｃ及び音声処理部３Ｄに送出される。画像処理部３Ｃの出力Ｓ３１及びＳ３２は、一旦、マトリクススイッチャ部３Ｂに送出され、マトリクススイッチャ部３Ｂによってアウトプットプロセッサ４５又は４６に送出される。そして、アウトプットプロセッサ４５又は４６によって処理された後に、プレビユウ専用のモニタ１３又はコンピュータ２に送出される。このようにして、画像処理部３Ｃによる信号Ｓ１０に対する編集処理を行うことができる。
【００９９】
また、この場合には、音声処理部３Ｄの出力がオーデイオコンバイナ４４に送出されないようになされる。このため、音声処理部３Ｄは、事実上開放されたことになるので、何らかのレベルコントロール等の音声処理部３Ｄの入出力に対する設定を変更しても、ローカルストレージ８に信号Ｓ７又はＳ８を送出する、後述するような処理には影響を与えない。
【０１００】
一方、デイリーサーバ６から入力される信号Ｓ７又はＳ８は、マトリクススイッチャ部３Ｂによって、アウトプットプロセッサ４３に送出される。上述したように、信号Ｓ７及びＳ８はＳＤＩ規格でデイリーサーバ６から出力されたものなので、アウトプツトプロセツサ４３は何らの処理も行わず、入力される信号をそのままオーデイオコンバイナ４４に出力する。
【０１０１】
さらに、上述したように、オーデイオコンバイナ４４には音声処理部３Ｄの出力が送出されないので、オーデイオコンバイナ４４は、アウトプツトプロセツサ４３から入力される信号をそのまま出力端子ＯＵＴ１〜ＯＵＴ３（図５参照）に出力する。この内、端子ＯＵＴ１は、ローカルストレージ８にビデオ及びオーデイオ信号を出力するための端子として割り当てられているので、デイリーサーバ６から入力される信号Ｓ７又はＳ８をローカルストレージ８にそのまま取り込む処理が可能となる。
【０１０２】
このようにして、ＶＴＲ７から入力される信号Ｓ１０に対する編集処理と、デイリーサーバ６から入力される信号Ｓ７又はＳ８をローカルストレージ８に記録する処理とを並行して行うことが可能となる。
【０１０３】
このような処理において、編集処理を一般にフォアグランドにおける処理と称することが多い。それに対して編集処理に並行して行われる処理を一般にバックグランドにおける処理と称する。図１０を参照して行った上述の説明は、フォアグランドにおける処理がＶＴＲ７から入力される信号Ｓ１０に対する編集処理であり、バックグランドにおける処理がデイリーサーバ６から入力される信号Ｓ７又はＳ８をローカルストレージ８に記録する処理である場合に関するものである。
【０１０４】
フォアグランドにおける編集処理の対象及びバックグランドにおいて記録される処理の対象が他の信号であっても良い。マトリックススイッチヤ３Ｂ中のクロスポイントを切替えることにより、所望の処理対象を選択することができる。
【０１０５】
【発明の効果】
上述したように、この発明は、ローカルストレージを有するノンリニア編集装置において、マトリクススイッチャ部によって、編集処理経路と、ローカルストレージに記録対象とされる信号を送出する信号系路とを分離するようにしたものである。このため、フォアグランドにおける編集処理と並行して、バックグランドにおけるローカルストレージへの記録を行うことが可能となる。
【０１０６】
従って、ローカルストレージへの記録を行う期間にも編集処理を行うことができるので、編集機全体の運用効率を向上させることが可能となる。
【０１０７】
また、この発明は、従来の編集装置と同等の入出力を有するものなので、既存の編集システムに組み込むことが可能である。
【図面の簡単な説明】
【図１】この発明が適用される編集装置の一例の全体構成である。
【図２】この発明に係るコンピュータの一例の内部構成の概略図である。
【図３】この発明が適用される編集処理装置の一例の全体構成である。
【図４】この発明に係るシステムコントロール部の一例の構成である。
【図５】この発明に係るマトリクススイッチャ部の一例の構成である。
【図６】この発明に係る画像処理部の一例の構成である。
【図７】この発明に係る音声処理部の一例の構成である。
【図８】この発明に係るローカルストレージの一例である。
【図９】この発明による通常の編集処理について説明するための略線図である。
【図１０】この発明による、編集処理と並行して記録を行う処理について説明するための略線図である。
【符号の説明】
１・・・編集装置、２・・・コンピュータ、３・・・編集処理装置、４、５・・・専用コントローラ、６・・・デイリーサーバ、７・・・ＶＴＲ、８・・・ローカルストレージ、９・・・オンエアバッファ、１０・・・ＬＡＮ、１１、１２・・・スピーカ、１３・・・モニタ[0001]
【table of contents】
The present invention will be described in the following order.
[0002]
TECHNICAL FIELD OF THE INVENTION
Conventional technology
Problems to be solved by the invention
Means for solving the problem
BEST MODE FOR CARRYING OUT THE INVENTION
The invention's effect
[0003]
BACKGROUND OF THE INVENTION
The present invention relates to an editing apparatus, and is suitable for application to an editing apparatus that edits, for example, a news material.
[0004]
[Prior art]
Conventionally, as this kind of editing apparatus, non-linear editing, that is, a news tape recorded as analog data on a video tape recorder (hereinafter referred to as VTR) is converted into digital data, and the converted digital data is converted into software. In many cases, editing is performed by using and processing.
[0005]
In such non-linear editing, it is difficult to edit a news material or the like in real time due to limitations of processing capability of software or the like. For this reason, the editing apparatus is provided with a recording means (hereinafter referred to as local storage) such as a hard disk drive (HDD), and once the news material that can be the target of editing processing is taken into the local storage, the editing processing is performed. Often done.
[0006]
[Problems to be solved by the invention]
In a conventional non-linear editing machine, an editing processing system for synthesizing and outputting signals transmitted from a means for processing a video signal and a means for processing an audio signal, such as a news material Road Is always sent to equipment such as an on-air buffer (means for temporarily storing a program during broadcasting) connected to the editing machine. Since the local storage mentioned above is one of the devices connected to such an editing machine, the news material imported into the local storage is also edited. Road Will always go through.
[0007]
Therefore, during the period when the news material is taken into the local storage, the edit processing system is used to send the news material etc. to the local storage. Road Cannot be edited. For this reason, there has been a problem in improving the operation efficiency of the entire editing machine.
[0008]
The present invention has been made in consideration of the above points, and an object of the present invention is to propose an editing apparatus and an editing method capable of performing an editing process even during a period in which a news material is taken into a local storage.
[0009]
[Means for Solving the Problems]
The invention of claim 1 is a nonlinear editing apparatus having recording means for recording a predetermined signal.
An edit processing path for synthesizing and outputting signals sent from the means for processing the video signal and the means for processing the audio signal, and a processing path for sending a predetermined signal to the recording means are separated. Matrix block section A non-linear editing apparatus characterized by comprising:
[0010]
Claim 5 In the non-linear editing method having a recording step of recording a predetermined signal,
An edit processing step for synthesizing and outputting the signals to be transmitted by the step for processing the video signal and the step for processing the audio signal; and a recording step Processing step of sending a predetermined signal to And Depending on the matrix block This is a nonlinear editing method characterized by separation.
[0011]
According to the invention as described above, the editing processing path, that is, the signal path for synthesizing and outputting the signals respectively sent from the means for processing the video signal and the means for processing the audio signal, and the recording means It is possible to separate the signal system path for sending a predetermined signal to be recorded.
[0012]
For this reason, the edit processing system path is not occupied even during a period in which a predetermined signal to be recorded is sent to the recording means, so that edit processing can be performed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0014]
(1) Overall configuration of editing device
In FIG. 1, reference numeral 1 denotes an editing apparatus to which the present invention is applied as a whole. The editing apparatus is roughly composed of a computer 2 and an editing processing apparatus 3. The computer 2 includes a main body 2A having a CPU (central processing unit), various processing circuits, a floppy disk drive, a hard disk drive, etc., a monitor 2B as display means connected to the main body 2A, and a keyboard 2C as input means. And a mouse 2D. In such a computer 2, an application program is preinstalled in the hard disk drive as editing software, and the application program is operated on the basis of the operating system so as to start up as a computer for the editing apparatus. Has been made.
[0015]
Incidentally, when this application program is operated, a graphic display for GUI (Graphical User Interface) is displayed on the monitor 2B. In the editing apparatus 1, this GUI is displayed. A control command for editing can be input through the interface. If the content of the input control command controls the operation of the editing processing device 3, the computer 2 generates a control signal S 1 corresponding to the control command and sends it to the editing processing device 3. Has been made.
[0016]
In addition, the video signal S2 is input to the computer 2 via the editing processing device 3, whereby the video of each material is displayed on the monitor 2B and the contents thereof are confirmed while checking the contents. Start point) and Out point (event end point) can be indicated, and the event material clipped by specifying the In point and Out point and the video of the edited program are displayed. The contents can be confirmed (hereinafter, confirming the contents of the cut material and the edited program is referred to as preview).
[0017]
On the other hand, the editing processing device 3 has a matrix switch unit, an image processing unit, and an audio processing unit inside, and performs actual editing work such as cutting and joining of materials, or signal processing for video signals and audio signals. It is a device to execute.
[0018]
The editing processing apparatus 3 is connected not only to the computer 2 as described above, but also to dedicated controllers 4 and 5, and control commands for editing even when the dedicated controllers 4 and 5 are used. It has been made possible to enter.
[0019]
Incidentally, the dedicated controller 4 has a button operator for instructing the in and out points of the material, a button operator for instructing the reproduction of the material, or a button operator for instructing recording of the edited program. Etc., and a dial operator for inputting instructions for variable speed playback (so-called shuttle playback) and frame-by-frame playback (so-called jog playback). A control signal S3 corresponding to the instruction information input via the is sent to the editing processing device 3.
[0020]
The dedicated controller 5 includes a slide operator (so-called audio off-adapter) for inputting an audio level, a slide element (so-called video fader) for inputting a switching rate when switching between two images, and the like. A control signal S4 corresponding to the instruction information input via these slide operators is sent to the edit processing device 3.
[0021]
The editing processing apparatus 3 is connected to a daily server 6 (generally storing means for storing editing materials such as video and audio at a broadcasting station), and the video stored in the daily server 6 is stored. And an audio signal. In this case, the daily server 6 has an output port for two channels, and the desired video and audio signals S7 and S8 are stored in the storage medium according to the control signals S5 and S6 for each channel supplied from the editing processing device 3. 6A is read and output.
[0022]
The storage medium 6A stores video and audio signals compressed in accordance with the MPEG (Moving Picture coding Experts Group) standard with a compression ratio of 1/10. The read video and audio signals are decoders 6B and 6C, respectively. Is then converted to a serial digital interface (hereinafter referred to as SDI) standard format, and the SDI standard video and audio signals S7 and S8 are transferred to the editing processor 3. It is made to be supplied.
[0023]
Further, a VTR 7 is also connected to the editing processing device 3 so that video and audio signals stored in the VTR 7 can also be taken in. In this case, the VTR 7 has an SDI standard input / output interface, and reads out and outputs a desired video and audio signal S10 in accordance with a control signal S9 supplied from the editing processing device 3. The VTR 7 receives the video and audio signals after the editing processing and the video and audio signals S7 and S8 read from the daily server 6 from the editing processing device 3 as the recording target video and audio signals S11. In response to the control signal S9, the video and the audio signal S11 are recorded on the video tape.
[0024]
Further, a local storage 8 composed of a plurality of hard disks is also connected to the editing processing device 3 so that video and audio signals stored in the local storage 8 can be captured. In this case, the local storage 8 has an input / output interface of the SDI standard, and also has a port for two channels as an output port, and corresponds to the control signal S12 supplied from the editing processing device 3. The desired video and audio signals S13 and S14 are read out and output. The local storage 8 receives the edited video and audio signal and the video and audio signal read from the daily server 6 or VTR 7 from the editing processing device 3 as the recording target video and audio signal S15. In response to the control signal S12, the video and audio signal S15 are recorded on the internal hard disk.
[0025]
An on-air buffer (storage means for temporarily storing a program during broadcasting) 9 is also connected to the editing processing device 3, and a program edited by the editing processing device 3 is connected to the editing processing device 3. The video and audio signals S16 can be stored in the on-air buffer 9. In this case, since the on-air buffer 9 has an SDI standard input interface, the transmitted video and audio signal S16 is an SDI standard signal format. In the on-air buffer 9, the supplied video and audio signal S16 are compressed by the MPEG standard with a compression ratio of 1/10 by the encoder 9A and then stored in the internal storage medium 9B.
[0026]
The on-air buffer 9 and the computer 2 of the editing apparatus 1 are connected via a local area network (hereinafter referred to as a LAN) 10 such as an Ethernet, for example, and control commands for the on-air buffer 9 are sent to the computer. 2 and the LAN 10 to be sent to the on-air buffer 9. An edit list (generally referred to as edit decision list) indicating what kind of material the edited program is composed of is also sent to the on-air buffer 9 via the LAN 10. The computer 2 of the editing apparatus 1 and the daily server 6 are also connected via the LAN 10 so that the file name of each material stored in the daily server 6 can be referred to from the computer 2 via the LAN 10. Has been made.
[0027]
Speakers 11 and 12 are connected to the editing processing device 3 as optional connections, and audio signals S17 and S18 edited by the editing processing device 3 are sent from the speakers 11 and 12. In this way, you can check the edited contents of the audio.
[0028]
Further, a preview dedicated monitor 13 is also connected to the editing processing device 3 as an optional connection, and the video signal S19 edited by the editing processing device 3 is displayed on the monitor 2B to display the video. The edited content can be confirmed by the monitor 13 as well. Incidentally, since the preview screen displayed on the monitor 13 is larger than the preview screen displayed on the monitor 2B of the computer 2, the edited content can be confirmed more clearly when the monitor 13 is connected.
[0029]
Here, an editing method in the editing apparatus 1 will be briefly described. First, in the editing apparatus 1, when an application program is started, a graphic display for GUI is displayed on the monitor 2B as described above. The operator clicks the GUI displayed on the monitor 2B by using the mouse 2D to indicate the device (that is, the daily server 6, the VTR 7 or the local storage 8) in which the editing material is stored, and the material. Instruct to play. As a result, the video signal S2 of the instructed material is supplied to the computer 2 via the editing processing device 3, and the image of the material is displayed on the monitor 2B. The operator generates an event necessary for creating a program by instructing an IN point and an OUT point while watching the video of the material. The operator repeats this process and prepares a series of events necessary for creating a program.
[0030]
Subsequently, the operator instructs the order of programs by rearranging the previously specified events in a desired order in a display area called a program window. If a special effect is to be applied to a desired event, the position and the type of special effect are indicated in the program window. Incidentally, this program window is a virtual space used for program creation, and a program is not created just by arranging events in this program window.
[0031]
When the outline of the program is determined in this way, the operator inputs a preview instruction via the GUI. Upon receiving this, the editing device 1 controls the editing processing device 3 to play back each event based on the order of the program specified in the program window, and also controls the editing processing device 3 to specify the event. Is subjected to a special effect to generate a video signal S2. This video signal S2 is supplied to the computer 2 and thus displayed on the monitor 2B. Thereby, the operator can confirm the contents of the set program.
[0032]
As a result of such a preview, if there is no change in the program content, the operator inputs a recording instruction via the GUI. Receiving this, the editing apparatus 1 generates a video and audio signal S15 indicating the instructed program by controlling the editing processing apparatus 3 in the same manner as before, and supplies this to the local storage 8 for recording. Thus, by this processing, the program designated by the program window is completed and stored in the local storage 8. When a program generated by this editing is broadcast, if a transfer instruction is input via the GUI, the video and audio signals are read from the local storage 8 and are transmitted via the editing processing device 3 to the on-air buffer. It is transferred to the floor 9.
[0033]
In this way, the editing apparatus 1 can create the program while confirming the video of each material and the video of the program on the monitor 2B, so that the usability of editing can be improved. Further, in the editing apparatus 1, since editing can be performed without the operator directly operating the switcher or the special effect apparatus, the editing operation can be easily performed, and the labor for editing can be reduced.
[0034]
(2) Internal configuration of the computer
In this section, the internal configuration of the computer 2 will be specifically described. As shown in FIG. 2, the computer 2 includes a system bus 20 for transmitting command data and video data, a CPU 21 for controlling the entire computer, and a video processor for performing image processing on an input video signal S2. 22, a display controller 23 for managing graphic display for video data and GUI displayed on the monitor 2B, an HDD interface 24 for controlling a local hard disk drive (local HDD) 24A, and a floppy disk drive (FDD) 25A. A control signal S1 is sent to the pointing device interface 26 for generating a control command based on commands from the pointing device such as the FDD interface 25, the mouse 2D and the keyboard 2C, and the editing processing device 3. It has an external Interferon chair 27 having a software driver for.
[0035]
The system bus 20 is a bus for communicating video data, command data, address data, and the like inside the computer 2, and transmits command data and address data to an image data bus 20A for transmitting video data. And a command data bus 20B. A CPU 21, a video processor 22, a display controller 23, an HDD interface 24, and an FDD interface 25 are connected to the image data bus 20A. The CPU 21, the video processor 22, the display controller 23, the HDD interface 24, and the like. The FDD interface 25 transmits video data via the image data bus 20A.
[0036]
On the other hand, a CPU 21, a video processor 22, a display controller 23, an HDD interface 24, an FDD interface 25, a pointing device interface 26, and an external interface 27 are connected to the command data bus 20B (that is, a computer). 2 is connected), command data and address data are transmitted via the command data bus 20B.
[0037]
The CPU 21 is a block that controls the entire computer 2, and includes a ROM 21A that stores the operating system of the computer 2 and a RAM 21B that stores an uploaded application program and the like. When starting up the computer 2, the CPU 21 executes a software program based on the operating system stored in the ROM 21A. When the application program is executed under this operating system, the CPU 21 first reads the application program recorded on the hard disk of the hard disk drive 24A, uploads it to the RAM 21B, and then the application program. Run the program.
[0038]
The video processor 22 is a block for receiving the SDI standard video signal S2 input to the computer 2, performing data conversion on the video signal S2, and temporarily buffering the converted video data. is there. Specifically, the video processor 22 extracts the composite video signal from the processor controller 22A that controls the entire video processor 22, the payload portion of the received video signal S2, and the composite video signal. Is converted to a digital component video signal, and a frame memory 22C temporarily stores video data for several frames transmitted from the data converter 22B.
[0039]
The processor controller 22A controls the data conversion operation of the data conversion unit 22B by sending a control signal to the data conversion unit 22B, and causes the data conversion unit 22B to extract a time code from the video signal S2. The processor controller 22A controls the read / write timing and read / write address of the frame memory 22C by sending a control signal to the frame memory 22C. Incidentally, regarding the read timing, the processor controller 22A controls the read timing of the frame memory 22C so that the time code sent to the display controller 23 corresponds to the video data (frame data).
[0040]
The data converter 22B converts the composite video signal into a digital component video signal based on a control signal from the processor controller 22A. Incidentally, the time code is extracted in this conversion process. The video data obtained by this conversion is sent to the frame memory 22C as described above, and the extracted time code is sent to the processor controller 22A.
[0041]
The frame memory 22C temporarily stores the video data supplied from the data converter 22B. The read / write timing of the frame memory 22C is controlled by the processor controller 22A as described above. The frame memory 22C is composed of two frame memories, and can store video data for two frames.
[0042]
The video data stored in the frame memory 22C is read based on the reading control of the processor controller 22A. At this time, the video data stored in the frame memory 22C is not read out for all pixels, but is read out by thinning out at a predetermined interval to make the image size smaller than the original image. The video data whose image size has been reduced in this way is displayed on a viewer window (details will be described later) of the monitor 2B, and is therefore sent to the display controller 23 via the image data bus 20A.
[0043]
The display controller 23 is a control block for controlling data displayed on the monitor 2B. The display controller 23 includes a memory controller 23A and a VRAM (video random access memory) 23B. The memory controller 23A controls the read / write timing of the VRAM 23B in accordance with the internal synchronization of the computer 2. In the VRAM 23B, video data sent from the frame memory 22C of the video processor 22 and image data generated by the CPU 21 are stored based on a timing control signal from the memory controller 23A. The video data and image data stored in the VRAM 23B are read based on the timing control signal from the memory controller 23A based on the internal synchronization of the computer 2 and displayed on the monitor 2B.
[0044]
In this case, the graphic display based on the image data becomes the graphic display for the GUI. Incidentally, the image data sent from the CPU 10 to the VRAM 23B is, for example, image data such as a window, a cursor, a scroll bar, or an icon indicating a device. The computer 2 obtains a graphic display for the GUI by displaying these plural types of image data on the monitor 2B.
[0045]
The HDD interface 24 is an interface block for communicating with a local hard disk drive (HDD) 24A provided in the computer 2. The HDD interface 24 and the hard disk drive 24A communicate with each other based on a SCSI (Small Computer System Interface) transmission format.
[0046]
An application program that is activated by the computer 2 is installed in the hard disk drive 24A. When the application program is executed, the hard disk drive 24A is read from the hard disk drive 24A and uploaded to the RAM 21B of the CPU 21. When this application program is terminated, various information (for example, file information) generated by the editing operation stored in the RAM 21B is downloaded to the hard disk via the hard disk drive 24A.
[0047]
The FDD interface 25 is an interface block for communicating with a floppy disk drive (FDD) 25A provided inside the computer 2. The FDD interface 25 and the floppy disk drive 25A communicate with each other based on the SCSI transmission format.
[0048]
The pointing device interface 26 is an interface block that receives information from the mouse 2D and keyboard 2C connected to the computer 2. The pointing device interface 26 receives the detection information of the two-dimensional rotary encoder provided on the mouse 2D and the click information of the left and right buttons provided on the mouse 2D from the mouse 2D, and decodes the received information. And sent to the CPU 21. Similarly, the pointing device interface 26 receives input information from a button provided on the keyboard 2C, decodes the received input information, and sends it to the CPU 21. As a result, the CPU 21 can recognize which command button of the GUI displayed on the monitor 2B has been instructed, can recognize various data input from the keyboard 2C, and can perform control corresponding thereto. .
[0049]
The external interface 27 is a block for communicating with the editing processing device 3 connected to the outside of the computer 2. The external interface 27 has a driver that converts various control commands such as a reproduction command and a recording command generated by the CPU 21 into data of a predetermined communication protocol, and a control signal S1 indicating the control command is transmitted via the driver. It is sent to the edit processing device 3.
[0050]
(3) Configuration of editing processing device
In this section, the configuration of the editing processing apparatus 3 will be described. As shown in FIG. 3, the editing processing apparatus 3 is roughly divided into a system control unit 3A, a matrix switcher unit 3B, an image processing unit 3C, and an audio processing unit 3D. The system control unit 3A receives the control signal S1 sent from the computer 2 and the control signals S3 and S4 sent from the dedicated controllers 4 and 5, and the operation of each block based on the control signal S1, S3 or S4. To control.
[0051]
Specifically, the system control unit 3A controls the operations of the matrix switcher unit 3B, the image processing unit 3C, and the audio processing unit 3D via the control bus 3E, and sends a control signal S5, S6, S9, or S12. Then, the reproduction or recording operation of the daily server 6, the VTR 7 and the local storage 8 is controlled. Incidentally, the system control unit 3A also receives a reference time code (REF-TC) supplied from the outside and manages the time code.
[0052]
The matrix switch unit 3B has a plurality of input terminals and a plurality of output terminals, and is configured to connect a desired input terminal to a desired output terminal in accordance with control from the system control unit 3A. Of the video and audio signals read from each device (daily server 6, VTR 7 or local storage 8), a desired signal can be sent to the image processing unit 3C and the audio processing unit 3D, and the desired signal can be sent to the computer 2 or It can be sent to each device (VTR 7, local storage 8 or on-air buffer 9). Further, the video signal processed by the image processing unit 3C is sent to the computer 2, or the audio signal processed by the audio processing unit 3D is superimposed on the video signal to superimpose each device (VTR 7, local storage 8). Alternatively, it can be sent to the on-air buffer 9).
[0053]
The image processing unit 3C is a special image such as a transition effect (an effect such as wipe or page turn that switches from a background image to a foreground image) or an animation effect (mosaic or picture in picture). Is a block that applies special effects to the video signal, and extracts the video signal from the video and audio signals selected by the matrix switcher 3B, and applies the special effect to the video signal. Then, the video signal is output to the matrix switcher 3B.
[0054]
The audio processing unit 3D is a block for adjusting and synthesizing the level of the audio signal. After extracting the audio signal from the video and audio signal selected by the matrix switcher unit 3D, the audio processing unit 3D performs level adjustment on the audio signal. Or the audio signals are synthesized, and the resulting audio signal is output to the matrix switcher 3B or the speakers 11 and 12.
[0055]
Here, the configuration of each of these blocks will be specifically described below with reference to the drawings. As shown in FIG. 4, the system control unit 3 </ b> A includes a plurality of CPUs including a main CPU (M-CPU) 30, a communication CPU (C-CPU) 31, and device control CPUs (D-CPUs) 32 to 34. Composed. The main CPU 30 is a CPU for controlling the operation of each block by giving a control command to each block (that is, the matrix switch unit 3B, the image processing unit 3C, and the sound processing unit 3D) via the control bus 3E. .
[0056]
The communication CPU 31 receives a reference time code (REF-TC) generated by an external time code generator (not shown), or receives a control signal S1 from the computer 2, a dedicated controller 4, 5 is a communication CPU for receiving control signals S3 and S4 from 5. The device control CPUs 32 to 34 are CPUs for sending control signals S5, S6, S9 or S12 to each device (that is, the daily server 6, the VTR 7 and the local storage 8) to control the operation of each device. It is.
[0057]
Such a system control unit 3A receives the control signal S1, S3 or S4 by the communication CPU 31, and reproduces the control command indicated by the control signal S1, S3 or S4 by the communication CPU 31. This control command is transferred to the main CPU 30 via the bus 35 in the system control unit 3A. The main CPU 30 analyzes this control command, and if device control is necessary, sends the control command to the corresponding device control CPU 32, 33 or 34, and operates the device via the device control CPU 32, 33 or 34. If the control of the matrix switch unit 3B, the image processing unit 3C or the audio processing unit 3D is necessary, a control command is sent to the corresponding block via the control bus 3E to control the operation of the block.
[0058]
Incidentally, the communication CPU 31 has a communication driver corresponding to the external interface 27 of the computer 2 inside, and receives the control signal S1 sent from the computer 2 by the driver. Has been made. The device control CPUs 32 to 34 have an RS-422 standard driver therein, and the driver sends out an RS-422 standard control signal S5, S6, S9 or S12 to each device. ing.
[0059]
Next, the matrix switcher 3B will be described with reference to FIG. As shown in FIG. 5, the matrix switch unit 3B is roughly divided into a control circuit 40, a matrix switch block 41, and a format conversion block 42. The control circuit 40 is a circuit that controls the entire matrix switcher 3B. The control circuit 40 generates control signals S20 and S21 based on a control command received via the control bus 3E, and each of the control signals S20 and S21 is a matrix. It outputs to the switch block 41 and the format conversion block 42 to control its operation.
[0060]
The matrix switch block 41 includes a plurality of input lines connected to the input terminals IN1 to IN11 and a plurality of output lines connected to the output terminals OUT1 to OUT13, respectively, arranged in a grid pattern. The input line and the output line can be connected at a cross point (indicated by x in the figure) where the output line intersects. For this reason, if the matrix switch block 41 connects the input line and the output line at a desired cross point based on the control signal S20 supplied from the control circuit 40, the desired value input to the input terminals IN1 to IN11. Signals can be output to desired output terminals OUT1 to OUT13.
[0061]
Incidentally, in this matrix switch unit 3B, the video and audio signals read from the devices of the daily server 6, VTR 7 and local storage 8 are respectively input to the input terminals IN1 to IN8 (however, In the example of FIG. 5, video and audio signals S7, S8, S10, S13, and S14 are input to the input terminals IN1 to IN5, and the input terminals IN5 to IN8 are empty terminals). Video signals S31 and S32 that have been subjected to image processing by the image processing unit 3C are input to the input terminals IN9 and IN10, respectively, and audio signals that have been subjected to signal processing by the audio processing unit 3D are input to the input terminal IN11. The signal S33 is input.
[0062]
In this matrix switch section 3B, the output terminal OUT1 is assigned as a terminal for outputting the video and audio signal S15 to the local storage 8, and the output terminal OUT2 is a terminal for outputting the video and audio signal S11 to the VTR 7. The output terminal OUT3 is assigned as a terminal for outputting the video and audio signals S16 to the on-air buffer 9, and the output terminals OUT1 to OUT3 are assigned as program output terminals, respectively. The output terminal OUT4 is assigned as a preview output terminal for outputting the video signal S19 to the preview-only monitor 13, and the output terminal OUT5 is a capture output terminal for outputting the video signal S2 to the computer 2. Assigned as. Further, the output terminals OUT6 to OUT10 are assigned as terminals for outputting video and audio signals S23 to S27 to the image processing unit 3C, and the output terminals OUT11 to OUT13 output video and audio signals S28 to S30 to the audio processing unit 3D. Assigned as a terminal.
[0063]
The format conversion block 42 is a circuit block that converts signals output to the output terminals OUT1 to OUT5 into SDI standard signals based on the control signal S21 supplied from the control circuit 40, and outputs the signals to the output terminals OUT1 to OUT3. An output processor 43 and an audio combiner 44 for format conversion of the signal, an output processor 45 for format conversion of the signal output to the output terminal OUT4, and an output processor 46 for format conversion of the signal output to the output terminal OUT5. And have.
[0064]
When the output processor 43 outputs the video signal image-processed by the image processing unit 3C (that is, the video signal S31 or S32 input to the input terminal IN9 or IN10), the output processor 43 outputs the video signal S31 or S32 to the SDI. Convert to standard video signal. When the audio combiner 44 outputs an embedded audio signal processed by the audio processing unit 3D (that is, the audio signal S33 input to the input terminal IN11), the audio standard 44 is output from the output processor 43. The embedded audio signal S33 is superimposed on the signal.
[0065]
As a result, the video signals S31 and S32 processed by the image processing unit 3C and the audio signal S33 processed by the audio processing unit 3D are sent to the local storage 8, VTR 7 or on-air buffer 9 as SDI standard signals. obtain. Incidentally, when the video and audio signals input to the input terminals IN1 to IN8 are output to the output terminals OUT1 to OUT3, since the video and audio signals are output from each device according to the SDI standard, the output processor. 43 and the audio combiner 44 do not perform any processing and output the input video and audio signals as they are to the output terminals OUT1 to OUT3.
[0066]
Similarly, when the output processors 45 and 46 output the video signal S31 or S32 image-processed by the image processing unit 3C to the output terminal OUT4 or OUT5, respectively, the video signal S31 or S32 conforms to the SDI standard. Convert to video signal. Thus, the video signal S31 or S32 processed by the image processing unit 3C can be sent to the preview-only monitor 13 or the computer 2 as a SDI standard signal. Incidentally, when the output processors 45 and 46 output the video and audio signals input to the input terminals IN1 to IN8 to the output terminals OUT4 and OUT5, the output processors 45 and 46 do not process the video and audio signals at all. Output to the output terminals OUT4 and OUT5.
[0067]
Next, the image processing unit 3C will be described with reference to FIG. As shown in FIG. 6, the image processing unit 3C is roughly divided into a control circuit 50, a demultiplexer block 51, a switcher block 52, a special effect block 53, and a mixer block 54. The control circuit 50 is a circuit that controls the entire image processing unit 3C, generates control signals S40, S41, S42, and S43 based on a control command received via the control bus 3E, and controls the control signals S40 and S41. , S42, and S43 are output to the demultiplexer block 51, the switch block 52, the special effect block 53, and the mixer block 54, respectively, to control their operations.
[0068]
As a result, the image processing unit 3C performs image processing on the video signals (S23 to S27) supplied from the matrix switcher unit 3B. By the way, image processing here refers to animation effects that apply a special effect to the source video signal, or insert a video signal with a special effect into the background video signal, or from the background video signal to the foreground. This is a transition effect that switches video to a video signal.
[0069]
The demultiplexer block 51 is a block for extracting a video signal or a key signal from the video and audio signals S23 to S27 sent in the signal format of the SDI standard. The demultiplexer block 51 is composed of five demultiplexer circuits 51A to 51E for extracting signals from the input video and audio signals S23 to S27, respectively. The demultiplexer circuit 51A is a circuit that extracts a key signal from the payload portion of each packet forming the video and audio signal S23, and performs extraction based on the synchronization signal and header information arranged at the head of the key signal. .
[0070]
The demultiplexer circuit 51B is a circuit that extracts a video signal from the payload portion of each packet forming the video and audio signal S24, and performs extraction based on the synchronization signal and header information arranged at the head of the video signal. Do. Similarly, the demultiplexer circuit 51C extracts the key signal from the video and audio signal S25, the demultiplexer circuit 51D extracts the video signal from the video and audio signal S26, and the demultiplexer circuit 51E receives the video signal from the video and audio signal S27. To extract.
[0071]
The switch block 52 is a block that performs processing for the transition effect on the extracted key signal and video signal, and includes a wipe signal generator 52A, 52B, key signal processing circuits 52C, 52D, and a video signal. It consists of processing circuits 52E and 52F. The wipe signal generator 52A generates a wipe signal corresponding to the transition effect designated by the operator based on the control signal S41 from the control circuit 50, and uses the wipe signal as a key signal processing circuit 52C and a video signal processing circuit 52E. To send.
[0072]
The key signal processing circuit 52C converts the key signal supplied from the demultiplexer circuit 51A based on the supplied wipe signal so as to correspond to the wipe signal (or converts the key signal to the wipe signal based on the supplied wipe signal. A corresponding desired key signal is newly generated), and the resulting key signal is sent to a mixer block 54 described later. Further, the video signal processing circuit 52E converts the video signal supplied from the demultiplexer circuit 51B based on the supplied wipe signal so as to correspond to the wipe signal, and the resulting video signal is a mixer block 54 described later. To send.
[0073]
Similarly, the wipe signal generator 52B generates a wipe signal corresponding to the transition effect designated by the operator based on the control signal S41 from the control circuit 50, and uses the wipe signal as the key signal processing circuit 52D and the video signal. The data is sent to the processing circuit 52F. The key signal processing circuit 52D converts the key signal supplied from the demultiplexer circuit 51C based on the supplied wipe signal so as to correspond to the wipe signal (or converts the key signal to the wipe signal based on the supplied wipe signal. A corresponding desired key signal is newly generated), and the resulting key signal is sent to a special effect block 53 described later. The video signal processing circuit 52F converts the video signal supplied from the demultiplexer circuit 51D based on the supplied wipe signal so as to correspond to the wipe signal, and converts the resulting video signal into a special effect block described later. 53.
[0074]
The special effect block 53 three-dimensionally converts the key signal output from the key signal processing circuit 52D and the video signal output from the video signal processing circuit 52F based on the control signal S42 supplied from the control circuit 50. The block includes a three-dimensional address generation circuit 53A, frame memories 53B and 53C, and interpolation circuits 53D and 53E. Based on the control signal S42, the three-dimensional address generation circuit 53A generates a conversion address for performing three-dimensional image conversion specified by the operator, and the conversion address is used as the frame memories 53B and 53C and interpolation circuits 53D and 53E. Output to.
[0075]
The frame memory 53B sequentially stores the key signals supplied from the key signal processing circuit 52D in the internal memory area, and reads out the stored key signals based on the conversion address, thereby 3 A two-dimensional image conversion is performed, and a key signal obtained as a result is sent to the interpolation circuit 53D. Similarly, the frame memory 53B sequentially stores the video signal supplied from the video signal processing circuit 52F in the internal memory area, and reads out the stored video signal based on the conversion address, thereby converting the video signal into the video signal. On the other hand, three-dimensional image conversion is performed, and a video signal obtained as a result is sent to the interpolation circuit 53E.
[0076]
The interpolation circuit 53D is a circuit that performs an interpolation process on the key signal that has been subjected to the three-dimensional conversion process, and spatially interpolates the pixels of the key signal based on the conversion address, and the key signal obtained as a result will be described later. Send to mixer block 54. Similarly, the interpolation circuit 53E is a circuit that performs interpolation processing on a video signal that has been subjected to three-dimensional conversion processing, and spatially interpolates the pixels of the video signal based on the conversion address, and the resulting video signal Is sent to a mixer block 54 to be described later.
[0077]
The mixer block 54 is a block for synthesizing a video signal in accordance with an instruction by the control signal S43, and is composed of two mixing circuits 54A and 54B. The mixer circuit 54A, based on the key signal output from the special effect block 53, the video signal converted by the special effect block 53 and the video signal as the background video signal output from the demultiplexer circuit 51E. Are combined to generate a video signal S31. Also, the mixer circuit 54B combines the video signal output from the switch block 52 and the video signal S31 output from the mixer circuit 54A based on the key signal output from the switch block 52 to generate a video signal. S32 is generated. The video signals S31 and S32 generated in this way are sent to the matrix switcher 3B as described above.
[0078]
Incidentally, in the case of performing a transition effect that simply switches between two images, the video signal output from the demultiplexer circuit 51E is input as a background video signal to the mix circuit 54B via the mix circuit 54A. The video signal output from the video signal processing circuit 52E is input to the mixing circuit 54B as a foreground video signal, and the two video signals are combined based on the key signal output from the key signal processing circuit 52C. As a result, a video signal S32 for switching from the background video signal to the foreground video signal is generated.
[0079]
When performing a transition effect with image conversion such as a page turn, the video signal output from the demultiplexer circuit 51E is input to the mixing circuit 54A as a background video signal and from the video signal processing circuit 52F. The output video signal is converted into a foreground video signal through the special effect block 53 and then input to the mixing circuit 54A. The two video signals are based on the key signals processed through the special effect block 53. To synthesize. As a result, a video signal S31 for switching from the background video signal to the foreground video signal so as to turn the page is generated.
[0080]
When performing an animation effect such as a picture-in-picture, the video signal output from the demultiplexer circuit 51E is input to the mixing circuit 54A as a background video signal and output from the video signal processing circuit 52F. The converted video signal is converted into an insert material through the special effect block 53 and then input to the mixing circuit 54A, and the two video signals are synthesized based on the key signal processed through the special effect block 53. . As a result, a picture-in-picture video signal S31 in which an insertion material is inserted into the background video signal is generated.
[0081]
Next, the voice processing unit 3D will be described with reference to FIG. As shown in FIG. 7, the audio processing unit 3D is roughly divided into a control circuit 55, an input signal processing block 56, an auxiliary input signal processing block 57, a mixer block 58, and an output signal processing block 59. The control circuit 55 is a circuit that controls the entire sound processing unit 3D, generates control signals S45, S46, S47, and S48 based on a control command received via the control bus 3E, and controls the control signals S45 and S46. , S47 and S48 are output to the input signal processing block 56, the auxiliary input signal processing block 57, the mixer block 58, and the output signal processing block 59, respectively, to control their operations. As a result, the audio processing unit 3D performs audio processing on the audio signals (S28 to S30) supplied from the matrix switcher 3B. Incidentally, the audio processing referred to here is level adjustment and synthesis of the audio signal.
[0082]
The input signal processing block 56 extracts the audio signal from the video and audio signals S28 to S30 sent in parallel with the signal format of the SDI standard, and processes the audio signal in the signal processing unit (DSP unit). This block is converted into a DSP format audio signal and sent. The input signal processing block 56 has separators 56A to 56C as signal separation circuits. The separators 56A to 56C are circuits for extracting DSP format audio signals from the parallelized SDI video and audio signals S28 to S30, respectively. That is, the separators 56A to 56C extract the embedded audio signal from the input video and audio signals S28 to S30, and send the serialized audio signals to the mixer block 58, respectively.
[0083]
The auxiliary input signal processing block 57 is a block for converting an audio signal of AES / EBU (Audio Engineering Society / European Broadcasting Union) format inputted from the outside into an audio signal of the DSP format. The auxiliary input signal processing block 57 includes sampling rate converters 57A to 57D for rate conversion and decoders 57E to 57H as format conversion circuits. In the sampling rate converters 57A to 57D, different sampling rates of the supplied AES / EBU format audio signal are converted into predetermined sampling rates in the audio processing unit 3D. The audio signal whose sampling rate has been converted is sent to the decoders 57E to 57H. Each of the decoders 57E to 57H is a circuit that performs format conversion of the audio signal. The decoders 57E to 57H convert the input AES / EBU format audio signal into a DSP format audio signal, respectively, and the resulting audio signal is supplied to the mixer block 58, respectively. Send it out.
[0084]
The mixer block 58 is a block that adjusts the level of the audio signal and synthesizes the signal. The dedicated block 5 determines the signal levels of the variable resistance circuits 58A to 58N, the addition circuits 58O and 58P, and the variable resistance circuits 58A to 58N. Meter data generation circuit 58Q for transmission to The audio signal supplied from the input signal processing block 56 and the audio signal supplied from the auxiliary input signal processing block 57 are separated into a right component and a left component, respectively, and then variable resistance circuits 58A to 58G and variable resistance circuits 58H to 58N. Is input. The resistance values of the variable resistance circuits 58A to 58G and 58H to 58N are changed in accordance with the operation of the GUI audio off-adapter displayed on the monitor 2B of the computer 2 or the audio off-adapter provided in the dedicated controller 5. Thus, the level of the input audio signal is adjusted to the signal level designated by the operator.
[0085]
The audio signals whose levels are adjusted by the variable resistance circuits 58A to 58G are respectively input to the adding circuit 58O, added here, and then sent to the output signal processing block 59. Similarly, the audio signals whose levels are adjusted by the variable resistance circuits 58H to 58N are respectively input to the adding circuit 58P, added here, and then sent to the output signal processing block 59. The meter data generation circuit 58Q converts the signal level at this time into data so as to directly control the digital meter on the panel of the dedicated controller 5 described later. The converted data is sent to the dedicated controller 5.
[0086]
The output signal processing block 59 is a block for converting the audio signal of the DSP format to be output into an embedded audio signal obtained by parallelizing the signal format of the SDI standard. This output signal processing block 59 has an embedded circuit 59A as a signal synthesis circuit and encoders 59B and 59C as format conversion circuits. The embedded circuit 59A is a circuit that converts the audio signal into a predetermined signal format so that the audio signal can be superimposed on the SDI video signal by the combiner 44 of the matrix switch unit 3B, and is supplied from the adder circuits 58O and 58P. After the serial audio signal is synthesized, the signal is converted into a predetermined signal format, that is, a parallel embedded audio signal. The embedded audio signal S33 obtained by this processing is sent to the combiner 44 of the matrix switcher 3B as described above.
[0087]
The encoder 59B is a circuit for converting the audio signal of the DSP format into the audio signal of the AES / EBU format. The encoder 59B converts the audio signal output from the adder circuit 58O into the AES / EBU format audio signal S17, for audio confirmation To the speaker 11 (see FIG. 1). Similarly, the encoder 59C is a circuit for converting the audio signal of the DSP format into the audio signal of the AES / EBU format. The encoder 59C converts the audio signal output from the adding circuit 58P into the audio signal S18 of the AES / EBU format. The sound is sent to the speaker 12 for voice confirmation (see FIG. 1).
[0088]
(4) Configuration of local storage
Next, in this section, the local storage 8 will be described as data storage means connected to the editing processing device 3. As shown in FIG. 8, the local storage 8 includes a data input / output block 60 as an input / output interface, a system control block 61 for controlling the operation of the entire local storage 8, and a disk array block for storing video data. 62 and a disk array block 63 for storing audio data.
[0089]
The data input / output block 60 has a configuration of one input channel and two output channels. Based on the control signal S60 from the system control block 61, the data input / output block 60 stores data in the video and audio signal S15 supplied from the editing processing device 3. Prior to this, predetermined signal processing is performed, and data read from the disk array blocks 62 and 63 are subjected to predetermined signal processing and output as video and audio signals S13 and S14.
[0090]
More specifically, first, the video and audio signal S15 supplied from the editing processing device 3 are input to the encoder 60A. The encoder 60A extracts the video signal S61 and the audio signal S62 from the SDI standard video and audio signal S15, outputs the video signal S61 to the video compression circuit 60B, and outputs the audio signal S62 to the audio compression circuit 60J. The video compression circuit 60B compresses the video signal S61 according to the MPEG standard with a compression ratio of 1/10, and stores the compressed video data in the buffer memory 60C. Similarly, the audio compression circuit 60J compresses the audio signal S62 using a predetermined audio compression method, and stores the compressed audio data in the buffer memory 60K. The video data and audio data stored in the buffer memories 60C and 60K are sequentially read under the control of the system control block 61, and are recorded in the video data disk array block 62 and the audio disk array block 63, respectively. .
[0091]
On the other hand, the video data read from the disk array block 62 as the video data of the first reproduction channel is sequentially stored in the buffer memory 60F under the control of the system control block 61. Similarly, the audio data read from the disk array block 63 as the audio data of the first reproduction channel is sequentially stored in the buffer memory 60M under the control of the system control block 61. The first video decompression circuit 60F reads from the buffer memory 60F video data compressed by the MPEG standard with a compression ratio of 1/10, decompresses the video data, and then sends the video data S63 to the first decoder 60D. Output.
[0092]
Similarly, the first audio decompression circuit 60L reads the compressed audio data from the buffer memory 60M, decompresses the audio data, and then outputs the audio data S64 to the first decoder 60D. The first decoder 60D superimposes the audio data S64 on the video data S63 based on the SDI standard format. As a result, the reproduced first channel video data read from the disk array block 62 and the reproduced first channel audio data read from the disk array block 63 can be transmitted as SDI standard video and audio signals S13.
[0093]
Similarly, the video data read from the disk array block 62 as the playback second channel video data is sequentially stored in the buffer memory 60I under the control of the system control block 61. Also, the audio data read from the disk array block 63 as the audio data of the second playback channel is sequentially stored in the buffer memory 60P under the control of the system control block 61. The second video decompression circuit 60H reads from the buffer memory 60I video data compressed by the MPEG standard with a compression ratio of 1/10, decompresses the video data, and then sends the video data S65 to the second decoder 60G. Output.
[0094]
Similarly, the second audio decompression circuit 60N also reads the compressed audio data from the buffer memory 60P, decompresses the audio data, and then outputs the audio data S66 to the second decoder 60G. The second decoder 60G superimposes the audio data S66 on the video data S65 based on the SDI standard format. As a result, the playback second channel video data read from the disk array block 62 and the playback second channel audio data read from the disk array block 63 can be transmitted as SDI standard video and audio signals S14.
[0095]
The system control block 61 is a block for controlling the entire local storage 8. The system control block 61 is a CPU 61A, DMA controllers (Direct Memory Access controllers) 61B and 61C, SCSI protocol controllers 61D and 61E, and an input interface for the control signal S12. 61F. The CPU 61A constitutes a control circuit which is the central existence of the system control block 61, and receives the control signal S12 sent from the editing processing apparatus 3 by the RS-422 communication protocol via the input interface 61F. Based on the control command indicated by the control signal S12, the operations of the DMA controllers 61B and 61C and the SCSI protocol controllers 61D and 61E are controlled.
[0096]
In the embodiment of the present invention described above, the following two processes are performed based on the configuration of the matrix switcher unit 3B described with reference to FIG. 5 and the operations of the output processor 43 and the audio combiner 44. Is possible. First, a normal editing process will be described with reference to FIG. In FIG. 9, as an example of normal editing processing, a signal path in the case of editing processing of S10 input from the VTR 7 is indicated by a bold line. S10 is sent to the image processing unit 3C and the audio processing unit 3D by the matrix switcher unit 3B. Outputs S31 and S32 of the image processing unit 3C are once sent to the matrix switcher unit 3B, and then sent to the output processor 43 by the matrix switcher unit 3B.
[0097]
On the other hand, the output S33 of the audio processing unit 3D is sent to the audio combiner 44. As described above with reference to FIG. 5, the audio combiner 44 superimposes the signal S33 on the output of the output processor 43 when the signal S33 is input. Therefore, an SDI standard signal in which the output S33 of the audio processing unit 3D is superimposed on the outputs S31 and S32 of the image processing unit 3C can be sent to the local storage 8, the VTR 7, or the on-air buffer 9.
[0098]
Next, processing for performing editing processing and recording in the local storage 8 in parallel will be described with reference to FIG. In FIG. 10, as an example of such processing, the editing processing for the signal S10 input from the VTR 7 and the processing for recording the signal S7 or S8 input from the daily server 6 in the local storage 8 are performed in parallel. The signal path is indicated by a bold line. The signal S10 is sent to the image processing unit 3C and the audio processing unit 3D by the matrix switcher unit 3B. Outputs S31 and S32 of the image processing unit 3C are once sent to the matrix switcher unit 3B, and then sent to the output processor 45 or 46 by the matrix switcher unit 3B. Then, after being processed by the output processor 45 or 46, it is sent to the monitor 13 or the computer 2 dedicated to the preview. In this way, the editing process on the signal S10 by the image processing unit 3C can be performed.
[0099]
In this case, the output of the audio processing unit 3D is not sent to the audio combiner 44. For this reason, since the audio processing unit 3D is actually opened, even if the setting for input / output of the audio processing unit 3D such as some level control is changed, the signal S7 or S8 is transmitted to the local storage 8. This does not affect the processing described later.
[0100]
On the other hand, the signal S7 or S8 input from the daily server 6 is sent to the output processor 43 by the matrix switcher unit 3B. As described above, since the signals S7 and S8 are output from the daily server 6 according to the SDI standard, the output processor 43 does not perform any processing and outputs the input signal to the audio combiner 44 as it is.
[0101]
Further, as described above, since the output of the audio processing unit 3D is not sent to the audio combiner 44, the audio combiner 44 uses the signals input from the output processor 43 as they are as output terminals OUT1 to OUT3 (see FIG. 5). Output to. Among these, the terminal OUT1 is assigned as a terminal for outputting video and audio signals to the local storage 8, so that the signal S7 or S8 inputted from the daily server 6 can be directly taken into the local storage 8. Become.
[0102]
In this way, the editing process for the signal S10 input from the VTR 7 and the process for recording the signal S7 or S8 input from the daily server 6 in the local storage 8 can be performed in parallel.
[0103]
In such a process, the edit process is generally referred to as a process in the foreground. On the other hand, processing performed in parallel with editing processing is generally referred to as background processing. The above description with reference to FIG. 10 is an editing process for the signal S10 input from the VTR 7 in the foreground processing, and the signal S7 or S8 input from the daily server 6 is processed in the background in the local storage. 8 relates to the case of the process of recording in No. 8.
[0104]
Another signal may be the object of editing processing in the foreground and the object of processing recorded in the background. A desired processing target can be selected by switching the cross point in the matrix switcher 3B.
[0105]
【The invention's effect】
As described above, according to the present invention, in the nonlinear editing apparatus having a local storage, the matrix processing unit separates the editing processing path and the signal system path for sending a signal to be recorded to the local storage. Is. For this reason, it is possible to perform recording in the local storage in the background in parallel with the editing process in the foreground.
[0106]
Therefore, the editing process can be performed even during the recording period to the local storage, so that the operation efficiency of the entire editing machine can be improved.
[0107]
Further, since the present invention has the same input / output as the conventional editing apparatus, it can be incorporated into an existing editing system.
[Brief description of the drawings]
FIG. 1 is an overall configuration of an example of an editing apparatus to which the present invention is applied.
FIG. 2 is a schematic diagram of an internal configuration of an example of a computer according to the present invention.
FIG. 3 is an overall configuration of an example of an editing processing apparatus to which the present invention is applied.
FIG. 4 is a configuration example of a system control unit according to the present invention.
FIG. 5 shows an example of the configuration of a matrix switcher section according to the present invention.
FIG. 6 is a configuration of an example of an image processing unit according to the present invention.
FIG. 7 shows a configuration of an example of an audio processing unit according to the present invention.
FIG. 8 is an example of a local storage according to the present invention.
FIG. 9 is a schematic diagram for explaining a normal editing process according to the present invention.
FIG. 10 is a schematic diagram for explaining a process of recording in parallel with an editing process according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Editing apparatus, 2 ... Computer, 3 ... Editing processing apparatus, 4, 5 ... Dedicated controller, 6 ... Daily server, 7 ... VTR, 8 ... Local storage, 9 ... On-air buffer, 10 ... LAN, 11, 12 ... Speaker, 13 ... Monitor

Claims

In a non-linear editing apparatus having a recording means for recording a predetermined signal,
An editing processing path for synthesizing and outputting signals sent from the means for processing the video signal and the means for processing the audio signal, and a processing path for sending the predetermined signal to the recording means A non-linear editing apparatus having a matrix block unit for separation.

In claim 1,
The recording means is
Non-linear editing device characterized by being a hard disk drive.

In claim 1,
The predetermined signal is
Non-linear editing device characterized by being an embedded audio serial digital interface signal.

In claim 1,
The predetermined signal is
A non-linear editing apparatus characterized by being a signal that can be subjected to editing processing.

In a nonlinear editing method having a recording step of recording a predetermined signal,
Matrix by performing a processing to a step and an audio signal for processing on the video signal, and the editing processing step of the signals sent respectively synthesized and output, and a processing step of transmitting said predetermined signal to said recording step A non-linear editing method characterized by separation by a block part .