JP3899966B2 - ディジタル信号受信装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
ベースバンドディジタル変調信号を復調する装置にあって、シンボル速度のＭ倍（Ｍ：２以上の偶数）でオーバーサンプリングした後に、ディジタルフィルタリングを行う有限インパルスレスポンス（以後、ＦＩＲ）フィルタを有するディジタル信号受信装置、特に無線通信用受信装置のベースバンド信号処理部分に関する。
【０００２】
【従来の技術】
従来、図１５に示すように、ベースバンドディジタル変調信号を復調するディジタル信号受信装置としてシンボル速度のＭ倍でオーバーサンプリングするＡ／Ｄ変換部１５０１、ディジタルフィルタリングを行うＦＩＲフィルタ部１５０２、フィルタリングした信号から最適な位相を判定する最適判定位相決定部１５０３、信号の判定を行う判定部１５０４から構成が用いられていた。図１５では、最適判定位相決定部１５０３での判定位相が最適な位相からずれている場合には受信性能が劣化してしまうため、通常、この劣化を小さくするためにオーバーサンプリング数を大きくすることで対応していた。
【０００３】
図１６には１６ＱＡＭを復調する場合の劣化の様子をシミュレーション結果として示している。図１６から明らかなようにオーバーサンプリング数が８の場合にはＢＥＲ＝において約１．５ｄＢ程度劣化してしまうが、オーバーサンプリング数を１６とすれば約０．５ｄＢ程度に抑えることが可能となることがわかる。しかしながら、このように受信性能の劣化を防ぐためにオーバーサンプリング数を上げると高速シンボル速度の信号に対してはデバイスに要求される動作速度が非常に高速となってしまうため、Ａ／Ｄ変換器やディジタル信号処理デバイス等が高価になってしまう。
【０００４】
そこで、特開昭６０−７７５４２号公報に記載されているように、フィルタを並列に構成し、異なる位相に対応するタップ係数同士を分離して演算しておき、演算結果を多重化する構成を用いて要求される動作速度を低減する方法も公知である。一方、回路規模という点に着目すると、両方の技術とも同様の規模となる。すなわち、受信性能の劣化を抑えるためにオーバーサンプリング数またはフィルタの並列数を増加させると、その分回路規模が増大してしまう。
【０００５】
この回路規模縮小のための技術としては特許第１７２５４１３号公報のようにインパルス応答列の対称性を利用し、半分のインパルス列に対応する係数のみを記憶しておき、読み出す順番を変更することで回路規模を縮小する技術が知られている。この技術は積和演算器を一つだけ用いて演算する場合に限られる。すなわち、係数可変の乗算演算を行う必要があるため、係数固定の乗算演算の場合よりは高速に演算することができない。また、入力信号が帯域制限されていない信号であることを利用して回路規模を縮小する特許第２１００６０８号公報のような技術も公知である。この技術は帯域制限され熱雑音が加わった受信信号をフィルタリングすることには応用できない。このため、ディジタル受信装置のＦＩＲフィルタを高速に演算可能な係数固定の乗算器によって構成すると同時に、回路規模の大きな乗算器の数を少なくして受信装置の回路規模を縮小させることができなかった。
【０００６】
【発明が解決しようとする課題】
ベースバンドディジタル変調信号をＭ倍オーバーサンプリングする部と、前記オーバーサンプリングされた信号を入力としタップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を行うＦＩＲフィルタと、前記ＦＩＲフィルタ出力から最適な判定位相で判定する判定部と、前記最適な判定位相を決定する最適判定位相決定部とを有するディジタル信号受信装置であって、ＦＩＲフィルタを高速に演算可能な係数固定の乗算器によって構成すると同時に、回路規模の大きな乗算器の数を少なくして受信装置の回路規模を縮小するという課題がある。
【０００７】
本発明は以上のような問題を解決することを目的としている。
【０００８】
【課題を解決するための手段】
この課題を解決するために本発明は、ディジタル信号受信装置のＦＩＲフィルタの出力後段の判定部では、オーバーサンプリングした位相の中で最も受信性能の劣化の少ない位相のみを選択して判定するという性質を利用し、必要とされるオーバーサンプリング数の半分で受信信号をＡ／Ｄ変換して、後段のＦＩＲフィルタに入力する。ＦＩＲフィルタのタップ係数は、タップの中心で偶対象となるよう必要とされるオーバーサンプリング数でサンプルしたサンプル列から、一つおきに抜出したサンプル値とする。すなわち、予め決められたオーバーサンプリング数を実現するために必要なタップ係数の半分でフィルタを構成する。このフィルタは信号の遅延方向が可変となるように構成する。まず、順方向の遅延信号からディジタルフィルタリングした信号において受信性能の劣化が最も少ない最適識別位相Ｐ１および、その信頼度Ａ１を記憶し、次に逆方向の遅延信号からディジタルフィルタリングした信号から、同様に最適識別位相Ｐ２および、その信頼度Ａ２を求め、先に求めたＡ１とＡ２とを比較して信頼度の高い方の位相（Ａ１＞Ａ２ならばＰ１，Ａ１＜Ａ２ならばＰ２）を選択すると同時に、この位相を得ることのできる遅延方向で信号を判定部に入力し、最適な位相で信号を判定する。このような構成とすることで、最適識別位相を決定するために要する時間が従来の倍となるものの、同じ受信性能劣化に抑えるために要求されるＡ／Ｄ変換速度を半減し、さらに、必要とされる回路規模の大きな乗算器の数も半減させることができる。
【０００９】
【発明の実施の形態】
請求項１に記載の発明は、ベースバンドディジタル変調信号をＭ倍（Ｍ：２以上の偶数）オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号から最適な位相を示す信号と前記遅延方向可変有限インパルスレスポンスフィルタ部の信号方向を切替える信号を出力する最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号と前記最適判定位相決定部の最適な位相を示す出力信号から信号を判定する判定部とを有するディジタル信号受信装置に関するものであり、要求されるＡ／Ｄ変換器のサンプリング速度が従来方法の半分に低減し、高速かつ回路規模の小さいディジタル信号受信装置を実現できるという作用を有する。
【００１０】
請求項２に記載の発明は、最適判定位相決定部は、位相判定を行う信号を遅延検波する遅延検波部と、前記遅延検波部から前記位相判定を行う信号の変調成分を除去する変調成分除去部と、前記変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項１記載のディジタル信号受信装置に関するものであり、簡易な構成で短い系列の同期用信号から精度良く最適な判定位相を決定することができ、受信性能が向上するという作用を有する。
【００１１】
請求項３に記載の発明は、最適判定位相決定部は、位相判定を行う信号を遅延検波する遅延検波部と、前記遅延検波部から前記位相判定を行う信号の変調成分を除去する変調成分除去部と、前記変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項１記載のディジタル信号受信装置に関するものであり、順方向信号と逆方向信号の最大値を比較する必要がないため、より短い系列長の同期用信号で最適な判定位相を決定することができ、伝送効率の低下を抑えることができるという作用を有する。
【００１２】
請求項４に記載の発明は、最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相の隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の入力方向を切替える請求項３記載のディジタル信号受信装置に関するものであり、最適な判定位相を抽出できるフィルタ構成になるため、情報信号の判定は劣化が少なく、高性能な受信ができるという作用を有する。
【００１３】
請求項５に記載の発明は、最適判定位相決定部は、位相判定を行う信号が既知の変調信号の系列である場合に、遅延検波部の出力信号を各位相累積部に入力する請求項２ないし４のいずれか記載のディジタル信号受信装置に関するものであり、遅延検波後の信号が同じ信号点になるため、変調成分を除去する回路部が省略可能となり、周波数誤差に対する許容範囲も拡大し、受信性能が向上するという作用を有する。
【００１４】
請求項６に記載の発明は、ベースバンドディジタル変調信号をＭ／Ｌ倍オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号をＬ個に分岐するＬ分岐部と、前記Ｌ分岐部の出力信号を入力としタップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行うＬ個並列配置のＮタップの遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部のＬ個の出力信号から最適な判定位相を決定する多入力最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部のＬ個の出力信号と前記多入力最適判定位相決定部の出力信号から最適な判定位相の信号を選択する多入力選択部と、前記多入力選択部から信号を判定する判定部とを有する記載のディジタル信号受信装置に関するものであり、ＦＩＲフィルタへの入力をＬ分岐することで、Ａ／Ｄ変換器に要求されるサンプリング速度を１／Ｌに低減することができ、高速な入力信号に対しても処理が可能となるという作用を有する。
【００１５】
請求項７に記載の発明は、ベースバンドディジタル変調信号をＭ／Ｌ倍オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を２つの信号に多重分離化する１：２多重分離部と、前記１：２多重分離部の出力信号をそれぞれ２Ｌ個に分岐する４Ｌ分岐部と、前記４Ｌ分岐部の４Ｌ個の出力信号からＬ個の信号を前記Ａ／Ｄ変換部のサンプリング周期の２周期分遅延させるＬ個の遅延部と、前記４Ｌ分岐部と前記遅延部の出力信号を入力するタップ係数が２Ｌ種類であるＮ／２タップの遅延方向可変有限インパルスレスポンスフィルタ部を４Ｌ個並列に配置したタップ係数が偶対称であるＮタップ（Ｎ：自然数かつ偶数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う４Ｌ並列配置のＮ／２タップの遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号を加算する２Ｌ個の加算部と、前記加算部の２Ｌ個の出力信号から最適な位相判定を決定する多入力最適位相判定決定部と、前記多入力最適位相判定決定部の出力信号と、２Ｌ個の前記加算部の出力信号から最適な位相の信号を選択する多入力選択部と前記多入力選択部から信号を判定する判定部とを有するディジタル信号受信装置に関するものであり、Ａ／Ｄ変換器のサンプリング速度をシンボル速度の２倍とすれば、後段の回路の動作速度をシンボル速度にまで低減することも可能となるうえ、２Ｌ倍でオーバーサンプリングした場合と同じ判定精度を得ることができ、高速な演算処理を小さい回路規模で実現することが可能となるという作用を有する。
【００１６】
請求項８に記載の発明は、多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号を遅延検波するＬ個若しくは２Ｌ個の遅延検波部と、前記遅延検波部の出力信号から変調成分を除去するＬ個若しくは２Ｌ個の変調成分除去部と、前記変調成分除去部のＬ個若しくは２Ｌ個の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された最適位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される最適位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項６又は７記載のディジタル信号受信装置に関するものであり、複数の入力に対応した簡易な構成で短い系列の同期用信号から精度良く最適な判定位相を決定することができ、受信性能が向上するという作用を有する。
【００１７】
請求項９に記載の発明は、多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号を遅延検波するＬ個若しくは２Ｌ個の遅延検波部と、前記遅延検波部の出力信号から変調成分を除去するＬ個若しくは２Ｌ個の変調成分除去部と、前記変調成分除去部のＬ個若しくは２Ｌ個の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項６又は７記載のディジタル信号受信装置に関するものであり、複数の入力に対応し、順方向信号と逆方向信号の最大値を比較する必要がないため、より短い系列長の同期用信号で最適な判定位相を決定することができ、伝送効率の低下を抑えることができるという作用を有する。
【００１８】
請求項１０に記載の発明は、多入力最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相に隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の入力方向を切替える請求項９記載のディジタル信号受信装置に関するものであり、複数の入力に対応し、最適な判定位相を抽出できるフィルタ構成になるため、情報信号の判定は劣化が少なく、高性能な受信ができるという作用を有する。
【００１９】
請求項１１に記載の発明は、多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号が既知の変調信号の系列である場合に、遅延検波部の出力信号を各位相累積部に入力する請求項８ないし１０のいずれか記載のディジタル信号受信装置に関するものであり、複数の入力に対応し、遅延検波後の信号が同じ信号点になるため、変調成分を除去する回路部が省略可能となり、周波数誤差に対する許容範囲も拡大し、受信性能が向上するという作用を有する。
【００２０】
請求項１２に記載の発明は、入力信号が同相成分と直交成分であり、２つのＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う２系統の遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の２つの出力信号を入力し、最適な位相判定を行う２系統入力最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号と前記２系統入力最適判定位相決定部の出力信号から信号を判定する２系統入力判定部とを有するディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対しても、高性能な受信性能を実現できるという作用を有する。
【００２１】
請求項１３に記載の発明は、入力信号がＩＦ（中間周波数帯）信号であり、前記ＩＦ信号を入力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、直行検波を行なうディジタル直交検波部と、前記ディジタル直交検波部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行い、同相および直交成分をフィルタリングする２系統の遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号から最適な位相判定を行う２系統入力最適判定位相決定部と、前記有限インパルスレスポンスフィルタ部の出力信号と前記２系統入力最適判定位相決定部の出力信号から信号判定を行う２系統入力判定部とを有するディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対して、ディジタル直交復調により直流オフセット成分や、直交誤差の少ない高性能な受信性能を実現できるという作用を有する。
【００２２】
請求項１４に記載の発明は、２系統入力最適判定位相決定部は、直交成分信号と同相成分信号を個別に遅延検波する２系統入力遅延検波部と、前記２系統入力遅延検波部の２つの出力信号から変調成分を除去する２系統入力変調成分除去部と、前記２系統入力変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された最適位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される最適位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項１２又は１３記載のディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対しても、簡易な構成で短い系列の同期用信号から精度良く最適な判定位相を決定することができ、受信性能が向上するという作用を有する。
【００２３】
請求項１５に記載の発明は、２系統入力最適判定位相決定部は、直交成分信号と同相成分信号を個別に遅延検波する２系統入力遅延検波部と、前記２系統入力遅延検波部の出力信号から変調成分を除去する２系統入力変調成分除去部と、前記２系統入力変調成分除去部の２つの出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項１２又は１３記載のディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対しても、順方向信号と逆方向信号の最大値を比較する必要がないため、より短い系列長の同期用信号で最適な判定位相を決定することができ、伝送効率の低下を抑えることができるという作用を有する。
【００２４】
請求項１６に記載の発明は、２系統入力最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相の隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の遅延方向を切替える請求項１５記載のディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対しても、最適な判定位相を抽出できるフィルタ構成になるため、情報信号の判定は劣化が少なく、高性能な受信ができるという作用を有する。
【００２５】
請求項１７に記載の発明は、２系統入力最適判定位相決定部は、直交成分信号と同相成分信号が既知の変調信号の系列である場合に、２系統入力遅延検波部の出力信号を各位相累積部に入力する請求項１４ないし１６のいずれか記載のディジタル信号受信装置に関するものであり、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対しても、遅延検波後の信号が同じ信号点になるため、変調成分を除去する回路部が省略可能となり、周波数誤差に対する許容範囲も拡大し、受信性能が向上するという作用を有する。
【００２６】
請求項１８に記載の発明は、遅延方向可変有限インパルスレスポンスフィルタ部は、Ａ／Ｄ変換部の出力信号を入力し、前記Ａ／Ｄ変換部の出力信号を順方向に遅延する（Ｎ−１）個の遅延素子から構成される順方向遅延部と、逆方向に遅延する（Ｎ−１）個の遅延素子から構成される逆方向遅延部と、前記順方向遅延部と前記逆方向遅延部の出力信号を最適判定位相決定部の出力により切り替えを行う切替部と、前記切替部からの出力信号にタップ係数を乗ずるＮ個のタップ係数乗算部と、前記タップ係数乗算部からの出力を全て加算する加算部とから構成される請求項１ないし６、８ないし１７のいずれか記載のディジタル信号受信装置に関するものであり、回路規模の大きい乗算部も従来の半分のＮ個であるため、高速かつ回路規模の小さいディジタル信号受信装置を実現できるという作用を有する。
【００２７】
請求項１９に記載の発明は、遅延方向可変有限インパルスレスポンスフィルタ部は、逆方向遅延部に入力するＡ／Ｄ変換部の出力信号を予め決められた時間遅延する信号遅延部と、前記信号遅延部の出力信号と前記Ａ／Ｄ変換部の出力信号を切替える遅延信号切替部とを有する請求項１８記載のディジタル信号受信装置に関するものであり、最適判定位相決定のための同期用信号として全く同じものを使用するため、多少回路規模が増大するものの、より高精度に最適判定位相を決定でき、受信性能が向上するという作用を有する。
【００２８】
請求項２０に記載の発明は、遅延方向可変有限インパルスレスポンスフィルタ部は、Ａ/Ｄ変換部の出力信号にタップ係数を乗ずるＮ個のタップ係数乗算部と、前記タップ係数乗算部の出力信号とＮ個の切替部の出力信号を加算するＮ個の加算部と、順方向遅延部の出力信号と逆方向遅延部の出力信号を最適判定位相決定部の出力信号により切替える切替部と、前記加算部の出力信号を順方向に遅延する（Ｎ−１）個の遅延素子から構成される順方向遅延部と、前記加算部の出力信号を逆方向に遅延する（Ｎ−１）個の遅延素子から構成される逆方向遅延部と、先頭のタップ係数に対応する前記加算部の出力信号と最後尾のタップ係数に対応する前記加算部の出力信号を前記最適判定位相決定部の出力信号により切替える信号方向切替部とを有する請求項１ないし６、８ないし１７のいずれか記載のディジタル信号受信装置に関するものであり、ＦＩＲフィルタを転置構成とすることができるため、直接型構成の場合に比べて高速な演算処理を小さい回路規模で実現することができるという作用を有する。
【００２９】
請求項２１に記載の発明は、遅延方向可変有限インパルスレスポンスフィルタ部の切替部は、予め決められた信号が繰り返す毎に信号の入力方向を切替える請求項１８又は２０記載のディジタル信号受信装置に関するものであり、情報信号の前に最適な位相を抽出できるフィルタ構成に切替えるため、情報信号の判定は劣化が少なく、高性能な受信ができるという作用を有する。
【００３０】
請求項２２に記載の発明は、Ａ／Ｄ変換部に入力される信号フォーマットは、情報信号と最適な位相決定に用いる同期用信号を交互に配置する請求項１ないし２１のいずれか記載のディジタル信号受信装置に関するものであり、最適判定位相決定に同期用信号を利用することで、高速に最適判定位相を決定することができるため、送受のクロック周波数誤差が大きい場合には定期的かつ、頻繁に挿入する必要のある同期用信号による伝送効率の低下を最低限に留めることができるという作用を有する。
【００３１】
請求項２３に記載の発明は、Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号をＨ回（Ｈ：自然数）繰り返す請求項２２記載のディジタル信号受信装置に関するものであり、同じ系列の同期用信号によって最適判定位相を決定するため高精度に最適判定位相を決定できるため、受信性能が向上するという作用を有する。
【００３２】
請求項２４に記載の発明は、Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号の送信後に前記同期用信号と同一時間経過後に情報信号とする請求項２２又は２３記載のディジタル信号受信装置に関するものであり、切替部により選択される信号を生成する回路部の動作を休止することが可能となり、消費電力の低下という作用を有する。
【００３３】
請求項２５に記載の発明は、Ａ／Ｄ変換部に入力される信号フォーマットは、切替部が信号を切替える間はヌル信号とする請求項２２ないし２４のいずれか記載のディジタル信号受信装置に関するものであり、フィルタの構成が変化することによる劣化を防ぐことができ、受信性能の向上につながるという作用を有する。
【００３４】
請求項２６に記載の発明は、Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号が既知の変調信号であって、信号間距離が最大となる点である請求項２２ないし２５のいずれか記載のディジタル信号受信装置に関するものであり、本発明の前段に設けられる無線復調部で生じる熱雑音や周波数誤差の影響を受けにくく、最適な判定位相を精度良く決定することができ、高性能な受信が可能になるという作用を有する。
【００３５】
以下、本発明の実施の形態について、図１〜図１４を用いて説明する。
【００３６】
（実施の形態１）
図１は本発明の実施の形態１に係るディジタル信号受信装置の構成を示すブロック図であり、Ａ／Ｄ変換部１０１、遅延方向可変ＦＩＲフィルタ部１０２、最適判定位相決定部１０３、判定部１０４から構成される。以下に詳細を述べる。
【００３７】
Ａ／Ｄ変換部１０１は、ベースバンドディジタル変調信号をＭ倍オーバーサンプリングし、遅延方向可変ＦＩＲフィルタ部１０２に入力する。遅延方向可変ＦＩＲフィルタ部１０２は、入力信号の遅延方向を順方向と逆方向に変更することが可能な有限インパルスレスポンス列との畳み込み演算を行い、フィルタリングされた信号を最適判定位相決定部１０３と判定部１０４に出力する。最適判定位相決定部１０３は、フィルタリングされた順方向に遅延した信号と逆方向に遅延した信号を交互に入力し、オーバーサンプリングした位相の中で最も受信性能の劣化の少ない位相のみを比較選択し、位相情報信号を判定部１０４に出力し、選択した遅延方向の情報を方向切替信号として遅延方向可変ＦＩＲフィルタ部１０２に出力する。判定部１０４は、遅延方向可変ＦＩＲフィルタ部１０２のフィルタリングされた信号と最適判定位相決定部１０３の最適な位相情報を入力し、信号を判定する。
【００３８】
以上のような構成とすることで、回路規模の大きなタップ係数乗算は固定係数とすることができ、Ａ／Ｄ変換部１０１がＭサンプリング速度で、２Ｍ倍オーバーサンプリングに相当する高速な演算動作を低消費電力で実行することが可能となる。
【００３９】
次に、遅延方向可変ＦＩＲフィルタ部１０２の詳細な説明を、図２を用いて述べる。
【００４０】
遅延方向可変ＦＩＲフィルタ部１０２は、順方向遅延部２０１、逆方向遅延部２０２、切替部２０３、タップ係数乗算部２０４、加算部２０５から構成される。以下に詳細を述べる。
【００４１】
順方向遅延部は、Ａ／Ｄ変換部１０１の出力信号を順方向に０回から（Ｎ−１）回まで遅延し、遅延素子毎に切替部２０３に出力する。逆方向遅延部２０２は、Ａ／Ｄ変換部１０１の出力信号を逆方向に０回から（Ｎ−１）回まで遅延し、遅延素子毎に切替部２０３に出力する。切替部２０３は、順方向遅延部２０１の信号と逆方向遅延部２０２の信号を最適判定位相決定部１０３の方向切替信号により、全信号を同時に切り替え、タップ係数乗算部２０４に出力する。タップ係数乗算部２０４は、予め決められたタップ係数をそれぞれ乗算し、加算部２０５に出力する。加算部２０５は、タップ係数乗算部２０４の全ての出力信号を加算し、判定部１０４と最適判定位相決定部１０３に出力する。
【００４２】
ここで、タップ係数乗算部２０４のタップ係数の決定方法について述べる。図３に線形位相のフィルタのタップ係数を示す。無線通信等で一般的に用いられるナイキストフィルタのように、偶対称の３２タップ係数で設定した場合は、１６倍オーバーサンプリングした信号を一つおきに抜出した系列（黒丸：ｃ０、ｃ１、ｃ２、・・・、ｃ１４、ｃ１５）とその隣の系列（白丸：ｃ１５、ｃ１４、・・・、ｃ２、ｃ１、ｃ０）とは系列の順番が逆順となることから、オーバーサンプリングしたサンプルの半分でタップ係数を構成する。
【００４３】
以上のように構成することで、オーバーサンプリングしたサンプルの半分でタップ係数を構成することが可能となる。
【００４４】
なお、図３においてはタップ係数の数が３２個の場合を示したが、他の場合にも同様に構成できる。
【００４５】
次に、最適判定位相決定部１０３の詳細な説明を、図４を用いて述べる。
【００４６】
最適判定位相決定部１０３は、遅延検波部４０１、変調成分除去部４０２、各位相累積部４０３、最大値および最適位相検出部４０４、比較部４０５、最大累積値記憶部４０６、最適位相切替部４０７、最適位相記憶部４０８から構成される。以下に詳細を述べる。
【００４７】
遅延検波部４０１は、遅延方向可変ＦＩＲフィルタ部１０２からの信号を遅延検波により初期位相成分を除去し、変調成分除去部４０２に出力する。変調成分除去部４０２は、遅延検波部４０１の出力信号から変調成分を除去する信号を各位相累積部４０３に出力する。各位相累積部４０３は、変調成分除去部４０２の出力信号を必要な位相精度に対応する位相数分の累積を行い、各位相の累積結果を最大値および最適位相検出部４０４に出力する。最大値および最適位相検出部４０４は、各位相累積部４０３から入力された累積結果から最大値を示す最大累積値信号および最大値の位相を示す位相信号を求め、最大累積値信号は比較部４０５に出力し、位相信号は最適位相切替部４０７に出力する。比較部４０５は、最大累積値信号と最大累積値記憶部４０６の出力信号を比較し、最大累積値記憶部４０６の信号が大きければ、遅延方向可変ＦＩＲフィルタ部１０２の信号の遅延方向を切替える方向切替信号はＬｏｗ信号を出力し、最大累積値信号が大きい場合は、方向切替信号はＨｉｇｈ信号を出力し、さらに、最大累積値記憶部４０６に最大累積値信号を入力する。最大累積値記憶部４０６は、最大累積値信号が比較部４０５に入力される毎に記憶されている最大累積値信号を比較部４０５に出力し、また、方向切替信号がＨｉｇｈ信号である場合は、最大累積値記憶部４０６の内容を比較部４０５に入力された最大累積値信号により更新し、方向切替信号がＬｏｗ信号である場合は、最大累積値記憶部４０６の内容は更新しない。最適位相切替部４０７は、位相信号と最適位相記憶部４０８の出力信号が入力され、比較部４０５の方向切替信号により切替える。例えば、方向切替信号がＨｉｇｈ信号である場合は、最大値および最適位相検出部から出力される位相信号を選択し、方向切替信号がＬｏｗ信号である場合は、最適位相記憶部４０８の出力信号を選択する。また、最適位相切替部４０７の出力は最適位相記憶部４０８に入力される。最適位相記憶部４０８は、最適位相切替部４０７の出力信号により内容を更新し、最適位相切替部４０７に位相信号が入力される度に、記憶している信号を出力する。
【００４８】
以上のように構成することで、最適な位相を抽出できるフィルタ構成に切替えるため、信号の判定は劣化が少なく、高性能な受信が可能となる。
【００４９】
次に、本発明のディジタル信号受信装置に用いる送信信号フォーマットについて、図５を用いて説明する。
【００５０】
本発明のＡ／Ｄ変換部に入力される信号のフォーマットは、図５に示すように位相判定に用いる同期用信号と情報信号が時間的に区切られている。無線通信等では送信側と受信側のクロック周波数誤差が存在するため、受信側では送信側に追従するよう、常に最適な判定位相を決定し続ける必要があり、本発明のようにフレーム構成を採用し、フレームの先頭に既知の同期用信号を設け、定期的に最適な判定位相を決定し続けると好適である。
【００５１】
また、同期用信号を複数回繰り返すことで、位相判定の精度向上が図れる。
【００５２】
また、図４に示した各位相累積部４０３は同期用信号が送信されている時間のみ行うことも好適である。
【００５３】
また、同期用信号と情報信号との間にはフィルタの遷移状態を考慮した時間を空けておくと、切替部２０３を切替えた際のフィルタの遷移状態が定常状態に落着いた後に情報信号を判定できるため、誤りが発生しにくくなり好適である。
【００５４】
また、同期信号が既知の変調信号であって、信号間距離が最大となる点である場合は、本発明の前段に設けられる無線復調部で生じる熱雑音や周波数誤差の影響を受けにくく、最適な判定位相を精度良く決定することができ、高性能な受信が可能になる。例えば、遅延検波により初期位相成分が除去され、さらに、変調成分を除去することで、周波数誤差および熱雑音などがない場合には理想的な信号点のうちの一つとなる。例えば、ＢＰＳＫ変調信号の場合には同相軸上の一点となる。周波数誤差がある場合には、直交軸方向に回転したところの一点となる。また熱雑音がある場合には理想的な点を中心に分散している。
【００５５】
また、同期用信号が既知の変調信号の系列である場合に、図６に示すように、最適判定位相決定部１０３は、遅延検波部４０１の出力信号を各位相累積部４０３に入力することが可能となる。例えば、同期用信号がＢＰＳＫ変調信号、信号系列が１，０の繰り返し系列である場合に、遅延検波により初期位相成分と、変調成分が除去されるため、周波数誤差および熱雑音などがない場合には理想的な信号点のうちの一つとなる。ＢＰＳＫ変調信号の場合には同相軸上の一点となる。
【００５６】
以上のように構成することで、消費電力が小さく、また、高速なシンボル速度の信号を復調する場合にも安価なデバイスで実現でき好適である。
【００５７】
なお、変調成分除去部４０２としては、仮判定した信号から逆変調する方法、２乗する方法、既知信号との共役演算を行う方法などがある。
【００５８】
なお、同期信号はＢＰＳＫ変調信号について説明したが、ＱＰＳＫ変調信号、ＱＡＭ変調信号であっても同様な効果を得ることが可能である。
【００５９】
（実施の形態２）
図７は本発明の実施の形態２に係るディジタル信号受信装置の転置型遅延方向可変ＦＩＲフィルタ部７０１の構成を示すブロック図であり、Ｎ個のタップ係数乗算部２０４、Ｎ個の転置型用加算部７０２、Ｎ個の切替部２０３、（Ｎ−１）個の遅延素子から構成される順方向遅延部２０１、（Ｎ−１）個の遅延素子から構成される逆方向遅延部２０２、出力信号切替部７０３から構成される。以下に詳細を述べる。
【００６０】
タップ係数乗算部２０４は、Ａ／Ｄ変換部１０１の出力信号を入力し、実施の形態１で定めたタップ係数を乗算し、転置型用加算部７０２に出力する。転置型用加算部７０２は、タップ係数乗算部２０４の出力信号と切替部２０３の出力信号を加算し、順方向遅延部２０１および逆方向遅延部２０２に出力する。切替部２０３は、順方向遅延部２０１および逆方向遅延部２０２の出力信号を最適判定位相決定部１０３の出力信号でＮ−２個の切替部２０３を切り替え、転置型用加算部７０２に加算信号を出力する。ただし、図７に示すタップ係数ｃ０とｃ１５に対応する２個の切替部２０３は遅延信号と０信号を切替える。順方向遅延部２０１および逆方向遅延部２０２は転置型用加算部７０２の加算信号を遅延し、切替部２０３に出力する。出力信号切替部７０３は、図７に示すｃ０およびｃ１５に対応する転置型用加算部７０２の加算信号を最適判定位相決定部１０３の出力信号により切り替え、判定部１０４および最適判定位相決定部１０３に出力する。
【００６１】
以上のように構成することで、実施の形態１の図２で示した直接型構成の遅延方向可変ＦＩＲフィルタを転置型構成にすることによって転置型用加算部７０２における高速な演算処理を小さい回路規模で実現することができる。
【００６２】
なお、図７においてはタップ係数の数が３２個の場合を示したが、他の場合にも同様に構成できる。
【００６３】
（実施の形態３）
図８は本発明の実施の形態３に係るディジタル信号受信装置の構成を示すブロック図であり、信号遅延部８０１と遅延信号切替部８０２から構成され、順方向遅延部２０１と逆方向遅延部２０２以降の処理は実施の形態１と同様である。ここでは、図２と異なる点について主に説明する。
【００６４】
信号遅延部８０１は、Ａ／Ｄ変換部１０１の出力信号を同期用信号のシンボル数がＫ、Ａ／Ｄ変換部１０１のオーバーサンプリング数がＭである場合にシンボルレートのＫＭ倍の時間遅延され、遅延信号切替部８０２に出力する。遅延信号切替部８０２は、Ａ／Ｄ変換部１０１の出力信号と信号遅延部８０１の出力信号を、同期信号が入力されている間はシンボルレートのＫＭ倍の時間毎に切り替え、逆方向遅延部２０２に出力する。
【００６５】
以上のように構成することで、Ａ／Ｄ変換部１０１に入力する信号のフォーマットが図９で示す様に、同期用信号と情報信号で構成され、同期信号と情報信号の間にヌル信号をシンボルレートのＫＭ倍の時間挿入する場合に、遅延されていない同期用信号で順方向のフィルタ処理を行い、続いて信号遅延部でシンボルレートのＫＭ倍の時間遅延した同期用信号で逆方向のフィルタ処理を行い、両者を比較して最適位相を決定することが可能となる。ここで、逆方向のフィルタ処理による位相が最適である場合は、遅延信号切替部８０２はＡ／Ｄ変換部１０１の出力信号を出力することで、情報信号を遅延なくフィルタ処理することが可能となり、同期信号を重複することなく順方向と逆方向を考慮した高精度な最適判定位相を決定でき、受信性能が向上する。
【００６６】
また、実施の形態１に記載したように、同期用信号と情報信号との間にはフィルタの遷移状態を考慮した時間を空けておくと、切替部２０３を切替えた際のフィルタの遷移状態が定常状態に落着いた後に情報信号を判定できるため、誤り発生を抑制し、好適である。
【００６７】
なお、タップ係数の数が３２個の場合を示したが、他の場合にも同様に構成できる。
【００６８】
また、同期用信号が複数回送信することで、同じ系列の同期用信号によって最適判定位相を決定するため高精度に最適判定位相を決定できるため、受信性能が向上する。
【００６９】
（実施の形態４）
図１０は本発明の実施の形態４に係るディジタル信号受信装置の最適判定位相決定部１０３の構成を示すブロック図であり、一方の遅延方向のみ、例えば順方向のフィルタ出力から順方向のフィルタと逆方向のフィルタを考慮した最適な判定位相の推定を行う。また、最大値および最適位相検出部４０４までの出力信号は実施の形態１と同様であり、処理時間調整用遅延部１００１、多重分離部１００２、選択部１００３、予め決められた係数ａ（−１）、係数ａ（０）、係数ａ（１）の乗算部１００４、最大位相検出部１００５、判定位相決定部１００６から構成される。以下に詳細に述べる。
【００７０】
処理時間調整用遅延部１００１は、遅延検波部４０１の出力信号を入力し、最大値および最適位相検出部４０４までの処理時間分の遅延を行う。多重分離部１００２は、処理時間調整用遅延部１００１の出力信号から各位相成分に多重分離化し、選択部１００３に出力する。選択部１００３は、多重分離部１００２の出力信号を最大値および最適位相検出部４０４の最大累積値信号を用いて選択し、乗算部１００４に入力する。乗算部１００４は、選択部１００３の出力信号に予め決められた係数を乗算し、最大位相検出部１００５に入力する。
【００７１】
ここで、乗算部１００４に用いる係数は、最適位相における遅延検波後に変調成分を除去した理想的な値（ａ（０））および、最適位相と隣あう２つの位相における遅延検波後に変調成分を除去した理想的な値（ａ（−１）、ａ（１））とする。これより乗算部１００４の処理は、理想的な値との相関を求めることと等しく、選択された位相の信号が最適であれば係数ａ（０）の出力が最大となり、逆に係数ａ（−１）またはａ（１）の出力が最大であれば、前段の遅延方向可変ＦＩＲフィルタ部１０２の遅延方向を切替える最適判定位相を検出できるということを示している。最大位相検出部１００５は、乗算部１００４の出力信号から最大値となる信号を検出し、検出結果がａ（０）であれば、遅延方向は不変とし、ａ（１）または、ａ（−１）であれば、遅延方向を切替える信号を出力し、切替部２０３と判定位相決定部１００６に出力する。判定位相決定部１００６は、最大位相検出部１００５と最大値および最適位相検出部４０４の位相信号から現在のＦＩＲフィルタへの信号入力方向を判定し、判定部１０４に方向判定信号を出力する。また、判定位相決定部１００６は、最大値および最適位相検出部４０４の最適位相信号と最大位相検出部１００５の出力信号が、係数ａ（−１）であるか係数ａ（１）であるかによって、入力方向を逆にした場合のフィルタにおける最適判定位相も一意に決定することができる。すなわち、最大位相検出部１００５で係数ａ（０）が検出されると、最大値および最適位相検出部４０４で検出された最適位相信号が判定位相となり、係数ａ（−１）が検出されると、フィルタの入力方向を変える切替部２０３を切替え、最大値および最適位相検出部４０４で検出された最適位相を負の方向にシフトさせた位相が判定位相となり、係数ａ（１）が最大であれば、フィルタの入力方向を変える切替部２０３を切替え、更に、最大値および最適位相検出部４０４で検出された最適位相を正の方向にシフトさせた位相を判定位相とする。
【００７２】
以上のような構成により、フィルタの入力方向を切替えることなく、最適な判定位相を決定することが出来るため、より短い系列長の同期用信号とすることができ、伝送効率の低下を抑えることができる。
【００７３】
（実施の形態５）
図１１は本発明の実施の形態５に係るディジタル信号受信装置の構成を示すブロック図であり、Ａ／Ｄ変換部１０１の出力信号をＬ個に分岐するＬ分岐部１１０１と、Ｌ個並列に配置された遅延方向可変ＦＩＲフィルタ部１０２と、多入力最適判定位相決定部１１０２と、多入力選択部１１０３から構成される。ここでは主に、実施の形態１と異なる点について説明する。
【００７４】
Ｌ分岐部１１０１は、Ａ／Ｄ変換部１０１の出力信号をＬ個に分岐し、Ｌ個の並列配置された遅延方向可変ＦＩＲフィルタ部１０２に入力する。遅延方向可変ＦＩＲフィルタ部１０２は、Ｌ分岐部１１０１の出力信号から図１１に示したタップ係数毎にフィルタリングした信号を出力する。
【００７５】
多入力最適判定位相決定部１１０２は、Ｌ個のフィルタリング信号をＬ個の遅延検波部に入力して遅延検波を行い、遅延検波部の出力信号をＬ個の変調成分除去部に入力し、変調成分を除去する信号を位相ごとに各位相累積部に入力する。各位相累積部以降の処理は、実施の形態１および実施の形態４の記載と同様であり、最適な位相信号を多入力選択部１１０３に出力し、方向切替信号はＬ個の遅延方向可変ＦＩＲフィルタ部１０２の切替部２０３に出力する。
【００７６】
多入力選択部１１０３は、Ｌ個のフィルタリング信号と多入力最適判定位相決定部１１０２の位相信号に該当するフィルタリング信号を選択し、最適な位相となるフィルタリング信号として判定部に出力する。
【００７７】
以上のような構成とすることで、回路規模の大きな乗算部１００４は固定係数のままとすることができ、Ａ／Ｄ変換部１０１がＭ／Ｌ倍のサンプリング速度で、２Ｍ倍オーバーサンプリングに相当する高速な演算動作を低消費電力および低コストで実行することが可能となる。
【００７８】
また、図１２に示すディジタル信号受信装置の構成を用いることで、２Ｍ倍のオーバーサンプリングに相当し、更に、Ａ／Ｄ変換部１０１以降のフィルタ処理速度をシンボル速度のＭ／（２Ｌ）倍で処理することが可能となる。以下に図１１と異なる点を主に説明する。
【００７９】
図１２は、１：２多重分離部１２０１、４Ｌ分岐部１２０１、Ａ／Ｄ変換部１０１のサンプリングレートの２Ｍ倍の時間遅延させるＬ個の遅延部１２０３、２Ｌ個の加算部１２０４、多入力選択部１１０３、多入力最適判定位相決定部１１０２、４Ｌ個並列に配置したＮ／２タップの遅延方向可変タップＦＩＲフィルタ部１０２から構成される。以下に詳細を述べる。
【００８０】
１：２多重分離部１２０１は、Ａ／Ｄ変換部１０１の出力信号を１：２に多重分離化し、４Ｌ分岐部１２０１に出力する。４Ｌ分岐部１２０１は、２系統に多重分離された信号をそれぞれ２Ｌ個、合計で４Ｌ個に分岐し、Ｌ個の信号は遅延部１２０３に出力し、３Ｌ個の信号は遅延方向可変ＦＩＲフィルタ部１０２に出力する。遅延部１２０３は、図１２に示すタップ係数に対応する４Ｌ分岐部１２０１のＬ個の信号をＡ／Ｄ変換部１０１のサンプリングレートの２Ｍ倍の時間遅延し、４Ｌ分岐部１２０１から直接出力されていない遅延方向可変ＦＩＲフィルタ部１０２に出力する。遅延方向可変ＦＩＲフィルタ部１０２は、タップ係数が図１２に示すように、｛ｃ（０）、ｃ（２Ｌ）、・・・ｃ（ＮＬ−２Ｌ）｝となり、フィルタ内では２Ｌ毎増加し、先頭のタップ係数はｃ（０）から１毎増加し、ｃ（２Ｌ−１）までとなる２Ｌ種類のフィルタが存在し、更に、同一タップ係数のフィルタが存在するように決定し、加算部１２０４にフィルタリング信号を出力する。加算部１２０４は、遅延方向可変ＦＩＲフィルタ部１０２の４Ｌ個の出力信号を、図１２に示すように｛ｃ（０）、ｃ（２Ｌ）、・・・ｃ（ＮＬ−２Ｌ）｝のタップ係数と｛ｃ（Ｌ）、ｃ（３Ｌ）、・・・ｃ（ＮＬ−Ｌ）｝のタップ係数となるフィルタ信号を加算し、多入力最適判定位相決定部１１０２と、多入力選択部１１０３に出力する。多入力最適判定位相決定部１１０２は、２Ｌ個のフィルタリング信号を２Ｌ個の遅延検波部に入力して遅延検波を行い、遅延検波部の出力信号を２Ｌ個の変調成分除去部に入力し、変調成分を除去する信号を各位相累積部に入力する。各位相累積部以降の処理は、実施の形態１および実施の形態４の記載と同様であり、最適な位相信号を多入力選択部１１０３に出力し、方向切替信号は４Ｌ個の遅延方向可変ＦＩＲフィルタ部１０２の切替部２０３に出力する。多入力選択部１１０３は、２Ｌ個のフィルタリング信号と多入力最適判定位相決定部１１０２の位相信号に該当するフィルタリング信号を選択し、最適な位相となるフィルタリング信号として判定部に出力する。
【００８１】
以上ように構成することで、回路規模は増大するが、フィルタ部の処理速度をシンボルレートのＭ／（２Ｌ）倍に低減し、且つ２Ｍ倍のオーバーサンプリングに相当する処理が可能となる。
【００８２】
なお、フィルタ構成自体は省略したが実施の形態１ないし実施の形態３に示したフィルタを用いても同様の効果を得ることが可能である。
【００８３】
なお、最適判定位相決定部の構成は、実施の形態１および実施の形態４に示した構成を用いても、同様の効果を得ることは可能である。
【００８４】
（実施の形態６）
図１３は本発明の実施の形態６に係るディジタル信号受信装置の構成を示すブロック図であり、直交検波部から出力された同相成分信号と直交成分信号に対応した２個のＡ／Ｄ変換部１０１と、２個の遅延方向可変ＦＩＲフィルタ部１０２と、２系統入力最適判定位相決定部１３０１と、２系統入力判定部１３０２から構成される。以下に、実施の形態１ないし実施の形態５と異なる点について説明する。
【００８５】
２系統入力最適判定位相決定部１３０１は、同相成分信号をフィルタリングした信号および直交成分信号をフィルタリングした信号を用いて初期位相誤差および周波数誤差を除去した後に、遅延検波部に入力する。以後の処理は実施の形態１および実施の形態４と同様であり、遅延方向可変ＦＩＲフィルタ部の切替部に入力される方向切替信号および２系統入力判定部１３０２に入力される位相信号は同相成分と直交成分で同一の信号となる。
【００８６】
２系統入力判定部１３０２は、入力される同相成分信号をフィルタリングした信号および直交成分信号をフィルタリングした信号を２系統入力最適判定位相決定部１３０１から出力される同相成分と直交成分に共通な位相信号により判定する。
【００８７】
以上のような構成とすることで、ＱＰＳＫ変調信号やＱＡＭ変調信号のような直交変調信号に対する復調に好適であるうえ、実施の形態１に記載のＢＰＳＫ変調信号に対しても周波数オフセットがある場合に有効である。
【００８８】
また、図１４に示すディジタル信号受信装置の構成を用いることで、直流オフセット成分や、直交誤差の少ない高性能な受信性能を実現することが可能となる。ここでは、図１３と異なる点を主に説明する。
【００８９】
図１４はＡ／Ｄ変換部１０１、ディジタル直交検波部１４０１から構成され、遅延方向可変ＦＩＲフィルタ部１０２以後の処理は図１３と同じである。
【００９０】
以上のような構成をとことで、直交検波をディジタル信号処理で実現しているため、アナログの場合と異なり、直流オフセット成分や、直交誤差の少ない高性能な受信性能を実現することができる。
【００９１】
なお、遅延方向可変ＦＩＲフィルタ部の構成は、実施の形態１ないし実施の形態３の構成を用いても同様な効果を得ることは可能である。
【００９２】
なお、２系統入力判定部１３０２の構成は、実施の形態５に示す構成を用いても同様な効果を得ることは可能である。
【００９３】
【発明の効果】
以上のように本発明によれば、オーバーサンプリングした位相の中で最も受信性能の劣化の少ない位相のみを選択して判定するという性質を利用し、必要とされるオーバーサンプリング数の半分で受信信号をＡ／Ｄ変換し、ＦＩＲフィルタのタップ係数は必要とされるタップ係数を一つおきに選んだサンプル列としておいてフィルタ演算を行った後、フィルタへの入力信号方向を逆にすることで、別の位相のフィルタ出力を得て、どちらの入力信号方向とすれば最適な判定位相が得られるかを調べた後、フィルタへの入力信号方向を確定させてフィルタ出力信号を判定するように構成することで、フィルタにおける乗算器を高速に演算可能な固定係数とすることができるうえ、回路規模の大きな乗算器の数を少なくして受信装置の回路規模を縮小することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図２】本発明の一実施の形態によるＦＩＲフィルタの構成を示す図
【図３】本発明の一実施の形態によるディジタル信号受信装置のタップ係数とインパルス応答のサンプルとの対応を示す図
【図４】本発明の一実施の形態による最適判定位相決定部の構成を示す図
【図５】本発明の一実施の形態による信号フォーマットを示す図
【図６】本発明の一実施の形態による最適判定位相決定部の構成を示す図
【図７】本発明の一実施の形態によるＦＩＲフィルタの構成を示す図
【図８】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図９】本発明の一実施の形態による信号フォーマットを示す図
【図１０】本発明の一実施の形態による最適判定位相決定部の構成を示す図
【図１１】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図１２】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図１３】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図１４】本発明の一実施の形態によるディジタル信号受信装置の構成を示す図
【図１５】従来のディジタル信号受信装置の構成を示す図
【図１６】従来技術でのオーバーサンプリング数の違いによる受信性能の違いを示す図
【符号の説明】
１０１ Ａ／Ｄ変換部
１０２ 遅延方向可変ＦＩＲフィルタ部
１０３ 最適判定位相決定部
１０４ 判定部
２０１ 順方向遅延部
２０２ 逆方向遅延部
２０３ 切替部
２０４ タップ係数乗算部
２０５ 加算部
４０１ 遅延検波部
４０２ 変調成分除去部
４０３ 各位相累積部
４０４ 最大値および最適位相検出部
４０５ 比較部
４０６ 最大累積値記憶部
４０７ 最適位相切替部
４０８ 最適位相記憶部
７０１ 転置型遅延方向可変ＦＩＲフィルタ部
７０２ 転置型用加算部
７０３ 出力信号切替部
８０１ 信号遅延部
８０２ 遅延信号切替部
１００１ 処理時間調整用遅延部
１００２ 多重分離部
１００３ 選択部
１００４ 乗算部
１００５ 最大位相検出部
１００６ 判定位相決定部
１１０１ Ｌ分岐部
１１０２ 多入力最適判定位相決定部
１１０３ 多入力選択部
１２０１ １：２多重分離部
１２０２ ４Ｌ分岐部
１２０３ 遅延部
１２０４ 加算部
１３０１ ２系統入力最適判定位相決定部
１３０２ ２系統入力判定部
１４０１ ディジタル直交検波部

Claims (26)

1. ベースバンドディジタル変調信号をＭ倍（Ｍ：２以上の偶数）オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号から最適な位相を示す信号と前記遅延方向可変有限インパルスレスポンスフィルタ部の信号方向を切替える信号を出力する最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号と前記最適判定位相決定部の最適な位相を示す出力信号から信号を判定する判定部とを有するディジタル信号受信装置。
2. 最適判定位相決定部は、位相判定を行う信号を遅延検波する遅延検波部と、前記遅延検波部から前記位相判定を行う信号の変調成分を除去する変調成分除去部と、前記変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項１記載のディジタル信号受信装置。
3. 最適判定位相決定部は、位相判定を行う信号を遅延検波する遅延検波部と、前記遅延検波部から前記位相判定を行う信号の変調成分を除去する変調成分除去部と、前記変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項１記載のディジタル信号受信装置。
4. 最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相の隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の入力方向を切替える請求項３記載のディジタル信号受信装置。
5. 最適判定位相決定部は、位相判定を行う信号が既知の変調信号の系列である場合に、遅延検波部の出力信号を各位相累積部に入力する請求項２ないし４のいずれか記載のディジタル信号受信装置。
6. ベースバンドディジタル変調信号をＭ／Ｌ倍オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号をＬ個に分岐するＬ分岐部と、前記Ｌ分岐部の出力信号を入力としタップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行うＬ個並列配置のＮタップの遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部のＬ個の出力信号から最適な判定位相を決定する多入力最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部のＬ個の出力信号と前記多入力最適判定位相決定部の出力信号から最適な判定位相の信号を選択する多入力選択部と、前記多入力選択部から信号を判定する判定部とを有するディジタル信号受信装置。
7. ベースバンドディジタル変調信号をＭ／Ｌ倍オーバーサンプリングするＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を２つの信号に多重分離化する１：２多重分離部と、前記１：２多重分離部の出力信号をそれぞれ２Ｌ個に分岐する４Ｌ分岐部と、前記４Ｌ分岐部の４Ｌ個の出力信号からＬ個の信号を前記Ａ／Ｄ変換部のサンプリング周期の２周期分遅延させるＬ個の遅延部と、前記４Ｌ分岐部と前記遅延部の出力信号を入力するタップ係数が２Ｌ種類であるＮ／２タップの遅延方向可変有限インパルスレスポンスフィルタ部を４Ｌ個並列に配置したタップ係数が偶対称であるＮタップ（Ｎ：自然数かつ偶数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う４Ｌ並列配置のＮ／２タップの遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号を加算する２Ｌ個の加算部と、前記加算部の２Ｌ個の出力信号から最適な位相判定を決定する多入力最適位相判定決定部と、前記多入力最適位相判定決定部の出力信号と、２Ｌ個の前記加算部の出力信号から最適な位相の信号を選択する多入力選択部と前記多入力選択部から信号を判定する判定部とを有するディジタル信号受信装置。
8. 多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号を遅延検波するＬ個若しくは２Ｌ個の遅延検波部と、前記遅延検波部の出力信号から変調成分を除去するＬ個若しくは２Ｌ個の変調成分除去部と、前記変調成分除去部のＬ個若しくは２Ｌ個の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された最適位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される最適位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項６又は７記載のディジタル信号受信装置。
9. 多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号を遅延検波するＬ個若しくは２Ｌ個の遅延検波部と、前記遅延検波部の出力信号から変調成分を除去するＬ個若しくは２Ｌ個の変調成分除去部と、前記変調成分除去部のＬ個若しくは２Ｌ個の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項６又は７記載のディジタル信号受信装置。
10. 多入力最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相に隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の入力方向を切替える請求項９記載のディジタル信号受信装置。
11. 多入力最適判定位相決定部は、Ｌ個若しくは２Ｌ個の位相判定を行う信号が既知の変調信号の系列である場合に、遅延検波部の出力信号を各位相累積部に入力する請求項８ないし１０のいずれか記載のディジタル信号受信装置。
12. 入力信号が同相成分と直交成分であり、２つのＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行う２系統の遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の２つの出力信号を入力し、最適な位相判定を行う２系統入力最適判定位相決定部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号と前記２系統入力最適判定位相決定部の出力信号から信号を判定する２系統入力判定部とを有するディジタル信号受信装置。
13. 入力信号がＩＦ（中間周波数帯）信号であり、前記ＩＦ信号を入力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号を入力し、直行検波を行なうディジタル直交検波部と、前記ディジタル直交検波部の出力信号を入力し、タップ係数が偶対称である２Ｎタップ（Ｎ：自然数）の有限インパルスレスポンス列との畳み込み演算を入力信号の方向を切替えて行い、同相および直交成分をフィルタリングする２系統の遅延方向可変有限インパルスレスポンスフィルタ部と、前記遅延方向可変有限インパルスレスポンスフィルタ部の出力信号から最適な位相判定を行う２系統入力最適判定位相決定部と、前記有限インパルスレスポンスフィルタ部の出力信号と前記２系統入力最適判定位相決定部の出力信号から信号判定を行う２系統入力判定部とを有するディジタル信号受信装置。
14. ２系統入力最適判定位相決定部は、直交成分信号と同相成分信号を個別に遅延検波する２系統入力遅延検波部と、前記２系統入力遅延検波部の２つの出力信号から変調成分を除去する２系統入力変調成分除去部と、前記２系統入力変調成分除去部の出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、累積値の最大値を記憶する最大累積値記憶部と、前記最大累積値記憶部に記憶されている累積値と前記最大値および最適位相検出部から出力される累積値を比較する比較部と、前記比較部により最適と判定された最適位相を記憶する最適位相記憶部と、前記最適位相記憶部に記憶されている最適位相と前記最大値および最適位相検出部から出力される最適位相を前記比較部の出力により切り替え、判定部と前記最適位相記憶部に信号を出力する最適位相切替部とを有する請求項１２又は１３記載のディジタル信号受信装置。
15. ２系統入力最適判定位相決定部は、直交成分信号と同相成分信号を個別に遅延検波する２系統入力遅延検波部と、前記２系統入力遅延検波部の出力信号から変調成分を除去する２系統入力変調成分除去部と、前記２系統入力変調成分除去部の２つの出力信号を位相毎に累積する各位相累積部と、前記各位相累積部で前記各位相の累積値が最大値となる位相と累積値を求める最大値および最適位相検出部と、遅延検波後に変調成分を除去した信号と最大値および最適位相検出部の出力信号のタイミングを調整する処理時間調整用遅延部と、前記処理時間調整用遅延部の出力信号を多重分離化する多重分離部と、前記多重分離部の出力信号と前記最大値および最適位相検出部の出力信号から累積値が最大となる位相の多重分離化された信号を選択する選択部と、前記選択部の出力信号を予め記憶した３つの位相を係数とする３個の乗算部と、前記乗算部からの出力信号を累積し、最大値となる位相を検出する最大位相検出部と、前記最大位相検出部の出力信号と前記最大値および最適位相検出部の出力信号から最適な判定位相を行う判定位相決定部とを有する請求項１２又は１３記載のディジタル信号受信装置。
16. ２系統入力最適判定位相決定部は、最大位相検出部の出力信号が信号を判定する最適な位相の隣り合う位相である場合は、遅延方向可変有限インパルスレスポンスフィルタ部の信号の遅延方向を切替える請求項１５記載のディジタル信号受信装置。
17. ２系統入力最適判定位相決定部は、直交成分信号と同相成分信号が既知の変調信号の系列である場合に、２系統入力遅延検波部の出力信号を各位相累積部に入力する請求項１４ないし１６のいずれか記載のディジタル信号受信装置。
18. 遅延方向可変有限インパルスレスポンスフィルタ部は、Ａ／Ｄ変換部の出力信号を入力し、前記Ａ／Ｄ変換部の出力信号を順方向に遅延する（Ｎ−１）個の遅延素子から構成される順方向遅延部と、逆方向に遅延する（Ｎ−１）個の遅延素子から構成される逆方向遅延部と、前記順方向遅延部と前記逆方向遅延部の出力信号を最適判定位相決定部の出力により切り替えを行う切替部と、前記切替部からの出力信号にタップ係数を乗ずるＮ個のタップ係数乗算部と、前記タップ係数乗算部からの出力を全て加算する加算部とから構成される請求項１ないし６，８ないし１７のいずれか記載のディジタル信号受信装置。
19. 遅延方向可変有限インパルスレスポンスフィルタ部は、逆方向遅延部に入力するＡ／Ｄ変換部の出力信号を予め決められた時間遅延する信号遅延部と、前記信号遅延部の出力信号と前記Ａ／Ｄ変換部の出力信号を切替える遅延信号切替部とを有する請求項１８記載のディジタル信号受信装置。
20. 遅延方向可変有限インパルスレスポンスフィルタ部は、Ａ/Ｄ変換部の出力信号にタップ係数を乗ずるＮ個のタップ係数乗算部と、前記タップ係数乗算部の出力信号とＮ個の切替部の出力信号を加算するＮ個の加算部と、順方向遅延部の出力信号と逆方向遅延部の出力信号を最適判定位相決定部の出力信号により切替える切替部と、前記加算部の出力信号を順方向に遅延する（Ｎ−１）個の遅延素子から構成される順方向遅延部と、前記加算部の出力信号を逆方向に遅延する（Ｎ−１）個の遅延素子から構成される逆方向遅延部と、先頭のタップ係数に対応する前記加算部の出力信号と最後尾のタップ係数に対応する前記加算部の出力信号を前記最適判定位相決定部の出力信号により切替える信号方向切替部とを有する請求項１ないし６、８ないし１７のいずれか記載のディジタル信号受信装置。
21. 遅延方向可変有限インパルスレスポンスフィルタ部の切替部は、予め決められた信号が繰り返す毎に信号の入力方向を切替える請求項１８又は２０記載のディジタル信号受信装置。
22. Ａ／Ｄ変換部に入力される信号フォーマットは、情報信号と最適な位相決定に用いる同期用信号を交互に配置する請求項１ないし２１のいずれか記載のディジタル信号受信装置。
23. Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号をＨ回（Ｈ：自然数）繰り返す請求項２２記載のディジタル信号受信装置。
24. Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号の送信後に前記同期用信号と同一時間経過後に情報信号とする請求項２２又は２３記載のディジタル信号受信装置。
25. Ａ／Ｄ変換部に入力される信号フォーマットは、切替部が信号を切替える間はヌル信号とする請求項２２ないし２４のいずれか記載のディジタル信号受信装置。
26. Ａ／Ｄ変換部に入力される信号フォーマットは、同期用信号が既知の変調信号であって、信号間距離が最大となる点である請求項２２ないし２５のいずれか記載のディジタル信号受信装置。

Images