Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3903229B2 - Semiconductor laser device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP3903229B2 - Semiconductor laser device and manufacturing method thereof - Google Patents

Semiconductor laser device and manufacturing method thereof Download PDF

Info

Publication number
JP3903229B2
JP3903229B2 JP22485097A JP22485097A JP3903229B2 JP 3903229 B2 JP3903229 B2 JP 3903229B2 JP 22485097 A JP22485097 A JP 22485097A JP 22485097 A JP22485097 A JP 22485097A JP 3903229 B2 JP3903229 B2 JP 3903229B2
Authority
JP
Japan
Prior art keywords
layer
type
plane
cladding layer
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22485097A
Other languages
Japanese (ja)
Other versions
JPH1168229A (en
Inventor
親志 穴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22485097A priority Critical patent/JP3903229B2/en
Publication of JPH1168229A publication Critical patent/JPH1168229A/en
Application granted granted Critical
Publication of JP3903229B2 publication Critical patent/JP3903229B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体レーザ装置及びその製造方法に関するものであり、特に、赤色領域の短波長発振する段差基板を用いた横モード制御型の半導体レーザ装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、0.6μm帯の可視光半導体レーザは、レーザスポットを小さく絞り込むことができるので、DVD等の高密度の光ディスク装置に用いられるようになってきている。
【0003】
この様な装置は、今後ノート型パーソナルコンピュータ等のバッテリを用い、且つ、狭いスペースに組み込まれるようになるため、部品に求められる仕様として、低消費電力化が課題となってきている。
【0004】
この様な可視光半導体レーザを製造する際には、GaAsに格子整合するIII-V族化合物半導体としてAlInP或いはAlGaInPが最大のバンド・ギャップを有する材料系であるので、AlInP或いはAlGaInPをクラッド層として用いることが有用であり、特に、赤色レーザには必須の材料である。
【0005】
本発明者等は、埋め込み構造を用いないAlGaInP系可視光半導体レーザとして、段差を形成した基板上にダブルヘテロ接合構造を成長させた一回成長型半導体レーザ装置、即ち、斜面発振型半導体レーザを提案(特開平6−45708号公報)しているので、図3を参照して、この一回成長型半導体レーザ装置を説明する。
【0006】
なお、この一回成長型半導体レーザ装置の光導波路の基本構造は、TS(Terraced Substrate)レーザとして知られているもので、基板に設けた段差によって活性層にも段差が形成され、横モード制御が可能となるものである。
【0007】
図3(a)参照
図3(a)は一回成長型半導体レーザ装置の斜視図であり、主面が(100)面のn型GaAs基板31に斜面がほぼ(311)A面となる段差を形成したのち、この上にMOVPE法(有機金属気相成長法)を用いて、n型GaAsバッファ層32、n型GaInP中間層33、n型AlGaInPクラッド層34、MQW(多重量子井戸)活性層35、p型AlGaInPクラッド層36、周辺部がn型AlGaInP電流狭窄層37となり中央部がp型AlGaInP層38からなる第2クラッド層、p型AlGaInPクラッド層39、p型GaInP中間層40、及び、p型GaAsコンタクト層41を順次成長させたものである。
なお、(311)A面は、III 族元素(この場合はGa)が表面に現れている(311)面である。
【0008】
この場合、周辺部がn型AlGaInP電流狭窄層37となり中央部がp型AlGaInP層38からなる第2クラッド層の成長工程において、不純物ドーピングの結晶面方位依存性を利用して、一回の結晶成長工程で電流狭窄機構を形成しているので、この事情を図3(b)を参照して説明する。
【0009】
図3(b)参照
図3(b)はZnとSeを同時ドーピングしてAl0.35Ga0.15In0.5 P層を成長した場合のAl0.35Ga0.15In0.5 P層におけるキャリア濃度の面方位依存性を示す図であり、横軸は(100)面から(111)A面方向へのオフ角を表している。
【0010】
図において、白丸及び黒丸で表しているように、(711)A面近傍でキャリア濃度が最低になるので、不純物を同じ量ドーピングした場合には、n>7の(n11)A面ではn型層が得られ、m≦7の(m11)A面ではp型層が得られることになり、n型GaAs基板31の斜面、即ち、(311)A面に沿って成長したAl0.35Ga0.15In0.5 P層はほぼ(411)A面となり、p型層になるが、n型GaAs基板31の平坦面、即ち、(100)面に沿って成長した部分は、(100)面であるのでn型層になる。
なお、このn及びmの値は不純物のドーピング量、ドーピング比等に依存するので、格別臨界的な意味はない。
【0011】
この様に、従来の斜面発振型半導体レーザはMOVPE法における不純物ドーピングの面方位依存性を利用して電流狭窄機構を形成しているので、埋め込み構造や、拡散を用いることなく、連続した一回成長工程で全体の積層構造が得られ、したがって、高歩留りで且つ低価格で作製することができる。
【0012】
また、この斜面発振型半導体レーザはロスガイド構造、即ち、光吸収損失による複素屈折率導波構造ではないため、光の吸収損失を考慮しなくて良いため高効率の低消費電力であり、また、低非点収差特性が得られる利点がある。
【0013】
次に、この不純物ドーピングの面方位依存性について、図4を参照して詳しく説明する。
図4(a)参照
図4(a)は、p型不純物であるZn及びMgのドーピングの面方位依存性を示す図であり、(100)面から(111)A面方向及び(111)B面方向へのオフ角を有する基板にZn及びMgを含んだ成長ガスからAlGaInP層を成長させた場合の、AlGaInP層における不純物の相対的な取り込まれ率を示したものである。
【0014】
黒丸及び黒四角で示すのはC−V測定(容量測定)で測定した相対的キャリア濃度であり、また、白丸及び白四角で示すのはSIMS(SecondaryIon Mass Spectroscopy)で測定した相対的不純物濃度であり、これらの差によって不純物の活性化率が分かると共に、結晶の面方位による不純物濃度の差、即ち、相対的な不純物の取り込まれ率の面方位依存性が分かる。
なお、丸はA方向を示し、四角はB方向を示す。
【0015】
図から明らかなように、Znの場合には、A方向についてはオフ角が大きくなるにしたがって、即ち、(n11)のnが小さくなるにしたがって、不純物濃度及びキャリア濃度が上昇し、オフ角が25°、即ち、(311)面近傍で、最大になり、以後低下していくが、(111)A面においても(100)面の6倍程度の濃度を有している。
【0016】
この場合、不純物濃度とキャリア濃度とはほとんど差がないので、即ち、不純物の活性化率に面方位依存性が見られないので、この結果は不純物の取り込まれ率の面方位依存性を表していることになる。
【0017】
一方、B方向については、不純物の取り込まれ率の面方位依存性はあまり見られず、寧ろ(111)B面では、(100)面の半分になっている。
また、Mgの場合にも、Znとほぼ同様な傾向が見られるが、Znより面方位依存性が小さい。
【0018】
次に、図4(a)を参照してn型不純物であるSeのドーピングの面方位依存性を説明する。
図4(b)参照
Seについては、p型不純物と逆の傾向が見られ、A方向においてはオフ角が大きくなるに連れて不純物の取り込まれ率が低下し、一方、B方向においてはオフ角が大きくなるに連れて不純物の取り込まれ率が増加する。
【0019】
したがって、異なる面方位を持つ半導体表面に対し、Zn或いはMgからなるp型不純物及びSeからなるn型不純物を同時にドーピングすることにより、p型領域とn型領域とを同時に成長させることができるという上述の図3(b)の結果を説明することができる。
【0020】
次に、図5を参照して、電子親和力χの差によってヘテロ接合界面に形成されるエネルギー・バンドの不連続性、即ち、スパイクを利用して電流狭窄を行う従来のヘテロ接合電流狭窄型半導体レーザ装置(必要ならば、石川,他,応用物理学会63年春期講演予稿集31a−ZP−8参照)を説明する。
【0021】
図5(a)参照
まず、MOVPE法によって、n型GaAs基板51上に、n型AlGaInPクラッド層52、GaInP活性層53、p型AlGaInPクラッド層54、及び、GaInPスパイク防止層55を成長させたのち、エッチングによって凸状のリッジを形成し、次いで、再びMOVPE法によってp型GaAsコンタクト層56を成長させる。
【0022】
図5(b)参照
図5(b)は図5(a)の一点鎖線A及びBにおける価電子帯のバンド端の構造を示すものであり、電流狭窄機構はリッジの周辺部、即ち、一点鎖線Aの部分においては、p型AlGaInPクラッド層54とp型GaAsコンタクト層56とのヘテロ接合界面に、両者の電子親和力χの差に起因して大きなスパイクが形成され、この部分でキャリアが枯渇する空乏層が形成されると共に、このスパイクがホール(正孔)に対する障壁となって電流が流れにくくなる。
【0023】
一方、リッジの中央部、即ち、一点鎖線Bの部分においては、p型AlGaInPクラッド層54とp型GaAsコンタクト層56との間にp型GaInPスパイク防止層55が挿入されているので、大きなスパイクは形成されずに、小さなスパイクが2つ形成されることになる。
【0024】
この様な低いエネルギー障壁は、室温で乗り越えることのできるホールの数がかなり多くなることや、トンネル電流としても通過可能になってくるのでホール電流が流れることが容易になり、リッジの中央部を電流が流れるように電流狭窄が行われることになる。
【0025】
この場合、レーザ光の一部がp型GaAsコンタクト層56によって吸収されるロスガイド型となり、効率が低く、しきい値電流が高いという欠点があるものの、ストライプ幅、即ち、リッジの幅を比較的広くできるので出射端面における光密度を低減でき、大出力化が容易であるという利点がある。
【0026】
次に、図6を参照して、従来のリッジ型半導体レーザ装置を説明する。
図6参照
まず、MOVPE法によって、n型GaAs基板61上に、n型GaAsバッファ層62、n型AlGaInPクラッド層63、歪MQW活性層64、p型AlGaInPクラッド層65、p型GaInPエッチングストップ層66、p型AlGaInPクラッド層67、及び、p型GaInP中間層68を成長させたのち、エッチングによって凸状のリッジを形成し、次いで、n型GaAs電流狭窄層69及びp型GaAsコンタクト層70を成長させる。
【0027】
なお、この場合の歪MQW活性層64は、厚さ100ÅのAl0.2 Ga0.3 In0.5 Pガイド層/厚さ60ÅのGaInPウエル層/厚さ40ÅのAl0.2 Ga0.3 In0.5 Pバリア層/厚さ60ÅのGaInPウエル層/厚さ40ÅのAl0.2 Ga0.3 In0.5 Pバリア層/厚さ60ÅのGaInPウエル層/厚さ100ÅのAl0.2 Ga0.3 In0.5 Pガイド層から構成されるものである。
【0028】
この場合、電流狭窄機構はn型GaAs電流狭窄層69によって形成され、リッジの中央部において有効電流71が流れレーザ光73を放出するが、注入された電流の一部はp型AlGaInPクラッド層65において横方向に拡がり、レーザ発振に寄与しない無効電流72として流れることになる。
【0029】
【発明が解決しようとする課題】
レーザの低消費電力化のためには、上述の無効電流をできるだけ少なくすることが必要であり、そのためには、図3(a)の従来の斜面発振型半導体レーザにおいては、n型AlGaInP電流狭窄層37の直下のp型AlGaInPクラッド層36の厚さを、また、図6の従来のリッジ型半導体レーザ装置においては、n型GaAs電流狭窄層69の直下のp型AlGaInPクラッド層65の厚さを薄くすれば良いが、薄くするとpn接合から延びてくる空乏層によってパンチスルーしてしまうなど、電流狭窄機能そのものがなくなってしまうなどの問題がある。
【0030】
また、図5(a)のヘテロ接合電流狭窄型半導体レーザ装置の場合には、パンチスルーの問題はないが、エッチング工程を必要とするため製造工程が複雑化すると共に、Alを含む半導体層を加工したのちその上にAlを含む半導体層を再成長させなければならないが、Alを含む半導体層を加工した場合、その表面に自然酸化膜が形成されるので、その上にAlを含む半導体層を再成長させること自体が非常に困難になると言う問題がある。
【0031】
したがって、本発明は、n型電流狭窄層直下のp側クラッド層の層厚を薄くすることなく、無効電流を低減することを目的とする。
【0032】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
(1)本発明は、半導体レーザ装置において、p側クラッド層を禁制帯幅の大きな第1のp型クラッド層4と禁制帯幅の小さな第2のp型クラッド層5とにより構成し、p型クラッド層4の正孔濃度が高くなっている第1の領域9の面方位が、正孔濃度の低くなっている第2の領域10の面方位と異なり、第1のp型クラッド層4が活性層3と接するとともに、第2の領域10において第2のp型クラッド層5がn型電流狭窄層6と接していることを特徴とする。
【0033】
この様に、禁制帯幅が互いに異なる第1のp型クラッド層4と第2のp型クラッド層5とによりp側クラッド層を構成することにより、両者の間に正孔に対するエネルギー障壁、即ち、スパイクを形成し、且つ、第1の領域9と第2の領域10における正孔濃度を異なるように設定することによってスパイクの厚さを制御することができ、厚いスパイクにおいては正孔を阻止し、薄いスパイクにおいては正孔をトンネルさせることによって、pn接合を用いないで電流狭窄を行うことができ、周辺部における無効電流を低減することができる。
【0034】
(2)また、本発明は、上記(1)において、第2の領域10の面方位が、mを実数とした場合、(100)面または(m11)A面のいずれかであり、また、第1の領域9の面方位が、m′をm′<mの実数とした場合、(m′11)A面であることを特徴とする。
【0035】
この様に、通常のp型不純物の場合には、A方向についてはオフ角が大きくなるにしたがって、即ち、mが小さくなるにしたがって不純物濃度及びキャリア濃度が上昇するので、m′<mとすることによって、第1の領域9における正孔濃度を第2の領域10における正孔濃度より高くすることができ、それによって、第1の領域9に形成されるスパイクの厚さを薄くしてトンネル電流を流すことができる。
なお、(100)面は、(m11)A面のmを無限大にした面に相当する。
【0036】
(3)また、本発明は、nをn>7の実数とし、n′を2≦n′≦7の実数とし、n″を3≦n″≦7の実数とした場合、(100)面または(n11)A面のいずれかを主面とし、(n′11)A面を斜面とする段差基板1を用いた半導体レーザ装置において、(100)面または(n11)A面のいずれかを主面とし、(n″11)A面を斜面とする活性層3を設け、活性層3上に斜面に沿った領域の正孔濃度が、主面に沿った領域の正孔濃度より高いp側クラッド層、及び、主面においてn型電流狭窄層6となり斜面においてp型層7となるクラッド層を設けると共に、p側クラッド層を少なくとも活性層3に近い側の禁制帯幅の大きな第1のp型クラッド層4と禁制帯幅の小さな第2のp型クラッド層5とにより構成したことを特徴とする。
【0037】
この様に、段差基板1の面方位を上記のように選定し、且つ、禁制帯幅が互いに異なる第1のp型クラッド層4と第2のp型クラッド層5とによりp側クラッド層を構成することにより、p側クラッド層にスパイクによる電流狭窄機構を構成することができ、また、n型電流狭窄層6を利用した電流狭窄機構も合わせて構成することができる。
【0038】
(4)また、本発明は、上記(1)乃至(3)のいずれかにおいて、第1のp型クラッド層4及び第2のp型クラッド層5がAlInPまたはAlGaInPからなり、第1のp型クラッド層4のAl組成比が第2のp型クラッド層5のAl組成比より大きいことを特徴とする。
【0039】
この様に、第1のp型クラッド層4及び第2のp型クラッド層5として、AlInPまたはAlGaInPを用いることにより、可視光半導体レーザに対する良好なキャリア閉じ込め層と電流狭窄のためのスパイクを形成することができる。
【0040】
(5)本発明は、第1の面方位と第2の面方位とを有する基板を用いた半導体レーザ装置の製造方法において、p側クラッド層を活性層3に近く禁制帯幅の大きな第1のp型クラッド層4と禁制帯幅の小さな第2のp型クラッド層5とにより構成すると共に、p側クラッド層の第1の面方位部分における正孔濃度が第2の面方位部分における正孔濃度より高くなるように面方位を選択することを特徴とする。
【0041】
この様に、基板の面方位を適宜選択することによって、不純物の取り込まれ率の面方位依存性を利用して、第1のp型クラッド層4と第2のp型クラッド層5との間に形成されるスパイクの厚さを制御することができる。
【0042】
(6)また、本発明は、上記(5)において、第2の面方位が、mを実数とした場合、(100)面または(m11)A面のいずれかであり、また、第1の面方位が、m′をm′<mの実数とした場合、(m′11)A面であることを特徴とする。
【0043】
この様に、通常のp型不純物の場合には、A方向についてはオフ角が大きくなるにしたがって、即ち、mが小さくなるにしたがって不純物濃度及びキャリア濃度が上昇するので、m′<mとするだけで第1の領域9における正孔濃度を第2の領域10における正孔濃度より高くすることができる。
【0044】
(7)また、本発明は、nをn>7の実数とし、n′を2≦n′≦7の実数とし、n″を3≦n″≦7の実数とした場合、(100)面または(n11)A面のいずれかを主面とし、(n′11)A面を斜面とする段差基板1を用いた半導体レーザ装置の製造方法において、(100)面または(n11)A面のいずれかを主面とし、(n″11)A面を斜面とする活性層3を設け、活性層3上に活性層3に近い側の禁制帯幅の大きな第1のp型クラッド層4と禁制帯幅の小さな第2のp型クラッド層5とにより構成されるp側クラッド層、及び、主面においてn型電流狭窄層6となり斜面においてp型層7となるクラッド層を設けると共に、p側クラッド層の斜面に沿った領域の正孔濃度が、主面に沿った領域の正孔濃度より高くなるようにしたことを特徴とする。
【0045】
この様に、段差基板1の面方位を上記のように選定し、且つ、禁制帯幅が互いに異なる第1のp型クラッド層4と第2のp型クラッド層5とによりp側クラッド層を構成することにより、p側クラッド層にスパイクによる電流狭窄機構を通常のエピタキシャル成長工程だけで形成することができ、また、交互ドーピング或いは同時ドーピングによってn型電流狭窄層6を利用した電流狭窄機構も形成することができる。
【0046】
(8)また、本発明は、上記(5)乃至(7)のいずれかにおいて、第1のp型クラッド層4及び第2のp型クラッド層5がAlInPまたはAlGaInPからなり、第1のp型クラッド層4のAl組成比が第2のp型クラッド層5のAl組成比より大きいことを特徴とする。
【0047】
この様に、本発明においては、成長工程の途中でエッチング工程を用いていないので、酸化膜が形成されやすく、その上への再成長が困難なAlを含み禁制帯幅の大きなAlInPまたはAlGaInPを第1のp型クラッド層4及び第2のp型クラッド層5として用いることができ、それによって、可視光半導体レーザに対する良好なキャリア閉じ込め層と電流狭窄のためのスパイクを再現性良く形成することができる。
【0048】
【発明の実施の形態】
ここで、図2を参照して、本発明の実施の形態を説明する。
なお、図2(a)は斜面発振型半導体レーザの斜視図であり、また、図2(b)は、図2(a)における破線A及び破線Bに沿ったヘテロ接合界面ににおける、価電子帯のバンド端の構造を概略的に示す図である。
【0049】
図2(a)参照
まず、(100)面から(111)A面に6°オフした主面を有するキャリア濃度が4×1018cm-3のSiドープn型GaAs基板11上にフォトレジスト(図示せず)を塗布し、150μm間隔で幅150μmのストライプ状レジストパターンをフォトリソグラフィー工程によって形成する。
【0050】
次いで、レジストパターンをマスクとしてHF系エッチャントを用いてエッチングすることによって主面に対する傾斜角が約14°、即ち、(100)面に対するオフ角が20°の斜面を有する深さ0.5μmの溝を形成する。
この場合、斜面の面方位はほぼ(411)A面となるが、この様な方位はHF系エッチャントの組成及び反応温度を調整することによって再現性良く得ることができる。
【0051】
次いで、バッファ層からコンタクト層まで全ての層をMOVPE法によって連続成長させるものであるが、この場合、全体の成長工程を通して、成長圧力は50Torr、成長効率は約800μm/mol、キャリアガスの水素を含めた総流量は8000sccmである。
【0052】
まず、段差が形成されたn型GaAs基板11上に、基板温度を680℃とした状態で、TMG(トリメチルガリウム)及びAsH3 を用いて、AsH3 /TMG比が100となり、成長速度が1μm/時となるように原料ガスを流すと共に、Si2 6 を不純物源として流すことによってキャリア濃度が5×1017cm-3で厚さが1.5μmのn型GaAsバッファ層12を成長させる。
【0053】
次いで、基板温度を同じく680℃とした状態で、TEG(トリエチルガリウム)、TMI(トリメチルインジウム)、及び、PH3 を用いて、PH3 /(TEG+TMI)比が500となり、成長速度が1μm/時となるように原料ガスを流すと共に、Si2 6 を不純物源として流すことによって、キャリア濃度が1×1018cm-3で厚さが0.1μmのn型GaInP中間層(Ga0.5 In0.5 P)13を成長させる。
【0054】
このn型GaInP中間層13はGaAs層とクラッド層となるAlGaInP層との禁制帯幅の差を緩和し、ヘテロ接合界面に形成されるエネルギー障壁を小さくするために設けるものである。
【0055】
次いで、基板温度を同じく680℃とした状態で、TMA(トリメチルアルミニウム)、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が110となり、成長速度が2.2μm/時となるように原料ガスを流すと共に、Si2 6 を不純物源として流すことによって、キャリア濃度が5×1017cm-3で厚さが2.0μmのn型AlGaInPクラッド層(Al0.35Ga0.15In0.5 P)14を成長させる。
なお、n型層の成長に際して、不純物としてSiを用いるのは、斜面における電子濃度を主面にける電子濃度に比べて低くしたくないためである。
【0056】
次いで、基板温度を同じく680℃とした状態で、TMA、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が400となり、成長速度が1μm/時となるように原料ガスを流して、厚さ500ÅのアンドープのAl0.2 Ga0.3 In0.5 P光ガイド層を成長させる。
【0057】
次いで、基板温度を同じく680℃とした状態で、TEG、TMI、及び、PH3 を用いて、PH3 /(TEG+TMI)比が400となり、成長速度が0.8μm/時となるように原料ガスを流すことによって厚さ60ÅでアンドープのGa0.44In0.56Pウエル層を3層、及び、TMA、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が400となり、成長速度が1.0μm/時となるように原料ガスを流すことによって厚さ50ÅのアンドープAl0.2 Ga0.3 In0.5 Pバリア層を2層、交互に成長させて、次いで、再び、厚さ500ÅのアンドープのAl0.2 Ga0.3 In0.5 P光ガイド層を成長させることによって歪MQW活性層15を形成する。
【0058】
次いで、基板温度を同じく680℃とした状態で、TMA、TMI、及び、PH3 を用いて、PH3 /(TMA+TMI)比が110となり、成長速度が2.2μm/時となるように原料ガスを流すと共に、不純物源となるDEZn(ジエチルジンク)をDEZn/(TMA+TMI)比が0.1となるように流すことによって、斜面に沿った部分のキャリア濃度が7×1017cm-3で且つ主面に沿った部分のキャリア濃度が1.2×1017cm-3で、厚さが0.15μmの活性層側の第1のp型クラッド層となるp型AlInPクラッド層(Al0.5 In0.5 P)16を成長させる。
【0059】
次いで、TMA、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が110となり、成長速度が2.2μm/時となるように原料ガスを流すと共に、不純物源となるDEZnをDEZn/(TMA+TMI)比が0.1となるように流すことによって、斜面に沿った部分のキャリア濃度が7×1017cm-3で且つ主面に沿った部分のキャリア濃度が1.2×1017cm-3で、厚さが0.1μmの第2のp型クラッド層となるp型AlGaInPクラッド層(Al0.35Ga0.15In0.5 P)層17を成長させる。
【0060】
次いで、基板温度を同じく680℃とした状態で、TMA、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が110となり、成長速度が2.2μm/時となるように原料ガスを流すと共に、不純物源となるDEZnとH2 Seとを交互に流して夫々50Åずつ30周期成長させて全体の厚さが0.30μmのAl0.35Ga0.15In0.5 Pクラッド層を形成する。
【0061】
このAl0.35Ga0.15In0.5 Pクラッド層においては、Seがドープされた層は主面に沿った部分のn型キャリア濃度は6×1017cm-3となり、斜面に沿った部分のn型キャリア濃度は2×1017cm-3となり、一方、Znがドープされた層は主面に沿った部分のp型キャリア濃度は2.4×1017cm-3となり、斜面に沿った部分のp型キャリア濃度は、1.4×1018cm-3となる。
【0062】
そして、この成長過程において斜面に沿った部分のp型不純物は不純物濃度差による拡散原理によりn型層に進入して1.4×1018cm-3だったものが平均化されて7×1017cm-3のp型キャリア濃度となり、斜面に沿った部分全体がp型AlGaInP層19に変換される。
【0063】
一方、主面に沿った部分においては、p型不純物は濃度の高いn型不純物にブロックされて拡散が生ぜず、且つ、n型不純物の拡散は殆ど起こらないので、pnpnpn・・構造のドーピングプロファイルになるが、これらの層は全て薄いのでキャリアの拡散によりp型ドープ部分が空乏化して均一なn型AlGaInP電流狭窄層18となり、このn型AlGaInP電流狭窄層18によって電流狭窄が行われる。
【0064】
次いで、基板温度を同じく680℃とした状態で、TMA、TEG、TMI、及び、PH3 を用いて、PH3 /(TMA+TEG+TMI)比が273となり、成長速度が2.2μm/時となるように原料ガスを流すと共に、DEZnを不純物源として流すことによって、斜面に沿った部分のキャリア濃度が7×1017cm-3で且つ主面に沿った部分のキャリア濃度が1.2×1017cm-3で、厚さが1.5μmの第3のp型クラッド層となるp型AlGaInPクラッド層(Al0.35Ga0.15In0.5 P)層20を成長させる。
【0065】
次いで、基板温度を同じく680℃とした状態で、TEG、TMI、及び、PH3 を用いて、PH3 /(TEG+TMI)比が500となり、成長速度が1μm/時となるように原料ガスを流すと共に、DEZnを不純物源として流すことによって、斜面に沿った部分のキャリア濃度が1×1018cm-3で厚さが0.1μmのp型GaInP中間層(Ga0.5 In0.5 P)21を成長させる。
【0066】
次いで、基板温度を同じく680℃とした状態で、TMG及びAsH3 を用いて、AsH3 /TMG比が100となり、成長速度が1μm/時となるように原料ガスを流すと共に、DEZnを不純物源として流すことによって、斜面に沿った部分のキャリア濃度が2×1018cm-3で厚さが1μmのp型GaAsコンタクト層22を成長させる。
【0067】
次いで、図示しないが、100μm幅の素子分離領域を形成したのち、Au/Ge/Auからなるn型コンタクト電極、及び、Au・Zn/Auからなるp型コンタクト電極を蒸着により堆積させ、幅300μm、長さ700μmのチップに劈開し、pサイドUPでヒートシンクにボンディングする。
【0068】
図2(b)参照
上記の本発明の斜面発振型半導体レーザにおいては、第1のp型クラッド層となるp型AlInPクラッド層16と第2のp型クラッド層となるp型AlGaInPクラッド層17とのヘテロ接合界面において、両者の電子親和力χの差に起因して、価電子帯のバンド端に電子親和力χの差に相当するエネルギーギャップ、即ち、スパイクが形成されることになる。
【0069】
このスパイクの厚さは、不純物濃度に依存し、不純物濃度の高い部分に形成されるスパイクの厚さは薄く、不純物濃度の低い部分に形成されるスパイクの厚さは厚くなる。
【0070】
したがって、図2(a)の破線Aの部分、即ち、不純物濃度の高い斜面部に形成されたスパイクの厚さは薄くなるので、正孔はこのスパイクをトンネルすることができ、斜面部には電流が流れることになる。
【0071】
一方、図2(a)の破線Bの部分、即ち、不純物濃度の低い主面部に形成されたスパイクの厚さは厚くなるので、正孔はこのスパイクをトンネルすることができず、周辺部には電流が流れなくなる。
【0072】
即ち、本発明においては、n型電流狭窄層と、ヘテロ接合界面のスパイクによって電流狭窄を行っているので、n型電流狭窄層と活性層との間のp型クラッド層の厚さが厚い場合にも、無効電流を効果的に低減することができる。
【0073】
また、本発明においては、不純物のドーピングの面方位依存性を利用してヘテロ接合界面のスパイクの厚さを制御しているので、通常のエピタキシャル成長工程だけで、無効電流の少ない電流狭窄機構を形成することができ、低消費電力で低発熱の半導体レーザ装置を低コストで製造することができる。
【0074】
なお、上記の実施の形態においては、p型不純物とn型不純物とを交互にドープすることによって電流狭窄層を形成しているが、同時ドープによって電流狭窄層を形成しても良いものであり、その場合には、p型不純物とn型不純物を同時にドープすることによって、上述の図3(b)から分かるように、主面に沿った部分はn型領域となり、このn型領域が電流狭窄層となる。
【0075】
また、本発明の実施の形態においては、ヘテロ接合界面のスパイクを形成するために、第1のp型クラッド層としてAlInP層を用い、第2のp型クラッド層としてAlGaInP層を用いているが、第1のp型クラッド層もAlGaInPで形成しても良く、その場合には第1のp型クラッド層のAl比を第2のp型クラッド層のAl比より大きくし、電子親和力χがより小さく、且つ、禁制帯幅Eg がより大きくなるようにすれば良い。
【0077】
また、本発明の実施の形態においてはn型基板を用いているが、p型基板を用いて導電型を反転させても良く、その場合には、基板側にn型電流ブロック層を設けるとともに、基板側に設けるp側クラッド層を禁制帯幅の異なる2層のp型クラッド層で構成すれば良い。
【0078】
また、本発明の実施の形態においては、活性層はMQW活性層であるが、この様な活性層に限られるものではなく、SQW(単一量子井戸)構造であっても良いし、量子井戸構造を有さない活性層であっても良い。
【0079】
【発明の効果】
本発明によれば、電流狭窄構造の少なくとも一部を、p側クラッド層を少なくとも2層のp型クラッド層で構成することによってそのヘテロ接合界面に形成されるスパイクを利用して形成しているので、n型電流狭窄層直下のp側クラッド層を薄くすることなく、無効電流を効果的に低減することができるので、短波長の赤色半導体レーザ装置の低消費電力化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施の形態の説明図である。
【図3】従来の一回成長型半導体レーザ装置の説明図である。
【図4】ドーピング効率の面方位依存性の説明図である。
【図5】従来のヘテロ接合電流狭窄型半導体レーザ装置の説明図である。
【図6】従来のリッジ型半導体レーザ装置の説明図である。
【符号の説明】
1 段差基板
2 n型クラッド層
3 活性層
4 第1のp型クラッド層
5 第2のp型クラッド層
6 n型電流狭窄層
7 p型層
8 p型クラッド層
9 第1の領域
10 第2の領域
11 n型GaAs基板
12 n型GaAsバッファ層
13 n型GaInP中間層
14 n型AlGaInPクラッド層
15 歪MQW活性層
16 p型AlInPクラッド層
17 p型AlGaInPクラッド層
18 n型AlGaInP電流狭窄層
19 p型AlGaInP層
20 p型AlGaInPクラッド層
21 p型GaInP中間層
22 p型GaAsコンタクト層
31 n型GaAs基板
32 n型GaAsバッファ層
33 n型GaInP中間層
34 n型AlGaInPクラッド層
35 MQW活性層
36 p型AlGaInPクラッド層
37 n型AlGaInP電流狭窄層
38 p型AlGaInP層
39 p型AlGaInPクラッド層
40 p型GaInP中間層
41 p型GaAsコンタクト層
51 n型GaAs基板
52 n型AlGaInPクラッド層
53 GaInP活性層
54 p型AlGaInPクラッド層
55 p型GaInPスパイク防止層
56 p型GaAsコンタクト層
61 n型GaAs基板
62 n型GaAsバッファ層
63 n型AlGaInPクラッド層
64 歪MQW活性層
65 p型AlGaInPクラッド層
66 p型GaInPエッチングストップ層
67 p型AlGaInPクラッド層
68 p型GaInP中間層
69 n型GaAs電流狭窄層
70 p型GaAsコンタクト層
71 有効電流
72 無効電流
73 レーザ光
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser device and a manufacturing method thereof, and more particularly, to a lateral mode control type semiconductor laser device using a stepped substrate that oscillates in a short wavelength in a red region and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, visible light semiconductor lasers in the 0.6 μm band have been used in high-density optical disk devices such as DVDs because the laser spot can be narrowed down.
[0003]
Such a device will use a battery of a notebook personal computer or the like and will be incorporated in a narrow space in the future. Therefore, as a specification required for parts, low power consumption has become a problem.
[0004]
When manufacturing such a visible light semiconductor laser, since AlInP or AlGaInP is a material system having the largest band gap as a III-V group compound semiconductor lattice-matched with GaAs, AlInP or AlGaInP is used as a cladding layer. It is useful to use, in particular, an essential material for red lasers.
[0005]
As a AlGaInP-based visible light semiconductor laser that does not use a buried structure, the present inventors have developed a single-growth semiconductor laser device in which a double heterojunction structure is grown on a stepped substrate, that is, a slope oscillation type semiconductor laser. Since it has been proposed (JP-A-6-45708), this single growth type semiconductor laser device will be described with reference to FIG.
[0006]
The basic structure of the optical waveguide of this single-growth semiconductor laser device is known as a TS (Terraced Substrate) laser, and a step is also formed in the active layer by the step provided on the substrate, so that lateral mode control is performed. Is possible.
[0007]
See Fig. 3 (a)
FIG. 3A is a perspective view of a single-growth type semiconductor laser device. After a step is formed on an n-type GaAs substrate 31 whose main surface is a (100) plane and whose inclined surface is substantially the (311) A plane, The n-type GaAs buffer layer 32, the n-type GaInP intermediate layer 33, the n-type AlGaInP clad layer 34, the MQW (multiple quantum well) active layer 35, the p-type AlGaInP are formed on the top by using the MOVPE method (metal organic vapor phase epitaxy). A clad layer 36, a second clad layer whose peripheral part is an n-type AlGaInP current confinement layer 37 and whose central part is a p-type AlGaInP layer 38, a p-type AlGaInP clad layer 39, a p-type GaInP intermediate layer 40, and a p-type GaAs contact Layer 41 is grown sequentially.
The (311) plane A is a (311) plane in which a group III element (in this case, Ga) appears on the surface.
[0008]
In this case, in the growth process of the second cladding layer in which the peripheral portion is the n-type AlGaInP current confinement layer 37 and the central portion is the p-type AlGaInP layer 38, a single crystal is used by utilizing the crystal plane orientation dependence of impurity doping. Since the current confinement mechanism is formed in the growth process, this situation will be described with reference to FIG.
[0009]
Refer to FIG.
FIG. 3 (b) shows Al and Zn doped simultaneously with Se. 0.35 Ga 0.15 In 0.5 Al when P layer is grown 0.35 Ga 0.15 In 0.5 It is a figure which shows the plane orientation dependence of the carrier density | concentration in P layer, and the horizontal axis represents the off angle from the (100) plane to the (111) A plane direction.
[0010]
In the figure, as represented by white circles and black circles, the carrier concentration is the lowest in the vicinity of the (711) A plane. Therefore, when the same amount of impurities is doped, the n-type in the (n11) A plane where n> 7. A layer is obtained, and a p-type layer is obtained on the (m11) A plane where m ≦ 7, and Al is grown along the slope of the n-type GaAs substrate 31, ie, along the (311) A plane. 0.35 Ga 0.15 In 0.5 The P layer is substantially a (411) A plane and becomes a p-type layer, but the flat surface of the n-type GaAs substrate 31, that is, the portion grown along the (100) plane is the (100) plane, so the n-type. Become a layer.
Since the values of n and m depend on the impurity doping amount, doping ratio, etc., there is no particular critical meaning.
[0011]
Thus, since the conventional slope oscillation type semiconductor laser forms the current confinement mechanism by utilizing the plane orientation dependence of the impurity doping in the MOVPE method, it is possible to perform a single continuous operation without using a buried structure or diffusion. The entire laminated structure can be obtained by the growth process, and therefore can be manufactured at a high yield and at a low price.
[0012]
In addition, since this slope oscillation type semiconductor laser does not have a loss guide structure, that is, a complex refractive index waveguide structure due to light absorption loss, it is not necessary to consider light absorption loss, so it has high efficiency and low power consumption. There is an advantage that low astigmatism characteristics can be obtained.
[0013]
Next, the plane orientation dependence of this impurity doping will be described in detail with reference to FIG.
See Fig. 4 (a)
FIG. 4A is a diagram showing the plane orientation dependency of doping of Zn and Mg, which are p-type impurities, and the off angles from the (100) plane to the (111) A plane direction and the (111) B plane direction. 2 shows the relative incorporation rate of impurities in an AlGaInP layer when an AlGaInP layer is grown from a growth gas containing Zn and Mg on a substrate having GaN.
[0014]
Black circles and black squares indicate relative carrier concentrations measured by CV measurement (capacitance measurement), and white circles and white squares indicate relative impurity concentrations measured by SIMS (Secondary Ion Mass Spectroscopy). In addition, the activation rate of the impurities can be understood from these differences, and the difference in impurity concentration depending on the crystal plane orientation, that is, the dependence of the relative impurity uptake rate on the plane orientation can be understood.
The circle indicates the A direction, and the square indicates the B direction.
[0015]
As is apparent from the figure, in the case of Zn, as the off angle increases in the A direction, that is, as n in (n11) decreases, the impurity concentration and the carrier concentration increase, and the off angle is Although it becomes maximum at 25 °, that is, in the vicinity of the (311) plane and then decreases, the (111) A plane also has a concentration about six times that of the (100) plane.
[0016]
In this case, since there is almost no difference between the impurity concentration and the carrier concentration, that is, the surface activation dependency of the impurity activation rate is not seen, this result shows the surface orientation dependency of the impurity incorporation rate. Will be.
[0017]
On the other hand, in the B direction, the plane orientation dependence of the impurity incorporation rate is not so much seen, and the (111) B plane is half of the (100) plane.
In the case of Mg, a tendency similar to that of Zn is observed, but the surface orientation dependency is smaller than that of Zn.
[0018]
Next, the plane orientation dependency of doping of Se, which is an n-type impurity, will be described with reference to FIG.
Refer to FIG.
As for Se, a tendency opposite to that of the p-type impurity is observed. As the off-angle increases in the A direction, the rate of impurity incorporation decreases, while as the off-angle increases in the B direction. Impurity incorporation rate increases.
[0019]
Therefore, a p-type region and an n-type region can be grown simultaneously by simultaneously doping a semiconductor surface having different plane orientations with a p-type impurity made of Zn or Mg and an n-type impurity made of Se. The result of FIG. 3B can be described.
[0020]
Next, referring to FIG. 5, a conventional heterojunction current confining type semiconductor that conducts current confinement using a discontinuity of an energy band formed at the heterojunction interface due to a difference in electron affinity χ, that is, a spike. The laser device (if necessary, see Ishikawa, et al., Japan Society of Applied Physics 63 Spring Proceedings 31a-ZP-8) will be described.
[0021]
Refer to FIG.
First, an n-type AlGaInP clad layer 52, a GaInP active layer 53, a p-type AlGaInP clad layer 54, and a GaInP spike prevention layer 55 are grown on an n-type GaAs substrate 51 by MOVPE, and then are convex by etching. Next, the p-type GaAs contact layer 56 is grown again by the MOVPE method.
[0022]
Refer to FIG.
FIG. 5B shows the structure of the band edge of the valence band in the one-dot chain lines A and B in FIG. 5A, and the current confinement mechanism is in the peripheral part of the ridge, that is, in the part of the one-dot chain line A. A large spike is formed at the heterojunction interface between the p-type AlGaInP cladding layer 54 and the p-type GaAs contact layer 56 due to the difference in electron affinity χ between the two, and a depletion layer in which carriers are depleted is formed in this portion. At the same time, this spike becomes a barrier against holes, making it difficult for current to flow.
[0023]
On the other hand, since the p-type GaInP spike prevention layer 55 is inserted between the p-type AlGaInP clad layer 54 and the p-type GaAs contact layer 56 in the central portion of the ridge, that is, the portion of the alternate long and short dash line B, a large spike Two small spikes are formed without forming.
[0024]
Such a low energy barrier makes it possible for the number of holes that can be overcome at room temperature to increase considerably, and also allows passage of tunnel current, so that the hole current can easily flow, and the central part of the ridge Current constriction is performed so that current flows.
[0025]
In this case, a loss guide type in which a part of the laser beam is absorbed by the p-type GaAs contact layer 56 is disadvantageous in that the efficiency is low and the threshold current is high, but the stripe width, that is, the ridge width is compared. Therefore, there is an advantage that the light density at the exit end face can be reduced and the output can be easily increased.
[0026]
Next, a conventional ridge type semiconductor laser device will be described with reference to FIG.
See FIG.
First, an n-type GaAs buffer layer 62, an n-type AlGaInP cladding layer 63, a strained MQW active layer 64, a p-type AlGaInP cladding layer 65, a p-type GaInP etching stop layer 66, p on the n-type GaAs substrate 61 by the MOVPE method. After the type AlGaInP cladding layer 67 and the p-type GaInP intermediate layer 68 are grown, a convex ridge is formed by etching, and then an n-type GaAs current confinement layer 69 and a p-type GaAs contact layer 70 are grown.
[0027]
In this case, the strained MQW active layer 64 is made of Al having a thickness of 100 mm. 0.2 Ga 0.3 In 0.5 P guide layer / 60 Å thick GaInP well layer / 40 Å thick Al 0.2 Ga 0.3 In 0.5 P barrier layer / 60 Å thick GaInP well layer / 40 Å thick Al 0.2 Ga 0.3 In 0.5 P barrier layer / 60 Å thick GaInP well layer / 100 Å thick Al 0.2 Ga 0.3 In 0.5 It is composed of a P guide layer.
[0028]
In this case, the current confinement mechanism is formed by the n-type GaAs current confinement layer 69, and the effective current 71 flows through the center of the ridge and emits the laser beam 73, but part of the injected current is the p-type AlGaInP cladding layer 65. , It spreads in the horizontal direction and flows as a reactive current 72 that does not contribute to laser oscillation.
[0029]
[Problems to be solved by the invention]
In order to reduce the power consumption of the laser, it is necessary to reduce the above-mentioned reactive current as much as possible. For this purpose, in the conventional slope oscillation type semiconductor laser of FIG. The thickness of the p-type AlGaInP clad layer 36 immediately below the layer 37, and the thickness of the p-type AlGaInP clad layer 65 directly below the n-type GaAs current confinement layer 69 in the conventional ridge type semiconductor laser device of FIG. However, there is a problem that the current confinement function itself is lost because the depletion layer extending from the pn junction causes punch-through.
[0030]
In the case of the heterojunction current confined semiconductor laser device of FIG. 5A, there is no problem of punch-through, but the manufacturing process is complicated because an etching process is required, and a semiconductor layer containing Al is formed. After processing, a semiconductor layer containing Al must be regrown, but when a semiconductor layer containing Al is processed, a natural oxide film is formed on the surface of the semiconductor layer. There is a problem that it will be very difficult to regrow itself.
[0031]
Therefore, an object of the present invention is to reduce reactive current without reducing the thickness of the p-side cladding layer immediately below the n-type current confinement layer.
[0032]
[Means for Solving the Problems]
FIG. 1 is an explanatory diagram of the principle configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
See Figure 1
(1) The present invention provides a p-side cladding layer in a semiconductor laser device Prohibited A first p-type cladding layer 4 having a large band gap and a second p-type cladding layer 5 having a small band gap are formed. , P The plane orientation of the first region 9 where the hole concentration of the cladding layer 4 is high is different from the plane orientation of the second region 10 where the hole concentration is low. Thus, the first p-type cladding layer 4 is in contact with the active layer 3, and the second p-type cladding layer 5 is in contact with the n-type current confinement layer 6 in the second region 10. It is characterized by that.
[0033]
In this way, by forming the p-side cladding layer by the first p-type cladding layer 4 and the second p-type cladding layer 5 having different forbidden band widths, an energy barrier against holes, that is, The thickness of the spike can be controlled by forming the spike and setting the hole concentration in the first region 9 and the second region 10 to be different, and blocking the hole in the thick spike In addition, by tunneling holes in a thin spike, current confinement can be performed without using a pn junction, and reactive current in the peripheral portion can be reduced.
[0034]
(2) Further, in the above (1), the present invention is that the surface orientation of the second region 10 is either the (100) plane or the (m11) A plane when m is a real number. The plane orientation of the first region 9 is (m′11) A plane, where m ′ is a real number of m ′ <m.
[0035]
In this way, in the case of a normal p-type impurity, the impurity concentration and the carrier concentration increase as the off angle increases in the A direction, that is, as m decreases, so m ′ <m. Thus, the hole concentration in the first region 9 can be made higher than the hole concentration in the second region 10, thereby reducing the thickness of the spike formed in the first region 9 and tunneling. Current can flow.
The (100) plane corresponds to a plane in which m of the (m11) A plane is infinite.
[0036]
(3) In the present invention, when n is a real number of n> 7, n ′ is a real number of 2 ≦ n ′ ≦ 7, and n ″ is a real number of 3 ≦ n ″ ≦ 7, the (100) plane Alternatively, in the semiconductor laser device using the stepped substrate 1 having either the (n11) A plane as a main surface and the (n′11) A plane as an inclined surface, either the (100) plane or the (n11) A plane is An active layer 3 having a main surface and an (n ″ 11) A plane as an inclined surface is provided, and the hole concentration in the region along the inclined surface is higher than the hole concentration in the region along the main surface on the active layer 3. A side cladding layer and a cladding layer that becomes the n-type current confinement layer 6 on the main surface and becomes the p-type layer 7 on the inclined surface are provided, and the p-side cladding layer has a large forbidden band width at least on the side close to the active layer 3. The p-type cladding layer 4 and the second p-type cladding layer 5 having a small forbidden band width are used. To.
[0037]
As described above, the surface orientation of the stepped substrate 1 is selected as described above, and the first p-type cladding layer 4 and the second p-type cladding layer 5 having different forbidden band widths are used to form a p-side cladding layer. By configuring, a current confinement mechanism using spikes can be configured in the p-side cladding layer, and a current confinement mechanism using the n-type current confinement layer 6 can also be configured.
[0038]
(4) Further, according to the present invention, in any one of the above (1) to (3), the first p-type cladding layer 4 and the second p-type cladding layer 5 are made of AlInP or AlGaInP, and The Al composition ratio of the mold cladding layer 4 is larger than the Al composition ratio of the second p-type cladding layer 5.
[0039]
As described above, by using AlInP or AlGaInP as the first p-type cladding layer 4 and the second p-type cladding layer 5, a good carrier confinement layer for the visible light semiconductor laser and a spike for current confinement are formed. can do.
[0040]
(5) The present invention provides a method for manufacturing a semiconductor laser device using a substrate having a first plane orientation and a second plane orientation. The first method has a large forbidden band width with the p-side cladding layer close to the active layer 3. P-type cladding layer 4 and second p-type cladding layer 5 having a small forbidden band width, and the hole concentration in the first plane orientation portion of the p-side cladding layer is positive in the second plane orientation portion. The plane orientation is selected so as to be higher than the pore concentration.
[0041]
In this way, by appropriately selecting the plane orientation of the substrate, the plane orientation dependence of the impurity incorporation rate is utilized to make the gap between the first p-type cladding layer 4 and the second p-type cladding layer 5. It is possible to control the thickness of the spike formed on the substrate.
[0042]
(6) In the present invention, in the above (5), the second plane orientation is either the (100) plane or the (m11) A plane when m is a real number. The plane orientation is characterized by being a (m′11) A plane where m ′ is a real number of m ′ <m.
[0043]
In this way, in the case of a normal p-type impurity, the impurity concentration and the carrier concentration increase as the off angle increases in the A direction, that is, as m decreases, so m ′ <m. Only the hole concentration in the first region 9 can be made higher than the hole concentration in the second region 10.
[0044]
(7) In the present invention, when n is a real number of n> 7, n ′ is a real number of 2 ≦ n ′ ≦ 7, and n ″ is a real number of 3 ≦ n ″ ≦ 7, the (100) plane Alternatively, in the method of manufacturing a semiconductor laser device using the stepped substrate 1 having any one of the (n11) A plane as a main surface and the (n′11) A plane as an inclined surface, the (100) plane or the (n11) A plane The first p-type cladding layer 4 having a large forbidden band on the side close to the active layer 3 is provided on the active layer 3 with the active layer 3 having one of the principal surfaces and the (n ″ 11) A plane as an inclined surface. A p-side cladding layer constituted by the second p-type cladding layer 5 having a small forbidden band width, a cladding layer which becomes the n-type current confinement layer 6 on the main surface and becomes the p-type layer 7 on the inclined surface, and p The hole concentration in the region along the slope of the side cladding layer is higher than the hole concentration in the region along the main surface. Characterized in that it was.
[0045]
As described above, the surface orientation of the stepped substrate 1 is selected as described above, and the first p-type cladding layer 4 and the second p-type cladding layer 5 having different forbidden band widths are used to form a p-side cladding layer. By configuring, a current confinement mechanism by spike can be formed in the p-side cladding layer only by a normal epitaxial growth process, and a current confinement mechanism using the n-type current confinement layer 6 is also formed by alternate doping or simultaneous doping. can do.
[0046]
(8) Further, according to the present invention, in any one of the above (5) to (7), the first p-type cladding layer 4 and the second p-type cladding layer 5 are made of AlInP or AlGaInP, and The Al composition ratio of the mold cladding layer 4 is larger than the Al composition ratio of the second p-type cladding layer 5.
[0047]
Thus, in the present invention, since an etching process is not used in the middle of the growth process, an oxide film is easily formed, and AlInP or AlGaInP having a large forbidden band width including Al that is difficult to re-grow on the oxide film is formed. It can be used as the first p-type cladding layer 4 and the second p-type cladding layer 5, thereby forming a good carrier confinement layer and a current confinement spike for the visible light semiconductor laser with good reproducibility. Can do.
[0048]
DETAILED DESCRIPTION OF THE INVENTION
Here, an embodiment of the present invention will be described with reference to FIG.
2A is a perspective view of a slope oscillation type semiconductor laser, and FIG. 2B is a valence electron at a heterojunction interface along broken lines A and B in FIG. 2A. It is a figure which shows roughly the structure of the band end of a belt | band | zone.
[0049]
See Fig. 2 (a)
First, the carrier concentration having a main surface that is 6 ° off from the (100) plane to the (111) A plane is 4 × 10. 18 cm -3 A photoresist (not shown) is applied on the Si-doped n-type GaAs substrate 11 and a stripe-like resist pattern having a width of 150 μm is formed at intervals of 150 μm by a photolithography process.
[0050]
Next, by etching using a HF-based etchant using the resist pattern as a mask, a groove having a depth of 0.5 μm having a slope with an inclination angle of about 14 ° with respect to the main surface, that is, an off angle with respect to the (100) plane of 20 ° Form.
In this case, the plane orientation of the slope is approximately (411) A plane, but such orientation can be obtained with good reproducibility by adjusting the composition of the HF-based etchant and the reaction temperature.
[0051]
Next, all layers from the buffer layer to the contact layer are continuously grown by the MOVPE method. In this case, throughout the entire growth process, the growth pressure is 50 Torr, the growth efficiency is about 800 μm / mol, and hydrogen of the carrier gas is added. The total flow rate included is 8000 sccm.
[0052]
First, TMG (trimethylgallium) and AsH are formed on the n-type GaAs substrate 11 on which the step is formed with the substrate temperature set at 680 ° C. Three Using AsH Three The source gas is flowed so that the / TMG ratio becomes 100 and the growth rate becomes 1 μm / hour, and Si 2 H 6 As a source of impurities, the carrier concentration is 5 × 10 17 cm -3 The n-type GaAs buffer layer 12 having a thickness of 1.5 μm is grown.
[0053]
Next, TEG (triethylgallium), TMI (trimethylindium), and PH in a state where the substrate temperature is also 680 ° C. Three Using PH Three / (TEG + TMI) ratio is 500, the source gas is flowed so that the growth rate is 1 μm / hour, and Si 2 H 6 As a source of impurities, the carrier concentration is 1 × 10 18 cm -3 And an n-type GaInP intermediate layer (Ga 0.5 In 0.5 P) 13 is grown.
[0054]
The n-type GaInP intermediate layer 13 is provided to alleviate the difference in the forbidden band width between the GaAs layer and the AlGaInP layer serving as the cladding layer, and to reduce the energy barrier formed at the heterojunction interface.
[0055]
Next, TMA (trimethylaluminum), TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TMA + TEG + TMI) ratio is 110, and the source gas is flowed so that the growth rate is 2.2 μm / hour. 2 H 6 As a source of impurities, the carrier concentration is 5 × 10 17 cm -3 N-type AlGaInP cladding layer (Al 0.35 Ga 0.15 In 0.5 P) 14 is grown.
The reason why Si is used as an impurity in the growth of the n-type layer is that the electron concentration on the slope does not need to be lower than the electron concentration on the main surface.
[0056]
Next, TMA, TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TMA + TEG + TMI) ratio is 400, the raw material gas is flowed so that the growth rate is 1 μm / hour, and an undoped Al having a thickness of 500 mm. 0.2 Ga 0.3 In 0.5 P light guide layer is grown.
[0057]
Next, TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TEG + TMI) ratio is 400, and the raw material gas is flowed so that the growth rate is 0.8 μm / hour, and the undoped Ga is formed with a thickness of 60 mm. 0.44 In 0.56 Three P-well layers and TMA, TEG, TMI, and PH Three Using PH Three / (TMA + TEG + TMI) ratio is 400 and undoped Al having a thickness of 50 mm by flowing the source gas so that the growth rate is 1.0 μm / hour. 0.2 Ga 0.3 In 0.5 Two P barrier layers were grown alternately, and then again undoped Al with a thickness of 500 mm 0.2 Ga 0.3 In 0.5 The strained MQW active layer 15 is formed by growing the P light guide layer.
[0058]
Next, with the substrate temperature set at 680 ° C., TMA, TMI, and PH Three Using PH Three The source gas is flowed so that the / (TMA + TMI) ratio becomes 110 and the growth rate becomes 2.2 μm / hour, and DEZn (diethyl zinc) as the impurity source becomes DEZn / (TMA + TMI) ratio 0.1. The carrier concentration in the portion along the slope is 7 × 10 17 cm -3 And the carrier concentration in the portion along the main surface is 1.2 × 10 17 cm -3 And a p-type AlInP cladding layer (Al) serving as a first p-type cladding layer on the active layer side having a thickness of 0.15 μm. 0.5 In 0.5 P) 16 is grown.
[0059]
Then TMA, TEG, TMI and PH Three Using PH Three By flowing the source gas so that the / (TMA + TEG + TMI) ratio becomes 110 and the growth rate is 2.2 μm / hour, and DEZn as the impurity source is allowed to flow so that the DEZn / (TMA + TMI) ratio becomes 0.1. The carrier concentration along the slope is 7 × 10 17 cm -3 And the carrier concentration in the portion along the main surface is 1.2 × 10 17 cm -3 And a p-type AlGaInP clad layer (Al 0.35 Ga 0.15 In 0.5 P) The layer 17 is grown.
[0060]
Next, TMA, TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TMA + TEG + TMI) ratio is 110, the source gas is flowed so that the growth rate is 2.2 μm / hour, and DEZn and H as impurity sources 2 Al is flown by 30 cycles of Se by alternately flowing Se, and the total thickness is 0.30 μm. 0.35 Ga 0.15 In 0.5 A P clad layer is formed.
[0061]
This Al 0.35 Ga 0.15 In 0.5 In the P-clad layer, the layer doped with Se has an n-type carrier concentration of 6 × 10 6 along the main surface. 17 cm -3 The n-type carrier concentration in the portion along the slope is 2 × 10 17 cm -3 On the other hand, in the layer doped with Zn, the p-type carrier concentration in the portion along the main surface is 2.4 × 10. 17 cm -3 The p-type carrier concentration in the portion along the slope is 1.4 × 10 18 cm -3 It becomes.
[0062]
In this growth process, the p-type impurities in the portion along the slope enter the n-type layer by the diffusion principle due to the difference in impurity concentration and are 1.4 × 10 6. 18 cm -3 What was was averaged 7 × 10 17 cm -3 Thus, the entire portion along the slope is converted into the p-type AlGaInP layer 19.
[0063]
On the other hand, in the portion along the main surface, the p-type impurity is blocked by the high-concentration n-type impurity and no diffusion occurs, and almost no diffusion of the n-type impurity occurs, so that the doping profile of the pnpnpn structure. However, since these layers are all thin, the p-type doped portion is depleted by carrier diffusion to form a uniform n-type AlGaInP current confinement layer 18, and current confinement is performed by this n-type AlGaInP current confinement layer 18.
[0064]
Next, TMA, TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TMA + TEG + TMI) ratio is 273, the source gas is flowed so that the growth rate is 2.2 μm / hour, and DEZn is flowed as an impurity source, so that the carrier concentration along the slope is 7 × 10 17 cm -3 And the carrier concentration in the portion along the main surface is 1.2 × 10 17 cm -3 And a p-type AlGaInP clad layer (Al 0.35 Ga 0.15 In 0.5 P) The layer 20 is grown.
[0065]
Next, TEG, TMI, and PH with the substrate temperature set at 680 ° C. Three Using PH Three / (TEG + TMI) ratio is 500, the source gas is flowed so that the growth rate is 1 μm / hour, and DEZn is flowed as an impurity source, so that the carrier concentration along the slope is 1 × 10 18 cm -3 And a p-type GaInP intermediate layer (Ga 0.5 In 0.5 P) 21 is grown.
[0066]
Next, with the substrate temperature set at 680 ° C., TMG and AsH Three Using AsH Three By flowing the source gas so that the / TMG ratio becomes 100 and the growth rate becomes 1 μm / hour and by flowing DEZn as an impurity source, the carrier concentration in the portion along the slope is 2 × 10 18 cm -3 A p-type GaAs contact layer 22 having a thickness of 1 μm is grown.
[0067]
Next, although not shown, an element isolation region having a width of 100 μm is formed, and then an n-type contact electrode made of Au / Ge / Au and a p-type contact electrode made of Au.Zn / Au are deposited by vapor deposition to obtain a width of 300 μm. Then, cleave into a 700 μm long chip and bond to heat sink with p-side UP.
[0068]
Refer to FIG.
In the inclined oscillation type semiconductor laser of the present invention described above, at the heterojunction interface between the p-type AlInP cladding layer 16 serving as the first p-type cladding layer and the p-type AlGaInP cladding layer 17 serving as the second p-type cladding layer. Due to the difference in electron affinity χ between them, an energy gap corresponding to the difference in electron affinity χ, that is, a spike is formed at the band edge of the valence band.
[0069]
The thickness of the spike depends on the impurity concentration, the thickness of the spike formed in the high impurity concentration portion is thin, and the thickness of the spike formed in the low impurity concentration portion is large.
[0070]
Therefore, since the thickness of the spike formed in the portion indicated by the broken line A in FIG. 2A, that is, the slope portion having a high impurity concentration is thin, holes can tunnel the spike, Current will flow.
[0071]
On the other hand, since the thickness of the spike formed in the broken line B portion of FIG. 2A, that is, the main surface portion having a low impurity concentration, is thick, holes cannot tunnel the spike, and in the peripheral portion. No current flows.
[0072]
That is, in the present invention, since current confinement is performed by the n-type current confinement layer and the heterojunction interface spike, the p-type cladding layer between the n-type current confinement layer and the active layer is thick. In addition, the reactive current can be effectively reduced.
[0073]
In addition, in the present invention, the thickness of the spike at the heterojunction interface is controlled by utilizing the dependence of the impurity doping on the plane orientation, so that a current confinement mechanism with a small reactive current is formed only by a normal epitaxial growth process. Thus, a semiconductor laser device with low power consumption and low heat generation can be manufactured at low cost.
[0074]
In the above embodiment, the current confinement layer is formed by alternately doping p-type impurities and n-type impurities. However, the current confinement layer may be formed by simultaneous doping. In that case, by simultaneously doping the p-type impurity and the n-type impurity, the portion along the main surface becomes an n-type region, as can be seen from FIG. It becomes a constriction layer.
[0075]
In the embodiment of the present invention, an AlInP layer is used as the first p-type cladding layer and an AlGaInP layer is used as the second p-type cladding layer in order to form spikes at the heterojunction interface. The first p-type cladding layer may also be formed of AlGaInP. In that case, the Al ratio of the first p-type cladding layer is made larger than the Al ratio of the second p-type cladding layer, and the electron affinity χ is Smaller and forbidden bandwidth E g Should be larger.
[0077]
In the embodiment of the present invention, an n-type substrate is used. However, the conductivity type may be reversed using a p-type substrate. In that case, an n-type current blocking layer is provided on the substrate side. The p-side cladding layer provided on the substrate side may be composed of two p-type cladding layers having different forbidden band widths.
[0078]
In the embodiment of the present invention, the active layer is an MQW active layer. However, the active layer is not limited to such an active layer, and may have an SQW (single quantum well) structure or a quantum well. An active layer having no structure may be used.
[0079]
【The invention's effect】
According to the present invention, at least a part of the current confinement structure is formed by using spikes formed at the heterojunction interface when the p-side cladding layer is composed of at least two p-type cladding layers. Therefore, the reactive current can be effectively reduced without reducing the thickness of the p-side cladding layer immediately below the n-type current confinement layer, which greatly contributes to low power consumption of the short wavelength red semiconductor laser device.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of an embodiment of the present invention.
FIG. 3 is an explanatory view of a conventional single growth type semiconductor laser device.
FIG. 4 is an explanatory diagram of the plane orientation dependence of doping efficiency.
FIG. 5 is an explanatory diagram of a conventional heterojunction current confined semiconductor laser device.
FIG. 6 is an explanatory diagram of a conventional ridge type semiconductor laser device.
[Explanation of symbols]
1 Step board
2 n-type cladding layer
3 Active layer
4 First p-type cladding layer
5 Second p-type cladding layer
6 n-type current confinement layer
7 p-type layer
8 p-type cladding layer
9 First area
10 Second region
11 n-type GaAs substrate
12 n-type GaAs buffer layer
13 n-type GaInP interlayer
14 n-type AlGaInP cladding layer
15 Strained MQW active layer
16 p-type AlInP cladding layer
17 p-type AlGaInP cladding layer
18 n-type AlGaInP current confinement layer
19 p-type AlGaInP layer
20 p-type AlGaInP cladding layer
21 p-type GaInP intermediate layer
22 p-type GaAs contact layer
31 n-type GaAs substrate
32 n-type GaAs buffer layer
33 n-type GaInP intermediate layer
34 n-type AlGaInP cladding layer
35 MQW active layer
36 p-type AlGaInP cladding layer
37 n-type AlGaInP current confinement layer
38 p-type AlGaInP layer
39 p-type AlGaInP cladding layer
40 p-type GaInP interlayer
41 p-type GaAs contact layer
51 n-type GaAs substrate
52 n-type AlGaInP cladding layer
53 GaInP active layer
54 p-type AlGaInP cladding layer
55 p-type GaInP spike prevention layer
56 p-type GaAs contact layer
61 n-type GaAs substrate
62 n-type GaAs buffer layer
63 n-type AlGaInP cladding layer
64 Strained MQW active layer
65 p-type AlGaInP cladding layer
66 p-type GaInP etching stop layer
67 p-type AlGaInP cladding layer
68 p-type GaInP interlayer
69 n-type GaAs current confinement layer
70 p-type GaAs contact layer
71 Effective current
72 Reactive current
73 Laser light

Claims (8)

p側クラッド層を、禁制帯幅の大きな第1のp型クラッド層と禁制帯幅の小さな第2のp型クラッド層とにより構成し、前記p型クラッド層の正孔濃度が高くなっている第1の領域の面方位が、正孔濃度の低くなっている第2の領域の面方位と異なり、前記第1のp型クラッド層が活性層と接するとともに、前記第2の領域において前記第2のp型クラッド層がn型電流狭窄層と接していることを特徴とする半導体レーザ装置。The p-side cladding layer, constituted by a small second p-type cladding layer of the large first p-type cladding layer and the bandgap of prohibited system band width, the hole concentration in the pre-Symbol p-type cladding layer becomes high and has the surface orientation of the first region, unlike the surface orientation of the second region which is the hole concentration low, together with the first p-type cladding layer is in contact with the active layer, the second region The semiconductor laser device according to claim 1, wherein the second p-type cladding layer is in contact with the n-type current confinement layer . 上記第2の領域の面方位が、mを実数とした場合、(100)面または(m11)A面のいずれかであり、また、上記第1の領域の面方位が、m′をm′<mの実数とした場合、(m′11)A面であることを特徴とする請求項1記載の半導体レーザ装置。The plane orientation of the second region is either (100) plane or (m11) A plane when m is a real number, and the plane orientation of the first region is m ′ = m ′. 2. The semiconductor laser device according to claim 1, wherein when it is a real number of m, it is a (m′11) A plane. nをn>7の実数とし、n′を2≦n′≦7の実数とし、n″を3≦n″≦7の実数とした場合、(100)面または(n11)A面のいずれかを主面とし、(n′11)A面を斜面とする段差基板を用いた半導体レーザ装置において、(100)面または(n11)A面のいずれかを主面とし、(n″11)A面を斜面とする活性層を設け、前記活性層上に前記斜面に沿った領域の正孔濃度が、前記主面に沿った領域の正孔濃度より高いp側クラッド層、及び、前記主面においてn型電流狭窄層となり前記斜面においてp型層となるクラッド層を設けると共に、前記p側クラッド層を少なくとも前記活性層に近い側の禁制帯幅の大きな第1のp型クラッド層と禁制帯幅の小さな第2のp型クラッド層とにより構成したことを特徴とする半導体レーザ装置。When n is a real number of n> 7, n ′ is a real number of 2 ≦ n ′ ≦ 7, and n ″ is a real number of 3 ≦ n ″ ≦ 7, either (100) plane or (n11) A plane In the semiconductor laser device using the stepped substrate with the (n′11) A plane as the inclined surface, the (100) plane or the (n11) A plane is the main plane, and (n ″ 11) A An active layer having an inclined surface, a p-side cladding layer having a hole concentration in the region along the inclined surface higher than the hole concentration in the region along the main surface on the active layer; and the main surface A first p-type cladding layer and a forbidden band having a large forbidden band at least on the side close to the active layer. Semiconductor comprising the second p-type cladding layer having a small width Laser device. 上記第1のp型クラッド層及び第2のp型クラッド層がAlInPまたはAlGaInPからなり、前記第1のp型クラッド層のAl組成比が前記第2のp型クラッド層のAl組成比より大きいことを特徴とする請求項1乃至3のいずれか1項に記載の半導体レーザ装置。The first p-type cladding layer and the second p-type cladding layer are made of AlInP or AlGaInP, and the Al composition ratio of the first p-type cladding layer is larger than the Al composition ratio of the second p-type cladding layer. The semiconductor laser device according to claim 1, wherein the semiconductor laser device is a semiconductor laser device. 第1の面方位と第2の面方位とを有する基板を用いた半導体レーザ装置の製造方法において、p側クラッド層を、活性層に近く且つ禁制帯幅の大きな第1のp型クラッド層と禁制帯幅の小さな第2のp型クラッド層とにより構成すると共に、前記p側クラッド層の前記第1の面方位部分における正孔濃度が前記第2の面方位部分における正孔濃度より高くなるように面方位を選択することを特徴とする半導体レーザ装置の製造方法。In a method of manufacturing a semiconductor laser device using a substrate having a first plane orientation and a second plane orientation, a p-side cladding layer is formed of a first p-type cladding layer that is close to an active layer and has a large forbidden band width. And a hole concentration in the first plane orientation portion of the p-side cladding layer is higher than a hole concentration in the second plane orientation portion. A method of manufacturing a semiconductor laser device, wherein the plane orientation is selected as described above. 上記第2の面方位が、mを実数とした場合、(100)面または(m11)A面のいずれかであり、また、上記第1の面方位が、m′をm′<mの実数とした場合、(m′11)A面であることを特徴とする請求項5記載の半導体レーザ装置の製造方法。The second plane orientation is either a (100) plane or a (m11) A plane when m is a real number, and the first plane orientation is a real number where m ′ is m ′ <m. 6. The method of manufacturing a semiconductor laser device according to claim 5, wherein the surface is a (m′11) A plane. nをn>7の実数とし、n′を2≦n′≦7の実数とし、n″を3≦n″≦7の実数とした場合、(100)面または(n11)A面のいずれかを主面とし、(n′11)A面を斜面とする段差基板を用いた半導体レーザ装置の製造方法において、(100)面または(n11)A面のいずれかを主面とし、(n″11)A面を斜面とする活性層を設け、前記活性層上に活性層に近い側の禁制帯幅の大きな第1のp型クラッド層と禁制帯幅の小さな第2のp型クラッド層とにより構成されるp側クラッド層、及び、前記主面においてn型電流狭窄層となり前記斜面においてp型層となるクラッド層を設けると共に、前記p側クラッド層の前記斜面に沿った領域の正孔濃度が、前記主面に沿った領域の正孔濃度より高くなるようにしたことを特徴とする半導体レーザ装置の製造方法。When n is a real number of n> 7, n ′ is a real number of 2 ≦ n ′ ≦ 7, and n ″ is a real number of 3 ≦ n ″ ≦ 7, either (100) plane or (n11) A plane In the method of manufacturing a semiconductor laser device using a stepped substrate having a principal surface of (n′11) A and an inclined surface of (n′11) A, either the (100) plane or the (n11) A plane is the principal surface, and (n ″ 11) An active layer having an A plane as an inclined surface is provided, and a first p-type cladding layer having a large forbidden band and a second p-type cladding layer having a small forbidden band on the side close to the active layer are provided on the active layer. And a clad layer that becomes an n-type current confinement layer on the main surface and becomes a p-type layer on the inclined surface, and holes in a region along the inclined surface of the p-side cladding layer The concentration is higher than the hole concentration in the region along the main surface. The method of manufacturing a semiconductor laser device according to. 上記第1のp型クラッド層及び第2のp型クラッド層がAlInPまたはAlGaInPからなり、前記第1のp型クラッド層のAl組成比が前記第2のp型クラッド層のAl組成比より大きいことを特徴とする請求項5乃至7のいずれか1項に記載の半導体レーザ装置の製造方法。The first p-type cladding layer and the second p-type cladding layer are made of AlInP or AlGaInP, and the Al composition ratio of the first p-type cladding layer is larger than the Al composition ratio of the second p-type cladding layer. 8. The method of manufacturing a semiconductor laser device according to claim 5, wherein the semiconductor laser device is a semiconductor laser device.
JP22485097A 1997-08-21 1997-08-21 Semiconductor laser device and manufacturing method thereof Expired - Fee Related JP3903229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22485097A JP3903229B2 (en) 1997-08-21 1997-08-21 Semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22485097A JP3903229B2 (en) 1997-08-21 1997-08-21 Semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1168229A JPH1168229A (en) 1999-03-09
JP3903229B2 true JP3903229B2 (en) 2007-04-11

Family

ID=16820151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22485097A Expired - Fee Related JP3903229B2 (en) 1997-08-21 1997-08-21 Semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3903229B2 (en)

Also Published As

Publication number Publication date
JPH1168229A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JPH11214788A (en) Gallium nitride based semiconductor laser device
JPH0381317B2 (en)
JP3585817B2 (en) Laser diode and manufacturing method thereof
US20110058586A1 (en) Nitride semiconductor laser
US5799027A (en) Stepped substrate semiconductor laser for emitting light at slant portion
US5862166A (en) Semiconductor laser with light emitting slant plane and method of manufacturing the same
JP4078891B2 (en) Compound semiconductor epitaxial wafer manufacturing method and compound semiconductor epitaxial wafer
JP3903229B2 (en) Semiconductor laser device and manufacturing method thereof
JP2001057459A (en) Semiconductor laser
US6686217B2 (en) Compound semiconductor device manufacturing method
JPS603178A (en) Semiconductor laser device
JP3865827B2 (en) Slope-emitting semiconductor laser device and manufacturing method thereof
JP2000124553A (en) Semiconductor laser device and method of manufacturing the same
JP3157671B2 (en) Semiconductor laser device and manufacturing method
JPH11145553A (en) Semiconductor laser device and manufacturing method thereof
JPH11340585A (en) Semiconductor light emitting device
JP3648357B2 (en) Manufacturing method of semiconductor laser device
JP2970797B2 (en) Method of manufacturing semiconductor laser device
JPH08316565A (en) Semiconductor laser and manufacturing method thereof
JP3189900B2 (en) Semiconductor laser device
JP3206589B2 (en) Optical semiconductor device
JPH1126884A (en) Semiconductor laser device and method of manufacturing the same
JP2001077475A (en) Semiconductor laser
JPH02213183A (en) Semiconductor laser and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees