JP3918566B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3918566B2 JP3918566B2 JP2002016566A JP2002016566A JP3918566B2 JP 3918566 B2 JP3918566 B2 JP 3918566B2 JP 2002016566 A JP2002016566 A JP 2002016566A JP 2002016566 A JP2002016566 A JP 2002016566A JP 3918566 B2 JP3918566 B2 JP 3918566B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- resin
- mold
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板上に面実装される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、プリント基板上に半導体チップを搭載し、これをトランスファー樹脂モールドによりパッケージする技術が多く行われている。また、樹脂モールド時の樹脂漏れを防止する方法も公開されている。
【０００３】
図５に示すように、特開２００１−１４８５０６には、以下の製造方法が開示されている。
【０００４】
この方法は、基板８０の表面に、発光素子８１および受光素子８２の組を各組ごとに区画化して搭載するためのチップエリア８３を設けるとともに、これらのチップエリア８３に上記基板の厚み方向に貫通するスルーホール８４を設けておき、各チップエリア８３に搭載された発光素子８１および受光素子８２を封止する際には、基板８０の表面に樹脂成形用の金型を用いて樹脂パッケージ８５を形成する、赤外線データ通信モジュールの製造方法であって、基板８０の表面に樹脂パッケージ８５を形成する前、基板８０の裏面にあってチップエリア８３と対極する各箇所には、そのチップエリア８３と同大のダミーエリア８６を区画形成しておくことを特徴とするものである。
【０００５】
ダミーエリアを設けることによって、基板の表面側に樹脂を充填したときに、スルーホールを通じて樹脂の一部が裏面へ廻り込むことを防止できるとしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、チップエリアは基板の表側の中央付近にあるため、ダミーエリアも基板の裏側の中央付近に形成され、基板の周辺部は、中央部より厚みが薄くなる。樹脂を充填するときに基板の裏側に当接する金型は、基板の中央部のダミーエリアに当接し、周辺部は浮いた状態になっている。この状態で表側の金型を基板に当接させ、圧力を加えて樹脂を注入すると、基板の周辺部が裏側に曲がってしまい、金型が当接する基板の表側から樹脂が漏れてしまうという問題が発生する。
【０００７】
そこで本発明は、樹脂を充填するときに金型から樹脂が漏れることを防止して製品の品質を向上させる半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置においては、プリント基板の裏面の複数の端子パターンの間に、当接ラインに沿ってダミーパターンを形成したものである。
【０００９】
この発明によれば、樹脂を充填するときに金型から樹脂が漏れることを防止して製品の品質を向上させる半導体装置が得られる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、両面に必要な配線パターン及びレジストパターンを形成したプリント基板と、前記プリント基板の表面に搭載された半導体チップと、この半導体チップを覆って前記プリント基板に表側から当接し、内部に樹脂を充填する第１の金型及び前記プリント基板の裏側に当接する第２の金型を用いて形成された樹脂パッケージとを備えた半導体装置において、前記プリント基板の裏面の配線パターンは、前記第１の金型の当接ラインに対向する位置に形成された複数の端子パターンを備え、しかも前記複数の端子パターンの間には、前記当接ラインに沿って形成され、樹脂充填時の前記プリント基板の曲がりを防止するダミーパターンを有していることを特徴とする半導体装置としたものであり、端子パターンの間の隙間がダミーパターンによって塞がれるので、端子パターン及びダミーパターンが裏側の第２の金型に当接し、樹脂の充填を行うときに基板が裏側に曲がることがなくなり、樹脂が漏れることが防止されるという作用を有する。
【００１１】
請求項２に記載の発明は、前記プリント基板の表面の、前記ダミーパターンに対向する位置に、前記プリント基板と前記第１の金型との間の隙間を埋める補助ダミーパターンを形成したことを特徴とする請求項１に記載の半導体装置であり、表側の第１の金型とプリント基板との間の隙間を塞いで、樹脂漏れを確実に防止するという作用を有する。
【００１２】
請求項３に記載の発明は、プリント基板の両面に必要な配線パターン及びレジストパターンを形成する工程と、前記プリント基板の表面に半導体チップを搭載し、電気的に接続する工程と、この半導体チップを覆って前記プリント基板に当接する第１の金型内に、樹脂を充填して固化させ、樹脂パッケージを形成する工程とを有する半導体装置の製造方法において、前記プリント基板に配線パターンを形成する工程では、前記プリント基板の裏面の、前記第１の金型の当接ラインに対向する位置に、複数の端子パターンを形成し、前記複数の端子パターンの間の隙間に、前記当接ラインに沿ってダミーパターンを形成し、前記樹脂パッケージを形成する工程では、前記端子パターン及び前記ダミーパターンで前記プリント基板の裏面を支持することを特徴とする半導体装置の製造方法であり、ダミーパターンの形成を、必要な配線パターンを形成する工程と同時に行うことができるという作用を有する。また、樹脂パッケージを形成するときにプリント基板の裏面を支持するので、通常の作業条件で基板の曲がりを防止して樹脂漏れが防止されるという作用を有する。
【００１３】
以下、本発明の実施の形態について、図１から図３を用いて説明する。
【００１４】
（実施の形態１）
図１（Ａ）は本発明の第１の実施の形態に係る半導体装置の平断面図、（Ｂ）は同半導体装置の側面図、図２は同半導体装置の底面図である。図１、図２においてプリント基板１０の両面には、必要な配線パターン２及び斜線で示すレジストパターン３が形成されている。
【００１５】
プリント基板１０の表面には、３台の半導体装置１が一列に並んで形成されている。各半導体装置１は、ホトダイオードチップ４およびこれを駆動するＩＣチップ５を搭載しており、このホトダイオードチップ４およびＩＣチップ５は、所定の配線パターン２にワイヤ６によりボンディングされ、電気的に接続されている。
【００１６】
プリント基板１０の表側には、長手方向に沿った両側にそれぞれ少しの隙間をあけて、樹脂パッケージ７が、ホトダイオードチップ４およびＩＣチップ５を覆うと共に台形状に形成されている。
【００１７】
樹脂パッケージ７は、プリント基板１０の長手方向に沿った両側に当接ライン８，９のそれぞれ外側に当接する第１の金型１４（図３参照）内に、樹脂を充填して固化させることによって形成されている。
【００１８】
なお、樹脂パッケージ７を形成するときには、プリント基板１０の裏側には、図示しない平板状の第２の金型１５（図３参照）が当接し、充填時の樹脂の圧力を受けている。
【００１９】
図２に示すように、プリント基板１０の裏面の、第１の金型１４の当接ライン８，９に対向する位置には、複数の端子パターン１１が形成されている。各端子パターン１１は、３台の半導体装置１の四隅にそれぞれ配置されている。
【００２０】
プリント基板１０の長手方向に沿った両側にそれぞれ設けられた複数の端子パターン１１の間の隙間には、当接ライン８，９に沿ってダミーパターン１２，１３がそれぞれ形成されている。
【００２１】
図３（Ａ）は半導体装置の部分拡大正面図、（Ｂ）は同半導体装置の側断面図である。
【００２２】
ダミーパターン１２，１３の厚みは、端子パターン１１の厚みとほぼ同じ３０μｍ程度に形成されている。かかる構成によって、ダミーパターン１２，１３は、樹脂の充填時に、端子パターン１１と共に第２の金型１５に当接する。
【００２３】
図３（Ｂ）に示すように、プリント基板１０にはレジストパターン３が設けられているが、レジストは、固化するまでに基板の周辺部から側方に流れるため、プリント基板１０の上面の周辺部の膜厚は１０μｍ程度になり、中央部より厚みが薄くなっている。しかし、下面には、ダミーパターン１２，１３が形成されているので、レジストの膜厚が中央部と同程度となるように形成されている。レジストの膜厚が均一になるので、プリント基板１０の平面状態を均一にして、製品の品質を安定させることができる。
【００２４】
また、樹脂パッケージ７を形成するときには、第２の金型１５でプリント基板１０の裏面を押さえ、第１の金型１４でプリント基板１０の表面を押さえる。このとき、プリント基板１０の裏面にはダミーパターン１２，１３が形成されているので、レジストパターン３の厚みと、少なくとも端子パターン１１とダミーパターン１２，１３を第２の金型１５に当接させることができる。
【００２５】
第１の金型１４は、プリント基板１０の表側の当接ライン８，９の外側部分に当接した状態で、内部に樹脂を充填し、固化させるので、プリント基板１０が変形すると、当接ライン８，９の外側に樹脂が漏れることになる。本実施の形態においては、ダミーパターン１２，１３が設けられているので、プリント基板１０に加わる力を第２の金型１５で確実に受けてプリント基板１０の変形を防止することができ、樹脂漏れを防止することができる。
【００２６】
次に、半導体装置の製造方法について説明する。
【００２７】
（プリント基板形成工程）
エッチング等を用いて、プリント基板１０の両面に必要な配線パターン２及びレジストパターン３を形成する。このとき、プリント基板１０の裏面の、第１の金型１４の当接ライン８，９に対向する位置に、複数の端子パターン１１を形成し、複数の端子パターン１１の間の隙間に、当接ライン８，９に沿ってダミーパターン１２，１３を形成する。
【００２８】
ダミーパターン１２，１３は、配線パターン２及び端子パターン１１と同時に形成することができるので、時間や手間を増加させずにプリント基板１０を製造することができる。
【００２９】
（チップ搭載工程）
プリント基板１０の表面にホトダイオードチップ４およびＩＣチップ５を搭載し、ワイヤボンディングを行い、プリント基板１０とホトダイオードチップ４およびＩＣチップ５とを電気的に接続する。
【００３０】
（樹脂パッケージ形成工程）
端子パターン１１及びダミーパターン１２，１３でプリント基板１０の裏面を第２の金型１５に当接させて支持し、プリント基板１０上のホトダイオードチップ４およびＩＣチップ５を覆ってプリント基板１０に当接する第１の金型１４内に、樹脂を充填して固化させ、樹脂パッケージ７を形成する。
【００３１】
端子パターン１１及びダミーパターン１２，１３でプリント基板１０の裏面を第２の金型１５に当接させて支持するので、製造装置と部品の精度を緩和すると共に型締め圧力を小さくして製品にかかる負担を減らし、また、プリント基板１０の曲がり及び樹脂漏れを防止するので、長期間連続的に安定して製造を行うことができる。
【００３２】
（実施の形態２）
図４に本発明の第２の実施の形態に係る半導体装置の部分拡大正面図を示す。半導体装置１６は、前述した第１の実施の形態に係る半導体装置１のプリント基板１０の表面の、ダミーパターン１２，１３に対向する位置に、補助ダミーパターン１７を形成したものである。なお、他の部分の構成は同じであるので、同一部材には同一符号を付して説明は省略する。
【００３３】
補助ダミーパターン１７が表側の第１の金型１４に当接するので、隙間をさらに小さくして樹脂漏れを確実に防止できる。
【００３４】
本実施の形態では半導体チップの一例としてホトダイオードを用いて説明したが、ホトダイオードに限定されるものではなく、発光ダイオード等の他の半導体チップでもかまわない。
【００３５】
【発明の効果】
以上のように本発明によれば、端子パターンの間の隙間に第１の金型の当接ラインに沿ってダミーパターンが形成されているので、端子パターン及びダミーパターンが裏側の第２の金型に当接し、樹脂の充填を行うときに基板が裏側に曲がることがなくなり、樹脂が漏れることが防止され、製品の品質を向上させることができる。
【００３６】
また、補助ダミーパターンを形成すると、表側の第１の金型とプリント基板との間の隙間を塞いで、樹脂漏れを確実に防止して、製品の品質をさらに向上させることができる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の第１の実施の形態に係る半導体装置の平断面図
（Ｂ）は同半導体装置の側面図
【図２】同半導体装置の底面図
【図３】（Ａ）は同半導体装置の部分拡大正面図
（Ｂ）は同半導体装置の側断面図
【図４】本発明の第２の実施の形態に係る半導体装置の部分拡大正面図
【図５】従来例に係る赤外線データ通信モジュールの製造方法を示す説明図
【符号の説明】
１ 半導体装置
２ 配線パターン
３ レジストパターン
４ ホトダイオードチップ
５ ＩＣチップ
６ ワイヤ
７ 樹脂パッケージ
８，９ 当接ライン
１０ プリント基板
１１ 端子パターン
１２，１３ ダミーパターン
１４ 第１の金型
１５ 第２の金型
１６ 半導体装置
１７ 補助ダミーパターン
【発明の属する技術分野】
本発明は、プリント基板上に面実装される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、プリント基板上に半導体チップを搭載し、これをトランスファー樹脂モールドによりパッケージする技術が多く行われている。また、樹脂モールド時の樹脂漏れを防止する方法も公開されている。
【０００３】
図５に示すように、特開２００１−１４８５０６には、以下の製造方法が開示されている。
【０００４】
この方法は、基板８０の表面に、発光素子８１および受光素子８２の組を各組ごとに区画化して搭載するためのチップエリア８３を設けるとともに、これらのチップエリア８３に上記基板の厚み方向に貫通するスルーホール８４を設けておき、各チップエリア８３に搭載された発光素子８１および受光素子８２を封止する際には、基板８０の表面に樹脂成形用の金型を用いて樹脂パッケージ８５を形成する、赤外線データ通信モジュールの製造方法であって、基板８０の表面に樹脂パッケージ８５を形成する前、基板８０の裏面にあってチップエリア８３と対極する各箇所には、そのチップエリア８３と同大のダミーエリア８６を区画形成しておくことを特徴とするものである。
【０００５】
ダミーエリアを設けることによって、基板の表面側に樹脂を充填したときに、スルーホールを通じて樹脂の一部が裏面へ廻り込むことを防止できるとしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、チップエリアは基板の表側の中央付近にあるため、ダミーエリアも基板の裏側の中央付近に形成され、基板の周辺部は、中央部より厚みが薄くなる。樹脂を充填するときに基板の裏側に当接する金型は、基板の中央部のダミーエリアに当接し、周辺部は浮いた状態になっている。この状態で表側の金型を基板に当接させ、圧力を加えて樹脂を注入すると、基板の周辺部が裏側に曲がってしまい、金型が当接する基板の表側から樹脂が漏れてしまうという問題が発生する。
【０００７】
そこで本発明は、樹脂を充填するときに金型から樹脂が漏れることを防止して製品の品質を向上させる半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体装置においては、プリント基板の裏面の複数の端子パターンの間に、当接ラインに沿ってダミーパターンを形成したものである。
【０００９】
この発明によれば、樹脂を充填するときに金型から樹脂が漏れることを防止して製品の品質を向上させる半導体装置が得られる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、両面に必要な配線パターン及びレジストパターンを形成したプリント基板と、前記プリント基板の表面に搭載された半導体チップと、この半導体チップを覆って前記プリント基板に表側から当接し、内部に樹脂を充填する第１の金型及び前記プリント基板の裏側に当接する第２の金型を用いて形成された樹脂パッケージとを備えた半導体装置において、前記プリント基板の裏面の配線パターンは、前記第１の金型の当接ラインに対向する位置に形成された複数の端子パターンを備え、しかも前記複数の端子パターンの間には、前記当接ラインに沿って形成され、樹脂充填時の前記プリント基板の曲がりを防止するダミーパターンを有していることを特徴とする半導体装置としたものであり、端子パターンの間の隙間がダミーパターンによって塞がれるので、端子パターン及びダミーパターンが裏側の第２の金型に当接し、樹脂の充填を行うときに基板が裏側に曲がることがなくなり、樹脂が漏れることが防止されるという作用を有する。
【００１１】
請求項２に記載の発明は、前記プリント基板の表面の、前記ダミーパターンに対向する位置に、前記プリント基板と前記第１の金型との間の隙間を埋める補助ダミーパターンを形成したことを特徴とする請求項１に記載の半導体装置であり、表側の第１の金型とプリント基板との間の隙間を塞いで、樹脂漏れを確実に防止するという作用を有する。
【００１２】
請求項３に記載の発明は、プリント基板の両面に必要な配線パターン及びレジストパターンを形成する工程と、前記プリント基板の表面に半導体チップを搭載し、電気的に接続する工程と、この半導体チップを覆って前記プリント基板に当接する第１の金型内に、樹脂を充填して固化させ、樹脂パッケージを形成する工程とを有する半導体装置の製造方法において、前記プリント基板に配線パターンを形成する工程では、前記プリント基板の裏面の、前記第１の金型の当接ラインに対向する位置に、複数の端子パターンを形成し、前記複数の端子パターンの間の隙間に、前記当接ラインに沿ってダミーパターンを形成し、前記樹脂パッケージを形成する工程では、前記端子パターン及び前記ダミーパターンで前記プリント基板の裏面を支持することを特徴とする半導体装置の製造方法であり、ダミーパターンの形成を、必要な配線パターンを形成する工程と同時に行うことができるという作用を有する。また、樹脂パッケージを形成するときにプリント基板の裏面を支持するので、通常の作業条件で基板の曲がりを防止して樹脂漏れが防止されるという作用を有する。
【００１３】
以下、本発明の実施の形態について、図１から図３を用いて説明する。
【００１４】
（実施の形態１）
図１（Ａ）は本発明の第１の実施の形態に係る半導体装置の平断面図、（Ｂ）は同半導体装置の側面図、図２は同半導体装置の底面図である。図１、図２においてプリント基板１０の両面には、必要な配線パターン２及び斜線で示すレジストパターン３が形成されている。
【００１５】
プリント基板１０の表面には、３台の半導体装置１が一列に並んで形成されている。各半導体装置１は、ホトダイオードチップ４およびこれを駆動するＩＣチップ５を搭載しており、このホトダイオードチップ４およびＩＣチップ５は、所定の配線パターン２にワイヤ６によりボンディングされ、電気的に接続されている。
【００１６】
プリント基板１０の表側には、長手方向に沿った両側にそれぞれ少しの隙間をあけて、樹脂パッケージ７が、ホトダイオードチップ４およびＩＣチップ５を覆うと共に台形状に形成されている。
【００１７】
樹脂パッケージ７は、プリント基板１０の長手方向に沿った両側に当接ライン８，９のそれぞれ外側に当接する第１の金型１４（図３参照）内に、樹脂を充填して固化させることによって形成されている。
【００１８】
なお、樹脂パッケージ７を形成するときには、プリント基板１０の裏側には、図示しない平板状の第２の金型１５（図３参照）が当接し、充填時の樹脂の圧力を受けている。
【００１９】
図２に示すように、プリント基板１０の裏面の、第１の金型１４の当接ライン８，９に対向する位置には、複数の端子パターン１１が形成されている。各端子パターン１１は、３台の半導体装置１の四隅にそれぞれ配置されている。
【００２０】
プリント基板１０の長手方向に沿った両側にそれぞれ設けられた複数の端子パターン１１の間の隙間には、当接ライン８，９に沿ってダミーパターン１２，１３がそれぞれ形成されている。
【００２１】
図３（Ａ）は半導体装置の部分拡大正面図、（Ｂ）は同半導体装置の側断面図である。
【００２２】
ダミーパターン１２，１３の厚みは、端子パターン１１の厚みとほぼ同じ３０μｍ程度に形成されている。かかる構成によって、ダミーパターン１２，１３は、樹脂の充填時に、端子パターン１１と共に第２の金型１５に当接する。
【００２３】
図３（Ｂ）に示すように、プリント基板１０にはレジストパターン３が設けられているが、レジストは、固化するまでに基板の周辺部から側方に流れるため、プリント基板１０の上面の周辺部の膜厚は１０μｍ程度になり、中央部より厚みが薄くなっている。しかし、下面には、ダミーパターン１２，１３が形成されているので、レジストの膜厚が中央部と同程度となるように形成されている。レジストの膜厚が均一になるので、プリント基板１０の平面状態を均一にして、製品の品質を安定させることができる。
【００２４】
また、樹脂パッケージ７を形成するときには、第２の金型１５でプリント基板１０の裏面を押さえ、第１の金型１４でプリント基板１０の表面を押さえる。このとき、プリント基板１０の裏面にはダミーパターン１２，１３が形成されているので、レジストパターン３の厚みと、少なくとも端子パターン１１とダミーパターン１２，１３を第２の金型１５に当接させることができる。
【００２５】
第１の金型１４は、プリント基板１０の表側の当接ライン８，９の外側部分に当接した状態で、内部に樹脂を充填し、固化させるので、プリント基板１０が変形すると、当接ライン８，９の外側に樹脂が漏れることになる。本実施の形態においては、ダミーパターン１２，１３が設けられているので、プリント基板１０に加わる力を第２の金型１５で確実に受けてプリント基板１０の変形を防止することができ、樹脂漏れを防止することができる。
【００２６】
次に、半導体装置の製造方法について説明する。
【００２７】
（プリント基板形成工程）
エッチング等を用いて、プリント基板１０の両面に必要な配線パターン２及びレジストパターン３を形成する。このとき、プリント基板１０の裏面の、第１の金型１４の当接ライン８，９に対向する位置に、複数の端子パターン１１を形成し、複数の端子パターン１１の間の隙間に、当接ライン８，９に沿ってダミーパターン１２，１３を形成する。
【００２８】
ダミーパターン１２，１３は、配線パターン２及び端子パターン１１と同時に形成することができるので、時間や手間を増加させずにプリント基板１０を製造することができる。
【００２９】
（チップ搭載工程）
プリント基板１０の表面にホトダイオードチップ４およびＩＣチップ５を搭載し、ワイヤボンディングを行い、プリント基板１０とホトダイオードチップ４およびＩＣチップ５とを電気的に接続する。
【００３０】
（樹脂パッケージ形成工程）
端子パターン１１及びダミーパターン１２，１３でプリント基板１０の裏面を第２の金型１５に当接させて支持し、プリント基板１０上のホトダイオードチップ４およびＩＣチップ５を覆ってプリント基板１０に当接する第１の金型１４内に、樹脂を充填して固化させ、樹脂パッケージ７を形成する。
【００３１】
端子パターン１１及びダミーパターン１２，１３でプリント基板１０の裏面を第２の金型１５に当接させて支持するので、製造装置と部品の精度を緩和すると共に型締め圧力を小さくして製品にかかる負担を減らし、また、プリント基板１０の曲がり及び樹脂漏れを防止するので、長期間連続的に安定して製造を行うことができる。
【００３２】
（実施の形態２）
図４に本発明の第２の実施の形態に係る半導体装置の部分拡大正面図を示す。半導体装置１６は、前述した第１の実施の形態に係る半導体装置１のプリント基板１０の表面の、ダミーパターン１２，１３に対向する位置に、補助ダミーパターン１７を形成したものである。なお、他の部分の構成は同じであるので、同一部材には同一符号を付して説明は省略する。
【００３３】
補助ダミーパターン１７が表側の第１の金型１４に当接するので、隙間をさらに小さくして樹脂漏れを確実に防止できる。
【００３４】
本実施の形態では半導体チップの一例としてホトダイオードを用いて説明したが、ホトダイオードに限定されるものではなく、発光ダイオード等の他の半導体チップでもかまわない。
【００３５】
【発明の効果】
以上のように本発明によれば、端子パターンの間の隙間に第１の金型の当接ラインに沿ってダミーパターンが形成されているので、端子パターン及びダミーパターンが裏側の第２の金型に当接し、樹脂の充填を行うときに基板が裏側に曲がることがなくなり、樹脂が漏れることが防止され、製品の品質を向上させることができる。
【００３６】
また、補助ダミーパターンを形成すると、表側の第１の金型とプリント基板との間の隙間を塞いで、樹脂漏れを確実に防止して、製品の品質をさらに向上させることができる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の第１の実施の形態に係る半導体装置の平断面図
（Ｂ）は同半導体装置の側面図
【図２】同半導体装置の底面図
【図３】（Ａ）は同半導体装置の部分拡大正面図
（Ｂ）は同半導体装置の側断面図
【図４】本発明の第２の実施の形態に係る半導体装置の部分拡大正面図
【図５】従来例に係る赤外線データ通信モジュールの製造方法を示す説明図
【符号の説明】
１ 半導体装置
２ 配線パターン
３ レジストパターン
４ ホトダイオードチップ
５ ＩＣチップ
６ ワイヤ
７ 樹脂パッケージ
８，９ 当接ライン
１０ プリント基板
１１ 端子パターン
１２，１３ ダミーパターン
１４ 第１の金型
１５ 第２の金型
１６ 半導体装置
１７ 補助ダミーパターン
Claims (3)
- 両面に必要な配線パターン及びレジストパターンを形成したプリント基板と、前記プリント基板の表面に搭載された半導体チップと、この半導体チップを覆って前記プリント基板に表側から当接し、内部に樹脂を充填する第１の金型及び前記プリント基板の裏側に当接する第２の金型を用いて形成された樹脂パッケージとを備えた半導体装置において、
前記プリント基板の裏面の配線パターンは、前記第１の金型の当接ラインに対向する位置に形成された複数の端子パターンを備え、
しかも前記複数の端子パターンの間には、前記当接ラインに沿って形成され、樹脂充填時の前記プリント基板の曲がりを防止するダミーパターンを有していることを特徴とする半導体装置。 - 前記プリント基板の表面の、前記ダミーパターンに対向する位置に、前記プリント基板と前記第１の金型との間の隙間を埋める補助ダミーパターンを形成したことを特徴とする請求項１に記載の半導体装置。
- プリント基板の両面に必要な配線パターン及びレジストパターンを形成する工程と、前記プリント基板の表面に半導体チップを搭載し、電気的に接続する工程と、この半導体チップを覆って前記プリント基板に当接する第１の金型内に、樹脂を充填して固化させ、樹脂パッケージを形成する工程とを有する半導体装置の製造方法において、
前記プリント基板に配線パターンを形成する工程では、前記プリント基板の裏面の、前記第１の金型の当接ラインに対向する位置に、複数の端子パターンを形成し、前記複数の端子パターンの間の隙間に、前記当接ラインに沿ってダミーパターンを形成し、
前記樹脂パッケージを形成する工程では、前記端子パターン及び前記ダミーパターンで前記プリント基板の裏面を支持することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016566A JP3918566B2 (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016566A JP3918566B2 (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218365A JP2003218365A (ja) | 2003-07-31 |
| JP3918566B2 true JP3918566B2 (ja) | 2007-05-23 |
Family
ID=27652594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002016566A Expired - Fee Related JP3918566B2 (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918566B2 (ja) |
-
2002
- 2002-01-25 JP JP2002016566A patent/JP3918566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218365A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624058B1 (en) | Semiconductor device and method for producing the same | |
| US6642609B1 (en) | Leadframe for a semiconductor device having leads with land electrodes | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7101781B2 (en) | Integrated circuit packages without solder mask and method for the same | |
| KR100282003B1 (ko) | 칩 스케일 패키지 | |
| US8330258B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| KR100722597B1 (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 | |
| JP3918566B2 (ja) | 半導体装置及びその製造方法 | |
| JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
| JPH05226505A (ja) | プリント配線板 | |
| JPH04177753A (ja) | 樹脂封止型半導体装置 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP4065180B2 (ja) | 樹脂封止金型 | |
| JP2005109019A (ja) | リジット基板を用いた半導体装置の製造方法 | |
| JP2761193B2 (ja) | 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法 | |
| JPH04119655A (ja) | プリント配線板 | |
| JPH1032373A (ja) | プリント配線基板及びこれを用いたパッケージ | |
| JP3895030B2 (ja) | 半導体装置用基板及びそれを使用した半導体装置 | |
| JP2611672B2 (ja) | 混成集積回路装置 | |
| JP3119243B2 (ja) | 樹脂封止型半導体装置 | |
| KR200234174Y1 (ko) | Bga 반도체패키지의 패키지성형 몰드금형 구조 | |
| JP4225312B2 (ja) | 半導体装置 | |
| JP2006196734A (ja) | 半導体装置及びその製造方法 | |
| KR100992720B1 (ko) | 인쇄회로기판의 통홀 충진방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |