JP3918745B2

JP3918745B2 - Manufacturing method of tape carrier for semiconductor device

Info

Publication number: JP3918745B2
Application number: JP2003051249A
Authority: JP
Inventors: 久則秋野; 雅裕水野
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2003-02-27
Filing date: 2003-02-27
Publication date: 2007-05-23
Anticipated expiration: 2023-02-27
Also published as: JP2004260084A

Description

【０００１】
【発明の属する技術分野】
本発明は、精密電子部品であるテープキャリアの製造方法に係り、特に半導体素子搭載用配線テープを作製するのに適した半導体装置用テープキャリアの製造方法に関するものである。
【０００２】
【従来の技術】
図４は従来の半導体装置用テープキャリアの構造を示す断面図であり、図５は図４のテープキャリアに半導体素子（ＩＣチップ）が実装された半導体装置の断面図である。
【０００３】
図４に示すように、半導体装置用テープキャリアは、ポリイミド樹脂フィルム１に接着剤２を介して貼り合わせた銅箔又は銅合金箔等の導体箔３からなる配線パターン上に、図示しないソルダーレジストを設け、配線パターンのリードに安定した接合性を与えるために、無電解錫めっき層６が形成された構造である（例えば、特許文献１又は特許文献２参照。）。
【０００４】
また、図５に示すように、テープキャリア２０への半導体素子１４の実装作業は、半導体素子１４をテープキャリア２０に形成されたデバイスホール１ｈに位置するように配置し、デバイスホール１ｈ内に突出したテープキャリア２０のインナーリード３ａと半導体素子１４の電極とを位置合わせした後、ボンディングツールにより圧着する。半導体素子１４の電極には金バンプ１３が形成されており、この金バンプ１３が加熱された状態でリード３ａに圧着されると、錫めっき層６が溶融し、金−錫合金が形成されて半導体素子１４の電極とインナーリード３ａとが接合される。
【０００５】
【特許文献１】
特許第３０７６３４２号公報
【特許文献２】
特開２０００−３３２０６４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、最近では配線パターンの極細ピッチ化が進み、ファインピッチ部ではエッチング（酸洗）処理後、リード３ａ側面が粗くなる傾向がある。これはおそらく、ファインピッチ部ではエッチング液の浸透性が劣り、エッチング速度が不均一となるためと考えられる。
【０００７】
このようなリード３ａに無電解錫めっきを施すと、リード３ａ側面に針状の結晶が析出し、隣接するリード３ａに接触して短絡を生じる場合がある。
【０００８】
一般に無電解錫めっき層６は銅との置換で析出するが、この場合、リード３ａ側面の凹凸が大きいため、この凹凸が抵抗となって析出時に電位差が生じ、異常な反応を引き起こすものと思われる。
【０００９】
そこで、本発明の目的は、リード側面の錫の過剰な析出（針状結晶）を防止し、リード間の短絡の発生を防止した高い信頼性を有する半導体装置用テープキャリアの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために請求項１の発明は、絶縁性テープ材上に貼り付けられた銅又は銅合金からなる箔をパターニングして、複数のリードを有する配線パターンを形成し、該配線パターンのめっき形成部以外を覆うようにレジストを形成した後、上記めっき形成部に無電解めっきにより錫めっき層を形成する半導体装置用テープキャリアの製造方法において、上記錫めっき層を形成する前処理として、上記リードに向けてエッチング液を噴射して上記リードの表面及び側面にエッチングを施す方法であって、上記エッチング液として塩酸、塩化第二鉄、ジプロピレングリコールモノメチルエーテル及び界面活性剤で建浴したものを用いることを特徴とする。
【００１１】
請求項２の発明は、請求項１に記載の構成に加え、エッチング液を噴射して上記リードの表面及び側面を０．１μｍ〜１μｍの範囲内でエッチングすることが好ましい。
【００１４】
請求項３の発明は、請求項１又は２に記載の構成に加え、上記エッチング液を、噴射ノズルから上記リードまでの距離を５ｍｍ〜５０ｍｍの範囲内に保持して上記リードに向けて噴射することが好ましい。
【００１５】
すなわち、本発明の要点は、リード側面に発生する過剰な錫めっきの析出（針状結晶）を防止する方法として、露光、現像、エッチングによりパターン形成した後、レジストを剥膜除去し、ソルダーレジストを印刷した後、無電解錫めっきの前処理として、塩酸、塩化第二鉄、ジプロピレングリコールモノメチルエーテル、界面活性剤で建浴した液を用い、リード表面及び側面のみを０．１μｍ〜１μｍエッチングすることにある。
【００１６】
このように構成することにより、配線パターンのリード表面及び側面が平滑化され、過剰な錫の析出（針状結晶）を抑制することが可能になる。
【００１７】
【発明の実施の形態】
次に、本発明の実施の形態を添付図面に基づいて詳述する。
【００１８】
始めに、本発明に用いられる無電解錫めっき装置について説明する。
【００１９】
図２は本発明に用いられる無電解錫めっき装置の概略図である。
【００２０】
図２に示すように、無電解錫めっき装置は、テープ材１２ａを送り出す送出ロール８と、めっき形成後のＴＡＢテープ１２ｂを巻き取る巻取ロール９との間に、脱脂処理槽７ａ、上述したエッチング液が収容された前処理槽７ｂ、水洗槽７ｃ、めっき液槽７ｄ、水洗槽７ｅとが設けられており、さらに前処理槽７ｂには、エッチング液の浸透性を向上させるため、エッチング液をテープ材１２ａに向けて噴射する噴射ノズルが設置されている。
【００２１】
図３は図２のＡ部分の拡大図である。
【００２２】
図３に示すように、噴射ノズル１０は、本前処理工程では噴射ノズル１０とテープ材（リード）１２ａとの距離が５ｍｍ〜５０ｍｍの範囲内になるように保持され、テープ材１２ａにエッチング液１１を噴射するようになっている。
【００２３】
この場合、噴射ノズル１０とテープ材１２ａとの距離を５ｍｍ〜５０ｍｍと規定した理由は、５ｍｍ以下であるとリード変形が発生する可能性があり、５０ｍｍ以上であると液浸透性向上効果が小さいためである。
【００２４】
次に、図２の無電解錫めっき装置を用いて半導体装置用テープキャリアの製造方法を説明する。
【００２５】
図１（ａ）〜図１（ｇ）は本発明にかかる半導体装置用テープキャリアの製造方法の説明図である。
【００２６】
半導体装置用テープキャリアを製造するに際しては、図１（ａ）に示すように、ポリイミド樹脂フィルム１上に接着剤２を介して銅箔３を設け、図１（ｂ）に示すように、その銅箔３を覆うようにフォトレジスト４を塗布し乾燥させ、さらにそのフォトレジスト４に、図１（ｃ）に示すように、所望の配線パターンが形成されたフォトマスクを通して露光、現像する。
【００２７】
そして、図１（ｄ）に示すように、銅箔をエッチングして、複数の銅リード３ａを含む配線パターンを形成した後、図１（ｅ）に示すように、フォトレジストを剥離除去し、その配線パターンのめっき形成部以外を覆うようにソルダーレジスト５を印刷する。
【００２８】
そして、図１（ｆ）に示すように、めっきの前処理として、所定の脱脂処理を行った後、エッチング液として、塩酸１〜９％、塩化第二鉄１〜９％、ジプロピレングリコールモノメチルエーテル１〜５％、界面活性剤２％以下、残りを水によって建浴した液を用い、ソルダーレジスト５から露出する銅リード３ａの表面及び側面のみを０．１μｍ〜１μｍエッチングする。
【００２９】
この場合、エッチング量を０．１μｍ〜１μｍと規定した理由は、ファインピッチ部においては、０．１μｍ以下であると針状結晶の抑制効果が小さく、また１μｍ以上であるとリード寸法の許容範囲を超える可能性があるからである。
【００３０】
その後、図１（ｇ）に示すように、その配線パターン上に、銅の錯化剤を含有するめっき液を使用した置換析出型の無電解錫めっきにより、錫めっき層６を形成する。
【００３１】
このとき、銅リード３ａの表面及び側面は平滑化されているため、抵抗などがほとんど発生せず、リード３ａ側面に過剰な析出が発生しない。
【００３２】
図６（ａ）は従来の半導体装置用テープキャリアのリードの拡大斜視図であり、図６（ｂ）は本発明により製造された半導体装置用テープキャリアのリードの拡大斜視図である。
【００３３】
図６（ａ）に示すように、従来のめっき層は、リード３ａ側面に析出した針状結晶６ａがリード３ａ同士の間隔ｄとほぼ同じ長さまで伸び、隣接するリード３ａに接触して短絡を生じる場合があるのに対して、図６（ｂ）に示すように、本発明により形成されためっき層は、このリード３ａ側面に析出した針状結晶６ｂがリード３ａ同士の間隔ｄよりも十分に短く、隣接するリード３ａに接触することがないので、短絡が発生せず、高い信頼性を有すると言える。
【００３４】
【実施例】
次に、本発明のより具体的な実施例について述べる。
【００３５】
無電解錫めっきの前処理に用いるエッチング液として、ＦｅＣｌ₃ （比重１．２１０〜１．５５０）の９０ｇ〜３００ｇ／ｌ水溶液を用い、液温３０℃、処理時間を０秒（ｓ）、５ｓ、７ｓ、１０ｓ、２０ｓ、３０ｓと変えて処理した後、それぞれ所定の無電解錫めっきを厚さ０．５μｍ〜０．６μｍずつ施した。
【００３６】
噴射ノズルとテープ材との距離は、３５ｍｍに固定し、テープ材にエッチング液を噴射圧１．５ｋｇ／ｃｍ² として噴射した。噴射圧を強くしすぎると、噴射圧の影響によりリードが変形してしまうおそれがあるため、１．５〜２ｋｇ／ｃｍ² とすることが好ましい。
【００３７】
無電解錫めっき液としては、石原薬品製５８０Ｍを用い、液温６５℃、処理時間３分４０秒で処理した。
【００３８】
このようにして作製したテープキャリアを、走査型電子顕微鏡（ＳＥＭ）によりリード側面を観察し、過剰な錫の析出（針状結晶）の発生の有無を確認すると共に、析出した針状結晶の長さを測定した。
【００３９】
過剰な錫の析出の有無の判定は、針状結晶の長さが５μｍ以下または析出個数が３個以下／１ピース（ｐｃｓ）を○、針状結晶の長さが５μｍ〜８μｍまたは析出個数が１０個以下／１ｐｃｓを△、針状結晶の長さが８μｍ以上を×とした。これらの結果を表１に示す。
【００４０】
【表１】

【００４１】
表１に示すように、酸洗時間が７ｓ未満、すなわちエッチング量が０．１μｍ未満であると、針状結晶の発生数が１ｐｃｓ当たり５個以上であり、このとき針状結晶の長さが最長で５μｍを超えており、針状結晶抑制効果が小さいことが分かる。
【００４２】
また、酸洗時間が７ｓ以上、すなわちエッチング量が０．１μｍ以上であると、針状結晶の発生数が１ｐｃｓ当たり３個未満であり、このとき針状結晶の長さが最長で５μｍ以下であった。この値は最近の半導体装置用テープキャリアのファインピッチ部におけるリード同士の間隔（５〜５０μｍピッチ以下）よりも十分に小さいので、リード側面に錫の異常析出は発生しないことが分かる。しかし、酸洗時間が３０ｓ以上、すなわちエッチング量が１．０μｍを超えると、リード寸法（幅）が許容範囲を超える小さな幅になる可能性があり、好ましくない。以上のことから、酸洗処理時間は７ｓ以上３０ｓ未満、すなわちエッチング量が０．１μｍ〜１μｍの範囲内が好ましいと言える。
【００４３】
【発明の効果】
以上要するに本発明によれば、リード側面の錫の過剰な析出（針状結晶）を防止し、リード間の短絡の発生を防止した高い信頼性を有する半導体装置用テープキャリアの製造方法を提供できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は本発明にかかる半導体装置用テープキャリアの製造方法の説明図である。
【図２】本発明に用いられる無電解錫めっき装置の概略図である。
【図３】図２のＡ部分の拡大図である。
【図４】従来の半導体装置用テープキャリアの構造を示す断面図である。
【図５】図４のテープキャリアに半導体素子が実装された半導体装置の断面図である。
【図６】（ａ）は従来の半導体装置用テープキャリアのリードの拡大斜視図であり、（ｂ）は本発明により製造された半導体装置用テープキャリアのリードの拡大斜視図である。
【符号の説明】
１絶縁性テープ材（ポリイミド樹脂フィルム）
２接着剤
３導体箔（銅箔又は銅合金箔）
３ａリード
４フォトレジスト
５ソルダーレジスト
６錫めっき層
１０噴射ノズル
１２ａＴＡＢテープ中間体
１２ｂＴＡＢテープ
１３金バンプ
１４ＩＣチップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a tape carrier that is a precision electronic component, and more particularly to a method for manufacturing a tape carrier for a semiconductor device suitable for manufacturing a wiring tape for mounting a semiconductor element.
[0002]
[Prior art]
FIG. 4 is a cross-sectional view showing the structure of a conventional tape carrier for a semiconductor device, and FIG. 5 is a cross-sectional view of a semiconductor device in which a semiconductor element (IC chip) is mounted on the tape carrier of FIG.
[0003]
As shown in FIG. 4, the tape carrier for a semiconductor device is a solder resist (not shown) on a wiring pattern made of a conductive foil 3 such as a copper foil or a copper alloy foil bonded to a polyimide resin film 1 with an adhesive 2. The electroless tin plating layer 6 is formed in order to provide stable bonding to the leads of the wiring pattern (see, for example, Patent Document 1 or Patent Document 2).
[0004]
Further, as shown in FIG. 5, the semiconductor element 14 is mounted on the tape carrier 20 by placing the semiconductor element 14 in the device hole 1h formed in the tape carrier 20 and protruding into the device hole 1h. The inner lead 3a of the tape carrier 20 and the electrode of the semiconductor element 14 are aligned, and then crimped by a bonding tool. Gold bumps 13 are formed on the electrodes of the semiconductor element 14, and when the gold bumps 13 are heated and pressed against the leads 3a, the tin plating layer 6 is melted to form a gold-tin alloy. The electrode of the semiconductor element 14 and the inner lead 3a are joined.
[0005]
[Patent Document 1]
Japanese Patent No. 3076342 [Patent Document 2]
Japanese Patent Laid-Open No. 2000-332064
[Problems to be solved by the invention]
However, recently, the pitch of the wiring pattern has been made finer, and the side surface of the lead 3a tends to become rough after the etching (pickling) process in the fine pitch portion. This is probably because the fine pitch portion has poor etching solution permeability and uneven etching rate.
[0007]
When electroless tin plating is applied to such a lead 3a, needle-like crystals may be deposited on the side surface of the lead 3a and may contact the adjacent lead 3a to cause a short circuit.
[0008]
In general, the electroless tin plating layer 6 is deposited by substitution with copper. In this case, since the unevenness on the side surface of the lead 3a is large, this unevenness becomes a resistance and a potential difference is produced during the deposition, causing an abnormal reaction. It is.
[0009]
Accordingly, an object of the present invention is to provide a highly reliable manufacturing method of a tape carrier for a semiconductor device that prevents excessive precipitation (needle crystals) of tin on the side surface of a lead and prevents occurrence of a short circuit between leads. There is.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention of claim 1 forms a wiring pattern having a plurality of leads by patterning a foil made of copper or copper alloy attached on an insulating tape material, and the wiring pattern In a method for manufacturing a tape carrier for a semiconductor device, in which a tin plating layer is formed on the plating formation portion by electroless plating after forming a resist so as to cover the portion other than the plating formation portion, as a pretreatment for forming the tin plating layer And etching the surface and side surfaces of the lead by injecting an etching solution toward the lead, wherein the bath is composed of hydrochloric acid, ferric chloride, dipropylene glycol monomethyl ether and a surfactant as the etching solution. It is characterized by using what was done.
[0011]
According to a second aspect of the present invention, in addition to the structure of the first aspect, it is preferable to etch the surface and side surfaces of the lead within a range of 0.1 μm to 1 μm by spraying an etching solution .
[0014]
According to a third aspect of the present invention, in addition to the configuration of the first or second aspect , the etching liquid is sprayed toward the lead while maintaining a distance from the spray nozzle to the lead within a range of 5 mm to 50 mm. It is preferable.
[0015]
That is, the main point of the present invention is that, as a method for preventing the excessive deposition of tin plating (acicular crystals) generated on the side surface of the lead, after forming a pattern by exposure, development and etching, the resist is removed and the solder resist is removed. After printing, as a pre-treatment for electroless tin plating, use a solution built with hydrochloric acid, ferric chloride, dipropylene glycol monomethyl ether, and a surfactant, and etch only 0.1 μm to 1 μm on the lead surface and side surfaces. There is to do.
[0016]
By comprising in this way, the lead surface and side surface of a wiring pattern are smooth | blunted and it becomes possible to suppress excessive precipitation (acicular crystal | crystallization) of tin.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0018]
First, the electroless tin plating apparatus used in the present invention will be described.
[0019]
FIG. 2 is a schematic view of an electroless tin plating apparatus used in the present invention.
[0020]
As shown in FIG. 2, the electroless tin plating apparatus includes a degreasing treatment tank 7a described above between a feed roll 8 for feeding out the tape material 12a and a take-up roll 9 for winding up the TAB tape 12b after plating formation. A pretreatment tank 7b, an rinsing tank 7c, a plating solution tank 7d, and a rinsing tank 7e containing an etching solution are provided, and the pretreatment vessel 7b further includes an etching solution for improving the permeability of the etching solution. Is sprayed onto the tape material 12a.
[0021]
FIG. 3 is an enlarged view of a portion A in FIG.
[0022]
As shown in FIG. 3, the jet nozzle 10 is held in the pretreatment step so that the distance between the jet nozzle 10 and the tape material (lead) 12a is within a range of 5 mm to 50 mm, and the etching material is applied to the tape material 12a. 11 is injected.
[0023]
In this case, the reason why the distance between the spray nozzle 10 and the tape material 12a is specified to be 5 mm to 50 mm is that lead deformation may occur when the distance is 5 mm or less, and the effect of improving liquid permeability is small when the distance is 50 mm or more. Because.
[0024]
Next, the manufacturing method of the tape carrier for semiconductor devices is demonstrated using the electroless tin plating apparatus of FIG.
[0025]
FIG. 1A to FIG. 1G are explanatory views of a method for manufacturing a semiconductor device tape carrier according to the present invention.
[0026]
When manufacturing a tape carrier for a semiconductor device, a copper foil 3 is provided on a polyimide resin film 1 with an adhesive 2 as shown in FIG. 1 (a), and as shown in FIG. A photoresist 4 is applied and dried so as to cover the copper foil 3, and the photoresist 4 is exposed and developed through a photomask on which a desired wiring pattern is formed, as shown in FIG. 1C.
[0027]
And as shown in FIG.1 (d), after etching copper foil and forming the wiring pattern containing the several copper lead 3a, as shown in FIG.1 (e), peeling and removing a photoresist, The solder resist 5 is printed so as to cover the wiring pattern other than the plating formation portion.
[0028]
And as shown in FIG.1 (f), after performing predetermined | prescribed degreasing process as plating pre-processing, as an etching liquid, hydrochloric acid 1-9%, ferric chloride 1-9%, dipropylene glycol monomethyl Etching is performed on the surface and side surfaces of the copper lead 3 a exposed from the solder resist 5 by 0.1 μm to 1 μm, using a solution in which 1 to 5% of ether, 2% or less of a surfactant, and the rest of the surface is made of water.
[0029]
In this case, the reason why the etching amount is specified to be 0.1 μm to 1 μm is that the fine pitch portion is less than 0.1 μm, the effect of suppressing the acicular crystal is small, and if it is 1 μm or more, the lead dimension tolerance is This is because there is a possibility of exceeding.
[0030]
Thereafter, as shown in FIG. 1 (g), a tin plating layer 6 is formed on the wiring pattern by substitutional precipitation type electroless tin plating using a plating solution containing a copper complexing agent.
[0031]
At this time, since the surface and the side surface of the copper lead 3a are smoothed, resistance and the like hardly occur, and excessive precipitation does not occur on the side surface of the lead 3a.
[0032]
6A is an enlarged perspective view of a lead of a conventional tape carrier for a semiconductor device, and FIG. 6B is an enlarged perspective view of a lead of a tape carrier for a semiconductor device manufactured according to the present invention.
[0033]
As shown in FIG. 6A, in the conventional plating layer, the acicular crystals 6a deposited on the side surfaces of the leads 3a extend to substantially the same length as the distance d between the leads 3a and contact the adjacent leads 3a to cause a short circuit. In contrast to this, as shown in FIG. 6 (b), the plated layer formed according to the present invention has the needle crystal 6b deposited on the side surface of the lead 3a sufficiently more than the distance d between the leads 3a. It is short and does not come into contact with the adjacent lead 3a, so that it can be said that no short circuit occurs and it has high reliability.
[0034]
【Example】
Next, more specific examples of the present invention will be described.
[0035]
As an etching solution used for the pretreatment of electroless tin plating, an aqueous solution of 90 g to 300 g / l of FeCl ₃ (specific gravity 1.210 to 1.550) is used, the solution temperature is 30 ° C., and the treatment time is 0 second (s), 5 seconds. , 7 s, 10 s, 20 s, and 30 s, and then a predetermined electroless tin plating was applied in a thickness of 0.5 μm to 0.6 μm.
[0036]
The distance between the spray nozzle and the tape material was fixed at 35 mm, and the etching solution was sprayed onto the tape material at a spray pressure of 1.5 kg / cm ² . If the injection pressure is increased too much, the lead may be deformed due to the influence of the injection pressure. Therefore, the pressure is preferably set to 1.5 to ² kg / cm ² .
[0037]
As an electroless tin plating solution, 580M manufactured by Ishihara Yakuhin Co., Ltd. was used, and the treatment was performed at a liquid temperature of 65 ° C. for a treatment time of 3 minutes and 40 seconds.
[0038]
The tape carrier thus prepared was observed on the side surface of the lead with a scanning electron microscope (SEM) to confirm the occurrence of excessive tin precipitation (acicular crystals), and the length of the deposited acicular crystals. Was measured.
[0039]
The presence or absence of excessive tin precipitation is determined by determining that the needle crystal length is 5 μm or less or the number of precipitates is 3 or less / 1 piece (pcs), the needle crystal length is 5 μm to 8 μm, or the number of precipitates is 10 or less / 1 pcs was evaluated as Δ, and the length of the needle-shaped crystal was defined as 8 μm or more. These results are shown in Table 1.
[0040]
[Table 1]

[0041]
As shown in Table 1, when the pickling time is less than 7 s, that is, when the etching amount is less than 0.1 μm, the number of acicular crystals generated is 5 or more per 1 pcs, and the length of the acicular crystals is It exceeds 5 μm at the longest, and it can be seen that the effect of suppressing acicular crystals is small.
[0042]
In addition, if the pickling time is 7 seconds or more, that is, the etching amount is 0.1 μm or more, the number of acicular crystals generated is less than 3 per pcs, and the length of the acicular crystals is 5 μm or less at the longest. there were. This value is sufficiently smaller than the distance between leads (5 to 50 μm pitch or less) in the fine pitch portion of recent tape carriers for semiconductor devices, and it can be seen that no abnormal precipitation of tin occurs on the side surface of the lead. However, if the pickling time is 30 seconds or more, that is, if the etching amount exceeds 1.0 μm, the lead size (width) may become a small width exceeding the allowable range, which is not preferable. From the above, it can be said that the pickling time is preferably 7 seconds to less than 30 seconds, that is, the etching amount is preferably in the range of 0.1 μm to 1 μm.
[0043]
【The invention's effect】
In short, according to the present invention, it is possible to provide a highly reliable manufacturing method of a tape carrier for a semiconductor device that prevents excessive precipitation (acicular crystals) of tin on the side surface of the lead and prevents occurrence of a short circuit between the leads. .
[Brief description of the drawings]
FIGS. 1A to 1G are explanatory views of a method for manufacturing a semiconductor device tape carrier according to the present invention. FIGS.
FIG. 2 is a schematic view of an electroless tin plating apparatus used in the present invention.
FIG. 3 is an enlarged view of a portion A in FIG.
FIG. 4 is a cross-sectional view showing the structure of a conventional tape carrier for a semiconductor device.
5 is a cross-sectional view of a semiconductor device in which a semiconductor element is mounted on the tape carrier of FIG.
6A is an enlarged perspective view of a lead of a conventional tape carrier for a semiconductor device, and FIG. 6B is an enlarged perspective view of a lead of a tape carrier for a semiconductor device manufactured according to the present invention.
[Explanation of symbols]
1 Insulating tape material (polyimide resin film)
2 Adhesive 3 Conductor foil (copper foil or copper alloy foil)
3a Lead 4 Photoresist 5 Solder resist 6 Tin plating layer 10 Injection nozzle 12a TAB tape intermediate 12b TAB tape 13 Gold bump 14 IC chip

Claims

After patterning a foil made of copper or copper alloy attached on an insulating tape material to form a wiring pattern having a plurality of leads, and forming a resist so as to cover other than the plating formation portion of the wiring pattern In the manufacturing method of a tape carrier for a semiconductor device in which a tin plating layer is formed on the plating forming portion by electroless plating, as a pretreatment for forming the tin plating layer, an etchant is sprayed toward the lead to form the lead. A method of etching a surface and a side surface of a semiconductor device, wherein the etching solution is prepared with hydrochloric acid, ferric chloride, dipropylene glycol monomethyl ether and a surfactant, and is used as a tape carrier for a semiconductor device Manufacturing method.

2. The method of manufacturing a tape carrier for a semiconductor device according to claim 1, wherein an etching solution is sprayed to etch the surface and side surfaces of the lead within a range of 0.1 [mu] m to 1 [mu] m.

The manufacturing method of the tape carrier for semiconductor devices of Claim 1 or 2 which hold | maintains the distance from the injection nozzle to the said lead in the range of 5 mm-50 mm, and sprays the said etching liquid toward the said lead.