JP3924809B2 - Thin film multilayer substrate manufacturing method and pattern inspection apparatus - Google Patents
Thin film multilayer substrate manufacturing method and pattern inspection apparatus Download PDFInfo
- Publication number
- JP3924809B2 JP3924809B2 JP18440396A JP18440396A JP3924809B2 JP 3924809 B2 JP3924809 B2 JP 3924809B2 JP 18440396 A JP18440396 A JP 18440396A JP 18440396 A JP18440396 A JP 18440396A JP 3924809 B2 JP3924809 B2 JP 3924809B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- film multilayer
- thin film
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は薄膜多層配線基板の製造方法およびパターン検査装置に関する。
【0002】
【従来の技術】
薄膜多層配線基板の製造技術、特に、薄膜配線を対象としたパターン検査技術は、特開平4−102395号公報に記載されている。それによれば、製造工程で、配線パターンを形成する毎に、最も新しく形成された配線パターンを検出し、この配線パターンの欠陥の有無を検査し、欠陥部分を修正した後、次の層の配線パターンを形成する。配線パターンの検査技術として、例えば、検査対象を一方向から照明し、ある限定した波長の正反射光と散乱光を検出することで、配線パターンを光学的に顕在化し、配線パターンの欠陥を検査する技術が示されている。また、検査対象を多方向から照明し、ある限定した波長の反射光を検出し、配線パターンを検査する技術、あるいは、検査対象を直線偏光で照明し、照明光の偏光方向に直交する偏光成分を選択して検出し、配線パターンを検査する技術、さらには、検査対象が発生する蛍光を検出し、配線パターンを検査する技術が示されている。
【0003】
【発明が解決しようとする課題】
薄膜多層配線基板の製造技術では、配線パターンを形成する毎に最も新しく形成した配線パターンを検査し、この検査により検出した配線パターン欠陥を修正し、薄膜多層配線基板を製造している。しかし、配線パターンの層間を絶縁する絶縁膜の検査,修正を行っていない。このため、製造工程中、配線パターンの層間を絶縁する絶縁膜に欠陥が発生すると、短絡不良などが発生し、完成した薄膜多層配線基板が不良となる場合がある。
【0004】
また、薄膜配線パターン検査技術は、それぞれ、ある特定構造の薄膜多層配線基板を対象とした場合にのみ有効に検査可能であり、検査対象工程によっては検査できないことがある。例えば、蛍光を検出して検査する技術では、蛍光を発する材料を使用した場合にのみ有効である。薄膜多層配線基板の製造工程で、配線パターンを形成する毎に検査すると、検査工程が複数工程に及ぶ。このため、薄膜配線パターン検査技術の内一つの検査技術で全ての検査工程を検査することが困難であり、得意な検査工程ごとに複数の検査技術を使用する必要がある。即ち、検査方式の異なる複数の検査装置が必要となる。さらには、薄膜多層配線基板の製造プロセスが変更になると、今まで使用していた検査装置では検査できなくなり、新たな検査装置が必要となる場合がある。
【0005】
本発明の目的は、薄膜多層配線基板の製造歩留まりを向上させる製造方法を提供することにある。
【0006】
本発明の他の目的は、薄膜多層配線基板を対象とした自動外観検査装置を提供することにある。
【0007】
【課題を解決するための手段】
薄膜多層配線基板は、セラミック基板上に絶縁層と配線層を交互に積層し、製造される。絶縁層,配線層は、各層とも、例えば、レジストを塗布し、露光・現像後、エッチングによりパターンニングするという、リソグラフィ技術により形成される。本発明は、各層を形成する毎に、最も新しく形成された層を検査して、もし欠陥があれば、修正した後に、その上に次の層を形成する製造方法により、歩留まりを向上させるものである。絶縁層,配線層を問わず、新しい層を形成する際、まず、露光・現像後のレジストパターンを検査し、この検査により検出されたレジストの欠陥を修正した後にエッチングする。次に、エッチングされた絶縁層、あるいは、配線層のパターン検査を行い、この検査により検出された欠陥を修正する。このようにして、欠陥を無くした状態で、次の層を形成することで、良品の薄膜多層配線基板を製造する。
【0008】
この製造方法を実現するためには、レジストパターン,配線パターン,絶縁層パターンを検査する自動外観検査装置が必要である。材料、表面状態、構造の異なる複数の検査工程で検査するために、薄膜多層配線基板に対して、多方向から照明し、それぞれの方向からの照明の光量を検査工程ごとに最適な値に調節し、照明の波長域を検査工程ごとに最適な値に調節し、薄膜多層配線基板からの反射光のうちある波長域の光を検出し、その検出波長域を検査工程ごとに最適な値に調節する手段でパターンを検出する。この検出光学系を用いて、最も新しく形成された層を光学的に顕在化して検出する。この時、検出光学系を一定温度に保ち、レンズの焦点ずれを防ぐため、照明光源を検出光学系とは別の筐体に納める。このようにして検出した画像信号をA/D変換し、デジタル画像信号とした後、画像処理を施し、パターン欠陥を検出する。画像処理は、電気回路で実現した論理によるハードウエア処理で高速に欠陥候補を検出し、そのあと、欠陥候補に対して、電子計算機によるソフトウェア処理で各検査工程に最適な画像処理を施し、真の欠陥を抽出する。このように、各検査工程ごとに最適なパターン検出方式と欠陥抽出処理方式を実現することで、1台の自動検査装置で薄膜多層配線基板の検査ができる。
【0009】
【発明の実施の形態】
本発明による薄膜多層配線基板の製造方法の一実施例を図1により説明する。多層セラミック基板100は、その表面に銅のパッド101がある。工程(a)で、多層セラミック基板100上にポリイミド系樹脂の絶縁膜102aを塗布する。工程2で、ホトレジスト103を塗布し、露光・現像する。次に、パターンニングされたホトレジスト103を検査し、欠陥の有無及び欠陥の場所を出力する。工程(c)で、その結果に基づいて欠陥部分を修正する。例えば、ホトレジストの余剰欠陥は、レーザ光を照射して、余剰部を飛ばす。ホトレジストの欠けやピンポールは、樹脂を局所的に微量塗布する。また、欠陥数が多い場合、ホトレジストを剥離し、工程(b)に戻り、ホトレジストをパターンニングし直すこともあり得る。工程(d)で、ホトレジストをマスクとして絶縁膜102aをエッチングし、パッド101との接続をとるためのスルーホール102bを形成する。工程(e)で、ホトレジストを剥離した後、絶縁膜をベークする。次に、絶縁膜102cを検査し、欠陥の有無及び欠陥の場所を出力する。工程(f)で、その結果に基づいて欠陥部分を修正する。例えば、絶縁膜にスルーホールが開いていないときは、レーザ光を照射して、スルーホールを形成する。絶縁膜の欠けやピンポールは、樹脂を局所的に微量塗布する。また、欠陥数が多い場合、絶縁膜を剥離し、工程(a)に戻り、絶縁膜を形成し直すことも考えられる。以上、工程(a)から工程(f)で1層の絶縁層が完成する。
【0010】
次に、工程(g)で、配線となる金属膜104aを成膜する。例えば、クロム,銅,クロムをスパッタリングで連続成膜し、3層の金属膜を配線とする。工程(h)でホトレジスト105を塗布し、露光・現像する。次に、パターンニングされたホトレジスト105を検査し、欠陥の有無及び欠陥の場所を出力する。工程(i)で、その結果に基づいて欠陥部分を修正する。例えば、ホトレジストの余剰欠陥は、レーザ光を照射して、余剰部を飛ばす。ホトレジストの欠けやピンポールは、樹脂を局所的に微量塗布する。また、欠陥数が多い場合、ホトレジストを剥離し、工程(h)に戻り、ホトレジストをパターンニングし直すこともあり得る。工程(j)で、ホトレジストをマスクとして金属膜104aをエッチングし、配線パターン104bを形成する。工程(k)で、ホトレジストを剥離する。工程(l)で、金属膜104bを検査し、欠陥の有無及び欠陥の場所を出力する。工程(l)で、その結果に基づいて欠陥部分を修正する。例えば、金属膜の余剰欠陥は、レーザ光を照射して、余剰部を飛ばす。以上、工程(g)から工程(l)で1層の配線層が完成する。
【0011】
以後、工程(a)から工程(f)、及び工程(g)から工程(l)を繰り返して、多層の絶縁層と配線層を形成し、薄膜多層配線基板が完成する。
【0012】
本実施例によれば、欠陥を無くした絶縁層と配線層とを積層することができるため、製造歩留まりを上げることができる。
【0013】
薄膜多層配線基板の製造システムの一実施例を図2より説明する。製造システムは、外観検査装置201、レーザカット修正装置202、局所塗布修正装置203、露光装置210、現像装置211、成膜装置212、エッチング装置213、塗布装置214、ベーク炉215、剥離装置216などから構成される。これらの装置を使用して、図1に示した製造工程に従い、薄膜多層配線基板を製造する。外観検査装置201、レーザカット修正装置202、局所塗布修正装置203は、ネットワーク205に接続されており、外観検査装置201の検査結果データがレーザカット修正装置202、局所塗布修正装置203に転送される。転送されたデータに従って、欠陥部を修正する。なお、検査結果データは、ホストコンピュータ204で管理する。
【0014】
本実施例によれば、検査装置と修正装置がオンラインで結ばれ、検査装置の検査結果が修正装置に転送できるため、修正作業の効率が向上する。
【0015】
薄膜多層配線基板を対象とした外観検査装置の全体構成を図3に示す。検査対象である薄膜多層配線基板301は、ワークホルダ302でチャックされ、XYZθステージ303に搭載される。XYZθステージ303は、コントローラ304で駆動される。その動きは、計算機305が指令し、指令は、バス306を介して、コントローラ304に伝えられる。
【0016】
照明は、多重リングライトガイド310による全周からの斜方照明と落射照明の複合照明である。多重リングライトガイドは、光源群311からの光を薄膜多層基板301に導き、薄膜多層基板に対して全周より斜方から照明する。落射照明は、光源312とコンデンサレンズ313とハーフミラー314と対物レンズ315で実現される。光源からの光をコンデンサレンズで介してハーフミラーに導き、対物レンズを通して薄膜多層基板を照明する。
【0017】
薄膜多層基板301からの反射光は、対物レンズ315と結像レンズ316でリニアセンサ317上に結像され、画像が検出される。光路の途中に、フィルタ318を挿入し、検出波長を限定する。XYZθステージ303の走査とリニアセンサの駆動を同期させることで、2次元の画像信号を検出する。
【0018】
画像信号はA/Dコンバータ320でデジタル信号に変換され、前処理回路321で、暗レベル補正、ステージ速度変動補正、シェーデイング補正などが施され、二値化回路322で二値画像となる。二値画像は、欠陥検出回路323で処理され、欠陥が検出される。欠陥の有無と欠陥の位置はバス306を介して計算機305に出力される。
【0019】
以下、外観検査装置の各要素の詳細を説明する。
【0020】
まず、検出光学系の構成を図4に示す。6重リングライトガイド401は、薄膜多層配線基板301に対して、全周かつ高さ方向六つの角度から照明する光ファイバーのライトガイドである。リング状に配置された光射出部402a,402b,402c,402d,402e,402fの照明角度αは、それぞれ、16°,28°,40°,51.5°,63°,74.5°である。光射出部402aは光ファイバーによりランプハウス403aにつながっており、402bは403bに、402cと402dは403cに、402eと402fは403dにつながっている。
【0021】
ランプハウス403a〜dは、光量を調節するための電動メカ絞り404と、光路を開閉するシャッタ405と、照明波長を限定するフィルタ406と光を発生するランプ407とファイバ端に光を集光させる楕円ミラー408が内蔵されている。ランプ407には、水銀ランプあるいは、水源キセノンランプを用いる。電動メカ絞り404とシャッタ405は、先に図3に示した計算機305の指令に従って制御される。4台のランプハウスの光量を独立に制御することができるので、6重リングライトガイドの角度ごとの照明光量を調節できる。即ち、16°を上段1と呼び、28°を上段2と呼び、40°と51.5°を一緒にして中段と呼び、61.5°と74.5°を一緒にして下段と呼ぶと、上段1と上段2と中段と下段の光量バランスを自由に設定できる。本実施例では、4台のランプハウスを使用しているが、6台使用すると、六つの角度全ての照明バランスを調節できる。
【0022】
6重リングライトガイドのファイバー長を数mと長くして、ランプハウス403を光源筐体409内に実装する。ランプハウスはかなりの熱を発生するため、その台数が多くなると、合計の熱量は膨大となる。検出光学系に使用するレンズ、特に対物レンズは、温度変化に敏感であり、焦点距離が変化する。このため、ランプハウスを検出光学系と同じ筐体に実装すると、ランプハウスの廃熱により検出光学系の温度が変化し、焦点位置が移動し、ピントがぼける。これを防止するために、検出光学系が納められた筐体とは別の光源筐体にランプハウスを実装する。
【0023】
落射照明はケーラー照明である。ランプ410で発生した光をコンデンサレンズ411で一旦平行光とした後、リレーレンズ413,414とを介して、ハーフミラー415で光路90度曲げて、対物レンズ416を通して照明する。コンデンサレンズとリレーレンズ間の平行光であるところに、各種フィルタ421を内蔵した電動ターレット412を配置する。電動ターレットは、先に図3に示した計算機305の指令に従って制御され、内蔵してあるフィルタ421を自由に選択できる。フィルタとして遮光板を内蔵しておくと、シャッタの機能も実現できる。また、NDフィルタを内蔵すると、照明光量の制御が可能である。この時は、電動ターレットの台数を増やし、複数のフィルタが同時に光路上に挿入されるようにすると良い。
【0024】
対物レンズ416は、無限遠補正方式が望ましく、結像レンズ417と対に使用する。倍率は、検出したい最小欠陥寸法により決めるが、例えば、検査対象である薄膜配線の最小線幅が30μ程度であれば、5倍の対物レンズを使用する。倍率の異なる結像レンズを複数用意し、電動ターレットに装着すると、検出画素寸法を自由に選択できる。1.3倍の結像レンズ417aと0.87倍の結像レンズ417bと0.65倍の結像レンズ417cを電動ターレット418に装着する。画素ピッチ13μのラインセンサ419を使用すると、それぞれ、検出画素寸法は、2μ,3μ,4μとなる。ラインセンサには、TDI(Time Delay & Integration)ラインセンサが好適であり、非常に明るい画像が得られる。電動ターレット418は、先に図3に示した計算機305の指令に従って制御され、検出画素寸法を自由に選択できる。ハーフミラー415と結像レンズ間の平行光であるところに、各種フィルタ422を内蔵した電動ターレット420を配置する。電動ターレットは、先に図3に示した計算機305の指令に従って制御され、内蔵してあるフィルタ422を自由に選択できる。例えば、波長限定フィルタを内蔵すると、検出波長を選択できる。
【0025】
本実施例によれば、多重リングライトガイドの各照明角度毎に光量が調節でき、かつ、落射照明の光量も調節できるため、各検査工程毎に最適な光量バランスを実現することができる。さらに、検出波長を切り替えることができるため、各検査工程ごとに最もコントラストが良くなるような波長で、画像を検出できる。また、検出画素寸法も変えられるため、各検査工程毎にパターン寸法が異なっていても効率良く検査することができ、検査時間が短縮される。
【0026】
6重リングライトガイドが段差のあるパターンの検出に有効であることを図5に従って説明する。傾斜角θの段差を持つパターン501を考える。リングライトガイドの照明光502の照明角度をαとし、対物レンズ503の開口角をφとすると、90°−φ<2θ+α<90°+φの関係を満足する反射光504を対物レンズで捉えることができる。例えば、開口数NA=0.14(開口角φ=8°)の対物レンズを使用し、6重リングライトガイドの照明角度α=16°,28°,40°,51.5°,63°,74.5°とすれば、落射照明と合わせて、0°から41°までの傾斜角θを持つ段差を検出できる。
【0027】
薄膜多層配線基板の検査で、多重リングライトガイドの照明角度ごとの光量バランスを検査工程毎に最適化する必要が発生する理由を説明する。図6は薄膜多層配線基板のある検査工程における断面である。多層セラミック基板601は、その表面に銅のパッド602がある。絶縁層603は、ポリイミド系の樹脂であり、パッド602の上にスルーホール610が形成されている。配線層604は、例えば、クロム,銅,クロムの3層の金属膜であり、スルーホール610によりパッド602上にも形成されている。配線層604の上に形成された絶縁層605は、スルーホール612が形成されており、また、配線層604のエッジにより段差611が発生している。最上層は、配線層606である。配線層606の外観検査では、配線層606と絶縁層605を分離検出する必要がある。検出波長を紫色に限定すると、金属配線層を明るく、ポリイミド系樹脂の絶縁層605を暗く検出することができる。但し、落射照明だけであれば、スルーホール610,612による傾斜部が暗く検出され、配線層606全てを明るく検出することができない。この傾斜部を明るく検出するために、多重リングライトガイドによる斜方照明が必要となる。多重リングライトガイドによる照明では、スルーホール610,612による段差を明るくするだけではなく、ポリイミド系の絶縁膜の表面反射により、絶縁層605の段差611が明るく検出され得る。スルーホール610とスルーホール612と段差611の傾斜角はそれぞれ異なるので、スルーホール610,612による段差を明るくし、段差611を暗く検出するように、多重リングライトガイドの各照明角の光量バランスを設定すれば良い。さらに、明るくしたい段差の傾斜角や暗くしたい段差の傾斜角は、検査工程毎に異なるため、検査工程毎に光量バランスを最適化する必要がある。これは、図4に示した検出光学系で実現できる。
【0028】
検出波長を検査工程毎に切り替える利点を説明する。図7は多層薄膜配線基板の製造に使用する材料の分光反射特性の例である。ポリイミド系樹脂の例を2例、レジストの例を1例、金属膜の例を3例示した。金属膜は、波長によらず、比較的、反射率が高く、かつ一定であるが、ポリイミド系樹脂やレジストの有機材料は、長い波長に対しては、反射率が高く、短い波長に対しては、反射率が低い。このため、短い波長を選択的に透過するフィルタを使用すると、金属膜と、有機材料とを分離検出できる。さらに、ポリイミド系樹脂とレジストの分光反射率を良くみると、材料により、反射率が最小になる波長が異なっていることが判る。検出コントラストを最大にするには、反射率の最小の波長で検出すればよい。検査工程により、材料が異なるので、検査工程毎に検出波長を切り替えた方が良い。これは、図4に示した検出光学系で実現できる。
【0029】
次に、欠陥判定処理系の構成を図8に従って説明する。図3における前処理回路321からのデジタル信号801は、二値化回路802により二値化され、二値画像メモリ803に記憶される。二値画像メモリは、3枚のメモリ803a,b,cより構成されている。画像の検出には、リニアセンサ317を使用しているので、最初の1走査分の画像をメモリ803aに、次の走査分の画像をメモリ803bに、三回目の走査分の画像をメモリ803cに、4回目の走査分の画像をメモリ803aに、順番に格納していく。一方、磁気ディスク装置805には、各検査工程の正常なパターン形状が予め格納されている。検査開始に当って、磁気ディスク装置805から、検査工程の正常なパターンを二値画像メモリ804に格納しておく。二値画像メモリ803から検出画像を、二値画像メモリ804から正常パターンを読みだし、位置合せ回路806で、画像同士の位置合わせを行い、欠陥判定回路807で不一致部を欠陥をして出力する。欠陥データは、バス808を介して、画像処理用計算機810に送られる。画像処理用計算機810は、欠陥データに基づき、欠陥近傍の検出画像を二値画像メモリ803から呼出し、ソフトウェアによる画像処理でその欠陥が真の欠陥か、あるいは虚報であるかを判断する。さらには、欠陥の大きさも調べる。二値画像メモリ803は、3枚あるので、1枚は二値化回路802からの信号の格納に、1枚は位置合せ回路806への呼出しに、1枚は、画像処理用計算機810からの呼出し用として使用する。最終的な欠陥データは、画像処理用計算機810から制御用計算機809に送られ、制御用計算機が管理する。
【0030】
本実施例によれば、電気回路で実現した論理によるハードウエア処理で高速に欠陥候補を検出し、そのあと、欠陥候補に対して、電子計算機によるソフトウェア処理で各検査工程に最適な画像処理を施し、真の欠陥を抽出することができる。
【0031】
【発明の効果】
本発明によれば、薄膜多層配線基板の製造工程で、各層を形成する毎に、最も新しく形成された層を検査して、欠陥を修正した後に、次の層を形成するため、既に検査及び修正を完了した下層の検査及び修正の必要がなく、歩留まりを向上できる。
【0032】
また、1台の検査装置で全ての検査工程の検査が可能であり、検査工程毎に異なる検査装置を準備する必要がない。
【図面の簡単な説明】
【図1】本発明による薄膜多層配線基板の製造方法の一実施例を示した断面図。
【図2】本発明による薄膜多層配線基板の製造システムの一実施例を示したブロック図。
【図3】本発明による外観検査装置のブロック図。
【図4】本発明による外観検査装置の検出光学系の説明図。
【図5】パターン傾斜部の検出に多重リングライトガイドによる照明が有効であることの説明図。
【図6】薄膜多層配線基板のある工程における断面図。
【図7】数種類の材料の分光反射率を示した特性図。
【図8】本発明による外観検査装置の欠陥判定処理部のブロック図。
【符号の説明】
100…多層セラミック基板、101…パッド、102a…絶縁膜、103…ホトレジスト、104a…金属膜、105…ホトレジスト。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a thin film multilayer wiring board and a pattern inspection apparatus.
[0002]
[Prior art]
A technique for manufacturing a thin film multilayer wiring board, in particular, a pattern inspection technique for thin film wiring is described in Japanese Patent Laid-Open No. 4-102395. According to this, every time a wiring pattern is formed in the manufacturing process, the most recently formed wiring pattern is detected, the presence or absence of defects in this wiring pattern is inspected, the defective portion is corrected, and the wiring of the next layer is then detected. Form a pattern. As a wiring pattern inspection technology, for example, the inspection object is illuminated from one direction, and regular reflection light and scattered light of a limited wavelength are detected to optically reveal the wiring pattern and inspect wiring pattern defects. Technology to do is shown. In addition, the inspection target is illuminated from multiple directions, the reflected light of a limited wavelength is detected, the wiring pattern is inspected, or the inspection target is illuminated with linearly polarized light and the polarization component orthogonal to the polarization direction of the illumination light A technique for inspecting and detecting a wiring pattern and inspecting a wiring pattern, and a technique for inspecting a wiring pattern by detecting fluorescence generated by an inspection object are shown.
[0003]
[Problems to be solved by the invention]
In the manufacturing technique of a thin film multilayer wiring board, the wiring pattern formed most recently is inspected every time a wiring pattern is formed, a wiring pattern defect detected by this inspection is corrected, and the thin film multilayer wiring board is manufactured. However, the inspection and correction of the insulating film that insulates the interlayer of the wiring pattern is not performed. For this reason, if a defect occurs in the insulating film that insulates the interlayer of the wiring pattern during the manufacturing process, a short circuit failure may occur, and the completed thin film multilayer wiring board may become defective.
[0004]
The thin film wiring pattern inspection technique can be effectively inspected only when a thin film multilayer wiring board having a specific structure is targeted, and cannot be inspected depending on the inspection target process. For example, a technique for detecting and inspecting fluorescence is effective only when a fluorescent material is used. If inspection is performed every time a wiring pattern is formed in a manufacturing process of a thin film multilayer wiring board, the inspection process reaches a plurality of processes. For this reason, it is difficult to inspect all the inspection processes with one inspection technique among the thin film wiring pattern inspection techniques, and it is necessary to use a plurality of inspection techniques for each of the special inspection processes. That is, a plurality of inspection apparatuses having different inspection methods are required. Furthermore, if the manufacturing process of the thin film multilayer wiring board is changed, the inspection apparatus used so far cannot be inspected and a new inspection apparatus may be required.
[0005]
The objective of this invention is providing the manufacturing method which improves the manufacture yield of a thin film multilayer wiring board.
[0006]
Another object of the present invention is to provide an automatic visual inspection apparatus for a thin film multilayer wiring board.
[0007]
[Means for Solving the Problems]
A thin film multilayer wiring board is manufactured by alternately laminating insulating layers and wiring layers on a ceramic substrate. The insulating layer and the wiring layer are formed by a lithography technique in which, for example, a resist is applied, and after exposure / development, patterning is performed by etching. The present invention improves the yield by a manufacturing method in which the most newly formed layer is inspected every time each layer is formed, and if there is a defect, the next layer is formed on the corrected layer. It is. When a new layer is formed regardless of whether it is an insulating layer or a wiring layer, the resist pattern after the exposure / development is first inspected, and the resist defect detected by this inspection is corrected and then etched. Next, a pattern inspection of the etched insulating layer or wiring layer is performed, and defects detected by this inspection are corrected. In this manner, a non-defective thin film multilayer wiring board is manufactured by forming the next layer in a state where defects are eliminated.
[0008]
In order to realize this manufacturing method, an automatic visual inspection apparatus for inspecting a resist pattern, a wiring pattern, and an insulating layer pattern is necessary. In order to inspect in multiple inspection processes with different materials, surface conditions, and structures, the thin-film multilayer wiring board is illuminated from multiple directions, and the amount of illumination light from each direction is adjusted to the optimum value for each inspection process. The wavelength range of illumination is adjusted to the optimum value for each inspection process, light in a certain wavelength range is detected from the reflected light from the thin-film multilayer wiring board, and the detected wavelength range is optimized for each inspection process. The pattern is detected by means of adjustment. Using this detection optical system, the most recently formed layer is optically revealed and detected. At this time, in order to keep the detection optical system at a constant temperature and prevent defocusing of the lens, the illumination light source is housed in a housing separate from the detection optical system. The image signal thus detected is A / D converted into a digital image signal, and then image processing is performed to detect a pattern defect. In image processing, defect candidates are detected at high speed by hardware processing based on logic implemented in an electric circuit, and then the defect candidates are subjected to image processing optimal for each inspection process by software processing using an electronic computer. Extract defects. As described above, by realizing the optimum pattern detection method and defect extraction processing method for each inspection process, it is possible to inspect the thin film multilayer wiring board with one automatic inspection apparatus.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of a method for manufacturing a thin film multilayer wiring board according to the present invention will be described with reference to FIG. The multilayer
[0010]
Next, in step (g), a metal film 104a to be a wiring is formed. For example, chromium, copper, and chromium are continuously formed by sputtering, and a three-layer metal film is used as a wiring. In step (h), a
[0011]
Thereafter, steps (a) to (f) and steps (g) to (l) are repeated to form a multilayer insulating layer and a wiring layer, thereby completing a thin film multilayer wiring substrate.
[0012]
According to this embodiment, since the insulating layer and the wiring layer that are free from defects can be stacked, the manufacturing yield can be increased.
[0013]
An embodiment of a thin film multilayer wiring board manufacturing system will be described with reference to FIG. The manufacturing system includes an
[0014]
According to the present embodiment, the inspection device and the correction device are connected online, and the inspection result of the inspection device can be transferred to the correction device, so that the efficiency of the correction work is improved.
[0015]
FIG. 3 shows the overall configuration of an appearance inspection apparatus for a thin film multilayer wiring board. A thin film
[0016]
The illumination is a combined illumination of oblique illumination and epi-illumination from the entire circumference by the multiple ring
[0017]
The reflected light from the thin
[0018]
The image signal is converted into a digital signal by the A /
[0019]
Hereinafter, details of each element of the appearance inspection apparatus will be described.
[0020]
First, the configuration of the detection optical system is shown in FIG. The six-
[0021]
The lamp houses 403a to 403d condense light at the fiber end, an electric
[0022]
The fiber length of the six-ring light guide is increased to several meters, and the lamp house 403 is mounted in the
[0023]
Epi-illumination is Koehler illumination. The light generated by the
[0024]
The
[0025]
According to the present embodiment, the light amount can be adjusted for each illumination angle of the multiple ring light guide, and the light amount of the epi-illumination can also be adjusted, so that an optimal light amount balance can be realized for each inspection process. Furthermore, since the detection wavelength can be switched, an image can be detected at a wavelength that provides the best contrast for each inspection process. In addition, since the detection pixel size can be changed, the inspection can be efficiently performed even if the pattern size is different for each inspection process, and the inspection time is shortened.
[0026]
It will be described with reference to FIG. 5 that the six-ring light guide is effective for detecting a pattern having a step. Consider a
[0027]
The reason why the light quantity balance for each illumination angle of the multiple ring light guide needs to be optimized for each inspection process in the inspection of the thin film multilayer wiring board will be described. FIG. 6 is a cross section in an inspection process of a thin film multilayer wiring board. The multilayer
[0028]
The advantage of switching the detection wavelength for each inspection process will be described. FIG. 7 is an example of spectral reflection characteristics of a material used for manufacturing a multilayer thin film wiring substrate. Two examples of polyimide resin, one example of resist, and three examples of metal films were illustrated. The metal film has a relatively high reflectivity and is constant regardless of the wavelength, but the polyimide resin and the organic material of the resist have a high reflectivity for a long wavelength and a short wavelength. Has low reflectivity. For this reason, when a filter that selectively transmits a short wavelength is used, the metal film and the organic material can be separated and detected. Further, when the spectral reflectances of the polyimide resin and the resist are examined carefully, it can be seen that the wavelength at which the reflectance is minimized differs depending on the material. In order to maximize the detection contrast, detection may be performed at a wavelength having the minimum reflectance. Since the materials differ depending on the inspection process, it is better to switch the detection wavelength for each inspection process. This can be realized by the detection optical system shown in FIG.
[0029]
Next, the configuration of the defect determination processing system will be described with reference to FIG. The
[0030]
According to this embodiment, defect candidates are detected at high speed by hardware processing based on logic realized by an electric circuit, and then image processing optimum for each inspection process is performed on the defect candidates by software processing by an electronic computer. And true defects can be extracted.
[0031]
【The invention's effect】
According to the present invention, in the manufacturing process of the thin film multilayer wiring board, every time each layer is formed, the most recently formed layer is inspected, and after the defect is corrected, the next layer is formed. It is not necessary to inspect and correct the lower layer after completing the correction, and the yield can be improved.
[0032]
In addition, all inspection processes can be inspected with one inspection apparatus, and there is no need to prepare different inspection apparatuses for each inspection process.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a method for manufacturing a thin film multilayer wiring board according to the present invention.
FIG. 2 is a block diagram showing an embodiment of a thin film multilayer wiring board manufacturing system according to the present invention.
FIG. 3 is a block diagram of an appearance inspection apparatus according to the present invention.
FIG. 4 is an explanatory diagram of a detection optical system of an appearance inspection apparatus according to the present invention.
FIG. 5 is an explanatory diagram showing that illumination by a multiple ring light guide is effective for detecting a pattern inclined portion.
FIG. 6 is a cross-sectional view of a thin film multilayer wiring board in a certain process.
FIG. 7 is a characteristic diagram showing spectral reflectances of several types of materials.
FIG. 8 is a block diagram of a defect determination processing unit of the appearance inspection apparatus according to the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18440396A JP3924809B2 (en) | 1996-07-15 | 1996-07-15 | Thin film multilayer substrate manufacturing method and pattern inspection apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18440396A JP3924809B2 (en) | 1996-07-15 | 1996-07-15 | Thin film multilayer substrate manufacturing method and pattern inspection apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032386A JPH1032386A (en) | 1998-02-03 |
| JP3924809B2 true JP3924809B2 (en) | 2007-06-06 |
Family
ID=16152565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18440396A Expired - Fee Related JP3924809B2 (en) | 1996-07-15 | 1996-07-15 | Thin film multilayer substrate manufacturing method and pattern inspection apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3924809B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4564312B2 (en) * | 2004-09-14 | 2010-10-20 | パナソニック株式会社 | Imaging method, imaging apparatus, and pattern inspection apparatus |
| DE102004056698B3 (en) * | 2004-11-24 | 2006-08-17 | Stratus Vision Gmbh | Inspection device for a substrate having at least one printed layer |
-
1996
- 1996-07-15 JP JP18440396A patent/JP3924809B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032386A (en) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101203027B1 (en) | Defect inspection apparatus, defect inspection method, and hole pattern inspection method | |
| JP6430578B2 (en) | System for examining samples in two separate channels simultaneously | |
| JP4224863B2 (en) | Inspection apparatus, inspection method, and pattern substrate manufacturing method | |
| US5278012A (en) | Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate | |
| CN100347584C (en) | Coaxial narrow angle dark field lighting | |
| US6366352B1 (en) | Optical inspection method and apparatus utilizing a variable angle design | |
| US5640237A (en) | Method and apparatus for detecting non-uniformities in reflective surafaces | |
| US20110141463A1 (en) | Defect inspection method, and defect inspection device | |
| KR920007196B1 (en) | Method and apparatus for detecting foreign matter | |
| JP2013083672A (en) | Observation device, inspection device, and inspection method | |
| KR20010015544A (en) | Device and method for inspecting surface | |
| JP2002162368A (en) | Surface inspection apparatus and method | |
| JPH0712522A (en) | Reflection light measurement method in microscopic photometer | |
| CN111916366B (en) | Wafer inspection apparatus | |
| JP3431247B2 (en) | Thin film manufacturing method and thin film multilayer substrate manufacturing method | |
| US7668364B2 (en) | Inspection method and apparatus for partially drilled microvias | |
| KR100856357B1 (en) | Apparatus and method for inspecting surface | |
| JP3924809B2 (en) | Thin film multilayer substrate manufacturing method and pattern inspection apparatus | |
| KR950013433B1 (en) | Method and apparatus for in specting foregn particles on real time basis in semiconductor mass production line | |
| WO2007023500A2 (en) | Device and method for inspecting an object | |
| JP2590234B2 (en) | Thin-film multilayer substrate manufacturing method | |
| JP2006010334A (en) | Inspection apparatus, inspection method, and pattern substrate manufacturing method | |
| JP2006258472A (en) | Defect inspection equipment | |
| JP2962565B2 (en) | Manufacturing method of thin film multilayer substrate | |
| JPH10332601A (en) | Inspection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20060417 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Effective date: 20060524 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Effective date: 20060728 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060905 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |