Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3945017B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP3945017B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3945017B2
JP3945017B2 JP15181698A JP15181698A JP3945017B2 JP 3945017 B2 JP3945017 B2 JP 3945017B2 JP 15181698 A JP15181698 A JP 15181698A JP 15181698 A JP15181698 A JP 15181698A JP 3945017 B2 JP3945017 B2 JP 3945017B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
cover plate
reinforcing plate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15181698A
Other languages
English (en)
Other versions
JPH11345828A (ja
Inventor
寿樹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15181698A priority Critical patent/JP3945017B2/ja
Publication of JPH11345828A publication Critical patent/JPH11345828A/ja
Application granted granted Critical
Publication of JP3945017B2 publication Critical patent/JP3945017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁性材料からなるベースフィルム上に複数のリードを形成し、該各リードの一端を半導体チップの電極にボンディングし、他端に外部接続電極を形成し、該半導体チップを囲繞する補強プレートと該半導体チップの裏面に接着されたカバープレートを設け、少なくとも該半導体チップの表面とその周辺領域を樹脂封止した半導体装置の製造方法に関する
【0002】
【従来の技術】
半導体装置として、例えばポリイミド等のベースフィルム上に例えば銅からなる多数のリードをそれぞれその一端部が該ベースフィルムから食み出すように形成し、該各リードを絶縁膜により保護し、各リードの他端部を該絶縁膜に開口を形成することにより露出させ、該露出部に電極バンプを形成し、該バンプを以て外部端子とし、上記各リードのベースフィルムから食み出した部分を半導体チップの各電極にボンディングし、半導体チップを囲繞する補強プレートを設け、該補強プレート及び該半導体チップの裏面をカバープレートに接着し、半導体チップの表面及びその周辺を樹脂で封止したものがあり、それは一般に図8(A)〜(D)及び図9(E)〜(G)に示す方法で製造されていた。
【0003】
(A)先ず、図8(A)に示すようなテープキャリア1を用意する。2は例えばポリイミド樹脂からなるベースフィルムで、略中央にはデバイスホール3が形成されている。4は該ベースフィルム2上に形成されたリードで、例えば銅からなる。5は各リード4の上記デバイスホール3に露出する内端部の下面に形成されたバンプで、例えばアルミニウムからなる。6は上記ベースフィルム2のリード形成面に形成された絶縁樹脂膜で、各リード5の外側端部を露出させる外部電極用孔7が形成されている。
【0004】
(B)次に、図8(B)に示すように、半導体チップ8の各電極パッドと、それに対応する上記各リード4内端部のバンプ5を例えばシングルポイントボンディングによりボンディングする。tは該ボンディング後におけるベースフィルム2の裏面と半導体チップ8裏面との高低差である。
【0005】
(C)次に、図8(C)に示すように、半導体チップ8の表面と、その各電極パッドと各リード4内端部との接続部を樹脂9で封止する。t′は該樹脂封止後におけるベースフィルム2の裏面と半導体チップ8裏面との高低差である。
【0006】
(D)次に、図8(D)に示すように、中央部に半導体チップ8が遊嵌される大きさの孔を有する矩形枠状の補強プレート10をその孔に半導体チップ8が入るように位置決めして補強プレート10の上面をベースフィルム4の裏面に接着する。補強プレート10は例えば銅或いはステンレスからなる。
【0007】
(E)次に、図9(E)に示すように、補強プレート10及び半導体チップ8の下面にカバープレート12を接着テープ13を介して接着する。該カバープレート12は例えば銅からなる。
【0008】
(F)次に、図9(F)に示すように、各外部電極用孔7の形成部に半田ボール電極14を形成する。
【0009】
(G)次に、図9(G)に示すように、ベースフィルム2を所定位置にてカットして個々の半導体装置を互いに分離独立させる。これにより半導体装置が完成する。尚、カバープレートへの半導体チップ及び補強プレートの接着後に樹脂による半導体チップ8表面及びその近傍の封止を行う場合もある。
【0010】
【発明が解決しようとする課題】
ところで、従来の半導体装置の製造方法によれば、インナーリードボンディング後における半導体チップ8の裏面のベースフィルム1下面との高低差tが樹脂封止により、或いはインナーリードボンディング後のハンドリングにより変化し(変化後のその高低差がt′)、変化の仕方にはバラツキが生じた。そのばらつきは50〜100μm程度になった。そのため、補強プレート10接着後における半導体チップ8と該補強プレート10の裏面の高さが狂い、±100μm程度の高低差が生じ得ることになり、これら8及び10のカバープレート12への接着の接着性が悪くなり、放熱性が悪くなるおそれがあるという問題があった。
【0011】
本発明はこのような問題点を解決すべく為されたものであり、絶縁性材料からなるベースフィルム上に複数のリードを形成し、該各リードの一端を半導体チップの電極にボンディングし、他端に外部接続電極を形成し、該半導体チップを囲繞する補強プレートと該半導体チップの裏面に接着されたカバープレートを設け、少なくとも該半導体チップの表面とその周辺領域を樹脂封止した半導体装置の製造において、半導体チップと補強プレートとの底面の高低差により該半導体チップ及び補強プレートの底面とカバープレートとの接着性が悪くなり、放熱性が悪くなることを防止することを目的とする。
【0012】
【課題を解決するための手段】
請求項1の半導体装置の製造方法は、カバープレート上に半導体チップを予め接着してから各リードと該半導体チップの電極とのボンディングを行い、各リードと該半導体チップの電極とのボンディング工程において、補強プレートとカバープレートをクランプ及び加圧した状態で、各リードと該半導体チップの電極とのボンディングを行うことにより、各リードと該半導体チップの電極とのボンディングと同時に、補強プレートとカバープレートとの接着を行うことを特徴とする。
【0013】
請求項1の半導体装置の製造方法によれば、カバープレート上に半導体チップを予め接着してから各リードと該半導体チップの電極とのボンディングを行うので、その接着は、半導体チップと補強プレートの裏面の高さが不均一になって接着性が悪くなるというおそれがない。従って、良好な接着ができ、接着性を安定にし、放熱性を高めることができる。
また、リードと該半導体チップの電極とのボンディングと同時に補強プレートとカバープレートとの接着も行うので、作業効率を高めることができる。
【0018】
【発明の実施の形態】
本発明半導体装置の製造方法の一つは、基本的には、カバープレート上に半導体チップを予め接着してから各リードと該半導体チップの電極とのボンディング(インナーリードボンディング)を行うものであるが、カバープレート上に半導体チップのみならず補強プレートをも接着してから各リードと該半導体チップの電極とのボンディングを行うようにすると良い。そして、各リードと該半導体チップの電極とのボンディングと同時に補強プレートとカバープレートとの接着も行うようにすると、より生産効率を高める上で好ましい。
【0021】
尚、本発明はチップサイズパッケージ(CSP)等、テープオートメーテッドボンディング(TAB)リードタイプの半導体装置一般に適用することができる。
【0022】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。図1(A)〜(E)及び図2(F)、(G)は本発明半導体装置の製造方法の第1の実施例を工程順(A)〜(G)に示す断面図である。
【0023】
(A)図1(A)に示すように、カバープレート12を用意し、その略中央部に半導体チップ8を接着剤15を介して接着すると共に、カバープレート12の補強プレート(10)を載置すべき領域に接着剤16を接着する。
【0024】
(B)一方、図1(B)に示すように、テープキャリア1を用意し、補強プレート10をテープキャリア1の裏面に接着する。尚、2はテープキャリア1の例えばポリイミド樹脂からなるベースフィルムで、略中央にはデバイスホール3が形成されている。4は該テープキャリア1上に形成されたリードで、例えば銅からなる。5は各リード4の上記デバイスホール3に露出する内端部の下面に形成されたバンプで、例えばアルミニウムからなる。6は上記ベースフィルム2のリード形成面に形成された絶縁樹脂膜で、各リード5の外側端部を露出させる外部電極用孔7が形成されている。
【0025】
(C)図1(C)に示すように、半導体チップ8の接着されたカバープレート12に上記テープキャリア1の裏面に接着された補強プレート10の裏面を上記接着剤16により接着する。
【0026】
(D)図1(D)に示すように、テープキャリア1の各リード4の先端部を半導体チップ8の各電極パッド8aにインナーリードボンディングする。このインナーリードボンディングには、図3に示すインナーリードボンディング装置が好適である。該装置は、半導体チップ8が接着されたカバープレート12の略全体を受けるボンドステージ17と、テープキャリア1上に形成されたリード4の半導体チップ8の電極にボンディングすべき部分以外の略全体を上記ボンドステージ17側に加圧するクランパ18とを備えており、このクランパ18によりテープキャリア1をボンドステージ17にクランプした状態で、上記リード4を半導体チップ8の電極にボンディングツール19によりボンディングすることができる。
【0027】
尚、工程(C)と(D)とはインナーボンディング装置を用いて連続的に行うようにすることができる。即ち、接着剤16による接着のための加圧をインナーリードボンディング装置を用いてクランパ18により行い、その加圧と同時にインナーリードボンディングも行うのである。
【0028】
(E)図1(E)に示すように、樹脂封止する。9は封止樹脂である。
【0029】
(F)図2(F)に示すように、各外部電極用孔7の形成部に半田ボール電極14を形成する。
【0030】
(G)次に、図2(G)に示すように、テープキャリア1を所定位置にてカットして個々の半導体装置を互いに分離独立させる。これにより半導体装置が完成する。
【0031】
このような半導体装置の製造方法によれば、カバープレート12上に半導体チップ8を予め接着してから各リード4と該半導体チップ8の電極とのボンディングを行うので、その接着は、半導体チップ8と補強プレート10の裏面の高さが不均一になって接着性が悪くなるというおそれがない。従って、良好な接着ができ、接着性を安定にし、放熱性を高めることができる。
【0032】
図4(A)〜(C)は本発明半導体装置の製造方法の第2の実施例の要部を工程順(A)〜(C)に示す断面図である。
【0033】
(A)図4(A)に示すように、カバープレート12を用意し、その略中央部に半導体チップ8を接着剤15を介して接着すると共に、カバープレート12の補強プレート10を載置すべき領域に接着剤16を接着する。
【0034】
(B)次に、図4(B)に示すように、カバープレート12に上記接着剤16を介して補強プレート10を接着する。
【0035】
(C)図4(C)に示すように、半導体チップ8の接着されたカバープレート12に上記テープキャリア1の裏面に接着された補強プレート10の裏面を上記接着剤16により接着する。
【0036】
以後の工程は、図1に示す半導体装置の製造方法の工程(D)〜(G)と同じであるので、説明を省略する。
【0037】
本実施例は、カバープレート12に半導体チップ8及び補強プレート10を接着した後、インナーリードボンディングを行うので、半導体チップ8と補強プレート10の底面に高低差が生じてカバープレート12の接着性が悪くなるというおそれがない。
【0038】
図5(A)、(B)は本発明半導体装置の製造方法の第3の実施例の要部を工程順(A)、(B)に示す断面図である。本実施例は、本発明をカバープレートとカバープレートを一体化した半導体装置に適用したものである。
【0039】
(A)図5(A)に示すように、補強プレート一体化カバープレート20を用意し、その半導体チップ収納凹部21の内底面上に接着剤15を介して半導体チップ8を接着する。
【0040】
(B)図5(B)に示すように、補強プレート一体化カバープレート20の上面にテープキャリア1の裏面を接着する。
【0041】
以後の工程は、図1に示す半導体装置の製造方法の工程(D)〜(G)と同じであるので、説明を省略する。
【0042】
このような半導体装置の製造方法によれば、カバープレートが補強プレートと一体化しているので、カバープレートに補強プレートと半導体チップの両方を接着するが故に生じた、補強プレートと半導体チップの裏面の高低差による接着性の低下、それから派生する放熱性の低下という問題は発生するおそれがない。
【0043】
図6(A)乃至(E)及び図7(F)〜(H)は半導体装置の製造方法を工程順に示す断面図である。
【0044】
(A)先ず、図6(A)に示すようなテープキャリア1を用意する。2は例えばポリイミド樹脂からなるベースフィルムで、略中央にはデバイスホール3が形成されている。4は該ベースフィルム2上に形成されたリードで、例えば銅からなる。5は各リード4の上記デバイスホール3に露出する内端部の下面に形成されたバンプで、例えばアルミニウムからなる。6は上記ベースフィルム2のリード形成面に形成された絶縁樹脂膜で、各リード5の外側端部を露出させる外部電極用孔7が形成されている。
【0045】
(B)次に、図6(B)に示すように、半導体チップ8の各電極パッドと、それに対応する上記各リード4内端部のバンプ5を例えばシングルポイントボンディングによりボンディングする。tは該ボンディング後におけるベースフィルム2の裏面と半導体チップ8裏面との高低差である。
【0046】
(C)次に、図6(C)に示すように、半導体チップ8の表面と、その各電極パッドと各リード4内端部との接続部を樹脂9で封止する。t′は該樹脂封止後におけるベースフィルム2の裏面と半導体チップ8裏面との高低差である。
【0047】
(D)次に、図6(D)に示すように、中央部に半導体チップ8が遊嵌される大きさの孔を有する矩形枠状の補強プレート10をその孔に半導体チップ8が入るように位置決めして補強プレート10の上面をベースフィルム2の下面に接着する。
【0048】
(E)次に、図6(E)に示すように、半導体チップ8の下面に例えばディスペンサを用いる等してペースト状接着剤23を塗布する(厚さは例えば数100μm程度になる。)。即ち、半導体チップ8のカバープレート12への接着手段として接着テープに代えてペースト状接着剤23を用いることとするのである。
【0049】
(F)次に、接着テープ13を補強プレート10のカバープレート12への接着に用いる。そして、半導体チップ8をカバープレート12に対して位置合わせして押さえる。すると、図7(F)に示すように、ペースト状接着剤23が潰れて補強プレート10と半導体チップ8の裏面間の高低差を吸収しながら半導体チップ8をカバープレート12に対して接着する状態になる。従って、高低差があっても接着性は充分に確保することができる。というのは、補強プレート10と半導体チップ8の裏面の高さのばらつきは現在の技術では50〜100μm程度であり、それ以上にはならないのに対し、ディスペンサを用いる等して塗布したペースト状接着剤の厚さは数100μmにもなり、補強プレート10と半導体チップ8の裏面に生じ得る高低差である50〜100μmは充分に吸収し得るからである。
【0050】
(G)次に、図7(G)に示すように、各外部電極用孔7の形成部に半田ボール電極14を形成する。
【0051】
(H)次に、図7(H)に示すように、ベースフィルム1を所定位置にてカットして個々の半導体装置を互いに分離独立させる。これにより半導体装置が完成する。
【0052】
このような半導体装置の製造方法によれば、半導体チップ8のカバープレート12に対する接着手段として接着テープに代えてペースト状接着剤23を用いるので、補強プレート10・カバープレート12間の裏面の高低差をペースト状接着剤23により吸収することができ、接着性は充分に確保することができ、延いては放熱性の低下を防止することができる。尚、補強プレート10と、カバープレート12との接着にはペースト状接着剤23を用い、半導体チップ8とカバープレート12との接着には接着テープ13を用いるようにしても良いし、総てに、即ち半導体チップ8とカバープレート12との接着及び半導体チップ8と補強プレート12との接着の両方にペースト状接着剤13を用いるいるようにしても良い。即ち、半導体チップと補強プレートの裏面にの高低差をペースト状接着剤により吸収することができればどの形態で実施しても良い。
【0053】
【発明の効果】
請求項1の半導体装置の製造方法によれば、カバープレート上に半導体チップを予め接着してから各リードと該半導体チップの電極とのボンディングを行うので、その接着は、半導体チップと補強プレートの裏面の高さが不均一になって接着性が悪くなるというおそれがない。従って、良好な接着ができ、接着性を安定にし、放熱性を高めることができる。
また、請求項1の半導体装置の製造方法によれば、各リードと該半導体チップの電極とのボンディングと同時に補強プレートとカバープレートとの接着も行うので、作業効率を高めることができる。
【0054】
請求項2の半導体装置の製造方法によれば、カバープレート上に半導体チップのみならず補強プレートをも接着してから各リードと該半導体チップの電極とのボンディングを行うので、その接着は、半導体チップと補強プレートの底面の高さが不均一になって接着性が悪くなるというおそれが伴わない。従って、良好な接着ができ、接着性を安定にし、放熱性を高めることができる。
【0055】
請求項3の半導体装置の製造方法によれば、カバープレートとして補強プレートが一体化されたものを用いるので、補強プレートをカバープレートに接着する工程が不要となり、従って、組立工数を低減することができる。
【0056】
請求項4の半導体装置の製造方法によれば、半導体チップとカバープレートとの接着にペースト状接着剤を用いるので、半導体チップと補強プレートの裏面に若干の高低差があってもその高低差をペースト状接着剤により吸収することができる。従って、半導体チップ及び補強プレートを共にカバープレートに対して良好に接着することができ、延いては半導体チップの放熱性を高めることができる。
【図面の簡単な説明】
【図1】(A)乃至(E)は本発明半導体装置の製造方法の第1の実施例の工程(A)〜(E)を順に示す断面図である。
【図2】(F)、(G)は本発明半導体装置の製造方法の第1の実施例を工程(F)、(G)を順に示す断面図である。
【図3】本発明半導体装置の製造方法の実施に用いる半導体製造装置(インナーリードボンディング装置)の一例を示す断面図である。
【図4】(A)〜(C)は本発明半導体装置の製造方法の第2の実施例の要部を工程順(A)〜(C)に示す断面図である。
【図5】(A)、(B)は本発明半導体装置の製造方法の第3の実施例の要部を工程順(A)、(B)に示す断面図である。
【図6】 (A)〜(E)は半導体装置の製造方法の工程(A)〜(E)を順に示す断面図である。
【図7】 (F)〜(H)は半導体装置の製造方法の工程(F)〜(H)を順に示す断面図である。
【図8】(A)〜(D)は従来例の工程(A)〜(D)を順に示す断面図である。
【図9】(E)〜(G)は上記従来例の工程(E)〜(G)を順に示す断面図である。
【符号の説明】
1・・・テープキャリア、2・・・ベースフィルム、4・・・リード、
5・・・バンプ、 8・・・半導体チップ、9・・・封止樹脂、
10・・・補強プレート、12・・・カバープレート、
17・・・ボンドステージ、18・・・クランパ、
19・・・ボンディングツール、23・・・ペースト状接着剤。

Claims (4)

  1. 絶縁性材料からなるベースフィルム上に複数のリードを形成し、
    該各リードの一端を半導体チップの電極にボンディングし、他端に外部接続電極を形成し、
    該ベースフィルム上に、該半導体チップを囲繞する補強プレートを設け、
    該半導体チップの裏面に、該補強プレートと接着されたカバープレートを設け、
    少なくとも該半導体チップの表面とその周辺領域を樹脂封止した半導体装置の製造方法において、
    上記カバープレート上に上記半導体チップを予め接着してから上記各リードと該半導体チップの電極とのボンディングを行い、
    各リードと該半導体チップの電極とのボンディング工程において、補強プレートとカバープレートをクランプ及び加圧した状態で、各リードと該半導体チップの電極とのボンディングを行うことにより、各リードと該半導体チップの電極とのボンディングと同時に、補強プレートとカバープレートとの接着を行う
    ことを特徴とする半導体装置の製造方法。
  2. カバープレート上に半導体チップのみならず補強プレートをも接着してから各リードと該半導体チップの電極とのボンディングを行うことを特徴とする請求項1記載の半導体装置の製造方法。
  3. カバープレートとして補強プレートが一体化されたものを用いることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 半導体チップとカバープレートとの接着に、ペースト状接着剤を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
JP15181698A 1998-06-02 1998-06-02 半導体装置の製造方法 Expired - Fee Related JP3945017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15181698A JP3945017B2 (ja) 1998-06-02 1998-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15181698A JP3945017B2 (ja) 1998-06-02 1998-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11345828A JPH11345828A (ja) 1999-12-14
JP3945017B2 true JP3945017B2 (ja) 2007-07-18

Family

ID=15526949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15181698A Expired - Fee Related JP3945017B2 (ja) 1998-06-02 1998-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3945017B2 (ja)

Also Published As

Publication number Publication date
JPH11345828A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
JPH11186468A (ja) 半導体装置
JP2586344B2 (ja) キャリアフィルム
JPWO1998043288A1 (ja) 半導体装置およびその製造方法
US20080157309A1 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4452235B2 (ja) パッケージ構造とその製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
US6043108A (en) Lead frame with lead-securing tape bonded to the inner lead sections of plural leads and a method of manufacturing the same
JP2501953B2 (ja) 半導体装置
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3892359B2 (ja) 半導体チップの実装方法
JP3945017B2 (ja) 半導体装置の製造方法
JP4078760B2 (ja) チップ型電子部品の製造方法
JP3743811B2 (ja) 半導体装置の製造方法
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JPH06132442A (ja) 半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000012621A (ja) 半導体装置およびその製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP2006237503A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041018

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070402

LAPS Cancellation because of no payment of annual fees