JP3945966B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP3945966B2 JP3945966B2 JP2000227497A JP2000227497A JP3945966B2 JP 3945966 B2 JP3945966 B2 JP 3945966B2 JP 2000227497 A JP2000227497 A JP 2000227497A JP 2000227497 A JP2000227497 A JP 2000227497A JP 3945966 B2 JP3945966 B2 JP 3945966B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- phase
- light
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Control Of Exposure In Printing And Copying (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、より詳細には、レーザプリンタ、デジタル複写機等における光源として用いられる半導体レーザの光出力を制御及び変調する画像形成装置に関する。
【０００２】
【従来の技術】
この種の従来例として、例えば特開平５−０７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報には、半導体レーザの光出力をモニタする受光素子の受光電流と発光指令電流とを常時比較することにより、高速に半導体レーザを制御する光電気負帰還ループを構成し、かつ発光指令電流に比例した電流を光電気負帰還ループの出力電流に加算して半導体レーザに流すことにより高速に半導体レーザを変調する方法が提案されている。このようにすることにより、半導体レーザの温度特性・ドゥループ特性などを抑制し、かつ高速変調を実現する。
【０００３】
しかしながら、半導体レーザの光出力をモニタする受光素子の特性により、半導体レーザの光出力が小さくなってくると受光素子の光入力に対する受光電流出力特性の直線性が著しく劣化してくる。このため、低光出力の場合の制御精度が悪くなり、所定の光出力より大きな光出力になってしまう場合がある。このようなことが発生すると、レーザプリンタ等において地膚汚れなどの悪影響を与えてしまう。
【０００４】
また、常時光出力を制御しているので、制御系を正常動作させるためにも光出力を完全に消灯することができず、これはオフセット光を生じさせることになる。また、半導体レーザに駆動電流を加算する駆動電流を設定する回路が必要とされ、レーザプリンタなどの光変調ＩＣの機能を向上させる場合の回路規模的制約を伴うことになる。
【０００５】
更に、一つの半導体レーザの光出力のみを検出する受光素子を必要とするため、半導体レーザアレイのように複数のレーザの出力を一つの受光素子により検出する場合には、外部に各々の光出力を分離して検出する手段が要求される。
【０００６】
また、他の従来例として、特開平１１−１６７０８１号公報に記載されているようにダイレクトシンセサイザによる画素クロック周波数設定方法は、周波数刻みをＬＵＴ（ルックアップテーブル）のデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度は、次に接続されるＰＬＬ−ＬＯＯＰの制御速度および低域通過フィルタと密接に絡み合い、全体構成を設計する際の制約になる。また、周波数刻みはマスタクロック周波数とＬＵＴのビット数に依存し、細かな設定を行うためには、回路規模を増大させる必要が生じたり、もしくはマスタークロックを高速にする必要が生じ、１チップ化を実現するには困難さが伴う。
【０００７】
特開平５−２０７２３４号公報に記載されているようなＰＬＬ−ＬＯＯＰに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して１チップＩＣ化を図るときの大きな制約となってしまう。
【０００８】
【発明が解決しようとする課題】
図３２に示す従来例を参照しながら更に説明する。同図において、半導体レーザユニット２１から発光されたレーザ光は、ポリゴンミラー２２が回転することによりポリゴンミラー２２によりスキャンされ、走査レンズ２３を介して被走査媒体（感光体）２４上に光スポットを形成し、被走査媒体２４を露光して静電潜像を形成する。このとき、半導体レーザユニット２１は画像処理ユニット２６により生成された画像データと位相同期回路２９により位相が設定された画像クロックとに従い、半導体レーザの発光時間をコントロールすることにより、被走査媒体２４上の静電潜像をコントロールする。また、位相同期回路２９はクロック生成回路２８により生成されたクロックの位相を、ポリゴンミラー２２によりスキャンされた半導体レーザの光を検出するフォトディテクタ２９に同期した位相に設定する。
【０００９】
このように、レーザ駆動回路２７、位相同期回路２９、クロック生成回路２８は、レーザ走査光学系を用いた画像形成装置では被走査媒体２４上に形成する静電潜像の位置精度、間隔精度上必要不可欠なものであり、このため画像クロックと同一の周波数を画像形成装置内でいくつもの経路を必要としてしまい、画像形成装置のＥＭＩの問題を引き起こしてしまっていた。また、部品点数が多くなるためコスト上昇にもなる。更に、印字速度の上昇にしたがって画像データ転送クロックを全システムにおいて完全に同一タイミングで動作させることは非常に困難となり、画像データ転送を遅いクロックでデータを並列化して転送しなければならなくなる。
【００１０】
また、近年では、レーザプリンタの高速・高密度化に伴って、１つの光源からの光だけではなく複数個の光源からの光により記録することにより高速・高密度化を図るマルチビーム光学系が採用されつつある。しかしながら、この場合には、光源として複数個の半導体レーザを使用する場合と、一つのチップ上に複数の発光点をモノリシックにアレイ配列した半導体レーザアレイを使用する場合があり、これらは適宜、システム的観点から選択されることが望ましい。
【００１１】
しかしながら、従来、半導体レーザアレイに対しては受光素子がすべての半導体レーザに共通であるため、特開平５−７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報などに記載されている手法が使用できず、結果的に半導体レーザアレイを使用する場合にコスト的に高くついてしまっていた。
【００１２】
また、特開平５−７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報などに記載されているように半導体レーザの温度特性・ドゥループ特性などの影響を除去するためには、常時制御が必要とされるが、同時に常時制御を実施するためオフセット光が生じてしまう。また、電流設定回路等が必要とされ回路規模が大きくなってしまう。さらに、半導体レーザアレイを使用した場合には外部に各々の光出力を分離して検出する手段が要求される。
【００１３】
また、半導体レーザのビームプロファイルは通常ガウス分布に近似され、ガウス分布に従い電子写真システムにおける静電潜像が形成される。このため、静電潜像は２値的ではなく、アナログ的分布をした箇所が解像度の増大にしたがって発生する。これは、現像バイアスの変動等の外部変動要因の影響を受けやすくなり、画像濃度変動を引起こしやすくなってしまう。
【００１４】
さらに、特開平１１−１６７０８１に記載されているような、ダイレクトシンセサイザによる画素クロック周波数設定方法は、周波数刻みをＬＵＴのデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度は、次に接続されるＰＬＬ−ＬＯＯＰの制御速度および低域通過フィルタと密接に絡み合い全体構成設計上の制約になる。また、周波数刻みはマスタクロック周波数とＬＵＴのビット数に依存するので、細かな設定を行うためには、回路規模を増大させる必要が生じたり、マスタークロックを高速にする必要が生じ、１チップＩＣ化を実現するには困難さが伴う。
【００１５】
また、特開平５−２０７２３４号公報に記載されているようにＰＬＬ−ＬＯＯＰに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して１チップＩＣ化を図るときの大きな制約となってしまう。
【００１６】
また、ポリゴンスキャナ等の偏向器において、偏向反射面の回転軸からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。同期光を検出後、所定のタイミングで書込信号が発せられて半導体レーザが発光を開始し、個々の発光源に対し１走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成される。
【００１７】
このとき、図３３（ａ）（ｂ）に示すようにポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、これは書込倍率誤差と同様に主に画像端部で目立ち、前記書込終了端のばらつきが画像として、画像端部の揺らぎとして現れる（終了端部だけでなく途中像高でも画像の揺らぎは発生するが、端部に行くほど上記偏向器の要因による画像への影響は大きく、画像品質の劣化が目立つ）。この端部の揺らぎによる画像品質の劣化は、高品位の画質を要求する場合は補正を行う必要がある。
【００１８】
さらに、マルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合に露光位置ズレが発生し、各発光源に対応する光スポットが被走査媒体上を走査するときの走査幅は、発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。
【００１９】
また、半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより発光点のピッチが副走査方向において見かけ上所望のピッチになったようにして使用している。しかし、半導体レーザアレイを傾けた場合、各発光点から射出した光束の被走査面上での走査開始位置がずれてしまう。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによっても上記と同様に被走査面上での走査開始位置がずれてしまう。これは画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００２０】
さらに複数の半導体レーザを組み合わせてマルチビーム光学系の光源部を構成する場合も、上記と同様に走査開始位置がずれるという問題があり、やはり画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００２１】
また、光学系設計においては、出力画像の高画質化のために、光学系の高性能化（像面湾曲の低減、倍率誤差の低減、走査線曲がりの低減等）が図られているが、光学系の光学素子の構成枚数、面構成、材質の制約によりそれにも限度がある。さらなる高性能化を図るためには、光学素子枚数の増加、特殊形状面の導入、高価な光学材料の使用が必要になり、光学系のコストアップ、設計難易度の向上、加工難易度の向上という課題が生じる。
【００２２】
本発明は、上記問題点を鑑みてなされたものであり、ポリゴンスキャナ等の偏向器を要因として現れる画像端部の揺らぎに伴う走査長のバラツキを補正して高品位な画像を得ることができる画像形成装置を提供することを目的とする。
【００２３】
本発明はまた、例えばマルチビーム光学系により光源部を構成し、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査して画像を形成する画像形成装置において、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザアレイ変調制御を行うことができる画像形成装置を提供することを目的とする。
【００２４】
本発明はまた、画像書込みクロックの生成と半導体レーザアレイの制御を行う回路を効率的に１チップＩＣ内に収め、小型、高速、低コスト化を実現することができる画像形成装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
第１の手段は上記目的を達成するために、出力画素クロックに同期し、画像データに応じて変調された光束を偏向器の複数の偏向面により走査方向に偏向して被走査媒体上を走査する画像形成装置において、前記偏向器の複数の偏向面により走査方向に偏向して走査したときの各走査長のバラツキを補正するように、前記出力画素クロックの位相を制御して１画素の時間幅を、所定の画素間隔毎に制御して出力画素クロックの周波数を前記偏向面毎に制御するクロック位相周波数制御手段を備えたことを特徴とする。
【００２６】
第２の手段は、第１の手段において、前記クロック位相周波数制御手段は、高周波クロック発生手段と、前記高周波クロック発生手段から出力される高周波クロックを分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの位相を制御して１画素の時間幅を変更可能な第１の分周手段と、前記高周波クロック発生手段から出力される高周波クロックを分周し、前記第１の分周手段で発生した前記出力画素クロックと同一周波数で位相が異なる画像データ取り込みクロックを生成する第２の分周手段と、前記第２の分周手段が生成する前記画像データ取り込みクロックの位相を変更する位相変更手段とを備えたことを特徴とする。
【００２７】
第３の手段は、第２の手段において、前記高周波クロック発生手段は、電圧制御発振回路と、前記電圧制御発振回路の出力を分周するプログラマブル・カウンタと、前記プログラマブル・カウンタの出力と基準周波数との位相を比較する位相比較回路を有するＰＬＬ回路により構成され、前記第１の分周手段が前記電圧制御発振回路の出力を分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの位相を位相同期信号に同期させることを特徴とする。
【００２８】
第４の手段は、第３の手段において、前記出力画素クロックに同期して画像データに基づいて最適な露光エネルギー分布が得られる変調パターンを生成する変調パターン生成回路を更に有することを特徴とする。
【００２９】
第５の手段は、第２の手段における第１の分周手段及び位相変更手段と、第３の手段におけるＰＬＬ回路と、第４の手段における変調パターン生成回路とを共通のＩＣ内に構成することを特徴とする。
【００３０】
第６の手段は、第５の手段において、半導体レーザ変調駆動回路をさらに前記共通のＩＣ内に構成することを特徴とする。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００３３】
ここで、以下の説明はマルチビーム光学系を基本にして説明しているが、本発明は、発光源が１つの場合でも同様の効果を得ることができ、特に光源の数には限定されない。但し、複数光源によるマルチビーム光学系の場合、複数本の光束が同時に被走査媒体上を走査するため、走査終端部におけるばらつきが目に付きやすく、本発明はより効果的である。
【００３４】
図１は複数ビーム走査装置の実施の形態を示す。図１（ａ）に示す光源装置１０は、図１（ｂ）に詳しく示すように複数(この例では２個)の発光部１１ａ、１２ａを有する光源部と、各発光部１１、１２から射出した発散光束をカップリングするカップリングレンズ１３、１４を有する。カップリングレンズ１３、１４は、上記発散光束を「以後の光学系に適した光束形態（例えば平行光束、弱い発散性の光束や収束光束等）」に変換する。この実施の形態では、図１（ａ）に示すように、カップリングされた各光束は「平行光束Ｂ１、Ｂ２」として光源装置１０から出射し、線像結像系としてのシリンドリカルレンズ３により偏向器である回転多面鏡４の偏向反射面近傍に、主走査方向に長くほぼ線状に結像する。
【００３５】
偏向反射面により偏向された２光束は、回転多面鏡４の等速回転に伴い等角速度的に偏向しつつ結像レンズ５、６を透過し、次いで光路折り曲げミラー７により光路を折り曲げられ、レンズ５、６の作用により被走査面である感光体８の感光面上に光スポットとして集光し、被走査面上の２走査線を走査する。２つの光スポットは、副走査方向に所望の間隔（走査ピッチ）を隔てて形成される。
【００３６】
光源部の各発光部の相対的な位置関係は、光源部と被走査面との間にある結像系（この実施の形態ではカップリングレンズ１３、１４、シリンドリカルレンズ４、結像レンズ５、６）の副走査方向の合成倍率Ｍに応じて上記「所望の走査線ピッチ」が実現されるように決定される。
【００３７】
ここで、光源装置１０は図１（ｂ）に示すように、２個の半導体レーザ１１、１２からの発散光束を、各半導体レーザに対応させたカップリングレンズ１３、１４により別個にカップリングして平行光束とし、カップリングされた光束をビーム合成プリズム１５を用いてビーム合成する。ビーム合成プリズム１５は偏光分離膜１５Ａを有し、カップリングレンズ１３からの光束は偏光分離膜１５Ａを透過する。また、カップリングレンズ１４からの光束は１／２波長板１６により、偏光面を当初の状態から９０度旋回され、プリズム面と偏光分離膜１５Ａで順次反射されてビーム合成プリズム１５から出射する。
【００３８】
カップリングレンズ１３、１４の光軸(鎖線で示す)は、互いに平行で、ビーム合成プリズム１５以後は、図のように１本に合成されて合成光軸ＡＸとなる。図１（ｂ）は上下方向が副走査方向である。半導体レーザ１１、１２の発光部１１ａ、１２ａは、それぞれ対応するカップリングレンズ１３、１４の光軸に対して副走査方向に(互いに逆向きに)ずれており、このためビーム合成プリズム１５によりビーム合成された各光束Ｂ１、Ｂ２は、副走査方向において互いに角をなす。
【００３９】
光源部は図１（ｂ）に示す如きものに限らず、公知の適宜のものを用いることができる。例えば「複数の発光部をモノリシックにアレイ配列した半導体レーザアレイ」を用い、発光部から射出する複数の発散光束を共通のカップリングレンズによりカップリングするように構成してもよい。
【００４０】
半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界（〜１４μｍ）がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより副走査方向のピッチが見かけ上所望のピッチになったようにして使用している。図２に示すように（この例は発光点が４つの半導体レーザアレイの例である）、発光点間隔Ｐの半導体レーザアレイを角度θ傾けることにより、図２（ｂ）に示すように、副走査方向においてピッチがＰcosθと同等になる。こうすることにより副走査方向の走査ピッチを任意の所望のピッチにすることができる。
【００４１】
しかし、半導体レーザアレイを傾けた場合、図２（ｂ）に示すように、主走査方向の発光点位置が距離ｄだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけずれる。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによっても上記と同様に被走査面上での走査開始位置がずれてしまう。以上に述べてきた様に、主走査方向の発光点の位置のずれは、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００４２】
次に図３は汎用の半導体レーザを合計４個用いた４ビーム光源ユニットの具体的な斜視図を示す。図３において半導体レーザ１０１、１０２はアルミダイキャスト製の支持部材１０３の裏側に主走査方向に約８ｍｍ間隔で並設して形成された図示しない嵌合穴に各々圧入して支持され、第１射出軸に対称に一列に配置される。また、コリメートレンズ１０４、１０５は各々の半導体レーザの発散光束が平行光束となるようにＸ位置を、また所定のビーム射出方向となるようにＹ，Ｚ位置を合わせて半導体レーザ１０１、１０２と対に形成したＵ字状の支持部１０３−１、１０３−２との隙間にＵＶ硬化接着剤を充填し固定されて第１の光源部を構成する。同様に第２の光源部も支持部材１０８に半導体レーザ１０６、１０７が圧入され、コリメートレンズ１１９、１０９が固定されて構成する。
【００４３】
第１、第２の光源部は、ｘ軸に対称に配置され、各々の射出軸（第１、第２の射出軸）と中心を一致させた円筒部１０３−６、１０８−６をベース部材１１０の裏側より嵌合穴１１０−１、１１０−２に上記円筒部を係合させ、位置決め部１０３−３、１０３−４、１０３−５及び１０８−３、１０８−４、１０８−５の各々３点を基準に当接し、位置決め部１０３−３、１０３−４、１０８−３、１０８−４においてベース部材の表側よりネジをとおして固定する。
【００４４】
ベース部材には各半導体レーザに対応したアパーチャが設けられた板１１１と、半導体レーザ１０６、１０７のビームを半導体レーザ１０１、１０２の光軸に近接させて射出するビーム合成プリズム１１２が支持される。上記のように構成したベース部材はホルダ部材１１３に保持され、走査光学手段を収納する光学ハウジング（図示しない）に走査光学手段の光軸に円筒部１１３−１の中心を合わせて取付を行うことで走査光学手段に複数のビームを入射せしめる。また、レバー１１３−３を調節ネジ１１５で上下させることによって円筒部１１３−１を中心として回転可能に保持される。
【００４５】
これにより走査光学系の配置誤差等によって走査線の傾きが生じるが、この走査線に合わせてビーム配列を傾けることができる。各半導体レーザの駆動回路が形成される基板１１４は、支柱１１３−２に固定され、半導体レーザのリードをハンダづけして回路接続がなされる。
【００４６】
上記に示したような複数の発光部を有する光源装置においては、各発光部の発振波長が異なることにより、図１に示す結像レンズ５、６の持つ色収差により被走査面上を走査する各走査光の倍率が異なり、露光幅が異なるという現象を起こしてしまう。また、半導体レーザアレイを傾けた場合と同様に、図３から明らかなように、主走査方向の発光点位置がズレた構成となっており、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。この主走査方向の走査開始位置のずれは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００４７】
上記の発光点の位置のずれを言い換えると、「偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合」と言い変えることができる。このような状態の場合、つまり偏向走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてずれた位置になり、書込端部は「がたがた」した画像になってしまう。
【００４８】
図４において、波形▲４▼がこれまでの光変調パルス例である。また、光変調パルス▲４▼の半導体レーザ光をコリメートレンズにて平行光にした後、走査光学系を経て感光体面上で結像させる光学系においてビームプロファイルがガウス分布をしている場合の露光エネルギー分布を▲２▼に示す。一方、本発明の場合では、光パルスは▲３▼のようなパターンになり、そのパターン▲３▼で露光した場合の同一光学系による露光エネルギー分布を▲１▼に示す。図５は従来の変調光パルス幅を狭くした場合の例であり、本発明の光の変調パターンもこれに対応するように変化させた露光エネルギー分布を示す。
【００４９】
図６は以上のパルス幅を順次変化させた場合の従来例を示し、図７は本発明の変調パターンにより変化させた場合の露光エネルギー分布を示す。図７に示す光変調パターンは、図４に示す光パターンと、図５に示すように左右対称な細い第１の光パルス列▲３▼と、中心にて光らせる第２のパルス▲４▼の組み合わせである。第１のパルス▲３▼の間隔は、露光エネルギー分布を細くする場合には狭くし、太くする場合には太くしかつ、この場合には第２のパルス▲４▼により露光エネルギー分布の中心での低下を抑制するようにしている。
【００５０】
以上の図から分かるように、本発明の光パルスにて露光することにより約２０％程度光ビーム径が細くなった場合に近い、急峻な露光エネルギー分布を得ることができる。このようにすることにより感光体表面電位分布がビーム径をより細くした場合と同じような表面電位分布が得られることになるので、粒状性(Ｓ／Ｎ比)がよい画像を得ることができる。
【００５１】
また、本レーザビームの変調に対しては、走査光学系について説明してきたが、レーザー光が照射される対象物が回転しているような(例えば光ディスク等)においても有効な方法となる。
【００５２】
図８は上記光変調パルス列を生成するためのパルス変調ユニット（Pulse−Modulation−Unit）３００を示している。図８において、Clockは画像データを転送するクロックである。入力画像データはＬＵＴ(Look−up−table)３０１により変調パルス列に対応するデータに変換され、この変調データはLoad信号に応じてシフトレジスタ（Shift-Register）３０２にロードされる。一方、クロックClockの周波数を8倍する高周波クロックVCLKを、ＰＬＬループ回路を構成する位相比較器（Phase−Detector）３０３、ループフィルタ（Loop−Filter）３０４、電圧制御発振器（ＶＣＯ）３０５、１／８分周器３０６により生成し、このVCLK信号に従いシフトレジスタ３０２の変調データ(Modulation Data)を出力する。
【００５３】
このようにして、図５に示す光パルス▲３▼は、図９に示すようなデータにより生成され、また、図４に示す光パルス▲３▼は図１０に示すようなデータにより生成される。また、ここでは画像データをＬＵＴ３０１により変換する構成をとることにより、レーザ走査光学系を変更した場合にもＬＵＴ３０１の内容を変更するだけで、同一回路に図４、図５に示すような光パルス▲３▼を自由に選択できるようにしている。このような構成にすることにより、自由度の高い光変調パルスを生成することができ、また、本構成による光パルス生成により粒状性がよい画像を得ることができる。
【００５４】
図１１は図８に示されたパルス変調ユニット３００からの変調データに応じて半導体レーザを制御・変調するためのＬＤコントロールユニット３１０及びＬＤ周辺回路を示している。以下、図１１に従い動作を説明する。制御回路３１１により、光出力Ｐ０の場合、半導体レーザＬＤの光を受光する受光素子ＰＤの出力電流により発生する電圧（可変抵抗ＲＥＸＴを介して光起電流が電圧に変換される）をＸＰＤ端子にて検出し、これをＶＣＯＮＴ電圧と比較・制御し、制御結果がＸＣＨ端子に接続されているコンデンサ（Hold-Capacitor1）によりホールドされる。
【００５５】
一方、光出力がＰ１の場合にも同様にして制御され、コンデンサ（Hold−Capacitor2）にホールドされる。光出力は、Ｐ１とＰ０の間の電圧に対して直線であることを仮定して（実際に、半導体レーザのＩ−Ｌ特性によりこの直線性は精度よく成立する）多段階に変調される。
【００５６】
パルス変調ユニット（Pulse−Modulation−Unit）３００からの変調データをＤｎ（画素クロックＶＣＬＫの速度で変化するデータ）とし、半導体レーザ駆動電流をＩｎとし、コンデンサ（Hold−Capacitor1）、（Hold−Capacitor2）の電圧をＶ１，Ｖ２とし、また、Ｐ１＝Ｐ０／２としたとき
Ｉｎ＝｛（Ｖ０−Ｖ１］×Ｄｎ＋Ｖ１｝／ＲＥ
ここで Ｄｎ＝−１〜１
となるように制御回路３１１と変調信号発生回路３１２により設定している。
【００５７】
このようにして、パルス変調ユニット３００からの出力データに従い、半導体レーザＬＤの光パルスパターンを生成することができ、図４、図５における露光エネルギー分布を生成することが比較的容易に可能となり、粒状性のよい画像を得ることができる。
【００５８】
ここで、図８に示すパルス変調ユニット３００においては、画素クロックＣＬＫの８倍になる周波数の高周波クロックＶＣＬＫを画素クロックＣＬＫから生成する構成を示したが、通常、画素クロックＣＬＫ自身も基準クロックから生成される。半導体レーザＬＤを光源とする場合、レーザの発振波長跳びや、複数の発光部の発振波長の差により、走査光学系の持つ色収差（いわゆる倍率の色収差）による露光（走査）位置ずれが発生するため、画素クロックを微調できる画素クロック生成回路が要求される。
【００５９】
例えば、１走査の画素数を１４，０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには、
６０ＭＨｚ÷（１４０００×４）＝１．０７ｋＨｚ
となり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎にしかＰＬＬの位相変動量を検出できなくなり、ＰＬＬとしての制御帯域幅は低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯ３０５の安定性に対する要求が非常に高くなってしまう。これを避けるために２重のＰＬＬによる方法等もあるが、このような回路を別途持つことにより、ＰＬＬ回路のジッタが２重に蓄積されることとなりジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。
【００６０】
図１２はこの問題点を解決すると同時にＶＣＬＫ信号生成と画素クロック生成を実現した実施例を示す。以下図１２に従って動作を説明する。図１２に示す回路では、基準クロックと、ＶＣＬＫ信号をプログラマブル・カウンタ（Programmable-Counter）３２１によりＮ分周した結果とを比較する位相周波数比較回路３２２と、位相周波数比較回路３２２の結果をフィルタするループ・フィルタ（Loop-Filter）３２３と、ループ・フィルタ３２３の出力電圧に応じて発振周波数が変化するＶＣＯ３２４とからなるＰＬＬループによってＶＣＬＫ信号を生成する。また、プログラマブル・カウンタ３２１の分周比Ｎは外部から分周比設定により設定される。
【００６１】
このようにしてＶＣＬＫ信号を生成してＶＣＬＫ信号と位相同期パルスにより、ロードパルス・ジェネレータ３２５から１／８分周回路３２６にデータ＝０をロードすることにより、位相同期パルスに位相同期した画素クロックを、ＶＣＬＫ信号の１／８の周波数で生成する。
【００６２】
この回路はまた、同様のタイミングであらかじめ設定された位相データをロードパルス・ジェネレータ３２５からロードすると、画素クロックとの位相差を持った内部クロックを生成する１／８分周回路３２７を有している。１／８分周回路３２７は、画素クロックが遅い場合には必要ない。また、画像データを転送するまでの時間遅れが問題とならなければ必要とはならない。
【００６３】
しかしながら、画素クロックの周波数が高い場合には、本出力に同期させた外部からの画像データを取り込むとき、本画素クロック出力から画像データ入力までの遅延時間が問題となり、正しくデータを取り込むことができなくなる。このような場合には、本実施例のようにあらかじめ設定された位相データに基づいて、画像データ取り込みクロックの位相を、出力画素クロックに対し可変にしておくことで回避できる。
【００６４】
さらに、本実施例では、Phase-Set信号により１／８分周回路３２６、３２７のカウント(分周)をイネーブル／ディスエーブルできるようになっている。これは、本実施例の場合には、Phase-Set信号の立上りエッジをＶＣＬＫで捉え、ＶＣＬＫの１クロックサイクル分カウント(分周)動作を停止させるようになっている。このようにすることにより、画素クロック及び内部クロックの位相を１／８クロック刻みで遅らせることができる。１／８クロックサイクルの位相遅れ量を、１走査期間中に決められた間隔（もしくは決められた間隔に近い）で実行することにより、１走査期間での画素クロックの周波数を等価的に微調できることになる。これは、ＰＬＬ−ＬＯＯＰにより設定可能な周波数可変ステップをより細かく設定できることと等価である。
【００６５】
逆に微調において、１／８クロック早める場合は、図１３に示すように、データ＝０をロードする代わりにデータ＝１をロードし、分周数＝８→７とすることにより、１／８クロック分短くすることができる。このとき、ロードデータが設定されるとこれがレジスタ３２９から分周回路３２６−１にデータが出力されるが、分周数＝７が出力されたときは短くなり、分周数＝９が出力された場合は延びることになる。
【００６６】
別の方法としては、もともとの画素クロックを縮めて短めに設定しておき、少しずつ１走査期間中の決められた間隔（もしくは決められた間隔に近い間隔）で、画素クロック及び内部クロックの位相を１／８クロック刻みで遅らせることにより、微調をおこない所望の画像を得ることができる。
【００６７】
ここで、光源部である半導体レーザＬＤの発光部が、複数の発光部から構成されるマルチビーム光学系の場合、各発光部の発信波長が異なると、被走査面を走査結像させるための走査光学系の持つ色収差により、各発光部による走査光の走査幅に差が生じ、走査線毎による画像位置ズレやハイライト部における濃度ムラを引き起こし、画像劣化の要因となる。
【００６８】
この走査幅の差を上記の位相シフトを用いる事により補正をかけることができ、所望の狙いの書込位置に書き込むことができるようになる。走査幅が延びてしまう発光部に対しては、短くなるようにシフトさせ、走査幅が縮んでしまう発光部に対しては、長くなるようにシフトさせればよい。一方、あらかじめ元々の画像クロックを縮めて短めに設定してある場合は、走査幅が延びてしまう発光部と走査幅が縮んでしまう発光部とでそれぞれシフト量を変えることにより対応すればよい。
【００６９】
ここで、半導体レーザアレイを傾けた場合、上記でも述べたように、図２（ｂ）に示すように、主走査方向の発光点位置が間隔ｄだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけずれる。
【００７０】
それを示したものが図１４であり、これは主走査断面における、複数の発光点の間隔と被走査面上での複数の光スポットの間隔の関係を示すものである。この図１４では、間隔ｄで射出された光束は、カップリングレンズ１３、１４と結像レンズ５、６の焦点距離の比による倍率関係により、被走査面上を間隔ｄ’で走査する状態を模式的に現した図である。走査光束は結像レンズ５、６による集光作用により光スポットとして被走査面上を走査する。上記により各光スポットは主走査方向にｄ’ずれて走査し、主走査方向の光学系全系の倍率をβmとするとき
｜ｄ’｜＝｜βm・ｄ｜
の関係が成り立つ。
【００７１】
一方、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレにより上記と同様に被走査面上での走査位置がずれてしまう。
【００７２】
また、半導体レーザアレイを傾けた場合と同様に、複数の半導体レーザにより光源部を構成する場合も、主走査方向において発光点位置がズレた構成となっているため、各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。この主走査方向の走査開始位置のずれは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００７３】
上記の発光点の位置のずれを言い換えると、偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合、といい変えることができる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてずれた位置になり、書込端部はがたがたした画像になってしまう。
【００７４】
図１５は被走査面上での光スポットの走査するもようを模式的に示している。半導体レーザアレイを傾けることにより被走査面上を走査する光スポットはｄ’の間隔で走査する。このとき、画像領域前に配置されている、同期検知光学系（走査光検出手段）からの検出信号に基づき、所定のタイミングの後、画像変調信号に応じ半導体レーザアレイから光を発振し、被走査面上に静電潜像を形成する。半導体レーザアレイはこのとき、同期検知光学系を最初に横切った光束を基準に他の発光点も発振のタイミングも取る。そのため、このままでは画像領域において各発光点による光スポットの書込開始位置はずれてしまい、画像劣化の要因となる。
【００７５】
そこで、上記に記載の方法により、一番最後に画像領域を書き込む光束が画像領域に到達するタイミングに画像情報を書込開始するように位相をシフトさせ遅らせることにより、被走査面上に形成される静電潜像の開始位置をあわせることができる。ｄ’がＮ／８クロックの長さとすると、図１５に示すような４つの発光点を持つ半導体レーザアレイの場合、一番先行している走査光に対する制御信号は、３＊Ｎ／８クロックシフトすれば一番最後とあわせることができる。同様に、2番目は２＊Ｎ／８クロック、3番目はＮ／８クロックシフトさせればよい。
【００７６】
上記例では一番最後の走査光を基準にしたが、どこを基準にしてもよい。その場合、任意に短くなるようにシフトしたり、長くなるようにシフトさせればよい。以上のようにして、半導体レーザアレイを傾けた場合でも、画像の書き出し端部をあわせることができるようになる。
【００７７】
実際的にＰＬＬ−ＬＯＯＰの周波数可変ステップを細かく設定しようとする場合は、図１３に示すプログラマブル・カウンタ３２１の分周設定範囲を広く取り、かつ、基準クロックを低くするか、もしくはＶＣＬＫ信号を高くすることでも設定可能ではあるが、基準クロックを低くすることは、ＶＣＬＫ信号の周波数変動が基準クロックサイクルでしか検出することができなくなり、ＶＣＯ３２４の発振周波数安定化が大きな技術課題になってしまう。
【００７８】
例えば、１走査の画素数を１４，０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには
６０ＭＨｚ÷（１４０００×４）＝１．０７ｋＨｚ
となり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎にしかＰＬＬの位相変動量を検出できなくなり、ＰＬＬとしての制御帯域幅は低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯ３２４の安定性に対する要求が非常に高くなってしまう。これを避けるために２重のＰＬＬによる方法等もあるが、このような回路を別途持つことにより、ＰＬＬ回路のジッタが２重に蓄積されることとなりジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。一方、ＶＣＬＫを高くすることは、ＶＣＯ３２４の発振周波数を高くしなければならず、これも技術的課題となる。
【００７９】
ところが、本発明によればＶＣＯ３２４の発振周波数を高くできればそれを上回ったステップで、ＶＣＯ３２４を安定化できればそれを上回るステップで周波数設定が可能となる。また、Phase-Set信号による位相遅れを生成する１／８クロックサイクルの間、半導体レーザを発光しないようにしておくことにより、露光エネルギー量の不連続性は解消できる。
【００８０】
また、Phase-Set信号を半導体レーザが発光しないときに設定してもよい。走査毎に少しずらした位置で設定してもよい。ページの最初のラインのみで設定してもよい。さらに、装置の電源が投入されている間はあらかじめ設定された時間間隔で設定してもよい。時間間隔は装置の内部時計を内蔵して計測してもよいし、時間カウンタ等の方法により計測してもよい。
【００８１】
このようなタイミングで位相遅れ量を変化させることにより、出力画像に影響なく画素クロック位相を変更できる。また、Phase-Set信号を走査の開始タイミングのみ走査毎に一定刻みで増加もしくは減少するように(例えば、１／８→２／８→３／８→４／８→５／８→６／８→７／８→０）変化させることにより、１/８クロックサイクル毎に各画素の位置を制御することができる。
【００８２】
このようにすることにより、画像出力のスクリーン角を微調することにより高画質画像を得ることができる。また、その位相変更回路の設定のタイミングを任意に変更できるようにすることにより、様々な場合に対応できるようになる。
【００８３】
図１６に示す構成では、図１２に示す構成に対してＮ進カウンタ（N-Counter）３３０が追加され、Ｎ進カウンタ３３０が内部クロックをＮ-カウント毎にPhase-Set信号を自動的に生成し、１／８画素クロック位相を遅らせるようにしている。本実施例の場合には１／８クロックの時間、光パルスを出力しないようにしている。このようにしても、図４のように露光エネルギー分布が不連続になることはない（半導体レーザＬＤのビーム径に対し充分短い時間のみ光を消しているため、また、画素の区切りのタイミングであるため）。
【００８４】
なお、Ｎ進カウンタ３３０のカウント値Ｎの値は、外部からのシリアルデータにより設定可能となっている。このようにすることにより、ＰＬＬ−ＬＯＯＰにより設定できない刻みの周波数をシリアルデータにより設定できるようになるので、等価的に周波数刻みを細かく設定できるようになる。
【００８５】
ポリゴンスキャナ等の偏向器の、偏向反射面の回転軸(中心)からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット(走査ビーム)の走査幅のばらつきを発生させる。同期光を検出後、所定のタイミングで書込信号が発せられ半導体レーザが発光を開始し、個々の発光源に対し１走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、書込倍率誤差と同様に主に画像端部で目立ち、前記書込終了端のばらつきが画像として、画像端部の揺らぎとして現れる。
【００８６】
本発明によれば、この走査幅のばらつきも上記画素クロック及び内部クロックの位相をシフトさせることにより補正する(書込端部をあわせる)事が可能になる。偏向器を要因とする走査幅のばらつきは偏向反射面が変わることにより発生し、偏向反射面の周期にあわせて周期的に発生する。よって、偏向反射面のどの面で偏向走査しているか判別する必要か生じる。その方法の一例としては、偏向器の上面にマーキングを行い、そのマークを読み取る毎に１回転したことが認識できる。また、各走査の開始前に同期検知系により入力信号を得ており、この２種類の情報により今どの面で走査しているか判定できる。
【００８７】
図１７を参照して説明すると、１／ｎカウンタ（1/n Counter）３３１は，偏向器からのマーク検出信号によりリセットされ，リセット後再び同期パルス信号のカウントを開始して、１，２，３・・・，ｎ面をカウントし、再び偏向器からのマーク検出信号によりリセットされる。この繰り返しにより偏向器の何面で偏向走査しているかを判別可能となる。
【００８８】
図１８は図１６に示す構成に対して、ラインカウンタ３３３とカウント値設定部３３４が追加されている。偏向反射面により走査幅が伸び縮みするため、各面に対する情報をライン情報としてカウント値設定部３３４に格納しておき、次にラインカウンタ３３３がどの面で被走査面を走査するかの識別信号に従い、このライン情報をＮ進カウンタ３３０にロードし、その情報に基づき画素クロック及び内部クロックの位相をどの様にシフトさせるかを決定する。すなわち、識別された偏向器の反射面数をラインカウンタ３３３からのデータによりライン情報をＮ進カウンタ３３０にロードしてカウント値を設定し、Ｎ進カウンタ３３０によりPhase-Set信号を生成し、位相をシフトさせる。なお、上記動作は光源数に限らず同様であり、光源数が１つでも複数の光源から構成される場合でも同様の効果を有する。
【００８９】
図１９は、画素クロックに対して内部クロックの位相を位相データに応じて制御するタイミング図であり、上から順に、ＶＣＬＫ信号、同期パルス、リセット信号、画素クロック、画像データ、Reset2信号、内部クロックを示す。また、図１９の動作は位相検出Set信号＝Ｌのときのみ動作する構成としている。このようにすることにより、位相検出Set信号＝Ｌのときには常に同期パルスが有効となり、内部クロックと画像データの位相関係がコントロールされるようになる。一方、電源投入の最初のタイミングのみ位相検出Set信号＝Ｌとすることにより、初期設定された位相差を維持することもできる。
【００９０】
図２０は図８の場合と対比して、ＬＵＴ３０１のビット数を低減した場合の方法を示し、１画素の中心を基準に左右独立なパルスを選択できるようになっている。また、シフトレジスタ３０２ではなくＶＣＬＫ信号を８分周するときの８位相のパルス（図２１に示す）を選択する選択テーブルを設定することにより、任意の位置にパルスを生成する生成方法を示したものである。このようにすることにより図８よりも選択可能なパルス列範囲は狭くなるが、ＬＵＴ３０１の回路規模が小さくなり、図５及び図７のような光パルスを得る場合には低コストにて有効な方法として実現できる。
【００９１】
図２２は光出力強度のピーク値と半導体レーザのバイアス電流を制御するＬＤ駆動回路において、カソードがコモンとなっている半導体レーザに対する構成を示している。図中、半導体レーザＬＤの光出力を受光素子ＰＤで検出し、検出された結果を誤差増幅器（Error-Amp1）３４１により電圧変換して、基準電圧（Refference Voltage）と比較し、制御値をコンデンサ（Hold-Capacitor1）に保持する制御を行っている。また、本実施例では、ＶＣＣ＝８０ｍＶの電圧となるようにＲＥ端子電圧を制御するように誤差増幅器（Error-Amp2）３４２の制御結果をコンデンサ（Hold-Capacitor2）に保持している。
【００９２】
なお、誤差増幅器３４１の制御タイミングは、半導体レーザＬＤを発光させるＬＤＯＮ信号がアクティブなとき、一定時間遅れて制御させている。また、誤差増幅器３４２は半導体レーザＬＤを消灯したときのバイアス電流が一定値となるように、ＬＤＯＮ信号が非アクティブのとき一定時間遅れて制御するようにしている。
【００９３】
このように、ＬＤＯＮ信号から一定時間遅れて制御を開始するようにすることにより、半導体レーザＬＤの光出力から受光素子の受光電流、受光電流を電圧に変換、誤差増幅器３４１に信号の伝送における遅れ時間による誤差が発生しないようにしている。
【００９４】
また、バイアス電流の制御タイミングにおいても同様である。更に、半導体レーザＬＤをバイポーラトランジスタ３４３のエミッタに接続することにより、バイポーラトランジスタ３４３のベース電圧をできる限り遅れが発生しないように半導体レーザＬＤに伝える構成となっている。したがって、本構成例では、半導体レーザＬＤの端子間電圧を所定電圧にすることにより、所定の光出力を得る構成をとっている。このようにすることで、半導体レーザＬＤを高速に変調することができる。
【００９５】
図２３は図２２の変形例として、アノードコモンの半導体レーザＬＤを使用した場合のＬＤ駆動回路を示す。本実施例では図２２と比較して、半導体レーザＬＤをトランジスタ３４３のコレクタに接続している。このようにすることにより、ほぼカソードコモンの半導体レーザＬＤと同様な回路で実現できる。この結果、アノードコモンとカソードコモンの半導体レーザＬＤを、同一ＩＣ上で使用可能にすることが実現できる。
【００９６】
図２４は半導体レーザＬＤを制御するタイミングを生成するために、ＬＤＯＮ信号＝ＨのときコンデンサＣ１を急速充電し、ＬＤＯＮ信号＝ＬのときにはコンデンサＣ１の電荷を一定電流で放電させることにより、細いパルス列がきたときには制御しなくなるようにしている。このようにすることにより、単純な遅延回路＋論理回路構成に比較し、狭いパルス列については制御値をホールドすることになり、制御精度が向上する。
【００９７】
図２５は図２２、図２３のように半導体レーザＬＤの接続を実施した場合、半導体レーザＬＤの光を検出する受光素子ＰＤの端子電圧が、アノードコモンの場合にはＧＮＤを基準に変化し、カソードコモンの場合にはＶＣＣを基準に変化する性質を用いて、受光素子ＰＤの端子電圧がＶＣＣ／２以下の場合にはアノードコモンの半導体レーザＬＤが接続されており、そうでない場合にはカソードコモンの半導体レーザＬＤが接続されていることが分かる。
【００９８】
これを回路的に実現したものが図２５である。このようにすることにより、アノードコモン半導体レーザＬＤかカソードコモン半導体レーザＬＤであるかを自動的に判別し、図２２、図２３に従った制御方向を変えることができ、アノードコモン半導体レーザＬＤとカソードコモン半導体レーザＬＤの両方に対し同一回路（ＩＣ)を使用することができる。
【００９９】
図２６は、以上記載してきた事柄をまとめ、１チップＩＣとして実現した場合の実施例である。また、本実施例では、画素クロック周波数は同一の周波数であり、同期信号は２種類により独立に制御でき、また、半導体レーザを制御変調する回路部は２チャンネル分有している。図中、基準電源供給回路（Voltage-Reference）３５０は本ＩＣ全体のものであり、他の回路ブロックへ基準電源ＶＲＥＦ、ＩＲＥＦを供給する。位相検出器（Phase-Detector）３５１、ＶＣＯ３５２、クロック・ドライバ（Clock-Driver）３５３、１１ビット・プログラマブル・カウンタ（11BIT-Programmable-Counter）３５４によりＰＬＬ−ＬＯＯＰ回路を構成し、カウンタ−レジスタ３５５に設定された１２ビットデータのうち、下位１ビットがクロック・ドライバの出力クロックＶＣＬＫの位相をπ遅らせるように設定され、上位１１ビットがプログラマブル・カウンタ３５４の分周比を設定している。このようにしてＣＬＫの周波数は、Ｆ−ＲＥＦ×Ｎ／２（Ｎ：１２ビットデータ）となっている。
【０１００】
また、Ｘリセット・パルス・ジェネレータ（XResetPulse-Generator）３５６ＸとＹリセット・パルス・ジェネレータ（YResetPulse-Generator）３５６Ｙはそれぞれ、ディテクト・パルス・セレクタ３５８からの主走査同期検知信号（ＤＥＴＰ１信号、ＤＥＴＰ２信号）に同期してＸｒｅｓｅｔ信号、Ｙｒｅｓｅｔ信号と、ＣＬＫ信号の正転・反転かを選択されたＸＣＬＫ信号、ＹＣＬＫ信号をＸデバイダ・ドライバ（XDivider-Drive）３５７ＸとＹデバイダ・ドライバ（YDivider-Driver）３５７Ｙに出力する。
【０１０１】
ドライバ３５７Ｘ、３５７Ｙはそれぞれ、Ｘｒｅｓｅｔ信号、Ｙｒｅｓｅｔ信号とＸＣＬＫ信号、ＹＣＬＫ信号に従い４分周して、セレクタ３５８からのＸＤＥＴＰ信号、ＹＤＥＴＰ信号に同期した画素クロックＸＰＣＬＫ，ＹＰＣＬＫを出力する。
【０１０２】
また、図２７に示されたようなタイミングチャートに従いＡＤＰｈａｓｅ信号、ＢＤＰｈａｓｅの立上りエッジに従い、画素クロックを１／８位相遅延させることができるようになっている。この結果、ライン走査毎に画素クロックの開始位置を１／８クロックサイクル毎に遅延制御することができる。
【０１０３】
また、１ラインの走査期間中、Ｍ回立上りエッジを与えることにより画素クロック周波数をＦＣＬＫ×Ｎ／（Ｎ＋Ｍ／８）に等価的に変更することができるようになる。更に、図２７のタイミングチャートに示されたようにＡＬＤＭＡＳＫ、ＢＬＤＭＡＳＫ信号を生成することにより、画素クロックを１／８クロックサイクル遅延させ、タイミングでは半導体レーザを強制的にＯＦＦにするようにして、画像濃度が急激に変化しないようにしている。
【０１０４】
この場合には、自動的に半導体レーザＬＤを消灯させるようにしているが、あらかじめ画像データから１／８濃度減らしておくことにより、強制的に消灯させる必要はない。このように画像データからあらかじめ１／８減らしておく場合には、ＭａｓｋＥＮ信号をハイにすることにより、ＬＤＭＡＳＫ信号を無効化する。
【０１０５】
図２８は、あらかじめ決められた規則に従って光変調パルスを生成する構成にした場合の実施例を示す。
【０１０６】
図２９においては、シリアルインターフェース４０１によりコードエリアプログラムカウンタ４０２にプログラムコードを書き込むことにより、画像データの有効書込み期間、電子写真プロセス制御の為の濃度パターン生成、孤立点ドットの検出、及びそれに応じた画像データ変換処理を実施するユニットを構成して、上記記載事項を実現した実施例である。
【０１０７】
なお、図２９中、ＡＬＵ４０３はクロック・ジェネレータ４０４の出力クロック(画素クロックの８倍)で動作を実行している。また、プログラムコードは各同期信号毎に所定のプログラムカウント値になるように制御されている。以上のように、ＡＬＵ４０３は速度変換ＲＡＭ４０５から転送されてきた画像データの処理して処理結果をＬＤコントローラ４０６にわたし、ＬＤコントローラ４０６はこのデータに従い、半導体レーザＬＤを変調する。なお、図２９中、速度変換ＲＡＭ４０５は、このＩＣへ転送されるクロックと書込みクロックとの速度差を吸収する為のバッファメモリとなっている。
【０１０８】
図３０は図２９の変形例を示し、ＡＬＵ４０３の前段、後段にそれぞれレジスタ４０８、シフトレジスタ４０９が追加されている。図３０において、ＡＬＵ４０３は演算結果をシフトレジスタ４０９に、１画素分の光変調パターンに相当するデータパターンを、クロック・ジェネレータ４０４の８クロックサイクルに１回書き込み、シフトレジスタ４０９はクロック・ジェネレータ４０４のクロックに従い、ＬＤコントローラ４０６へ変調データを受け渡す。
【０１０９】
図３１は図２２に示す構成に対して、シェーディングデータを加算する構成が追加されている。
【０１１０】
【発明の効果】
以上説明したように請求項１記載の発明によれば、ポリゴンスキャナ等の偏向器を要因として発生する走査長のばらつき(各走査線の光走査幅の差)、及びそれに伴う画像端部に現れる画像の揺らぎを補正することができる。
【０１１１】
請求項２記載の発明によれば、マルチビーム光学系により光源部を構成する画像形成装置において、出力画像(画素)クロックと内部クロックとの位相差を設定できるようになっているため、ＩＣに接続される画像データ転送回路ブロックとの画像データ転送遅延時間を適正にするよう設定でき、したがって、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１２】
請求項３記載の発明によれば、高周波クロックの周波数の設定自由度が向上し、画像(画素)クロックを書込み位置に同期でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１３】
請求項４記載の発明によれば、高周波クロックの周波数の設定自由度が向上し、さらに画像データから最適な露光エネルギ分布が得られる高速な光変調パターンが生成でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１４】
請求項５記載の発明によれば、高速化を実現でき、さらに複数の発光点の書出し位置を微調整でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１５】
請求項６記載の発明によれば、半導体レーザ変調駆動回路を別の場所に設置できるため、光源部周りのレイアウトを行いやすくなり、高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
【０１１６】
請求項７記載の発明によれば、伝達速度の早い回路部分を一体化するため高速化を実現でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
【図面の簡単な説明】
【図１】本発明に係る画像形成装置を示す構成図である。
【図２】図１の光源部の他の例の発光点を示す説明図である。
【図３】図２の光源部の一例を示す分解斜視図である。
【図４】従来の光変調パルスと露光エネルギー分布を示す説明図である。
【図５】本発明の光変調パルスと露光エネルギー分布を示す説明図である。
【図６】図４の光変調パルスを変化させた場合の露光エネルギー分布を示す説明図である。
【図７】図５の光変調パルスを変化させた場合の露光エネルギー分布を示す説明図である。
【図８】本発明のパルス変調ユニットを示すブロック図である。
【図９】図８のパルス変調ユニットの光変調パルスを示す説明図である。
【図１０】図８のパルス変調ユニットの光変調パルスを示す説明図である。
【図１１】本発明のＬＤコントロールユニットを示すブロック図である。
【図１２】高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１３】本発明の高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１４】複数の発光点による走査を示す説明図である。
【図１５】複数の発光点とその書き出し位置を示す説明図である。
【図１６】高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１７】偏向面の検出回路を示すブロック図である。
【図１８】本発明の高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１９】図１８における主要信号を示すタイミングチャートである。
【図２０】図８においてＬＵＴのビット数を少なくした場合の光変調パルスを示す説明図である。
【図２１】図２０における８位相のパルスを示す説明図である。
【図２２】ＬＤ駆動回路の一例を示すブロック図である。
【図２３】ＬＤ駆動回路の他の例を示すブロック図である。
【図２４】ＬＤ駆動回路を詳しく示すブロック図である。
【図２５】他のＬＤ駆動回路を詳しく示すブロック図である。
【図２６】本発明をＩＣ化した一例を示すブロック図である。
【図２７】図２６における主要信号を示すタイミングチャートである。
【図２８】本発明をＩＣ化した他の例を示すブロック図である。
【図２９】本発明の全体構成の一例を示すブロック図である。
【図３０】本発明の全体構成の他の例を示すブロック図である。
【図３１】図２２のＬＤ駆動回路の変形例を示すブロック図である。
【図３２】従来の画像形成装置を示す構成図である。
【図３３】偏向器による画像端部のバラツキを示す説明図である。
【符号の説明】
３２１ プログラマブル・カウンタ
３２２ 位相比較回路
３２３ ループ・フィルタ
３２４ ＶＣＯ
３２６−１，３２７−２ 分周回路
３２８，３２９ レジスタ
３２８ａ，３２９ａ 位相検出回路
３３３ ラインレジスタ
３３４ カウント値設定部
【発明の属する技術分野】
本発明は、画像形成装置に関し、より詳細には、レーザプリンタ、デジタル複写機等における光源として用いられる半導体レーザの光出力を制御及び変調する画像形成装置に関する。
【０００２】
【従来の技術】
この種の従来例として、例えば特開平５−０７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報には、半導体レーザの光出力をモニタする受光素子の受光電流と発光指令電流とを常時比較することにより、高速に半導体レーザを制御する光電気負帰還ループを構成し、かつ発光指令電流に比例した電流を光電気負帰還ループの出力電流に加算して半導体レーザに流すことにより高速に半導体レーザを変調する方法が提案されている。このようにすることにより、半導体レーザの温度特性・ドゥループ特性などを抑制し、かつ高速変調を実現する。
【０００３】
しかしながら、半導体レーザの光出力をモニタする受光素子の特性により、半導体レーザの光出力が小さくなってくると受光素子の光入力に対する受光電流出力特性の直線性が著しく劣化してくる。このため、低光出力の場合の制御精度が悪くなり、所定の光出力より大きな光出力になってしまう場合がある。このようなことが発生すると、レーザプリンタ等において地膚汚れなどの悪影響を与えてしまう。
【０００４】
また、常時光出力を制御しているので、制御系を正常動作させるためにも光出力を完全に消灯することができず、これはオフセット光を生じさせることになる。また、半導体レーザに駆動電流を加算する駆動電流を設定する回路が必要とされ、レーザプリンタなどの光変調ＩＣの機能を向上させる場合の回路規模的制約を伴うことになる。
【０００５】
更に、一つの半導体レーザの光出力のみを検出する受光素子を必要とするため、半導体レーザアレイのように複数のレーザの出力を一つの受光素子により検出する場合には、外部に各々の光出力を分離して検出する手段が要求される。
【０００６】
また、他の従来例として、特開平１１−１６７０８１号公報に記載されているようにダイレクトシンセサイザによる画素クロック周波数設定方法は、周波数刻みをＬＵＴ（ルックアップテーブル）のデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度は、次に接続されるＰＬＬ−ＬＯＯＰの制御速度および低域通過フィルタと密接に絡み合い、全体構成を設計する際の制約になる。また、周波数刻みはマスタクロック周波数とＬＵＴのビット数に依存し、細かな設定を行うためには、回路規模を増大させる必要が生じたり、もしくはマスタークロックを高速にする必要が生じ、１チップ化を実現するには困難さが伴う。
【０００７】
特開平５−２０７２３４号公報に記載されているようなＰＬＬ−ＬＯＯＰに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して１チップＩＣ化を図るときの大きな制約となってしまう。
【０００８】
【発明が解決しようとする課題】
図３２に示す従来例を参照しながら更に説明する。同図において、半導体レーザユニット２１から発光されたレーザ光は、ポリゴンミラー２２が回転することによりポリゴンミラー２２によりスキャンされ、走査レンズ２３を介して被走査媒体（感光体）２４上に光スポットを形成し、被走査媒体２４を露光して静電潜像を形成する。このとき、半導体レーザユニット２１は画像処理ユニット２６により生成された画像データと位相同期回路２９により位相が設定された画像クロックとに従い、半導体レーザの発光時間をコントロールすることにより、被走査媒体２４上の静電潜像をコントロールする。また、位相同期回路２９はクロック生成回路２８により生成されたクロックの位相を、ポリゴンミラー２２によりスキャンされた半導体レーザの光を検出するフォトディテクタ２９に同期した位相に設定する。
【０００９】
このように、レーザ駆動回路２７、位相同期回路２９、クロック生成回路２８は、レーザ走査光学系を用いた画像形成装置では被走査媒体２４上に形成する静電潜像の位置精度、間隔精度上必要不可欠なものであり、このため画像クロックと同一の周波数を画像形成装置内でいくつもの経路を必要としてしまい、画像形成装置のＥＭＩの問題を引き起こしてしまっていた。また、部品点数が多くなるためコスト上昇にもなる。更に、印字速度の上昇にしたがって画像データ転送クロックを全システムにおいて完全に同一タイミングで動作させることは非常に困難となり、画像データ転送を遅いクロックでデータを並列化して転送しなければならなくなる。
【００１０】
また、近年では、レーザプリンタの高速・高密度化に伴って、１つの光源からの光だけではなく複数個の光源からの光により記録することにより高速・高密度化を図るマルチビーム光学系が採用されつつある。しかしながら、この場合には、光源として複数個の半導体レーザを使用する場合と、一つのチップ上に複数の発光点をモノリシックにアレイ配列した半導体レーザアレイを使用する場合があり、これらは適宜、システム的観点から選択されることが望ましい。
【００１１】
しかしながら、従来、半導体レーザアレイに対しては受光素子がすべての半導体レーザに共通であるため、特開平５−７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報などに記載されている手法が使用できず、結果的に半導体レーザアレイを使用する場合にコスト的に高くついてしまっていた。
【００１２】
また、特開平５−７５１９９号公報、特開平５−２３５４４６号公報、特開平９−３２１３７６号公報などに記載されているように半導体レーザの温度特性・ドゥループ特性などの影響を除去するためには、常時制御が必要とされるが、同時に常時制御を実施するためオフセット光が生じてしまう。また、電流設定回路等が必要とされ回路規模が大きくなってしまう。さらに、半導体レーザアレイを使用した場合には外部に各々の光出力を分離して検出する手段が要求される。
【００１３】
また、半導体レーザのビームプロファイルは通常ガウス分布に近似され、ガウス分布に従い電子写真システムにおける静電潜像が形成される。このため、静電潜像は２値的ではなく、アナログ的分布をした箇所が解像度の増大にしたがって発生する。これは、現像バイアスの変動等の外部変動要因の影響を受けやすくなり、画像濃度変動を引起こしやすくなってしまう。
【００１４】
さらに、特開平１１−１６７０８１に記載されているような、ダイレクトシンセサイザによる画素クロック周波数設定方法は、周波数刻みをＬＵＴのデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度は、次に接続されるＰＬＬ−ＬＯＯＰの制御速度および低域通過フィルタと密接に絡み合い全体構成設計上の制約になる。また、周波数刻みはマスタクロック周波数とＬＵＴのビット数に依存するので、細かな設定を行うためには、回路規模を増大させる必要が生じたり、マスタークロックを高速にする必要が生じ、１チップＩＣ化を実現するには困難さが伴う。
【００１５】
また、特開平５−２０７２３４号公報に記載されているようにＰＬＬ−ＬＯＯＰに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して１チップＩＣ化を図るときの大きな制約となってしまう。
【００１６】
また、ポリゴンスキャナ等の偏向器において、偏向反射面の回転軸からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。同期光を検出後、所定のタイミングで書込信号が発せられて半導体レーザが発光を開始し、個々の発光源に対し１走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成される。
【００１７】
このとき、図３３（ａ）（ｂ）に示すようにポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、これは書込倍率誤差と同様に主に画像端部で目立ち、前記書込終了端のばらつきが画像として、画像端部の揺らぎとして現れる（終了端部だけでなく途中像高でも画像の揺らぎは発生するが、端部に行くほど上記偏向器の要因による画像への影響は大きく、画像品質の劣化が目立つ）。この端部の揺らぎによる画像品質の劣化は、高品位の画質を要求する場合は補正を行う必要がある。
【００１８】
さらに、マルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合に露光位置ズレが発生し、各発光源に対応する光スポットが被走査媒体上を走査するときの走査幅は、発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。
【００１９】
また、半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより発光点のピッチが副走査方向において見かけ上所望のピッチになったようにして使用している。しかし、半導体レーザアレイを傾けた場合、各発光点から射出した光束の被走査面上での走査開始位置がずれてしまう。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによっても上記と同様に被走査面上での走査開始位置がずれてしまう。これは画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００２０】
さらに複数の半導体レーザを組み合わせてマルチビーム光学系の光源部を構成する場合も、上記と同様に走査開始位置がずれるという問題があり、やはり画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００２１】
また、光学系設計においては、出力画像の高画質化のために、光学系の高性能化（像面湾曲の低減、倍率誤差の低減、走査線曲がりの低減等）が図られているが、光学系の光学素子の構成枚数、面構成、材質の制約によりそれにも限度がある。さらなる高性能化を図るためには、光学素子枚数の増加、特殊形状面の導入、高価な光学材料の使用が必要になり、光学系のコストアップ、設計難易度の向上、加工難易度の向上という課題が生じる。
【００２２】
本発明は、上記問題点を鑑みてなされたものであり、ポリゴンスキャナ等の偏向器を要因として現れる画像端部の揺らぎに伴う走査長のバラツキを補正して高品位な画像を得ることができる画像形成装置を提供することを目的とする。
【００２３】
本発明はまた、例えばマルチビーム光学系により光源部を構成し、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査して画像を形成する画像形成装置において、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザアレイ変調制御を行うことができる画像形成装置を提供することを目的とする。
【００２４】
本発明はまた、画像書込みクロックの生成と半導体レーザアレイの制御を行う回路を効率的に１チップＩＣ内に収め、小型、高速、低コスト化を実現することができる画像形成装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
第１の手段は上記目的を達成するために、出力画素クロックに同期し、画像データに応じて変調された光束を偏向器の複数の偏向面により走査方向に偏向して被走査媒体上を走査する画像形成装置において、前記偏向器の複数の偏向面により走査方向に偏向して走査したときの各走査長のバラツキを補正するように、前記出力画素クロックの位相を制御して１画素の時間幅を、所定の画素間隔毎に制御して出力画素クロックの周波数を前記偏向面毎に制御するクロック位相周波数制御手段を備えたことを特徴とする。
【００２６】
第２の手段は、第１の手段において、前記クロック位相周波数制御手段は、高周波クロック発生手段と、前記高周波クロック発生手段から出力される高周波クロックを分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの位相を制御して１画素の時間幅を変更可能な第１の分周手段と、前記高周波クロック発生手段から出力される高周波クロックを分周し、前記第１の分周手段で発生した前記出力画素クロックと同一周波数で位相が異なる画像データ取り込みクロックを生成する第２の分周手段と、前記第２の分周手段が生成する前記画像データ取り込みクロックの位相を変更する位相変更手段とを備えたことを特徴とする。
【００２７】
第３の手段は、第２の手段において、前記高周波クロック発生手段は、電圧制御発振回路と、前記電圧制御発振回路の出力を分周するプログラマブル・カウンタと、前記プログラマブル・カウンタの出力と基準周波数との位相を比較する位相比較回路を有するＰＬＬ回路により構成され、前記第１の分周手段が前記電圧制御発振回路の出力を分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの位相を位相同期信号に同期させることを特徴とする。
【００２８】
第４の手段は、第３の手段において、前記出力画素クロックに同期して画像データに基づいて最適な露光エネルギー分布が得られる変調パターンを生成する変調パターン生成回路を更に有することを特徴とする。
【００２９】
第５の手段は、第２の手段における第１の分周手段及び位相変更手段と、第３の手段におけるＰＬＬ回路と、第４の手段における変調パターン生成回路とを共通のＩＣ内に構成することを特徴とする。
【００３０】
第６の手段は、第５の手段において、半導体レーザ変調駆動回路をさらに前記共通のＩＣ内に構成することを特徴とする。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００３３】
ここで、以下の説明はマルチビーム光学系を基本にして説明しているが、本発明は、発光源が１つの場合でも同様の効果を得ることができ、特に光源の数には限定されない。但し、複数光源によるマルチビーム光学系の場合、複数本の光束が同時に被走査媒体上を走査するため、走査終端部におけるばらつきが目に付きやすく、本発明はより効果的である。
【００３４】
図１は複数ビーム走査装置の実施の形態を示す。図１（ａ）に示す光源装置１０は、図１（ｂ）に詳しく示すように複数(この例では２個)の発光部１１ａ、１２ａを有する光源部と、各発光部１１、１２から射出した発散光束をカップリングするカップリングレンズ１３、１４を有する。カップリングレンズ１３、１４は、上記発散光束を「以後の光学系に適した光束形態（例えば平行光束、弱い発散性の光束や収束光束等）」に変換する。この実施の形態では、図１（ａ）に示すように、カップリングされた各光束は「平行光束Ｂ１、Ｂ２」として光源装置１０から出射し、線像結像系としてのシリンドリカルレンズ３により偏向器である回転多面鏡４の偏向反射面近傍に、主走査方向に長くほぼ線状に結像する。
【００３５】
偏向反射面により偏向された２光束は、回転多面鏡４の等速回転に伴い等角速度的に偏向しつつ結像レンズ５、６を透過し、次いで光路折り曲げミラー７により光路を折り曲げられ、レンズ５、６の作用により被走査面である感光体８の感光面上に光スポットとして集光し、被走査面上の２走査線を走査する。２つの光スポットは、副走査方向に所望の間隔（走査ピッチ）を隔てて形成される。
【００３６】
光源部の各発光部の相対的な位置関係は、光源部と被走査面との間にある結像系（この実施の形態ではカップリングレンズ１３、１４、シリンドリカルレンズ４、結像レンズ５、６）の副走査方向の合成倍率Ｍに応じて上記「所望の走査線ピッチ」が実現されるように決定される。
【００３７】
ここで、光源装置１０は図１（ｂ）に示すように、２個の半導体レーザ１１、１２からの発散光束を、各半導体レーザに対応させたカップリングレンズ１３、１４により別個にカップリングして平行光束とし、カップリングされた光束をビーム合成プリズム１５を用いてビーム合成する。ビーム合成プリズム１５は偏光分離膜１５Ａを有し、カップリングレンズ１３からの光束は偏光分離膜１５Ａを透過する。また、カップリングレンズ１４からの光束は１／２波長板１６により、偏光面を当初の状態から９０度旋回され、プリズム面と偏光分離膜１５Ａで順次反射されてビーム合成プリズム１５から出射する。
【００３８】
カップリングレンズ１３、１４の光軸(鎖線で示す)は、互いに平行で、ビーム合成プリズム１５以後は、図のように１本に合成されて合成光軸ＡＸとなる。図１（ｂ）は上下方向が副走査方向である。半導体レーザ１１、１２の発光部１１ａ、１２ａは、それぞれ対応するカップリングレンズ１３、１４の光軸に対して副走査方向に(互いに逆向きに)ずれており、このためビーム合成プリズム１５によりビーム合成された各光束Ｂ１、Ｂ２は、副走査方向において互いに角をなす。
【００３９】
光源部は図１（ｂ）に示す如きものに限らず、公知の適宜のものを用いることができる。例えば「複数の発光部をモノリシックにアレイ配列した半導体レーザアレイ」を用い、発光部から射出する複数の発散光束を共通のカップリングレンズによりカップリングするように構成してもよい。
【００４０】
半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界（〜１４μｍ）がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより副走査方向のピッチが見かけ上所望のピッチになったようにして使用している。図２に示すように（この例は発光点が４つの半導体レーザアレイの例である）、発光点間隔Ｐの半導体レーザアレイを角度θ傾けることにより、図２（ｂ）に示すように、副走査方向においてピッチがＰcosθと同等になる。こうすることにより副走査方向の走査ピッチを任意の所望のピッチにすることができる。
【００４１】
しかし、半導体レーザアレイを傾けた場合、図２（ｂ）に示すように、主走査方向の発光点位置が距離ｄだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけずれる。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによっても上記と同様に被走査面上での走査開始位置がずれてしまう。以上に述べてきた様に、主走査方向の発光点の位置のずれは、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００４２】
次に図３は汎用の半導体レーザを合計４個用いた４ビーム光源ユニットの具体的な斜視図を示す。図３において半導体レーザ１０１、１０２はアルミダイキャスト製の支持部材１０３の裏側に主走査方向に約８ｍｍ間隔で並設して形成された図示しない嵌合穴に各々圧入して支持され、第１射出軸に対称に一列に配置される。また、コリメートレンズ１０４、１０５は各々の半導体レーザの発散光束が平行光束となるようにＸ位置を、また所定のビーム射出方向となるようにＹ，Ｚ位置を合わせて半導体レーザ１０１、１０２と対に形成したＵ字状の支持部１０３−１、１０３−２との隙間にＵＶ硬化接着剤を充填し固定されて第１の光源部を構成する。同様に第２の光源部も支持部材１０８に半導体レーザ１０６、１０７が圧入され、コリメートレンズ１１９、１０９が固定されて構成する。
【００４３】
第１、第２の光源部は、ｘ軸に対称に配置され、各々の射出軸（第１、第２の射出軸）と中心を一致させた円筒部１０３−６、１０８−６をベース部材１１０の裏側より嵌合穴１１０−１、１１０−２に上記円筒部を係合させ、位置決め部１０３−３、１０３−４、１０３−５及び１０８−３、１０８−４、１０８−５の各々３点を基準に当接し、位置決め部１０３−３、１０３−４、１０８−３、１０８−４においてベース部材の表側よりネジをとおして固定する。
【００４４】
ベース部材には各半導体レーザに対応したアパーチャが設けられた板１１１と、半導体レーザ１０６、１０７のビームを半導体レーザ１０１、１０２の光軸に近接させて射出するビーム合成プリズム１１２が支持される。上記のように構成したベース部材はホルダ部材１１３に保持され、走査光学手段を収納する光学ハウジング（図示しない）に走査光学手段の光軸に円筒部１１３−１の中心を合わせて取付を行うことで走査光学手段に複数のビームを入射せしめる。また、レバー１１３−３を調節ネジ１１５で上下させることによって円筒部１１３−１を中心として回転可能に保持される。
【００４５】
これにより走査光学系の配置誤差等によって走査線の傾きが生じるが、この走査線に合わせてビーム配列を傾けることができる。各半導体レーザの駆動回路が形成される基板１１４は、支柱１１３−２に固定され、半導体レーザのリードをハンダづけして回路接続がなされる。
【００４６】
上記に示したような複数の発光部を有する光源装置においては、各発光部の発振波長が異なることにより、図１に示す結像レンズ５、６の持つ色収差により被走査面上を走査する各走査光の倍率が異なり、露光幅が異なるという現象を起こしてしまう。また、半導体レーザアレイを傾けた場合と同様に、図３から明らかなように、主走査方向の発光点位置がズレた構成となっており、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。この主走査方向の走査開始位置のずれは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００４７】
上記の発光点の位置のずれを言い換えると、「偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合」と言い変えることができる。このような状態の場合、つまり偏向走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてずれた位置になり、書込端部は「がたがた」した画像になってしまう。
【００４８】
図４において、波形▲４▼がこれまでの光変調パルス例である。また、光変調パルス▲４▼の半導体レーザ光をコリメートレンズにて平行光にした後、走査光学系を経て感光体面上で結像させる光学系においてビームプロファイルがガウス分布をしている場合の露光エネルギー分布を▲２▼に示す。一方、本発明の場合では、光パルスは▲３▼のようなパターンになり、そのパターン▲３▼で露光した場合の同一光学系による露光エネルギー分布を▲１▼に示す。図５は従来の変調光パルス幅を狭くした場合の例であり、本発明の光の変調パターンもこれに対応するように変化させた露光エネルギー分布を示す。
【００４９】
図６は以上のパルス幅を順次変化させた場合の従来例を示し、図７は本発明の変調パターンにより変化させた場合の露光エネルギー分布を示す。図７に示す光変調パターンは、図４に示す光パターンと、図５に示すように左右対称な細い第１の光パルス列▲３▼と、中心にて光らせる第２のパルス▲４▼の組み合わせである。第１のパルス▲３▼の間隔は、露光エネルギー分布を細くする場合には狭くし、太くする場合には太くしかつ、この場合には第２のパルス▲４▼により露光エネルギー分布の中心での低下を抑制するようにしている。
【００５０】
以上の図から分かるように、本発明の光パルスにて露光することにより約２０％程度光ビーム径が細くなった場合に近い、急峻な露光エネルギー分布を得ることができる。このようにすることにより感光体表面電位分布がビーム径をより細くした場合と同じような表面電位分布が得られることになるので、粒状性(Ｓ／Ｎ比)がよい画像を得ることができる。
【００５１】
また、本レーザビームの変調に対しては、走査光学系について説明してきたが、レーザー光が照射される対象物が回転しているような(例えば光ディスク等)においても有効な方法となる。
【００５２】
図８は上記光変調パルス列を生成するためのパルス変調ユニット（Pulse−Modulation−Unit）３００を示している。図８において、Clockは画像データを転送するクロックである。入力画像データはＬＵＴ(Look−up−table)３０１により変調パルス列に対応するデータに変換され、この変調データはLoad信号に応じてシフトレジスタ（Shift-Register）３０２にロードされる。一方、クロックClockの周波数を8倍する高周波クロックVCLKを、ＰＬＬループ回路を構成する位相比較器（Phase−Detector）３０３、ループフィルタ（Loop−Filter）３０４、電圧制御発振器（ＶＣＯ）３０５、１／８分周器３０６により生成し、このVCLK信号に従いシフトレジスタ３０２の変調データ(Modulation Data)を出力する。
【００５３】
このようにして、図５に示す光パルス▲３▼は、図９に示すようなデータにより生成され、また、図４に示す光パルス▲３▼は図１０に示すようなデータにより生成される。また、ここでは画像データをＬＵＴ３０１により変換する構成をとることにより、レーザ走査光学系を変更した場合にもＬＵＴ３０１の内容を変更するだけで、同一回路に図４、図５に示すような光パルス▲３▼を自由に選択できるようにしている。このような構成にすることにより、自由度の高い光変調パルスを生成することができ、また、本構成による光パルス生成により粒状性がよい画像を得ることができる。
【００５４】
図１１は図８に示されたパルス変調ユニット３００からの変調データに応じて半導体レーザを制御・変調するためのＬＤコントロールユニット３１０及びＬＤ周辺回路を示している。以下、図１１に従い動作を説明する。制御回路３１１により、光出力Ｐ０の場合、半導体レーザＬＤの光を受光する受光素子ＰＤの出力電流により発生する電圧（可変抵抗ＲＥＸＴを介して光起電流が電圧に変換される）をＸＰＤ端子にて検出し、これをＶＣＯＮＴ電圧と比較・制御し、制御結果がＸＣＨ端子に接続されているコンデンサ（Hold-Capacitor1）によりホールドされる。
【００５５】
一方、光出力がＰ１の場合にも同様にして制御され、コンデンサ（Hold−Capacitor2）にホールドされる。光出力は、Ｐ１とＰ０の間の電圧に対して直線であることを仮定して（実際に、半導体レーザのＩ−Ｌ特性によりこの直線性は精度よく成立する）多段階に変調される。
【００５６】
パルス変調ユニット（Pulse−Modulation−Unit）３００からの変調データをＤｎ（画素クロックＶＣＬＫの速度で変化するデータ）とし、半導体レーザ駆動電流をＩｎとし、コンデンサ（Hold−Capacitor1）、（Hold−Capacitor2）の電圧をＶ１，Ｖ２とし、また、Ｐ１＝Ｐ０／２としたとき
Ｉｎ＝｛（Ｖ０−Ｖ１］×Ｄｎ＋Ｖ１｝／ＲＥ
ここで Ｄｎ＝−１〜１
となるように制御回路３１１と変調信号発生回路３１２により設定している。
【００５７】
このようにして、パルス変調ユニット３００からの出力データに従い、半導体レーザＬＤの光パルスパターンを生成することができ、図４、図５における露光エネルギー分布を生成することが比較的容易に可能となり、粒状性のよい画像を得ることができる。
【００５８】
ここで、図８に示すパルス変調ユニット３００においては、画素クロックＣＬＫの８倍になる周波数の高周波クロックＶＣＬＫを画素クロックＣＬＫから生成する構成を示したが、通常、画素クロックＣＬＫ自身も基準クロックから生成される。半導体レーザＬＤを光源とする場合、レーザの発振波長跳びや、複数の発光部の発振波長の差により、走査光学系の持つ色収差（いわゆる倍率の色収差）による露光（走査）位置ずれが発生するため、画素クロックを微調できる画素クロック生成回路が要求される。
【００５９】
例えば、１走査の画素数を１４，０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには、
６０ＭＨｚ÷（１４０００×４）＝１．０７ｋＨｚ
となり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎にしかＰＬＬの位相変動量を検出できなくなり、ＰＬＬとしての制御帯域幅は低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯ３０５の安定性に対する要求が非常に高くなってしまう。これを避けるために２重のＰＬＬによる方法等もあるが、このような回路を別途持つことにより、ＰＬＬ回路のジッタが２重に蓄積されることとなりジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。
【００６０】
図１２はこの問題点を解決すると同時にＶＣＬＫ信号生成と画素クロック生成を実現した実施例を示す。以下図１２に従って動作を説明する。図１２に示す回路では、基準クロックと、ＶＣＬＫ信号をプログラマブル・カウンタ（Programmable-Counter）３２１によりＮ分周した結果とを比較する位相周波数比較回路３２２と、位相周波数比較回路３２２の結果をフィルタするループ・フィルタ（Loop-Filter）３２３と、ループ・フィルタ３２３の出力電圧に応じて発振周波数が変化するＶＣＯ３２４とからなるＰＬＬループによってＶＣＬＫ信号を生成する。また、プログラマブル・カウンタ３２１の分周比Ｎは外部から分周比設定により設定される。
【００６１】
このようにしてＶＣＬＫ信号を生成してＶＣＬＫ信号と位相同期パルスにより、ロードパルス・ジェネレータ３２５から１／８分周回路３２６にデータ＝０をロードすることにより、位相同期パルスに位相同期した画素クロックを、ＶＣＬＫ信号の１／８の周波数で生成する。
【００６２】
この回路はまた、同様のタイミングであらかじめ設定された位相データをロードパルス・ジェネレータ３２５からロードすると、画素クロックとの位相差を持った内部クロックを生成する１／８分周回路３２７を有している。１／８分周回路３２７は、画素クロックが遅い場合には必要ない。また、画像データを転送するまでの時間遅れが問題とならなければ必要とはならない。
【００６３】
しかしながら、画素クロックの周波数が高い場合には、本出力に同期させた外部からの画像データを取り込むとき、本画素クロック出力から画像データ入力までの遅延時間が問題となり、正しくデータを取り込むことができなくなる。このような場合には、本実施例のようにあらかじめ設定された位相データに基づいて、画像データ取り込みクロックの位相を、出力画素クロックに対し可変にしておくことで回避できる。
【００６４】
さらに、本実施例では、Phase-Set信号により１／８分周回路３２６、３２７のカウント(分周)をイネーブル／ディスエーブルできるようになっている。これは、本実施例の場合には、Phase-Set信号の立上りエッジをＶＣＬＫで捉え、ＶＣＬＫの１クロックサイクル分カウント(分周)動作を停止させるようになっている。このようにすることにより、画素クロック及び内部クロックの位相を１／８クロック刻みで遅らせることができる。１／８クロックサイクルの位相遅れ量を、１走査期間中に決められた間隔（もしくは決められた間隔に近い）で実行することにより、１走査期間での画素クロックの周波数を等価的に微調できることになる。これは、ＰＬＬ−ＬＯＯＰにより設定可能な周波数可変ステップをより細かく設定できることと等価である。
【００６５】
逆に微調において、１／８クロック早める場合は、図１３に示すように、データ＝０をロードする代わりにデータ＝１をロードし、分周数＝８→７とすることにより、１／８クロック分短くすることができる。このとき、ロードデータが設定されるとこれがレジスタ３２９から分周回路３２６−１にデータが出力されるが、分周数＝７が出力されたときは短くなり、分周数＝９が出力された場合は延びることになる。
【００６６】
別の方法としては、もともとの画素クロックを縮めて短めに設定しておき、少しずつ１走査期間中の決められた間隔（もしくは決められた間隔に近い間隔）で、画素クロック及び内部クロックの位相を１／８クロック刻みで遅らせることにより、微調をおこない所望の画像を得ることができる。
【００６７】
ここで、光源部である半導体レーザＬＤの発光部が、複数の発光部から構成されるマルチビーム光学系の場合、各発光部の発信波長が異なると、被走査面を走査結像させるための走査光学系の持つ色収差により、各発光部による走査光の走査幅に差が生じ、走査線毎による画像位置ズレやハイライト部における濃度ムラを引き起こし、画像劣化の要因となる。
【００６８】
この走査幅の差を上記の位相シフトを用いる事により補正をかけることができ、所望の狙いの書込位置に書き込むことができるようになる。走査幅が延びてしまう発光部に対しては、短くなるようにシフトさせ、走査幅が縮んでしまう発光部に対しては、長くなるようにシフトさせればよい。一方、あらかじめ元々の画像クロックを縮めて短めに設定してある場合は、走査幅が延びてしまう発光部と走査幅が縮んでしまう発光部とでそれぞれシフト量を変えることにより対応すればよい。
【００６９】
ここで、半導体レーザアレイを傾けた場合、上記でも述べたように、図２（ｂ）に示すように、主走査方向の発光点位置が間隔ｄだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけずれる。
【００７０】
それを示したものが図１４であり、これは主走査断面における、複数の発光点の間隔と被走査面上での複数の光スポットの間隔の関係を示すものである。この図１４では、間隔ｄで射出された光束は、カップリングレンズ１３、１４と結像レンズ５、６の焦点距離の比による倍率関係により、被走査面上を間隔ｄ’で走査する状態を模式的に現した図である。走査光束は結像レンズ５、６による集光作用により光スポットとして被走査面上を走査する。上記により各光スポットは主走査方向にｄ’ずれて走査し、主走査方向の光学系全系の倍率をβmとするとき
｜ｄ’｜＝｜βm・ｄ｜
の関係が成り立つ。
【００７１】
一方、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレにより上記と同様に被走査面上での走査位置がずれてしまう。
【００７２】
また、半導体レーザアレイを傾けた場合と同様に、複数の半導体レーザにより光源部を構成する場合も、主走査方向において発光点位置がズレた構成となっているため、各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。この主走査方向の走査開始位置のずれは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
【００７３】
上記の発光点の位置のずれを言い換えると、偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合、といい変えることができる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてずれた位置になり、書込端部はがたがたした画像になってしまう。
【００７４】
図１５は被走査面上での光スポットの走査するもようを模式的に示している。半導体レーザアレイを傾けることにより被走査面上を走査する光スポットはｄ’の間隔で走査する。このとき、画像領域前に配置されている、同期検知光学系（走査光検出手段）からの検出信号に基づき、所定のタイミングの後、画像変調信号に応じ半導体レーザアレイから光を発振し、被走査面上に静電潜像を形成する。半導体レーザアレイはこのとき、同期検知光学系を最初に横切った光束を基準に他の発光点も発振のタイミングも取る。そのため、このままでは画像領域において各発光点による光スポットの書込開始位置はずれてしまい、画像劣化の要因となる。
【００７５】
そこで、上記に記載の方法により、一番最後に画像領域を書き込む光束が画像領域に到達するタイミングに画像情報を書込開始するように位相をシフトさせ遅らせることにより、被走査面上に形成される静電潜像の開始位置をあわせることができる。ｄ’がＮ／８クロックの長さとすると、図１５に示すような４つの発光点を持つ半導体レーザアレイの場合、一番先行している走査光に対する制御信号は、３＊Ｎ／８クロックシフトすれば一番最後とあわせることができる。同様に、2番目は２＊Ｎ／８クロック、3番目はＮ／８クロックシフトさせればよい。
【００７６】
上記例では一番最後の走査光を基準にしたが、どこを基準にしてもよい。その場合、任意に短くなるようにシフトしたり、長くなるようにシフトさせればよい。以上のようにして、半導体レーザアレイを傾けた場合でも、画像の書き出し端部をあわせることができるようになる。
【００７７】
実際的にＰＬＬ−ＬＯＯＰの周波数可変ステップを細かく設定しようとする場合は、図１３に示すプログラマブル・カウンタ３２１の分周設定範囲を広く取り、かつ、基準クロックを低くするか、もしくはＶＣＬＫ信号を高くすることでも設定可能ではあるが、基準クロックを低くすることは、ＶＣＬＫ信号の周波数変動が基準クロックサイクルでしか検出することができなくなり、ＶＣＯ３２４の発振周波数安定化が大きな技術課題になってしまう。
【００７８】
例えば、１走査の画素数を１４，０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには
６０ＭＨｚ÷（１４０００×４）＝１．０７ｋＨｚ
となり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎にしかＰＬＬの位相変動量を検出できなくなり、ＰＬＬとしての制御帯域幅は低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯ３２４の安定性に対する要求が非常に高くなってしまう。これを避けるために２重のＰＬＬによる方法等もあるが、このような回路を別途持つことにより、ＰＬＬ回路のジッタが２重に蓄積されることとなりジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。一方、ＶＣＬＫを高くすることは、ＶＣＯ３２４の発振周波数を高くしなければならず、これも技術的課題となる。
【００７９】
ところが、本発明によればＶＣＯ３２４の発振周波数を高くできればそれを上回ったステップで、ＶＣＯ３２４を安定化できればそれを上回るステップで周波数設定が可能となる。また、Phase-Set信号による位相遅れを生成する１／８クロックサイクルの間、半導体レーザを発光しないようにしておくことにより、露光エネルギー量の不連続性は解消できる。
【００８０】
また、Phase-Set信号を半導体レーザが発光しないときに設定してもよい。走査毎に少しずらした位置で設定してもよい。ページの最初のラインのみで設定してもよい。さらに、装置の電源が投入されている間はあらかじめ設定された時間間隔で設定してもよい。時間間隔は装置の内部時計を内蔵して計測してもよいし、時間カウンタ等の方法により計測してもよい。
【００８１】
このようなタイミングで位相遅れ量を変化させることにより、出力画像に影響なく画素クロック位相を変更できる。また、Phase-Set信号を走査の開始タイミングのみ走査毎に一定刻みで増加もしくは減少するように(例えば、１／８→２／８→３／８→４／８→５／８→６／８→７／８→０）変化させることにより、１/８クロックサイクル毎に各画素の位置を制御することができる。
【００８２】
このようにすることにより、画像出力のスクリーン角を微調することにより高画質画像を得ることができる。また、その位相変更回路の設定のタイミングを任意に変更できるようにすることにより、様々な場合に対応できるようになる。
【００８３】
図１６に示す構成では、図１２に示す構成に対してＮ進カウンタ（N-Counter）３３０が追加され、Ｎ進カウンタ３３０が内部クロックをＮ-カウント毎にPhase-Set信号を自動的に生成し、１／８画素クロック位相を遅らせるようにしている。本実施例の場合には１／８クロックの時間、光パルスを出力しないようにしている。このようにしても、図４のように露光エネルギー分布が不連続になることはない（半導体レーザＬＤのビーム径に対し充分短い時間のみ光を消しているため、また、画素の区切りのタイミングであるため）。
【００８４】
なお、Ｎ進カウンタ３３０のカウント値Ｎの値は、外部からのシリアルデータにより設定可能となっている。このようにすることにより、ＰＬＬ−ＬＯＯＰにより設定できない刻みの周波数をシリアルデータにより設定できるようになるので、等価的に周波数刻みを細かく設定できるようになる。
【００８５】
ポリゴンスキャナ等の偏向器の、偏向反射面の回転軸(中心)からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット(走査ビーム)の走査幅のばらつきを発生させる。同期光を検出後、所定のタイミングで書込信号が発せられ半導体レーザが発光を開始し、個々の発光源に対し１走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、書込倍率誤差と同様に主に画像端部で目立ち、前記書込終了端のばらつきが画像として、画像端部の揺らぎとして現れる。
【００８６】
本発明によれば、この走査幅のばらつきも上記画素クロック及び内部クロックの位相をシフトさせることにより補正する(書込端部をあわせる)事が可能になる。偏向器を要因とする走査幅のばらつきは偏向反射面が変わることにより発生し、偏向反射面の周期にあわせて周期的に発生する。よって、偏向反射面のどの面で偏向走査しているか判別する必要か生じる。その方法の一例としては、偏向器の上面にマーキングを行い、そのマークを読み取る毎に１回転したことが認識できる。また、各走査の開始前に同期検知系により入力信号を得ており、この２種類の情報により今どの面で走査しているか判定できる。
【００８７】
図１７を参照して説明すると、１／ｎカウンタ（1/n Counter）３３１は，偏向器からのマーク検出信号によりリセットされ，リセット後再び同期パルス信号のカウントを開始して、１，２，３・・・，ｎ面をカウントし、再び偏向器からのマーク検出信号によりリセットされる。この繰り返しにより偏向器の何面で偏向走査しているかを判別可能となる。
【００８８】
図１８は図１６に示す構成に対して、ラインカウンタ３３３とカウント値設定部３３４が追加されている。偏向反射面により走査幅が伸び縮みするため、各面に対する情報をライン情報としてカウント値設定部３３４に格納しておき、次にラインカウンタ３３３がどの面で被走査面を走査するかの識別信号に従い、このライン情報をＮ進カウンタ３３０にロードし、その情報に基づき画素クロック及び内部クロックの位相をどの様にシフトさせるかを決定する。すなわち、識別された偏向器の反射面数をラインカウンタ３３３からのデータによりライン情報をＮ進カウンタ３３０にロードしてカウント値を設定し、Ｎ進カウンタ３３０によりPhase-Set信号を生成し、位相をシフトさせる。なお、上記動作は光源数に限らず同様であり、光源数が１つでも複数の光源から構成される場合でも同様の効果を有する。
【００８９】
図１９は、画素クロックに対して内部クロックの位相を位相データに応じて制御するタイミング図であり、上から順に、ＶＣＬＫ信号、同期パルス、リセット信号、画素クロック、画像データ、Reset2信号、内部クロックを示す。また、図１９の動作は位相検出Set信号＝Ｌのときのみ動作する構成としている。このようにすることにより、位相検出Set信号＝Ｌのときには常に同期パルスが有効となり、内部クロックと画像データの位相関係がコントロールされるようになる。一方、電源投入の最初のタイミングのみ位相検出Set信号＝Ｌとすることにより、初期設定された位相差を維持することもできる。
【００９０】
図２０は図８の場合と対比して、ＬＵＴ３０１のビット数を低減した場合の方法を示し、１画素の中心を基準に左右独立なパルスを選択できるようになっている。また、シフトレジスタ３０２ではなくＶＣＬＫ信号を８分周するときの８位相のパルス（図２１に示す）を選択する選択テーブルを設定することにより、任意の位置にパルスを生成する生成方法を示したものである。このようにすることにより図８よりも選択可能なパルス列範囲は狭くなるが、ＬＵＴ３０１の回路規模が小さくなり、図５及び図７のような光パルスを得る場合には低コストにて有効な方法として実現できる。
【００９１】
図２２は光出力強度のピーク値と半導体レーザのバイアス電流を制御するＬＤ駆動回路において、カソードがコモンとなっている半導体レーザに対する構成を示している。図中、半導体レーザＬＤの光出力を受光素子ＰＤで検出し、検出された結果を誤差増幅器（Error-Amp1）３４１により電圧変換して、基準電圧（Refference Voltage）と比較し、制御値をコンデンサ（Hold-Capacitor1）に保持する制御を行っている。また、本実施例では、ＶＣＣ＝８０ｍＶの電圧となるようにＲＥ端子電圧を制御するように誤差増幅器（Error-Amp2）３４２の制御結果をコンデンサ（Hold-Capacitor2）に保持している。
【００９２】
なお、誤差増幅器３４１の制御タイミングは、半導体レーザＬＤを発光させるＬＤＯＮ信号がアクティブなとき、一定時間遅れて制御させている。また、誤差増幅器３４２は半導体レーザＬＤを消灯したときのバイアス電流が一定値となるように、ＬＤＯＮ信号が非アクティブのとき一定時間遅れて制御するようにしている。
【００９３】
このように、ＬＤＯＮ信号から一定時間遅れて制御を開始するようにすることにより、半導体レーザＬＤの光出力から受光素子の受光電流、受光電流を電圧に変換、誤差増幅器３４１に信号の伝送における遅れ時間による誤差が発生しないようにしている。
【００９４】
また、バイアス電流の制御タイミングにおいても同様である。更に、半導体レーザＬＤをバイポーラトランジスタ３４３のエミッタに接続することにより、バイポーラトランジスタ３４３のベース電圧をできる限り遅れが発生しないように半導体レーザＬＤに伝える構成となっている。したがって、本構成例では、半導体レーザＬＤの端子間電圧を所定電圧にすることにより、所定の光出力を得る構成をとっている。このようにすることで、半導体レーザＬＤを高速に変調することができる。
【００９５】
図２３は図２２の変形例として、アノードコモンの半導体レーザＬＤを使用した場合のＬＤ駆動回路を示す。本実施例では図２２と比較して、半導体レーザＬＤをトランジスタ３４３のコレクタに接続している。このようにすることにより、ほぼカソードコモンの半導体レーザＬＤと同様な回路で実現できる。この結果、アノードコモンとカソードコモンの半導体レーザＬＤを、同一ＩＣ上で使用可能にすることが実現できる。
【００９６】
図２４は半導体レーザＬＤを制御するタイミングを生成するために、ＬＤＯＮ信号＝ＨのときコンデンサＣ１を急速充電し、ＬＤＯＮ信号＝ＬのときにはコンデンサＣ１の電荷を一定電流で放電させることにより、細いパルス列がきたときには制御しなくなるようにしている。このようにすることにより、単純な遅延回路＋論理回路構成に比較し、狭いパルス列については制御値をホールドすることになり、制御精度が向上する。
【００９７】
図２５は図２２、図２３のように半導体レーザＬＤの接続を実施した場合、半導体レーザＬＤの光を検出する受光素子ＰＤの端子電圧が、アノードコモンの場合にはＧＮＤを基準に変化し、カソードコモンの場合にはＶＣＣを基準に変化する性質を用いて、受光素子ＰＤの端子電圧がＶＣＣ／２以下の場合にはアノードコモンの半導体レーザＬＤが接続されており、そうでない場合にはカソードコモンの半導体レーザＬＤが接続されていることが分かる。
【００９８】
これを回路的に実現したものが図２５である。このようにすることにより、アノードコモン半導体レーザＬＤかカソードコモン半導体レーザＬＤであるかを自動的に判別し、図２２、図２３に従った制御方向を変えることができ、アノードコモン半導体レーザＬＤとカソードコモン半導体レーザＬＤの両方に対し同一回路（ＩＣ)を使用することができる。
【００９９】
図２６は、以上記載してきた事柄をまとめ、１チップＩＣとして実現した場合の実施例である。また、本実施例では、画素クロック周波数は同一の周波数であり、同期信号は２種類により独立に制御でき、また、半導体レーザを制御変調する回路部は２チャンネル分有している。図中、基準電源供給回路（Voltage-Reference）３５０は本ＩＣ全体のものであり、他の回路ブロックへ基準電源ＶＲＥＦ、ＩＲＥＦを供給する。位相検出器（Phase-Detector）３５１、ＶＣＯ３５２、クロック・ドライバ（Clock-Driver）３５３、１１ビット・プログラマブル・カウンタ（11BIT-Programmable-Counter）３５４によりＰＬＬ−ＬＯＯＰ回路を構成し、カウンタ−レジスタ３５５に設定された１２ビットデータのうち、下位１ビットがクロック・ドライバの出力クロックＶＣＬＫの位相をπ遅らせるように設定され、上位１１ビットがプログラマブル・カウンタ３５４の分周比を設定している。このようにしてＣＬＫの周波数は、Ｆ−ＲＥＦ×Ｎ／２（Ｎ：１２ビットデータ）となっている。
【０１００】
また、Ｘリセット・パルス・ジェネレータ（XResetPulse-Generator）３５６ＸとＹリセット・パルス・ジェネレータ（YResetPulse-Generator）３５６Ｙはそれぞれ、ディテクト・パルス・セレクタ３５８からの主走査同期検知信号（ＤＥＴＰ１信号、ＤＥＴＰ２信号）に同期してＸｒｅｓｅｔ信号、Ｙｒｅｓｅｔ信号と、ＣＬＫ信号の正転・反転かを選択されたＸＣＬＫ信号、ＹＣＬＫ信号をＸデバイダ・ドライバ（XDivider-Drive）３５７ＸとＹデバイダ・ドライバ（YDivider-Driver）３５７Ｙに出力する。
【０１０１】
ドライバ３５７Ｘ、３５７Ｙはそれぞれ、Ｘｒｅｓｅｔ信号、Ｙｒｅｓｅｔ信号とＸＣＬＫ信号、ＹＣＬＫ信号に従い４分周して、セレクタ３５８からのＸＤＥＴＰ信号、ＹＤＥＴＰ信号に同期した画素クロックＸＰＣＬＫ，ＹＰＣＬＫを出力する。
【０１０２】
また、図２７に示されたようなタイミングチャートに従いＡＤＰｈａｓｅ信号、ＢＤＰｈａｓｅの立上りエッジに従い、画素クロックを１／８位相遅延させることができるようになっている。この結果、ライン走査毎に画素クロックの開始位置を１／８クロックサイクル毎に遅延制御することができる。
【０１０３】
また、１ラインの走査期間中、Ｍ回立上りエッジを与えることにより画素クロック周波数をＦＣＬＫ×Ｎ／（Ｎ＋Ｍ／８）に等価的に変更することができるようになる。更に、図２７のタイミングチャートに示されたようにＡＬＤＭＡＳＫ、ＢＬＤＭＡＳＫ信号を生成することにより、画素クロックを１／８クロックサイクル遅延させ、タイミングでは半導体レーザを強制的にＯＦＦにするようにして、画像濃度が急激に変化しないようにしている。
【０１０４】
この場合には、自動的に半導体レーザＬＤを消灯させるようにしているが、あらかじめ画像データから１／８濃度減らしておくことにより、強制的に消灯させる必要はない。このように画像データからあらかじめ１／８減らしておく場合には、ＭａｓｋＥＮ信号をハイにすることにより、ＬＤＭＡＳＫ信号を無効化する。
【０１０５】
図２８は、あらかじめ決められた規則に従って光変調パルスを生成する構成にした場合の実施例を示す。
【０１０６】
図２９においては、シリアルインターフェース４０１によりコードエリアプログラムカウンタ４０２にプログラムコードを書き込むことにより、画像データの有効書込み期間、電子写真プロセス制御の為の濃度パターン生成、孤立点ドットの検出、及びそれに応じた画像データ変換処理を実施するユニットを構成して、上記記載事項を実現した実施例である。
【０１０７】
なお、図２９中、ＡＬＵ４０３はクロック・ジェネレータ４０４の出力クロック(画素クロックの８倍)で動作を実行している。また、プログラムコードは各同期信号毎に所定のプログラムカウント値になるように制御されている。以上のように、ＡＬＵ４０３は速度変換ＲＡＭ４０５から転送されてきた画像データの処理して処理結果をＬＤコントローラ４０６にわたし、ＬＤコントローラ４０６はこのデータに従い、半導体レーザＬＤを変調する。なお、図２９中、速度変換ＲＡＭ４０５は、このＩＣへ転送されるクロックと書込みクロックとの速度差を吸収する為のバッファメモリとなっている。
【０１０８】
図３０は図２９の変形例を示し、ＡＬＵ４０３の前段、後段にそれぞれレジスタ４０８、シフトレジスタ４０９が追加されている。図３０において、ＡＬＵ４０３は演算結果をシフトレジスタ４０９に、１画素分の光変調パターンに相当するデータパターンを、クロック・ジェネレータ４０４の８クロックサイクルに１回書き込み、シフトレジスタ４０９はクロック・ジェネレータ４０４のクロックに従い、ＬＤコントローラ４０６へ変調データを受け渡す。
【０１０９】
図３１は図２２に示す構成に対して、シェーディングデータを加算する構成が追加されている。
【０１１０】
【発明の効果】
以上説明したように請求項１記載の発明によれば、ポリゴンスキャナ等の偏向器を要因として発生する走査長のばらつき(各走査線の光走査幅の差)、及びそれに伴う画像端部に現れる画像の揺らぎを補正することができる。
【０１１１】
請求項２記載の発明によれば、マルチビーム光学系により光源部を構成する画像形成装置において、出力画像(画素)クロックと内部クロックとの位相差を設定できるようになっているため、ＩＣに接続される画像データ転送回路ブロックとの画像データ転送遅延時間を適正にするよう設定でき、したがって、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１２】
請求項３記載の発明によれば、高周波クロックの周波数の設定自由度が向上し、画像(画素)クロックを書込み位置に同期でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１３】
請求項４記載の発明によれば、高周波クロックの周波数の設定自由度が向上し、さらに画像データから最適な露光エネルギ分布が得られる高速な光変調パターンが生成でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１４】
請求項５記載の発明によれば、高速化を実現でき、さらに複数の発光点の書出し位置を微調整でき、高速な画像(画素)クロック生成と同時に半導体レーザを制御することができ、また、そのＩＣを提供できる。
【０１１５】
請求項６記載の発明によれば、半導体レーザ変調駆動回路を別の場所に設置できるため、光源部周りのレイアウトを行いやすくなり、高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
【０１１６】
請求項７記載の発明によれば、伝達速度の早い回路部分を一体化するため高速化を実現でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
【図面の簡単な説明】
【図１】本発明に係る画像形成装置を示す構成図である。
【図２】図１の光源部の他の例の発光点を示す説明図である。
【図３】図２の光源部の一例を示す分解斜視図である。
【図４】従来の光変調パルスと露光エネルギー分布を示す説明図である。
【図５】本発明の光変調パルスと露光エネルギー分布を示す説明図である。
【図６】図４の光変調パルスを変化させた場合の露光エネルギー分布を示す説明図である。
【図７】図５の光変調パルスを変化させた場合の露光エネルギー分布を示す説明図である。
【図８】本発明のパルス変調ユニットを示すブロック図である。
【図９】図８のパルス変調ユニットの光変調パルスを示す説明図である。
【図１０】図８のパルス変調ユニットの光変調パルスを示す説明図である。
【図１１】本発明のＬＤコントロールユニットを示すブロック図である。
【図１２】高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１３】本発明の高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１４】複数の発光点による走査を示す説明図である。
【図１５】複数の発光点とその書き出し位置を示す説明図である。
【図１６】高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１７】偏向面の検出回路を示すブロック図である。
【図１８】本発明の高周波クロック生成・画素クロック生成回路を示すブロック図である。
【図１９】図１８における主要信号を示すタイミングチャートである。
【図２０】図８においてＬＵＴのビット数を少なくした場合の光変調パルスを示す説明図である。
【図２１】図２０における８位相のパルスを示す説明図である。
【図２２】ＬＤ駆動回路の一例を示すブロック図である。
【図２３】ＬＤ駆動回路の他の例を示すブロック図である。
【図２４】ＬＤ駆動回路を詳しく示すブロック図である。
【図２５】他のＬＤ駆動回路を詳しく示すブロック図である。
【図２６】本発明をＩＣ化した一例を示すブロック図である。
【図２７】図２６における主要信号を示すタイミングチャートである。
【図２８】本発明をＩＣ化した他の例を示すブロック図である。
【図２９】本発明の全体構成の一例を示すブロック図である。
【図３０】本発明の全体構成の他の例を示すブロック図である。
【図３１】図２２のＬＤ駆動回路の変形例を示すブロック図である。
【図３２】従来の画像形成装置を示す構成図である。
【図３３】偏向器による画像端部のバラツキを示す説明図である。
【符号の説明】
３２１ プログラマブル・カウンタ
３２２ 位相比較回路
３２３ ループ・フィルタ
３２４ ＶＣＯ
３２６−１，３２７−２ 分周回路
３２８，３２９ レジスタ
３２８ａ，３２９ａ 位相検出回路
３３３ ラインレジスタ
３３４ カウント値設定部
Claims (6)
- 出力画素クロックに同期し、画像データに応じて変調された光束を偏向器の複数の偏向面により走査方向に偏向して被走査媒体上を走査する画像形成装置において、
前記偏向器の複数の偏向面により走査方向に偏向して走査したときの各走査長のバラツキを補正するように、前記出力画素クロックの１画素の時間幅を、所定の画素間隔毎に制御して出力画素クロックの周波数を前記偏向面毎に制御するクロック位相周波数制御手段、
を備えたことを特徴とする画像形成装置。 - 前記クロック位相周波数制御手段は、
高周波クロック発生手段と、
前記高周波クロック発生手段から出力される高周波クロックを分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの１画素の時間幅を変更可能な第１の分周手段と、
前記高周波クロック発生手段から出力される高周波クロックを分周し、前記第１の分周手段で発生した前記出力画素クロックと同一周波数で位相が異なる画像データ取り込みクロックを生成する第２の分周手段と、
前記第２の分周手段が生成する前記画像データ取り込みクロックの位相を変更する位相変更手段と、
を備えたことを特徴とする請求項１記載の画像形成装置。 - 前記高周波クロック発生手段は、電圧制御発振回路と、前記電圧制御発振回路の出力を分周するプログラマブル・カウンタと、前記プログラマブル・カウンタの出力と基準周波数との位相を比較する位相比較回路を有するＰＬＬ回路により構成され、前記第１の分周手段が前記電圧制御発振回路の出力を分周して前記出力画素クロックを生成するとともに、前記出力画素クロックの位相を位相同期信号に同期させることを特徴とする請求項２に記載の画像形成装置。
- 前記出力画素クロックに同期して画像データに基づいて最適な露光エネルギー分布が得られる変調パターンを生成する変調パターン生成回路を更に有することを特徴とする請求項３記載の画像形成装置。
- 請求項２記載の第１の分周手段及び位相変更手段と、請求項３記載のＰＬＬ回路と、請求項４記載の変調パターン生成回路とを共通のＩＣ内に構成することを特徴とする画像形成装置。
- 半導体レーザ変調駆動回路をさらに前記共通のＩＣ内に構成することを特徴とする請求項５記載の画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227497A JP3945966B2 (ja) | 2000-07-27 | 2000-07-27 | 画像形成装置 |
| US09/873,256 US7050080B2 (en) | 2000-06-05 | 2001-06-05 | Image forming apparatus for controlling image writing by adjusting image clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227497A JP3945966B2 (ja) | 2000-07-27 | 2000-07-27 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002036626A JP2002036626A (ja) | 2002-02-06 |
| JP3945966B2 true JP3945966B2 (ja) | 2007-07-18 |
Family
ID=18720936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000227497A Expired - Fee Related JP3945966B2 (ja) | 2000-06-05 | 2000-07-27 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945966B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4462917B2 (ja) | 2003-01-23 | 2010-05-12 | 株式会社リコー | 光ビーム書込装置、画像形成装置、画像補正方法 |
| JP4364010B2 (ja) | 2004-02-23 | 2009-11-11 | 株式会社リコー | 画素クロック生成装置、光走査装置及び画像形成装置 |
| JP4440137B2 (ja) | 2005-02-21 | 2010-03-24 | 株式会社リコー | クロック信号生成回路、光走査装置及び画像形成装置 |
| JP2015012127A (ja) * | 2013-06-28 | 2015-01-19 | ソニー株式会社 | 固体撮像素子および電子機器 |
| TWI709006B (zh) * | 2014-04-01 | 2020-11-01 | 日商尼康股份有限公司 | 圖案描繪裝置及圖案描繪方法 |
-
2000
- 2000-07-27 JP JP2000227497A patent/JP3945966B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002036626A (ja) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791596B2 (en) | Method and apparatus for image forming capable of effectively generating pixel clock pulses | |
| JP4404351B2 (ja) | 画素クロック生成回路及び画像形成装置 | |
| US6731317B2 (en) | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same | |
| US7193480B2 (en) | Voltage controlled oscillator, PLL circuit, pulse modulation signal generating circuit, semiconductor laser modulation device and image forming apparatus | |
| US7271824B2 (en) | Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks | |
| US6038051A (en) | Light scanning device, optical device, and scanning method of optical device | |
| US7050080B2 (en) | Image forming apparatus for controlling image writing by adjusting image clock | |
| US20040125199A1 (en) | Pixel clock generation apparatus, pixel clock generation method, and image forming apparatus capable of correcting main scan dot position shift with a high degree of accuracy | |
| JP2003300341A (ja) | 画素クロック生成装置、レーザ走査装置、及び画像形成装置 | |
| JP2005096094A (ja) | カラー画像形成装置、半導体レーザ変調駆動装置および画像形成装置 | |
| US6154246A (en) | Image processing apparatus and image forming apparatus | |
| JP3945966B2 (ja) | 画像形成装置 | |
| JP2003103830A (ja) | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 | |
| JP4183156B2 (ja) | 画像形成装置 | |
| JP4305827B2 (ja) | 画素クロック生成装置及び画像形成装置 | |
| JP2003015067A (ja) | 画像形成装置 | |
| JP2002036625A (ja) | 画像形成装置 | |
| JP5304838B2 (ja) | 画像形成装置 | |
| JP2003322810A (ja) | 画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法 | |
| JP4313132B2 (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 | |
| JP3512397B2 (ja) | 画素クロック生成回路及び画像形成装置 | |
| JP4259895B2 (ja) | 半導体レーザ変調駆動装置及び画像形成装置 | |
| JP4603234B2 (ja) | 画素クロック及びパルス変調信号生成装置、光学走査装置及び画像形成装置 | |
| JP2003098456A (ja) | 画像形成装置 | |
| JPH02885A (ja) | 半導体レーザユニツト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040524 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040709 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |