JP3946471B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3946471B2 JP3946471B2 JP2001223328A JP2001223328A JP3946471B2 JP 3946471 B2 JP3946471 B2 JP 3946471B2 JP 2001223328 A JP2001223328 A JP 2001223328A JP 2001223328 A JP2001223328 A JP 2001223328A JP 3946471 B2 JP3946471 B2 JP 3946471B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- film
- end point
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、より詳細には、層間絶縁膜の少なくとも一部に窒化シリコンよりも比誘電率が低く、かつエッチング終点検出可能な不純物を含む絶縁膜を用いた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置が微細化かつ高集積化されるにつれ、内部配線の微細化及び多層化が進んでいる。これに伴い、層間絶縁膜の平坦化技術やドライエッチング等の微細加工に対する要求は厳しくなってきている。そこで、これらの要求に応えるために、埋め込み配線技術が検討されている。
この埋め込み配線技術では、層間絶縁膜に配線パターンの溝を形成し、この溝内を配線材料で埋め込んだ後、溝内以外の部分の配線材料を除去して溝内にのみ配線材料を残す。これにより、配線部分が層間絶縁膜に埋め込まれた形状で形成されるため、従来の多層金属配線技術よりも層間絶縁膜の平坦化に有利であり、また従来のＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法による加工が困難であった銅（Ｃｕ）配線が可能となる。Ｃｕ配線は低抵抗で高信頼性のため、次世代の配線材料として注目されている。
【０００３】
このような埋め込み配線技術では、通常、層間絶縁膜中にエッチングストッパー膜が堆積されており、このエッチングストッパー膜に対して選択比が大きい条件でエッチングすることにより、層間絶縁膜に埋め込み配線の溝や接続孔が形成される。エッチングストッパー膜としては、例えばＳｉＯ2系の層間絶縁膜の場合、窒化シリコン膜が用いられている。
しかし、窒化シリコン膜は、その比誘電率が、ＳｉＯ2系の約４に比較して約７と非常に大きく、層間絶縁膜全体の比誘電率を大きくする。その結果、信号遅延や消費電力の増大につながる等の不具合を生じることがわかっている。
【０００４】
そこで、例えば、特開平１０−１５０１０５号公報には、層間絶縁膜の容量を低減する目的でエッチングストッパー膜として窒化シリコン膜よりも比誘電率が低い、フッ素を含有する有機低誘電率膜を用いる方法が提案されている。
この方法によれば、図３（ａ）に示すように、半導体基板１１上に層間絶縁膜の一部としてモノシランと酸素ガスを原料ガスに用いたＣＶＤ法により、酸化シリコンからなる下地絶縁膜１２を形成し、その上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば回転塗布により形成し、その上に、下地絶縁膜１２と同様のシリコン酸化膜からなる絶縁膜１４及び有機低誘電率膜１３と同様に有機低誘電率膜１５を形成する。
【０００５】
次に、有機低誘電率膜１５の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ工程により、そのレジスト膜をパターニングして埋め込み配線用の溝を形成する領域上に開口部を形成する。このレジスト膜をマスクとして用いて、図３（ｂ）に示すように、有機低誘電率膜１５をエッチングし、続いて絶縁膜１４をエッチングして有機低誘電率膜１５と絶縁膜１４とに埋め込み配線用の溝１６を形成する。
続いて、図３（ｃ）に示すように、ダマシン法により溝１６内に配線層１７を形成する。
【０００６】
次いで、図３（ｄ）示すように有機低誘電率膜１５及び配線層１７上の全面に、下地絶縁膜１２及び絶縁膜１４と同様のシリコン酸化膜からなる絶縁膜１８を形成する。
絶縁膜１８の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ工程により、そのレジスト膜をパターニングして配線層１７に対する接続孔を形成する領域上に開口部を形成する。このレジスト膜をマスクとして用いて、図３（ｅ）に示すように、絶縁膜１８をエッチングし、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
さらに、図３（ｆ）に示すように、接続孔１９内に、例えばタングステンからなるプラグ２０を埋め込む。
その後、絶縁膜１８上にプラグ２０に接続するパターンで上層配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記のように、層間容量を低減する目的でフッ素を比較的多く含有した有機低誘電率膜をエッチングストッパー膜として用いた場合、層間絶縁膜のエッチング時に、少なからず溝及び接続孔底部において反応生成物が生じ、その反応生成物により、配線の電気抵抗を増大させるという課題がある。
本発明は上記課題に鑑みなされたもので、層間容量を低減させるとともに、高選択比を利用したエッチングストップではなく、終点検出をより精度よく制御してエッチングを止めることができ、反応生成物の少ないエッチングを可能として、電気抵抗の低い配線を有する半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によれば、下層配線層、層間絶縁膜および該層間絶縁膜内に埋設され、該下層配線層に接続される上層配線層を有する半導体装置であって、
前記層間絶縁膜が、下層配線層上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜および第２の絶縁層の順に積層されており、
前記層間絶縁膜には、前記下層配線層に至る接続孔が形成されており、かつ該接続孔上に前記第１の絶縁層に至る溝が形成されており、
前記上層配線層が、接続孔内で前記下層配線層および溝内で第１の絶縁膜に直接積層されてなることを特徴とする半導体装置が提供される。
また、本発明によれば、下層配線層の上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層をこの順に形成する工程と、
前記第２の絶縁層の表面から第１のエッチング終点検出用の不純物を含む絶縁膜に至る接続孔をエッチングにより形成する工程と、
該接続孔の底部に保護膜を形成する工程と、
前記第２の絶縁層の表面から第２のエッチング終点検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋がる溝をエッチングにより形成する工程と、
前記保護膜の除去工程と、
さらに、前記第１の終点検出膜及び前記第２の終点検出膜をエッチングにより除去する工程と、
前記接続孔及び溝に導電材料を埋め込む工程からなる半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
本発明の半導体装置は、主として、下層配線層、層間絶縁膜、上層配線層を有する。
下層配線層としては、通常、半導体装置の配線層として利用されるものであればどのようなものであってもよく、半導体基板に形成される不純物拡散層、電極及び配線等の導電材料から形成されているものが挙げられる。具体的には、アルミニウム、銅、金、銀、ニッケル等の金属又は合金、タンタル、チタン、タングステン等の高融点金属又は合金、ポリシリコン、高融点金属とのシリサイド又はポリサイド等の単層又は積層膜が挙げられる。
下層配線層上に形成される層間絶縁膜は、少なくとも、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層がこの順に積層されて構成される。
【００１０】
第１のエッチング終点検出用の不純物を含む絶縁膜及び第２のエッチング終点検出用の不純物を含む絶縁膜は、後述する第１の絶縁膜及び第２の絶縁膜に対するエッチングの終点を、それぞれ検出するための絶縁膜であるが、層間絶縁膜として機能することを考慮すると、誘電率が低い膜であることが好ましい。また、後述する第１の絶縁膜及び第２の絶縁膜に対する選択比が必ずしも大きくなくてもよい。これらの膜の材料は、エッチング終点の検出方法、後述する第１及び第２の絶縁膜の材料等に応じて適宜選択することができる。ここで、層間絶縁膜のエッチング終点の検出方法としては、エッチング中のガスの発光強度をモニタする方法等が挙げられる。
【００１１】
例えば、第１のエッチング終点検出用の不純物を含む絶縁膜及び第２のエッチング終点検出用の不純物を含む絶縁膜に含まれる不純物は、後述する第１及び第２の絶縁膜には含有されていない元素が好ましく、例えば、リン、砒素、ボロン、フッ素等が挙げられる。これらの不純物の濃度は、１．０〜５．０モル％程度が挙げられる。また、不純物が含有される絶縁膜としては、誘電率が４程度以下のものが好ましく、具体的には、ＣＶＤ法で形成されるＳｉＯ2膜、ＳｉＯＦ系膜、ＳｉＯＣ系膜又はＣＦ系膜の膜：塗布で形成されるＳＯＧ系膜、ＨＳＱ（hydrogen silsesquioxane）系膜（無機系）、ＭＳＱ（methyl silsesquioxane）系膜、ＰＡＥ（polyarylene ether）系膜、ＢＣＢ系膜等が挙げられる。第１及び第２のエッチング終点検出用の不純物を含む絶縁膜は、必ずしも同一膜でなくてもよい。なかでも、双方ともリンシリケートガラス膜であることが好ましい。これらの膜の膜厚は、特に限定されるものではないが、後述する第１及び第２の絶縁膜がオーバーエッチングされても、完全に除去されないような膜厚であることが必要である。具体的には、１０〜５０ｎｍ程度が好ましい。
【００１２】
第１及び第２の絶縁膜は、通常、層間絶縁膜を構成する材料であれば特に限定されない。例えば、上述した絶縁膜と同様のものが挙げられる。なかでも、酸化シリコン膜が好ましい。これらの絶縁膜の膜厚は、特に限定されることはなく、層間絶縁膜全体として５００〜２０００ｎｍ程度に調整することが好ましい。
上層配線層は、通常、半導体装置の配線層として利用されるものであればどのようなものであってもよく、下層配線層として例示した材料と同様の材料から形成することができる。なお、上層配線層は、層間絶縁膜の表面に形成された溝内に埋設されるように形成されており、層間絶縁膜と上層配線層との上表面とは一致していることが好ましい。また、上層配線層が埋め込まれた溝内には、通常、下層配線層に至る接続孔が形成されており、接続孔にまで上層配線層が埋設されていてもよいし、接続孔には上層配線層とは別個にコンタクトプラグが形成されており、そのコンタクトプラグと接続されるように、上層配線層が形成されていてもよい。なお、コンタクトプラグは、通常、配線層を接続するために用いられる導電材料の単層又は積層膜により形成することができる。
【００１３】
また、本発明の半導体装置の製造方法においては、まず、下層配線層の上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層をこの順に形成する。これらの絶縁膜は、公知の方法、例えば、スパッタ法、真空蒸着法、ＥＢ法、ＣＶＤ法、プラズマＣＶＤ法、スピンコート法、ドクターブレード法、ゾルゲル法等の種々の方法を選択して形成することができる。なお、不純物を含む絶縁膜は、絶縁膜を形成した後に、イオン注入、固相拡散又は気相拡散等により不純物を絶縁膜に導入してもよいし、絶縁膜の原料中に不純物を導入して、不純物を含有する絶縁膜を成膜してもよい。
【００１４】
次いで、第２の絶縁層の表面から第１のエッチング終点検出用の不純物を含む絶縁膜に至る接続孔をエッチングにより形成する。この場合のエッチングは、ウェットエッチング又はドライエッチング等の種々のエッチング法が挙げられるが、ドライエッチングであることが好ましい。エッチングは、少なくとも、第２絶縁膜、第２のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁膜を完全に貫通し、第１のエッチング終点検出用の不純物を含む絶縁膜のエッチングが確認されたところでエッチングを終了する。第１のエッチング終点検出用の不純物を含む絶縁膜のエッチングの確認は、上述したようなモニタを行い、第１のエッチング終点検出用の不純物の検出を行うことにより、確実かつ簡便に行うことができる。
【００１５】
次に、接続孔の底部に保護膜を形成する。ここでの保護膜の種類は特に限定されるものではないが、接続孔の底部のみの保護膜の形成、保護膜の除去等を考慮して、有機系の保護膜であることが適当である。保護膜は、接続孔を含む層間絶縁膜上の全面に形成し、接続孔の底部以外の領域に形成された保護膜を、エッチングやリフトオフ法により除去して形成してもよいし、スピンコート法等により接続孔の底部にのみ形成してもよい。保護膜の膜厚は特に限定されるものではなく、層間絶縁膜を構成する各層の材料、エッチング条件等によって適宜調整することができる。
【００１６】
続いて、第２の絶縁層の表面から第２のエッチング終点検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋がる溝をエッチングにより形成する。ここでの溝の形成は、上述の接続孔の形成を同様に行うことができる。なお、接続孔と溝とは、いずれを先に形成してもよく、溝を先に形成する場合には、接続孔は、溝内に配置するように形成することが適当である。また、溝を先に形成する場合には、保護膜は、接続孔の底部ではなく、溝の底部に形成することが好ましい。なお、この工程の後、次工程である接続孔及び溝に導電材料を埋め込む前に、接続孔の底部（または溝の底部）に形成された保護膜、第１及び第２のエッチング終点検出用の不純物を含む絶縁膜をほぼ完全に除去することが好ましい。これらの膜は、ウェットエッチング、ドライエッチング等により、適当な条件を選択して除去することができる。
【００１７】
さらに、接続孔及び溝に導電材料を埋め込む。ここでの導電材料とは、上述した上層配線層で例示された材料膜が挙げられる。導電材料の埋め込みは、導電材料膜を第２の絶縁膜上全面に形成し、第２の絶縁膜の表面が露出するまで導電材料膜をエッチバックすることにより行うことができる。エッチバックは、例えば、ＣＭＰ法等で行うことができる。なお、接続孔と溝との埋め込みは、同一工程により同一材料膜を用いて行ってもよいし、まず、接続孔を導電材料膜で埋め込み、さらに溝を同一又は異なる導電材料膜で埋め込んでもよい。
【００１８】
以下に、本発明の半導体装置及びその製造方法を図面に基づいて説明する。
まず、図１（ａ）に示すように、半導体基板上に形成された配線層１上に、第１のエッチング終点検出用の絶縁膜２ａとして、例えばリンを含むリンシリケートガラス膜（ＰＳＧ膜、比誘電率：約４）を１０〜５０ｎｍ程度の膜厚で形成し、その上に、絶縁膜２として、テトラエトキシシラン（ＴＥＯＳ）ガスとＯ2ガスを原料として用いたプラズマ成長による酸化シリコン膜（Ｐ−ＴＥＯＳ膜）を膜厚２５０〜７５０ｎｍ程度形成する。さらにその上に、第２のエッチング終点検出用の絶縁膜３ａとして、絶縁膜２ａと同様のＰＳＧ膜を、膜厚１０〜５０ｎｍ程度形成し、その上に、絶縁膜３として、絶縁膜２と同様のＰ−ＴＥＯＳ膜を、膜厚２５０〜７５０ｎｍ程度形成する。その上に、接続孔形成用のレジストパターン４をフォトリソグラフィ工程によって形成する。
【００１９】
次いで、図１（ｂ）に示すように、レジストパターン４をマスクとして用いて、接続孔５をエッチングにより形成する。この際のエッチングは、ソースパワー／バイアスパワーが２１７０Ｗ／１８００Ｗ、圧力が２０ｍＴｏｒｒで、エッチングガスとしてＣ5Ｆ8ガス、Ａｒガス、Ｏ2ガスを用いて行う。また、エッチング中は、分光器を用いてプラズマガスの発光強度をモニタし、エッチングが終わりに近い段階である、第１のエッチング終点検出用の絶縁膜２ａがエッチングされている時に相当する分光器の発光強度の変化を検出してエッチングの終了を判定する。
【００２０】
つまり、図２に示したように、ＰＳＧ膜からなる第１のエッチング終点検出用の絶縁膜２ａがエッチングされているときの分光器の発光スペクトルは、Ｐ−ＴＥＯＳ膜からなる絶縁膜２をエッチングしているときに比較して、約２５３ｎｍ附近の波長で発光強度が大きい。これは、ＰＳＧ膜中に含有されるリンの化学電子対波長であり、この波長での発光スペクトルに基づいて、エッチングの終了を判定することができる。
続いて、レジストパターン４をアッシングにより除去する。
【００２１】
次いで、図１（ｃ）に示すように、接続孔の底部に、有機系の反射防止膜（ＢＡＲＣ）６を１０００〜４０００ｒｐｍ程度で回転塗布により形成する。その後、得られた半導体基板上全面にレジストを塗布し、溝配線形成用のレジストパターン７をフォトリソグラフィ工程によって形成する。
接続孔５の底部に有機系の反射防止膜６は、次工程での溝形成のためのエッチング時に、接続孔５の底部がエッチングされ、配線層１がエッチングされないようにするために形成した。
【００２２】
次に、図１（ｄ）に示すように、溝配線形成用のレジストパターン７をマスクとして用いて、溝８を形成する。溝８の形成は、上記と同様に分光器の発光強度をモニタしながらエッチングし、上記と同様に、第２のエッチング終点検出用の絶縁膜３ａがエッチングされているときに相当する分光器の発光強度の変化を検出して、エッチングを終了することにより行う。
続いて、図１（ｅ）に示すように、レジストパターン７及び接続孔５の底部の有機反射膜６をアッシングにより除去し、さらに、第１の終点検出膜２ａ及び第２の終点検出膜３ａをエッチングにより除去する。
その後、接続孔５及び溝８に、公知の方法で導電材料を埋め込み、溝配線部の形成を完了する。
このように、層間絶縁膜中に、ＰＳＧ膜を介在させることにより、エッチングの終点検出を確実に行うことができる。
【００２３】
【発明の効果】
本発明によれば、層間絶縁膜が、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層がこの順に積層されて構成されてなるため、第１及び第２の絶縁膜のエッチングストッパーとして、通常用いられるような誘電率が高い窒化シリコン膜を使用することなく、微細化される半導体装置において問題となる層間絶縁膜の低誘電率化を達成することができ、層間絶縁膜における容量低下を図り、信号遅延や消費電力の増大を防止した半導体装置を得ることが可能となる。
【００２４】
また、本発明によれば、第１及び第２の絶縁膜のエッチングにおいて、選択比の差異によるエッチングストップではなく、絶縁膜中に含有される不純物の検出により、エッチングを終了させることが可能となるため、容易、簡便、確実かつ高精度でエッチングの終点を判定することができ、過度のオーバーエッチングを回避することができる。しかも、このようなエッチングの終点判断を行うことに起因して、接続孔や溝内に、エッチング中に生じる反応生成物の残存を防止することができ、これらの反応生成物に起因する電気抵抗の増大や接続不良を回避することが可能となり、信頼性の高い半導体装置を、歩留まり向上、製造コストの低減を図りながら製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための要部の概略断面製造工程図である。
【図２】本発明の半導体装置の製造方法における層間絶縁膜エッチング時の分光器による発光スペクトルである。
【図３】従来の半導体装置の製造方法を説明するための要部の概略断面製造工程図である。
【符号の説明】
１ 配線層
２ａ 第１のエッチング終点検出用の絶縁膜
２、３ 絶縁膜
３ａ 第２のエッチング終点検出用の絶縁膜
４、７ レジストパターン
５ 接続孔
６ 反射防止膜
８ 溝
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、より詳細には、層間絶縁膜の少なくとも一部に窒化シリコンよりも比誘電率が低く、かつエッチング終点検出可能な不純物を含む絶縁膜を用いた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置が微細化かつ高集積化されるにつれ、内部配線の微細化及び多層化が進んでいる。これに伴い、層間絶縁膜の平坦化技術やドライエッチング等の微細加工に対する要求は厳しくなってきている。そこで、これらの要求に応えるために、埋め込み配線技術が検討されている。
この埋め込み配線技術では、層間絶縁膜に配線パターンの溝を形成し、この溝内を配線材料で埋め込んだ後、溝内以外の部分の配線材料を除去して溝内にのみ配線材料を残す。これにより、配線部分が層間絶縁膜に埋め込まれた形状で形成されるため、従来の多層金属配線技術よりも層間絶縁膜の平坦化に有利であり、また従来のＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法による加工が困難であった銅（Ｃｕ）配線が可能となる。Ｃｕ配線は低抵抗で高信頼性のため、次世代の配線材料として注目されている。
【０００３】
このような埋め込み配線技術では、通常、層間絶縁膜中にエッチングストッパー膜が堆積されており、このエッチングストッパー膜に対して選択比が大きい条件でエッチングすることにより、層間絶縁膜に埋め込み配線の溝や接続孔が形成される。エッチングストッパー膜としては、例えばＳｉＯ2系の層間絶縁膜の場合、窒化シリコン膜が用いられている。
しかし、窒化シリコン膜は、その比誘電率が、ＳｉＯ2系の約４に比較して約７と非常に大きく、層間絶縁膜全体の比誘電率を大きくする。その結果、信号遅延や消費電力の増大につながる等の不具合を生じることがわかっている。
【０００４】
そこで、例えば、特開平１０−１５０１０５号公報には、層間絶縁膜の容量を低減する目的でエッチングストッパー膜として窒化シリコン膜よりも比誘電率が低い、フッ素を含有する有機低誘電率膜を用いる方法が提案されている。
この方法によれば、図３（ａ）に示すように、半導体基板１１上に層間絶縁膜の一部としてモノシランと酸素ガスを原料ガスに用いたＣＶＤ法により、酸化シリコンからなる下地絶縁膜１２を形成し、その上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば回転塗布により形成し、その上に、下地絶縁膜１２と同様のシリコン酸化膜からなる絶縁膜１４及び有機低誘電率膜１３と同様に有機低誘電率膜１５を形成する。
【０００５】
次に、有機低誘電率膜１５の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ工程により、そのレジスト膜をパターニングして埋め込み配線用の溝を形成する領域上に開口部を形成する。このレジスト膜をマスクとして用いて、図３（ｂ）に示すように、有機低誘電率膜１５をエッチングし、続いて絶縁膜１４をエッチングして有機低誘電率膜１５と絶縁膜１４とに埋め込み配線用の溝１６を形成する。
続いて、図３（ｃ）に示すように、ダマシン法により溝１６内に配線層１７を形成する。
【０００６】
次いで、図３（ｄ）示すように有機低誘電率膜１５及び配線層１７上の全面に、下地絶縁膜１２及び絶縁膜１４と同様のシリコン酸化膜からなる絶縁膜１８を形成する。
絶縁膜１８の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ工程により、そのレジスト膜をパターニングして配線層１７に対する接続孔を形成する領域上に開口部を形成する。このレジスト膜をマスクとして用いて、図３（ｅ）に示すように、絶縁膜１８をエッチングし、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
さらに、図３（ｆ）に示すように、接続孔１９内に、例えばタングステンからなるプラグ２０を埋め込む。
その後、絶縁膜１８上にプラグ２０に接続するパターンで上層配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記のように、層間容量を低減する目的でフッ素を比較的多く含有した有機低誘電率膜をエッチングストッパー膜として用いた場合、層間絶縁膜のエッチング時に、少なからず溝及び接続孔底部において反応生成物が生じ、その反応生成物により、配線の電気抵抗を増大させるという課題がある。
本発明は上記課題に鑑みなされたもので、層間容量を低減させるとともに、高選択比を利用したエッチングストップではなく、終点検出をより精度よく制御してエッチングを止めることができ、反応生成物の少ないエッチングを可能として、電気抵抗の低い配線を有する半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によれば、下層配線層、層間絶縁膜および該層間絶縁膜内に埋設され、該下層配線層に接続される上層配線層を有する半導体装置であって、
前記層間絶縁膜が、下層配線層上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜および第２の絶縁層の順に積層されており、
前記層間絶縁膜には、前記下層配線層に至る接続孔が形成されており、かつ該接続孔上に前記第１の絶縁層に至る溝が形成されており、
前記上層配線層が、接続孔内で前記下層配線層および溝内で第１の絶縁膜に直接積層されてなることを特徴とする半導体装置が提供される。
また、本発明によれば、下層配線層の上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層をこの順に形成する工程と、
前記第２の絶縁層の表面から第１のエッチング終点検出用の不純物を含む絶縁膜に至る接続孔をエッチングにより形成する工程と、
該接続孔の底部に保護膜を形成する工程と、
前記第２の絶縁層の表面から第２のエッチング終点検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋がる溝をエッチングにより形成する工程と、
前記保護膜の除去工程と、
さらに、前記第１の終点検出膜及び前記第２の終点検出膜をエッチングにより除去する工程と、
前記接続孔及び溝に導電材料を埋め込む工程からなる半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
本発明の半導体装置は、主として、下層配線層、層間絶縁膜、上層配線層を有する。
下層配線層としては、通常、半導体装置の配線層として利用されるものであればどのようなものであってもよく、半導体基板に形成される不純物拡散層、電極及び配線等の導電材料から形成されているものが挙げられる。具体的には、アルミニウム、銅、金、銀、ニッケル等の金属又は合金、タンタル、チタン、タングステン等の高融点金属又は合金、ポリシリコン、高融点金属とのシリサイド又はポリサイド等の単層又は積層膜が挙げられる。
下層配線層上に形成される層間絶縁膜は、少なくとも、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層がこの順に積層されて構成される。
【００１０】
第１のエッチング終点検出用の不純物を含む絶縁膜及び第２のエッチング終点検出用の不純物を含む絶縁膜は、後述する第１の絶縁膜及び第２の絶縁膜に対するエッチングの終点を、それぞれ検出するための絶縁膜であるが、層間絶縁膜として機能することを考慮すると、誘電率が低い膜であることが好ましい。また、後述する第１の絶縁膜及び第２の絶縁膜に対する選択比が必ずしも大きくなくてもよい。これらの膜の材料は、エッチング終点の検出方法、後述する第１及び第２の絶縁膜の材料等に応じて適宜選択することができる。ここで、層間絶縁膜のエッチング終点の検出方法としては、エッチング中のガスの発光強度をモニタする方法等が挙げられる。
【００１１】
例えば、第１のエッチング終点検出用の不純物を含む絶縁膜及び第２のエッチング終点検出用の不純物を含む絶縁膜に含まれる不純物は、後述する第１及び第２の絶縁膜には含有されていない元素が好ましく、例えば、リン、砒素、ボロン、フッ素等が挙げられる。これらの不純物の濃度は、１．０〜５．０モル％程度が挙げられる。また、不純物が含有される絶縁膜としては、誘電率が４程度以下のものが好ましく、具体的には、ＣＶＤ法で形成されるＳｉＯ2膜、ＳｉＯＦ系膜、ＳｉＯＣ系膜又はＣＦ系膜の膜：塗布で形成されるＳＯＧ系膜、ＨＳＱ（hydrogen silsesquioxane）系膜（無機系）、ＭＳＱ（methyl silsesquioxane）系膜、ＰＡＥ（polyarylene ether）系膜、ＢＣＢ系膜等が挙げられる。第１及び第２のエッチング終点検出用の不純物を含む絶縁膜は、必ずしも同一膜でなくてもよい。なかでも、双方ともリンシリケートガラス膜であることが好ましい。これらの膜の膜厚は、特に限定されるものではないが、後述する第１及び第２の絶縁膜がオーバーエッチングされても、完全に除去されないような膜厚であることが必要である。具体的には、１０〜５０ｎｍ程度が好ましい。
【００１２】
第１及び第２の絶縁膜は、通常、層間絶縁膜を構成する材料であれば特に限定されない。例えば、上述した絶縁膜と同様のものが挙げられる。なかでも、酸化シリコン膜が好ましい。これらの絶縁膜の膜厚は、特に限定されることはなく、層間絶縁膜全体として５００〜２０００ｎｍ程度に調整することが好ましい。
上層配線層は、通常、半導体装置の配線層として利用されるものであればどのようなものであってもよく、下層配線層として例示した材料と同様の材料から形成することができる。なお、上層配線層は、層間絶縁膜の表面に形成された溝内に埋設されるように形成されており、層間絶縁膜と上層配線層との上表面とは一致していることが好ましい。また、上層配線層が埋め込まれた溝内には、通常、下層配線層に至る接続孔が形成されており、接続孔にまで上層配線層が埋設されていてもよいし、接続孔には上層配線層とは別個にコンタクトプラグが形成されており、そのコンタクトプラグと接続されるように、上層配線層が形成されていてもよい。なお、コンタクトプラグは、通常、配線層を接続するために用いられる導電材料の単層又は積層膜により形成することができる。
【００１３】
また、本発明の半導体装置の製造方法においては、まず、下層配線層の上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層をこの順に形成する。これらの絶縁膜は、公知の方法、例えば、スパッタ法、真空蒸着法、ＥＢ法、ＣＶＤ法、プラズマＣＶＤ法、スピンコート法、ドクターブレード法、ゾルゲル法等の種々の方法を選択して形成することができる。なお、不純物を含む絶縁膜は、絶縁膜を形成した後に、イオン注入、固相拡散又は気相拡散等により不純物を絶縁膜に導入してもよいし、絶縁膜の原料中に不純物を導入して、不純物を含有する絶縁膜を成膜してもよい。
【００１４】
次いで、第２の絶縁層の表面から第１のエッチング終点検出用の不純物を含む絶縁膜に至る接続孔をエッチングにより形成する。この場合のエッチングは、ウェットエッチング又はドライエッチング等の種々のエッチング法が挙げられるが、ドライエッチングであることが好ましい。エッチングは、少なくとも、第２絶縁膜、第２のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁膜を完全に貫通し、第１のエッチング終点検出用の不純物を含む絶縁膜のエッチングが確認されたところでエッチングを終了する。第１のエッチング終点検出用の不純物を含む絶縁膜のエッチングの確認は、上述したようなモニタを行い、第１のエッチング終点検出用の不純物の検出を行うことにより、確実かつ簡便に行うことができる。
【００１５】
次に、接続孔の底部に保護膜を形成する。ここでの保護膜の種類は特に限定されるものではないが、接続孔の底部のみの保護膜の形成、保護膜の除去等を考慮して、有機系の保護膜であることが適当である。保護膜は、接続孔を含む層間絶縁膜上の全面に形成し、接続孔の底部以外の領域に形成された保護膜を、エッチングやリフトオフ法により除去して形成してもよいし、スピンコート法等により接続孔の底部にのみ形成してもよい。保護膜の膜厚は特に限定されるものではなく、層間絶縁膜を構成する各層の材料、エッチング条件等によって適宜調整することができる。
【００１６】
続いて、第２の絶縁層の表面から第２のエッチング終点検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋がる溝をエッチングにより形成する。ここでの溝の形成は、上述の接続孔の形成を同様に行うことができる。なお、接続孔と溝とは、いずれを先に形成してもよく、溝を先に形成する場合には、接続孔は、溝内に配置するように形成することが適当である。また、溝を先に形成する場合には、保護膜は、接続孔の底部ではなく、溝の底部に形成することが好ましい。なお、この工程の後、次工程である接続孔及び溝に導電材料を埋め込む前に、接続孔の底部（または溝の底部）に形成された保護膜、第１及び第２のエッチング終点検出用の不純物を含む絶縁膜をほぼ完全に除去することが好ましい。これらの膜は、ウェットエッチング、ドライエッチング等により、適当な条件を選択して除去することができる。
【００１７】
さらに、接続孔及び溝に導電材料を埋め込む。ここでの導電材料とは、上述した上層配線層で例示された材料膜が挙げられる。導電材料の埋め込みは、導電材料膜を第２の絶縁膜上全面に形成し、第２の絶縁膜の表面が露出するまで導電材料膜をエッチバックすることにより行うことができる。エッチバックは、例えば、ＣＭＰ法等で行うことができる。なお、接続孔と溝との埋め込みは、同一工程により同一材料膜を用いて行ってもよいし、まず、接続孔を導電材料膜で埋め込み、さらに溝を同一又は異なる導電材料膜で埋め込んでもよい。
【００１８】
以下に、本発明の半導体装置及びその製造方法を図面に基づいて説明する。
まず、図１（ａ）に示すように、半導体基板上に形成された配線層１上に、第１のエッチング終点検出用の絶縁膜２ａとして、例えばリンを含むリンシリケートガラス膜（ＰＳＧ膜、比誘電率：約４）を１０〜５０ｎｍ程度の膜厚で形成し、その上に、絶縁膜２として、テトラエトキシシラン（ＴＥＯＳ）ガスとＯ2ガスを原料として用いたプラズマ成長による酸化シリコン膜（Ｐ−ＴＥＯＳ膜）を膜厚２５０〜７５０ｎｍ程度形成する。さらにその上に、第２のエッチング終点検出用の絶縁膜３ａとして、絶縁膜２ａと同様のＰＳＧ膜を、膜厚１０〜５０ｎｍ程度形成し、その上に、絶縁膜３として、絶縁膜２と同様のＰ−ＴＥＯＳ膜を、膜厚２５０〜７５０ｎｍ程度形成する。その上に、接続孔形成用のレジストパターン４をフォトリソグラフィ工程によって形成する。
【００１９】
次いで、図１（ｂ）に示すように、レジストパターン４をマスクとして用いて、接続孔５をエッチングにより形成する。この際のエッチングは、ソースパワー／バイアスパワーが２１７０Ｗ／１８００Ｗ、圧力が２０ｍＴｏｒｒで、エッチングガスとしてＣ5Ｆ8ガス、Ａｒガス、Ｏ2ガスを用いて行う。また、エッチング中は、分光器を用いてプラズマガスの発光強度をモニタし、エッチングが終わりに近い段階である、第１のエッチング終点検出用の絶縁膜２ａがエッチングされている時に相当する分光器の発光強度の変化を検出してエッチングの終了を判定する。
【００２０】
つまり、図２に示したように、ＰＳＧ膜からなる第１のエッチング終点検出用の絶縁膜２ａがエッチングされているときの分光器の発光スペクトルは、Ｐ−ＴＥＯＳ膜からなる絶縁膜２をエッチングしているときに比較して、約２５３ｎｍ附近の波長で発光強度が大きい。これは、ＰＳＧ膜中に含有されるリンの化学電子対波長であり、この波長での発光スペクトルに基づいて、エッチングの終了を判定することができる。
続いて、レジストパターン４をアッシングにより除去する。
【００２１】
次いで、図１（ｃ）に示すように、接続孔の底部に、有機系の反射防止膜（ＢＡＲＣ）６を１０００〜４０００ｒｐｍ程度で回転塗布により形成する。その後、得られた半導体基板上全面にレジストを塗布し、溝配線形成用のレジストパターン７をフォトリソグラフィ工程によって形成する。
接続孔５の底部に有機系の反射防止膜６は、次工程での溝形成のためのエッチング時に、接続孔５の底部がエッチングされ、配線層１がエッチングされないようにするために形成した。
【００２２】
次に、図１（ｄ）に示すように、溝配線形成用のレジストパターン７をマスクとして用いて、溝８を形成する。溝８の形成は、上記と同様に分光器の発光強度をモニタしながらエッチングし、上記と同様に、第２のエッチング終点検出用の絶縁膜３ａがエッチングされているときに相当する分光器の発光強度の変化を検出して、エッチングを終了することにより行う。
続いて、図１（ｅ）に示すように、レジストパターン７及び接続孔５の底部の有機反射膜６をアッシングにより除去し、さらに、第１の終点検出膜２ａ及び第２の終点検出膜３ａをエッチングにより除去する。
その後、接続孔５及び溝８に、公知の方法で導電材料を埋め込み、溝配線部の形成を完了する。
このように、層間絶縁膜中に、ＰＳＧ膜を介在させることにより、エッチングの終点検出を確実に行うことができる。
【００２３】
【発明の効果】
本発明によれば、層間絶縁膜が、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層がこの順に積層されて構成されてなるため、第１及び第２の絶縁膜のエッチングストッパーとして、通常用いられるような誘電率が高い窒化シリコン膜を使用することなく、微細化される半導体装置において問題となる層間絶縁膜の低誘電率化を達成することができ、層間絶縁膜における容量低下を図り、信号遅延や消費電力の増大を防止した半導体装置を得ることが可能となる。
【００２４】
また、本発明によれば、第１及び第２の絶縁膜のエッチングにおいて、選択比の差異によるエッチングストップではなく、絶縁膜中に含有される不純物の検出により、エッチングを終了させることが可能となるため、容易、簡便、確実かつ高精度でエッチングの終点を判定することができ、過度のオーバーエッチングを回避することができる。しかも、このようなエッチングの終点判断を行うことに起因して、接続孔や溝内に、エッチング中に生じる反応生成物の残存を防止することができ、これらの反応生成物に起因する電気抵抗の増大や接続不良を回避することが可能となり、信頼性の高い半導体装置を、歩留まり向上、製造コストの低減を図りながら製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための要部の概略断面製造工程図である。
【図２】本発明の半導体装置の製造方法における層間絶縁膜エッチング時の分光器による発光スペクトルである。
【図３】従来の半導体装置の製造方法を説明するための要部の概略断面製造工程図である。
【符号の説明】
１ 配線層
２ａ 第１のエッチング終点検出用の絶縁膜
２、３ 絶縁膜
３ａ 第２のエッチング終点検出用の絶縁膜
４、７ レジストパターン
５ 接続孔
６ 反射防止膜
８ 溝
Claims (1)
- 下層配線層の上に、第１のエッチング終点検出用の不純物を含む絶縁膜、第１の絶縁層、第２のエッチング終点検出用の不純物を含む絶縁膜、第２の絶縁層をこの順に形成する工程と、
前記第２の絶縁層の表面から第１のエッチング終点検出用の不純物を含む絶縁膜に至る接続孔をエッチングにより形成する工程と、
該接続孔の底部に保護膜を形成する工程と、
前記第２の絶縁層の表面から第２のエッチング終点検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋がる溝をエッチングにより形成する工程と、
前記保護膜の除去工程と、
さらに、前記第１の終点検出膜及び前記第２の終点検出膜をエッチングにより除去する工程と、
前記接続孔及び溝に導電材料を埋め込む工程からなることを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223328A JP3946471B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置の製造方法 |
| KR10-2002-0042504A KR100478317B1 (ko) | 2001-07-24 | 2002-07-19 | 반도체 장치 및 그의 제조방법 |
| TW091116398A TW550747B (en) | 2001-07-24 | 2002-07-23 | Semiconductor device and method for fabricating the same |
| US10/201,646 US6765283B2 (en) | 2001-07-24 | 2002-07-24 | Semiconductor device with multi-layer interlayer dielectric film |
| CNB021269513A CN1199266C (zh) | 2001-07-24 | 2002-07-24 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223328A JP3946471B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037163A JP2003037163A (ja) | 2003-02-07 |
| JP3946471B2 true JP3946471B2 (ja) | 2007-07-18 |
Family
ID=19056684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223328A Expired - Fee Related JP3946471B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6765283B2 (ja) |
| JP (1) | JP3946471B2 (ja) |
| KR (1) | KR100478317B1 (ja) |
| CN (1) | CN1199266C (ja) |
| TW (1) | TW550747B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050631B2 (ja) * | 2003-02-21 | 2008-02-20 | 株式会社ルネサステクノロジ | 電子デバイスの製造方法 |
| JP2005050917A (ja) | 2003-07-30 | 2005-02-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6916697B2 (en) * | 2003-10-08 | 2005-07-12 | Lam Research Corporation | Etch back process using nitrous oxide |
| US7268432B2 (en) * | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
| US20050277302A1 (en) * | 2004-05-28 | 2005-12-15 | Nguyen Son V | Advanced low dielectric constant barrier layers |
| JP2008270457A (ja) * | 2007-04-19 | 2008-11-06 | Sharp Corp | 固体撮像素子及びその製造方法 |
| CN101630667A (zh) | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
| CN102403261B (zh) * | 2010-09-09 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| US8912093B2 (en) * | 2013-04-18 | 2014-12-16 | Spansion Llc | Die seal layout for VFTL dual damascene in a semiconductor device |
| KR20170002764A (ko) | 2015-06-29 | 2017-01-09 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| DE102021128884A1 (de) | 2021-11-05 | 2023-05-11 | Syntegon Packaging Solutions B.V. | Vertikale Form-Füll-Siegelmaschine und Verfahren zum Betreiben der vertikalen Form-Füll-Siegelmaschine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833946B2 (ja) * | 1992-12-08 | 1998-12-09 | 日本電気株式会社 | エッチング方法および装置 |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3997494B2 (ja) | 1996-09-17 | 2007-10-24 | ソニー株式会社 | 半導体装置 |
| US6165891A (en) * | 1999-11-22 | 2000-12-26 | Chartered Semiconductor Manufacturing Ltd. | Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer |
-
2001
- 2001-07-24 JP JP2001223328A patent/JP3946471B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-19 KR KR10-2002-0042504A patent/KR100478317B1/ko not_active Expired - Fee Related
- 2002-07-23 TW TW091116398A patent/TW550747B/zh active
- 2002-07-24 US US10/201,646 patent/US6765283B2/en not_active Expired - Fee Related
- 2002-07-24 CN CNB021269513A patent/CN1199266C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW550747B (en) | 2003-09-01 |
| KR100478317B1 (ko) | 2005-03-22 |
| CN1199266C (zh) | 2005-04-27 |
| JP2003037163A (ja) | 2003-02-07 |
| US20030020175A1 (en) | 2003-01-30 |
| KR20030011551A (ko) | 2003-02-11 |
| US6765283B2 (en) | 2004-07-20 |
| CN1399335A (zh) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924228B2 (en) | Method of forming a via contact structure using a dual damascene technique | |
| US6372636B1 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US8299617B2 (en) | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects | |
| CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| JP4193438B2 (ja) | 半導体装置の製造方法 | |
| JP2003197738A (ja) | 半導体装置のマスク層および二重ダマシーン相互接続構造 | |
| US20090283912A1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| JP2004146800A (ja) | 相互接続構造の製造方法およびその構造 | |
| JPH09246242A (ja) | 半導体装置及びその製造方法 | |
| US5895975A (en) | Optimized process for creating and passivating a metal pillar via structure located between two metal interconnect structures | |
| JP3946471B2 (ja) | 半導体装置の製造方法 | |
| TW202303759A (zh) | 內連線結構的形成方法 | |
| JPH10261624A (ja) | エッチング方法及び多層配線構造 | |
| US6750140B2 (en) | Process for producing contact holes on a metallization structure | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| US7704820B2 (en) | Fabricating method of metal line | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| EP1608013B1 (en) | Method of formation of airgaps around interconnecting line | |
| KR100333357B1 (ko) | 반도체장치의 층간막 평탄화 방법 | |
| JP2004063522A (ja) | 半導体装置の製造方法 | |
| KR20020034352A (ko) | 반도체 소자의 층간절연막 형성 방법 및 이를 이용한 금속배선 형성 방법 | |
| JP2001284353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |