Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3949964B2 - 基板上の埋めこまれたライン機構の曲率を確認する方法 - Google Patents
[go: Go Back, main page]

JP3949964B2 - 基板上の埋めこまれたライン機構の曲率を確認する方法 - Google Patents

基板上の埋めこまれたライン機構の曲率を確認する方法 Download PDF

Info

Publication number
JP3949964B2
JP3949964B2 JP2001578898A JP2001578898A JP3949964B2 JP 3949964 B2 JP3949964 B2 JP 3949964B2 JP 2001578898 A JP2001578898 A JP 2001578898A JP 2001578898 A JP2001578898 A JP 2001578898A JP 3949964 B2 JP3949964 B2 JP 3949964B2
Authority
JP
Japan
Prior art keywords
curvature
substrate
line mechanism
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001578898A
Other languages
English (en)
Other versions
JP2003532280A (ja
Inventor
スブラ スレシュ
タエ−スーン パーク
Original Assignee
カリフォルニア インスティテュート オブ テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カリフォルニア インスティテュート オブ テクノロジー filed Critical カリフォルニア インスティテュート オブ テクノロジー
Publication of JP2003532280A publication Critical patent/JP2003532280A/ja
Application granted granted Critical
Publication of JP3949964B2 publication Critical patent/JP3949964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27Structural arrangements therefor
    • H10P74/277Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Image Analysis (AREA)

Description

【0001】
本願は、2000年4月27日付けで出願された米国特許願第09/560,719号の一部継続出願である。さらに本願は、2000年4月25日付けで出願された米国仮特許願第60/200,499号の利益を主張するものである。
【0002】
背景
本願は、基板上に形成されたライン機構(line feature、線特徴)の曲率と関連する特性の評価に関する。
【0003】
半導体、ガラスなどの適切な固体材料製の基板は、これら基板に組みこまれた各種の微小構造体を支持しかつ広範囲の基板ベースの集積装置を構築するためのプラットホームとして使用できる。このような基板ベースの集積装置としては、とりわけ、電子集積回路、光集積装置、超小形電気機械システム、フラットパネル表示システム又はこれら装置の二種以上の組合せがある。一般に、各種の機構が基板上に形成されて、装置を形成している。基板ベース装置に主として使用される機構は、一つの次元例えば長さが、残りの二つの次元例えば幅と厚さよりはるかに大きい事実上細長い機構であるライン機構である。
【0004】
基板及び基板上に形成された機構の応力及び変形の変化の測定値には重要な用途がある。異なる材料と異なる構造体が通常、同じ基板上に形成されかつ互いに接触している。また、いくつかの装置は、複雑な多層の形態を利用することもある。したがって、異なる材料及び異なる構造体を界接させると、異なる製造条件と環境要因(例えば温度の変動又は揺らぎ)に基づいて、相互接続部における材料の特性と構造の差によって、各機構に複雑な応力状態が起こりうる。集積回路の製造時、例えば相互接続導電ラインの応力状態は、製造工程中の、薄膜の堆積、短時間の熱サイクリング、化学−機械による研磨及びパッシベーション(不活性化)によって影響を受ける。
【0005】
装置の性能と信頼性を高めることができるように、装置の構造の設計、材料の選択、製造工程などの装置の側面を改良するために、基板上に形成された各種機構にかかった応力を測定することが望ましい。これら応力の測定値を利用して、エレクトロマイグレーション、ストレス−ボイディング(stress-voiding)及びヒロック形成などの現象が原因の故障に対抗する材料の信頼性を査定又は評価することができる。またこれら応力測定値を利用して、ウェーハ製造工場で大規模生産中の回路チップダイの機械的完全性と電気機械的機能の品質管理を行いやすくすることもできる。さらに、これら応力測定値を利用して、各種の熱処理[例えばパッシベーション中の温度回遊(temperature excursion)]及び化学−機械処理(例えば研磨)を改良して、最終製品の装置の残留応力に対するこれら処理の寄与を減らすことができる。
【0006】
要約
本願の開示内容には、基板の熱弾性特性に基づいて、基板上に形成された媒体中に埋めこまれたライン機構の曲率を計算する分析方法が含まれている。基板に埋めこまれたこれらライン機構は、各種の基板ベースの構成要素及び装置に使用できる。一例は、半導体などの基板上の絶縁層(例えば酸化物又は窒化物の層)に埋めこまれた導電ライン(例えば金属ライン)である。埋めこまれたライン機構の曲率は、重なっているパッシベーションのありなしにかかわらず計算することができる。また、これら分析法の用途も開示する。
【0007】
詳細な説明
各種の基板ベースの装置における、基板上に形成されたライン機構は、異なる材料中に埋めこまれることが多い。例えば、導電ラインは、基板上に形成された酸化物又は窒化物の層などの絶縁材料中に埋め込まれることが多い。銅ラインは、所望の銅製相互接続ラインの形態と同じ寸法のトレンチを、シリコン基板上に成長させた酸化物層中にエッチングし、次に銅をそのトレンチに堆積させて、埋めこまれた銅製相互接続ラインをつくるダマシーン法(Damascene process)を利用して製造することが多い。ヤング率及びポアソン比などのパラメータで表される弾性特性に関連する上記埋めこまれたライン機構の曲率は、有限要素法などの複雑な数値技法に基づいて計算できる。しかしこの数値技法は、媒体中に埋めこまれたライン機構の与えられた構造に対する複雑な数値コードを含む広範囲の計算が一般に必要である。
【0008】
この用途の技法は、弾性特性に関連する、これら埋めこまれたライン機構の曲率をいくつかの用途では比較的短時間に計算する必要があるという認識に基づいて、一部分設計されている。例えば、埋めこまれたライン機構の曲率は、基板ベースの構成要素と装置を製造しやすくするため、各製造ステップ中に監視される。すなわち系内曲率監視が行われる。構造体が、例えば、製造工程中、化学−機械研磨又はある種の他の処理操作によって、所定の大きさだけ修正される場合、埋めこまれたラインのこのような操作の後の曲率は、追加の処理操作を行う前に必要である。
【0009】
本発明の技法は、基板上に形成された埋めこみライン機構を表し、かつ埋めこみライン機構の曲率を直接計算する簡単な分析公式を誘導するために有効な熱弾性特性を使用する。曲率監視システムで実行する場合、曲率は各処理操作の処理時間と同等の期間内に計算することができ、その結果、その計算された曲率を利用して次の処理操作を制御することができる。この系内曲率監視機構は、基板製造の各種の側面に適用できる。
【0010】
例えば、この監視機構は、全製造工程が完了する前の、製造中の中間段階で処理された基板の欠陥バッチを取り除くのに使用できる。製造工程及び関連する熱サイクリングが、製造される機構に応力を導入することがあることは知られている。例えば、各種の金属化法は高温で実施される。また、これらの層は、例えば異なる材料間の熱による膨張と収縮の大きさのミスマッチのために相互接続構造体に高い応力をもたらす異なる機械特性、物理特性及び熱特性を有している。これらの応力は、とりわけ、応力が誘発する望ましくないボイディングと界面ひび割れを起こしてエレクトロマイグレーションをもたらすことがある。さらにこれら応力は基板のひび割れを起こすことがある。ボイディング、エレクトロマイグレーション及び基板のひび割れは、集積回路の主な故障要因である。
【0011】
これら欠陥のいくつかは、製造中の中間ステップの後に応力によって起こる。各種部品の応力が予め定められた許容値を超えたときに欠陥を生じる。埋めこみライン機構の曲率は応力を示すので、上記監視を利用して、選択された段階で又は製造中連続して応力の限定値を査定することができる。その測定された応力を、許容値と比較する。測定された応力がその許容値より大きい場合、欠陥が発見される。その最終製品の装置は欠陥装置であろうから、製造工程は停止してもよい。したがって残りの製造ステップを実施する必要はない。この方法は、製造された装置の欠陥が、全製造工程が完了した後にしか検査されないいくつもの従来の製造方法の不経済で効率の悪いプラクチスを回避する。
【0012】
この監視機構のもう一つの代表的な用途は、製造時の処理パラメータと処理条件の調節と最適化を行って基板の応力を減らす用途である。特に、異なる処理ステップからの応力に対する寄与は、各処理ステップでそれら応力を監視することによって確認することができる。さらに、各処理ステップの処理温度又は処理期間などの処理パラメータは、他の処理ステップの処理パラメータとは独立して又はこれらパラメータを参照して調節し、応力を減らすことができる。応力に対する効果は、各調節時に測定することができ、その結果、該パラメータと応力の間の関係式を樹立することができる。処理パラメータを調節し、次いで生成したストレスを測定するステップは、生成した応力が満足すべきレベルまで低下するまで反復法で実施できる。したがって処理ステップを制御して製造の全歩留りを増大することができる。
【0013】
図1は、各種の基板ベース装置の基板100の上に形成された層120のトレンチに埋めこまれた典型的なライン機構110を示す。そのライン機構110は、互いに実質的に平行でありかつ基板100の上にほぼ等間隔(ピッチd)で位置している。基板100の横方向の寸法がその厚さhよりはるかに大きく、例えば10倍以上であると仮定する。また、各ライン機構110の厚さtと幅bはともに、基板100の横方向の寸法LとW及び厚さhよりはるかに小さく少なくとも1/10であると仮定する。これらモデルの正確さは、これら仮定によって決まり、その正確さは、一般に前記倍率及び縮小率が増大するにつれて増大する。これらの仮定のもとに、ライン機構110、層120のトレンチ及び基板100を含む全システムは、均質化された異方性プレートとして処理することができる。デカルト座標系(x1、x2、x3)が示されている。x1とx2で標示した方向はそれぞれ、基板100に平行で、ライン機構110にそった方向とライン機構110を横切る方向を示す。x3で標示した方向は、基板100の平面に垂直の方向を示す。
【0014】
一実施態様では、図1に示す埋めこみライン構造体が、複合モデルに基づいて、図2に示す複合構造体として単純化される。ライン機構110(例えば銅ライン)と取り囲む層120(二酸化ケイ素などの酸化物)を含む層が、同じ厚さtの均一な異方性複合層130として均質化されている。さらに、この均一で異方性の複合層130は、ラインの方向にそった方向のヤング率が、Eでラインの方向を横切る方向のヤング率がEであり、そしてラインの方向にそった方向の熱膨張係数がαでラインの方向を横切る方向の熱膨張係数がαである。層130のこの異方性は、図1に示す層120のライン機構110及び合致するトレンチでできた異方性形態から生じる。図1に示す埋めこみライン機構110の曲率は、ここで下記章において、この均一な異方性複合層130の曲率によって表して計算する。
【0015】
また、この実施態様は、ライン機構110のアスペクト比a=t/b及び取り囲む層120中に形成されたラインのアスペクト比a=t/(d−b)は1以上でありそしてライン機構110にそった曲率とライン機構110を横切る曲率は弾性変形に対して互いに影響しないと仮定する。以下の記号表示は次のことを表すのに使用する。すなわち、E、ν、及びαはそれぞれライン機構110のヤング率、ポアソン比及び熱膨張係数を表し、そしてE、ν及びαはそれぞれ層120のヤング率、ポアソン比及び熱膨張係数を表す。
【0016】
ライン機構110と層120の上に追加の層が形成されていない図1に示す非不活性化(unpassivated)ライン機構110の場合、図2に示す均一な異方性層130上の、2方向x1とx2にそった曲率k1とk2はそれぞれ、温度の変化ΔTによるx1とx2の方向にそった二つの曲げモーメントMとMによって生じると考えられる。関連する容積平均応力は<σ>=−E(α−α)ΔT及び<σ>=−E(α−α)ΔTで表され、これら式中のαは基板の熱膨張係数である。それ故、下記式を樹立することができる。
【0017】
【数4】
Figure 0003949964
【0018】
【数5】
Figure 0003949964
【0019】
この均一な異方性層130の一方の方向の曲率は、他方の方向の熱ミスマッチから生じる熱応力からの寄与を含んでいる。上記二つの直交方向x1とx2の間のこの相互結合効果(cross coupling effect)は、ポアソン比が含まれているから一般に小さいので以下の計算では無視される。この仮定の有効性は、有限要素法に基づいた詳細な分析結果と比較して評価することができる。それ故に、これらの曲率は近似的に以下のように表すことができる。
【0020】
【数6】
Figure 0003949964
【0021】
【数7】
Figure 0003949964
【0022】
熱膨張係数αとαは図1に示す構造体のパラメータによって計算することができる。その熱膨張は、層120中にライン機構110が存在しているため、層120の材料で製造された、ライン機構110とラインにそった方向については同じであると仮定する。すなわち
【0023】
【数8】
Figure 0003949964
【0024】
上記式中、温度変化ΔTは該構造体の弾性範囲内にあると仮定し、そして<σ>と<σ>はそれぞれ、層120内のライン機構110のトレンチの容積平均応力である。この形態の力平衡(force balance)は下記式で表される。
【0025】
【数9】
Figure 0003949964
【0026】
さらに、ライン機構110を横切るx2方向には、ライン機構110とトレンチ120の熱膨張とポアソン効果も必要である。すなわち、
【0027】
【数10】
Figure 0003949964
【0028】
上記のことに基づいて、弾性範囲内にある、温度変化ΔTによって生じるライン方向x1にそったライン機構110の曲率kとライン方向x1に直角の曲率kは、下記の有効な熱弾性特性を使用して(3)式(4)式で計算できる。
【0029】
【数11】
Figure 0003949964
【0030】
【数12】
Figure 0003949964
【0031】
【数13】
Figure 0003949964
【0032】
【数14】
Figure 0003949964
【0033】
したがって、構造体の寸法と材料の特性が分かっていると、埋めこみライン機構110の縦方向と横方向の曲率は、広範囲の数値計算ステップなしで、上記分析式に基づいて容易に計算することができる。構造体の寸法が、例えば製造工程によって変化したとき、このような変化の効果は、適正なマイクロプロセッサを使用すれば、ほぼリアルタイムの方式で直接計算することができる。図3は、図1と図2に示す上記方式の流れ図である。
【0034】
基板ベース装置において、金属又は他の導電性材料で製造された導電ラインなどのライン機構110は、不活性化層(保護層、表面安定化処理層)で覆って該導電ラインを保護することができる。もう一つの実施態様において、この不活性化構造体は、弾性変形に関する限り、図1に示す非不活性化構造体と、基板上に直接形成された不活性化層を備えた構造体とを重ね合わせることによって表すことができる。それ故、ライン機構の曲率は、図1〜図3に示す技法に基づいて計算された曲率及び同じ温度回遊下で基板上に直接形成された不活性化層の曲率の合計である。
【0035】
図4はこの実施態様を示し、不活性化層は、ライン機構110と層120の上に形成された層410である。不活性化層410が基板100よりはるかに薄いと仮定すると、基板100の上に直接形成された不活性化層410の曲率は、温度変化ΔTによって生じる弾性変形によって、下記式で表される。
【0036】
【数15】
Figure 0003949964
【0037】
上記式中、E、ν、α、hはそれぞれ、不活性化層410のヤング率、ポアソン比、熱膨張係数及び厚さである。したがって、不活性化ライン機構の曲率は次のとおりである。
【0038】
【数16】
Figure 0003949964
【0039】
【数17】
Figure 0003949964
【0040】
この簡単な分析の予測結果は、より詳細な有限要素法の結果にかなり近いことを示し、その偏差は約3%〜約17%であった。酸化物トレンチ中の銅ラインのいくつかの実際の配置構成の場合であって、ラインのアスペクト比が1に等しい及び/又は1より高い場合、誤差は一般に5%より小さい。
【0041】
埋めこまれたラインの曲率を確認する上記技法の一つの用途は、曲率の変化と応力の間の相関関係に基づいて曲率を生じさせる応力を確認する用途である。このような相関関係はよく知られている。このような相関関係の理論的モデルの例としては、Proceeding of the Royal Society、London、シリーズA、82巻172頁1909年に開示されたStoneyの近似プレート理論(Stoney’s approximate plate theory);Journal of the Mechanics and Physics of Solids、44(5)巻683頁1996年に開示されたFinotとSureshの近似プレート理論;及びFreudが開発した連続体力学公式化法(continuum mechanics formulation)(Journal of Crystal Growth、132巻341頁1993年及びJournal of the Mechanics and Physics of Solids、44(5)巻723頁1996年)がある。例えば、図1に示す非不活性化埋めこみライン構造体における、平行ライン機構110のx1−x2面の容積平均応力<σ11>と<σ22>は、下記のような曲率成分で表すことができる。
【0042】
【数18】
Figure 0003949964
【0043】
上記式中、上付きの「l」は埋めこまれたライン110を表しそして上付きの「o」はライン110を埋め込んでいる層120を表す。この応力−曲率関係式は一般に、110と120を含む層が基板100よりはるかに薄いときに成立する。
【0044】
上記方法を利用して、基板ベースの装置の特定の公知のパラメータに基づいて、基板上に埋めこまれたラインの曲率を計算することができる。曲率及び曲率変化の情報を順に利用して、装置構造体中の関連する応力を分析することができる。したがって、この熱弾性曲率の分析は、埋めこまれたライン構造体の熱弾性容積平均応力まで広げることができる。
【0045】
また、上記分析法は、曲率測定法と組み合わせた場合、熱弾性応力に加えて、残留応力を分析するのに使用することもできる。実際の曲率は適正な技法を使用することによって測定することができると仮定する。曲率の実測値と上記モデルに基づいて計算した曲率の値を比較して、弾性歪によって生じた応力を超える残留応力が装置中に存在しているかどうかを確認できると考えられる。この分析法で計算された、熱ミスマッチ(thermal mismatch)由来の弾性応力はボイディングなどの相互接続ラインの故障にも影響するが、薄膜堆積から生じる応力などの熱弾性変形以外のメカニズムに関連する残留応力及び次の製造工程も、装置の信頼性に影響する。
【0046】
図5は、リアルタイム測定を、上記モデルに基づいた曲率の推定と組み合わせて、埋めこまれたラインの応力情報を確認する流れ図を示す。第一に、装置の埋めこまれたラインの曲率を測定し、そして図1〜4のモデルに基づいて計算する。上記測定値はこれらラインの実際の曲率を提供するが、一方上記の曲率の計算値は熱弾性変形によって生じる曲率だけである。次にその曲率の計算値と測定値を比較する。それらの値の差は、熱弾性計算値には含まれていない残留応力が起こす曲率を示す。この残留応力は、いくつもの非弾性要因、例えば薄膜堆積中の固有応力、化学−機械研磨由来の工程誘発応力によって生じる応力を含んでいることがある。曲率の実測値と計算値の差は、熱サイクリング中の塑性変形及び/又はクリープなどの非弾性変形からも影響を受ける。この残留応力は、装置の正常な作動と所望の寿命を保証するため、許容可能なレベル未満に保持しなければならない。したがって、ラインにそって又はラインを横切る曲率の上記の差が許容可能なレベルを超えると、装置の信頼性又は性能は許容できないとみなされる。
【0047】
各種の方法を利用して、埋めこまれたラインの実際の曲率を測定することができる。例えば、光学的検出機構を利用して非侵襲性のフルフィールド測定性能を提供し、ライン機構が配置されている1又は2以上の領域の曲率を、従来の点から点への走査測定なしで同時に測定することができる。次にその曲率情報を利用して、分析式に基づいて応力を直接計算し、複雑な数値計算を除く。したがって、応力情報は短いプロセッシング時間中に得ることができる。該フルフィールド光学的検出と該プロセッシングのこの組合せは、応力の変化がプロセッシング時間より遅い限り、測定中の領域内の応力分布の空間マップ(spatial map)を事実上リアルタイムでつくることができる。
【0048】
一つの適切な曲率の光学的測定法は、米国特許第6,031,611号及び米国特許願第09/560,719号に開示されているオプティカル・コヒーレント・グラジエント・センシング[optical coherent gradient sensing(CGS)]法である。そのCGSシステムは、光学的プローブ(optical probe)として平行コヒーレント光ビームを使用して、事実上任意の材料で製造された鏡面反射面を表す曲率情報が得られる。その反射面が湾曲すると、反射プローブビームの波面がひずんで、測定下の表面の曲率と関連する光路差又は相変化を起こす。このシステムは、表面の照射領域内に、各ポイントの「スナップショット(snapshot)」を生成する。互いに間隔を置いた二つのグレーティングを、該反射プローブビームの経路に配置して、前記ひずんだ波面を処理し、曲率を測定する。第一グレーティングが生成した二つの異なる回折成分を回折する第二グレーティングが生成した二つの回折成分を組み合わせて互いに干渉させる。前記二つのグレーティングによる回折は、相対空間変位(relative spatial displacement)すなわち二つの選択された回折成分間の移相を起こして、該反射面の曲率が起こす移相のひずみの空間勾配(spatial gradient)を引き出す。この空間勾配は、次にさらに処理されて、曲率の情報が得られ、その結果、表面の照射領域の曲率マップを得ることができる。
【0049】
上記プロセスを利用して、製造工程中の埋めこみラインの応力を監視することができる。というのはCGSは系内で測定できるからである。分析測定値とCGS測定値との間の曲率の差は、設計時には明らかでない応力/曲率の発生に関連して実際に進行していることを示している。したがって、これら装置の製造と設計の1又は2以上の側面は、検査して、残留応力を許容範囲内に減らすように改変することができる。その上に、また、残留応力が中間ステップで許容レベルを超えたならば、全工程を完了する前に製造を停止することができる。この監視機構によって、コストを減らしかつ製造効率を高めることができる。
【0050】
(3)式、(4)式、(13)式、及び(14)式を利用して、曲率の測定データを当てはめて、基板又はライン機構のヤング率、熱膨張係数及びポアソン比など、ライン機構又は基板の特性を確認することもできる。例えば、不活性化層410を有する装置において、曲率のCGS測定値を利用し、数13と数14に基づいて不活性化層410の特性を確認できる。非活性化層410の二軸率:E , =E/(1−ν)は、不活性化層が堆積される前と後のプロセス中に得たk passとk passのCGS測定値から計算することができる。
【0051】
埋めこまれたラインを測定する上記方法は、酸化物のトレンチ中に銅の導電ラインをつくる新しい製造方法:「ダマシーン法」に適用することができる。この方法によって、トレンチが、Si基板上に形成された回路の銅の相互接続ラインの形態に合うように酸化物の層中にエッチングされる。このエッチングは、乾燥エッチング法を利用して行われる。次にこれら酸化物のトレンチに、化学蒸発法(CVD)又は電気メッキ法を利用して銅を充填する。次いで、トレンチの上にはみ出た余分の銅を化学−機械研磨法(CMP)で除き、次に不活性化層又はキャッピング層(capping layer)を該相互接続構造体の最上面の上に堆積させる。
【0052】
ダマシーン法には研磨による材料削除が含まれているので、研磨と次の処理を行っている間に曲率が生じたことを知ることは各種の問題点に対して不可欠のことである。例えばCGS法を使用して曲率を系内で監視していると、上記層が堆積される研磨面の「平坦度」に関する情報を提供することができる。これは、品質管理を行う際に不可欠のステップである。また、曲率が発生したことを知ると、製造中の内部応力の発生も表示できる。
【0053】
さらに、非不活性化ラインと不活性化ラインに対する上記分析値を利用して、熱サイクリング中に弾性応力の発生をシミュレートすることもでき、次いでCGS測定値と容易に比較することができる。このような計算の例は、Park及びSuresh、「Effects of Line and Passivation Geometry on Curvature Evolution during Processing and Thermal Cycling in Copper Interconnect Lines」、Acta Materialia、48巻3169〜3175頁2000年に記載されており、有限要素シミュレーションと比較することによって確認される。
【0054】
本発明のいくつもの実施態様を説明してきた。しかし、本願の特許請求の範囲から逸脱することなく各種の変形と強化を行えることは分かるであろう。
【図面の簡単な説明】
【図1】 基板上の層中に埋めこまれた、不活性化層なしのライン機構の一モデルを示す。
【図2】 基板上の層中に埋めこまれた、不活性化層なしのライン機構の一モデルを示す。
【図3】 図1と2に示すモデルに基づいた埋め込みライン機構の曲率を計算する流れ図を示す。
【図4】 基板上の層中に埋めこまれそして不活性化層でキャップされたライン機構の一モデルを示す。
【図5】 埋めこまれたライン機構の残留応力を分析する流れ図を示す。

Claims (6)

  1. 基板、及び前記基板上に形成されて複数の平行なライン機構が埋め込まれた前記ライン機構とは異なる材質からなる層を備えた構造体における前記ライン機構の曲率をマイクロプロセッサを用いて計算する方法であって、
    前記マイクロプロセッサは、
    前記構造体を表すモデルであって基板及び前記基板上に形成されて前記層を模擬する均一な異方性複合層を備えたモデルを使用して、温度変化に起因する熱弾性変形による、前記ライン機構と平行の第1方向及びその第1方向と直角の第2方向に沿った前記異方性複合層の第1、第2曲率k1、k2を下記(A)式、(B)式に従ってそれぞれ計算し、
    前記ライン機構の前記第1、第2方向に沿った曲率を、前記第1、第2曲率k1,k2と等しい値にそれぞれ計算する、
    という機能を達成する方法。
    Figure 0003949964
  2. 請求項1に記載の方法であって、
    前記マイクロプロセッサは、
    前記ライン機構の前記第1、第2方向に沿った実際の曲率をそれぞれ測定し、
    前記ライン機構に係わる前記計算された曲率と前記測定された実際の曲率とを比較することで、前記ライン機構内の熱弾性変形によらない残留応力が許容範囲内か否かを判定する、
    という機能を更に達成する方法。
  3. 請求項1に記載の方法であって、
    前記マイクロプロセッサは、
    前記基板又は前記ライン機構のヤング率、熱膨張係数及びポアソン比のうち未知のパラメータが存在する場合において、
    前記ライン機構の前記第1、第2方向に沿った実際の曲率をそれぞれ測定し、
    前記測定された前記第1、第2方向に沿った実際の曲率が前記(A)式、(B)式により得られる前記第1、第2曲率k1、k2にそれぞれ等しいという関係を利用して前記未知のパラメータを計算する、
    という機能を更に達成する方法。
  4. 基板、前記基板上に形成されて複数の平行なライン機構が埋め込まれた前記ライン機構とは異なる材質からなる層、及び前記層上に形成されて前記ライン機構及び前記層とは異なる材質からなる不活性化層を備えた構造体における前記ライン機構の曲率をマイクロプロセッサを用いて計算する方法であって、
    前記マイクロプロセッサは、
    前記基板及び前記層を表す第1モデルであって基板及び前記基板上に形成されて前記層を模擬する均一な異方性複合層を備えた第1モデルを使用して、温度変化に起因する熱弾性変形による、前記ライン機構と平行の第1方向及びその第1方向と直角の第2方向に沿った前記異方性複合層の第1、第2曲率k1、k2を下記(A)式、(B)式に従ってそれぞれ計算し、
    前記基板及び前記不活性化層を表す第2モデルであって基板及び前記基板上に直接形成された前記不活性化層を備えた第2モデルを使用して、温度変化に起因する熱弾性変形による前記不活性化層の曲率kpを下記(C)式に従って計算し、
    前記ライン機構の前記第1、第2方向に沿った曲率を、前記第1曲率k1に前記曲率Kpを加えた値、前記第2曲率k2に前記曲率kpを加えた値にそれぞれ計算する、
    という機能を達成する方法。
    Figure 0003949964
    Figure 0003949964
  5. 請求項4に記載の方法であって、
    前記マイクロプロセッサは、
    前記ライン機構の前記第1、第2方向に沿った実際の曲率をそれぞれ測定し、
    前記ライン機構に係わる前記計算された曲率と前記測定された実際の曲率とを比較することで、前記ライン機構内の熱弾性変形によらない残留応力が許容範囲内か否かを判定する、
    という機能を更に達成する方法。
  6. 請求項4に記載の方法であって、
    前記マイクロプロセッサは、
    前記基板又は前記ライン機構のヤング率、熱膨張係数及びポアソン比のうち未知のパラメータが存在する場合において、
    前記ライン機構の前記第1、第2方向に沿った実際の曲率をそれぞれ測定し、
    前記測定された前記第1、第2方向に沿った実際の曲率が、前記(A)式により得られる前記第1曲率k1に前記(C)式により得られる前記曲率kpを加えた値(k1+kp)、前記(B)式により得られる前記第2曲率k2に前記(C)式により得られる前記曲率kpを加えた値(k2+kp)にそれぞれ等しいという関係を利用して前記未知のパラメータを計算する、
    という機能を更に達成する方法。
JP2001578898A 2000-04-25 2001-04-25 基板上の埋めこまれたライン機構の曲率を確認する方法 Expired - Fee Related JP3949964B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US20049900P 2000-04-25 2000-04-25
US60/200,499 2000-04-25
US09/560,719 US6600565B1 (en) 2000-04-25 2000-04-27 Real-time evaluation of stress fields and properties in line features formed on substrates
US09/560,719 2000-04-27
PCT/US2001/013779 WO2001081856A2 (en) 2000-04-25 2001-04-25 Technique for determining curvatures of embedded line features on substrates

Publications (2)

Publication Number Publication Date
JP2003532280A JP2003532280A (ja) 2003-10-28
JP3949964B2 true JP3949964B2 (ja) 2007-07-25

Family

ID=26895815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001578898A Expired - Fee Related JP3949964B2 (ja) 2000-04-25 2001-04-25 基板上の埋めこまれたライン機構の曲率を確認する方法

Country Status (4)

Country Link
US (3) US6600565B1 (ja)
EP (1) EP1277036A2 (ja)
JP (1) JP3949964B2 (ja)
WO (1) WO2001081856A2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3669887B2 (ja) 1999-11-29 2005-07-13 トヨタ自動車株式会社 熱変形解析方法
US6600565B1 (en) * 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
EP1390691A2 (en) * 2001-05-25 2004-02-25 California Institute Of Technology Determining large deformations and stresses of layered and graded structures to include effects of body forces
LU90840B1 (en) * 2001-09-25 2003-03-26 Delphi Tech Inc Method for controlling the operation of a system sub-system or component
AU2003304314A1 (en) * 2002-05-16 2005-01-28 The Trustees Of Columbia University In The City Of New York A system and method for laser forming of sheet metal
WO2004068088A2 (en) * 2003-01-27 2004-08-12 Oraxion Optical characterization of surfaces and plates
WO2004068554A2 (en) * 2003-01-27 2004-08-12 California Institute Of Technology Analysis and monitoring of stresses in embedded lines and vias integrated on substrates
EP1590696A2 (en) * 2003-01-28 2005-11-02 Oraxion Full-filled optical measurements of surface properties of panels, substrates and wafers
DE102004026145A1 (de) * 2004-05-28 2006-05-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur mit einem spannungsempfindlichen Element und Verfahren zum Messen einer elastischen Spannung in einer Halbleiterstruktur
JP2008501119A (ja) * 2004-05-28 2008-01-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 応力感応素子を有する半導体構造、および半導体構造内の応力を測定するための方法
US7487050B2 (en) * 2004-06-01 2009-02-03 California Institute Of Technology Techniques and devices for characterizing spatially non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US7363173B2 (en) * 2004-06-01 2008-04-22 California Institute Of Technology Techniques for analyzing non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US7966135B2 (en) * 2004-06-01 2011-06-21 California Institute Of Technology Characterizing curvatures and stresses in thin-film structures on substrates having spatially non-uniform variations
US20060046618A1 (en) * 2004-08-31 2006-03-02 Sandhu Gurtej S Methods and systems for determining physical parameters of features on microfeature workpieces
US7418353B2 (en) * 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
JP2006190869A (ja) * 2005-01-07 2006-07-20 Nec Electronics Corp 半導体装置の設計方法および信頼性評価方法
US7722246B1 (en) * 2005-04-20 2010-05-25 Carty William M Method for determining the thermal expansion coefficient of ceramic bodies and glazes
WO2006122294A2 (en) * 2005-05-10 2006-11-16 California Institute Of Technology Techniques and devices for characterizing spatially non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US7538891B1 (en) * 2005-09-30 2009-05-26 California Institute Of Technology Surface characterization based on lateral shearing of diffracted wave fronts to measure in-plane and out-of-plane displacement gradient fields
US7576347B2 (en) * 2005-10-24 2009-08-18 General Electric Company Method and apparatus for optically inspecting an object using a light source
US7636151B2 (en) * 2006-01-06 2009-12-22 Qualcomm Mems Technologies, Inc. System and method for providing residual stress test structures
JP2009529785A (ja) * 2006-03-09 2009-08-20 ウルトラテック インク 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
JP2007241018A (ja) * 2006-03-10 2007-09-20 Epson Toyocom Corp 全反射ミラー
US20070251327A1 (en) * 2006-04-13 2007-11-01 Broene William J Crash analysis through estimation of residual strains resulting from metal formation
US20080228452A1 (en) * 2007-01-15 2008-09-18 Sangpil Yoon Hybrid Finite Element Method for Simulating Temperature Effects on Surface Acoustic Waves
US20080248598A1 (en) * 2007-04-09 2008-10-09 Rohit Pal Method and apparatus for determining characteristics of a stressed material using scatterometry
US7930113B1 (en) 2007-04-17 2011-04-19 California Institute Of Technology Measuring stresses in multi-layer thin film systems with variable film thickness
US7838309B1 (en) * 2007-09-07 2010-11-23 Kla-Tencor Corporation Measurement and control of strained devices
US7694578B2 (en) * 2007-11-07 2010-04-13 Raytheon Company Method of evaluating materials using curvature
US8000944B2 (en) * 2008-03-13 2011-08-16 Seiko Epson Corporation Non-finite element implementation of the finite element projection in two dimensions
US8994918B2 (en) 2010-10-21 2015-03-31 Nikon Corporation Apparatus and methods for measuring thermally induced reticle distortion
JP5581365B2 (ja) * 2011-12-07 2014-08-27 ウルトラテック インク プロダクトウエハの特徴に基づいて半導体発光デバイスを特徴付ける方法
US8765493B2 (en) * 2012-11-20 2014-07-01 Ultratech, Inc. Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics
JP5934171B2 (ja) 2013-11-29 2016-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体
US9377412B2 (en) 2014-04-16 2016-06-28 Apple Inc. Electronic device having components with stress visualization features
WO2015171752A1 (en) * 2014-05-06 2015-11-12 Applejack 199 L.P. Stress analysis of semiconductor wafers
NL2017860B1 (en) 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
US11879170B2 (en) 2019-08-14 2024-01-23 Massachusetts Institute Of Technology Stress patterning systems and methods for manufacturing free-form deformations in thin substrates
CN110690196A (zh) * 2019-09-29 2020-01-14 中国电子科技集团公司第十一研究所 探测器芯片、其密集线条制备方法及其的应力监测方法
US11386544B2 (en) 2019-10-30 2022-07-12 Toyota Motor Engineeeing & Manufacturing North America, Inc. Visualizing and modeling thermomechanical stress using photoluminescence
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55131711A (en) * 1979-04-02 1980-10-13 Hitachi Ltd Solid object deformation measuring method
DD234774A3 (de) * 1983-12-19 1986-04-16 Heinz Schulz Verfahren zur profilmessung rechteckiger und flacher walzgutquerschnitte
US4939368A (en) * 1989-04-13 1990-07-03 Massachusetts Institute Of Technology Polychromatic optical strain gauge
US5227641A (en) 1989-05-26 1993-07-13 Frontier Semiconductor Measurements, Inc. System for measuring the curvature of a semiconductor wafer
JPH03122544A (ja) * 1989-10-06 1991-05-24 Hitachi Ltd 薄膜材料の機械的特性測定装置
JPH04366744A (ja) * 1991-06-14 1992-12-18 Hitachi Ltd 薄膜材料物性試験方法とその測定装置
JPH05335217A (ja) 1992-05-29 1993-12-17 Fujitsu Ltd X線露光用マスクの製造方法
JP3122544B2 (ja) 1992-09-30 2001-01-09 日本碍子株式会社 高調波発生方向検出方法及びその装置
US5966019A (en) * 1996-04-24 1999-10-12 Boxer Cross, Inc. System and method for measuring properties of a semiconductor substrate in a fabrication line
US6031611A (en) * 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US6469788B2 (en) * 2000-03-27 2002-10-22 California Institute Of Technology Coherent gradient sensing ellipsometer
US6600565B1 (en) * 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates

Also Published As

Publication number Publication date
US6600565B1 (en) 2003-07-29
WO2001081856A3 (en) 2002-07-18
EP1277036A2 (en) 2003-01-22
WO2001081856A2 (en) 2001-11-01
US20020021452A1 (en) 2002-02-21
US6513389B2 (en) 2003-02-04
US6924497B2 (en) 2005-08-02
JP2003532280A (ja) 2003-10-28
US20040075825A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
JP3949964B2 (ja) 基板上の埋めこまれたライン機構の曲率を確認する方法
US6781702B2 (en) Determining large deformations and stresses of layered and graded structures to include effects of body forces
JP6042442B2 (ja) ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御
KR100750575B1 (ko) 계층 구조 설계 및 제조 방법, 응력 분석 시스템 및 국소 응력 계산 방법
JP2009529785A (ja) 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
US20040167755A1 (en) Simulator for a chemical mechanical polishing
US20050278126A1 (en) Techniques for analyzing non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
Gouldstone et al. Evolution of stresses in passivated and unpassivated metal interconnects
US7930113B1 (en) Measuring stresses in multi-layer thin film systems with variable film thickness
JP3863779B2 (ja) 基板上に形成されたライン構造の応力界と特性のリアルタイム評価
US7487050B2 (en) Techniques and devices for characterizing spatially non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
McCann et al. Use of birefringence to determine redistribution layer stresses to create design guidelines to prevent glass cracking
Chu et al. An analytical model for thin film pattern-dependent asymmetric wafer warpage prediction
Wanga et al. Investigation of residual stress in wafer level interconnect structures induced by wafer processing
JPH09264801A (ja) 応力・歪み測定方法
Shen On the elastic assumption for copper lines in interconnect stress modeling
US8726736B2 (en) Method for determining the local stress induced in a semiconductor material wafer by through vias
Li et al. Stress Analysis for Processed Silicon Wafers and Packaged Micro-devices
Ho et al. Thermal stress and plastic deformation of Al fine line structures: Effects of oxide confinement and line geometry
Boye et al. A new optical technique for monitoring wafer curvature and stress during copper damascene processing
Shen Patterned Films in Micro-devices
Korhonen et al. X-Ray Stress Studies of Aluminum Metallizations on Silicon Substrate
Noyan et al. Local and Global Stress Distributions in BEOL Metallization

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees