Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3952124B2 - 金属酸化物誘電体膜及びその製造方法 - Google Patents
[go: Go Back, main page]

JP3952124B2 - 金属酸化物誘電体膜及びその製造方法 - Google Patents

金属酸化物誘電体膜及びその製造方法 Download PDF

Info

Publication number
JP3952124B2
JP3952124B2 JP2000260823A JP2000260823A JP3952124B2 JP 3952124 B2 JP3952124 B2 JP 3952124B2 JP 2000260823 A JP2000260823 A JP 2000260823A JP 2000260823 A JP2000260823 A JP 2000260823A JP 3952124 B2 JP3952124 B2 JP 3952124B2
Authority
JP
Japan
Prior art keywords
film
metal oxide
formula
pzt
oxide dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000260823A
Other languages
English (en)
Other versions
JP2002076292A (ja
Inventor
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000260823A priority Critical patent/JP3952124B2/ja
Priority to US09/940,473 priority patent/US6573211B2/en
Publication of JP2002076292A publication Critical patent/JP2002076292A/ja
Application granted granted Critical
Publication of JP3952124B2 publication Critical patent/JP3952124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48Insulating materials thereof

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は容量素子を有する半導体装置に関し、特に有機金属材料ガスを用いた、半導体集積回路のキャパシタもしくはゲートに用いられる高誘電体膜、強誘電体膜に関するものである。
【0002】
【従来の技術】
近年、強誘電体容量を利用した強誘電体メモリーや、高誘電体容量を利用したダイナミック・ランダム・アクセス・メモリー(DRAM)等が活発に研究開発されている。これらの強誘電体メモリーおよびDRAMは選択トランジスタを備えており、該選択トランジスタの一方の拡散層に接続された容量をメモリセルとして情報を蓄えている。強誘電体容量は容量絶縁膜としてPb(Zr,Ti)O3(以下「PZT」と呼ぶ)等の強誘電体膜を用いており、強誘電体を分極させることにより不揮発性の情報を蓄えることができる。一方、高誘電体容量は、容量絶縁膜として(Ba,Sr)TiO3(以下「BST」と呼ぶ)等の高誘電体薄膜を用いているため、容量のキャパシタンスを高めることができ、素子を微細化することが可能になる。半導体素子にこの様なセラミック材料を使用する上で、下部電極となる結晶化補助導電膜上に堆積されたこの様なセラミック材料を微細な容量として電気的に分離することが極めて重要である。
【0003】
薄膜の堆積方法として従来ゾルゲル法、スパッタ法、CVD法が報告されている。
【0004】
ゾルゲル法は、有機溶剤に溶かした有機金属材料をスピンコート法によって、下部電極を形成したウエハー上に塗布し、酸素中アニールによって結晶化させる方法である。この方法では、固相内で結晶化が起こるために、結晶化に必要な温度は非常に高く、金属酸化物誘電体膜がPZTの場合、十分な強誘電体特性を示す結晶化温度は600℃であり、BSTの場合、充分な高誘電体特性を示す結晶化温度は650℃である。このときの結晶の配向性も不揃いであるといった欠点を有する。さらに、ゾルゲル法は大口径ウエハーに対応するのが難しく、また、段差被覆性が悪く、デバイスの高集積化には向かない。
【0005】
次にスパッタ法は、ターゲットとして、成膜するセラミックスの焼結体を用い、Ar+O2プラズマを用いた反応性スパッタによって、電極を形成したウエハー上に成膜し、その後、酸素中アニールによって結晶化を行う方法である。ターゲットを大口径化することによって均一性が得られ、プラズマ投入パワーを上げることによって十分な成膜速度が得られる。しかし、スパッタ法においても、結晶化に高温を要するといった欠点があり、金属酸化物誘電体膜がPZTの場合、十分な強誘電体特性を示す結晶化温度は600℃であり、BSTの場合、充分な高誘電体特性を示す結晶化温度は650℃である。さらに、スパッタ法では組成が、ターゲットの組成によってほとんど決まってしまうために、組成を変化させるにはターゲットの交換が必要であり、工程的に不利である。
【0006】
次にCVD法は、原料をガスの状態で加熱した基板を配した容器に輸送し、成膜するものである。CVD法は、大口径ウエハーにおける均一性および表面段差に対する被覆性に優れ、ULSIに応用する場合の量産化技術として有望であると考えられる。セラミックスの構成元素である金属はBa、Sr、Bi、Pb、Ti、Zr、Ta、Laなどで、適当な水素化物、塩化物が少なく、気相成長法には有機金属が用いられる。しかし、これらの有機金属は蒸気圧が低く、室温では固体もしくは液体のものが多く、キャリアガスを使った輸送方法が用いられている。
【0007】
しかしながら、このような方法をとる場合、キャリアガス中の有機金属材料ガス流量を定量化し、かつ正確に流量を制御することが困難であるといった欠点がある。すなわち、キャリアガス中には、原料槽の温度で決定される飽和蒸気圧以上の有機金属原料ガスが含まれ、この流量はキャリアガス流量だけでなく、原料固体の表面積、恒温槽の温度等に依存するためである。また、ジャパン・ジャーナル・オブ・アプライド・フィジックス32巻4175ページ(Jpn. J.Appl.Phys.Vol.32(1993)P.4175)に掲載の、この成膜方法を用いたPTO(チタン酸鉛:PbTiO3)の成膜についての記述によれば、PTOの成膜温度は570℃とやはり非常に高温であり、また、配向性も揃っていないといった欠点を有する。
【0008】
これまでの強誘電体メモリーおよびDRAMの形成においては、上記のような成膜方法が用いられているが、酸素雰囲気中で600℃程度以上の高温加熱が不可欠であり、また配向性の制御を行うことも困難であった。
【0009】
半導体装置の構造的な側面について説明すると、強誘電体容量および高誘電体容量を機能させるためには、選択トランジスタの拡散層に容量のどちらか一方の電極を電気的に接続する必要がある。従来、DRAMにおいては、選択トランジスタの一方の拡散層に接続されたポリシリコンを容量の一方の電極とし、該ポリシリコンの表面に容量の絶縁膜としてSiO2膜やSi34膜等を形成し、容量とする構造が一般的である。しかしながら、セラミック薄膜は酸化物であるため、ポリシリコンの表面に直接形成しようとするとポリシリコンが酸化されるため、良好な薄膜を形成することができない。そのため、1995シンポジウム・オン・ブイエルエスアイ・ダイジェスト・オブ・テクニカル・ペーパーズ(1995 Symposium on VLSI Technology Digest of technical Papers)pp.123ではAl等からなるメタルの局所配線により、容量上部電極と拡散層とを接続するセル構造が述べられている。また、インターナショナル・エレクトロン・デバイス・ミーテイング・テクニカルダイジェスト(International electrondevices meeting technical digest)1994, p.843には、ポリシリコン上にTiNバリアメタルを用いてPZT容量を形成する技術が述べられている。DRAMについては、例えば、インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト(International electron devices meeting technical digest)1994, p.831には、ポリシリコンプラグ上に形成されたRuO2/TiN下部電極上にSTO(チタン酸ストロンチウム:SrTiO3)薄膜を成膜し、容量を形成する技術が述べられている。
【0010】
さらに、特開平11−317500号公報には、従来の様に容量を局所配線またはポリシリコンプラグ等で拡散層と接続するメモリセル構造に対して、多層メタル配線の形成と同時に形成されたビアとメタル配線を積層した構造からなるプラグによって、容量と拡散層を接続するメモリセル構造が述べられている。
【0011】
【発明が解決しようとする課題】
ところで、ペロブスカイト型結晶は図14に示すように、2つのa軸(a軸、b軸ということもある)とc軸を有しているが、強誘電性が発現する分極方向はc軸であり、a軸方向には分極は起きない。。c軸の膜面に対して垂直方向成分によって強誘電性が発現する。従って膜中におけるa軸配向、c軸配向のそれぞれの多結晶グレインの存在比が、強誘電体膜の強誘電特性に大きな影響を与え、c軸配向したグレインの割合が多いほど、自発分極量が多い。
【0012】
特開平2000−58526号公報には、有機金属材料ガスと酸化ガスを別の導入口から真空容器内に導入し、真空容器内の全圧が1×10-2Torr以下で金属酸化物誘電体膜を成膜する方法が記載されている。この方法によれば、基板温度450℃以下の低温で薄膜化しても特性劣化の少ない結晶性の良い膜が得られるので、下層にアルミニウム配線やトランジスタを形成した後の基板上に強誘電体容量を形成できる。
【0013】
しかしながら、特開平2000−58526号公報に記載されたPZT膜でも、ペロブスカイト型結晶のa軸配向、c軸配向のグレイン存在比の制御ができていない問題があった。
【0014】
本発明は、このような問題点に鑑みてなされたものであり、膜中のa軸配向、c軸配向比を制御し、強誘電特性に優れた金属酸化物誘電体膜を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明は、ABO3で表されるペロブスカイト型結晶を有する金属酸化物誘電体膜において、膜中に含まれるA元素とB元素の組成比が、下記(式1−1)を満たし、膜中に含まれるA元素の酸化物の量が下記(式1−2)を満たすことを特徴とする金属酸化物誘電体膜に関する。
【0016】
1<[A]/[B]≦1.1 (式1−1)
式中、[A]/[B]は、金属酸化物誘電体膜中における、A元素のB元素に対する組成比(原子比)を表す。
【0017】
(IAO/IABO3)<10-2 (式1−2)
式中、IAO、IABO3は、それぞれ、上記金属酸化物誘電体膜のX線回折スペクトルにおいて、A元素の酸化物の(111)ピーク強度、金属酸化物誘電体の(100)ピーク強度を表す。
【0018】
上記金属酸化物誘電体膜がPZT膜である場合は、膜中に含まれるPb、ZrおよびTiの組成が、下記(式2−1)を満たし、膜中に含まれるPbOの量が下記(式2−2)を満たす。
【0019】
1<[Pb]/([Zr]+[Ti])≦1.1 (式2−1)
式中、[Pb]/([Zr]+[Ti])は、PZT膜中における、ZrとTiの合計に対するPbの組成比(原子比)を表す。
(I PbO /I PZT )<10 -2 (式2−2)
式中、I PbO 、I PZT は、それぞれ、PZT膜のX線回折スペクトルにおいて、PbOの(111)ピーク強度、PZTの(100)ピーク強度を表す。
【0020】
また、上記A元素とB元素の組成比は、
1.02≦[A]/[B]≦1.1 (式1−1b)
を満たすことが好ましい。
【0021】
また、本発明によれば、上記金属酸化物誘電体膜の製造方法であって、真空容器内に配した基板を加熱しながら、有機金属材料ガスと酸化ガスを別の導入口から前記真空容器内に導入することにより、上記金属酸化物誘電体膜を熱CVDで成膜する金属酸化物誘電体膜の製造方法が提供される
【0022】
その際、前記真空容器内の全圧が、1×10-2Torr以下であることが好ましい。さらに、前記成膜時の基板温度が450℃以下であることが好ましい。
【0023】
前記酸化ガスとしては、特に二酸化窒素ガスを含むことが好ましい。
【0024】
【発明の実施の形態】
本発明者は、金属酸化物誘電体膜中のc軸配向/a軸配向比を制御することを検討した結果、ABO3で表されるペロブスカイト型結晶のA元素とB元素の組成比([A]/[B])を、化学量論比より大きくすることにより、c軸配向のグレインを増加させることができることを見出して本発明に至ったものである。
【0025】
即ち、特開平2000−58526号公報に記載されているように、A元素とB元素の組成比が、化学量論比にあっているとき([A]/[B]=1)は、金属酸化物誘電体の結晶はa軸配向性が強いので、得られる自発分極の大きさには限界がある。本発明では、A元素とB元素の組成比([A]/[B])を1より大きくするに従い、大きな自発分極が得られる。しかしながら、A元素とB元素の組成比([A]/[B])を大きくしすぎると、リーク電流が大きくなり実用性が低下するので、一般的には、次式(式1−1)
1<[A]/[B]≦1.1 (式1−1)
を満たす範囲が好ましい。
【0026】
また、A元素とB元素の組成比([A]/[B])を大きくしすぎると、A元素がペロブスカイト型結晶の中に取り込まれ切れずに、A元素の単独の酸化物の結晶が生成するようになる。A元素の酸化物の存在は、リーク電流が大きくなる具体的な理由であると共に、疲労特性(サイクル特性)の劣化の原因にもなる。従って、金属酸化物誘電体膜中のA元素の酸化物は少ない方が好ましい。A元素酸化物の量は、金属酸化物誘電体膜のX線回折スペクトルに現れるA元素酸化物のピーク強度を指標とすることが可能である。即ち、A元素の酸化物(AO)の(111)ピーク強度IAOと、金属酸化物誘電体(ABO3)の(100)ピーク強度IABO3との比が次式(式1−2)を満たす条件であれば、A元素酸化物(AO)の量が問題にならない程度である。
【0027】
(IAO/IABO3)<10-2 (式1−2)
ここで、金属酸化物誘電体(ABO3)の(100)ピーク強度IABO3には、a軸配向とc軸配向の両方のピークを含む。
【0028】
また、c軸配向グレインの割合がより明確に現れるには、さらに、
1.02≦[A]/[B]
を満たすことが好ましく、さらに好ましくは、
1.03≦[A]/[B]
である。また、疲労特性およびリーク特性を考慮すると、特に
[A]/[B]≦1.05
が好ましい。従って、
1.03≦[A]/[B]≦1.05
の範囲が総合的なバランスから最も好ましい。
【0029】
本発明において、ABO3で表される強誘電性を有するペロブスカイト型結晶金属酸化物誘電体としては、PZT〔Pb(Zr,Ti)O3〕、PTO〔PbTiO3〕、PLT〔(Pb,La)TiO3〕、PLZT〔(Pb,La)(Zr,Ti)O3〕、PNbT〔(Pb,Nb)TiO3〕、PNbZT〔(Pb,Nb)(Zr,Ti)O3〕、およびこれらの金属酸化物中にZrが含まれる場合にはZrをHf、MnまたはNiの少なくとも1種によって置き換えた金属酸化物等をあげることができる。
【0030】
この中でも、A元素としてPbを含むものが好ましく、特にPZT、PTO、PLT、PLZT、PNbT、PNbZT、この中でも特に、PZT、PTO、PLZTが好ましく、PZTが最も好ましい。
【0031】
そこで、PZTの場合を具体的に説明すると、膜中においてA元素であるPbの組成が、B元素であるZrとTiの組成の合計に対する比が、下記(式2−1)を満たし、膜中に含まれるPbOの量が下記(式2−2)を満たすことが必要である。
【0032】
1<[Pb]/([Zr]+[Ti])≦1.1 (式2−1)
ここで、[Pb]/([Zr]+[Ti])は、PZT膜中における、ZrとTiの合計に対するPbの組成比を表す。
【0033】
(IPbO/IPZT)<10-2 (式2−2)
ここで、IPbO、IPZTは、それぞれ、PZT膜のX線回折スペクトルにおいて、PbOの(111)ピーク強度、PZTの(100)ピーク強度を表す。この場合、PZTの(100)ピーク強度には、a軸配向、b軸配向の両方のピークが含まれる。尚、PZT膜の場合の好ましい組成比は、前述のABO3一般の場合と同じである。
【0034】
〔成膜実験結果〕
次に、PZT膜中の[Pb]/([Zr]+[Ti])を実際に変化させて、その膜の物性を調べた結果を説明する。
【0035】
基板は6インチのシリコンウエハーを用いて、300℃高温スパッタによってPt(100nm)/SiO2構造の下地金属層を形成した。原料ガスはビスジピバロイルメタナート鉛(Pb(DPM)2)、Zr原料にジルコニウムブトキシド(Zr(OtBu)4)、Ti原料にチタンイソポロポキシド(Ti(OiPr)4)、酸化剤にはNO2を用いた。キャリアガスは使用しないで、ガス流量はすべてマスフローコントローラによって制御した。成長中の圧力は5×10-3Torr(7×10-1Pa)とした。
【0036】
まず、成膜条件は、基板温度を430℃とし、はじめにNO2を流量3.6SCCM、Pb(DPM)2を流量0.18SCCM、Ti(OiPr)4を流量0.47SCCMで30秒間供給し、3〜5nmのアイランド状PTO核(初期核)を形成した。その後、原料ガス供給条件を変更し、Pb(DPM)2以外は、Zr(OtBu)4流量0.26SCCM、Ti(OiPr)4流量0.38SCCM、NO2流量3.6SCCMとして、1200秒間成膜して膜厚250nmのPZT膜を得た。その際に、Pb(DPM)2の流量を0.27〜0.35SCCMの範囲で変更してPb組成の異なるサンプルを作製した。この成膜条件では、B元素の[Zr]/[Ti]は、0.65である。
【0037】
上部電極はIr/IrO2とし、上部電極加工後、450℃10分の酸素中回復アニールを行った。
【0038】
次に、得られたPZT膜のX線回折スペクトル、分極のヒステリシス特性を図1〜図3に示す。即ち、Pb流量を増加したときの、X線回折スペクトルの結果を(a−1)〜(a−9)に、対応する分極のヒステリシス特性を(b−1)〜(b−8)に示す。図中「Pb=」は、Pb原料の流量を表し、Pbの過剰は、[Pb]/([Zr]+[Ti])の値の1からのずれを%で表したもので、例えばPb1%過剰、Pb4%過剰とは、それぞれ[Pb]/([Zr]+[Ti])が1.01、1.04であることを表す。
【0039】
また、膜中のPb、ZrおよびTi組成は、標準サンプルを用いて検量線を作成し蛍光X線分析法にて分析した。
【0040】
まず、図1〜図3の(a−1)〜(a−9)のX線回折スペクトルから得られたPZTは完全な(100)、(001)配向性を示し他方位のグレインは形成されていない。図1(a−1)等のX線回折スペクトルにおけるPZT(100)のピークには、(100)面と(001)面の両方、即ちa軸、c軸の両方が区別できずに一緒に含まれている。一方、スペクトルの高角側では、a軸とc軸が、それぞれ(200)と(002)のピークとして区別できる。
【0041】
図1(a−1)では、PZT(002)のピークは、PZT(200)の肩に現れているが、Pb原料の流量を増やして、膜中のPb組成比が過剰になってくると、図1(a−3)、図2(a−5)等で明らかなように、PZT(002)のピークが次第に明確に現れ、c軸配向のグレインが多くなってきているのがわかる。
【0042】
一方、(b−1)から(b−8)まで示すように、c軸配向のグレインが多くなるに従い、自発分極の値(2Pr:反転と非反転電荷の差)は増加していく。
【0043】
図4は、図1〜図3の結果をまとめたグラフであり、横軸にPb原料の流量をとり、自発分極(2Pr:縦軸左目盛)と、c軸/a軸のX線回折ピーク比(縦軸右目盛)をプロットしたものである。この図から、Pb原料の流量を増やすとc軸配向のグレインの割合が増え、自発分極も増大するが、流量を多くし過ぎるとリーク電流が大きくなるために自発分極は再び減少してくる。
【0044】
即ち、Pbの流量を増やして膜中のPb組成の増大しすぎると、図3(a−8)で顕著に見られるように、PbOの結晶に基づくピークが出現してくる。PbOが増えてくるとリーク電流が多くなる。そこで、X線スペクトルで見て、PbOの割合が、
(IPbO/IPZT)<10-2 (式2−2)
を満たす範囲であると、許容できる程度にPbOが少ないといえる。ここで、IPbOはPbOの(111)ピーク強度、IPZTはPZTの(100)ピーク強度である。PZTの(100)ピークには、前述のようにa軸、c軸の両方が含まれる。
【0045】
以上の結果は、[Zr]/[Ti]=0.65となるような条件で成膜した場合であるが、[Zr]/[Ti]比に関わらず(式2−1)、(式2−2)を満たすときに、自発分極が大きく、またリーク電流の少ないPZT膜が得られる。図5、図6、図7に、それぞれ[Zr]/[Ti]=0.5の場合、[Zr]/[Ti]=0.75の場合、[Zr]/[Ti]=0.9の場合の結果を示す。
【0046】
以上の結果を総合すると、本発明では[Pb]/([Zr]+[Ti])が、1.03〜1.05の範囲が最も好ましい。そのときのPZT膜の疲労特性、I−V特性を測定した結果を図8に示す。この試験に用いたサンプルの分極のヒステリシスは、図8(a)に示すような結果で、大きな自発分極値(2Pr値)が得られている。図8(b)は疲労特性の測定結果であり、白丸は反転成分、黒丸は非反転成分を示し、両者の差が自発分極を示す。108サイクル後でも、自発分極の値の変化がなく、疲労特性にも優れている。また、図8(c)は、I−V特性を測定した結果であるが、リーク電流は観察されない。
【0047】
Pbの組成が化学量論以上でしかもPbOの結晶が目立って析出しない範囲は、Pb原料の流量を変更して調整することができるが、Pb原料の流量の範囲は、他の原料ガスの流量、全圧、基板温度、その他の条件によっても異なる。
【0048】
図9は、B元素における比[Ti]/([Zr]+[Ti])が、図9の縦軸右目盛で示すように0.67([Zr]/[Ti]=0.5)程度になるような条件で成膜したときのPb組成比[Pb]/([Zr]+[Ti])を調べたものである。具体的には、最初に3〜5nmのアイランド状PTO核(初期核)を形成した後に、Zr(OtBu)4流量0.26SCCM、Ti(OiPr)4流量0.38SCCM、NO2流量3.6SCCMとして1200秒間、膜厚200nmに成膜したものである。そして、そのときのPb(DPM)2の流量を0.20〜0.36SCCMの範囲で変更してPb組成の異なるサンプルを作製した。それ以外の条件は、図1から図3で示したPZT膜の成膜と同一とした。
【0049】
この成膜方法のように、1×10-2Torr(1.3Pa)以下程度の低圧にて気相成長を行うと、Pb原料の流量の少ないほうから、Pb組成が化学量論比以下で結晶性のPZTが得られないアモルファス領域、Pb原料の流量を変化させても膜中のPb組成比の変化の少ない自己整合領域、PbO結晶が析出し急激にPb組成が増加するPbO析出領域が出現する。本発明者の検討では、自己整合領域における変化(傾き)は、例えばNO2ガス流量を変えるなど成膜条件によって、水平(化学量論比に一致)からある程度変えることができることがわかった。
【0050】
この実験で採用した成膜条件では、図9から判るように、Pb原料の流量が0.23SCCMから0.31SCCMの範囲で、緩やかにPb組成比が上昇している自己整合領域が得られた。即ち、Pb組成比の緩やかな傾きが得られるような条件を用いて、その範囲でPb原料の流量を調整することで、Pb組成比を本発明の趣旨に適合させることができる。
【0051】
また、本発明の金属酸化物誘電体膜を成膜する全体のプロセスとしては、例えば、すでに例にとって説明しているような成膜初期の第1の成膜条件と、その後の成膜における第2の成膜条件とが異なる成長方法が好ましい。即ち、従来のような下地金属上に同一の条件で成膜を行う成長方法に対して、ペロブスカイト型結晶構造の初期核形成または初期層形成を行う第一の成膜条件と、その後に、形成された初期核上にペロブスカイト型結晶構造の膜成長を行う第二の成膜条件とで成膜条件を変え、それぞれ最適な条件を選んで成膜することが好ましい。このような条件下で成膜することにより、配向性、結晶性、反転疲労ともに優れた薄膜を形成することが可能となる。ここで初期核とは、すでに説明しているように、結晶核がアイランド状態で存在している状態であり、また、初期層とは、初期核が集まって連続層となった状態である。いずれの場合も、適当な条件で成膜することにより、良好な結晶核を含むものである。
【0052】
このような成膜方法として、例えば、(a)第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスのすべてを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層の上にさらにペロブスカイト型結晶構造の膜成長を行う方法、および(b)第一の成膜条件で、金属酸化物誘電体の原料となる有機金属材料ガスの一部のみを用いて、前記導電性材料上にペロブスカイト型結晶構造の初期核または初期層の形成を行い、第二の成膜条件で、この初期核または初期層上にさらにペロブスカイト型結晶構造の膜成長を行う方法を挙げることができる。このような方法は、いずれも特開平2000−58525号公報に記載されている。そして、本発明の金属酸化物誘電体膜は、第二の成膜条件において、Pb組成が過剰になるような条件を選ぶことによって成膜することができる。
【0053】
【実施例】
次に、本発明のPZT膜を実際のデバイスに適用した例を示す。
【0054】
<デバイス例1>
次に、本発明のPZT膜を、メモリーセルに適用したデバイス例1を図10を用いて説明する。先ず、ウエット酸化によりシリコン基板に酸化膜を形成した。その後、ボロン、リン等の不純物をイオン注入し、n型及びp型のウェルを形成した。この後、ゲート及び拡散層を以下のように形成した。まず、ゲート酸化膜601をウエット酸化によって形成した後、ゲートとなるポリシリコン602を成膜し、エッチングした。このポリシリコン膜上にシリコン酸化膜を成膜した後、エッチングし、側壁酸化膜603を形成した。次に、ボロン、砒素等の不純物をイオン注入し、n型及びp型の拡散層を形成した。さらに、この上にTi膜を成膜した後、シリコンと反応させ、未反応のTiをエッチングにより除去することにより、Tiシリサイドをゲート604及び拡散層605に形成した。以上の過程により、図10(A)に示すように、分離用酸化膜606によって分離されたn型及びp型のMOS型トランジスタをシリコン基板上に形成した。
【0055】
次にコンタクト及び下部電極を図10(B)に示すように形成した。先ず、第一層間絶縁膜607としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜(BPSG)を成膜した後、CMP法により平坦化した。次に、コンタクトをエッチングにより開口した後、n型及びp型それぞれの拡散層に対して不純物を注入し、750℃で10秒の熱処理を行った。この後、バリアメタルとしてTi及びTiNを成膜した。この上にタングステンをCVD法により成膜した後、CMPによりタングステンのプラグ608を形成した。タングステンのプラグは、タングステンのCVD後、エッチバックによって形成しても良い。この上に、容量下部電極層として、Ti膜609及びTiN膜610を連続してスパッタし、その上に100nmのPt膜611を形成した。
【0056】
次に、強誘電体容量を図10(C)に示すように形成した。本発明の方法を使用してPZTを100nm形成した。原料には、ビスジピバロイルメタナート鉛(Pb(DPM)2)、チタンイソポロポキシド(Ti(OiPr)4)、ジルコニウムブトキシド(Zr(OtBu)4)を用い、酸化剤としてNO2を用いた。成膜条件は、基板温度を430℃とし、はじめに、NO2を流量3.6SCCM、Pb(DPM)2を流量0.18SCCM、Zr(OtBu)4を流量0SCCM、Ti(OiPr)4を流量0.47SCCMで、30秒間気相成長させた。次に、成膜条件を変更し、NO2を流量0.36SCCM、Pb(DPM)2を流量0.29SCCM、Zr(OtBu)4を流量0.26SCCM、Ti(OiPr)4を流量0.38SCCMで、600秒間供給し、PZT612の金属酸化物誘電体膜を得た。
【0057】
この時の成長中の真空容器内のガスの全圧は、5×10-3Torrとした。この時の成長膜厚は100nmであった。IrO2613及びIr614をスパッタリング法により成膜し、容量上部電極層を形成した後、ドライエッチングによって、容量上部電極層、金属酸化物誘電体膜、容量下部電極層をパターニングにより分離し、PZT容量とした。
【0058】
この上に容量上部電極を図10(D)に示すように形成した。第二層間絶縁膜615としてシリコン酸化膜をプラズマCVD法により形成した後、容量上部コンタクト及びプレート線コンタクトをエッチングにより開口した。第二メタル配線616としてWSi、TiN、AlCu、TiNをこの順にスパッタして成膜した後、エッチングにより加工した。この上に、パッシベーション膜617としてシリコン酸化膜及びSiON膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【0059】
図10では、容量下部電極、PZT膜、IrO2/Ir容量上部電極を形成してから、ドライエッチング法によって容量を分離する方法について示したが、図11に示すように、先に、容量下部電極すなわちPt/TiN/Tiをドライエッチングによって分離した後、PZTの成膜を行い、IrO2/Ir上部電極を形成して、上部電極を分離しても良い。この方法を用いると、ドライエッチングを行う膜が薄く、より微細なパターンが形成できる。また、PZTの側面がドライエッチング中にプラズマにさらされないので、PZT膜中へ欠陥が導入されることもない。以下に図10及び図11に示す方法で作成した容量の電気特性を示す。
【0060】
1μm角のPZT容量を5000個並列接続し、その特性を測定したところ、反転と非反転電荷の差として20μC/cm2以上の値が得られ、良好な誘電特性を示した。また、疲労特性も良好で、リーク電流も少なく、保持特性も優れていた。また、ゲート長0.26μmのトランジスタにおける特性を評価したところ、p型、n型ともにしきい値Vtのばらつきはウエハー全面で10%以下であり、良好であった。さらに、0.4μm角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定したところ、コンタクト1個当たりの抵抗は10Ωcm以下であり良好であった。
【0061】
<デバイス例2>
次に、本発明のPZT膜をメモリーセルに適用したデバイス例2を図12に示す。タングステンのプラグの作製までは、メモリーセルの第1の実施形態と同等に作製し、この上に、Ti、TiNを成膜した。スパッタ法によりAlCuを成膜し、ドライエッチング法により第一のアルミ配線618を形成した。以上の過程により、図12(A)に示すようにn型及びp型のMOS型トランジスタ上に第一のアルミ配線を形成した。
【0062】
次にビア及び第二のアルミ配線を図12(B)に示すように形成した。先ず、第二層間絶縁膜619としてシリコン酸化膜又はボロン等の不純物を含んだシリコン酸化膜(BPSG)を成膜した後、CMP法により平坦化した。次に、ビアホールをエッチングにより開口した後、バリアメタルとしてTi及びTiNを成膜した。この上にタングステンをCVD法により成膜した後、CMPによりタングステンのプラグ620を形成した。タングステンのプラグは、タングステンのCVD後、エッチバックによって形成しても良い。この上に、Ti及びTiNをスパッタ法により形成し、ドライエッチング法により第二のアルミ配線621を形成し第三層間絶縁膜622としてシリコン酸化膜またはボロン等の不純物を含んだシリコン酸化膜(BPSG)を成膜した後、CMP法により平坦化した。次にビアホールをエッチングにより開口した後、バリアメタルとしてTi及びTiNを成膜した。この上にタングステンをCVD法により成膜した後、CMP法によりタングステンのプラグ623を形成した。タングステンのプラグは、タングステンのCVD後、エッチバックによって形成しても良い。このアルミ配線、層間膜、ビア形成を繰り返すことによって、所望の数の配線層を形成することができる。最後のタングステンプラグ上に、Ti膜624、TiN膜625を連続してスパッタし、その上に100nmのPt膜626を形成し、容量下部電極を形成した。
【0063】
次に、強誘電体容量を図13(C)に示すように、PZTを膜厚100nmに形成した。原料には、ビスジピバロイルメタナート鉛(Pb(DPM)2)、チタンイソポロポキシド(Ti(OiPr)4)、ジルコニウムブトキシド(Zr(OtBu)4)を用い、酸化剤としてNO2を用いた。
【0064】
成膜条件は、基板温度を430℃とし、はじめに、NO2を流量3.6SCCM、Pb(DPM)2を流量0.18SCCM、Zr(OtBu)4を流量0SCCM、Ti(OiPr)4を流量0.47SCCMで、30秒間気相成長させた。次に、成膜条件を変更し、NO2を流量0.36SCCM、Pb(DPM)2を流量0.29SCCM、Zr(OtBu)4を流量0.26SCCM、Ti(OiPr)4を流量0.38SCCMで、600秒間供給し、PZT627の金属酸化物誘電体膜を得た。
【0065】
この時の成長中の真空容器内のガスの全圧は、5×10-3Torrとした。この時の成長膜厚は100nmであった。IrO2628及びIr629をスパッタリング法により成膜し、容量上部電極層を形成した後、ドライエッチングによって、容量上部電極層、金属酸化物誘電体膜、容量下部電極層をパターニングにより分離し、PZT容量とした。
【0066】
この上に上部電極を図13(D)に示すように形成した。第四層間絶縁膜630としてシリコン酸化膜をプラズマCVD法により形成した後、容量上部コンタクト及びプレート線コンタクトをエッチングにより開口した。第三メタル配線631としてWSi、TiN、AlCu、TiNをこの順にスパッタして成膜した後、エッチングにより加工した。この上に、パッシベーション膜632としてシリコン酸化膜及びSiON膜を形成した後、配線パッド部を開口し、電気特性の評価を行った。
【0067】
下部にアルミ配線がある場合にも、図11に示した場合と同様に、先に容量下部電極すなわちPt/TiN/Tiをドライエッチングにより分離した後、PZTの成膜を行い、IrO2/Ir容量上部電極を形成して、容量上部電極を分離しても良い。この方法を用いると、ドライエッチングを行う膜が薄く、より微細なパターンが形成できる。また、PZTの側面がドライエッチング中にプラズマにさらされないので、PZT膜中に欠陥が導入されることもない。
【0068】
このデバイス例2で製造したメモリーセルを、デバイス例1で製造したメモリーセル同様に電気特性の評価を行った。
【0069】
その結果、反転と非反転電荷の差として20μC/cm2以上の値が得られ、良好な誘電特性を示し、疲労特性も良好で、リーク電流も少なく、保持特性も良好であった。また、ゲート長0.26μmのトランジスタにおける特性を評価は、p型、n型ともにしきい値Vtのばらつきはウエハー全面で10%以下であり、良好であった。さらに、0.4μm角の容量下部コンタクトの抵抗を、コンタクト・チェーンにより測定した結果、コンタクト1個当たりの抵抗は10Ωcm以下であり良好であった。
【0070】
デバイス例1および2とも、タングステンを用いたコンタクトについて述べたが、同様にポリシリコンを用いたコンタクトにおいても、強誘電体容量特性、トランジスタ特性、コンタクト抵抗ともに良好であった。
【0071】
【発明の効果】
本発明によれば、膜中のa軸配向、c軸配向比を制御し、自発分極の値が大きく、しかもリーク電流の少ない強誘電特性に優れた金属酸化物誘電体膜を提供することができる。
【図面の簡単な説明】
【図1】Pb原料の流量を変更したときのX線回折スペクトル、および分極のヒステリシス特性(横軸:電圧、縦軸:単位面積当たりの電荷)を示す図である。
【図2】Pb原料の流量を変更したときのX線回折スペクトル、および分極のヒステリシス特性を示す図である。
【図3】Pb原料の流量を変更したときのX線回折スペクトル、および分極のヒステリシス特性を示す図である。
【図4】Pb原料の流量を変えてPZTを成膜したときの、得られた膜の自発分極(2Pr)の値、およびc軸、a軸配向比を示す図である。
【図5】[Zr]/[Ti]=0.5の条件のときのPb過剰量と、そのときの分極のヒステリシス特性を測定した結果を示すグラフである。
【図6】[Zr]/[Ti]=0.75の条件のときのPb過剰量と、そのときの分極のヒステリシス特性を測定した結果を示すグラフである。
【図7】[Zr]/[Ti]=0.9の条件のときのPb過剰量と、そのときの分極のヒステリシス特性を測定した結果を示すグラフである。
【図8】Pb過剰量が1.03〜1.05の範囲における分極のヒステリシス特性、疲労特性、リーク特性を示すグラフである。
【図9】Pb原料の流量と、[Pb]/([Zr]+[Ti])組成比の関係、[Ti]/([Zr]+[Ti])組成比の関係を示すグラフである。
【図10】本発明のPZT膜を適用したデバイス例の製造工程を示す図である。
【図11】本発明のPZT膜を適用したデバイス例の製造工程を示す図である。
【図12】本発明のPZT膜を適用したデバイス例の製造工程を示す図である。
【図13】本発明のPZT膜を適用したデバイス例の製造工程を示す図である。
【図14】ペロブスカイト型の結晶構造を示す図である。
【符号の説明】
601 ゲート酸化膜
602 ゲートポリシリコン
603 側壁酸化物
604 Tiシリサイドのゲート
605 Tiシリサイドの拡散層
606 分離酸化膜
607 第一層間絶縁膜
608 タングステンプラグ
609 Ti層
610 TiN層
611 Pt層
612 PZT膜
613 IrO2
614 Ir層
615 第二層間絶縁膜
616 第二メタル配線
617 パッシベーション膜
618 第一のアルミ配線
619 第二層間絶縁膜
620 タングステンプラグ
621 第二のアルミ配線
622 第三層間絶縁膜
623 タングステンプラグ
624 Ti層
625 TiN層
626 Pt層
627 PZT膜
628 IrO2
629 Ir層
630 第四層間絶縁膜
631 第三メタル配線
632 パッシベーション膜

Claims (7)

  1. ABO3で表されるペロブスカイト型結晶を有する金属酸化物誘電体膜において、
    膜中に含まれるA元素とB元素の組成比が、下記(式1−1)を満たし、膜中に含まれるA元素の酸化物の量が下記(式1−2)を満たすことを特徴とする金属酸化物誘電体膜。
    1<[A]/[B]≦1.1 (式1−1)
    (式中、[A]/[B]は、金属酸化物誘電体膜中における、A元素のB元素に対する組成比(原子比)を表す。)
    (IAO/IABO3)<10-2 (式1−2)
    (式中、IAO、IABO3は、それぞれ、金属酸化物誘電体膜のX線回折スペクトルにおいて、A元素の酸化物の(111)ピーク強度、金属酸化物誘電体の(100)ピーク強度を表す。)
  2. 前記金属酸化物誘電体膜がPZT膜であって、
    膜中に含まれるPb、ZrおよびTiの組成が、下記(式2−1)を満たし、膜中に含まれるPbOの量が下記(式2−2)を満たす請求項1記載の金属酸化物誘電体膜。
    1<[Pb]/([Zr]+[Ti])≦1.1 (式2−1)
    (式中、[Pb]/([Zr]+[Ti])は、PZT膜中における、ZrとTiの合計に対するPbの組成比(原子比)を表す。)
    (IPbO/IPZT)<10-2 (式2−2)
    (式中、IPbO、IPZTは、それぞれ、PZT膜のX線回折スペクトルにおいて、PbOの(111)ピーク強度、PZTの(100)ピーク強度を表す。)
  3. 前記A元素とB元素の組成比が、
    1.02≦[A]/[B]≦1.1 (式1−1b)
    を満たすことを特徴とする請求項1記載の金属酸化物誘電体膜。
  4. 請求項1からのいずれか1項に記載の金属酸化物誘電体膜の製造方法であって、
    真空容器内に配した基板を加熱しながら、有機金属材料ガスと酸化ガスを別の導入口から前記真空容器内に導入することにより、前記金属酸化物誘電体膜を熱CVDで成膜する金属酸化物誘電体膜の製造方法
  5. 前記真空容器内の全圧が、1×10 -2 Torr以下であることを特徴とする請求項4記載の金属酸化物誘電体膜の製造方法
  6. 前記成膜時の基板温度が450℃以下であることを特徴とする請求項4または5記載の金属酸化物誘電体膜の製造方法
  7. 前記酸化ガスが二酸化窒素ガスを含むことを特徴とする請求項4から6のいずれか1項に記載の金属酸化物誘電体膜の製造方法
JP2000260823A 2000-08-30 2000-08-30 金属酸化物誘電体膜及びその製造方法 Expired - Fee Related JP3952124B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000260823A JP3952124B2 (ja) 2000-08-30 2000-08-30 金属酸化物誘電体膜及びその製造方法
US09/940,473 US6573211B2 (en) 2000-08-30 2001-08-29 Metal oxide dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260823A JP3952124B2 (ja) 2000-08-30 2000-08-30 金属酸化物誘電体膜及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002076292A JP2002076292A (ja) 2002-03-15
JP3952124B2 true JP3952124B2 (ja) 2007-08-01

Family

ID=18748770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260823A Expired - Fee Related JP3952124B2 (ja) 2000-08-30 2000-08-30 金属酸化物誘電体膜及びその製造方法

Country Status (2)

Country Link
US (1) US6573211B2 (ja)
JP (1) JP3952124B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449253B1 (ko) * 2002-07-16 2004-09-18 주식회사 하이닉스반도체 커패시터 제조방법
JP4256670B2 (ja) * 2002-12-10 2009-04-22 富士通株式会社 容量素子、半導体装置およびその製造方法
JP2005251843A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp 半導体装置、その製造方法及び記憶装置
DE102004024494B4 (de) * 2004-05-16 2019-10-17 Dürr Dental SE Medizinische Kamera
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20200099406A (ko) 2019-02-14 2020-08-24 삼성전자주식회사 단결정 재료 및 그 제조 방법, 적층체, 세라믹 전자 부품 및 장치
KR102868047B1 (ko) 2019-10-10 2025-10-01 삼성전자주식회사 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
JP3269528B2 (ja) 1998-03-04 2002-03-25 日本電気株式会社 容量素子を有する半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6573211B2 (en) 2003-06-03
JP2002076292A (ja) 2002-03-15
US20020025453A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
US5851841A (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
US6232167B1 (en) Method of producing a ferroelectric thin film coated substrate
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US6713797B1 (en) Textured Bi-based oxide ceramic films
US20060270148A1 (en) Novel high-k dielectric materials and processes for manufacturing them
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JPH10313097A (ja) 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP3800294B2 (ja) 半導体装置およびその製造方法
JP3952124B2 (ja) 金属酸化物誘電体膜及びその製造方法
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
KR100433465B1 (ko) 금속산화물유전체막의 기상성장방법 및 금속산화물유전체재료의 기상성장을 위한 장치
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JPH07263775A (ja) 強誘電体薄膜と基体との複合構造体
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP3353835B2 (ja) 金属酸化物誘電体膜の気相成長方法
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
JP2002530888A (ja) テクスチャ化されたBiを基にした酸化セラミック膜
JP2002270787A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040930

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees