JP3962011B2

JP3962011B2 - 増幅回路

Info

Publication number: JP3962011B2
Application number: JP2003416846A
Authority: JP
Inventors: 類伊藤; 哲朗板倉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-12-15
Filing date: 2003-12-15
Publication date: 2007-08-22
Anticipated expiration: 2023-12-15
Also published as: JP2005176229A

Description

本発明は、増幅回路、特に、連続時間系フィルタに用いる低電圧駆動の増幅回路に関する。

増幅回路では回路動作の安定性を保障するために位相補償手段を設けることが必要である。この安定動作を補償する位相補償方法として、回路構成の反転増幅回路の入力と出力の間にキャパシタを接続し、キャパシタをミラー容量として動作させて位相補償を行う手段が用いられている（特許文献１参照）。しかしながら、このような方法では、フィルタのように連続時間で使用し、使用する周波数と利得が決定されるような回路に増幅回路を使用する場合には、所望の周波数と利得を増幅回路に与えるために余分なマージンを取る必要がある。そのような余分なマージンを設けると消費電流が増加してしまうことになる。
特開平１１−１７４６６号

上記従来の増幅回路においては、ミラー容量により位相補償をおこなっているため、所望の周波数と利得を増幅回路に与えるために余分なマージンを取る必要があるという問題点があった。

本発明は、フィルタのように連続時間で使用し、使用する周波数と利得が決定されているような回路に増幅回路を使用する場合には、必要なだけの周波数と利得を持つ増幅回路を提供することを目的とする。

本発明の一局面は、第１及び第２の正極入力端と正極出力端とを夫々有し、この第２の正極入力端が互いに接続された２入力１出力の第１及び第２の非反転増幅回路と、第１及び第２の負極出力端と正極入力端とを夫々有し、この第２の負極出力端が互いに接続され且つ前記第１及び第２の非反転増幅回路の第２の正極入力端に接続された１入力２出力の第１及び第２の反転増幅回路とを備え、前記第１の非反転増幅回路の正極出力端と前記第１の反転増幅回路の正極入力端とが接続され、前記第２の非反転増幅回路の正極出力端と前記第２の反転増幅回路の正極入力端とが接続された２段増幅回路と；第１及び第２の正極入力端と第１及び第２の負極出力端を夫々有し、この第２の正極入力端及び第２の負極出力端が互いに接続され且つ前記第１及び第２の反転増幅回路の第２の負極出力端に接続された２入力２出力の第３及び第４の反転増幅回路から構成される１段増幅回路と；を備え、前記第３の反転増幅回路の第１の正極入力端と接続された前記第１の非反転増幅回路の第１の正極入力端及び、前記第４の反転増幅回路の第１の正極入力端と接続された前記第２の非反転増幅回路の第１の正極入力端とで一対の入力端を構成し、前記第３の反転増幅回路の第２の負極出力端と接続された前記第１の反転増幅回路の第１の負極出力端及び、前記第４の反転増幅回路の第２の負極出力端と接続された前記第２の反転増幅回路の第１の負極出力端とで一対の出力端を構成することを特徴とする増幅回路を提供する。

低周波では非反転増幅回路と反転増幅回路によって構成される利得の高い２段増幅回路が主として動作し、ユニティゲイン周波数付近となる高周波ではもう一つの反転増幅回路によって構成される１段増幅回路が主として動作するように構成することにより、２段増幅回路に要求される帯域はミラー容量を用いた場合の２段増幅回路よりも非常に狭帯域でよいため、必要とされる消費電流を低消費にすることが可能となる。

以下、本発明の実施の形態を図面を参照して説明する。図１に本発明の第１の実施形態に係る増幅回路を示す。図１に示す増幅回路は、信号入力端子Ｖｉｎ＋、Ｖｉｎ一からそれぞれ信号が入力される２入力１出力の非反転増幅回路Ａｌｌ、Ａ１２と２入力２出力の反転増幅回路Ａ２３、Ａ２４と、非反転増幅回路Ａｌｌ、Ａ１２の出力をそれぞれ入力とする１入力２出力の反転増幅回路Ａ２１、Ａ２２とによって構成される。

２入力１出力の非反転増幅回路Ａ１１，Ａ１２は一対の入力端子Ｖｉｎ＋，Ｖｉｎ−に夫々接続される第１の正極入力端および互いに接続される第２の正極入力端を有する。１入力２出力の反転増幅回路Ａ２１，Ａ２２は、非反転増幅回路Ａ１１，Ａ１２の正極出力端に夫々接続される正極入力端および一対の出力端子Ｖｏｕｔ−，Ｖｏｕｔ＋に夫々接続される第１の負極出力端並びに非反転増幅回路（Ａ１１，Ａ１２）の第２の正極入力端のノードに接続される第２の負極出力端を夫々有する。

２入力２出力の反転増幅回路Ａ２３，Ａ２４は非反転増幅回路Ａ１１，Ａ１２の第１の正極入力端に夫々接続される第１の正極入力端および出力端子Ｖｏｕｔ−，Ｖｏｕｔ＋に夫々接続される第１の負極出力端並びに非反転増幅回路Ａ１１，Ａ１２の第２の正極入力端のノードに接続される第２の正極入力端および第２の負極出力端を有する。

非反転増幅回路Ａ１１，Ａ１２と反転増幅回路Ａ２１，Ａ２２は２段増幅回路１１を構成し、反転増幅回路Ａ２３，Ａ２４は１段増幅回路１２を構成する。反転増幅回路Ａ２１、Ａ２２、Ａ２３、Ａ２４の出力端は非反転増幅回路Ａｌｌ、Ａ１２および反転増幅回路Ａ２３、Ａ２４のもう一方の入力に接続される。

本発明の実施形態を適用した増幅回路の周波数特性の例が図２に示されている。図１のように構成された増幅回路によると、低周波（＜ｆｌ）では非反転増幅回路Ａｌｌ、Ａ１２と反転増幅回路Ａ２１、Ａ２２によって構成される利得(gain)の高い２段増幅回路１１が支配的に動作し、２段増幅回路１１の周波数特性と反転増幅回路Ａ２３、Ａ２４によって構成される１段増幅回路１２の周波数特性が交わる周波数：ｆｌより高周波（＞ｆ１）では１段増幅回路１２が支配的に動作する。

増幅回路全体のユニティゲイン周波数付近では１段増幅回路１２が支配的に動作しているため周波数特性上の極は１つとなり、位相補償がなされ、回路動作は安定する。また、２段増幅回路１１の同相の動作点を決定するフィードバック、即ち増幅回路Ａ２１、Ａ２２の出力から増幅回路Ａｌｌ、Ａ１２の入力へのフィードバックと１段増幅回路１２の同相の動作点を決定するフィードバック、即ち増幅回路Ａ２３、Ａ２４の出力からその入力へのフィードバックとが共有される。これにより、２段増幅回路１１と１段増幅回路１２のどちらが主として動作した場合でも同相の動作点が変化しない。

図３は、ミラー容量を用いた従来の増幅回路の周波数特性を示す。ここでは４５°の位相余裕を仮定したミラー容量を用いる位相補償（Miller compensation）の場合が示されている。この場合においては、最大で得られる帯域は位相補償を行っていない状態の２段増幅回路の帯域と等しい帯域までが限界である。同様の帯域を２段増幅回路と１段増幅回路とを並列に構成した増幅回路で実現した場合、１段増幅回路がミラー容量を用いた場合の増幅回路と同様の帯域を持つように設計され、２段増幅回路は２番目の極のあとに１段増幅回路の周波数特性と交わる周波数を持つように設計される。この場合、２段増幅回路に要求される帯域はミラー容量を用いた場合の２段増幅回路の帯域よりも非常に狭くてよい。２段増幅回路が狭帯域でよいため、必要とされる消費電流を低くすることが可能となる。

このことをより詳細に説明する。図４は本発明による位相補償手段を行った場合の周波数特性の一例を示し、従来のミラー容量による位相補償手段の周波数特性と比較をして示している。

図４では、２段増幅回路(2-stage amplifier circuit)１１と１段増幅回路(1-stage amplifier circuit)１２の周波数特性の交わる点を１０ｄＢで交わるように設計がされているものとしている。この場合、本実施形態の２段増幅回路１１と１段増幅回路１２が交わる点の周波数(frequency)をｆ１とし、ミラー容量を用いる場合の２段増幅回路１１の１０ｄＢの周波数をｆ２とし、ミラー容量を用いた位相補償を行った場合の帯域（ミラー容量を用いる場合の２段増幅回路単体の帯域）をｆ３とすると、ｆｌ＝ｆ３／３．２、ｆ２＝ｆ３／１．８という関係が成り立つ。この時、周波数ｆｌとｆ２の関係から本実施形態を用いた場合の２段増幅回路１１に要求される帯域とミラー容量を用いた場合の２段増幅回路に要求される帯域とを比較すると、本実施形態の増幅回路は、ミラー容量を用いた場合２段増幅回路の帯域よりも１．８分の１の帯域の２段増幅回路を用いればよいことになる。

増幅回路にＭＯＳトランジスタを使用する場合、帯域ｆと消費電流１との間にはｆ∝√Ｉという関係式が成り立つ。このため、本実施形態の２段増幅回路１１はミラー容量を用いた従来の増幅回路の２段増幅回路１１よりも３．２分の１の消費電流となる。

本実施形態の場合は、２段増幅回路１１に並列に１段増幅回路１２が設けられているが、この１段増幅回路１２が単純に２段増幅回路１１の半分の電流で構成されるとすると、本発明の増幅回路全体での消費電流は従来のミラー容量を用いた場合の消費電流のおよそ半分とすることができる。

図４に示す周波数特性には、２極１ゼロ補償(2-pole 1-zero compensation)、２段増幅回路(2-stage amplifier circuit)、１段増幅回路(1-stage amplifier circuit)の特性が示されている。２段増幅回路１１のユニティゲイン周波数：ｆ２と１段増幅回路１２のユニティゲイン周波数：ｆ３はｆ３＞ｆ２の関係となる。本実施形態の増幅回路がこのよう関係に構成されることによって、２段増幅回路１１と１段増幅回路１２の周波数特性の交わる周波数：ｆ１が増幅回路全体の周波数特性のユニティゲイン周波数よりも低い周波数になるので、位相補償がなされ、増幅回路が安定に動作することが可能となる。

図５は、本実施形態による位相補償を行った増幅回路の周波数特性の一例を示す。これによると、２段増幅回路１１の２番目に周波数の低い極の周波数：ｆ４が１段増幅回路１２の１番周波数の低い極の周波数：ｆ５よりも高い周波数に設定されている。

図６は、本実施形態による位相補償を行った増幅回路の周波数特性の他の例を示す。この例では、周波数ｆ４が周波数ｆ５よりも低い周波数に設定されている。図６のような周波数ｆ５の方が周波数ｆ４よりも高い周波数にした周波数特性であっても、位相補償を行うことは可能ではある。しかしながら、図６のような周波数特性を持つ増幅回路で周波数ｆ６にカットオフがあるような低域通過フィルタを構成した場合には、通常カットオフ付近で増幅回路の利得は４０ｄＢ以上が必要となる。図６で示すように、２段増幅回路１１により周波数ｆ６で４０ｄＢが取れているとすると、それ以上の高い周波数では増幅回路全体として利得が４０ｄＢ以上である必要はなく、１段増幅回路１２についても位相補償を行うために必要なだけの帯域、利得があればよい。この場合、図６に斜線で示す帯域が１段増幅回路１２において余分な帯域となる。従って、低消費電力を考えた場合、図５のような周波数特性とすることが望ましい。

図７は、図１に示す増幅回路で使用される非反転増幅回路と反転増幅回路を全て１入力１出力の反転増幅器で構成した回路例を示している。図７（ａ）は２入力１出力の非反転増幅回路Ａ１１，Ａ１２の構成を示している。これによると、非反転増幅回路Ａ１１，Ａ１２の各々は、一対の入力端子Ｖｉｎ＋，Ｖｉｎ−の一方に接続される正極入力端を有する１入力１出力の第１の反転増幅器Ａ３１と、非反転増幅回路Ａ１１，Ａ１２の第２の正極入力端のノードに接続される第２の反転増幅器Ａ３２と、反転増幅器Ａ３１，Ａ３２の負極出力端に接続される正極入力端およびこの正極入力端に接続される負極出力端を有する反転増幅器Ａ３３と、反転増幅器Ａ３３の負極出力端に接続される正極入力端および反転増幅回路Ａ２１，Ａ２２の対応する一方の正極入力端に接続される負極出力端を有する反転増幅器Ａ３４により構成される。

図７（ｂ）は１入力２出力の反転増幅回路Ａ２１，Ａ２２の構成を示している。これによると、反転増幅回路Ａ２１，Ａ２２の各々は、非反転増幅回路Ａ１１，Ａ１２の対応する一方の正極出力端に接続される正極入力端並びに出力端子Ｖｏｕｔ−，Ｖｏｕｔ＋の対応する一方に接続される負極出力端および非反転増幅回路Ａ１１，Ａ１２の第２の正極入力端のノードに接続される負極出力端を夫々有する一対の非反転増幅器Ａ３５，Ａ３６により構成される。

図７（ｃ）は２入力２出力の反転増幅回路Ａ２１，Ａ２２の構成を示している。これによると、反転増幅回路Ａ２３，Ａ２４の各々は、非反転増幅回路Ａ１１，Ａ１２の対応する一方の第１の正極入力端に接続される正極入力端を夫々有する一対の非反転増幅器Ａ３７，Ａ３８および非反転増幅回路Ａ１１，Ａ１２の第２の正極入力端のノードに接続される正極入力端を夫々有する一対の非反転増幅器Ａ３９，Ａ４０とにより構成される。非反転増幅器Ａ３７，Ａ３８の負極出力端は非反転増幅器Ａ３９，Ａ４０の負極出力端に夫々接続され、出力端子の対応する一方および非反転増幅回路Ａ１１，Ａ１２の第２の正極入力端のノードに夫々接続される。

上記のように構成することによって、１入力１出力の複数の反転増幅回路を使用した単純な回路構成で、第１の実施形態に係る増幅回路を構成することが可能となる。

図８は、図７に示す１入力１出力の反転増幅器をＭＯＳトランジスタによって構成した回路を示している。この回路によると、電圧Ｖ_ＤＤとＶ_ＳＳとの間にＮＭＯＳトランジスタとＰＭＯＳトランジスタが直列に接続され、ＰＭＯＳトランジスタのゲートにバイアスＶｂｉａｓ１が供給される。ＮＭＯＳトランジスタのゲートが入力ＩＮとなり、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとのドレインのノードが出力ＯＵＴとなる。

図７に示す反転増幅器Ａ３５〜Ａ４０の各々を図８に示すトランジスタ回路により構成し、図１に示すような増幅回路を構成した場合、増幅回路の出力を構成する反転増幅回路が広い動作範囲を持つため、増幅回路は低電源電圧の条件下でも広いダイナミックレンジを持つことが可能となる。

図９は、図７に示す１入力１出力の反転増幅器をＭＯＳトランジスタにより構成した他の例を示している。これによると、２個のＮＭＯＳトランジスタおよび２個のＰＭＯＳトランジスタが電圧Ｖ_ＤＤとＶ_ＳＳとの間に直列に接続される。２個のＰＭＯＳトランジスタにはバイアスＶｂｉａｓ１，Ｖｂｉａｓ２が夫々供給され、一方のＮＭＯＳトランジスタにバイアスＶｂｉａｓ３が供給される。他方のＮＭＯＳトランジスタのゲートが入力ＩＮとなり、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとのドレインのノードが出力ＯＵＴとなる。

図９の反転増幅器を図７に示す反転増幅器Ａ３４に適用して、図１に示す増幅回路を構成した場合、ＭＯＳトランジスタがカスコード構成となっているため増幅回路の利得を大きくすることができる。この場合、非反転増幅回路は２段増幅回路１１の初段であるため、非反転増幅回路に要求されるダイナミックレンジは増幅回路のダイナミックレンジから２段目の反転増幅回路の利得で割った狭い範囲となる。したがって図９のカスコード構成とした反転増幅回路でも必要なダイナミックレンジを満たすことが可能となる。

図１０は、上述した実施形態の増幅回路を用いた受信機の回路構成を示している。この受信機によると、アンテナＡＮＴが受信信号を増幅する低雑音増幅器ＬＮＡの入力端に接続され、低雑音増幅器ＬＮＡの出力端は増幅信号を表面弾性波フィルタ処理する表面弾性波フィルタＲＦ−ＳＡＷを介して一対の直交復調器ＱＤＥＭの入力端に接続される。直交復調器ＱＤＥＭは電圧制御発振器ＶＣＯからのローカル信号を用いて受信信号を復調する。直交復調器ＱＤＥＭからの復調信号は各々が図１に示す増幅回路によって構成される一対の低域フィルタＬＰＦに入力される。これら低域フィルタＬＰＦの出力信号が一対の可変利得増幅器ＶＧＡによって増幅され、受信出力信号が出力される。

上記構成の受信機によると、本発明に従った増幅回路が低域フィルタに使用されることにより受信機は低消費電力化が実現できる。

本発明の一実施形態に従った増幅回路の回路図を示す。本発明による位相補償によって得られる増幅回路の周波数特性の一例を示す。ミラー容量による位相補償によって得られる従来の増幅回路の周波数特性を示す。本発明による位相補償によって得られる増幅回路の周波数特性の他の例を示す。本発明による位相補償によって得られる増幅回路の周波数特性の他の例を示す。本発明による位相補償によって得られる増幅回路の周波数特性の他の例を示す。第１の実施形態に使用される非反転増幅回路と反転増幅回路の具体的構成例を示す。１入力１出力の反転増幅器を構成するＭＯＳトランジスタ回路の一例を示す。１入力１出力の反転増幅器を構成するＭＯＳトランジスタ回路の他の例を示す。本発明の実施形態の増幅回路を用いた受信機の回路構成を示す。

符号の説明

Ｖｉｎ＋…正極の電圧入力端子、Ｖｉｎ−…負極の電圧入力端子、Ｖｏｕｔ＋…正極の電圧出力端子、Ｖｏｕｔ−…負極の電圧出力端子、Ａｌｌ，Ａ１２…２入力１出力の非反転増幅回路、Ａ２１，Ａ２２…１入力２出力の反転増幅回路、Ａ２３，Ａ２４…２入力２出力の反転増幅回路Ａ３１〜Ａ４０…１入力１出力の反転増幅回路、Ｖｂｉａｓ１〜３…バイアス電圧、ＬＮＡ…低雑音増幅器、ＲＦ−ＳＡＷ…表面弾性波フィルタ、ＱＤＥＭ…直交復調器、ＶＣＯ…電圧制御発振器、ＬＰＦ…低域フィルタ、ＶＧＡ…可変利得増幅器

Claims

第１及び第２の正極入力端と正極出力端とを夫々有し、この第２の正極入力端が互いに接続された２入力１出力の第１及び第２の非反転増幅回路と；第１及び第２の負極出力端と正極入力端とを夫々有し、この第２の負極出力端が互いに接続され且つ前記第１及び第２の非反転増幅回路の第２の正極入力端に接続された１入力２出力の第１及び第２の反転増幅回路と；を備え、前記第１の非反転増幅回路の正極出力端と前記第１の反転増幅回路の正極入力端とが接続され、前記第２の非反転増幅回路の正極出力端と前記第２の反転増幅回路の正極入力端とが接続された２段増幅回路と：
第１及び第２の正極入力端と第１及び第２の負極出力端を夫々有し、この第２の正極入力端及び第２の負極出力端が互いに接続され且つ前記第１及び第２の反転増幅回路の第２の負極出力端に接続された２入力２出力の第３及び第４の反転増幅回路から構成される１段増幅回路と：を備え、
前記第１及び第２反転増幅回路の出力から前記第１及び第２の非反転増幅回路の入力へのフィードバックと前記第３及び第４の反転増幅回路の出力からその入力へのフィードバックとを共有し、
前記第３の反転増幅回路の第１の正極入力端と接続された前記第１の非反転増幅回路の第１の正極入力端及び、前記第４の反転増幅回路の第１の正極入力端と接続された前記第２の非反転増幅回路の第１の正極入力端とで一対の入力端を構成し、
前記第３の反転増幅回路の第２の負極出力端と接続された前記第１の反転増幅回路の第１の負極出力端及び、前記第４の反転増幅回路の第２の負極出力端と接続された前記第２の反転増幅回路の第１の負極出力端とで一対の出力端を構成することを特徴とする増幅回路。
前記２段増幅回路のユニティゲイン周波数は前記１段増幅回路のユニティゲイン周波数よりも低く、前記１段増幅回路の利得はｌ００よりも低いことを特徴とする請求項１記載の増幅回路。
前記第２段増幅回路の周波数特性は前記第１、第２の非反転増幅回路における１番目の極の周波数とこの１番目の極の周波数より低い前記第１、第２の反転増幅回路の２番目の極の周波数とを有し、前記第２段増幅回路の前記２番目の極の周波数は前記１段増幅回路の周波数特性の１番周波数の低い極の周波数よりも高いことを特徴とする請求項１または２記載の増幅回路。
前記第１、第２の非反転増幅回路の各々は、前記一対の入力端子の一方に接続される正極入力端を有する１入力１出力の第１の反転増幅器と、前記第１，第２の非反転増幅回路の前記第２の正極入力端のノードに接続される第２の反転増幅器と、前記第１、第２の反転増幅器の負極出力端に接続される正極入力端およびこの正極入力端に接続される負極出力端を有する第３の反転増幅器と、前記第３の反転増幅器の前記負極出力端に接続される正極入力端および前記第１、第２の反転増幅回路の対応する一方の正極入力端に接続される負極出力端を有する第４反転増幅器により構成される請求項１ないし３のいずれか１記載の増幅回路。
前記第１、第２の非反転増幅回路の各々の前記第４反転増幅器は、カスコード接続された第２、第３のＮＭＯＳトランジスタとカスコード接続された第２、第３のＰＭＯＳトランジスタによって構成されることを特徴とする請求項４記載の増幅回路。
前記第１、第２の反転増幅回路の各々は、前記第１，第２の非反転増幅回路の対応する一方の前記正極出力端に接続される正極入力端並びに前記出力端子の対応する一方に接続される負極出力端および前記第１，第２の非反転増幅回路の前記第２の正極入力端のノードに接続される負極出力端を夫々有する一対の非反転増幅器により構成される請求項１ないし５のいずれか１記載の増幅回路。
前記第３、第４の反転増幅回路の各々は、前記第１，第２の非反転増幅回路の対応する一方の前記第１の正極入力端に接続される正極入力端を夫々有する一対の第１の非反転増幅器および前記第１，第２非反転増幅回路の前記第２の正極入力端の前記ノードに接続される正極入力端を夫々有する一対の第２の非反転増幅器とにより構成され、前記一対の第１の非反転増幅器の負極出力端は前記一対の第２の非反転増幅器の負極出力端に夫々接続され、前記出力端子の対応する一方および前記第１，第２非反転増幅回路の前記第２の正極入力端の前記ノードに夫々接続されることを特徴とする請求項１ないし６のいずれか１記載の増幅回路。
前記第１、第２の反転増幅回路を構成する前記一対の非反転増幅器および前記第３、第４の反転増幅回路を構成する前記一対の第２の非反転増幅器並びに前記一対の第２の非反転増幅器の各々は第１のＮＭＯＳトランジスタと第１のＰＭＯＳトランジスタによって構成されることを特徴とする請求項７記載の増幅回路。
受信信号を増幅する低雑音増幅器と、低雑音増幅器の出力信号を表面弾性波フィルタ処理を行う表面弾性波フィルタと、表面弾性波フィルタの出力信号を直交復調する直交復調器と、請求項１ないし８のいずれか１に記載の増幅回路により構成され、前記直交復調器の出力信号をフィルタ処理する低域フィルタと、前記低域フィルタの出力信号を増幅する可変利得増幅器とにより構成される受信機。