Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3965148B2 - Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device - Google Patents
[go: Go Back, main page]

JP3965148B2 - Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device - Google Patents

Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device Download PDF

Info

Publication number
JP3965148B2
JP3965148B2 JP2003407811A JP2003407811A JP3965148B2 JP 3965148 B2 JP3965148 B2 JP 3965148B2 JP 2003407811 A JP2003407811 A JP 2003407811A JP 2003407811 A JP2003407811 A JP 2003407811A JP 3965148 B2 JP3965148 B2 JP 3965148B2
Authority
JP
Japan
Prior art keywords
wiring pattern
filled via
plating
wiring board
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003407811A
Other languages
Japanese (ja)
Other versions
JP2005167154A (en
Inventor
裕 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2003407811A priority Critical patent/JP3965148B2/en
Priority to US10/991,921 priority patent/US7377032B2/en
Priority to KR1020040095296A priority patent/KR100834486B1/en
Priority to TW093135626A priority patent/TWI335781B/en
Priority to CNA2004100914108A priority patent/CN1620224A/en
Publication of JP2005167154A publication Critical patent/JP2005167154A/en
Application granted granted Critical
Publication of JP3965148B2 publication Critical patent/JP3965148B2/en
Priority to US11/950,436 priority patent/US20080089046A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、IC、LSIなどの半導体チップと、コンデンサー、レジスターなどの受動部品とを1つのプリント配線基板の両面上に実装することができる電子部品実装用プリント配線基板(例えばTAB(Tape Automated Bonding)テープ、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)のような電子部品実装用フィルムキャリアテープ、FPC(Flexible Printed Circuit)およびリジッドな基板を用いたPWB(Printed Wiring Board)など)およびその製造方法、ならびに該電子部品実装用プリント配線基板を用いて形成した半導体装置に関する。   The present invention provides an electronic component mounting printed wiring board (for example, TAB (Tape Automated Bonding) that can mount a semiconductor chip such as an IC or LSI and a passive component such as a capacitor or a register on both sides of one printed wiring board. ) Tape, COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array) film carrier tape for mounting electronic components, FPC (Flexible Printed Circuit) and PWB (Printed) using rigid substrates Wiring Board) and the like, a manufacturing method thereof, and a semiconductor device formed using the printed wiring board for mounting electronic components.

電子部品をパーソナルコンピュータや携帯電話の液晶装置、プリンタ用などに実装する際に各種のプリント配線基板が使用されている。これらのプリント配線基板は、ポリイミドフィルムのようなフレキシブルな、あるいはガラスエポキシのようなリジッドな絶縁フィルムの少なくとも一方の面に導電性金属層を形成し、次いでこの導電性金属層上に感光性樹脂を塗布し、この感光性樹脂を感光することにより所望のパターンを形成し、この感光された感光樹脂をマスキング材として導電性金属層をエッチングすることにより、導電性金属からなる配線パターンを形成し、次いで、実装する電子部品と接触する端子(インナーリード)部分およびこの端子と接続し、外部と接続するための端子(アウターリード)部分を残して配線パターン上にソルダーレジストを塗布、硬化し、インナーリードおよびアウターリードに錫などのメッキを施すことにより製造されている。   Various printed wiring boards are used when electronic parts are mounted for personal computers, mobile phone liquid crystal devices, printers, and the like. These printed wiring boards form a conductive metal layer on at least one surface of a flexible insulating film such as a polyimide film or a glass epoxy, and then a photosensitive resin is formed on the conductive metal layer. The photosensitive resin is applied to form a desired pattern, and the conductive metal layer is etched using the photosensitive resin as a masking material to form a wiring pattern made of a conductive metal. Then, a solder resist is applied and cured on the wiring pattern, leaving a terminal (inner lead) part in contact with the electronic component to be mounted and a terminal (outer lead) part for connecting to the terminal, and connecting to the outside, It is manufactured by plating the inner lead and the outer lead with tin or the like.

こうして製造された電子部品実装用プリント配線基板のインナーリードに、半導体チップに形成されたバンプ電極が当接するように載置し、ボンディングツールなどを用いてバンプ電極とインナーリードとを電気的に接続することにより、プリント配線基板に電子部品を実装する。   The bump electrode formed on the semiconductor chip is placed in contact with the inner lead of the printed wiring board for mounting electronic components manufactured in this way, and the bump electrode and the inner lead are electrically connected using a bonding tool or the like. By doing so, an electronic component is mounted on the printed wiring board.

最近では、プリント配線基板上にIC、LSIのような半導体チップとともに、コンデンサー、レジスターのような受動部品などを1つのプリント配線基板上に実装した半導体装置が使用されている(例えば特許文献1を参照)。   Recently, a semiconductor device in which a passive component such as a capacitor or a register is mounted on a printed wiring board together with a semiconductor chip such as an IC or LSI on the printed wiring board is used (for example, see Patent Document 1). reference).

電子機器の小型化、軽量化に伴って電子部品の実装密度の向上が要望されているが、このような半導体装置では、実装密度を上げようとすると実装部品間の配線が交差してしまうため結線できない。こうした問題点を解決するために、例えば絶縁フィルムの両面に配線パターンを形成し、両面のパターンをビアを通じて結線して立体交差するようにした、いわゆる2メタルTABテープ、2メタルFPCのような両面プリント配線基板が使用されている。
特開2003−124601号公報
As electronic devices become smaller and lighter, there is a need to improve the mounting density of electronic components. However, in such a semiconductor device, wiring between mounting components crosses when trying to increase the mounting density. Cannot connect. In order to solve such problems, for example, both sides of a so-called two-metal TAB tape, two-metal FPC, in which wiring patterns are formed on both sides of an insulating film, and the patterns on both sides are connected through vias to form a three-dimensional intersection. A printed wiring board is used.
JP 2003-124601 A

しかし、両面プリント配線基板では、その製造工程において片面ずつ配線パターンを形成するためコストが増加する。このため、配線パターンを絶縁フィルムの片面側だけに形成し、結線の交差が避けられない実装部品については、ビアを通じて配線パターンを形成した面とは反対側の面に実装して実装密度を上げるという方法が考えられる。   However, in the double-sided printed wiring board, the cost increases because the wiring pattern is formed on each side in the manufacturing process. For this reason, the wiring pattern is formed only on one side of the insulating film, and for mounting parts where the crossing of connections is inevitable, the mounting density is increased by mounting on the surface opposite to the surface on which the wiring pattern is formed through vias. The method can be considered.

ところが、配線パターン形成のためのエッチング処理工程において、あるいは錫メッキ、金メッキなどのメッキ処理工程において、フィルドビアと絶縁フィルムとの間隙にエッ
チング液やメッキ液あるいはこれらの洗浄液が浸入し、後工程においてこの間隙から酸性のメッキ液等が滲み出したり、半導体チップのボンディングなどにおいて熱が加わるとこれらの残留液が気化膨張して小爆発が起きるといった問題が生じてしまう。
However, in an etching process for forming a wiring pattern, or in a plating process such as tin plating or gold plating, an etching solution, a plating solution, or a cleaning solution thereof enters the gap between the filled via and the insulating film. If an acidic plating solution or the like exudes from the gap or heat is applied during bonding of a semiconductor chip, the residual solution vaporizes and expands, resulting in a small explosion.

本発明は、上記した従来技術における問題点を解決するために為されたものであり、絶縁フィルムの片面に配線パターンが形成され、フィルドビアを通じて配線パターンが形成された面とは反対側の面にも電子部品を実装可能な電子部品実装用プリント配線基板を得るに際して、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液が浸入することのない電子部品実装用プリント配線基板およびその製造方法ならびに該プリント配線基板を用いて形成された半導体装置を提供することを目的としている。   The present invention has been made in order to solve the problems in the prior art described above, and a wiring pattern is formed on one side of an insulating film, and a surface opposite to the surface on which the wiring pattern is formed through filled vias. In addition, when obtaining a printed wiring board for mounting electronic components on which electronic components can be mounted, a printed wiring board for mounting electronic components in which a wet processing solution such as an etching solution or a plating solution does not enter the gap between the filled via and the insulating film, and An object of the present invention is to provide a manufacturing method thereof and a semiconductor device formed using the printed wiring board.

上記した目的を達成するために、本発明の電子部品実装用プリント配線基板は、
絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板であって、
少なくとも、前記電子部品実装用プリント配線基板が、
絶縁フィルムと、
前記絶縁フィルムの一方側面に設けられた配線パターンと、
前記フィルムと配線パターンとを貫通した孔にインプラント用導電材を充填することで、一方の露出端部が前記配線パターンと接続されるフィルドビアと、
前記フィルドビアの他方の露出端部に、予め前記フィルドビアと前記絶縁フィルムの境界をメッキレジストで覆ってから、前記フィルドビアの他方の露出端部の中央部に設けられた端子メッキ層と、
から構成されていることを特徴としている。前記端子メッキ層は、前記フィルドビアの露出端部における中央部に形成された被せメッキ層の表面に形成されていてもよい。
In order to achieve the above-described object, the printed wiring board for mounting an electronic component of the present invention is
A printed wiring board for mounting electronic components in which a wiring pattern made of a conductive metal is formed on one side of an insulating film,
At least the printed wiring board for mounting electronic components is
An insulating film;
A wiring pattern provided on one side of the insulating film;
Filled vias in which one exposed end portion is connected to the wiring pattern by filling a conductive material for implant into a hole penetrating the film and the wiring pattern;
A terminal plating layer provided at the center of the other exposed end of the filled via, after covering the boundary between the filled via and the insulating film in advance with a plating resist on the other exposed end of the filled via,
It is characterized by comprising. The terminal plating layer may be formed on a surface of a covering plating layer formed at a central portion of the exposed end portion of the filled via.

本発明の電子部品実装用プリント配線基板は、前記フィルドビアの配線パターン側の露出端部に、少なくともフィルドビアと配線パターンとの境界を覆うように被せメッキ層が形成されていることを特徴としている。   The printed wiring board for mounting electronic parts according to the present invention is characterized in that a covering plating layer is formed on the exposed end portion of the filled via on the wiring pattern side so as to cover at least the boundary between the filled via and the wiring pattern.

本発明の半導体装置は、上記の電子部品実装用プリント配線基板を用いて形成されていることを特徴としている。この半導体装置には、半導体チップおよび/または受動部品を、配線パターンが形成された面とは反対側の面にも実装することができる。   A semiconductor device according to the present invention is formed using the printed wiring board for mounting electronic components described above. In this semiconductor device, the semiconductor chip and / or the passive component can be mounted on the surface opposite to the surface on which the wiring pattern is formed.

本発明の半導体装置は、前記半導体チップおよび/または受動部品が接合された前記フィルドビアの端部における、前記端子メッキ層が形成された中央部の外周側が、少なくとも該フィルドビアと絶縁フィルムとの境界を覆うように半田で被覆されていることを特徴としている。   In the semiconductor device of the present invention, at the end of the filled via to which the semiconductor chip and / or the passive component is bonded, the outer peripheral side of the central portion where the terminal plating layer is formed has at least the boundary between the filled via and the insulating film. It is characterized by being covered with solder so as to cover.

本発明の電子部品実装用プリント配線基板の製造方法は、絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板の製造方法であって、
絶縁フィルムと、配線パターンもしくは該配線パターンを形成するための導電性金属層とを穿孔するとともにインプラント用導電材を充填してフィルドビアを形成する工程と、
前記フィルドビアの前記配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部において、少なくともフィルドビアと絶縁フィルムとの境界にメッキレジストを形成する工程と、
前記メッキレジストが形成されたフィルドビアの露出端部に端子メッキを行う工程と、
前記メッキレジストを除去する工程とを含むことを特徴としている。
The method for manufacturing a printed wiring board for mounting electronic components of the present invention is a method for manufacturing a printed wiring board for mounting electronic components in which a wiring pattern made of a conductive metal is formed on one side of an insulating film,
Drilling an insulating film and a wiring pattern or a conductive metal layer for forming the wiring pattern and filling a conductive material for implant to form a filled via; and
Forming a plating resist at least at the boundary between the filled via and the insulating film at the exposed end of the filled via opposite to the side on which the wiring pattern or conductive metal layer is formed;
Performing terminal plating on the exposed end of the filled via in which the plating resist is formed;
And a step of removing the plating resist.

本発明の電子部品実装用プリント配線基板の製造方法は、前記フィルドビアの配線パターン側もしくは導電性金属層側の露出端部に、少なくともフィルドビアと配線パターンもしくは導電性金属層との境界を覆う被せメッキを行うことを特徴としている。   In the method for manufacturing a printed wiring board for mounting electronic components according to the present invention, the exposed end of the filled via on the wiring pattern side or the conductive metal layer side covers at least the boundary between the filled via and the wiring pattern or the conductive metal layer. It is characterized by performing.

本発明の電子部品実装用プリント配線基板は、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液およびそれらの洗浄水が浸入することを防止することができるため、品質の良い半導体装置を歩留まり良く得ることができる。   The printed wiring board for mounting electronic components according to the present invention can prevent wet processing liquid such as etching liquid and plating liquid and cleaning water thereof from entering the gap between the filled via and the insulating film, so that the quality is good. A semiconductor device can be obtained with high yield.

本発明の半導体装置は、片面にのみ配線パターンが形成され、かつ両面に電子部品を実装できるため、低コストで製造可能であるとともに実装密度が高い。また、半導体チップと接続されたフィルドビアの露出端部の周縁部と絶縁フィルムとを半田で被覆することにより、インプラント材がビアから抜き出ないように補強される。   The semiconductor device of the present invention has a wiring pattern formed only on one side and can mount electronic components on both sides, so that it can be manufactured at low cost and has a high mounting density. In addition, the peripheral portion of the exposed end portion of the filled via connected to the semiconductor chip and the insulating film are covered with solder so that the implant material is reinforced so as not to be extracted from the via.

本発明の電子部品実装用プリント配線基板の製造方法によれば、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液およびそれらの洗浄水が浸入することを防止することができる。   According to the method for manufacturing a printed wiring board for mounting electronic parts of the present invention, it is possible to prevent wet processing liquids such as an etching liquid and a plating liquid and their cleaning water from entering the gap between the filled via and the insulating film. .

以下、本発明について図面を参照しながら詳細に説明する。本発明の方法により得られる電子部品実装用プリント配線基板は、TAB(Tape Automated Bonding)テープ、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)などの電子部品実装用フィルムキャリアテープ、FPC(Flexible Printed Circuit)およびリジッドな基板を用いたPWB(Printed Wiring Board)を含み、主に、1つのプリント配線基板上にIC、LSIのような半導体チップとともにコンデンサー、レジスターのような受動部品などを実装するためのものであり、長尺状、シート状あるいは板状の絶縁フィルムの片面に、導電性金属からなる配線パターンが絶縁フィルムの長手方向にあるいは幅方向にも複数形成されている。   Hereinafter, the present invention will be described in detail with reference to the drawings. The printed wiring board for mounting electronic components obtained by the method of the present invention is for mounting electronic components such as TAB (Tape Automated Bonding) tape, COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array), etc. Including film carrier tape, FPC (Flexible Printed Circuit) and PWB (Printed Wiring Board) using rigid board, mainly on one printed wiring board, IC, LSI and other semiconductor chips as well as capacitors and registers For mounting passive components, etc., multiple wiring patterns made of conductive metal are formed on one side of a long, sheet, or plate-like insulating film in the longitudinal direction or width direction of the insulating film. Has been.

図1は本発明の電子部品実装用プリント配線基板の一部を示した断面図である。このように、半導体チップ、受動部品などが実装される絶縁フィルム2の片面には配線パターン3が形成されている。電子部品実装用プリント配線基板1の所定位置には、絶縁フィルム2と配線パターン3とを貫通した孔にインプラント用導電材を充填したフィルドビア4が形成され、このフィルドビア4を通じて配線パターン3が形成された面とは反対側の面にも電子部品が実装される。6は、少なくともフィルドビア4と配線パターン3との境界を覆うように導電性金属をメッキした被せメッキ層、8はソルダーレジスト層である。   FIG. 1 is a sectional view showing a part of a printed wiring board for mounting electronic components according to the present invention. As described above, the wiring pattern 3 is formed on one surface of the insulating film 2 on which a semiconductor chip, a passive component, and the like are mounted. A filled via 4 in which a hole penetrating the insulating film 2 and the wiring pattern 3 is filled with a conductive material for implant is formed at a predetermined position of the printed wiring board 1 for mounting electronic components, and the wiring pattern 3 is formed through the filled via 4. Electronic components are also mounted on the opposite side of the surface. Reference numeral 6 denotes a covering plating layer plated with a conductive metal so as to cover at least the boundary between the filled via 4 and the wiring pattern 3, and 8 denotes a solder resist layer.

フィルドビア4の一方の露出端部は配線パターン3と電気的に接続されている。その他方の露出端部の中央部には、例えば錫メッキなどの端子メッキが施された端子メッキ層5が形成されている。この部分に半導体チップなどの端子が接続される。   One exposed end of the filled via 4 is electrically connected to the wiring pattern 3. A terminal plating layer 5 on which terminal plating such as tin plating is performed is formed at the center of the other exposed end portion. A terminal such as a semiconductor chip is connected to this portion.

本発明で使用される絶縁フィルム2は、エッチングする際に酸などと接触することから、こうした薬品に侵されない耐薬品性、および、ボンディングする際の加熱によっても変質しないような耐熱性を有していることが望ましい。この絶縁フィルム2を形成する素材の例としては、ガラスエポキシ、ビスマレイミド−トリアジン、ポリエステル、液晶ポリマー、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明では、ポリイミドからなる可撓性のフィルムを用いることが好ましい。   Since the insulating film 2 used in the present invention is in contact with an acid or the like during etching, it has chemical resistance that is not affected by such chemicals and heat resistance that does not change due to heating during bonding. It is desirable that Examples of the material forming the insulating film 2 include glass epoxy, bismaleimide-triazine, polyester, liquid crystal polymer, polyamide, and polyimide. In particular, in the present invention, it is preferable to use a flexible film made of polyimide.

このポリイミド樹脂の例としては、ピロメリット酸2無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフェニルテトラカルボン酸2無水物と芳香族ジアミンとから合成されるビフェニル骨格を有する全芳香族ポリイミドを挙げることができる。本発明で使用可能な絶縁フィルム2の厚さは、通常は12.5〜125μm、好ましくは25〜75μmである。   Examples of this polyimide resin include wholly aromatic polyimide synthesized from pyromellitic dianhydride and aromatic diamine, and wholly aromatic having biphenyl skeleton synthesized from biphenyltetracarboxylic dianhydride and aromatic diamine. Group polyimide can be mentioned. The thickness of the insulating film 2 usable in the present invention is usually 12.5 to 125 μm, preferably 25 to 75 μm.

このような絶縁フィルム2には、フィルムキャリアテープの場合、スプロケットホール、スリットなどの必要な貫通孔をパンチング装置などにより形成することができる。   In such an insulating film 2, in the case of a film carrier tape, necessary through holes such as sprocket holes and slits can be formed by a punching device or the like.

配線パターン3は、絶縁フィルム2の一方の表面に積層した導電性金属層に感光性樹脂を塗布し、この感光性樹脂を感光することにより所望のパターンを形成し、この感光された感光樹脂をマスキング材として、導電性金属層をエッチングすることにより形成される。マスキング材はアルカリ洗浄などにより除去される。また、セミアディティブ法等によってパターンを形成することもできる。このような配線パターン形成はビアに導電性金属をインプラントする前に行ってもよいし、あるいは後述するメッキレジストを形成して被せメッキを施した後に行ってもよい。   The wiring pattern 3 is formed by applying a photosensitive resin to a conductive metal layer laminated on one surface of the insulating film 2 and exposing the photosensitive resin to form a desired pattern. The masking material is formed by etching the conductive metal layer. The masking material is removed by alkali cleaning or the like. A pattern can also be formed by a semi-additive method or the like. Such wiring pattern formation may be performed before implanting a conductive metal into the via, or may be performed after forming a plating resist to be described later and performing plating.

配線パターン3は、導電性を有する金属からなり、その例としては、銅、アルミニウムなどを挙げることができる。上記の導電性金属層は、例えば電解銅箔または圧延銅箔を貼着するか、あるいは粗面化処理した絶縁フィルムの表面にスパッタリングなどにより金属蒸着層を形成した後、電解銅メッキなどにより銅を厚付けして得ることができる。配線パターン形成後には、導電性の配線の酸化防止等を目的として、配線パターン前面に無電解錫メッキを施してもよい。   The wiring pattern 3 is made of a conductive metal, and examples thereof include copper and aluminum. The conductive metal layer may be formed by, for example, depositing an electrolytic copper foil or a rolled copper foil, or forming a metal vapor deposition layer on the surface of a roughened insulating film by sputtering or the like, and then performing copper plating by electrolytic copper plating or the like. Can be obtained by thickening. After the wiring pattern is formed, electroless tin plating may be applied to the front surface of the wiring pattern for the purpose of preventing oxidation of the conductive wiring.

フィルドビア4は、例えば、ポンチが形成された上型と、このポンチに対応する位置にダイス孔が形成された下型とを備えた金型を用いてプレスにより形成することができる(特許第3250988号明細書を参照)。すなわち、図2に示したように、配線パターン3が形成された絶縁フィルム2上に(導電性金属層が絶縁フィルム2上に積層されたパターン形成前の積層体であってもよい)、銅などのインプラント用導電材からなる導電性金属シート11を重ね合わせて下型12に供給し(図2(a))、次いで上型13を下降させてポンチ13aによって導電性金属シート11と絶縁フィルム2とを打ち抜く(図2(b))。   The filled via 4 can be formed, for example, by pressing using a mold having an upper mold in which a punch is formed and a lower mold in which a die hole is formed at a position corresponding to the punch (Japanese Patent No. 3250988). See the specification). That is, as shown in FIG. 2, on the insulating film 2 on which the wiring pattern 3 is formed (or a laminate before forming a pattern in which the conductive metal layer is laminated on the insulating film 2), copper A conductive metal sheet 11 made of a conductive material for implants such as is superposed and supplied to the lower mold 12 (FIG. 2A), and then the upper mold 13 is lowered and the conductive metal sheet 11 and the insulating film are punched by the punch 13a. 2 is punched out (FIG. 2B).

この際、上型13のストロークはポンチ13aの下端が導電性金属シート11の下面とほぼ一致するまで下降し、それ以上は下降しないで導電性シート11のみを貫通するように制御される。これにより、絶縁フィルム2はポンチ13aによって下方に押された導電性シート11の小片によって打ち抜かれ、打ち抜き孔が形成されると同時にこの小片が打ち抜き孔に位置し、フィルドビア4が形成される。次いで上型13を上昇させ、導電性金属シート11が取り外される。なお、絶縁フィルム2と配線パターン3(導電性金属層)を事前にポンチで打ち抜いておき、次いで導電性シート11を重ね合わせ、その空いたビアに導電性シート11の小片をポンチで打ち抜き充填することもできる。   At this time, the stroke of the upper mold 13 is controlled so that the lower end of the punch 13 a is lowered until it substantially coincides with the lower surface of the conductive metal sheet 11, and is not further lowered and penetrates only the conductive sheet 11. As a result, the insulating film 2 is punched out by a small piece of the conductive sheet 11 pushed downward by the punch 13a, and a punched hole is formed. At the same time, the small piece is positioned in the punched hole, and the filled via 4 is formed. Next, the upper mold 13 is raised and the conductive metal sheet 11 is removed. The insulating film 2 and the wiring pattern 3 (conductive metal layer) are punched in advance, and then the conductive sheet 11 is overlaid, and a small piece of the conductive sheet 11 is punched and filled in the vacant via. You can also.

フィルドビア4は、上記のような金型で絶縁フィルム2を打ち抜いて貫通孔を形成し、次いで、この貫通孔に対応する開口部を有するメタルマスクとスキージとを用いたスクリーン印刷法により、導電性ペーストを貫通孔に押し込むことによっても形成することができる。また、銅箔面上に形成した円錐状等の突起を絶縁フィルム2に貫通させることによっても形成することができる。   The filled via 4 is formed by punching the insulating film 2 with a mold as described above to form a through hole, and then conductively by screen printing using a metal mask having an opening corresponding to the through hole and a squeegee. It can also be formed by pushing the paste into the through hole. It can also be formed by penetrating the insulating film 2 with a conical protrusion formed on the copper foil surface.

このようなフィルドビア4の断面方向の幅は、通常は20〜2000μm、好ましくは70〜1000μmであり、さらに好ましくは80〜200μmである。また、フィルドビアの水平方向の断面形状は任意であり、例えば丸、楕円、四角および六角等の角形状などのいずれであってもよい。   The width of the filled via 4 in the cross-sectional direction is usually 20 to 2000 μm, preferably 70 to 1000 μm, and more preferably 80 to 200 μm. Moreover, the horizontal cross-sectional shape of the filled via is arbitrary, and may be any of a square shape such as a circle, an ellipse, a square, and a hexagon.

フィルドビアにおける配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部には、錫メッキ、金メッキなどの端子メッキが施されるが、この際に使用される錫メッキ液、金メッキ液などのメッキ液がフィルドビアと絶縁フィルムとの間隙に浸入し
たり、あるいはエッチング液などの他の酸性の湿式処理液が浸入することを防止するために、図3〜5に示したようにフィルドビア4と絶縁フィルム2との境界にメッキレジスト7を形成する。
The exposed end of the filled via opposite to the side on which the wiring pattern or conductive metal layer is formed is subjected to terminal plating such as tin plating or gold plating. In order to prevent a plating solution such as a solution from entering the gap between the filled via and the insulating film or other acidic wet processing solution such as an etching solution, as shown in FIGS. A plating resist 7 is formed at the boundary between 4 and the insulating film 2.

メッキレジスト7は、スクリーン印刷などの方法により所定位置に塗布され、メッキ液などがフィルドビア4と絶縁フィルム2との間隙に浸入することを防止するために、少なくともフィルドビア4と絶縁フィルム2との境界を覆うように、且つ端子メッキのためにフィルドビア4の端部表面を一部残すように任意の形状に形成される。通常は、メッキレジスト7で囲われた内側に端子メッキのためのフィルドビア端部が露出するように形成される。例えばフィルドビア4の断面が円状である場合にはメッキレジスト7はドーナツ型に形成される。   The plating resist 7 is applied at a predetermined position by a method such as screen printing, and at least the boundary between the filled via 4 and the insulating film 2 in order to prevent the plating solution from entering the gap between the filled via 4 and the insulating film 2. And is formed in an arbitrary shape so as to leave a part of the end surface of the filled via 4 for terminal plating. Usually, it is formed so that the end of a filled via for terminal plating is exposed inside surrounded by the plating resist 7. For example, when the filled via 4 has a circular cross section, the plating resist 7 is formed in a donut shape.

メッキレジストとしては、例えばスクリーン印刷が可能な市販の各種のレジストが使用できるが、メッキ液やエッチング液等の酸性の湿式処理液およびそれらの洗浄水による処理時などに溶解しないものを選択する必要がある。メッキレジストは湿式工程が終了した後、例えば端子メッキした後に除去される。   As the plating resist, for example, various commercially available resists that can be screen-printed can be used, but it is necessary to select an acid wet processing solution such as a plating solution or an etching solution and a solution that does not dissolve during treatment with cleaning water. There is. The plating resist is removed after the wet process is completed, for example, after terminal plating.

被せメッキ層6は、配線パターン3と同種の導電性金属、例えば銅を電解メッキもしくは無電解メッキにより配線パターン3上もしくは導電性金属層の表面に形成したものであり、これによりフィルドビア4と配線パターン3もしくは導電性金属層との境界を確実に封止する。この被せメッキ層6の厚さは、通常は0.1〜20μm、好ましくは1〜6μmである。被せメッキ層6の厚さを均一にするためには、被せメッキ層6を形成後に配線パターン3を形成する手順の製造方法がよい。   The covering plating layer 6 is formed by forming a conductive metal of the same type as the wiring pattern 3, such as copper, on the wiring pattern 3 or on the surface of the conductive metal layer by electrolytic plating or electroless plating. The boundary with the pattern 3 or the conductive metal layer is surely sealed. The thickness of the overlay plating layer 6 is usually 0.1 to 20 μm, preferably 1 to 6 μm. In order to make the thickness of the covered plating layer 6 uniform, a manufacturing method of a procedure of forming the wiring pattern 3 after forming the covered plating layer 6 is preferable.

以下、本発明における電子部品実装用配線基板の製造方法の一例について工程順に説明する。最初に、前述した方法によって、絶縁フィルム2と、エッチングにより配線パターン3を形成するための導電性金属層3’とを穿孔するとともにインプラント用導電材を充填してフィルドビア4を形成する(図3)。この際、図2に示した導電性金属シート11を用いた方法によりフィルドビア4を形成する場合には、図6(a)に示したように、複数形成された各フィルドビアに対応する位置にポンチが設けられた、かしめ用ポンチ14をフィルドビア4の導電性金属層3’側の端部に打ち込むことによりこの端部を外方に押し広げるか、あるいは、図6(b)に示したように、貫通孔からやや突出したインプラント用導電材をかしめて端部にかしめ部15を形成することによって、フィルドビア4と導電性金属層3’との接続を確実にするとともに、これらの境界に錫メッキ液、金メッキ液などの湿式処理液が浸入することを防止することが好ましい。   Hereinafter, an example of a method for manufacturing an electronic component mounting wiring board according to the present invention will be described in the order of steps. First, by the method described above, the insulating film 2 and the conductive metal layer 3 ′ for forming the wiring pattern 3 are formed by etching and filled with the implant conductive material to form the filled via 4 (FIG. 3). ). At this time, when the filled via 4 is formed by the method using the conductive metal sheet 11 shown in FIG. 2, as shown in FIG. 6A, punching is performed at positions corresponding to the plurality of filled vias formed. The caulking punch 14 provided with is driven into the end portion of the filled via 4 on the side of the conductive metal layer 3 ′ to spread the end portion outward, or as shown in FIG. The conductive material for implant slightly protruding from the through hole is caulked to form the caulking portion 15 at the end portion, thereby ensuring the connection between the filled via 4 and the conductive metal layer 3 ′ and tin plating at the boundary between them. It is preferable to prevent wet processing liquids such as liquid and gold plating liquid from entering.

次いで、図3に示したように、フィルドビア4に対応する位置に孔部が形成されたメタルマスクを絶縁フィルムの上方に配置し、メタルマスク上にスキージを移動させてレジスト塗布液をフィルドビア4上に押し出す方法などによって、フィルドビア4の導電性金属層3’が形成された側とは反対側の端部に、フィルドビア4と絶縁フィルム2との境界を覆うように、且つその内側に端子メッキのためのフィルドビア端部が露出するようにメッキレジスト7を形成する。   Next, as shown in FIG. 3, a metal mask having a hole formed at a position corresponding to the filled via 4 is disposed above the insulating film, and a squeegee is moved over the metal mask so that the resist coating solution is placed on the filled via 4. The end of the filled via 4 opposite to the side where the conductive metal layer 3 ′ is formed is covered with a terminal plating so as to cover the boundary between the filled via 4 and the insulating film 2. A plating resist 7 is formed so that the end of the filled via is exposed.

メッキレジスト7を形成した後、導電性金属層3’の表面に電解銅メッキもしくは無電解銅メッキを施して被せメッキ層6を形成する。この時、配線パターン面とは反対側にあるフィルドビア端部のインプラント材露出端部にも銅がメッキされる。次いで、導電性金属層3’から配線パターンをフォトリソグラフ法により形成し、必要に応じて配線パターン全面に無電解錫メッキにより錫メッキを施す。   After forming the plating resist 7, the surface of the conductive metal layer 3 ′ is subjected to electrolytic copper plating or electroless copper plating to form a covering plating layer 6. At this time, copper is also plated on the exposed end portion of the filled material on the side opposite to the wiring pattern surface. Next, a wiring pattern is formed from the conductive metal layer 3 ′ by photolithography, and tin plating is performed on the entire surface of the wiring pattern by electroless tin plating as necessary.

なお、端子メッキ処理前には一般に、配線パターン保護のため、端子部を除いてソルダ
ーレジストが塗布、硬化される。図4に、配線パターン3上に被せメッキ層6が形成されるとともにその上にソルダーレジスト層8が形成された状態を示す。
In general, before the terminal plating process, a solder resist is applied and cured except for the terminal portion in order to protect the wiring pattern. FIG. 4 shows a state in which the covering plating layer 6 is formed on the wiring pattern 3 and the solder resist layer 8 is formed thereon.

次いで、図5に示したように、配線パターン3上のソルダーレジスト層8で覆われていない所定位置と、メッキレジスト7で囲われた内側に露出したフィルドビア4の端部表面にある被せメッキ層6上に、リード部分と半導体チップなどの端子との間で共晶物を形成するなどして安定した接合性を与える目的で、錫メッキなどの端子メッキ層5を形成する。   Next, as shown in FIG. 5, the covering plating layer on the end surface of the filled via 4 exposed inside the predetermined position not covered with the solder resist layer 8 on the wiring pattern 3 and surrounded by the plating resist 7. A terminal plating layer 5 such as tin plating is formed on 6 for the purpose of providing a stable bonding property by, for example, forming a eutectic between the lead portion and a terminal such as a semiconductor chip.

ここで形成する端子メッキ層5は、この後のボンディング工程に対応するように種々選択することができる。例えばここで形成可能なメッキの例としては、錫メッキ、金メッキ、鉛フリー半田メッキ、ニッケルメッキ、および、これらの複合メッキ層を挙げることができる。メッキ処理には、条件に応じて電解メッキ、無電解メッキのいずれを選択してもよい。ここで形成されるメッキ層の厚さは、通常は0.1〜10μm、好ましくは0.2〜7μmである。必要に応じて、錫メッキ層の表面に金バンプを形成してもよい。   The terminal plating layer 5 formed here can be variously selected so as to correspond to the subsequent bonding process. For example, examples of plating that can be formed here include tin plating, gold plating, lead-free solder plating, nickel plating, and composite plating layers thereof. For the plating treatment, either electrolytic plating or electroless plating may be selected depending on the conditions. The thickness of the plating layer formed here is usually 0.1 to 10 μm, preferably 0.2 to 7 μm. If necessary, gold bumps may be formed on the surface of the tin plating layer.

端子メッキ層5を形成した後、メッキレジスト7をアルカリ洗浄などにより除去することにより、本発明の電子部品実装用プリント配線基板が製造される。次いで配線パターン3上に半導体チップと受動部品を実装し、配線パターン3が形成された面とは反対側の面においてもメッキ処理部に半導体チップおよび受動部品の端子を接続して実装され、こうして半導体装置が製造される。   After the terminal plating layer 5 is formed, the plating resist 7 is removed by alkali cleaning or the like, whereby the printed wiring board for mounting electronic components of the present invention is manufactured. Next, the semiconductor chip and the passive component are mounted on the wiring pattern 3 and mounted on the surface opposite to the surface on which the wiring pattern 3 is formed by connecting the terminals of the semiconductor chip and the passive component to the plating portion. A semiconductor device is manufactured.

なお、図7に示したように、半導体チップ9が接合されたフィルドビア4の端部における、端子メッキ層5が形成された中央部の外周側を少なくともフィルドビア4と絶縁フィルム2との境界を覆うように半田10、好ましくは鉛フリー半田で被覆することによって、インプラント材がビアから抜き出ないように補強することができる。   As shown in FIG. 7, at the end of the filled via 4 to which the semiconductor chip 9 is bonded, the outer peripheral side of the central portion where the terminal plating layer 5 is formed covers at least the boundary between the filled via 4 and the insulating film 2. Thus, by covering with solder 10, preferably lead-free solder, the implant material can be reinforced so as not to be extracted from the via.

以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not limited to these Examples.

厚さ38μmのポリイミドフィルムにスパッタリング法でNi合金のシード層を設け、その上に厚さ8μmの銅をメッキ法により積層した二層タイプのCOF基材を、図2に示した金型を用いて、銅シートをインプラント導電材として、一方の端部がポリイミドフィルム表面の銅層と接続されるようにフィルドビア(断面幅200μm)を50箇所に形成した。   A two-layer type COF base material in which a Ni alloy seed layer is formed on a 38 μm thick polyimide film by sputtering and copper of 8 μm thickness is laminated thereon by plating is used with the mold shown in FIG. Then, filled vias (cross-sectional width 200 μm) were formed at 50 locations so that one end portion was connected to the copper layer on the polyimide film surface using the copper sheet as the implant conductive material.

レジストとして熱乾燥型メッキレジスト(商品名、MA−830、太陽インキ製造株式会社製)を用い、スクリーン印刷法によって、配線パターン面側とは反対側のフィルドビア上にその周囲のポリイミドフィルムとの境界に沿って、フィルドビアとポリイミドフィルムとの間隙を封止するように塗布し、乾燥してメッキレジストを形成した。次いで、電解銅メッキにより、フィルドビアと配線パターンとの境界を覆うように、インプラント材が埋め込まれた導電金属層(銅層)表面全面に被せ銅メッキを施すと同時に、その反対面にあるメッキレジストで囲われた内側に露出したフィルドビアの端部表面に被せ銅メッキを施した。   Using a thermal drying type plating resist (trade name, MA-830, manufactured by Taiyo Ink Manufacturing Co., Ltd.) as a resist, the boundary with the surrounding polyimide film on the filled via on the side opposite to the wiring pattern surface side by screen printing. A coating resist was formed so as to seal the gap between the filled via and the polyimide film and dried. Next, copper plating is applied to the entire surface of the conductive metal layer (copper layer) embedded with the implant material so as to cover the boundary between the filled via and the wiring pattern by electrolytic copper plating, and at the same time, a plating resist on the opposite surface A copper plating was applied to the end surface of the filled via exposed inside.

次いでこの被せ銅メッキされた導電金属層上にフォトレジストを塗布、乾燥し、パターンを形成したフォトマスクで露光し現像した後、酸性塩化銅水溶液を用いてエッチングして配線パターンを形成した。   Next, a photoresist was applied onto the copper-plated conductive metal layer, dried, exposed and developed with a photomask having a pattern formed thereon, and then etched using an acidic copper chloride aqueous solution to form a wiring pattern.

得られた配線パターンの端子部分を除いた領域にソルダーレジストを塗布、硬化した後、ホウフッ化錫、アルカンスルホン酸、次亜燐酸等を含有する無電解メッキ浴により配線パターン上の端子部およびメッキレジストで囲まれた内側のフィルドビア端部の被せ銅メッキ表面に錫メッキを施した。次いで、形成された錫メッキの周囲のメッキレジストを除去した。   After the solder resist is applied and cured in the region excluding the terminal portion of the obtained wiring pattern, the terminal portion and the plating on the wiring pattern are plated by an electroless plating bath containing tin borofluoride, alkanesulfonic acid, hypophosphorous acid, etc. Tin plating was performed on the surface of the copper plating covered at the end of the inner filled via surrounded by the resist. Next, the plating resist around the formed tin plating was removed.

このようにして製造した電子部品実装用フィルムキャリアテープをリールに巻回した状態で常温にて5日間放置した後、配線パターン形成面とは反対側の端子部分を外観検査したが、腐食痕などの異常は検出されなかった。その後、このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、これらを順次300℃に加熱したホットプレートの上に10秒間載置したが、これらのフィルムキャリアについて特に異常は検出されなかった。   The film carrier tape for mounting electronic parts manufactured in this way was left for 5 days at room temperature in a state of being wound on a reel, and then the appearance of the terminal portion opposite to the wiring pattern forming surface was inspected. No abnormalities were detected. Thereafter, 100 pieces of the film carrier were cut out from the film carrier tape and placed on a hot plate heated to 300 ° C. for 10 seconds, but no abnormality was detected in particular for these film carriers.

このように製造されたフィルムキャリアの配線パターンが形成された面側にはコンデンサーとレジスターとを実装し、それとは反対面側にある錫メッキを施したフィルドビア部にはICチップのバンプを接続し、樹脂封止して半導体装置を製造した。   Capacitors and resistors are mounted on the side of the film carrier thus formed on which the wiring pattern is formed, and IC chip bumps are connected to the filled vias on the side opposite to the plated tin. The semiconductor device was manufactured by resin sealing.

厚さ25μmのポリイミドフィルムに厚さ12μmの電解銅箔を積層した基材フィルム上にフォトレジストを塗布、乾燥し、次いでパターンを形成したフォトマスクで露光し現像した後、酸性塩化銅水溶液を用いてエッチングして配線パターンを形成した。図2に示した金型を用いて、銅シートをインプラント導電材として、一方の端部が配線パターンと接続されるようにフィルドビア(断面幅200μm)を形成した。   Photoresist is applied onto a substrate film in which a 12 μm thick electrolytic copper foil is laminated on a polyimide film with a thickness of 25 μm, dried, then exposed and developed with a photomask having a pattern formed thereon, and then an acidic copper chloride aqueous solution is used. Etching was performed to form a wiring pattern. Using the mold shown in FIG. 2, a filled via (cross-sectional width: 200 μm) was formed so that one end of the copper sheet was connected to the wiring pattern using a copper sheet as an implant conductive material.

実施例1で使用したのと同じレジストを用い、スクリーン印刷法によって、配線パターン面側とは反対側のフィルドビア上にその周囲のポリイミドフィルムとの境界に沿って、フィルドビアとポリイミドフィルムとの間隙を封止するように塗布し、乾燥してメッキレジストを形成した。次いで、電解銅メッキにより、配線パターンの表面に被せ銅メッキを施した。   Using the same resist as that used in Example 1, a gap between the filled via and the polyimide film was formed on the filled via opposite to the wiring pattern surface side by a screen printing method along the boundary with the surrounding polyimide film. It apply | coated so that it might seal, and it dried and formed the plating resist. Next, copper plating was applied to the surface of the wiring pattern by electrolytic copper plating.

次いで、配線パターンの端子部分を除いた領域にソルダーレジストを塗布、硬化した後、実施例1と同様に無電解メッキにより配線パターン上の端子部およびメッキレジストで囲まれた内側のフィルドビア端部表面に錫メッキを施した。   Next, after applying and curing a solder resist on the region excluding the terminal portion of the wiring pattern, the inner filled via end surface surrounded by the terminal portion on the wiring pattern and the plating resist by electroless plating as in Example 1 Was tin-plated.

このようにして製造した電子部品実装用フィルムキャリアテープをリールに巻回した状態で常温にて5日間放置した後、配線パターン形成面とは反対側の端子部分を外観検査したが、腐食痕などの異常は検出されなかった。その後、このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、これらを順次300℃に加熱したホットプレートの上に10秒間載置したが、これらのフィルムキャリアについて特に異常は検出されなかった。   The film carrier tape for mounting electronic parts manufactured in this way was left for 5 days at room temperature in a state of being wound on a reel, and then the appearance of the terminal portion opposite to the wiring pattern forming surface was inspected. No abnormalities were detected. Thereafter, 100 pieces of the film carrier were cut out from the film carrier tape and placed on a hot plate heated to 300 ° C. for 10 seconds, but no abnormality was detected in particular for these film carriers.

このように製造されたフィルムキャリアの配線パターンが形成された面側にはコンデンサーとレジスターとを実装し、それとは反対面側の錫メッキを施したフィルドビア部にはICチップのバンプを接続し、樹脂封止して半導体装置を製造した。
[比較例1]
メッキレジストを形成せずに錫メッキをした以外は実施例1と同様にして電子部品実装用フィルムキャリアテープを製造した。このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、実施例1と同様に外観検査を行ったところ、100個のうち4個に腐食痕が認められた。次いで、残りの96個を実施例1と同様にしてホットプレートの上に順次載置したところ、10個が水蒸気爆発と考えられる小爆発を起こした。
[比較例2]
メッキレジストを形成せずに錫メッキをした以外は実施例2と同様にして電子部品実装用フィルムキャリアテープを製造した。このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、実施例2と同様に外観検査を行ったところ、100個のうち2個に腐食痕が認められた。次いで、残りの98個を実施例2と同様にしてホットプレートの上に順次載置したところ、10個が水蒸気爆発と考えられる小爆発を起こした。
A capacitor and a resistor are mounted on the surface side where the wiring pattern of the film carrier manufactured in this way is formed, and a bump of the IC chip is connected to the filled via portion on which the tin plating on the opposite surface side is applied, A semiconductor device was manufactured by resin sealing.
[Comparative Example 1]
A film carrier tape for mounting electronic components was manufactured in the same manner as in Example 1 except that tin plating was performed without forming a plating resist. When 100 pieces of film carrier pieces were cut out from this film carrier tape and subjected to appearance inspection in the same manner as in Example 1, corrosion marks were observed in 4 out of 100 pieces. Subsequently, the remaining 96 pieces were sequentially placed on the hot plate in the same manner as in Example 1, and 10 pieces caused a small explosion that was considered to be a steam explosion.
[Comparative Example 2]
A film carrier tape for mounting electronic parts was manufactured in the same manner as in Example 2 except that tin plating was performed without forming a plating resist. When 100 pieces of film carrier pieces were cut out from the film carrier tape and subjected to appearance inspection in the same manner as in Example 2, corrosion marks were observed in 2 out of 100 pieces. Subsequently, the remaining 98 pieces were sequentially placed on the hot plate in the same manner as in Example 2, and 10 pieces caused a small explosion that was considered to be a steam explosion.

図1は、本発明の一実施形態による電子部品実装用プリント配線板の一部を示した断面図である。FIG. 1 is a sectional view showing a part of a printed wiring board for mounting electronic components according to an embodiment of the present invention. 図2は、金型を用いてフィルドビアを形成する工程を説明する図であり、図2(a)はポンチによるインプラント用導電材の充填前、図2(b)は充填後の状態を示している。2A and 2B are diagrams for explaining a process of forming a filled via using a mold. FIG. 2A shows a state before filling an implant conductive material with a punch, and FIG. 2B shows a state after filling. Yes. 図3は、絶縁フィルムおよび導電性金属層を貫通して形成したフィルドビアの 絶縁フィルム側の端部にメッキレジストを形成した状態を示した断面図である。FIG. 3 is a cross-sectional view showing a state in which a plating resist is formed on the end portion of the filled via formed through the insulating film and the conductive metal layer on the insulating film side. 図4は、図3の状態からさらに被せメッキを形成するとともに配線パターンを形成し、ソルダーレジストを塗布、硬化した状態を示した断面図である。FIG. 4 is a cross-sectional view showing a state in which a cover plating is further formed from the state of FIG. 3 and a wiring pattern is formed, and a solder resist is applied and cured. 図5は、フィルドビア端部におけるメッキレジストの内側に端子メッキを形成した状態を示した断面図である。FIG. 5 is a cross-sectional view showing a state in which terminal plating is formed inside the plating resist at the end of the filled via. 図6(a)は、かしめ用ポンチをフィルドビアの配線パターン側の端部に打ち込んだ状態を示した図、図5(b)は、フィルドビアの配線パターン側の端部にかしめ部15を形成した状態を示した図である。6A shows a state in which a caulking punch is driven into the end of the filled via wiring pattern side, and FIG. 5B shows a caulking portion 15 formed at the end of the filled via wiring pattern side. It is the figure which showed the state. 図7は、半導体チップが接合されたフィルドビアの端部に半田を被覆した状態を示した図である。FIG. 7 is a view showing a state in which solder is coated on the end portion of the filled via to which the semiconductor chip is bonded.

符号の説明Explanation of symbols

1 電子部品実装用プリント配線基板
2 絶縁フィルム
3 配線パターン
3’ 導電性金属層
4 フィルドビア
5 端子メッキ層
6 被せメッキ層
7 メッキレジスト
8 ソルダーレジスト層
9 半導体チップ
10 半田
11 導電性金属シート
12 下型
13 上型
13a ポンチ
14 かしめ用ポンチ
15 かしめ部

DESCRIPTION OF SYMBOLS 1 Printed wiring board for electronic component mounting 2 Insulation film 3 Wiring pattern 3 'Conductive metal layer 4 Filled via 5 Terminal plating layer 6 Cover plating layer 7 Plating resist 8 Solder resist layer 9 Semiconductor chip 10 Solder 11 Conductive metal sheet 12 Lower mold 13 Upper mold 13a Punch 14 Caulking punch 15 Caulking part

Claims (8)

絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板であって、  A printed wiring board for mounting electronic components in which a wiring pattern made of a conductive metal is formed on one side of an insulating film,
少なくとも、前記電子部品実装用プリント配線基板が、  At least the printed wiring board for mounting electronic components is
絶縁フィルムと、  An insulating film;
前記絶縁フィルムの一方側面に設けられた配線パターンと、  A wiring pattern provided on one side of the insulating film;
前記フィルムと配線パターンとを貫通した孔にインプラント用導電材を充填することで、一方の露出端部が前記配線パターンと接続されるフィルドビアと、  Filled vias in which one exposed end portion is connected to the wiring pattern by filling a conductive material for implant into a hole penetrating the film and the wiring pattern;
前記フィルドビアの他方の露出端部に、予め前記フィルドビアと前記絶縁フィルムの境界をメッキレジストで覆ってから、前記フィルドビアの他方の露出端部の中央部に設けられた端子メッキ層と、  A terminal plating layer provided at the center of the other exposed end of the filled via, after covering the boundary between the filled via and the insulating film in advance with a plating resist on the other exposed end of the filled via,
から構成されていることを特徴とする電子部品実装用プリント配線基板。  A printed wiring board for mounting electronic components, comprising:
前記端子メッキ層が、
前記フィルドビアの露出端部における中央部に形成された被せメッキ層の表面に形成されていることを特徴とする請求項1に記載の電子部品実装用プリント配線基板。
The terminal plating layer is
The printed wiring board for mounting electronic components according to claim 1, wherein the printed wiring board is mounted on a surface of a covering plating layer formed at a central portion of an exposed end portion of the filled via.
前記フィルドビアの配線パターン側の露出端部に、少なくともフィルドビアと配線パターンとの境界を覆うように被せメッキ層が形成されていることを特徴とする請求項2に記載の電子部品実装用プリント配線基板。   The printed wiring board for mounting an electronic component according to claim 2, wherein a covering plating layer is formed at an exposed end portion of the filled via on the wiring pattern side so as to cover at least a boundary between the filled via and the wiring pattern. . 請求項1〜3のいずれかに記載の電子部品実装用プリント配線基板を用いて形成されていることを特徴とする半導体装置。   A semiconductor device formed using the printed wiring board for mounting an electronic component according to claim 1. 半導体チップおよび/または受動部品が、
配線パターンが形成された面とは反対側の面に実装されていることを特徴とする請求項4に記載の半導体装置。
Semiconductor chips and / or passive components
The semiconductor device according to claim 4, wherein the semiconductor device is mounted on a surface opposite to the surface on which the wiring pattern is formed.
前記半導体チップおよび/または受動部品が接合された前記フィルドビアの端部における、前記端子メッキ層が形成された中央部の外周側が、
少なくとも該フィルドビアと絶縁フィルムとの境界を覆うように半田で被覆されていることを特徴とする請求項5に記載の半導体装置。
The outer peripheral side of the central portion where the terminal plating layer is formed at the end of the filled via where the semiconductor chip and / or the passive component is bonded,
6. The semiconductor device according to claim 5, wherein the semiconductor device is covered with solder so as to cover at least a boundary between the filled via and the insulating film.
絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板の製造方法であって、
絶縁フィルムと、配線パターンもしくは該配線パターンを形成するための導電性金属層とを穿孔するとともにインプラント用導電材を充填してフィルドビアを形成する工程と、
前記フィルドビアの前記配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部において、少なくともフィルドビアと絶縁フィルムとの境界にメッキレジストを形成する工程と、
前記メッキレジストが形成されたフィルドビアの露出端部に端子メッキを行う工程と、
前記メッキレジストを除去する工程とを含むことを特徴とする電子部品実装用プリント配線基板の製造方法。
A method of manufacturing a printed wiring board for mounting electronic components in which a wiring pattern made of a conductive metal is formed on one side of an insulating film,
Drilling an insulating film and a wiring pattern or a conductive metal layer for forming the wiring pattern and filling a conductive material for implant to form a filled via; and
Forming a plating resist at least at the boundary between the filled via and the insulating film at the exposed end of the filled via opposite to the side on which the wiring pattern or conductive metal layer is formed;
Performing terminal plating on the exposed end of the filled via in which the plating resist is formed;
And a step of removing the plating resist. A method of manufacturing a printed wiring board for mounting electronic components.
前記フィルドビアの配線パターン側もしくは導電性金属層側の露出端部に、
少なくともフィルドビアと配線パターンもしくは導電性金属層との境界を覆う被せメッキを行うことを特徴とする請求項7に記載の電子部品実装用プリント配線基板の製造方法。
On the exposed end of the filled via on the wiring pattern side or conductive metal layer side,
8. The method of manufacturing a printed wiring board for mounting electronic components according to claim 7, wherein covering plating is performed so as to cover at least a boundary between the filled via and the wiring pattern or the conductive metal layer.
JP2003407811A 2003-11-21 2003-12-05 Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device Expired - Fee Related JP3965148B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003407811A JP3965148B2 (en) 2003-12-05 2003-12-05 Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device
US10/991,921 US7377032B2 (en) 2003-11-21 2004-11-18 Process for producing a printed wiring board for mounting electronic components
KR1020040095296A KR100834486B1 (en) 2003-11-21 2004-11-19 Printed wiring board for mounting electronic components, and production process thereof and semiconductor device
TW093135626A TWI335781B (en) 2003-11-21 2004-11-19 Printed wiring board for mounting electronic components, and production process thereof and semiconductor device
CNA2004100914108A CN1620224A (en) 2003-11-21 2004-11-22 Printed wiring board for mounting electronic components, and production process thereof and semiconductor device
US11/950,436 US20080089046A1 (en) 2003-11-21 2007-12-05 Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407811A JP3965148B2 (en) 2003-12-05 2003-12-05 Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2005167154A JP2005167154A (en) 2005-06-23
JP3965148B2 true JP3965148B2 (en) 2007-08-29

Family

ID=34729742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407811A Expired - Fee Related JP3965148B2 (en) 2003-11-21 2003-12-05 Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device

Country Status (1)

Country Link
JP (1) JP3965148B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123425A (en) * 2005-10-26 2007-05-17 Seiko Epson Corp Wiring board manufacturing method
KR100990618B1 (en) 2008-04-15 2010-10-29 삼성전기주식회사 Printed Circuit Board with Landless Via Hole and Manufacturing Method Thereof
JP2010021400A (en) * 2008-07-11 2010-01-28 Mitsui Mining & Smelting Co Ltd Printed circuit board with excellent heat dissipation property
JP2017199854A (en) * 2016-04-28 2017-11-02 Tdk株式会社 Through wiring board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114681A (en) * 1998-10-01 2000-04-21 Ibiden Co Ltd Printed wiring board and its manufacture
JP3250988B2 (en) * 1998-10-23 2002-01-28 株式会社鈴木 Method for producing resin sheet having filled vias
JP2002344102A (en) * 2001-05-17 2002-11-29 Shindo Denshi Kogyo Kk Flexible circuit board and its manufacturing method
JP3850262B2 (en) * 2001-10-25 2006-11-29 イビデン株式会社 Semiconductor chip
JP2003332716A (en) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing wiring board

Also Published As

Publication number Publication date
JP2005167154A (en) 2005-06-23

Similar Documents

Publication Publication Date Title
US20080089046A1 (en) Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same
CN102124826B (en) Method for manufacturing printed wiring board and printed wiring board
KR20070057990A (en) Manufacturing method of multilayer printed wiring board and multilayer printed wiring board
US20150027750A1 (en) Wiring board
TWI449485B (en) Printed circuit board and method for manufacturing the same
US20080185711A1 (en) Semiconductor package substrate
US20120152606A1 (en) Printed wiring board
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
US8186043B2 (en) Method of manufacturing a circuit board
JP2012074487A (en) Method of manufacturing semiconductor package
JP3965148B2 (en) Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device
JP3854265B2 (en) Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device
TWI429348B (en) Multi-layer pcb modules with lateral conductive pads and fabrication methods thereof
JP5942514B2 (en) Semiconductor package manufacturing method and semiconductor package
JP3829660B2 (en) Printed circuit board mounting structure and method for manufacturing printed circuit board mounting structure
JP4863076B2 (en) Wiring board and manufacturing method thereof
KR100951574B1 (en) Solder Forming Method for Coreless Package Substrate
TWI594675B (en) Printed circuit board and method for manufacturing same
KR20140027070A (en) Method of manufacturing a surface mounted device and corresponding surface mounted device
KR101154352B1 (en) Imbeded printed circuit board member and manufacturing method the same and imbeded printed circuit board using the same
TWI461134B (en) Carrier structure and manufacturing method thereof
KR101197783B1 (en) Embedded PCB and Manufacturing method of the same
KR101197782B1 (en) Embedded PCB and Manufacturing method of the same
KR20090121163A (en) Metal core package substrate and manufacturing method thereof
JP2001274204A (en) 2-metal substrate and BGA structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees