JP3967544B2 - Ｍｉｍキャパシタ - Google Patents
Ｍｉｍキャパシタ Download PDFInfo
- Publication number
- JP3967544B2 JP3967544B2 JP2000368693A JP2000368693A JP3967544B2 JP 3967544 B2 JP3967544 B2 JP 3967544B2 JP 2000368693 A JP2000368693 A JP 2000368693A JP 2000368693 A JP2000368693 A JP 2000368693A JP 3967544 B2 JP3967544 B2 JP 3967544B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- insulating film
- mim capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
- H10D84/813—Combinations of field-effect devices and capacitor only
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＭ（Metal-Insulator-Metal）キャパシタに関する。
【０００２】
【従来の技術】
近年、例えば、ＲＦアナログデバイスとＣＭＯＳロジックデバイスをワンチップ内に形成することが検討されている。ＲＦアナログデバイスは、抵抗、コイル、キャパシタなどを含み、ＣＭＯＳロジックデバイスは、ＭＯＳトランジスタから構成される。
【０００３】
一方、ＲＦアナログデバイスとＣＭＯＳロジックデバイスをワンチップ化するためには、両デバイスの製造プロセスの統合を図る必要がある。例えば、ＣＭＯＳロジックプロセスをベースにし、これにＲＦアナログデバイスのプロセスを統合して、新規なＲＦ−ＣＭＯＳプロセスを開発する。
【０００４】
プロセスの統合を図るに当たって、最初に問題となるのは、ＭＩＭキャパシタの構造及びプロセスである。例えば、ＭＯＳトランジスタのゲート長が０．１μｍ以下になると、配線抵抗の低減などのため、配線材料として、Ｃｕ（銅）を使用することが検討されている。
【０００５】
しかし、Ｃｕは、大きな拡散係数を有する。従って、Ｃｕを電極とするＭＩＭキャパシタを形成する場合、Ｃｕがキャパシタ絶縁膜中に拡散し、リーク電流が増大するという問題がある。
【０００６】
また、配線材料にＣｕを使用する場合、Ｃｕ配線は、加工精度や平坦化などの理由から、いわゆるダマシンプロセス（Damascene process）により形成される。この時、ＭＩＭキャパシタの電極も、当然に、ダマシンプロセスにより形成されるため、ダマシンプロセスに起因する問題、例えば、ディッシング（dishing）の問題や、ディッシングを回避する場合の電極面積の縮小の問題が生じる。
【０００７】
【発明が解決しようとする課題】
本発明は、上記欠点を解決すべくなされたもので、その目的は、ＭＩＭキャパシタの電極がＣｕなどの大きな拡散係数を有する材料から構成される場合にも十分にリーク電流を防止すること、及び、ダマシンプロセス（ＣＭＰプロセス）を採用してもディッシングや電極面積の縮小などが生じない製造プロセスを提供することにある。
【０００８】
【課題を解決するための手段】
本発明のＭＩＭキャパシタは、金属材料から構成される第１及び第２電極と、キャパシタ絶縁膜と、前記キャパシタ絶縁膜と前記第１電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第１拡散防止膜と、前記キャパシタ絶縁膜と前記第２電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第２拡散防止膜とを備える。
【０００９】
前記第１及び第２電極の形状は、四角以外の格子状、すのこ状、櫛状を含む形状のうちの１つである。
【００１０】
前記第１電極は、半導体基板内のトレンチ内に満たされ、かつ、その表面が平坦化され、前記第２電極は、前記半導体基板上の絶縁膜内のトレンチ内に満たされ、かつ、その表面が平坦化されている。
【００１１】
前記第１及び第２拡散防止膜は、窒化金属膜である。前記第１及び第２拡散防止膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、ＴａＣ、ＴａＳｉＮ、ＴａＣｅＯ２、Ｉｒ４６Ｔａ５４、Ｗ、ＷＮ、Ｗ２Ｎ、Ｗ６４Ｂ２０Ｎ１６、Ｗ２３Ｂ４９Ｎ２８ and Ｗ４７Ｓｉ９Ｎ４４ のグループのうちから選択される１つである。
【００１２】
前記金属材料は、Ｃｕである。
【００１３】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１拡散防止膜は、前記絶縁層の開口に満たされ、前記キャパシタ絶縁膜及び前記第２拡散防止膜は、前記第１拡散防止膜上に形成される。前記キャパシタ絶縁膜及び前記第２拡散防止膜の端部は、それぞれ、前記絶縁層にオーバーラップしている。
【００１４】
本発明のＭＩＭキャパシタは、さらに、前記第２拡散防止膜上に形成される窒化シリコン膜を備える。
【００１５】
前記第１拡散防止膜は、前記第１電極上に形成され、前記キャパシタ絶縁膜は、前記第１拡散防止膜上に形成され、前記第２拡散防止膜は、前記キャパシタ絶縁膜上に形成され、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、窒化シリコン膜に覆われている。
【００１６】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成される。前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜の端部は、それぞれ、前記絶縁層にオーバーラップしている。
【００１７】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成され、かつ、前記絶縁層から離れている。
【００１８】
本発明のＭＩＭキャパシタは、さらに、前記第１及び第２拡散防止膜の少なくとも１つを構成する材料と同じ材料から構成される抵抗素子を備える。前記抵抗素子は、ＣＭＯＳロジックエリア内に形成される。
【００１９】
前記第１電極は、半導体基板上の第１絶縁層内のトレンチ内に満たされ、前記第２電極は、前記第１絶縁層上の第２絶縁層内のトレンチ内に満たされ、前記第１及び第２絶縁層の表面は、平坦化されている。
【００２０】
本発明のＭＩＭキャパシタは、さらに、前記第１電極の直下に形成されるＭＯＳトランジスタを備える。前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍未満である。
【００２１】
本発明のＭＩＭキャパシタは、さらに、前記第１電極と前記ＭＯＳトランジスタとの間に形成され、一定電位に設定されているシールド線を備える。前記一定電位は、接地電位である。
【００２２】
前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍以上である。
【００２３】
本発明のＭＩＭキャパシタは、金属材料から構成される第１及び第２電極と、前記第１及び第２電極の間に配置され、前記金属材料の拡散を防止する機能を有するキャパシタ絶縁膜とを備える。
【００２４】
前記第２電極は、層間絶縁膜に設けられたトレンチ内に配置され、かつ、前記キャパシタ絶縁膜は、前記層間絶縁膜に対してエッチング選択比を有する。前記第１電極は、半導体基板内のトレンチ内に満たされ、かつ、その表面が平坦化され、前記第２電極は、層間絶縁膜内のトレンチ内に満たされ、かつ、その表面が平坦化されている。
【００２５】
前記金属材料は、Ｃｕである。
【００２６】
本発明のＭＩＭキャパシタの製造方法は、ダマシンプロセスにより金属材料からなる第１電極を形成し、前記第１電極上に前記金属材料の拡散を防止する機能を有する第１絶縁膜を形成し、前記第１絶縁膜の一部を除去し、この部分をキャパシタ形成予定領域とし、前記キャパシタ形成予定領域内に前記金属材料の拡散を防止する機能を有する第１拡散防止膜を形成し、前記第１拡散防止膜上に、キャパシタ絶縁膜、前記金属材料の拡散を防止する機能を有する第２拡散防止膜、及び、前記第１絶縁膜と同じ機能を有する第２絶縁膜をそれぞれ形成し、前記第１及び第２絶縁膜上に層間絶縁膜を形成し、前記ダマシンプロセスを用いて、前記層間絶縁膜並びに前記第１及び第２絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する、という一連のステップから構成される。
【００２７】
前記第１拡散防止膜は、窒化金属膜をスパッタした後、前記窒化金属膜をＣＭＰにより研磨することにより形成され、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工される。
【００２８】
前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記第１絶縁膜にオーバーラップしている。
【００２９】
前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記キャパシタ形成予定領域内に収まっている。
【００３０】
本発明のＭＩＭキャパシタの製造方法は、ダマシンプロセスにより金属材料からなる第１電極を形成し、キャパシタ形成予定領域内の前記第１電極上に、前記金属材料の拡散を防止する機能を有する第１拡散防止膜、キャパシタ絶縁膜、及び、前記金属材料の拡散を防止する機能を有する第２拡散防止膜をそれぞれ形成し、前記第２拡散防止膜上及び前記第１電極上に、前記金属材料の拡散を防止する機能を有する拡散防止絶縁膜を形成し、前記拡散防止絶縁膜上に層間絶縁膜を形成し、前記ダマシンプロセスを用いて、前記層間絶縁膜及び前記拡散防止絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する、という一連のステップから構成される。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明のＭＩＭキャパシタについて詳細に説明する。
【００３２】
図１は、本発明の第１実施の形態に関わるＭＩＭキャパシタの平面図を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
【００３３】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【００３４】
本例では、ＭＩＭキャパシタの第１電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）においてディッシング現象（トレンチ内の金属材料が皿状に研磨される現象）を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【００３５】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【００３６】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【００３７】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【００３８】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【００３９】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【００４０】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【００４１】
本例では、ＭＩＭキャパシタの第２電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）におけるディッシング現象を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【００４２】
以上のようなデバイス構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状、櫛状などのディッシング現象が発生し難い形状となっている。
【００４３】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【００４４】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【００４５】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【００４６】
次に、図１及び図２のＭＩＭキャパシタの製造方法について説明する。
【００４７】
まず、図３及び図４に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【００４８】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状トレンチを形成する。また、ＣＶＤ（Chemical Vapour Deposition）法を用いて、格子状トレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、金属材料１２を研磨し、この金属材料１２を格子状トレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【００４９】
なお、トレンチ（第１電極）の形状としては、格子状の他、例えば、図５に示すようなすのこ状、図６及び図７に示すような櫛状などであってもよい。
【００５０】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【００５１】
次に、図８及び図９に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。また、スパッタ法を用いて、拡散防止膜としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。この後、ＣＭＰ法を用いて、窒化タングステン膜１４を研磨し、キャパシタ形成予定領域のみに窒化タングステン膜１４を残存させる。
【００５２】
なお、本例では、拡散防止膜（バリアメタル）として、窒化タングステン膜を使用しているが、金属原子の拡散防止機能を有する膜であれば、窒化タングステン膜以外の膜であってもよい。拡散防止機能を有する導電膜としては、例えば、表１に示すような材料が知られている。
【００５３】
【表１】
【００５４】
次に、図１０に示すように、スパッタ法を用いて、窒化シリコン膜１３上及び窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。拡散防止膜としては、窒化タングステン膜の他、上記表１に示すような導電膜を用いることができる。
【００５５】
また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。この後、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５を順次エッチングする。このエッチングは、少なくともキャパシタ形成予定領域内の窒化タングステン膜１４上に、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するようにして行われる。
【００５６】
次に、図１１及び図１２に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【００５７】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【００５８】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【００５９】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【００６０】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【００６１】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【００６２】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【００６３】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【００６４】
以上の工程により、図１及び図２のＭＩＭキャパシタが完成する。
【００６５】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を拡散防止膜により直接挟み込むことで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。第五に、キャパシタ構造が平坦であり、高信頼性、高性能を達成できる。
【００６６】
図１６は、本発明の第２実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【００６７】
本例のデバイス構造は、図１及び図２の例と比べると、図１及び図２の窒化シリコン膜１３を省略した点に特徴を有する。つまり、本例では、窒化シリコン膜１７は、窒化タングステン膜１６上の他、半導体基板１１上及び金属材料１２上にも形成される。
【００６８】
以下、具体的な構造について説明する。
【００６９】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【００７０】
なお、ＭＩＭキャパシタの第１電極の形状は、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【００７１】
ＭＩＭキャパシタのキャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【００７２】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【００７３】
半導体基板１１上、金属材料１２上及び窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【００７４】
窒化シリコン膜１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【００７５】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１７には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホール（via hole）としてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【００７６】
なお、ＭＩＭキャパシタの第２電極の形状は、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【００７７】
以上のようなデバイス構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状、櫛状などのディッシング現象が発生し難い形状となっている。
【００７８】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【００７９】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【００８０】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【００８１】
また、本例では、酸化シリコン膜１８にトレンチ（ヴィアホール）を形成するときのエッチングストッパとして、窒化シリコン膜１７のみを用い、図１及び図２のデバイスに示されるような窒化シリコン膜１３を省略している。このため、本例では、図１及び図２の例に比べて、▲１▼ 窒化シリコン膜１３を加工する工程、及び、▲２▼ 窒化タングステン膜１４を窒化シリコン膜１３の溝に埋め込む工程（ＣＭＰ）を省略でき、ＰＥＰ数の削減、コストの低下などを図ることができる。
【００８２】
次に、図１６のＭＩＭキャパシタの製造方法について説明する。
【００８３】
まず、図１７に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【００８４】
例えば、ＰＥＰ及びＲＩＥを用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【００８５】
なお、トレンチ（第１電極）の形状としては、図３に示すような格子状の他、例えば、すのこ状（図５）、櫛状（図６及び図７）などであってもよい。
【００８６】
また、スパッタ法を用いて、拡散防止膜としての窒化タングステン膜（ＷＮ）１４を、半導体基板１１上及び金属材料１２上に形成する。なお、本例では、拡散防止膜（バリアメタル）として、窒化タングステン膜を使用しているが、金属原子の拡散防止機能を有する膜であれば、窒化タングステン膜以外の膜であってもよい（表１参照）。
【００８７】
また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。
【００８８】
次に、図１８に示すように、ＰＥＰ及びＲＩＥを用いて、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。そして、キャパシタ形成予定領域のみに、窒化タングステン膜１４、キャパシタ絶縁膜１５及び窒化タングステン膜１６を残存させる。
【００８９】
次に、図１９に示すように、ＣＶＤ法を用いて、半導体基板１１上、金属材料１２上及び窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。窒化シリコン膜１７は、後述するヴィアホールとしてのトレンチ形成時のストッパとして機能する。
【００９０】
次に、図２０に示すように、ＣＶＤ法を用いて、窒化シリコン膜１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【００９１】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【００９２】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【００９３】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１７は、ＲＩＥのエッチングストッパとして機能する。
【００９４】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【００９５】
また、トレンチ底部の窒化シリコン膜１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【００９６】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【００９７】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内のみに残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【００９８】
以上の工程により、図１６のＭＩＭキャパシタが完成する。
【００９９】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、ヴィアホールとしてのトレンチを形成するときのストッパとして１つの窒化シリコン膜のみを使用しているため、工程数（ＰＥＰ数）が減り、コストの低減に貢献できる。
【０１００】
図２１は、本発明の第３実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１０１】
本例のデバイス構造は、図１及び図２の例と比べると、拡散防止膜としての窒化タングステン膜１４のレイアウトに特徴がある。即ち、本例では、拡散防止膜としての窒化タングステン膜１４のエッチングを、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５のエッチングに続けて行っている。また、本例のデバイス構造では、窒化タングステン膜１４，１６及びキャパシタ絶縁膜１５の端部が窒化シリコン膜１３にオーバーラップするようなレイアウトを有している。
【０１０２】
従って、本例では、図１及び図２の例に示す窒化シリコン膜１３の溝内に窒化タングステン膜１４を満たす工程（ＣＭＰ）が不要となる。
【０１０３】
以下、具体的なデバイス構造について説明する。
【０１０４】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１０５】
ＭＩＭキャパシタの第１電極の形状としては、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１０６】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４の端部は、窒化シリコン膜１３にオーバーラップしている。
【０１０７】
窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【０１０８】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０１０９】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１１０】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１１１】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチなどが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０１１２】
ＭＩＭキャパシタの第２電極の形状としては、例えば、図２７に示すような形状とすることができる。但し、ＭＩＭキャパシタの第２電極に関しては、ダマシンプロセス（ＣＭＰプロセス）におけるディッシング現象を防止できれば、どのような形状であってもよい。
【０１１３】
以上のような構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状（又は梯子状）、櫛状などのディッシング現象が発生し難い形状となっている。
【０１１４】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０１１５】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０１１６】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１１７】
次に、図２１のＭＩＭキャパシタの製造方法について説明する。
【０１１８】
まず、図２２に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１１９】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１２０】
なお、トレンチ（第１電極）の形状は、格子状（図３）、すのこ状（図５）、櫛状（図６及び図７）などに設定される。
【０１２１】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【０１２２】
次に、図２３に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。
【０１２３】
次に、図２４に示すように、スパッタ法を用いて、拡散防止膜（バリアメタル）としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。
【０１２４】
また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜１７を形成する。この後、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。このエッチングは、少なくともキャパシタ形成予定領域に、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するように行われる。
【０１２５】
次に、図２６に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１２６】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１２７】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【０１２８】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【０１２９】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状（又は梯子状）であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【０１３０】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【０１３１】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１３２】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【０１３３】
以上の工程により、図１及び図２のＭＩＭキャパシタが完成する。
【０１３４】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、窒化タングステン膜１４を、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５と共に、ＲＩＥにより加工しているため、製造工程が簡略化される。第五に、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。
【０１３５】
図２８は、本発明の第４実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１３６】
本例のデバイス構造は、図２１の例と比べると、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が、それぞれ窒化シリコン膜１３の溝内に収まっている点にある。
【０１３７】
以下、具体的なデバイス構造について説明する。
【０１３８】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１３９】
ＭＩＭキャパシタの第１電極の形状としては、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１４０】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。このキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、キャパシタ形成予定領域内に完全に収まっている。
【０１４１】
窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【０１４２】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０１４３】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１４４】
なお、窒化タングステン膜１４，１６及びキャパシタ絶縁膜１５は、同じパターンを有している。
【０１４５】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１４６】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０１４７】
以上のような構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状（又は梯子状）、櫛状などのディッシング現象が発生し難い形状となっている。
【０１４８】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０１４９】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０１５０】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１５１】
次に、図２８のＭＩＭキャパシタの製造方法について説明する。
【０１５２】
まず、図２９に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１５３】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１５４】
なお、トレンチ（第１電極）の形状は、格子状（図３）、すのこ状（図５）、櫛状（図６及び図７）などに設定される。
【０１５５】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【０１５６】
次に、図３０に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。
【０１５７】
次に、図３１に示すように、スパッタ法を用いて、拡散防止膜（バリアメタル）としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。
【０１５８】
次に、図３２に示すように、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。このエッチングは、キャパシタ形成予定領域内に、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するように行われる。
【０１５９】
本例では、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７は、キャパシタ形成予定領域内、即ち、窒化シリコン膜１３の溝内に完全に収まっている。
【０１６０】
次に、図３３に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１６１】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１６２】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【０１６３】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【０１６４】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状（又は梯子状）であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【０１６５】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【０１６６】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１６７】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【０１６８】
以上の工程により、図２８のＭＩＭキャパシタが完成する。
【０１６９】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、窒化タングステン膜１４を、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５と共に、ＲＩＥにより加工しているため、製造工程が簡略化される。
【０１７０】
図３４は、本発明の第５実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１７１】
本例のデバイス構造は、上述してきた第１−第４実施の形態とは異なり、拡散防止膜を用いることなく、キャパシタ絶縁膜自体に拡散防止機能を持たせる点に特徴を有する。
【０１７２】
以下、具体的なデバイス構造について説明する。
【０１７３】
半導体基板（例えば、シリコン基板）１１内には、トレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１７４】
キャパシタ形成予定領域に形成された金属材料１２の形状は、板状になっており、その他の領域に形成された金属材料は、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１７５】
半導体基板１１上には、キャパシタ絶縁膜１５が形成される。本例では、キャパシタ絶縁膜１５は、金属原子（例えば、Ｃｕ）の拡散防止機能を有する材料から構成される。また、後述する層間絶縁膜（窒化シリコン膜１７、酸化シリコン膜１８，２０など）に対してエッチング選択比を有する材料から構成される。
【０１７６】
キャパシタ絶縁膜１５上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１７７】
窒化シリコン膜１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおける溝形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１７８】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、配線溝としてのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１７には、キャパシタ絶縁膜１５や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料のうち、キャパシタ形成予定領域内のＭＩＭキャパシタの第２電極となる金属材料２２Ａの形状は、板状となっている。
【０１７９】
以上のような構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合でも、キャパシタ絶縁膜１５自体が拡散防止機能を有するため、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１８０】
次に、図３４のＭＩＭキャパシタの製造方法について説明する。
【０１８１】
まず、図３５及び図３６に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１８２】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内にトレンチを形成する。また、ＣＶＤ法を用いて、トレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２をトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１８３】
この後、スパッタ法を用いて、半導体基板１１上に、ＭＩＭキャパシタのキャパシタ絶縁膜１５を形成する。また、ＣＶＤ法を用いて、キャパシタ絶縁膜１５上に、窒化シリコン膜１７を形成する。
【０１８４】
次に、図３７に示すように、ＣＶＤ法を用いて、窒化シリコン膜１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。
【０１８５】
次に、図３８に示すように、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１８６】
そして、この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１８７】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、板状となる。
【０１８８】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１７は、ＲＩＥのエッチングストッパとして機能する。
【０１８９】
また、トレンチ底部の窒化シリコン膜１７をエッチングし、キャパシタ絶縁膜１５を露出させる。さらに、トレンチ底部に露出したキャパシタ絶縁膜１５のうち、キャパシタ形成予定領域のキャパシタ絶縁膜１５を残し、その他の部分のキャパシタ絶縁膜１５を選択的に除去する。
【０１９０】
その結果、キャパシタ形成予定領域では、キャパシタ絶縁膜１５が露出し、その他の領域では、金属材料１２の一部が剥き出しになる。
【０１９１】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１９２】
次に、図３９に示すように、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。なお、ＭＩＭキャパシタの第２電極の形状の一例としては、例えば図４０に示すようなものが考えられる。
【０１９３】
以上の工程により、図３４のＭＩＭキャパシタが完成する。
【０１９４】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）とＣｕ（銅）のような大きな拡散係数を有する金属材料を用いる場合に、キャパシタ絶縁膜１５自体が拡散防止機能を有しているため、キャパシタ絶縁膜１５の汚染（リーク電流）を有効に防止できる。また、キャパシタ形成予定領域では、電極が板状になっているため、キャパシタ面積の増大（大きなキャパシタ容量）を確保できる。また、キャパシタ形成予定領域以外の領域では、電極が格子状、すのこ状、櫛状などになっているため、ディッシング現象を防止できる。さらに、キャパシタ絶縁膜１５を、酸化シリコン膜や窒化シリコン膜に対してエッチング選択比を有するものから構成することで、製造工程が簡略化される。
【０１９５】
図４１は、本発明の第６実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１９６】
本例は、ＲＦ−アナログデバイスとＣＭＯＳロジックデバイスを１チップ内に混載したＲＦ−ＣＭＯＳデバイスに関する。
【０１９７】
本例に関わるのデバイスは、ＲＦ−アナログエリア内のＭＩＭキャパシタに使用する拡散防止膜を、ＣＭＯＳロジックエリア内の素子（又はその一部）として用いる点に特徴を有する。
【０１９８】
半導体基板１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１９９】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２００】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２０１】
また、本例では、ＣＭＯＳロジック領域において、窒化タングステン膜１４Ａを用いて抵抗素子を形成している。窒化タングステン膜１４Ａは、例えば、窒化タングステン膜１４と同時に形成され、窒化タングステン膜１４の厚さと同じ厚さを有している。
【０２０２】
つまり、拡散防止膜として機能する窒化タングステン膜１４を形成するステップを、ＣＭＯＳロジック領域内の抵抗素子（窒化タングステン膜１４Ａ）を形成するステップと併用することができる。その結果、本発明に係わるデバイスを製造するに当たって、従来に比べて、ステップ数の増加が実質的になくなり、製造コストの増加を防ぐことができる。
【０２０３】
なお、本例では、窒化タングステン膜１４Ａと窒化タングステン膜１４が同時に形成され、同じ厚さを有しているが、例えば、窒化タングステン膜１４Ａは、窒化タングステン膜１４，１６の積層から構成されるようにしてもよい。
【０２０４】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２０５】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２０６】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２０７】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１４Ａ，１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ、例えば、Ｃｕ（銅）が満たされる。
【０２０８】
トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。また、ＣＭＯＳロジック領域内においてトレンチ内に満たされた金属材料２２Ｃ，２２Ｄは、抵抗素子（窒化タングステン膜）１４Ａの電極となる。
【０２０９】
なお、本例では、ＭＩＭキャパシタの第１及び第２電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）においてディッシング現象を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【０２１０】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０２１１】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０２１２】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２１３】
また、本例では、ＲＦ−アナログエリア内のＭＩＭキャパシタに使用する拡散防止膜１４，１６の少なくとも１つを、ＣＭＯＳロジックエリア内の素子（本例では、抵抗素子）として使用している。このため、拡散防止膜として機能する窒化タングステン膜１４，１６を形成するステップを、ＣＭＯＳロジック領域内の素子（本例では、抵抗素子）を形成するステップと併用することができる。その結果、製造ステップ数の増加なく、本発明に係わるデバイスを製造することができ、製造コストの増加を抑えることができる。
【０２１４】
図４２は、本発明の第７実施の形態に関わるＭＩＭキャパシタの平面図を示している。図４３は、図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図である。
【０２１５】
本例のＭＩＭキャパシタは、上述の第１実施の形態のＭＩＭキャパシタ変形例である。本例のＭＩＭキャパシタが上述の第１実施の形態のＭＩＭキャパシタと異なる点は、ＭＩＭキャパシタの第１電極（第１電極１２）が、半導体基板１１内ではなく、半導体基板１１上の絶縁膜（例えば、層間絶縁膜）２３内に形成されている点にある。
【０２１６】
このように、ＭＩＭキャパシタを、半導体基板１１上の絶縁膜２３上に形成することにより、例えば、絶縁膜２３の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成することができる。つまり、１チップ内に、素子を３次元的に配置することで、１チップ内に、素子を高密度に配置することができる。
【０２１７】
図４４は、本発明の第８実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０２１８】
本例は、上述の第７実施の形態に関わるＭＩＭキャパシタの応用例である。
【０２１９】
本例に関わるのデバイスの特徴は、ＭＩＭキャパシタの第１電極が層間絶縁膜内に形成され、かつ、その層間絶縁膜の直下には、ＭＯＳトランジスタが形成される点にある。
【０２２０】
半導体基板１１の表面領域には、ＭＯＳトランジスタのソース／ドレイン領域２４が形成される。ソース／ドレイン領域２４の間のチャネル領域上には、ゲート絶縁膜２５を介してゲート電極２６が形成される。ＭＯＳトランジスタ上には、ＭＯＳトランジスタを完全に覆う絶縁膜２７が形成される。
【０２２１】
絶縁膜２７上には、エッチングストッパとしての窒化シリコン膜２８が形成される。窒化シリコン膜２８上には、層間絶縁膜２３が形成される。層間絶縁膜２３上には、マスク材又はエッチングストッパとしての窒化シリコン膜１３が形成される。
【０２２２】
層間絶縁膜２３内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。層間絶縁膜２３内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０２２３】
また、層間絶縁膜２３内には、例えば、配線のためのトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２９、例えば、Ｃｕ（銅）が満たされる。
【０２２４】
層間絶縁膜２３上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２２５】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２２６】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２２７】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２２８】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２２９】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０２３０】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料から構成される場合に、第１電極に接触する板状の拡散防止膜と第２電極に接触する板状の拡散防止膜を設けている。このため、ＭＩＭキャパシタの電極を構成する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２３１】
また、本例では、ＭＩＭキャパシタの直下に、ＭＯＳトランジスタを形成している。このように、ＭＩＭキャパシタを半導体基板１１上の層間絶縁膜上に形成し、かつ、この層間絶縁膜の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成すれば、１チップ内に、素子を３次元的に配置することができ、素子の高密度化に貢献できる。
【０２３２】
また、層間絶縁膜２３内には、ＭＩＭキャパシタの電極に加えて、通常の配線が形成される。即ち、ＭＩＭキャパシタの電極及び通常の配線は、共に、同一の金属材料（例えば、Ｃｕ）から構成される。従って、本発明は、多層配線構造を有するデバイスに最適である。
【０２３３】
ところで、本例では、ＭＩＭキャパシタとＭＯＳトランジスタが非常に近接して配置される。従って、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号が互いに干渉し合わないようにするための対策が必要である。
【０２３４】
例えば、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍未満である、という条件を満たせば、両信号が互いに干渉し合わなくなるため、本例のデバイス構造は、非常に有効なものとなる。
【０２３５】
一方、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上である場合には、両信号は、互いに干渉し合うようになるため、本例のデバイス構造を改良する必要がある。
【０２３６】
図４５は、本発明の第９実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０２３７】
本例は、上述の第８実施の形態に関わるＭＩＭキャパシタの改良例であり、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上である場合においても、両信号が互いに干渉し合わないようなデバイス構造を有するものである。
【０２３８】
本例に関わるのデバイスの特徴を簡単に述べると、互いに上下方向に隣接して配置されるＭＩＭキャパシタとＭＯＳトランジスタの間に、シールド線を設けた点にある。シールド線は、一定電位（例えば、接地電位）に固定されているため、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号が互いに干渉し合わなくなるものである。
【０２３９】
以下、具体的なデバイス構造について説明する。
【０２４０】
半導体基板１１の表面領域には、上述の第８実施の形態のデバイスと同様に、ＭＯＳトランジスタが形成される。ＭＯＳトランジスタ上には、ＭＯＳトランジスタを完全に覆う絶縁膜２７が形成される。絶縁膜２７上には、絶縁膜３１及び窒化シリコン膜３２が形成される。
【０２４１】
絶縁膜３１に設けられるトレンチ内には、シールド線３０Ａが形成される。同様に、絶縁膜３１に設けられるトレンチ内には、通常の配線（信号線、電源線など）３０Ｂも形成される。
【０２４２】
シールド線３０Ａ及び通常の配線３０Ｂ上には、層間絶縁膜３３が形成される。層間絶縁膜３３上には、エッチングストッパとしての窒化シリコン膜２８が形成される。窒化シリコン膜２８上には、層間絶縁膜２３が形成される。層間絶縁膜２３上には、マスク材又はエッチングストッパとしての窒化シリコン膜１３が形成される。
【０２４３】
層間絶縁膜２３内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。層間絶縁膜２３内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０２４４】
また、層間絶縁膜２３内には、例えば、通常の配線のためのトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２９、例えば、Ｃｕ（銅）が満たされる。
【０２４５】
層間絶縁膜２３上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２４６】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２４７】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２４８】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２４９】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２５０】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０２５１】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料から構成される場合に、第１電極に接触する板状の拡散防止膜と第２電極に接触する板状の拡散防止膜を設けている。このため、ＭＩＭキャパシタの電極を構成する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２５２】
また、本例では、ＭＩＭキャパシタの直下に、ＭＯＳトランジスタを形成している。このように、ＭＩＭキャパシタを半導体基板１１上の層間絶縁膜上に形成し、かつ、この層間絶縁膜の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成すれば、１チップ内に、素子を３次元的に配置することができ、素子の高密度化に貢献できる。
【０２５３】
また、層間絶縁膜２３内には、ＭＩＭキャパシタの電極に加えて、通常の配線が形成される。即ち、ＭＩＭキャパシタの電極及び通常の配線は、共に、同一の金属材料（例えば、Ｃｕ）から構成される。従って、本発明は、多層配線構造を有するデバイスに最適である。
【０２５４】
さらに、本例では、ＭＩＭキャパシタとＭＯＳトランジスタの間には、シールド線が配置される。シールド線は、一定電位（例えば、接地電位）に固定されているため、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号とが互いに干渉し合うことがない。
【０２５５】
従って、本例によれば、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上であっても、正常動作が可能である。
【０２５６】
【発明の効果】
以上、説明したように、本発明によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けるか又はキャパシタ絶縁膜自体に拡散防止機能を持たせることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。また、拡散防止膜を、キャパシタ電極として機能させれば、例えば、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。また、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。また、キャパシタ構造が平坦であり、高信頼性を得るのに有利である。
【図面の簡単な説明】
【図１】本発明の第１実施の形態であるＭＩＭキャパシタを示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】キャパシタの第１電極のレイアウトの例を示す平面図。
【図６】キャパシタの第１電極のレイアウトの例を示す平面図。
【図７】キャパシタの第１電極のレイアウトの例を示す平面図。
【図８】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図９】図８のＩＸ−ＩＸ線に沿う断面図。
【図１０】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図１１】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１４】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１５】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１６】本発明の第２実施の形態であるＭＩＭキャパシタを示す断面図。
【図１７】図１６のデバイスの製造方法の一工程を示す断面図。
【図１８】図１６のデバイスの製造方法の一工程を示す断面図。
【図１９】図１６のデバイスの製造方法の一工程を示す断面図。
【図２０】図１６のデバイスの製造方法の一工程を示す断面図。
【図２１】本発明の第３実施の形態であるＭＩＭキャパシタを示す断面図。
【図２２】図２１のデバイスの製造方法の一工程を示す断面図。
【図２３】図２１のデバイスの製造方法の一工程を示す断面図。
【図２４】図２１のデバイスの製造方法の一工程を示す断面図。
【図２５】図２１のデバイスの製造方法の一工程を示す断面図。
【図２６】図２１のデバイスの製造方法の一工程を示す断面図。
【図２７】キャパシタの第２電極のレイアウトの例を示す平面図。
【図２８】本発明の第４実施の形態であるＭＩＭキャパシタを示す断面図。
【図２９】図２８のデバイスの製造方法の一工程を示す断面図。
【図３０】図２８のデバイスの製造方法の一工程を示す断面図。
【図３１】図２８のデバイスの製造方法の一工程を示す断面図。
【図３２】図２８のデバイスの製造方法の一工程を示す断面図。
【図３３】図２８のデバイスの製造方法の一工程を示す断面図。
【図３４】本発明の第５実施の形態であるＭＩＭキャパシタを示す断面図。
【図３５】図３４のデバイスの製造方法の一工程を示す平面図。
【図３６】図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。
【図３７】図３４のデバイスの製造方法の一工程を示す断面図。
【図３８】図３４のデバイスの製造方法の一工程を示す断面図。
【図３９】図３４のデバイスの製造方法の一工程を示す断面図。
【図４０】キャパシタの第２電極のレイアウトの例を示す平面図。
【図４１】本発明の第６実施の形態であるＭＩＭキャパシタを示す断面図。
【図４２】本発明の第７実施の形態であるＭＩＭキャパシタを示す平面図。
【図４３】図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図。
【図４４】本発明の第８実施の形態であるＭＩＭキャパシタを示す断面図。
【図４５】本発明の第９実施の形態であるＭＩＭキャパシタを示す断面図。
【符号の説明】
１１ ：半導体基板、
１２，２２Ａ，２２Ｂ ：金属材料（例えば、Ｃｕ）、
１３，１７，１９，２１ ：窒化シリコン膜、
１４，１６ ：窒化タングステン膜（拡散防止膜）、
１５ ：キャパシタ絶縁膜、
１８，２０ ：酸化シリコン膜（層間絶縁膜）。
【発明の属する技術分野】
本発明は、ＭＩＭ（Metal-Insulator-Metal）キャパシタに関する。
【０００２】
【従来の技術】
近年、例えば、ＲＦアナログデバイスとＣＭＯＳロジックデバイスをワンチップ内に形成することが検討されている。ＲＦアナログデバイスは、抵抗、コイル、キャパシタなどを含み、ＣＭＯＳロジックデバイスは、ＭＯＳトランジスタから構成される。
【０００３】
一方、ＲＦアナログデバイスとＣＭＯＳロジックデバイスをワンチップ化するためには、両デバイスの製造プロセスの統合を図る必要がある。例えば、ＣＭＯＳロジックプロセスをベースにし、これにＲＦアナログデバイスのプロセスを統合して、新規なＲＦ−ＣＭＯＳプロセスを開発する。
【０００４】
プロセスの統合を図るに当たって、最初に問題となるのは、ＭＩＭキャパシタの構造及びプロセスである。例えば、ＭＯＳトランジスタのゲート長が０．１μｍ以下になると、配線抵抗の低減などのため、配線材料として、Ｃｕ（銅）を使用することが検討されている。
【０００５】
しかし、Ｃｕは、大きな拡散係数を有する。従って、Ｃｕを電極とするＭＩＭキャパシタを形成する場合、Ｃｕがキャパシタ絶縁膜中に拡散し、リーク電流が増大するという問題がある。
【０００６】
また、配線材料にＣｕを使用する場合、Ｃｕ配線は、加工精度や平坦化などの理由から、いわゆるダマシンプロセス（Damascene process）により形成される。この時、ＭＩＭキャパシタの電極も、当然に、ダマシンプロセスにより形成されるため、ダマシンプロセスに起因する問題、例えば、ディッシング（dishing）の問題や、ディッシングを回避する場合の電極面積の縮小の問題が生じる。
【０００７】
【発明が解決しようとする課題】
本発明は、上記欠点を解決すべくなされたもので、その目的は、ＭＩＭキャパシタの電極がＣｕなどの大きな拡散係数を有する材料から構成される場合にも十分にリーク電流を防止すること、及び、ダマシンプロセス（ＣＭＰプロセス）を採用してもディッシングや電極面積の縮小などが生じない製造プロセスを提供することにある。
【０００８】
【課題を解決するための手段】
本発明のＭＩＭキャパシタは、金属材料から構成される第１及び第２電極と、キャパシタ絶縁膜と、前記キャパシタ絶縁膜と前記第１電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第１拡散防止膜と、前記キャパシタ絶縁膜と前記第２電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第２拡散防止膜とを備える。
【０００９】
前記第１及び第２電極の形状は、四角以外の格子状、すのこ状、櫛状を含む形状のうちの１つである。
【００１０】
前記第１電極は、半導体基板内のトレンチ内に満たされ、かつ、その表面が平坦化され、前記第２電極は、前記半導体基板上の絶縁膜内のトレンチ内に満たされ、かつ、その表面が平坦化されている。
【００１１】
前記第１及び第２拡散防止膜は、窒化金属膜である。前記第１及び第２拡散防止膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、ＴａＣ、ＴａＳｉＮ、ＴａＣｅＯ２、Ｉｒ４６Ｔａ５４、Ｗ、ＷＮ、Ｗ２Ｎ、Ｗ６４Ｂ２０Ｎ１６、Ｗ２３Ｂ４９Ｎ２８ and Ｗ４７Ｓｉ９Ｎ４４ のグループのうちから選択される１つである。
【００１２】
前記金属材料は、Ｃｕである。
【００１３】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１拡散防止膜は、前記絶縁層の開口に満たされ、前記キャパシタ絶縁膜及び前記第２拡散防止膜は、前記第１拡散防止膜上に形成される。前記キャパシタ絶縁膜及び前記第２拡散防止膜の端部は、それぞれ、前記絶縁層にオーバーラップしている。
【００１４】
本発明のＭＩＭキャパシタは、さらに、前記第２拡散防止膜上に形成される窒化シリコン膜を備える。
【００１５】
前記第１拡散防止膜は、前記第１電極上に形成され、前記キャパシタ絶縁膜は、前記第１拡散防止膜上に形成され、前記第２拡散防止膜は、前記キャパシタ絶縁膜上に形成され、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、窒化シリコン膜に覆われている。
【００１６】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成される。前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜の端部は、それぞれ、前記絶縁層にオーバーラップしている。
【００１７】
本発明のＭＩＭキャパシタは、さらに、前記第１電極上に開口を有する絶縁層を備え、前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成され、かつ、前記絶縁層から離れている。
【００１８】
本発明のＭＩＭキャパシタは、さらに、前記第１及び第２拡散防止膜の少なくとも１つを構成する材料と同じ材料から構成される抵抗素子を備える。前記抵抗素子は、ＣＭＯＳロジックエリア内に形成される。
【００１９】
前記第１電極は、半導体基板上の第１絶縁層内のトレンチ内に満たされ、前記第２電極は、前記第１絶縁層上の第２絶縁層内のトレンチ内に満たされ、前記第１及び第２絶縁層の表面は、平坦化されている。
【００２０】
本発明のＭＩＭキャパシタは、さらに、前記第１電極の直下に形成されるＭＯＳトランジスタを備える。前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍未満である。
【００２１】
本発明のＭＩＭキャパシタは、さらに、前記第１電極と前記ＭＯＳトランジスタとの間に形成され、一定電位に設定されているシールド線を備える。前記一定電位は、接地電位である。
【００２２】
前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍以上である。
【００２３】
本発明のＭＩＭキャパシタは、金属材料から構成される第１及び第２電極と、前記第１及び第２電極の間に配置され、前記金属材料の拡散を防止する機能を有するキャパシタ絶縁膜とを備える。
【００２４】
前記第２電極は、層間絶縁膜に設けられたトレンチ内に配置され、かつ、前記キャパシタ絶縁膜は、前記層間絶縁膜に対してエッチング選択比を有する。前記第１電極は、半導体基板内のトレンチ内に満たされ、かつ、その表面が平坦化され、前記第２電極は、層間絶縁膜内のトレンチ内に満たされ、かつ、その表面が平坦化されている。
【００２５】
前記金属材料は、Ｃｕである。
【００２６】
本発明のＭＩＭキャパシタの製造方法は、ダマシンプロセスにより金属材料からなる第１電極を形成し、前記第１電極上に前記金属材料の拡散を防止する機能を有する第１絶縁膜を形成し、前記第１絶縁膜の一部を除去し、この部分をキャパシタ形成予定領域とし、前記キャパシタ形成予定領域内に前記金属材料の拡散を防止する機能を有する第１拡散防止膜を形成し、前記第１拡散防止膜上に、キャパシタ絶縁膜、前記金属材料の拡散を防止する機能を有する第２拡散防止膜、及び、前記第１絶縁膜と同じ機能を有する第２絶縁膜をそれぞれ形成し、前記第１及び第２絶縁膜上に層間絶縁膜を形成し、前記ダマシンプロセスを用いて、前記層間絶縁膜並びに前記第１及び第２絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する、という一連のステップから構成される。
【００２７】
前記第１拡散防止膜は、窒化金属膜をスパッタした後、前記窒化金属膜をＣＭＰにより研磨することにより形成され、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工される。
【００２８】
前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記第１絶縁膜にオーバーラップしている。
【００２９】
前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記キャパシタ形成予定領域内に収まっている。
【００３０】
本発明のＭＩＭキャパシタの製造方法は、ダマシンプロセスにより金属材料からなる第１電極を形成し、キャパシタ形成予定領域内の前記第１電極上に、前記金属材料の拡散を防止する機能を有する第１拡散防止膜、キャパシタ絶縁膜、及び、前記金属材料の拡散を防止する機能を有する第２拡散防止膜をそれぞれ形成し、前記第２拡散防止膜上及び前記第１電極上に、前記金属材料の拡散を防止する機能を有する拡散防止絶縁膜を形成し、前記拡散防止絶縁膜上に層間絶縁膜を形成し、前記ダマシンプロセスを用いて、前記層間絶縁膜及び前記拡散防止絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する、という一連のステップから構成される。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明のＭＩＭキャパシタについて詳細に説明する。
【００３２】
図１は、本発明の第１実施の形態に関わるＭＩＭキャパシタの平面図を示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。
【００３３】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【００３４】
本例では、ＭＩＭキャパシタの第１電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）においてディッシング現象（トレンチ内の金属材料が皿状に研磨される現象）を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【００３５】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【００３６】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【００３７】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【００３８】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【００３９】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【００４０】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【００４１】
本例では、ＭＩＭキャパシタの第２電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）におけるディッシング現象を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【００４２】
以上のようなデバイス構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状、櫛状などのディッシング現象が発生し難い形状となっている。
【００４３】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【００４４】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【００４５】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【００４６】
次に、図１及び図２のＭＩＭキャパシタの製造方法について説明する。
【００４７】
まず、図３及び図４に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【００４８】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状トレンチを形成する。また、ＣＶＤ（Chemical Vapour Deposition）法を用いて、格子状トレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、金属材料１２を研磨し、この金属材料１２を格子状トレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【００４９】
なお、トレンチ（第１電極）の形状としては、格子状の他、例えば、図５に示すようなすのこ状、図６及び図７に示すような櫛状などであってもよい。
【００５０】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【００５１】
次に、図８及び図９に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。また、スパッタ法を用いて、拡散防止膜としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。この後、ＣＭＰ法を用いて、窒化タングステン膜１４を研磨し、キャパシタ形成予定領域のみに窒化タングステン膜１４を残存させる。
【００５２】
なお、本例では、拡散防止膜（バリアメタル）として、窒化タングステン膜を使用しているが、金属原子の拡散防止機能を有する膜であれば、窒化タングステン膜以外の膜であってもよい。拡散防止機能を有する導電膜としては、例えば、表１に示すような材料が知られている。
【００５３】
【表１】
次に、図１０に示すように、スパッタ法を用いて、窒化シリコン膜１３上及び窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。拡散防止膜としては、窒化タングステン膜の他、上記表１に示すような導電膜を用いることができる。
【００５５】
また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。この後、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５を順次エッチングする。このエッチングは、少なくともキャパシタ形成予定領域内の窒化タングステン膜１４上に、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するようにして行われる。
【００５６】
次に、図１１及び図１２に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【００５７】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【００５８】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【００５９】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【００６０】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【００６１】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【００６２】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【００６３】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【００６４】
以上の工程により、図１及び図２のＭＩＭキャパシタが完成する。
【００６５】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を拡散防止膜により直接挟み込むことで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。第五に、キャパシタ構造が平坦であり、高信頼性、高性能を達成できる。
【００６６】
図１６は、本発明の第２実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【００６７】
本例のデバイス構造は、図１及び図２の例と比べると、図１及び図２の窒化シリコン膜１３を省略した点に特徴を有する。つまり、本例では、窒化シリコン膜１７は、窒化タングステン膜１６上の他、半導体基板１１上及び金属材料１２上にも形成される。
【００６８】
以下、具体的な構造について説明する。
【００６９】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【００７０】
なお、ＭＩＭキャパシタの第１電極の形状は、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【００７１】
ＭＩＭキャパシタのキャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【００７２】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【００７３】
半導体基板１１上、金属材料１２上及び窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【００７４】
窒化シリコン膜１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【００７５】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１７には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホール（via hole）としてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【００７６】
なお、ＭＩＭキャパシタの第２電極の形状は、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【００７７】
以上のようなデバイス構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状、櫛状などのディッシング現象が発生し難い形状となっている。
【００７８】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【００７９】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【００８０】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【００８１】
また、本例では、酸化シリコン膜１８にトレンチ（ヴィアホール）を形成するときのエッチングストッパとして、窒化シリコン膜１７のみを用い、図１及び図２のデバイスに示されるような窒化シリコン膜１３を省略している。このため、本例では、図１及び図２の例に比べて、▲１▼ 窒化シリコン膜１３を加工する工程、及び、▲２▼ 窒化タングステン膜１４を窒化シリコン膜１３の溝に埋め込む工程（ＣＭＰ）を省略でき、ＰＥＰ数の削減、コストの低下などを図ることができる。
【００８２】
次に、図１６のＭＩＭキャパシタの製造方法について説明する。
【００８３】
まず、図１７に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【００８４】
例えば、ＰＥＰ及びＲＩＥを用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【００８５】
なお、トレンチ（第１電極）の形状としては、図３に示すような格子状の他、例えば、すのこ状（図５）、櫛状（図６及び図７）などであってもよい。
【００８６】
また、スパッタ法を用いて、拡散防止膜としての窒化タングステン膜（ＷＮ）１４を、半導体基板１１上及び金属材料１２上に形成する。なお、本例では、拡散防止膜（バリアメタル）として、窒化タングステン膜を使用しているが、金属原子の拡散防止機能を有する膜であれば、窒化タングステン膜以外の膜であってもよい（表１参照）。
【００８７】
また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。
【００８８】
次に、図１８に示すように、ＰＥＰ及びＲＩＥを用いて、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。そして、キャパシタ形成予定領域のみに、窒化タングステン膜１４、キャパシタ絶縁膜１５及び窒化タングステン膜１６を残存させる。
【００８９】
次に、図１９に示すように、ＣＶＤ法を用いて、半導体基板１１上、金属材料１２上及び窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。窒化シリコン膜１７は、後述するヴィアホールとしてのトレンチ形成時のストッパとして機能する。
【００９０】
次に、図２０に示すように、ＣＶＤ法を用いて、窒化シリコン膜１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【００９１】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【００９２】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【００９３】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１７は、ＲＩＥのエッチングストッパとして機能する。
【００９４】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【００９５】
また、トレンチ底部の窒化シリコン膜１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【００９６】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【００９７】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内のみに残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【００９８】
以上の工程により、図１６のＭＩＭキャパシタが完成する。
【００９９】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、ヴィアホールとしてのトレンチを形成するときのストッパとして１つの窒化シリコン膜のみを使用しているため、工程数（ＰＥＰ数）が減り、コストの低減に貢献できる。
【０１００】
図２１は、本発明の第３実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１０１】
本例のデバイス構造は、図１及び図２の例と比べると、拡散防止膜としての窒化タングステン膜１４のレイアウトに特徴がある。即ち、本例では、拡散防止膜としての窒化タングステン膜１４のエッチングを、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５のエッチングに続けて行っている。また、本例のデバイス構造では、窒化タングステン膜１４，１６及びキャパシタ絶縁膜１５の端部が窒化シリコン膜１３にオーバーラップするようなレイアウトを有している。
【０１０２】
従って、本例では、図１及び図２の例に示す窒化シリコン膜１３の溝内に窒化タングステン膜１４を満たす工程（ＣＭＰ）が不要となる。
【０１０３】
以下、具体的なデバイス構造について説明する。
【０１０４】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１０５】
ＭＩＭキャパシタの第１電極の形状としては、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１０６】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４の端部は、窒化シリコン膜１３にオーバーラップしている。
【０１０７】
窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【０１０８】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０１０９】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１１０】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１１１】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチなどが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０１１２】
ＭＩＭキャパシタの第２電極の形状としては、例えば、図２７に示すような形状とすることができる。但し、ＭＩＭキャパシタの第２電極に関しては、ダマシンプロセス（ＣＭＰプロセス）におけるディッシング現象を防止できれば、どのような形状であってもよい。
【０１１３】
以上のような構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状（又は梯子状）、櫛状などのディッシング現象が発生し難い形状となっている。
【０１１４】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０１１５】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０１１６】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１１７】
次に、図２１のＭＩＭキャパシタの製造方法について説明する。
【０１１８】
まず、図２２に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１１９】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１２０】
なお、トレンチ（第１電極）の形状は、格子状（図３）、すのこ状（図５）、櫛状（図６及び図７）などに設定される。
【０１２１】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【０１２２】
次に、図２３に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。
【０１２３】
次に、図２４に示すように、スパッタ法を用いて、拡散防止膜（バリアメタル）としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。
【０１２４】
また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜１７を形成する。この後、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。このエッチングは、少なくともキャパシタ形成予定領域に、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するように行われる。
【０１２５】
次に、図２６に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１２６】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１２７】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【０１２８】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【０１２９】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状（又は梯子状）であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【０１３０】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【０１３１】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１３２】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【０１３３】
以上の工程により、図１及び図２のＭＩＭキャパシタが完成する。
【０１３４】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、窒化タングステン膜１４を、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５と共に、ＲＩＥにより加工しているため、製造工程が簡略化される。第五に、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。
【０１３５】
図２８は、本発明の第４実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１３６】
本例のデバイス構造は、図２１の例と比べると、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が、それぞれ窒化シリコン膜１３の溝内に収まっている点にある。
【０１３７】
以下、具体的なデバイス構造について説明する。
【０１３８】
半導体基板（例えば、シリコン基板）１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１３９】
ＭＩＭキャパシタの第１電極の形状としては、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１４０】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。このキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、キャパシタ形成予定領域内に完全に収まっている。
【０１４１】
窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。
【０１４２】
キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０１４３】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１４４】
なお、窒化タングステン膜１４，１６及びキャパシタ絶縁膜１５は、同じパターンを有している。
【０１４５】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１４６】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０１４７】
以上のような構造によれば、まず、ＭＩＭキャパシタの第１及び第２電極がそれぞれ格子状、すのこ状（又は梯子状）、櫛状などのディッシング現象が発生し難い形状となっている。
【０１４８】
また、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０１４９】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０１５０】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１５１】
次に、図２８のＭＩＭキャパシタの製造方法について説明する。
【０１５２】
まず、図２９に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１５３】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内に格子状のトレンチを形成する。また、ＣＶＤ法を用いて、格子状のトレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２を格子状のトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１５４】
なお、トレンチ（第１電極）の形状は、格子状（図３）、すのこ状（図５）、櫛状（図６及び図７）などに設定される。
【０１５５】
この後、ＣＶＤ法を用いて、半導体基板１１上に、ＭＩＭキャパシタの第１電極を覆う窒化シリコン膜（拡散防止絶縁膜）１３を形成する。
【０１５６】
次に、図３０に示すように、ＰＥＰ及びＲＩＥを用いて、キャパシタ形成予定領域内に存在する窒化シリコン膜１３を除去する。
【０１５７】
次に、図３１に示すように、スパッタ法を用いて、拡散防止膜（バリアメタル）としての窒化タングステン膜（ＷＮ）１４を、窒化シリコン膜１３上及びキャパシタ形成予定領域上に形成する。また、スパッタ法を用いて、窒化タングステン膜１４上に、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５を形成する。続けて、スパッタ法を用いて、キャパシタ絶縁膜１５上に、拡散防止膜（バリアメタル）としての窒化タングステン膜１６を形成する。また、ＣＶＤ法を用いて、窒化タングステン膜１６上に、窒化シリコン膜（拡散防止絶縁膜）１７を形成する。
【０１５８】
次に、図３２に示すように、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１７、窒化タングステン膜１６、キャパシタ絶縁膜１５及び窒化タングステン膜１４を順次エッチングする。このエッチングは、キャパシタ形成予定領域内に、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７が残存するように行われる。
【０１５９】
本例では、窒化タングステン膜１４、キャパシタ絶縁膜１５、窒化タングステン膜１６及び窒化シリコン膜１７は、キャパシタ形成予定領域内、即ち、窒化シリコン膜１３の溝内に完全に収まっている。
【０１６０】
次に、図３３に示すように、ＣＶＤ法を用いて、窒化シリコン膜１３，１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。また、ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１６１】
この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１６２】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、格子状のレイアウトを有する。
【０１６３】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１３，１７は、ＲＩＥのエッチングストッパとして機能する。
【０１６４】
なお、キャパシタ電極部におけるトレンチの形状は、格子状に限られず、例えば、図１３に示すように、すのこ状（又は梯子状）であってもよく、また、図１４及び図１５に示すように、櫛状であってもよい。
【０１６５】
また、トレンチ底部の窒化シリコン膜１３，１７をエッチングし、金属材料１２の一部及び窒化タングステン膜１６の一部を剥き出しにする。
【０１６６】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１６７】
そして、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。
【０１６８】
以上の工程により、図２８のＭＩＭキャパシタが完成する。
【０１６９】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、第一に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、第二に、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。第三に、拡散防止膜を、キャパシタ電極として機能させることにより、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。第四に、窒化タングステン膜１４を、窒化シリコン膜１７、窒化タングステン膜１６及びキャパシタ絶縁膜１５と共に、ＲＩＥにより加工しているため、製造工程が簡略化される。
【０１７０】
図３４は、本発明の第５実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１７１】
本例のデバイス構造は、上述してきた第１−第４実施の形態とは異なり、拡散防止膜を用いることなく、キャパシタ絶縁膜自体に拡散防止機能を持たせる点に特徴を有する。
【０１７２】
以下、具体的なデバイス構造について説明する。
【０１７３】
半導体基板（例えば、シリコン基板）１１内には、トレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１７４】
キャパシタ形成予定領域に形成された金属材料１２の形状は、板状になっており、その他の領域に形成された金属材料は、例えば、格子状、すのこ状（又は梯子状）、櫛状などに設定される。
【０１７５】
半導体基板１１上には、キャパシタ絶縁膜１５が形成される。本例では、キャパシタ絶縁膜１５は、金属原子（例えば、Ｃｕ）の拡散防止機能を有する材料から構成される。また、後述する層間絶縁膜（窒化シリコン膜１７、酸化シリコン膜１８，２０など）に対してエッチング選択比を有する材料から構成される。
【０１７６】
キャパシタ絶縁膜１５上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、エッチング時（即ち、トレンチ形成時）のストッパとして機能する（詳細については、製造方法の説明で述べる。）。
【０１７７】
窒化シリコン膜１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおける溝形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０１７８】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、配線溝としてのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１７には、キャパシタ絶縁膜１５や金属材料（例えばＣｕ）１２まで達するヴィアホールとしてのトレンチが形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料のうち、キャパシタ形成予定領域内のＭＩＭキャパシタの第２電極となる金属材料２２Ａの形状は、板状となっている。
【０１７９】
以上のような構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合でも、キャパシタ絶縁膜１５自体が拡散防止機能を有するため、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０１８０】
次に、図３４のＭＩＭキャパシタの製造方法について説明する。
【０１８１】
まず、図３５及び図３６に示すように、ダマシンプロセスにより、半導体基板１１内にＭＩＭキャパシタの第１電極を形成する。
【０１８２】
例えば、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）を用いて、半導体基板１１内にトレンチを形成する。また、ＣＶＤ法を用いて、トレンチを完全に満たす金属材料（例えば、Ｃｕ）１２を形成する。この後、ＣＭＰ法を用いて、金属材料１２を研磨し、この金属材料１２をトレンチ内のみに残存させれば、ＭＩＭキャパシタの第１電極が完成する。
【０１８３】
この後、スパッタ法を用いて、半導体基板１１上に、ＭＩＭキャパシタのキャパシタ絶縁膜１５を形成する。また、ＣＶＤ法を用いて、キャパシタ絶縁膜１５上に、窒化シリコン膜１７を形成する。
【０１８４】
次に、図３７に示すように、ＣＶＤ法を用いて、窒化シリコン膜１７上に、酸化シリコン膜（層間絶縁膜）１８を形成する。
【０１８５】
次に、図３８に示すように、ＣＶＤ法を用いて、酸化シリコン膜１８上に、エッチングストッパとしての窒化シリコン膜１９を形成する。ＣＶＤ法を用いて、窒化シリコン膜１９上に、酸化シリコン膜（配線間絶縁膜）２０を形成する。続けて、ＣＶＤ法を用いて、酸化シリコン膜２０上に、ＣＭＰのストッパとしての窒化シリコン膜２１を形成する。
【０１８６】
そして、この後、デュアルダマシンプロセスにより、ＭＩＭキャパシタの第２電極を形成する。
【０１８７】
例えば、まず、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜２１及び酸化シリコン膜２０に、配線溝としてのトレンチを形成する。酸化シリコン膜２０のエッチング時、窒化シリコン膜１９は、ＲＩＥのエッチングストッパとして機能する。このトレンチは、配線・パッド部、キャパシタ電極部を含み、キャパシタ電極部は、例えば、板状となる。
【０１８８】
さらに、続けて、ＰＥＰ及びＲＩＥを用いて、窒化シリコン膜１９及び酸化シリコン膜１８に、ヴィアホール（via hole）としてのトレンチを形成する。酸化シリコン膜１８のエッチング時、窒化シリコン膜１７は、ＲＩＥのエッチングストッパとして機能する。
【０１８９】
また、トレンチ底部の窒化シリコン膜１７をエッチングし、キャパシタ絶縁膜１５を露出させる。さらに、トレンチ底部に露出したキャパシタ絶縁膜１５のうち、キャパシタ形成予定領域のキャパシタ絶縁膜１５を残し、その他の部分のキャパシタ絶縁膜１５を選択的に除去する。
【０１９０】
その結果、キャパシタ形成予定領域では、キャパシタ絶縁膜１５が露出し、その他の領域では、金属材料１２の一部が剥き出しになる。
【０１９１】
この後、メッキ法により、トレンチを完全に満たす金属材料（例えば、Ｃｕ）２２Ａ，２２Ｂを形成する。なお、金属材料２２Ａ，２２Ｂを形成する前に、トレンチ内面に、ＴａＮなどのバリアメタルを形成しておいてもよい。
【０１９２】
次に、図３９に示すように、ＣＭＰ法を用いて、金属材料２２Ａ，２２Ｂを研磨し、金属材料２２Ａ，２２Ｂをトレンチ内に残存させる。この時、窒化シリコン膜２１は、ＣＭＰのストッパとして機能する。なお、ＭＩＭキャパシタの第２電極の形状の一例としては、例えば図４０に示すようなものが考えられる。
【０１９３】
以上の工程により、図３４のＭＩＭキャパシタが完成する。
【０１９４】
このような製造方法によれば、ダマシンプロセス（ＣＭＰプロセス）とＣｕ（銅）のような大きな拡散係数を有する金属材料を用いる場合に、キャパシタ絶縁膜１５自体が拡散防止機能を有しているため、キャパシタ絶縁膜１５の汚染（リーク電流）を有効に防止できる。また、キャパシタ形成予定領域では、電極が板状になっているため、キャパシタ面積の増大（大きなキャパシタ容量）を確保できる。また、キャパシタ形成予定領域以外の領域では、電極が格子状、すのこ状、櫛状などになっているため、ディッシング現象を防止できる。さらに、キャパシタ絶縁膜１５を、酸化シリコン膜や窒化シリコン膜に対してエッチング選択比を有するものから構成することで、製造工程が簡略化される。
【０１９５】
図４１は、本発明の第６実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０１９６】
本例は、ＲＦ−アナログデバイスとＣＭＯＳロジックデバイスを１チップ内に混載したＲＦ−ＣＭＯＳデバイスに関する。
【０１９７】
本例に関わるのデバイスは、ＲＦ−アナログエリア内のＭＩＭキャパシタに使用する拡散防止膜を、ＣＭＯＳロジックエリア内の素子（又はその一部）として用いる点に特徴を有する。
【０１９８】
半導体基板１１内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。半導体基板１１内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０１９９】
半導体基板１１上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２００】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２０１】
また、本例では、ＣＭＯＳロジック領域において、窒化タングステン膜１４Ａを用いて抵抗素子を形成している。窒化タングステン膜１４Ａは、例えば、窒化タングステン膜１４と同時に形成され、窒化タングステン膜１４の厚さと同じ厚さを有している。
【０２０２】
つまり、拡散防止膜として機能する窒化タングステン膜１４を形成するステップを、ＣＭＯＳロジック領域内の抵抗素子（窒化タングステン膜１４Ａ）を形成するステップと併用することができる。その結果、本発明に係わるデバイスを製造するに当たって、従来に比べて、ステップ数の増加が実質的になくなり、製造コストの増加を防ぐことができる。
【０２０３】
なお、本例では、窒化タングステン膜１４Ａと窒化タングステン膜１４が同時に形成され、同じ厚さを有しているが、例えば、窒化タングステン膜１４Ａは、窒化タングステン膜１４，１６の積層から構成されるようにしてもよい。
【０２０４】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２０５】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２０６】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２０７】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１４Ａ，１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ、例えば、Ｃｕ（銅）が満たされる。
【０２０８】
トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。また、ＣＭＯＳロジック領域内においてトレンチ内に満たされた金属材料２２Ｃ，２２Ｄは、抵抗素子（窒化タングステン膜）１４Ａの電極となる。
【０２０９】
なお、本例では、ＭＩＭキャパシタの第１及び第２電極のレイアウトを格子状としているが、これは、ダマシンプロセス（ＣＭＰプロセス）においてディッシング現象を防止するためである。よって、ディッシング現象を防止できる構造であれば、トレンチの形状は、格子状に限られず、例えば、すのこ状（又は梯子状）、櫛状などであってもよい。
【０２１０】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料（例えば、Ｃｕ）から構成される場合に、第１電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１４）と第２電極に接触する板状の拡散防止膜（例えば、窒化タングステン膜１６）を設けている。これら拡散防止膜は、ＭＩＭキャパシタのキャパシタ面積を増加させる機能も有する。
【０２１１】
そして、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５は、２つの拡散防止膜に挟まれ、大きな拡散係数を有する金属材料（例えば、Ｃｕ）に直接接触することがない。
【０２１２】
従って、ＭＩＭキャパシタの電極を構成する大きな拡散係数を有する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２１３】
また、本例では、ＲＦ−アナログエリア内のＭＩＭキャパシタに使用する拡散防止膜１４，１６の少なくとも１つを、ＣＭＯＳロジックエリア内の素子（本例では、抵抗素子）として使用している。このため、拡散防止膜として機能する窒化タングステン膜１４，１６を形成するステップを、ＣＭＯＳロジック領域内の素子（本例では、抵抗素子）を形成するステップと併用することができる。その結果、製造ステップ数の増加なく、本発明に係わるデバイスを製造することができ、製造コストの増加を抑えることができる。
【０２１４】
図４２は、本発明の第７実施の形態に関わるＭＩＭキャパシタの平面図を示している。図４３は、図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図である。
【０２１５】
本例のＭＩＭキャパシタは、上述の第１実施の形態のＭＩＭキャパシタ変形例である。本例のＭＩＭキャパシタが上述の第１実施の形態のＭＩＭキャパシタと異なる点は、ＭＩＭキャパシタの第１電極（第１電極１２）が、半導体基板１１内ではなく、半導体基板１１上の絶縁膜（例えば、層間絶縁膜）２３内に形成されている点にある。
【０２１６】
このように、ＭＩＭキャパシタを、半導体基板１１上の絶縁膜２３上に形成することにより、例えば、絶縁膜２３の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成することができる。つまり、１チップ内に、素子を３次元的に配置することで、１チップ内に、素子を高密度に配置することができる。
【０２１７】
図４４は、本発明の第８実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０２１８】
本例は、上述の第７実施の形態に関わるＭＩＭキャパシタの応用例である。
【０２１９】
本例に関わるのデバイスの特徴は、ＭＩＭキャパシタの第１電極が層間絶縁膜内に形成され、かつ、その層間絶縁膜の直下には、ＭＯＳトランジスタが形成される点にある。
【０２２０】
半導体基板１１の表面領域には、ＭＯＳトランジスタのソース／ドレイン領域２４が形成される。ソース／ドレイン領域２４の間のチャネル領域上には、ゲート絶縁膜２５を介してゲート電極２６が形成される。ＭＯＳトランジスタ上には、ＭＯＳトランジスタを完全に覆う絶縁膜２７が形成される。
【０２２１】
絶縁膜２７上には、エッチングストッパとしての窒化シリコン膜２８が形成される。窒化シリコン膜２８上には、層間絶縁膜２３が形成される。層間絶縁膜２３上には、マスク材又はエッチングストッパとしての窒化シリコン膜１３が形成される。
【０２２２】
層間絶縁膜２３内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。層間絶縁膜２３内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０２２３】
また、層間絶縁膜２３内には、例えば、配線のためのトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２９、例えば、Ｃｕ（銅）が満たされる。
【０２２４】
層間絶縁膜２３上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２２５】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２２６】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２２７】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２２８】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２２９】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０２３０】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料から構成される場合に、第１電極に接触する板状の拡散防止膜と第２電極に接触する板状の拡散防止膜を設けている。このため、ＭＩＭキャパシタの電極を構成する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２３１】
また、本例では、ＭＩＭキャパシタの直下に、ＭＯＳトランジスタを形成している。このように、ＭＩＭキャパシタを半導体基板１１上の層間絶縁膜上に形成し、かつ、この層間絶縁膜の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成すれば、１チップ内に、素子を３次元的に配置することができ、素子の高密度化に貢献できる。
【０２３２】
また、層間絶縁膜２３内には、ＭＩＭキャパシタの電極に加えて、通常の配線が形成される。即ち、ＭＩＭキャパシタの電極及び通常の配線は、共に、同一の金属材料（例えば、Ｃｕ）から構成される。従って、本発明は、多層配線構造を有するデバイスに最適である。
【０２３３】
ところで、本例では、ＭＩＭキャパシタとＭＯＳトランジスタが非常に近接して配置される。従って、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号が互いに干渉し合わないようにするための対策が必要である。
【０２３４】
例えば、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍未満である、という条件を満たせば、両信号が互いに干渉し合わなくなるため、本例のデバイス構造は、非常に有効なものとなる。
【０２３５】
一方、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上である場合には、両信号は、互いに干渉し合うようになるため、本例のデバイス構造を改良する必要がある。
【０２３６】
図４５は、本発明の第９実施の形態に関わるＭＩＭキャパシタの断面図を示している。
【０２３７】
本例は、上述の第８実施の形態に関わるＭＩＭキャパシタの改良例であり、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上である場合においても、両信号が互いに干渉し合わないようなデバイス構造を有するものである。
【０２３８】
本例に関わるのデバイスの特徴を簡単に述べると、互いに上下方向に隣接して配置されるＭＩＭキャパシタとＭＯＳトランジスタの間に、シールド線を設けた点にある。シールド線は、一定電位（例えば、接地電位）に固定されているため、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号が互いに干渉し合わなくなるものである。
【０２３９】
以下、具体的なデバイス構造について説明する。
【０２４０】
半導体基板１１の表面領域には、上述の第８実施の形態のデバイスと同様に、ＭＯＳトランジスタが形成される。ＭＯＳトランジスタ上には、ＭＯＳトランジスタを完全に覆う絶縁膜２７が形成される。絶縁膜２７上には、絶縁膜３１及び窒化シリコン膜３２が形成される。
【０２４１】
絶縁膜３１に設けられるトレンチ内には、シールド線３０Ａが形成される。同様に、絶縁膜３１に設けられるトレンチ内には、通常の配線（信号線、電源線など）３０Ｂも形成される。
【０２４２】
シールド線３０Ａ及び通常の配線３０Ｂ上には、層間絶縁膜３３が形成される。層間絶縁膜３３上には、エッチングストッパとしての窒化シリコン膜２８が形成される。窒化シリコン膜２８上には、層間絶縁膜２３が形成される。層間絶縁膜２３上には、マスク材又はエッチングストッパとしての窒化シリコン膜１３が形成される。
【０２４３】
層間絶縁膜２３内には、例えば、格子状のトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料１２、例えば、Ｃｕ（銅）が満たされる。層間絶縁膜２３内のトレンチ内に満たされた金属材料１２は、ＭＩＭキャパシタの第１電極となる。
【０２４４】
また、層間絶縁膜２３内には、例えば、通常の配線のためのトレンチが形成される。このトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２９、例えば、Ｃｕ（銅）が満たされる。
【０２４５】
層間絶縁膜２３上には、ＭＩＭキャパシタのキャパシタ形成予定領域を除き、窒化シリコン膜（ＳｉＮ）１３が形成される。ＭＩＭキャパシタのキャパシタ形成予定領域は、窒化シリコン膜１３の壁に取り囲まれた溝となっている。
【０２４６】
そして、キャパシタ形成予定領域には、窒化タングステン膜（ＷＮ）１４が形成される。窒化タングステン膜１４は、金属材料（例えば、Ｃｕ）１２の拡散防止膜として機能すると共に、格子状の第１電極上に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２４７】
窒化タングステン膜１４上には、キャパシタ絶縁膜（例えば、Ｔａ２Ｏ５）１５が形成される。キャパシタ絶縁膜１５上には、窒化タングステン膜（ＷＮ）１６が形成される。窒化タングステン膜１６は、後述するＭＩＭキャパシタの第２電極としての金属材料（例えば、Ｃｕ）の拡散防止膜として機能すると共に、後述する格子状の第２電極下に配置されることによりキャパシタ面積を増加させる機能を有する。
【０２４８】
窒化タングステン膜１６上には、窒化シリコン膜（ＳｉＮ）１７が形成される。窒化シリコン膜１７は、窒化シリコン膜１３と共に、エッチング時（即ち、トレンチ形成時）のストッパとして機能する。
【０２４９】
窒化シリコン膜１３，１７上には、酸化シリコン膜（ＳｉＯ２）１８が形成され、酸化シリコン膜１８上には、窒化シリコン膜１９が形成される。窒化シリコン膜１９は、デュアルダマシンプロセスにおけるトレンチ形成時のストッパとして機能する。窒化シリコン膜１９上には、酸化シリコン膜（ＳｉＯ２）２０が形成され、酸化シリコン膜２０上には、窒化シリコン膜２１が形成される。窒化シリコン膜２１は、ＣＭＰ（Chemical Mechanical Polishing）プロセスにおけるストッパとして機能する。
【０２５０】
酸化シリコン膜２０内（窒化シリコン膜１９よりも上の部分）には、例えば、格子状トレンチや、配線・パッド部のためのトレンチが形成される。また、酸化シリコン膜１８及び窒化シリコン膜１３には、窒化タングステン膜１６や金属材料（例えばＣｕ）１２まで達するトレンチ（ヴィアホール（via hole））が形成される。これらトレンチ内には、低抵抗で、大きな拡散係数を有する金属材料２２Ａ，２２Ｂ、例えば、Ｃｕ（銅）が満たされる。トレンチ内に満たされた金属材料２２Ａは、ＭＩＭキャパシタの第２電極となる。
【０２５１】
以上のようなデバイス構造によれば、ＭＩＭキャパシタの第１及び第２電極が大きな拡散係数を有する金属材料から構成される場合に、第１電極に接触する板状の拡散防止膜と第２電極に接触する板状の拡散防止膜を設けている。このため、ＭＩＭキャパシタの電極を構成する金属材料により、キャパシタ絶縁膜が汚染されることがなく、リーク電流を低減でき、高性能なＭＩＭキャパシタを提供できる。
【０２５２】
また、本例では、ＭＩＭキャパシタの直下に、ＭＯＳトランジスタを形成している。このように、ＭＩＭキャパシタを半導体基板１１上の層間絶縁膜上に形成し、かつ、この層間絶縁膜の直下には、ＭＩＭキャパシタ以外の素子（例えば、ＭＯＳトランジスタなど）を形成すれば、１チップ内に、素子を３次元的に配置することができ、素子の高密度化に貢献できる。
【０２５３】
また、層間絶縁膜２３内には、ＭＩＭキャパシタの電極に加えて、通常の配線が形成される。即ち、ＭＩＭキャパシタの電極及び通常の配線は、共に、同一の金属材料（例えば、Ｃｕ）から構成される。従って、本発明は、多層配線構造を有するデバイスに最適である。
【０２５４】
さらに、本例では、ＭＩＭキャパシタとＭＯＳトランジスタの間には、シールド線が配置される。シールド線は、一定電位（例えば、接地電位）に固定されているため、ＭＩＭキャパシタの電極に与えられる信号とＭＯＳトランジスタのゲート電極に与えられる信号とが互いに干渉し合うことがない。
【０２５５】
従って、本例によれば、ＭＩＭキャパシタの電極に与えられる信号の周波数とＭＯＳトランジスタのゲート電極に与えられる信号の周波数との差が５０倍以上であっても、正常動作が可能である。
【０２５６】
【発明の効果】
以上、説明したように、本発明によれば、ダマシンプロセス（ＣＭＰプロセス）を採用し、かつ、Ｃｕ（銅）のような大きな拡散係数を有する金属材料を配線材料として用いる場合に、金属材料（キャパシタ電極）の形状を、例えば、格子状とすることで、ディッシング現象を防止できる。また、キャパシタ絶縁膜を直接挟み込む拡散防止膜を設けるか又はキャパシタ絶縁膜自体に拡散防止機能を持たせることで、製造工程中に、金属原子がキャパシタ絶縁膜に拡散することを防止できる。また、拡散防止膜を、キャパシタ電極として機能させれば、例えば、ディッシング現象の防止のために金属材料を格子状にしても、キャパシタ面積が小さくなることがない（配線ルールによらず、キャパシタ容量を大きくできる）。また、キャパシタのパターニング時に、金属材料（例えば、Ｃｕ）が露出することがないので、金属原子による汚染をなくすことができる。また、キャパシタ構造が平坦であり、高信頼性を得るのに有利である。
【図面の簡単な説明】
【図１】本発明の第１実施の形態であるＭＩＭキャパシタを示す平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】キャパシタの第１電極のレイアウトの例を示す平面図。
【図６】キャパシタの第１電極のレイアウトの例を示す平面図。
【図７】キャパシタの第１電極のレイアウトの例を示す平面図。
【図８】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図９】図８のＩＸ−ＩＸ線に沿う断面図。
【図１０】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図１１】図１及び図２のデバイスの製造方法の一工程を示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１４】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１５】キャパシタの第２電極のレイアウトの例を示す平面図。
【図１６】本発明の第２実施の形態であるＭＩＭキャパシタを示す断面図。
【図１７】図１６のデバイスの製造方法の一工程を示す断面図。
【図１８】図１６のデバイスの製造方法の一工程を示す断面図。
【図１９】図１６のデバイスの製造方法の一工程を示す断面図。
【図２０】図１６のデバイスの製造方法の一工程を示す断面図。
【図２１】本発明の第３実施の形態であるＭＩＭキャパシタを示す断面図。
【図２２】図２１のデバイスの製造方法の一工程を示す断面図。
【図２３】図２１のデバイスの製造方法の一工程を示す断面図。
【図２４】図２１のデバイスの製造方法の一工程を示す断面図。
【図２５】図２１のデバイスの製造方法の一工程を示す断面図。
【図２６】図２１のデバイスの製造方法の一工程を示す断面図。
【図２７】キャパシタの第２電極のレイアウトの例を示す平面図。
【図２８】本発明の第４実施の形態であるＭＩＭキャパシタを示す断面図。
【図２９】図２８のデバイスの製造方法の一工程を示す断面図。
【図３０】図２８のデバイスの製造方法の一工程を示す断面図。
【図３１】図２８のデバイスの製造方法の一工程を示す断面図。
【図３２】図２８のデバイスの製造方法の一工程を示す断面図。
【図３３】図２８のデバイスの製造方法の一工程を示す断面図。
【図３４】本発明の第５実施の形態であるＭＩＭキャパシタを示す断面図。
【図３５】図３４のデバイスの製造方法の一工程を示す平面図。
【図３６】図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。
【図３７】図３４のデバイスの製造方法の一工程を示す断面図。
【図３８】図３４のデバイスの製造方法の一工程を示す断面図。
【図３９】図３４のデバイスの製造方法の一工程を示す断面図。
【図４０】キャパシタの第２電極のレイアウトの例を示す平面図。
【図４１】本発明の第６実施の形態であるＭＩＭキャパシタを示す断面図。
【図４２】本発明の第７実施の形態であるＭＩＭキャパシタを示す平面図。
【図４３】図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図。
【図４４】本発明の第８実施の形態であるＭＩＭキャパシタを示す断面図。
【図４５】本発明の第９実施の形態であるＭＩＭキャパシタを示す断面図。
【符号の説明】
１１ ：半導体基板、
１２，２２Ａ，２２Ｂ ：金属材料（例えば、Ｃｕ）、
１３，１７，１９，２１ ：窒化シリコン膜、
１４，１６ ：窒化タングステン膜（拡散防止膜）、
１５ ：キャパシタ絶縁膜、
１８，２０ ：酸化シリコン膜（層間絶縁膜）。
Claims (32)
- 金属材料から構成される第１及び第２電極と、キャパシタ絶縁膜と、前記キャパシタ絶縁膜と前記第１電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第１拡散防止膜と、前記キャパシタ絶縁膜と前記第２電極の間に配置され、前記金属材料を構成する原子の拡散を防止する第２拡散防止膜とを具備し、
前記キャパシタ絶縁膜と前記第１拡散防止膜との界面、及び、前記キャパシタ絶縁膜と前記第２拡散防止膜との界面は、それぞれ平坦であり、
前記第１電極は、第１トレンチ内に満たされ、かつ、その表面が平坦化され、
前記第２電極は、第２トレンチ内に満たされ、かつ、その表面が平坦化される
ことを特徴とするＭＩＭキャパシタ。 - 前記第１及び第２電極の形状は、四角以外の格子状、すのこ状、櫛状を含む形状のうちの１つであることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 前記第１トレンチは、半導体基板内に形成され、前記第２トレンチは、前記半導体基板上の絶縁膜内に形成されることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 前記第１及び第２拡散防止膜は、窒化金属膜であることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 前記第１及び第２拡散防止膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、ＴａＣ、ＴａＳｉＮ、ＴａＣｅＯ２、Ｉｒ４６Ｔａ５４、Ｗ、ＷＮ、Ｗ２Ｎ、Ｗ６４Ｂ２０Ｎ１６、Ｗ２３Ｂ４９Ｎ２８ and Ｗ４７Ｓｉ９Ｎ４４ のグループのうちから選択される１つであることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 前記金属材料は、Ｃｕであることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 請求項１記載のＭＩＭキャパシタにおいて、
さらに、前記第１電極上に開口を有する絶縁層を具備し、
前記第１拡散防止膜は、前記絶縁層の開口に満たされ、前記キャパシタ絶縁膜及び前記第２拡散防止膜は、前記第１拡散防止膜上に形成されることを特徴とするＭＩＭキャパシタ。 - 前記キャパシタ絶縁膜及び前記第２拡散防止膜の端部は、それぞれ、前記絶縁層にオーバーラップしていることを特徴とする請求項７記載のＭＩＭキャパシタ。
- 請求項８記載のＭＩＭキャパシタにおいて、
さらに、前記第２拡散防止膜上に形成される窒化シリコン膜を具備することを特徴とするＭＩＭキャパシタ。 - 前記第１拡散防止膜は、前記第１電極上に形成され、前記キャパシタ絶縁膜は、前記第１拡散防止膜上に形成され、前記第２拡散防止膜は、前記キャパシタ絶縁膜上に形成され、
前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、窒化シリコン膜に覆われていることを特徴とする請求項１記載のＭＩＭキャパシタ。 - 請求項１記載のＭＩＭキャパシタにおいて、
さらに、前記第１電極上に開口を有する絶縁層を具備し、
前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成されることを特徴とするＭＩＭキャパシタ。 - 前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜の端部は、それぞれ、前記絶縁層にオーバーラップしていることを特徴とする請求項１１記載のＭＩＭキャパシタ。
- 請求項１２記載のＭＩＭキャパシタにおいて、
さらに、前記第２拡散防止膜上に形成される窒化シリコン膜を具備することを特徴とするＭＩＭキャパシタ。 - 請求項１記載のＭＩＭキャパシタにおいて、
さらに、前記第１電極上に開口を有する絶縁層を具備し、
前記第１及び第２拡散防止膜及び前記キャパシタ絶縁膜は、それぞれ、前記絶縁層の開口内に形成され、かつ、前記絶縁層から離れていることを特徴とするＭＩＭキャパシタ。 - 請求項１４記載のＭＩＭキャパシタにおいて、
さらに、前記第２拡散防止膜上に形成される窒化シリコン膜を具備することを特徴とするＭＩＭキャパシタ。 - 請求項１記載のＭＩＭキャパシタにおいて、
さらに、前記第１及び第２拡散防止膜の少なくとも１つを構成する材料と同じ材料から構成される抵抗素子を具備することを特徴とするＭＩＭキャパシタ。 - 前記抵抗素子は、ＣＭＯＳロジックエリア内に形成されることを特徴とする請求項１６記載のＭＩＭキャパシタ。
- 前記第１トレンチは、半導体基板上の第１絶縁膜内に形成され、第２トレンチは、前記第１絶縁膜上の第２絶縁膜内に形成され、前記第１及び第２絶縁膜の表面は、平坦化されていることを特徴とする請求項１記載のＭＩＭキャパシタ。
- 請求項１８記載のＭＩＭキャパシタにおいて、
さらに、前記第１電極の直下に形成されるＭＯＳトランジスタを具備することを特徴とするＭＩＭキャパシタ。 - 前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍未満であることを特徴とする請求項１９記載のＭＩＭキャパシタ。
- 請求項１９記載のＭＩＭキャパシタにおいて、
さらに、前記第１電極と前記ＭＯＳトランジスタとの間に形成され、一定電位に設定されているシールド線を具備することを特徴とするＭＩＭキャパシタ。 - 前記一定電位は、接地電位であることを特徴とする請求項２１記載のＭＩＭキャパシタ。
- 前記第１及び第２電極に与えられる信号の周波数と前記ＭＯＳトランジスタに与えられる信号の周波数との差が５０倍以上であることを特徴とする請求項２１記載のＭＩＭキャパシタ。
- 金属材料から構成される第１及び第２電極と、前記第１及び第２電極の間に配置され、前記金属材料の拡散を防止する機能を有するキャパシタ絶縁膜とを具備し、
前記キャパシタ絶縁膜と前記第１電極との界面、及び、前記キャパシタ絶縁膜と前記第２電極との界面は、それぞれ平坦であり、
前記第１電極は、第１トレンチ内に満たされ、かつ、その表面が平坦化され、
前記第２電極は、第２トレンチ内に満たされ、かつ、その表面が平坦化される
ことを特徴とするＭＩＭキャパシタ。 - 前記第１トレンチは、半導体基板内に形成され、前記第２トレンチは、前記半導体基板上の絶縁膜内に形成されることを特徴とする請求項２４記載のＭＩＭキャパシタ。
- 前記第１トレンチは、半導体基板上の第１絶縁膜内に形成され、第２トレンチは、前記第１絶縁膜上の第２絶縁膜内に形成され、前記第１及び第２絶縁膜の表面は、平坦化されていることを特徴とする請求項２４記載のＭＩＭキャパシタ。
- 前記金属材料は、Ｃｕであることを特徴とする請求項２４記載のＭＩＭキャパシタ。
- ダマシンプロセスにより金属材料からなる第１電極を形成し、
前記第１電極上に前記金属材料の拡散を防止する機能を有する第１絶縁膜を形成し、
前記第１絶縁膜の一部を除去し、この部分をキャパシタ形成予定領域とし、
前記キャパシタ形成予定領域内に前記金属材料の拡散を防止する機能を有する第１拡散防止膜を形成し、
前記第１拡散防止膜上に、キャパシタ絶縁膜、前記金属材料の拡散を防止する機能を有する第２拡散防止膜、及び、前記第１絶縁膜と同じ機能を有する第２絶縁膜をそれぞれ形成し、
前記第１及び第２絶縁膜上に層間絶縁膜を形成し、
前記ダマシンプロセスを用いて、前記層間絶縁膜並びに前記第１及び第２絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、
前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する
ことを特徴とするＭＩＭキャパシタの製造方法。 - 前記第１拡散防止膜は、窒化金属膜をスパッタした後、前記窒化金属膜をＣＭＰにより研磨することにより形成され、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工されることを特徴とする請求項２８記載のＭＩＭキャパシタの製造方法。
- 前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記第１絶縁膜にオーバーラップしていることを特徴とする請求項２８記載のＭＩＭキャパシタの製造方法。
- 前記第１拡散防止膜、前記キャパシタ絶縁膜、前記第２拡散防止膜及び前記第２絶縁膜は、ＰＥＰとＲＩＥにより、それぞれ連続して加工され、その端部は、前記キャパシタ形成予定領域内に収まっていることを特徴とする請求項２８記載のＭＩＭキャパシタの製造方法。
- ダマシンプロセスにより金属材料からなる第１電極を形成し、
キャパシタ形成予定領域内の前記第１電極上に、前記金属材料の拡散を防止する機能を有する第１拡散防止膜、キャパシタ絶縁膜、及び、前記金属材料の拡散を防止する機能を有する第２拡散防止膜をそれぞれ形成し、
前記第２拡散防止膜上及び前記第１電極上に、前記金属材料の拡散を防止する機能を有する拡散防止絶縁膜を形成し、
前記拡散防止絶縁膜上に層間絶縁膜を形成し、
前記ダマシンプロセスを用いて、前記層間絶縁膜及び前記拡散防止絶縁膜に、前記第１電極及び前記前記第２拡散防止膜に達するトレンチを形成し、
前記トレンチ内に前記金属材料を満たし、前記第１電極に接続する配線及び前記第２拡散防止膜に接続する第２電極をそれぞれ形成する
ことを特徴とするＭＩＭキャパシタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368693A JP3967544B2 (ja) | 1999-12-14 | 2000-12-04 | Ｍｉｍキャパシタ |
| US09/734,658 US6894331B2 (en) | 1999-12-14 | 2000-12-13 | MIM capacitor having flat diffusion prevention films |
| CNB001373951A CN1230915C (zh) | 1999-12-14 | 2000-12-14 | Mim电容器 |
| KR10-2000-0076320A KR100429122B1 (ko) | 1999-12-14 | 2000-12-14 | Ｍｉｍ 캐패시터 |
| TW089126546A TW477081B (en) | 1999-12-14 | 2001-02-05 | MIM capacitor |
| US10/902,579 US7045415B2 (en) | 1999-12-14 | 2004-07-30 | MIM capacitor having flat diffusion prevention films |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-354473 | 1999-12-14 | ||
| JP35447399 | 1999-12-14 | ||
| JP2000368693A JP3967544B2 (ja) | 1999-12-14 | 2000-12-04 | Ｍｉｍキャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237375A JP2001237375A (ja) | 2001-08-31 |
| JP3967544B2 true JP3967544B2 (ja) | 2007-08-29 |
Family
ID=26580068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368693A Expired - Fee Related JP3967544B2 (ja) | 1999-12-14 | 2000-12-04 | Ｍｉｍキャパシタ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6894331B2 (ja) |
| JP (1) | JP3967544B2 (ja) |
| KR (1) | KR100429122B1 (ja) |
| CN (1) | CN1230915C (ja) |
| TW (1) | TW477081B (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009248A (ja) * | 2000-06-26 | 2002-01-11 | Oki Electric Ind Co Ltd | キャパシタおよびその製造方法 |
| US6500724B1 (en) * | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
| US6710425B2 (en) * | 2001-04-26 | 2004-03-23 | Zeevo, Inc. | Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit |
| US6596579B1 (en) * | 2001-04-27 | 2003-07-22 | Lsi Logic Corporation | Method of forming analog capacitor dual damascene process |
| KR100429877B1 (ko) * | 2001-08-04 | 2004-05-04 | 삼성전자주식회사 | 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법 |
| JP4309608B2 (ja) | 2001-09-12 | 2009-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3842111B2 (ja) | 2001-11-13 | 2006-11-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20030049000A (ko) * | 2001-12-13 | 2003-06-25 | 삼성전자주식회사 | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 |
| US6744129B2 (en) * | 2002-01-11 | 2004-06-01 | Microtune (San Diego), Inc. | Integrated ground shield |
| JP2003264235A (ja) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| FR2839581B1 (fr) * | 2002-05-07 | 2005-07-01 | St Microelectronics Sa | Circuit electronique comprenant un condensateur et au moins un composant semiconducteur, et procede de conception d'un tel circuit |
| US6720608B2 (en) * | 2002-05-22 | 2004-04-13 | United Microelectronics Corp. | Metal-insulator-metal capacitor structure |
| US6812088B1 (en) * | 2002-06-11 | 2004-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer |
| KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
| KR100607660B1 (ko) * | 2002-07-25 | 2006-08-02 | 매그나칩 반도체 유한회사 | Ｍｉｍ 구조의 커패시터 제조방법 |
| JP2004095754A (ja) | 2002-08-30 | 2004-03-25 | Renesas Technology Corp | キャパシタ |
| US7963509B2 (en) * | 2007-01-31 | 2011-06-21 | Fox Factory, Inc. | Travel control for a gas spring and gas spring having very short travel modes |
| CN1241264C (zh) * | 2002-09-30 | 2006-02-08 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| KR100505658B1 (ko) * | 2002-12-11 | 2005-08-03 | 삼성전자주식회사 | ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자 |
| JP4173374B2 (ja) | 2003-01-08 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| TWI313066B (en) * | 2003-02-11 | 2009-08-01 | United Microelectronics Corp | Capacitor in an interconnect system and method of manufacturing thereof |
| US6680521B1 (en) * | 2003-04-09 | 2004-01-20 | Newport Fab, Llc | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
| DE10341564B4 (de) * | 2003-09-09 | 2007-11-22 | Infineon Technologies Ag | Kondensatoranordnung und Verfahren zur Herstellung derselben |
| KR100548998B1 (ko) * | 2003-09-25 | 2006-02-02 | 삼성전자주식회사 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| US6876028B1 (en) * | 2003-09-30 | 2005-04-05 | International Business Machines Corporation | Metal-insulator-metal capacitor and method of fabrication |
| US6934143B2 (en) | 2003-10-03 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor structure |
| KR100585115B1 (ko) * | 2003-12-10 | 2006-05-30 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법 |
| JP4707330B2 (ja) * | 2004-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN100353487C (zh) * | 2004-05-12 | 2007-12-05 | 联华电子股份有限公司 | 电容的制作方法 |
| US7741696B2 (en) * | 2004-05-13 | 2010-06-22 | St-Ericsson Sa | Semiconductor integrated circuit including metal mesh structure |
| WO2006001349A1 (ja) * | 2004-06-23 | 2006-01-05 | Nec Corporation | 容量素子が搭載された半導体装置 |
| JP2006108583A (ja) * | 2004-10-08 | 2006-04-20 | Nec Electronics Corp | 半導体装置 |
| KR100640065B1 (ko) * | 2005-03-02 | 2006-10-31 | 삼성전자주식회사 | 그라운드 실드층을 포함하는 ｍｉｍ 커패시터 |
| US7999330B2 (en) | 2005-06-24 | 2011-08-16 | Micron Technology, Inc. | Dynamic random access memory device and electronic systems |
| JP4679270B2 (ja) * | 2005-06-30 | 2011-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20070057305A1 (en) | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
| JP5038612B2 (ja) | 2005-09-29 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2007207878A (ja) * | 2006-01-31 | 2007-08-16 | Nec Electronics Corp | 半導体装置 |
| US7964470B2 (en) | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| JP2007263097A (ja) * | 2006-03-30 | 2007-10-11 | Toyota Industries Corp | 容量可変型圧縮機における流量検出装置 |
| US7488643B2 (en) * | 2006-06-21 | 2009-02-10 | International Business Machines Corporation | MIM capacitor and method of making same |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| FR2914498A1 (fr) * | 2007-04-02 | 2008-10-03 | St Microelectronics Sa | Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre |
| JP2008277546A (ja) * | 2007-04-27 | 2008-11-13 | Rohm Co Ltd | 半導体装置 |
| FR2917231B1 (fr) * | 2007-06-07 | 2009-10-02 | St Microelectronics Sa | Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure |
| JP2009105300A (ja) | 2007-10-25 | 2009-05-14 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2009090893A1 (ja) * | 2008-01-18 | 2009-07-23 | Nec Corporation | 容量素子及びこれを備えた半導体装置並びに容量素子の製造方法 |
| WO2009122496A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2011155064A (ja) * | 2010-01-26 | 2011-08-11 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US8592945B2 (en) * | 2011-06-14 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Large dimension device and method of manufacturing same in gate last process |
| US9190326B2 (en) * | 2011-06-14 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a post feature and method of manufacturing the same |
| CN102244107B (zh) * | 2011-06-28 | 2014-06-18 | 中国科学院微电子研究所 | 一种易于填充的沟槽电容及其制备方法 |
| JP2011211236A (ja) * | 2011-07-15 | 2011-10-20 | Renesas Electronics Corp | 半導体装置 |
| US8546914B2 (en) * | 2011-07-19 | 2013-10-01 | United Microelectronics Corp. | Embedded capacitor structure and the forming method thereof |
| US9331137B1 (en) | 2012-03-27 | 2016-05-03 | Altera Corporation | Metal-insulator-metal capacitors between metal interconnect layers |
| CN103077826A (zh) * | 2013-01-25 | 2013-05-01 | 苏州斯尔特微电子有限公司 | 层叠型陶瓷电容器 |
| CN103187244B (zh) * | 2013-04-03 | 2016-05-11 | 无锡华润上华科技有限公司 | 一种改善半导体晶圆电容制程中介质分层的方法 |
| CN103295957A (zh) * | 2013-06-03 | 2013-09-11 | 上海华力微电子有限公司 | 一种改善金属层-绝缘层-金属层失配参数的方法 |
| US10553672B2 (en) | 2013-12-11 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal insulator metal capacitor |
| CN105161295A (zh) * | 2015-08-31 | 2015-12-16 | 苏州斯尔特微电子有限公司 | 一种射频用陶瓷电容器 |
| CN107093581B (zh) * | 2016-02-17 | 2020-05-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN111033656A (zh) * | 2017-11-30 | 2020-04-17 | 株式会社村田制作所 | 电容器 |
| US10211794B1 (en) * | 2017-12-04 | 2019-02-19 | Nxp Usa, Inc. | Silicon shielding for baseband termination and RF performance enhancement |
| KR102068806B1 (ko) * | 2018-01-31 | 2020-01-22 | 삼성전기주식회사 | 커패시터 및 그 제조방법 |
| CN113394341B (zh) | 2020-03-13 | 2024-07-26 | 联华电子股份有限公司 | 金属-绝缘层-金属电容器及其制作方法 |
| CN114613754A (zh) * | 2020-12-09 | 2022-06-10 | 格科微电子（上海）有限公司 | Mim电容及其形成方法 |
| CN113192926A (zh) * | 2021-03-24 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | Mom电容的形成方法 |
| US12598759B2 (en) | 2021-12-05 | 2026-04-07 | International Business Machines Corporation | High-density metal-insulator-metal capacitor integration wth nanosheet stack technology |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326568A (ja) * | 1991-04-25 | 1992-11-16 | Sony Corp | 容量素子 |
| KR100207444B1 (ko) * | 1995-03-14 | 1999-07-15 | 윤종용 | 반도체 장치의 고유전막/전극 및 그 제조방법 |
| US5786248A (en) * | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
| JPH10294432A (ja) | 1997-04-21 | 1998-11-04 | Sony Corp | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 |
| US5910880A (en) * | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| KR19990018186A (ko) | 1997-08-26 | 1999-03-15 | 윤종용 | 반도체 장치 |
| KR19990021112A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR19990040042A (ko) * | 1997-11-17 | 1999-06-05 | 구본준 | 캐패시터 형성방법 |
| US6635523B1 (en) * | 1997-12-04 | 2003-10-21 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| KR100465605B1 (ko) | 1997-12-31 | 2005-04-06 | 매그나칩 반도체 유한회사 | 반도체소자의제조방법 |
| US6323044B1 (en) * | 1999-01-12 | 2001-11-27 | Agere Systems Guardian Corp. | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug |
| US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
| EP1075004A4 (en) * | 1999-02-17 | 2007-05-02 | Tdk Corp | CAPACITOR |
| US6258653B1 (en) * | 2000-02-24 | 2001-07-10 | Novellus Systems, Inc. | Silicon nitride barrier for capacitance maximization of tantalum oxide capacitor |
-
2000
- 2000-12-04 JP JP2000368693A patent/JP3967544B2/ja not_active Expired - Fee Related
- 2000-12-13 US US09/734,658 patent/US6894331B2/en not_active Expired - Fee Related
- 2000-12-14 KR KR10-2000-0076320A patent/KR100429122B1/ko not_active Expired - Fee Related
- 2000-12-14 CN CNB001373951A patent/CN1230915C/zh not_active Expired - Fee Related
-
2001
- 2001-02-05 TW TW089126546A patent/TW477081B/zh not_active IP Right Cessation
-
2004
- 2004-07-30 US US10/902,579 patent/US7045415B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100429122B1 (ko) | 2004-05-06 |
| US20010020713A1 (en) | 2001-09-13 |
| CN1230915C (zh) | 2005-12-07 |
| CN1303132A (zh) | 2001-07-11 |
| JP2001237375A (ja) | 2001-08-31 |
| US7045415B2 (en) | 2006-05-16 |
| KR20010062411A (ko) | 2001-07-07 |
| US20050001255A1 (en) | 2005-01-06 |
| US6894331B2 (en) | 2005-05-17 |
| TW477081B (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967544B2 (ja) | Ｍｉｍキャパシタ | |
| US9269762B2 (en) | Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers | |
| US6730573B1 (en) | MIM and metal resistor formation at CU beol using only one extra mask | |
| US10396147B2 (en) | Grated MIM capacitor to improve capacitance | |
| KR100642633B1 (ko) | 엠아이엠 캐패시터들 및 그의 제조 방법 | |
| US7462535B2 (en) | Semiconductor device with analog capacitor and method of fabricating the same | |
| JP5568494B2 (ja) | 集積回路キャパシタ構造 | |
| US7517763B2 (en) | Semiconductor device having fuse and capacitor at the same level and method of fabricating the same | |
| JP3715502B2 (ja) | 半導体装置及びその製造方法 | |
| JP3746979B2 (ja) | 半導体装置及びその製造方法 | |
| US6500675B2 (en) | Manufacturing method of semiconductor device having capacitive element | |
| US20220302018A1 (en) | Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure | |
| KR100553679B1 (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
| US20070007655A1 (en) | Semiconductor device | |
| US7569429B2 (en) | Antifuse having uniform dielectric thickness and method for fabricating the same | |
| US12027574B2 (en) | Resistor structure | |
| US12289919B1 (en) | Buffered top thin film resistor, MIM capacitor, and method of forming the same | |
| CN116782758A (zh) | 半导体器件及其制作方法 | |
| CN116349013A (zh) | 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr） | |
| JP2005175328A (ja) | 半導体装置及びその製造方法 | |
| EP1914801A1 (en) | DRAM manufacturing | |
| JP2005142435A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |