JP3971414B2 - Ａ／ｄ変換装置、およびこれを用いた通信機器 - Google Patents

Description

本発明は、オフセットキャンセル機能を有するアナログ／ディジタル（Ａ／Ｄ）変換装置、及びこのＡ／Ｄ変換装置を用いた携帯電話機などの通信機器に関する。

従来から、Ａ／Ｄ変換器に存在するオフセット誤差をキャンセルするために、オフセットキャンセル機能を付加したＡ／Ｄ変換装置が知られている（特許文献１）。

図６は特許文献１（その実施例、図７）に示されるような従来のオフセットキャンセル機能を有するＡ／Ｄ変換装置の構成を示す図である。

図６において、Ａ／Ｄ変換器６０は、入力電圧Ｖｉｎをディジタル電圧に変換し、出力電圧Ｖｏｕｔとして出力する。なお、本出願の明細書、特許請求の範囲では、ディジタル形式の信号で表された電圧を、ディジタル電圧、という。

このＡ／Ｄ変換器６０には、オフセットが存在するので、そのオフセットをキャンセルするために、アナログオフセットキャンセラー７０、Ｄ／Ａ（ディジタル／アナログ）変換器８０、オフセット演算部９０及び入力切替スイッチＳＷ１を設けている。

図６で、オフセットキャンセル値を求める場合には、切替スイッチＳＷ１を接点２側に切り替えて、減算器として動作するアナログオフセットキャンセラー７０の正入力端子＋にグランド電圧Ｖｇｎｄ、即ち零電圧を入力する。アナログオフセットキャンセラー７０の負入力端子−への入力も、この時点では零である。このときのアナログオフセットキャンセラー７０から出力される電圧、即ちＡ／Ｄ変換器６０へのアナログ入力電圧Ｖａがディジタル電圧Ｖｄに変換されて、出力電圧Ｖｏｕｔとして出力される。

Ａ／Ｄ変換器６０及びアナログオフセットキャンセラー７０にオフセットがなければ、Ｖｏｕｔは零である。しかし、Ａ／Ｄ変換器６０やアナログオフセットキャンセラー７０にはオフセットが存在するので、出力電圧Ｖｏｕｔはそのオフセットに応じたオフセット電圧Ｖｏｆｓになっている。

このオフセット電圧Ｖｏｆｓを、積分回路を有するオフセット演算部９０で演算処理し、ディジタルのオフセットキャンセル電圧Ａｏｆｓｄを得る。このオフセットキャンセル電圧ＡｏｆｓｄをＤ／Ａ変換器８０でアナログのオフセットキャンセル電圧Ａｏｆｓに変換して、アナログオフセットキャンセラー７０の負入力端子−へ入力する。

アナログオフセットキャンセル電圧Ａｏｆｓ、即ちオフセットキャンセル値をアナログオフセットキャンセラー７０の負入力端子−へ入力した状態で、切替スイッチＳＷ１を接点１側に切り替えて、アナログ入力電圧Ｖｉｎをアナログオフセットキャンセラー７０の正入力端子＋に入力する。

これにより、Ａ／Ｄ変換器６０やアナログオフセットキャンセラー７０によるオフセット電圧はキャンセルされるから、入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔが得られることになる。
特開２００３−２６４４６２号公報

しかし、特許文献１のＡ／Ｄ変換装置では、Ａ／Ｄ変換器６０の直線性誤差Ｖｏｆｓ−ａｄの他に、オフセットキャンセルのためにＤ／Ａ変換器８０を設けることに伴って、Ｄ／Ａ変換器８０の直線性誤差Ｖｏｆｓ−ｄａと、Ａ／Ｄ変換器６０とＤ／Ａ変換器８０とのマッチング誤差Ｖｏｆｓ−ｍとが新たに誤差成分として加わることになる。これに白色雑音（ホワイトノイズ）のばらつきＶｏｆｓ−ｗｎも存在する。

Ａ／Ｄ変換器６０やＤ／Ａ変換器８０の精度を高めることによって、残留するオフセット電圧を減少することはできるが、完全にキャンセルすることはできない。また、オフセットキャンセルのためのサンプリング回数を増やすことによって、残留オフセット電圧を減らすことも期待できるが、そのためにはオフセットキャンセル値を得るために要する時間が長くなってしまう。いずれにしても、特許文献１のＡ／Ｄ変換装置では、Ａ／Ｄ変換装置内部のオフセット電圧を完全になくすことができない。

また、Ｄ／Ａ変換器８０のビット数も、Ａ／Ｄ変換器６０のビット数（例、１６ビット）だけ必要とするから、オフセットキャンセルのための回路規模が大きくなってしまう。

さらに、入力電圧Ｖｉｎが、ＲＦ（無線周波数）変調信号のように、中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳されている波形の場合には、その中心電圧Ｖｃｔｒのオフセット電圧を除去する必要がある。しかし、従来のＡ／Ｄ変換装置では、オフセットキャンセル値を求めるときに入力電圧Ｖｉｎを零電圧とするから、その中心電圧Ｖｃｔｒのオフセット電圧を除去することはできない。したがって、アナログ入力電圧ＶａがＡ／Ｄ変換装置の内部で飽和（クリップ；電圧の大きさが制限されて波形が頭打ちになること）してしまう場合には、入力信号電圧Ｖｓｉｇをディジタル信号に正確に変換することができなくなるという問題もある。

そこで、本発明は、Ａ／Ｄ変換器の直線性誤差Ｖｏｆｓ−ａｄ、Ｄ／Ａ変換器の直線性誤差Ｖｏｆｓ−ｄａ、Ａ／Ｄ変換器とＤ／Ａ変換器とのマッチング誤差Ｖｏｆｓ−ｍを完全にキャンセルする、オフセットキャンセル機能を有するＡ／Ｄ変換装置を提供することを目的とする。

また、本発明は、入力電圧Ｖｉｎが、中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳されている波形の場合に、その中心電圧Ｖｃｔｒのオフセット電圧を除去し、入力信号電圧Ｖｓｉｇを正確にディジタル信号に変換する、オフセットキャンセル機能を有するＡ／Ｄ変換装置を提供することを目的とする。

また、本発明は、それらのオフセットキャンセル機能を有するＡ／Ｄ変換装置を用いた携帯電話機などの通信機器を提供することを目的とする。

請求項１のＡ／Ｄ変換装置は、アナログの入力電圧Ｖｉｎをディジタル電圧に変換して出力電圧Ｖｏｕｔとして出力するＡ／Ｄ変換装置において、
Ａ／Ｄ変換器１０と、該Ａ／Ｄ変換器の入力側に入力電圧Ｖｉｎからアナログオフセットキャンセル電圧Ａｏｆｓを減算した値に応じたアナログ電圧Ｖａを出力するように動作するアナログオフセットキャンセラー２０を設けるとともに、前記Ａ／Ｄ変換器の出力側にそのディジタル電圧Ｖｄからディジタルオフセットキャンセル電圧Ｄｏｆｓを減算した出力電圧Ｖｏｕｔを出力するディジタルオフセットキャンセラー３０を設け、
前記アナログオフセットキャンセラー２０は、入力電圧Ｖｉｎを所定電圧値に設定した状態で、且つ、ディジタルオフセットキャンセル電圧Ｄｏｆｓを零電圧にした状態で、出力電圧Ｖｏｕｔに基づいて求めたアナログオフセットキャンセル電圧Ａｏｆｓが供給されるように構成され、
前記ディジタルオフセットキャンセラー３０は、入力電圧Ｖｉｎを所定電圧値に設定し、且つ求めたアナログオフセットキャンセル電圧Ａｏｆｓを前記アナログオフセットキャンセラー２０へ供給した状態で、出力電圧Ｖｏｕｔに基づいて求めたディジタルオフセットキャンセル電圧Ｄｏｆｓが供給されるように構成されていることを特徴とする。

請求項２のＡ／Ｄ変換装置は、入力電圧Ｖｉｎとアナログオフセットキャンセル電圧Ａｏｆｓとが入力され、入力電圧Ｖｉｎからアナログオフセットキャンセル電圧Ａｏｆｓを減算した値に応じたアナログ電圧Ｖａを出力するように動作するアナログオフセットキャンセラー２０と、
前記アナログオフセットキャンセラー２０から出力されたアナログ電圧Ｖａを第１所定ビット数のディジタル電圧Ｖｄに変換するＡ／Ｄ変換器１０と、
前記Ａ／Ｄ変換器から出力されたディジタル電圧Ｖｄとディジタルオフセットキャンセル電圧Ｄｏｆｓとが入力され、ディジタル電圧Ｖｄからディジタルオフセットキャンセル電圧Ｄｏｆｓを減算した出力電圧Ｖｏｕｔを出力するディジタルオフセットキャンセラー３０と、
出力電圧Ｖｏｕｔが入力され、ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄ及びディジタルオフセットキャンセル電圧Ｄｏｆｓを出力するオフセット演算部５０と、
第２所定ビット数のディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓをアナログ電圧に変換して、アナログオフセットキャンセル電圧Ａｏｆｓを出力するＤ／Ａ変換器４０とを有することを特徴とする。

請求項３のＡ／Ｄ変換装置は、請求項２に記載のＡ／Ｄ変換装置において、入力電圧Ｖｉｎを所定電圧値に設定し、前記アナログオフセットキャンセラー２０へのアナログオフセットキャンセル電圧Ａｏｆｓ及び前記ディジタルオフセットキャンセラー３０へのディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧の状態で、アナログオフセットキャンセル電圧Ａｏｆｓを出力電圧Ｖｏｕｔに基づいて前記オフセット演算部及び前記Ｄ／Ａ変換器４０により求めて、求めたアナログオフセットキャンセル電圧Ａｏｆｓを前記アナログオフセットキャンセラー２０に供給し、
入力電圧Ｖｉｎを所定電圧値に設定したままで、且つ前記ディジタルオフセットキャンセラー３０へのディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧の状態で、ディジタルオフセットキャンセル電圧Ｄｏｆｓを出力電圧Ｖｏｕｔに基づいて前記オフセット演算部５０により求めて、求めたディジタルオフセットキャンセル電圧Ｄｏｆｓを前記ディジタルオフセットキャンセラー３０に供給する、ことを特徴とする。

請求項４のＡ／Ｄ変換装置は、請求項３に記載のＡ／Ｄ変換装置において、前記アナログオフセットキャンセル電圧Ａｏｆｓは、出力電圧Ｖｏｕｔの複数Ｎ回の平均値に基づいて求めると共に、ディジタルオフセットキャンセル電圧Ａｏｆｓは、出力電圧Ｖｏｕｔの複数Ｍ回の平均値に基づいて求めることを特徴とする。

請求項５のＡ／Ｄ変換装置は、請求項３、４に記載のＡ／Ｄ変換装置において、前記Ｄ／Ａ変換器４０の第２所定ビット数は、前記Ａ／Ｄ変換器１０の第１所定ビット数よりも少ないビット数であることを特徴とする。

請求項６のＡ／Ｄ変換装置は、請求項１乃至５に記載のＡ／Ｄ変換装置において、前記Ａ／Ｄ変換器１０は基準電圧Ｖｒｅｆを有しており、入力されるアナログ電圧Ｖａが基準電圧を超えるときにその超過分に応じた正のディジタル電圧が出力され、入力されるアナログ電圧Ｖａが基準電圧を下回るときにその不足分に応じた負のディジタル電圧が出力されることを特徴とする。

請求項７のＡ／Ｄ変換装置は、請求項６に記載のＡ／Ｄ変換装置において、入力電圧Ｖｉｎの所定電圧値は、基準電圧と等しくなるように設定されていることを特徴とする。

請求項８のＡ／Ｄ変換装置は、請求項７に記載のＡ／Ｄ変換装置において、入力電圧Ｖｉｎは、所定電圧値の中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳された電圧であることを特徴とする。

請求項９のＡ／Ｄ変換装置は、請求項１乃至８に記載のＡ／Ｄ変換装置において、前記ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄ及び前記ディジタルオフセットキャンセル電圧Ａｏｆｓを記憶する不揮発性メモリ装置を有することを特徴とする。

請求項１０の通信機器は、所定電圧値の中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳された電圧を出力する前段回路と、該前段回路からの電圧が入力電圧Ｖｉｎとして入力される請求項１乃至９のいずれかに記載のＡ／Ｄ変換回路とを有することを特徴とする。

本発明によれば、Ａ／Ｄ変換器の入力側にアナログオフセットキャンセラーを設け、Ａ／Ｄ変換器の出力側にディジタルオフセットキャンセラーを設ける。そして、まず第１段階でアナログオフセットキャンセラーにて、入力レンジをシフトするように大きなオフセットをキャンセルする粗調整を行い、次いで、第２段階でディジタルオフセットキャンセラーにて、残留オフセットをキャンセルする微調整を行う。

これにより、アナログオフセットキャンセラーだけでは除去することができなかったＡ／Ｄ変換装置内部の残留オフセットをキャンセルすることができる。したがって、精度の高いＡ／Ｄ変換を行うことができる。

また、入力される所定電圧値のばらつきを含めて、アナログオフセットキャンセラーで大きなオフセットを粗くキャンセルするから、アナログオフセットキャンセラーやＤ／Ａ変換回路の精度は低いものでよい。したがって、Ａ／Ｄ変換装置としての回路規模を小さくすることができる。

また、アナログオフセットキャンセルのサンプル数を少なくすることができ、全体としてのオフセットキャンセルに要する時間が短縮できる。

また、Ａ／Ｄ変換器１０は基準電圧Ｖｒｅｆを有しており、入力されるアナログ電圧が基準電圧に対する超過分あるいは不足分に応じた正あるいは負のディジタル電圧を出力する。入力電圧Ｖｉｎの所定電圧値をその基準電圧と等しくなるように設定することで、その所定電圧値自体のオフセットも自動的にキャンセルできる。また、Ａ／Ｄ変換器１０の正あるいは負のディジタル電圧を互いの補数値で出力することで、単にディジタル電圧を加算するだけで平均値（積算値／サンプル回数）を得ることができる。

また、所定電圧値の中心電圧に入力信号電圧が重畳された電圧、例、ＲＦ変調信号を出力する前段回路と、本発明のＡ／Ｄ変換回路とを組み合わせることにより、オフセット電圧がキャンセルされるし、且つ、信号電圧がクリップされることによる出力電圧の歪みなども改善される。

また、ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄ及びディジタルオフセットキャンセル電圧Ａｏｆｓを記憶する記憶装置５２として、不揮発性メモリ装置を用いる。これにより、一度求めたオフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを不揮発性メモリ装置から読み出して使用する、Ａ／Ｄ変換装置は動作開始の度にオフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを求める必要がなく、常に高精度で変換できる。また、Ａ／Ｄ変換装置や通信装置の出荷時に、オフセットキャンセルを行って、オフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを不揮発性メモリ装置に記憶させておくことにより、ユーザーは安価で且つ高精度のＡ／Ｄ変換装置や通信装置を容易に使えるようになる。

以下、本発明のオフセットキャンセル機能を有するＡ／Ｄ変換装置、及びこのＡ／Ｄ変換装置を用いた通信機器の実施例について、図を参照して説明する。なお、通信機器としては、例えば携帯電話機などへの適用が好適である。

図１は、本発明の実施例に係るＡ／Ｄ変換装置１００と、このＡ／Ｄ変換装置１００に入力電圧Ｖｉｎを入力する前段回路２００とを示している。

前段回路２００は、例えばＲＦ変調信号を出力するものであり、Ａ／Ｄ変換装置１００と共に通信機器を構成する。前段回路２００からは、通常の動作状態においては、所定電圧値の中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳された電圧が出力される。Ａ／Ｄ変換装置１００において、オフセットキャンセル電圧を求める場合には、所定電圧値の中心電圧Ｖｃｔｒだけが前段回路２００から出力される。

アナログオフセットキャンセラー２０は、入力電圧Ｖｉｎとアナログオフセットキャンセル電圧Ａｏｆｓとが入力され、入力電圧Ｖｉｎからアナログオフセットキャンセル電圧Ａｏｆｓを減算した値に応じたアナログ電圧Ｖａを出力するように動作する。オフセットキャンセル電圧を求める場合には、入力電圧Ｖｉｎとして、所定電圧値の中心電圧Ｖｃｔｒが入力される。

この入力される中心電圧Ｖｃｔｒにも本来予定された電圧値からのオフセット電圧が含まれている可能性がある。また、アナログオフセットキャンセラー２０自体にもオフセット電圧が含まれている可能性がある。特に、アナログオフセットキャンセラー２０は、増幅器などのアナログ回路を含んでいてもよく、この場合にはそれらの増幅器などのオフセット電圧もまた発生することになる。

Ａ／Ｄ変換器１０は、アナログオフセットキャンセラー２０から出力されたアナログ電圧Ｖａを第１所定ビット数のディジタル電圧Ｖｄに変換する。この第１所定ビット数は例えば１６ビットである。このＡ／Ｄ変換器１０は基準電圧Ｖｒｅｆ（図５を参照）を有しており、前段回路２００からの所定電圧値の中心電圧Ｖｃｔｒは本来この基準電圧Ｖｒｅｆに等しくなるように設定されるが、オフセット電圧を含んでしまうことがある。

Ａ／Ｄ変換器１０では、入力されるアナログ電圧Ｖａが基準電圧Ｖｒｅｆに等しいときに零電圧を出力する。また、入力されるアナログ電圧Ｖａが基準電圧Ｖｒｅｆを超えるときにその超過分に応じた正のディジタル電圧Ｖｄが出力され、逆に下回るときにその不足分に応じた負のディジタル電圧Ｖｄが出力される。

この正あるいは負の出力電圧は、互いの補数値で出力することが望ましい。この場合には、単にディジタル電圧Ｖｄを加算するだけで平均値（積算値／サンプル回数）を得ることができるから、オフセットの演算処理が容易になる。

ディジタルオフセットキャンセラー３０は、Ａ／Ｄ変換器１０から出力されたディジタル電圧Ｖｄとディジタルオフセットキャンセル電圧Ｄｏｆｓとが入力される。そして、ディジタル電圧Ｖｄからディジタルオフセットキャンセル電圧Ｄｏｆｓを減算した出力電圧Ｖｏｕｔを出力する。

オフセット演算部５０は、出力電圧Ｖｏｕｔが入力され、ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄ及びディジタルオフセットキャンセル電圧Ｄｏｆｓを出力する。そのためにオフセット演算部５０は、図２に示されるように平均化回路５１と、ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄを記憶しておく第１オフセット記憶部５２Ａ及びディジタルオフセットキャンセル電圧Ｄｏｆｓを記憶しておく第２オフセット記憶部５２Ｄとを持つ記憶装置５２とを有している。

この記憶装置５２としては、例えばＥＥＰＲＯＭ、フラッシュメモリ、ＦＲＡＭなどの不揮発性メモリで構成することがよい。

このオフセット演算部５０では、アナログオフセットキャンセル電圧Ａｏｆｓは、出力電圧Ｖｏｕｔの複数Ｎ回（Ｎは任意の整数）の平均値に基づいて求めると共に、ディジタルオフセットキャンセル電圧Ａｏｆｓは、出力電圧Ｖｏｕｔの複数Ｍ（Ｍは任意の整数）回の平均値に基づいて求める。この平均値を求めるためのＮ回、Ｍ回は、多くするほど残留オフセットを少なくできるが、Ａ／Ｄ変換装置の状態に併せてそれぞれ適切な回数に設定される。

Ｄ／Ａ変換器４０は、第２所定ビット数のディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄをアナログ電圧に変換して、アナログオフセットキャンセル電圧Ａｏｆｓを出力する。このＤ／Ａ変換器４０は、Ａ／Ｄ変換装置１００に入力される所定電圧値のばらつきを含めて、アナログオフセットキャンセラーを用いて大きなオフセットを粗くキャンセルするためのものであるから、アナログオフセットキャンセラー２０やＤ／Ａ変換回路４０の精度は低いものでよい。したがって、第２所定ビット数は、第１予定ビット数（例、１６ビット）よりも少ないビット数（例えば１０ビット）でよい。回路規模に大きな影響を与えるアナログ回路部分が、このように少なくできることによって、Ａ／Ｄ変換装置１００としての回路規模を小さくできる。

本発明のＡ／Ｄ変換装置１００のオフセットキャンセル動作を説明する。まず、入力電圧Ｖｉｎを所定電圧値である中心電圧Ｖｃｔｒに設定し、アナログオフセットキャンセル電圧Ａｏｆｓ及びディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧の状態にする。この状態で、アナログオフセットキャンセル電圧Ａｏｆｓを出力電圧Ｖｏｕｔに基づいてオフセット演算部５０及びＤ／Ａ変換器４０により求めて、アナログオフセットキャンセラー２０に供給する。これがオフセットキャンセル動作の第１段階であるオフセット電圧の粗調整である。

ついで、入力電圧Ｖｉｎを所定電圧値に設定したままで、アナログオフセットキャンセラー２０へ求められたアナログオフセットキャンセル電圧Ａｏｆｓを供給し、且つディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧の状態にする。この状態で、ディジタルオフセットキャンセル電圧Ｄｏｆｓ（所定ビット数；ここでは１６ビット）を出力電圧Ｖｏｕｔに基づいてオフセット演算部５０により求めて、ディジタルオフセットキャンセラー３０に供給する。これがオフセットキャンセル動作の第２段階であるオフセット電圧の微調整である。

図３は、オフセット量とオフセットキャンセル動作の関係を模式的に示す図である。Ａ／Ｄ変換装置１００には、Ａ／Ｄ変換器１０の直線性誤差Ｖｏｆｓ−ａｄ、Ｄ／Ａ変換器４０の直線性誤差Ｖｏｆｓ−ｄａ、Ａ／Ｄ変換器１０とＤ／Ａ変換器４０とのマッチング誤差Ｖｏｆｓ−ｍ及び白色雑音のばらつきＶｏｆｓ−ｗｎが存在し、また、前段回路２００からの中心電圧Ｖｃｔｒのオフセット電圧Ｖｏｆｓ−ｃｔｒも存在する。

第１段階のアナログオフセットキャンセルでは、大きなオフセット電圧に対して粗くオフセットキャンセルを行う粗調整を行う。この粗調整により、図３に示すように、全体のオフセット量はかなりの部分がキャンセルされる。

第２段階のディジタルオフセットキャンセルでは、第１段階で残された残留オフセットをキャンセルする微調整を行う。この微調整により、図３に示すように、白色雑音のばらつきＶｏｆｓ−ｗｎを除く、Ａ／Ｄ変換器１０の直線性誤差Ｖｏｆｓ−ａｄ、Ｄ／Ａ変換器４０の直線性誤差Ｖｏｆｓ−ｄａ、Ａ／Ｄ変換器１０とＤ／Ａ変換器４０とのマッチング誤差Ｖｏｆｓ−ｍ及び中心電圧Ｖｃｔｒのオフセット電圧Ｖｏｆｓ−ｃｔｒは、ほぼ完全にキャンセルされる。白色雑音のばらつきＶｏｆｓ−ｗｎが最終的に残留オフセットとなる。なお、白色雑音のばらつきＶｏｆｓ−ｗｎは、微調整時の平均化処理のサンプル回数Ｍに応じて、Ｖｏｆｓ−ｗｎ／Ｍ^1/2 のように低減することが期待できる。

このオフセットキャンセル動作を、図４のフローチャートを用いて、さらに詳しく説明する。

図４において、オフセットキャンセル動作が開始されると、ステップＳ１００で前段回路２００から所定電圧値である中心電圧Ｖｃｔｒがアナログオフセットキャンセラー２０の正入力端子＋に入力される。この中心電圧Ｖｃｔｒはオフセットキャンセル動作が終了するまで同じ電圧値に保たれる。

まず、粗調整としてのアナログオフセットキャンセルを行う。ステップＳ１１０にてＡ／Ｄ変換器１０でＡ／Ｄ変換が行われる。この段階では、アナログオフセットキャンセル電圧Ａｏｆｓ及びディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧であるから、全てのオフセット電圧を含んだ出力電圧Ｖｏｕｔがオフセット演算部５０に入力される。このときの出力電圧Ｖｏｕｔをオフセット電圧として平均化回路５１に積算する（ステップＳ１２０）。ステップＳ１３０で、粗調整におけるＡ／Ｄ変換がＮ回行われたかどうかを判断し、Ｎ回行われるまでステップＳ１１０〜Ｓ１３０が繰り返される。

粗調整におけるＡ／Ｄ変換がＮ回行われるとステップＳ１４０に進み、平均化回路５１に積算された積算結果を平均して、ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄを得る。このディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄを、記憶装置５２の第１オフセット記憶部５２Ａに格納する。なお、その積算結果はクリアされる。

このディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄを、Ｄ／Ａ変換器４０にてアナログオフセットキャンセル電圧Ａｏｆｓに変換し、これをアナログオフセットキャンセラー２０の負入力端子−に入力する（ステップＳ１５０）。これにより、粗調整であるアナログオフセットキャンセルが行われたことになる。

次に、微調整としてのディジタルオフセットキャンセルを行う。ステップＳ２１０にてＡ／Ｄ変換器１０でＡ／Ｄ変換が行われる。この段階では、アナログオフセットキャンセル電圧Ａｏｆｓがアナログオフセットキャンセラー２０に供給されており、ディジタルオフセットキャンセル電圧Ｄｏｆｓが零電圧である。したがって、粗調整済みのオフセット電圧を含んだ出力電圧Ｖｏｕｔがオフセット演算部５０に入力される。このときの出力電圧Ｖｏｕｔをオフセット電圧として平均化回路５１に積算する（ステップＳ２２０）。ステップＳ２３０で、微調整におけるＡ／Ｄ変換がＭ回行われたかどうかを判断し、Ｍ回行われるまでステップＳ２１０〜Ｓ２３０が繰り返される。

微調整におけるＡ／Ｄ変換がＭ回行われるとステップＳ２４０に進み、平均化回路５１に積算された積算結果を平均して、ディジタルオフセットキャンセル電圧Ｄｏｆｓを得る。このディジタルオフセットキャンセル電圧Ｄｏｆｓを、記憶装置５２の第２オフセット記憶部５２Ｂに格納する。

このディジタルオフセットキャンセル電圧Ｄｏｆｓを、ディジタルオフセットキャンセラー３０へ負入力−として入力する（ステップＳ２５０）。ディジタルオフセットキャンセラー３０では、Ａ／Ｄ変換器１０からのディジタル電圧Ｖａからディジタルオフセットキャンセル電圧Ｄｏｆｓを減算し、オフセット電圧がキャンセルされた出力電圧Ｖｏｕｔを出力する。これにより、粗調整であるアナログオフセットキャンセルと共に、微調整であるディジタルオフセットキャンセルが行われたことになる。これによりＡ／Ｄ変換装置１００のオフセットキャンセル動作は終了する。

求めたオフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを、不揮発性メモリ装置である記憶装置５２に格納し、必要時に読み出して使用することで、Ａ／Ｄ変換装置は動作開始の度にオフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを求める必要がなく、常に高精度で変換できる。また、Ａ／Ｄ変換装置や通信装置の出荷時に、オフセットキャンセルを行って、オフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを不揮発性メモリ装置に記憶させておくことがよい。これにより、ユーザーは安価で且つ高精度のＡ／Ｄ変換装置や通信装置を容易に使えるようになる。なお、使用環境の変化や、所定以上の期間が経過した場合等には、改めて、それぞれのオフセットキャンセル電圧Ａｏｆｓｄ、Ａｏｆｓを求めて、それを不揮発性メモリ装置に格納し直すようにすることが望ましい。

図５は、入力電圧Ｖｉｎが、ＲＦ変調信号のように、中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳されている波形の場合に、その中心電圧Ｖｃｔｒがオフセット電圧を含むときの作用を説明する図である。

その中心電圧Ｖｃｔｒは、予定されている基準電圧Ｖｒｅｆと等しいことが望ましい。中心電圧Ｖｃｔｒが基準電圧Ｖｒｅｆに対してオフセット電圧｜Ｖｃｔｒ−Ｖｒｅｆ｜を持っている場合に、従来のＡ／Ｄ変換装置では、そのオフセット電圧｜Ｖｃｔｒ−Ｖｒｅｆ｜をキャンセルすることができない。この場合に、入力電圧Ｖｉｎが入力されたときにオフセットキャンセラー７０等が飽和して、図５のＩに示すように、アナログ入力電圧Ｖａが最大電圧Ｖｍａｘにクリップされることが発生し、入力信号電圧Ｖｓｉｇをディジタル信号に正確に変換することができない。

しかし、本発明のＡ／Ｄ変換装置１００では、そのオフセット電圧｜Ｖｃｔｒ−Ｖｒｅｆ｜をアナログオフセットキャンセラー２０でキャンセルするから、図５のIIに示すように、入力電圧Ｖｉｎが入力されたときにアナログ入力電圧Ｖａがクリップされることはなく、入力信号電圧Ｖｓｉｇをディジタル信号に正確に変換できる。

このように、所定電圧値の中心電圧Ｖｃｔｒに入力信号電圧Ｖｓｉｇが重畳された電圧、例えばＲＦ変調信号を出力する前段回路２００と、本発明のＡ／Ｄ変換装置１００とを組み合わせて、携帯電話機などの通信機器を構成することにより、回路規模の縮小化が図れ、低消費電流になるとともに、オフセット電圧がキャンセルされ、且つ、信号電圧がクリップされることによる出力電圧の歪みなども改善される。

なお、オフセットキャンセル動作時に、Ａ／Ｄ変換装置１００へ中心電圧Ｖｃｔｒに正弦波などの交番電圧を重畳した電圧を入力するようにしてもよい。この場合にも、オフセット演算部５０での平均化処理により、正しくオフセットキャンセルを行うことができる。

本発明のオフセットキャンセル機能を有するＡ／Ｄ変換装置の構成図 図１のオフセット演算部の構成を示す図 オフセット量とオフセットキャンセル動作の関係を模式的に示す図 オフセットキャンセル動作を説明するフローチャート 中心電圧がオフセット電圧を含むときの従来と本発明の作用を説明する図 従来のオフセットキャンセル機能を有するＡ／Ｄ変換装置の構成図

符号の説明

１００ Ａ／Ｄ変換装置
１０ Ａ／Ｄ変換器
２０ アナログオフセットキャンセラー
３０ ディジタルオフセットキャンセラー
４０ Ｄ／Ａ変換器
５０ オフセット演算部
５１ 平均化回路
５２ 記憶装置
２００ 前段回路

Claims (10)

1. アナログの入力電圧をディジタル電圧に変換して出力電圧として出力するＡ／Ｄ変換装置において、
   Ａ／Ｄ変換器と、該Ａ／Ｄ変換器の入力側に入力電圧からアナログオフセットキャンセル電圧を減算した値に応じたアナログ電圧を出力するように動作するアナログオフセットキャンセラーを設けるとともに、前記Ａ／Ｄ変換器の出力側にそのディジタル電圧からディジタルオフセットキャンセル電圧を減算した出力電圧を出力するディジタルオフセットキャンセラーを設け、
   前記アナログオフセットキャンセラーは、入力電圧を所定電圧値に設定した状態で、且つ、ディジタルオフセットキャンセル電圧を零電圧にした状態で、出力電圧に基づいて求めたアナログオフセットキャンセル電圧が供給されるように構成され、
   前記ディジタルオフセットキャンセラーは、入力電圧を所定電圧値に設定し、且つ求めたアナログオフセットキャンセル電圧を前記アナログオフセットキャンセラーへ供給した状態で、出力電圧に基づいて求めたディジタルオフセットキャンセル電圧が供給されるように構成されていることを特徴とするＡ／Ｄ変換装置。
   
2. 入力電圧とアナログオフセットキャンセル電圧とが入力され、入力電圧からアナログオフセットキャンセル電圧を減算した値に応じたアナログ電圧を出力するように動作するアナログオフセットキャンセラーと、
   前記アナログオフセットキャンセラーから出力されたアナログ電圧を第１所定ビット数のディジタル電圧に変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器から出力された前記ディジタル電圧とディジタルオフセットキャンセル電圧とが入力され、ディジタル電圧からディジタルオフセットキャンセル電圧を減算した出力電圧を出力するディジタルオフセットキャンセラーと、
   出力電圧が入力され、ディジタル形式アナログオフセットキャンセル電圧及びディジタルオフセットキャンセル電圧を出力するオフセット演算部と、
   第２所定ビット数のディジタル形式アナログオフセットキャンセル電圧をアナログ電圧に変換して、アナログオフセットキャンセル電圧を出力するＤ／Ａ変換器とを有することを特徴とするＡ／Ｄ変換装置。
   
3. 入力電圧を所定電圧値に設定し、前記アナログオフセットキャンセラーへのアナログオフセットキャンセル電圧及び前記ディジタルオフセットキャンセラーへのディジタルオフセットキャンセル電圧が零電圧の状態で、アナログオフセットキャンセル電圧を出力電圧に基づいて前記オフセット演算部及び前記Ｄ／Ａ変換器により求めて、求めたアナログオフセットキャンセル電圧を前記アナログオフセットキャンセラーに供給し、
   入力電圧を所定電圧値に設定したままで、且つ前記ディジタルオフセットキャンセラーへのディジタルオフセットキャンセル電圧が零電圧の状態で、ディジタルオフセットキャンセル電圧を出力電圧に基づいて前記オフセット演算部により求めて、求めたディジタルオフセットキャンセル電圧を前記ディジタルオフセットキャンセラーに供給することを特徴とする、請求項２に記載のＡ／Ｄ変換装置。
4. 前記アナログオフセットキャンセル電圧は、出力電圧の複数Ｎ回の平均値に基づいて求めると共に、ディジタルオフセットキャンセル電圧は、出力電圧の複数Ｍ回の平均値に基づいて求めることを特徴とする、請求項３に記載のＡ／Ｄ変換装置。
5. 前記Ｄ／Ａ変換器の第２所定ビット数は、前記Ａ／Ｄ変換器の第１所定ビット数よりも少ないビット数であることを特徴とする請求項３または４に記載のＡ／Ｄ変換装置。
6. 前記Ａ／Ｄ変換器は基準電圧を有しており、入力されるアナログ電圧が基準電圧を超えるときにその超過分に応じた正のディジタル電圧が出力され、入力されるアナログ電圧が基準電圧を下回るときにその不足分に応じた負のディジタル電圧が出力されることを特徴とする、請求項１乃至５のいずれかに記載のＡ／Ｄ変換装置。
7. 入力電圧の所定電圧値は、基準電圧と等しくなるように設定されていることを特徴とする、請求項６に記載のＡ／Ｄ変換装置。
8. 入力電圧は、所定電圧値の中心電圧に入力信号電圧が重畳された電圧であることを特徴とする、請求項７に記載のＡ／Ｄ変換装置。
9. 前記ディジタル形式アナログオフセットキャンセル電圧Ａｏｆｓｄ及び前記ディジタルオフセットキャンセル電圧Ａｏｆｓを記憶する不揮発性メモリ装置を有することを特徴とする、請求項１乃至８に記載のＡ／Ｄ変換装置。
10. 所定電圧値の中心電圧に入力信号電圧が重畳された電圧を出力する前段回路と、該前段回路からの電圧が入力電圧として入力される請求項１乃至９のいずれかに記載のＡ／Ｄ変換回路とを有することを特徴とする、通信機器。