Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3973068B2 - Soldering method - Google Patents
[go: Go Back, main page]

JP3973068B2 - Soldering method - Google Patents

Soldering method Download PDF

Info

Publication number
JP3973068B2
JP3973068B2 JP2000120561A JP2000120561A JP3973068B2 JP 3973068 B2 JP3973068 B2 JP 3973068B2 JP 2000120561 A JP2000120561 A JP 2000120561A JP 2000120561 A JP2000120561 A JP 2000120561A JP 3973068 B2 JP3973068 B2 JP 3973068B2
Authority
JP
Japan
Prior art keywords
solder
electronic element
thyristor
connection object
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000120561A
Other languages
Japanese (ja)
Other versions
JP2001308238A (en
Inventor
祥浩 中澤
浩二 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2000120561A priority Critical patent/JP3973068B2/en
Priority to IT2001TO000387A priority patent/ITTO20010387A1/en
Publication of JP2001308238A publication Critical patent/JP2001308238A/en
Application granted granted Critical
Publication of JP3973068B2 publication Critical patent/JP3973068B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、サイリスタやダイオードなどの電子素子を半田付けする方法に係り、特に、加熱リフローを利用して電子素子に複数の接続対象物を同時に半田付けするのに好適な半田付け方法に関する。
【0002】
【従来の技術】
図5は、車両用レギュレートレクチファイアの構成を示したブロック図であり、交流発電機51から出力された交流電流を整流して負荷52およびバッテリ53へ供給するために、ダイオードD1〜D6、サイリスタS1〜S3および電圧検知回路54等から構成される。
【0003】
前記ダイオードDおよびサイリスタS等の電子素子を基板に対して電気的および機械的に接続する方法として、スクリーン印刷またはディスペンサ法により回路基板表面の所定領域に半田ペーストを塗布したり、あるいは特開昭62−118597号公報に記載された半田シートを用い、その上に電子素子を搭載して加熱リフロー炉に通す方法が知られている。
【0004】
また、半田付けされる電子素子がパワートランジスタやサイリスタのように大きな発熱を伴う場合には、その熱を外部に放散させて素子が許容温度以上に達しないようにする必要がある。このような場合、回路基板上にヒートシンクを固定し、このヒートシンク上に電子素子が半田付けされる。
【0005】
【発明が解決しようとする課題】
図6〜図9は、従来技術によりサイリスタをヒートシンクおよび電極子に半田付けする際の技術課題を説明するための図である。
【0006】
図6において、サイリスタ1の上面に露出したカソードおよびゲート、ならびに下面に露出したアノードには、それぞれ予備半田2c,2g,2aが予め被着されている。前記サイリスタ1は、ヒートシンク3の上面に半田ペレット4を介して載置される。サイリスタ1の上面では、カソードおよびゲートの各予備半田2c,2gにカソード電極子5およびゲート電極子6の一端が載置される。
【0007】
これを加熱リフロー路に通すと、ヒートシンク3の質量が各電極子5、6に比べて大きく、ヒートシンク3の熱容量に比べて各電極子5、6の熱容量が小さいので、図7に示したように、カソードおよびゲートの各予備半田2c,2gが、アノードの予備半田2aや半田ペレット4よりも早く溶融する。したがって、カソード電極子5およびゲート電極子6が、初めにサイリスタ1に対して、予備半田2c,2gの表面張力により保持され、実質的に半固定される。
【0008】
その後、ヒートシンク3の温度が上昇してアノードの予備半田2aおよび半田ペレット4が溶融し始めると、図8に示したように、ヒートシンク3の姿勢が一時的に崩れる。このとき、カソード電極子5およびゲート電極子6とサイリスタ1とは半固定状態なので、ヒートシンク3の姿勢が崩れると、これに伴って各電極子5、6の姿勢も崩れて半田浮きの状態となる場合がある。あるいは図9に示したように、先に溶融している予備半田2c,2gの表面張力によりサイリスタ1が上方に引き上げられ、サイリスタ1とヒートシンク3との接続が断たれてしまう可能性もある。
【0009】
本発明の目的は、上記した従来技術の課題を解決し、電子素子を複数の接続対象物に対して同時に半田付けする際に、各接続対象物が電子素子に対して所望の姿勢で半田付けされるようにすることにある。
【0010】
【課題を解決するための手段】
上記した目的を達成するために、本発明は、以下のような手段を講じた点に特徴がある。
【0011】
(1) 加熱リフローにより、第1の接続対象物上に電子素子を半田付けすると同時に当該電子素子に第2の接続対象物を半田付けする半田付け方法において、電子素子を第1の接続対象物と接続する第1半田が、前記電子素子を第2の接続対象物と接続する第2半田よりも早く溶融するようにしたことを特徴とする。
【0012】
(2) 加熱リフローにより、電子素子を複数の接続対象物に対して同時に半田付けする半田付け方法において、前記複数の接続対象物のうち、前記電子素子を質量の大きな第1の接続対象物と接続する第1半田が、質量の小さな第2の接続対象物と接続する第2半田よりも早く溶融するようにしたことを特徴とする。
【0013】
上記した各特徴によれば、第1半田が初めに溶融し、電子素子が第1の接続対象物に対して正規の姿勢で安定的に半固定された後で第2半田が溶融し、第2の接続対象物が第2半田の表面張力により電子素子側へ引き寄せられて両者が所定の相対位置で半固定される。このとき、第1半田は既に溶融しており、電子素子と第1の接続対象物との相対位置が更に変位することがないので、第2の接続対象物と電子素子との相対位置が変位することもない。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。図1は、本発明を適用した半田付け方法により製造されるレギュレートレクチファイアのサイリスタ部の断面図であり、前記と同一の符号は同一または同等部分を表している。
【0015】
アルミニウム基板10の表面には、絶縁膜9を介して銅箔の半田付け用パッド8(8a、8b、8c)が形成され、各パッド8はアルミニウム基板10の表面に引き回された配線パターン(図示せず)と電気的に接続されている。パッド8bの表面にはヒートシンク3が半田付けにより固定されている。ヒートシンク3の上面には、サイリスタ1の下面に露出したアノードが半田付けされている。サイリスタ1の上面に露出したカソードおよびゲートには、それぞれカソード電極子5およびゲート電極子6の一端が半田付けされ、それぞれの他端は前記アルミニウム基板表面の半田付けパッド8a、8cに半田付けされている。当該アルミニウム基板10は外部ケース11に収容され、外部ケース内には絶縁性樹脂12が充填されている。
【0016】
図2は、前記サイリスタ1の半田付け手順を示した図であり、アルミニウム基板10の半田付けパッド8b上にはクリーム半田13が塗布され、その上にヒートシンク3が載置される。サイリスタ1のアノード、カソードおよびゲートには、それぞれ予備半田2a,2c,2gが予め被着されている。前記サイリスタ1は、半田ペレット4を介して前記ヒートシンク3上に搭載される。
【0017】
半田ペレット4とヒートシンク3との接触面には高濃度フラックス7cが塗布され、アノードの予備半田2aと半田ペレット4との接触面には低濃度フラックス7bが塗布される。カソード電極子5およびゲート電極子6は、その一端がそれぞれ予備半田2c,2gに被さるように配置される。予備半田2c,2gと電極子5、6との接触面には低濃度フラックス7aが塗布される。
【0018】
前記各フラックスは、半田表面の酸化膜を除去したり、半田の活性度を変化させて融点を制御する目的で、半田表面に予め塗布されるか、あるいは浸透付着されるよう霧状に散布される。各フラックスには塩素化合物等の活性剤が添加されており、活性剤の希釈度が、前記高濃度フラックス7cでは低く、低濃度フラックス7b,7aでは高くなっている。
【0019】
図10は、フラックスの希釈度および濃度と半田の活性度との関係を示した図であり、フラックスの希釈度が低いほど、換言すればフラックス濃度が高いほど、これを塗布される半田の活性度が高くなって融点が低くなる。
【0020】
上記のようにしてサイリスタ1を搭載したヒートシンク3を加熱リフロー炉に導入して加熱すると、初めに、高濃度フラックス7cを塗布されて活性度の高くなったヒートシンク3側の半田ペレット4が溶融し、その表面張力によりサイリスタ1の予備半田2aがヒートシンク3側へ引き寄せられる。さらに、溶融した半田ペレット4および予備半田2aによる半田の“池”にサイリスタ1が引き寄せられるので、図3に示したように、サイリスタ1がヒートシンク3に対して高い粘度で半固定される。
【0021】
さらに、サイリスタ1の上面に形成されている予備半田2c,2gのフラックスが、時間経過を伴って遅れて活性化されると、図4に示したように、カソード電極子5およびゲート電極子6がサイリスタ1に対して半田付けされる。このとき、本実施形態では既にサイリスタ1がヒートシンク3に対して正規の姿勢で半固定されており、サイリスタ1とヒートシンク3との相対位置に変化が生じることはない。したがって、サイリスタ1に対するカソード電極子5およびゲート電極子6の姿勢が相対的に変位することもなく、両者は正規の姿勢で半田付けされることになる。
【0022】
なお、上記した実施形態では、サイリスタの各予備半田2に塗布するフラックスの希釈度を制御することにより各予備半田2c,2a,2gの実質的な融点を異ならせるものとして説明したが、本発明はこれのみに限定されるものではなく、各予備半田の組成や材質を異ならせることにより融点に差を持たせるようにしても良い。
【0023】
【発明の効果】
本発明によれば、電子素子を載置する第1の接続対象物(ヒートシンク)と当該電子素子とを固定するための第1半田が先に溶融して両者が半固定され、その後、当該電子素子と第2の接続対象物(電極子)とを固定するための第2半田が溶融して両者が半固定される。第2半田が溶融し始めたとき第1半田は既に溶融しており、電子素子と第1の接続対象物との相対位置が更に変位することがないので、第2の接続対象物と電子素子との相対位置も変位することもない。したがって、第1の接続対象物への電子素子の半田付けと、当該電子素子への第2の接続対象物の半田付けとを確実に行えるようになる。
【図面の簡単な説明】
【図1】本発明を適用した半田付け方法により製造されるレギュレートレクチファイアのサイリスタ部の断面図である。
【図2】本発明を適用したサイリスタの半田付け手順を示した図である。
【図3】本発明による半田付け工程(その1)を示した図である。
【図4】本発明による半田付け工程(その2)を示した図である。
【図5】レギュレートレクチファイアの主要部のブロック図である。
【図6】従来技術によるサイリスタの半田付け方法を示した図である。
【図7】従来技術によるサイリスタの半田付け方法を示した図である。
【図8】従来技術の問題点を説明するための図である。
【図9】従来技術の問題点を説明するための図である。
【図10】フラックスの希釈度および濃度と半田の活性度との関係を示した図である。
【符号の説明】
1…サイリスタ,2…予備半田,3…ヒートシンク,4…半田ペレット,5…カソード電極子,6…ゲート電極子,8…半田付け用パッド,9…絶縁膜,10…アルミニウム基板,11…外部ケース,12…絶縁性樹脂,13…クリーム半田
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of soldering an electronic element such as a thyristor or a diode, and more particularly, to a soldering method suitable for simultaneously soldering a plurality of connection objects to the electronic element using heating reflow.
[0002]
[Prior art]
FIG. 5 is a block diagram showing the configuration of the vehicle regulated rectifier. In order to rectify and supply the alternating current output from the alternating current generator 51 to the load 52 and the battery 53, diodes D1 to D6, It comprises thyristors S1 to S3, a voltage detection circuit 54, and the like.
[0003]
As a method for electrically and mechanically connecting the electronic elements such as the diode D and the thyristor S to the substrate, a solder paste is applied to a predetermined region of the circuit board surface by screen printing or a dispenser method, or A method is known in which a solder sheet described in Japanese Patent Application Laid-Open No. 62-118597 is used, and an electronic element is mounted thereon and passed through a heating reflow furnace.
[0004]
Further, when an electronic element to be soldered generates a large amount of heat like a power transistor or a thyristor, it is necessary to dissipate the heat to the outside so that the element does not reach an allowable temperature or more. In such a case, a heat sink is fixed on a circuit board, and an electronic element is soldered on this heat sink.
[0005]
[Problems to be solved by the invention]
FIGS. 6 to 9 are diagrams for explaining technical problems when soldering a thyristor to a heat sink and an electrode according to a conventional technique.
[0006]
In FIG. 6, preliminary solders 2c, 2g, and 2a are previously applied to the cathode and gate exposed on the upper surface of the thyristor 1 and the anode exposed on the lower surface, respectively. The thyristor 1 is placed on the upper surface of the heat sink 3 via solder pellets 4. On the upper surface of the thyristor 1, one end of the cathode electrode 5 and the gate electrode 6 is placed on each of the cathode and gate preliminary solders 2c and 2g.
[0007]
When this is passed through the heating reflow path, the mass of the heat sink 3 is larger than that of the respective electrodes 5 and 6, and the heat capacity of each of the electrodes 5 and 6 is smaller than the heat capacity of the heat sink 3, as shown in FIG. In addition, the preliminary solder 2c and 2g for the cathode and the gate melt faster than the preliminary solder 2a and the solder pellet 4 for the anode. Therefore, the cathode electrode element 5 and the gate electrode element 6 are first held to the thyristor 1 by the surface tension of the preliminary solders 2c and 2g and substantially semi-fixed.
[0008]
Thereafter, when the temperature of the heat sink 3 rises and the anode preliminary solder 2a and the solder pellet 4 begin to melt, the posture of the heat sink 3 is temporarily collapsed as shown in FIG. At this time, since the cathode electrode 5 and the gate electrode 6 and the thyristor 1 are in a semi-fixed state, if the posture of the heat sink 3 collapses, the posture of the electrodes 5 and 6 also collapses and the solder floats. There is a case. Alternatively, as shown in FIG. 9, the thyristor 1 may be pulled upward by the surface tension of the preliminary solder 2c and 2g previously melted, and the connection between the thyristor 1 and the heat sink 3 may be broken.
[0009]
The object of the present invention is to solve the above-described problems of the prior art, and when soldering an electronic device to a plurality of connection objects simultaneously, each connection object is soldered to the electronic device in a desired posture. There is to be done.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is characterized in that the following measures are taken.
[0011]
(1) In a soldering method in which an electronic element is soldered on a first connection object by heating reflow, and at the same time a second connection object is soldered to the electronic element, the electronic element is connected to the first connection object. The first solder to be connected to is melted earlier than the second solder to connect the electronic element to the second connection object.
[0012]
(2) In a soldering method of simultaneously soldering an electronic element to a plurality of connection objects by heating reflow, among the plurality of connection objects, the electronic element is a first connection object having a large mass. The first solder to be connected is melted faster than the second solder to be connected to the second connection object having a small mass.
[0013]
According to each of the above-described features, the first solder is melted first, the second solder is melted after the electronic element is stably semi-fixed to the first connection object in a normal posture, and the second solder is melted. The two objects to be connected are attracted to the electronic element side by the surface tension of the second solder, and both are semi-fixed at a predetermined relative position. At this time, the first solder is already melted, and the relative position between the electronic element and the first connection object is not further displaced, so the relative position between the second connection object and the electronic element is displaced. I don't have to.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of a thyristor portion of a regulated rectifier manufactured by a soldering method to which the present invention is applied. The same reference numerals as those described above represent the same or equivalent portions.
[0015]
Copper foil soldering pads 8 (8a, 8b, 8c) are formed on the surface of the aluminum substrate 10 via an insulating film 9, and each pad 8 is a wiring pattern ( (Not shown). The heat sink 3 is fixed to the surface of the pad 8b by soldering. An anode exposed on the lower surface of the thyristor 1 is soldered to the upper surface of the heat sink 3. One end of the cathode electrode 5 and the gate electrode 6 is soldered to the cathode and gate exposed on the upper surface of the thyristor 1, and the other end is soldered to the solder pads 8a and 8c on the surface of the aluminum substrate. ing. The aluminum substrate 10 is accommodated in an outer case 11 and an insulating resin 12 is filled in the outer case.
[0016]
FIG. 2 is a diagram showing a soldering procedure of the thyristor 1. The cream solder 13 is applied on the soldering pad 8 b of the aluminum substrate 10, and the heat sink 3 is placed thereon. Preliminary solders 2a, 2c and 2g are preliminarily applied to the anode, cathode and gate of the thyristor 1, respectively. The thyristor 1 is mounted on the heat sink 3 via solder pellets 4.
[0017]
A high concentration flux 7 c is applied to the contact surface between the solder pellet 4 and the heat sink 3, and a low concentration flux 7 b is applied to the contact surface between the anode preliminary solder 2 a and the solder pellet 4. The cathode electrode 5 and the gate electrode 6 are arranged so that one end thereof covers the preliminary solders 2c and 2g, respectively. A low-concentration flux 7 a is applied to the contact surface between the preliminary solders 2 c and 2 g and the electrodes 5 and 6.
[0018]
Each of the fluxes is applied to the solder surface in advance or sprayed in the form of a mist so as to adhere to the solder surface in order to remove the oxide film on the solder surface or change the solder activity to control the melting point. The An activator such as a chlorine compound is added to each flux, and the dilution of the activator is low in the high concentration flux 7c and high in the low concentration fluxes 7b and 7a.
[0019]
FIG. 10 is a diagram showing the relationship between the dilution and concentration of the flux and the activity of the solder. The lower the dilution of the flux, in other words, the higher the flux concentration, the activity of the solder to which this is applied. The degree increases and the melting point decreases.
[0020]
When the heat sink 3 mounted with the thyristor 1 is introduced into the heating reflow furnace and heated as described above, the solder pellet 4 on the side of the heat sink 3 that has been coated with the high-concentration flux 7c and has become highly active melts. Due to the surface tension, the preliminary solder 2a of the thyristor 1 is drawn toward the heat sink 3 side. Furthermore, since the thyristor 1 is attracted to the solder “pond” of the molten solder pellet 4 and the spare solder 2a, the thyristor 1 is semi-fixed to the heat sink 3 with high viscosity as shown in FIG.
[0021]
Further, when the fluxes of the preliminary solders 2c and 2g formed on the upper surface of the thyristor 1 are activated with a lapse of time with a lapse of time, as shown in FIG. 4, the cathode electrode 5 and the gate electrode 6 Is soldered to the thyristor 1. At this time, in the present embodiment, the thyristor 1 is already semi-fixed in a normal posture with respect to the heat sink 3, and the relative position between the thyristor 1 and the heat sink 3 does not change. Therefore, the postures of the cathode electrode 5 and the gate electrode 6 with respect to the thyristor 1 are not relatively displaced, and both are soldered in a normal posture.
[0022]
In the above-described embodiment, it has been described that the substantial melting points of the preliminary solders 2c, 2a, and 2g are made different by controlling the dilution degree of the flux applied to each preliminary solder 2 of the thyristor. However, the present invention is not limited to this, and a difference in melting point may be provided by making the composition and material of each preliminary solder different.
[0023]
【The invention's effect】
According to the present invention, the first connection object (heat sink) on which the electronic element is placed and the first solder for fixing the electronic element are melted first and both are semi-fixed, and then the electronic The second solder for fixing the element and the second connection object (electrode) is melted and both are semi-fixed. When the second solder starts to melt, the first solder is already melted, and the relative position between the electronic element and the first connection object is not further displaced, so the second connection object and the electronic element The relative position with respect to is not displaced. Therefore, the soldering of the electronic element to the first connection object and the soldering of the second connection object to the electronic element can be reliably performed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a thyristor portion of a regulated rectifier manufactured by a soldering method to which the present invention is applied.
FIG. 2 is a view showing a soldering procedure of a thyristor to which the present invention is applied.
FIG. 3 is a diagram showing a soldering process (part 1) according to the present invention.
FIG. 4 is a diagram showing a soldering process (No. 2) according to the present invention.
FIG. 5 is a block diagram of a main part of a regulated rectifier.
FIG. 6 is a diagram showing a thyristor soldering method according to the prior art.
FIG. 7 is a diagram showing a thyristor soldering method according to the prior art.
FIG. 8 is a diagram for explaining a problem of the prior art.
FIG. 9 is a diagram for explaining a problem of the prior art.
FIG. 10 is a graph showing the relationship between flux dilution and concentration and solder activity.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Thyristor, 2 ... Preliminary solder, 3 ... Heat sink, 4 ... Solder pellet, 5 ... Cathode electrode, 6 ... Gate electrode, 8 ... Pad for soldering, 9 ... Insulating film, 10 ... Aluminum substrate, 11 ... External Case, 12 ... Insulating resin, 13 ... Cream solder

Claims (3)

加熱リフローにより、第1の接続対象物上に電子素子を半田付けすると同時に、当該電子素子に第2の接続対象物を半田付けする半田付け方法において、
前記電子素子を第1の接続対象物と接続する第1半田が、前記電子素子を第2の接続対象物と接続する第2半田よりも早く溶融するように、前記第1および第2半田の表面に活性材料を塗布し、
前記第1半田に塗布される活性材料の希釈度を前記第2半田に塗布される活性材料の希釈度よりも低くし、第1半田の活性度を第2半田の活性度よりも高くしたことを特徴とする半田付け方法。
In the soldering method of soldering the second connection object to the electronic element at the same time as soldering the electronic element on the first connection object by heating reflow,
The first and second solders are connected so that the first solder that connects the electronic element to the first connection object melts faster than the second solder that connects the electronic element to the second connection object. Apply active material to the surface,
The dilution of the active material applied to the first solder is made lower than the dilution of the active material applied to the second solder, and the activity of the first solder is made higher than the activity of the second solder. A soldering method characterized by the above.
加熱リフローにより、電子素子を複数の接続対象物に対して同時に半田付けする半田付け方法において、
前記複数の接続対象物のうち、前記電子素子を質量の大きな第1の接続対象物と接続する第1半田が、前記電子素子を質量の小さな第2の接続対象物と接続する第2半田よりも早く溶融するように、前記第1および第2半田の表面に活性材料を塗布し、
前記第1半田に塗布される活性材料の希釈度を前記第2半田に塗布される活性材料の希釈度よりも低くし、第1半田の活性度を第2半田の活性度よりも高くしたことを特徴とする半田付け方法。
In the soldering method in which the electronic element is simultaneously soldered to a plurality of connection objects by heating reflow,
Of the plurality of connection objects, a first solder that connects the electronic element to a first connection object having a large mass is more than a second solder that connects the electronic element to a second connection object having a small mass. An active material is applied to the surfaces of the first and second solder so as to melt as soon as possible;
The dilution of the active material applied to the first solder is made lower than the dilution of the active material applied to the second solder, and the activity of the first solder is made higher than the activity of the second solder. A soldering method characterized by the above.
前記第1の接続対象物がヒートシンクであり、第2の接続対象物が電極子であることを特徴とする請求項1または2に記載の半田付け方法。  The soldering method according to claim 1 or 2, wherein the first connection object is a heat sink, and the second connection object is an electrode.
JP2000120561A 2000-04-21 2000-04-21 Soldering method Expired - Lifetime JP3973068B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000120561A JP3973068B2 (en) 2000-04-21 2000-04-21 Soldering method
IT2001TO000387A ITTO20010387A1 (en) 2000-04-21 2001-04-20 BRAZING PROCEDURE.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000120561A JP3973068B2 (en) 2000-04-21 2000-04-21 Soldering method

Publications (2)

Publication Number Publication Date
JP2001308238A JP2001308238A (en) 2001-11-02
JP3973068B2 true JP3973068B2 (en) 2007-09-05

Family

ID=18631349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000120561A Expired - Lifetime JP3973068B2 (en) 2000-04-21 2000-04-21 Soldering method

Country Status (2)

Country Link
JP (1) JP3973068B2 (en)
IT (1) ITTO20010387A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700740B (en) * 2014-01-10 2016-04-13 黄山市弘泰电子有限公司 A kind of manufacture method of thyristor chip
JP6462609B2 (en) * 2016-02-25 2019-01-30 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
ITTO20010387A0 (en) 2001-04-20
ITTO20010387A1 (en) 2002-10-20
JP2001308238A (en) 2001-11-02

Similar Documents

Publication Publication Date Title
KR970005526B1 (en) Method for forming solder bump interconnections to a solder plated circuit trace
JP5245485B2 (en) Manufacturing method of semiconductor device
KR100758760B1 (en) Circuit device and manufacturing method of the same
JP5765981B2 (en) Light emitting device
US5115964A (en) Method for bonding thin film electronic device
CN103201829B (en) Circuit arrangement and manufacture method thereof
JP3973068B2 (en) Soldering method
JP2003068967A (en) Semiconductor device
JP2001358452A (en) Electronic component mounting method
JP4812429B2 (en) Circuit device manufacturing method
JP2005026364A (en) Hybrid integrated circuit
JP2006303173A (en) Circuit board device and manufacturing method thereof
JPH05136201A (en) Electrode for semiconductor device and mounting body
JP3006957B2 (en) Semiconductor device package
JP2006041363A (en) Resin-sealed semiconductor device
JP2633745B2 (en) Semiconductor device package
JP2004119866A (en) Suction collet and device mounting method using the same
JPH1140716A (en) Semiconductor device and manufacturing method thereof
JP2003031614A (en) Semiconductor device, semiconductor module, and mounting method thereof
KR20000032369A (en) Soldering structure and method of metal material and ceramic board by using metal net
JP2002043466A (en) Ball grid array package
JP3468876B2 (en) Printed wiring board and method of manufacturing the same
JP2002368038A (en) Flip chip mounting method
JP2004031474A (en) Electronic component and method of manufacturing the same
JP2953111B2 (en) Electrode forming method and mounting method for semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3973068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term