JP3973727B2 - セラミックス回路基板 - Google Patents
セラミックス回路基板 Download PDFInfo
- Publication number
- JP3973727B2 JP3973727B2 JP08633097A JP8633097A JP3973727B2 JP 3973727 B2 JP3973727 B2 JP 3973727B2 JP 08633097 A JP08633097 A JP 08633097A JP 8633097 A JP8633097 A JP 8633097A JP 3973727 B2 JP3973727 B2 JP 3973727B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- ceramic
- solder
- solder flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は高密度実装用のセラミックス回路基板に係り、特に半田流れによる回路の短絡が少なく動作信頼性に優れ、高い製造歩留りで量産することが可能なセラミックス回路基板に関する。
【0002】
【従来の技術】
従来からアルミナ(Al2 O3 )焼結体などのように絶縁性に優れたセラミックス基板の表面に、導電性を有する金属回路板をろう材や接着剤やメタライズ金属層で一体に接合した回路基板がパワートランジスターモジュール用基板やスイッチング電源モジュール用基板として広く普及している。
【0003】
しかしながら上記回路基板においては、金属回路板とセラミックス基板との間に、ろう材や接着剤やメタライズ層のような介在物が存在するため、両者間の熱抵抗が大きくなり、金属回路板上に設けられた半導体素子の発熱を系外に迅速に放熱させることが困難であるという問題点があった。
【0004】
このような問題点を解消するため、近年、上記ろう材や接着剤やメタライズ層を使用せずに、所定形状に打ち抜いた金属回路板をセラミックス基板上に接触配置させて加熱するだけで直接接合する方法が検討されている。すなわち、直接接合法は、セラミックスと金属とを、ろう材層や接着剤層やメタライズ層などの接合層を介在させずに直接的に接合する方法である。この直接接合法では金属中あるいは金属表面に存在する結合剤(銅の場合は酸素)と金属との共晶液相が生成され、この共晶液相により、セラミックス基板の濡れ性を高めて両部材が直接的に接合される。
【0005】
一方、回路基板に搭載する半導体素子の高集積化,高出力化に対応するため、従来のアルミナ(Al2 O3 )基板などのセラミックス基板と比較して熱伝導率が高く、放熱性が優れた窒化アルミニウム(AlN)基板を用いた回路基板も普及している。すなわち、従来のセラミックス基板より高い熱伝導率を有する窒化アルミニウム基板の表面に、例えば銅回路板を直接接合法によって表面に半導体素子,抵抗,コンデンサーなどの部品を半田接合した窒化アルミニウム回路基板が半導体素子搭載用基板として広く使用されるに至っている。
【0006】
【発明が解決しようとする課題】
しかしながら、近年の半導体基板を使用した電子機器の小型化への技術的要請はさらに高まり、半導体素子などの部品をより多数搭載した高密度実装基板が要求されている。ここで、高密度実装基板には、半導体素子,抵抗,コンデンサなどの部品を同一基板内に多数搭載する必要があるため、それらの部品を電気的に接続する回路層の微細化が必須の要件となる。
【0007】
ところが、従来のようにプレス加工やエッチング加工によって所定形状に形成した銅回路板を使用して回路層を形成する手法では、回路層のさらなる微細化は困難であった。そこでセラミックス基板の表面にメタライズ法によって微細な回路層を形成し、その回路層の表面に半導体素子などの部品を半田接合により一体に実装して構成した回路基板が広く使用されている。
【0008】
しかしながら、上記構成の回路基板においては、部品を回路層表面に半田接合する際に、半田が接合部以外の領域に流出し易く、流出した半田によって微細な回路層が短絡する問題点があった。そして回路基板の動作不良が生じ易く、回路基板の製造歩留りが大幅に低下する問題点があった。
【0009】
本発明は上記問題点を解決するためになされたものであり、特に半田流れによる回路の短絡が少なく動作信頼性に優れ、高い製造歩留りで量産することが可能なセラミックス回路基板を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本願発明者らはセラミックス回路基板における半田流れ防止構造を種々検討した。例えば、アルミナ厚膜回路基板のように焼結したアルミナ基板の表面に導体回路層を形成する場合には、この導体回路層を形成した後に、その所定位置に樹脂系材料から成る半田流れ防止層を形成することにより、部品を導体回路層に半田接合する際の半田流れが効果的に防止できることが判明した。
【0011】
一方、上記樹脂系材料から成る半田流れ防止層と、導体金属材から成る導体回路層とセラミックス基板とを同時焼成法により1回の焼成操作によって形成することは、加熱処理時に樹脂系材料が分解してしまうため、不可能である。
【0012】
ところが、非酸化物系セラミックス材料から成るグリーンシート表面に、導電金属ペーストを印刷して導体回路パターンを形成するとともに、セラミックスペーストを印刷して半田流れ防止層パターンを形成した後に同時焼成することにより、相互に密着性が良好であり、パターン精度が良好で微細な導体回路層と半田流れ防止層とを有する回路基板が初めて得られるという知見を得た。本発明は上記知見に基づいて完成されたものである。
【0013】
すなわち、本発明に係るセラミックス回路基板は、非酸化物系セラミックス基板の表面に導体回路層を形成し、上記導体回路層の表面に半田層を介して半導体素子などの部品を一体に接合したセラミックス回路基板において、上記部品を半田接合する接合部の近傍に半田流れ防止層が形成されており、上記半田流れ防止層,上記セラミックス基板および上記導体回路層が同時焼結により形成されると共に、上記半田流れ防止層と上記セラミックス基板とが、主成分を同一とする材料から形成されていることを特徴とする。ここで、半田接合する接合部の近傍とは、半導体素子などの部品を搭載する部位の近傍を意味し、この近傍とは、上記接合部および部品を搭載する部位の外縁を含む。
【0014】
また、半田流れ防止層およびセラミックス基板を窒化アルミニウム焼結体で構成するとよい。さらに、半田流れ防止層の厚さは5〜30μmの範囲であることが好ましい。
【0015】
本発明に使用するセラミックス基板としては、窒化アルミニウム(AlN),窒化けい素(Si3 N4 ),窒化チタン(TiN)等の非酸化物系セラミックス焼結体から成るセラミックス基板が使用される。特にセラミックス基板に搭載する半導体素子などの部品の高出力化、高発熱量化に対応するために、熱伝導率が高い放熱性に優れた窒化アルミニウム(AlN)基板を使用することが好ましい。また、導体回路層は、タングステン(W)やモリブデン(Mo)など、セラミックス基板の焼成温度に十分耐える導電金属から構成され、7〜30μmの厚さを有するように形成される。
【0016】
半田流れ防止層は、導体回路層上に半導体素子などの搭載部品を半田接合する際に、余剰の半田が流れ出すことを防止するために接合部の近傍に一体に形成される。この半田流れ防止層の厚さは5〜30μmの範囲とされる。この厚さが5μm未満と過小な場合には、半田の流れを防止することが困難である一方、30μmを超えるように過大に形成すると、半導体素子などの搭載に悪影響を与える。
【0017】
上記半田流れ防止層を構成する材料を、セラミックス基板構成材と実質的に同一にすることにより、半田流れ防止層とセラミックス基板とを同時焼成法によって形成する場合に、両者の収縮率が等しくなり、反りや変形が発生することが少なく、両者のパターン精度が向上する。また両者の材質が同一であるため、セラミックス基板と半田流れ防止層との密着性が良好であり、半田流れ防止層の剥離や膨れなどの不良を発生するおそれが少ない。
【0018】
上記のような導体回路層および半田流れ防止層を有するセラミックス回路基板は、以下のような手順で製造される。すなわち、窒化アルミニウム(AlN)のような非酸化物系セラミックス材料から成るグリーンシート(成形体)表面に、例えばWを含有する導電金属ペーストをスクリーン印刷して所定形状の導体回路パターンを形成する一方、上記導体回路パターンおよびグリーンシート表面にセラミックスペーストをスクリーン印刷して所定形状の半田流れ防止層パターンを形成する。次に、上記各パターンを形成したグリーンシートを非酸化物性雰囲気中で乾燥・脱脂し、グリーンシート中に含有されるバインダーなどの有機成分を除去する。しかる後に、脱脂したグリーンシートを窒素ガスなどの非酸化物性雰囲気中で温度1750〜1950℃で2〜10時間同時焼成することにより、所定形状の導体回路層および半田流れ防止層を備えたセラミックス回路基板が得られる。このセラミックス回路基板の導体回路層表面に、ニッケル(Ni)めっきなどの表面処理を施し、半田層を介して半導体素子,抵抗素子,コンデンサなどの部品を一体に接合して本発明に係るセラミックス回路基板が製造される。
【0019】
なお上記のように形成した導体回路層の部品接合面に、例えば無電解めっき法などにより厚さ2〜5μm程度のニッケル(Ni)めっき層を形成しておくことにより、半導体素子などの部品と導体回路層との半田接合性をより向上させることができる。
【0020】
上記構成に係るセラミックス回路基板によれば、導体回路層の部品接合部の近傍に半田流れ防止層が一体に形成されているため、部品接合後に余剰の半田が半田流れ防止層によって拘束され周囲に流れ出すおそれがない。したがって、半田流れによる回路の短絡がなく、動作信頼性に優れたセラミックス回路基板が得られる。
【0021】
【発明の実施の形態】
次に本発明の実施形態について添付図面を参照し、以下の実施例に基づいて説明する。
【0022】
実施例1
純度99.5%の窒化アルミニウム原料粉末に対して、焼結助剤としての酸化イットリウム(Y2 O3 )を3重量%と、バインダーとしてのアクリル樹脂を15重量%とを添加し、ボールミルにて混合後、さらに粘度調整してドクターブレード法を使用して窒化アルミニウムグリーンシート(成形体)を調製した。
【0023】
次に、得られたグリーンシート表面にタングステン系ペーストをスクリーン印刷して導体回路パターンを形成する一方、図1に示すように窒化アルミニウムペーストをスクリーン印刷して導体回路パターンの両縁部およびグリーンシート表面部に半田流れ防止層パターンを形成した。
【0024】
次に各パターンを形成したグリーンシートを窒素気流中で脱脂し、グリーンシート中に含有されていたバインダーなどの有機成分を除去した。しかる後に、この脱脂したグリーンシートを窒素ガス雰囲気中で温度1820℃で焼成することにより、AlN同時焼成回路基板を調製した。さらに、回路基板の導体回路層表面に無電解めっき法により厚さ3μmのNiめっき層を形成した。
【0025】
そして、上記Niめっき層を形成した導体回路層表面に半田粒を介して半導体素子を載置し、半田リフロー操作によって接合面に半田層を形成し、導体回路層と半導体素子とを一体に接合することにより、図1に示すような実施例1に係るセラミックス回路基板1を調製した。
【0026】
このセラミックス回路基板1は、図1に示すようにセラミックス基板(AlN基板)2表面上に形成されたW導体回路層7と、この導体回路層7の両縁部およびAlN基板2の一部の表面に形成された半田流れ防止層3と、導体回路層7表面部に形成されたNiめっき層4と、このNiめっき層4の上面に半田層5を介して接合された半導体素子6とを備えて構成されている。
【0027】
上記実施例1に係るセラミックス回路基板1によれば、半導体素子6の接合後に、余剰の半田が半田流れ防止層3によって拘束される結果、半田流れは皆無であった。したがって、半田流れによる回路の短絡がなく、動作信頼性に優れたセラミックス回路基板1が得られた。
【0028】
また、半田流れ防止層3を基板材料と同一の窒化アルミニウムで構成しているため、同時焼成時に両者の収縮率が等しくなり、収縮率の差による反りや変形の発生も皆無であった。また両者の材料(主成分)が同一であるため、AlN基板2と半田流れ防止層3との密着性が良好であり、両者の間隙にめっき液が侵入するおそれもない。そのため、めっき工程終了後においても、侵入していためっき液が滲み出して回路基板を汚損することもなく、まためっき液の膨張による膨れの発生も皆無であった。
【0029】
さらに、焼結前のグリーンシートの段階でスクリーン印刷法により表面に導体回路パターンを形成しているため、非常に寸法精度が高い精細な導体回路層を形成することが可能であった。
【0030】
比較例1
一方、実施例1においてAlNペーストのスクリーン印刷による半田流れ防止層パターンを形成しない点以外は実施例1と同一条件で導体回路層パターンをAlNグリーンシート表面上に印刷した後に、同時焼成,Niめっき層形成,半導体素子の半田接合を実施することにより、実施例1と同一寸法を有する比較例1に係るセラミックス回路基板を調製した。
【0031】
しかしながら、比較例1においては半田流れ防止層を形成していないため、半田流れによる回路の短絡や汚損による不良が12%発生した。
【0032】
次に基板部品としてのフリップチップを搭載したセラミックス回路基板の実施例について、図2および図3を参照して説明する。
【0033】
実施例2
実施例1において調製したAlNグリーンシート表面にタングステン系ペーストをスクリーン印刷して図2に示すような導体回路パターンを形成する一方、AlNペーストをスクリーン印刷して半田流れ防止層パターンを形成した。さらに各パターンを形成したグリーンシートを実施例1と同様に脱脂後、焼成してAlN同時焼成回路基板とした。さらに、図2および図3に示すようにこの回路基板の導体回路層7aの各端部に半田層5aを介してフリップチップ8の各リード9を接合することにより、実施例2に係るセラミックス回路基板1aを調製した。
【0034】
このセラミックス回路基板1aにおいては、フリップチップ8の搭載位置から4方向に延びる複数の導体回路層7aがAlN基板2表面に形成されるとともに、各導体回路層7aとフリップチップ8のリード9との接合部となる各導体回路層7aの端部を囲むように枠状の半田流れ防止層3aが形成されている。
【0035】
上記セラミックス回路基板1aにおいても、実施例1と同様に、フリップチップ8を接合した後の余剰な半田の流れが半田流れ防止層3aによって抑止されるため、半田流れに起因する回路の短絡および汚損を効果的に防止することができた。
【0036】
特に実施例2に係るセラミックス回路基板1aによれば、枠状に形成された半田流れ防止層3aによってフリップチップ8の搭載位置決めが容易になり、回路基板のアッセンブリ工程での組立作業性が良好になるとともに、回路寸法精度および部品の位置決め精度が高いセラミックス回路基板が得られた。
【0037】
比較例2
一方、実施例2においてAlNペーストのスクリーン印刷による半田流れ防止層パターンを形成しない点以外は実施例2と同一条件で導体回路層パターンをAlNグリーンシート表面上に印刷した後に、同時焼成,フリップチップの半田接合を実施することにより、実施例2と同一寸法を有する比較例2に係るセラミックス回路基板を調製した。
【0038】
しかしながら、比較例2においても半田流れ防止層を形成していないため、半田流れによる回路の短絡や汚損による不良が8%発生した。
【0039】
【発明の効果】
以上説明の通り、本発明に係るセラミックス回路基板によれば、導体回路層の部品接合部の近傍に半田流れ防止層が形成されているため、部品接合後に余剰の半田が半田流れ防止層によって拘束される結果、周囲に流れ出すおそれがない。したがって、半田流れによる回路の短絡がなく、動作信頼性に優れたセラミックス回路基板が得られる。
【図面の簡単な説明】
【図1】本発明に係るセラミックス回路基板の一実施例を示す要部断面図。
【図2】本発明に係るセラミックス回路基板の他の実施例を示す要部平面図。
【図3】図2における III−III 矢視断面図。
【符号の説明】
1,1a セラミックス回路基板
2 セラミックス基板(AlN基板)
3,3a 半田流れ防止層
4 Niめっき層
5,5a 半田層
6 半導体素子(Siチップ)
7,7a 導体回路層
8 フリップチップ
9 リード
Claims (3)
- 非酸化物系セラミックス基板の表面に導体回路層を形成し、上記導体回路層の表面に半田層を介して半導体素子などの部品を一体に接合したセラミックス回路基板において、上記部品を半田接合する接合部の近傍に半田流れ防止層が形成されており、上記半田流れ防止層,上記セラミックス基板および上記導体回路層が同時焼結により形成されると共に、上記半田流れ防止層と上記セラミックス基板とが、主成分を同一とする材料から形成されていることを特徴とするセラミックス回路基板。
- 半田流れ防止層およびセラミックス基板が窒化アルミニウム焼結体から成ることを特徴とする請求項1記載のセラミックス回路基板。
- 半田流れ防止層の厚さが5〜30μmの範囲であることを特徴とする請求項1記載のセラミックス回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08633097A JP3973727B2 (ja) | 1997-04-04 | 1997-04-04 | セラミックス回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08633097A JP3973727B2 (ja) | 1997-04-04 | 1997-04-04 | セラミックス回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284827A JPH10284827A (ja) | 1998-10-23 |
| JP3973727B2 true JP3973727B2 (ja) | 2007-09-12 |
Family
ID=13883836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08633097A Expired - Lifetime JP3973727B2 (ja) | 1997-04-04 | 1997-04-04 | セラミックス回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3973727B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4334054B2 (ja) | 1999-03-26 | 2009-09-16 | 株式会社東芝 | セラミックス回路基板 |
-
1997
- 1997-04-04 JP JP08633097A patent/JP3973727B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284827A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4334054B2 (ja) | セラミックス回路基板 | |
| JP5002614B2 (ja) | セラミックス回路基板の製造方法 | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP3850335B2 (ja) | セラミック回路基板 | |
| JP3973727B2 (ja) | セラミックス回路基板 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JP2002232090A (ja) | セラミック回路基板 | |
| US11417575B2 (en) | Board and semiconductor apparatus | |
| JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP2000340716A (ja) | 配線基板 | |
| JP2652014B2 (ja) | 複合セラミック基板 | |
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP3801935B2 (ja) | 電子部品搭載用基板 | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
| JP4423181B2 (ja) | 複数個取り配線基板 | |
| JPH06196585A (ja) | 回路基板 | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JPH0272696A (ja) | セラミックス回路基板 | |
| JP3850343B2 (ja) | 電子部品搭載用基板 | |
| JP2000236034A (ja) | 電子部品用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20071204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |