Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3973891B2 - Liquid crystal display device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP3973891B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP3973891B2
JP3973891B2 JP2001379788A JP2001379788A JP3973891B2 JP 3973891 B2 JP3973891 B2 JP 3973891B2 JP 2001379788 A JP2001379788 A JP 2001379788A JP 2001379788 A JP2001379788 A JP 2001379788A JP 3973891 B2 JP3973891 B2 JP 3973891B2
Authority
JP
Japan
Prior art keywords
layer
light shielding
wiring layer
shielding layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001379788A
Other languages
Japanese (ja)
Other versions
JP2003177389A (en
Inventor
康守 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001379788A priority Critical patent/JP3973891B2/en
Publication of JP2003177389A publication Critical patent/JP2003177389A/en
Application granted granted Critical
Publication of JP3973891B2 publication Critical patent/JP3973891B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Elements Other Than Lenses (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(TFT)等のスイッチング素子を用いたアクティブ型液晶表示装置及びその製造方法に関するものであり、特に、スイッチング素子を遮光するための遮光手段およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置は、軽量、薄型、低消費電力などの利点を持つディスプレイとして、注目され、研究開発が盛んに行われているデバイスである。液晶表示装置の構造は、液晶分子を透明電極で挟んで構成された“画素”がマトリクス状に配置されたものである。その動作原理は、個々の画素の透明電極間に任意の電圧を加え、液晶分子の配向の状態を変化させることにより、液晶中を通過する光の偏光度を変化させ、これにより光の透過率を制御するものである。
【0003】
液晶表示装置は、その動作原理から単純マトリクス型とアクティブマトリクス型に分けられる。特に、アクティブマトリクス型液晶表示装置は、各画素ごとに薄膜トランジスタ(TFT)等のアクティブ素子をスイッチング素子として備えており、各画素ごとに独立に信号を送ることが出来るので、解像度が優れ、鮮明な画像が得られることから注目されている。
【0004】
現在、アクティブマトリクス型液晶表示装置のスイッチング素子として、アモルファスシリコン薄膜を用いたTFTが頻繁に用いられている。また、最近では、アモルファスシリコン薄膜を600℃程度以上の温度で熱処理するか、あるいはエキシマレーザー等の照射により再結晶化させるレーザー結晶化等により形成したポリシリコン薄膜を用いたTFTが提案されている。ポリシリコン薄膜の場合、アモルファスシリコン薄膜に比べて高移動度を有することから、画素のスイッチング素子に加えて、画素のスイッチング素子を駆動するための駆動回路部分もポリシリコン薄膜を用いたTFTで同一基板上に形成できるメリットがある。
【0005】
ところで、先に述べたように、液晶表示装置は液晶中を通過する光の偏光度を変化させることにより光の透過率を制御する装置であり、それ自体は発光部分を備えていない。そのため、何らかの光源を用意する必要がある。例えば、反射型液晶表示装置の場合、外部からの入射光を反射電極により反射させることで表示を行っている。一方、透過型液晶表示装置の場合、本装置の背後にバックライト等の照明装置を配置して、そこから入射される光によって表示を行う。あるいは、プロジェクター等では、光源としてメタルハライドランプ等を用い、レンズ系と液晶表示装置とを組み合わせて投影する。
【0006】
一般に、シリコン等の半導体に光が照射され、光吸収が起こると導電帯に電子、価電子帯には正孔が励起されて電子−正孔対が生成される、いわゆる光電効果が起こる。前述した、画素のスイッチング素子等の活性層に用いられるアモルファスシリコン薄膜あるいはポリシリコン薄膜でも同様であり、光が照射されることにより、薄膜中に電子−正孔対が生成される。従って、アモルファスシリコン薄膜あるいはポリシリコン薄膜を活性層に用いたTFTにおいて、光が照射されると、電子−正孔対に起因した光電流が発生し、TFTのオフ時のリーク電流を増大させることになり、液晶表示のコントラスト等を劣化させるなどの問題を引き起こす。
【0007】
反射型液晶表示装置の場合は、TFTに接続される主に金属膜等からなる反射電極がTFT上を覆うように配置されるため、外部からの入射光が直接TFTに到達することは無い。そのため、TFTのリーク電流が増大するなどの問題が起こりにくい。しかし、透過型液晶表示装置の場合は、TFTはバックライトからの直接の光に晒されるだけでなく、バックライト以外の方向からの間接的な入射光がTFTに到達する可能性がある。また、プロジェクターなどの場合では、一旦液晶表示装置を通過した光がレンズ系等での反射によりTFTに戻ってくることがある。これらの入射光がTFTに到達しないよう、いろいろな工夫が提案されている。
【0008】
例えば、(1)特開昭58−159516号公報では、図10に示すように、トランジスタ(活性層)101の上部および下部に絶縁層を挟んで遮光膜(上部遮光層)102および遮光膜(下部遮光層)103が配置された液晶表示パネル(液晶表示装置)が開示されている。(1)の技術によれば、活性層101に対する上下方向からの入射光は遮られるので、TFTの光リーク電流を抑えることができ、表示特性を向上させることができるとされている。
【0009】
また、(2)特開平10−293320号公報では、図11に示すように、MOSFET(活性層)111の上部および下部に上部遮光層112および遮光層(下部遮光層)113が配置された、貼り合わせSOI(Silicon on Insulator)基板を用いた液晶パネル(液晶表示装置)が開示されている。(2)の技術によれば、活性層111に対する上部および下部からの直接入射光を遮光できるため、TFTの光リーク電流を防ぐことができるとされている。
【0010】
また、(3)特開2001−66587号公報では、図12に示すように、スイッチング素子であるポリシリコン(活性層)121の下部に1層、上部に2層の遮光層が配置された液晶表示装置が開示されている。具体的には、活性層121の上部および下部にブラックマトリクス(上部遮光層)122および下部遮光膜(下部遮光層)123が配置されている。そして、さらに、活性層121にデータ信号を入力するためのデータ線であって、活性層121と上部遮光層122との間に配置されたデータ線(ソース配線層)124の幅を、下部遮光層123の幅とほぼ等しくすることにより、光リーク電流を抑制している。
【0011】
(3)の技術によれば、上部遮光層122よりも下位に配置されるソース配線層124が、活性層121上部の遮光層として代用されていることにより、透過した光をスクリーン上などに投影するために必要な画素開口率を極力大きくとりながら、光リーク電流を抑制できるとされている。また、ソース配線層124の幅と下部遮光層123の幅とをほぼ等しくすることにより、レンズなどの光学系からの反射光(間接光)が上部遮光層122、下部遮光層123、およびソース配線層124間で多重反射し、活性層121に入射してしまうことを防止できるので、光リーク電流をより抑制できるとされている。
【0012】
【発明が解決しようとする課題】
ところが、上記従来の技術では、レンズなどの光学系からの間接光がTFTの活性層へ入射されることにより発生する光リーク電流は防止できないという問題、あるいは、上記画素開口率が低下してしまうという問題が生ずる。
【0013】
例えば、上記(1)および(2)の技術では、活性層の上部および下部に1層ずつ遮光層が設けられているので、入射光の大部分は活性層に到達しないと考えられる。しかし、液晶表示装置内に入射する光は、バックライトやメタルハライドランプなどの光源からの直接光だけでなく、液晶表示装置内部の形状等に起因した、間接的に活性層へ到達する間接光もある。そこで、(1)および(2)の技術において、前記間接光によって発生するTFTの光リーク電流を防止しようとすると、上記画素開口率が低下する。詳細を以下に説明する。
【0014】
(1)および(2)の技術に適用した液晶表示装置137および液晶表示装置138を図13および図14に示す。液晶表示装置137および138は透明基板134を有し、透明基板134上には活性層131、上部遮光層132、下部遮光層133、絶縁層135、および絶縁層136が配置されている。具体的には、活性層131の上部および下部に絶縁層135および136を挟んで上部遮光層132および下部遮光層133が配置されている。液晶表示装置137と138とは、活性層131に対する上部遮光層132の面積(幅)が相違し、液晶表示装置137における上部遮光層132の面積は、液晶表示装置138のものより小さく設定されている。なお、矢印(イ)、(ロ)、および(ハ)は、液晶表示装置137および138に入射する光の方向を示している。
【0015】
液晶表示装置137および138において、矢印(イ)および(ロ)のように上下方向から入射する直接光は上部遮光層132および下部遮光層133により遮られるため、活性層131に光は到達しない。しかし、液晶表示装置137では、矢印(ハ)のように斜め方向から入射する光に対しては遮光できず、活性層131に光が到達してしまい、光リーク電流が発生する。これを避けるには、液晶表示装置138のように上部遮光層132の面積を大きくすることで遮光できる。しかし、遮光部分の面積が大きくなるので、画素開口率の低下を引き起こすことになる。すなわち、上記(1)および(2)の技術では、いずれも斜め方向から入射する光を遮光しようとすれば遮光層が大きくなるため、画素開口率が低下することが考えられる。
【0016】
一方、上記(3)の技術では、図12において上述したように上部遮光層122よりも下位に配置されるソース配線層124が、活性層121上部の遮光層として代用されていることにより、画素開口率を極力大きくとることが可能であるとされている。さらに、上記(3)の技術では、ソース配線層124の幅と下部遮光層123の幅とをほぼ等しくしていることから、間接光の入射も防止でき、光リーク電流を抑制できるとされている。
【0017】
しかし、ソース配線層124と活性層121とは、以下の理由により、ある程度の間隔が必要になることから、斜め方向から入射する光の一部は活性層121へと到達してしまい、光リーク電流が発生する。
【0018】
すなわち、ソース配線層124の電位が活性層121の電気特性に影響を与えないようにするため、あるいは、ソース配線層124−活性層121間にソース配線層124と直交するように配置されるゲート配線層(図示せず)と、ソース配線層124との寄生容量を小さくするためなどの理由により、ソース配線層124と活性層121あるいはゲート配線層とは、ある程度の間隔が必要になる。そのため、斜め方向から入射する光の一部は、ソース配線層124と下部遮光層123との間を多重反射することにより、活性層121へと到達してしまう。
【0019】
本発明は、上記の問題点を解決するためになされたもので、その目的は、画素開口率を低下させることなく、光リーク電流を確実に抑制できる液晶表示装置およびその製造方法を提供することにある。
【0020】
【課題を解決するための手段】
本発明に係る液晶表示装置(第1の装置)は、上記の課題を解決するために、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に活性層を備えた液晶表示装置において、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、少なくとも備えている。
【0021】
第1の装置は、上記メタル配線層と、ゲート配線層とが交差する部位に対応する位置に、TFTなどの活性層を備えた液晶表示装置である。すなわち、第1の装置に設けられた活性層の位置は、メタル配線層とゲート配線層とが交差する位置に限定されるものではない。具体的には、上記活性層の位置は、上記の両配線層が交差する部位から離間していたとしても、該部位と対応関係にある位置であれば、本発明の技術的範囲に含まれる。
【0022】
また、第1の装置は、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、少なくとも備えている。これにより、以下に説明する理由によって、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0023】
従来は、ゲート配線層よりも上位に配置されたソース配線層(メタル配線層)自体を遮光層として代用するか、あるいは、ゲート配線層およびソース配線層よりも上位に遮光層が形成されていたため、活性層の上部に配置される上部遮光層を活性層の近傍に形成することは困難であった。したがって、斜め方向からの光が活性層に入射するのを防ぐためには、上部遮光層の面積を大きくする必要があった。
【0024】
これに対して、第1の装置では、メタル配線層とゲート配線層との間に上部遮光層が配置されている。したがって、メタル配線層とゲート配線層との間に活性層を配置する場合には、活性層よりも上位に配置されるゲート配線層またはメタル配線層と活性層との距離より、上部遮光層と活性層との距離を小さく設定することができる。また、活性層よりも上位にメタル配線層およびゲート配線層を配置する場合は、メタル配線層およびゲート配線層の両者のうち上位に配置されるメタル配線層と活性層との距離より、上部遮光層と活性層との距離を小さく設定することができる。
【0025】
すなわち、第1の装置では、活性層のより近傍に上部遮光層が配置されている。したがって、斜め方向から入射する光を従来より確実に遮光することができる。また、例えば遮光層の面積が従来と同じであっても、従来と比べて斜め方向から入射する光をより確実に遮光することができる。
【0026】
換言すれば、第1の装置では、上記従来の構成において必要とされた上部遮光層の面積よりも小さい面積で、同方向からの光を遮光することができる。よって、画素開口率の低下を防止できる。また、上部遮光層は、ゲート配線層およびメタル配線層に対して電気的に独立して設けることができるので、活性層の電気特性に対して悪影響を及ぼすことを低減できる。
【0027】
なお、液晶表示装置の構造上、メタル配線層あるいはゲート配線層と活性層とを電気的に接続するコンタクトホールを形成するために上部遮光層を形成することができない非遮光領域が形成される場合には、メタル配線層あるいはゲート配線層によって、その非遮光領域を遮光できるような構成とすれば良い。
【0028】
つまり、この場合には、上部遮光層はゲート配線層およびメタル配線層によっては遮光できない活性層の部分に対して局所的に配置すれば良い。こうすれば、上部遮光層よりも上位にあるメタル配線層またはゲート配線層の面積もできるだけ大きくせずに済む。
【0029】
また、参考例の液晶表示装置(第2の装置)は、上記の課題を解決するために、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置に、ゲート配線層よりも下位に配置された活性層を備えた液晶表示装置において、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層よりも下位に配置された上部遮光層を、少なくとも備える構成である。
【0030】
第2の装置は、上記メタル配線層と、メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置に、ゲート配線層よりも下位に配置された活性層を備えた液晶表示装置である。すなわち、第2の装置に設けられた活性層の位置は、メタル配線層とゲート配線層とが交差する位置に限定されるものではない。具体的には、上記活性層の位置は、上記の両配線層が交差する部位から離間していたとしても、該部位と対応関係にある位置であればよい
【0031】
また、第2の装置は、活性層の下部には下部遮光層を、活性層の上部にはソース配線層を含むメタル配線層よりも下位に配置された上部遮光層を、少なくとも備えている。これにより、以下に説明する理由によって、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0032】
従来は、ゲート配線層よりも上位に配置されたソース配線層(メタル配線層)自体を遮光層として代用するか、あるいは、ゲート配線層およびソース配線層よりも上位に遮光層が形成されていたため、活性層の上部に配置される上部遮光層を活性層の近傍に形成することは困難であった。したがって、斜め方向からの光が活性層に入射するのを防ぐためには、上部遮光層の面積を大きくする必要があった。
【0033】
これに対して、第2の装置では、メタル配線層とゲート配線層との間に上部遮光層が配置されている。したがって、ゲート配線層よりも上位に配置されるメタル配線層と活性層との距離より、上部遮光層と活性層との距離を小さく設定することができる。
【0034】
すなわち、第2の装置では、活性層のより近傍に上部遮光層が配置されている。したがって、斜め方向から入射する光を従来より確実に遮光することができる。また、例えば遮光層の面積が従来と同じであっても、従来と比べて斜め方向から入射する光をより確実に遮光することができる。
【0035】
換言すれば、第2の装置では、上記従来の構成において必要とされた上部遮光層の面積よりも小さい面積で、同方向からの光を遮光することができる。よって、画素開口率の低下を防止できる。また、上部遮光層は、ゲート配線層およびメタル配線層に対して電気的に独立して設けることができるので、活性層の電気特性に対して悪影響を及ぼすことを低減できる。
【0036】
なお、液晶表示装置の構造上、メタル配線層あるいはゲート配線層と活性層とを電気的に接続するコンタクトホールを形成するために上部遮光層を形成することができない非遮光領域が形成される場合には、メタル配線層あるいはゲート配線層によって、その非遮光領域を遮光できるような構成とすれば良い。
【0037】
つまり、この場合には、上部遮光層はゲート配線層およびメタル配線層によっては遮光できない活性層の部分に対して局所的に配置すれば良い。こうすれば、上部遮光層よりも上位にあるメタル配線層またはゲート配線層の面積もできるだけ大きくせずに済む。
【0038】
本発明に係る液晶表示装置は、上記の課題を解決するために、さらに、活性層の上部には、上部遮光層よりも上位に配置された第3の遮光層を備えていることを特徴としている。
【0039】
上記の構成によれば、活性層の下部には1層、上部には2層の遮光層を備えた構成となるので、活性層の形成領域に直接入射する光、あるいは、斜め方向から入射する光を一層低減させることができる。これにより、光リーク電流をより確実に抑制できる。
【0040】
本発明に係る液晶表示装置は、上記の課題を解決するために、さらに、上部遮光層は、上部遮光層より下位に配置されるゲート配線層またはメタル配線層の段差に沿って形成されていることを特徴としている。
【0041】
上記の構成によれば、ゲート配線層およびメタル配線層のどちらが上部遮光層の下部に配置されたとしても、上部遮光層を平板状に形成する場合に比べて、ゲート配線層またはメタル配線層の段差に沿って形成する方が遮光層の一部を活性層により接近させることができる。これにより、斜め方向から入射する光をより確実に遮光し、光リーク電流をより確実に抑制できる。
【0042】
本発明に係る液晶表示装置は、上記の課題を解決するために、さらに、第3の遮光層および下部遮光層の少なくとも何れか一方は、メタル配線層あるいはゲート配線層として併用されることを特徴としている。
【0043】
上記の構成によれば、第3の遮光層および下部遮光層の少なくとも何れか一方は、メタル配線層あるいはゲート配線層として併用されるので、より単純な構成で、活性層に入射する光を遮光することができる。
【0044】
本発明に係る液晶表示装置は、上記の課題を解決するために、さらに、活性層は、チャンネル領域と、チャンネル領域を挟むソース側高濃度不純物領域およびドレイン側高濃度不純物領域を備えると共に、チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間に、それぞれ低濃度不純物領域が形成されたLDD構造をなしていることを特徴としている。
【0045】
上記の構成によれば、活性層は、チャンネル領域と、チャンネル領域を挟むソース側高濃度不純物領域およびドレイン側高濃度不純物領域を備えると共に、チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間に、それぞれ低濃度不純物領域が形成されたLDD構造(Lightly doped drain)構造であるので、活性層内部に生ずる電界強度を弱めることができる。この結果、光リーク電流をより抑制できる。
【0046】
本発明に係る液晶表示装置は、上記の課題を解決するために、さらに、上部遮光層は、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域を覆うように形成されていることを特徴としている。
【0047】
上記の構成によれば、活性層がLDD構造である場合において、上部遮光層が形成される範囲には、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域が含まれるので、活性層内部に生ずる電界強度をより確実に弱めることができる。この結果、光リーク電流をより確実に抑制できる。
【0048】
また、本発明に係る液晶表示装置は、上記の課題を解決するために、上記の各遮光層は、メタル配線層またはゲート配線層として併用される場合を除いて、(1)Ta、Ti、W、Mo、Cr、Ni、ポリシリコンのいずれかの単層、あるいは(2)MoSi2、TaSi2、WSi2、CoSi2,NiSi2、PtSi、Pd2S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB2のいずれかの単層、あるいは(3)上記(2)の単層の何れかを組み合わせた多層構造であることを特徴としている。
【0049】
また、本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に活性層を備えた液晶表示装置の製造方法において、メタル配線層を形成するステップとゲート配線層を形成するステップとの間に、活性層の上部に配置される上部遮光層を形成するステップを少なくとも含む方法であってもよい
【0050】
上記の方法によれば、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層が形成される。すなわち、従来と比べて活性層の上部のより近傍に上部遮光層が形成される。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。なお、メタル配線層およびゲート配線層の形成順序は、特に限定されるものではなく、どちらの層の形成が先でも良い。
【0051】
また、本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置にゲート配線層よりも下位に配置された活性層を備えた液晶表示装置の製造方法において、メタル配線層を形成するステップとゲート配線層を形成するステップとの間に、活性層の上部に配置される上部遮光層を形成するステップを少なくとも含んでいても良い。
【0052】
上記の方法によれば、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層が形成される。すなわち、従来と比べて活性層の上部のより近傍に上部遮光層が形成される。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0053】
また、本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置にゲート配線層よりも下位に配置された活性層を備えた液晶表示装置の製造方法において、基板上に下部遮光層を形成するステップと、下部遮光層が形成された基板上に第1の絶縁層を介して活性層を形成するステップと、第1の絶縁層および活性層上に第2の絶縁層を介してゲート配線層を形成するステップと、第2の絶縁層およびゲート配線層上に第3の絶縁層を介して上部遮光層を形成するステップと、第3の絶縁層および上部遮光層上に第4の絶縁層を形成するステップと、第4の絶縁層上にメタル配線層を形成するステップとを少なくとも含む。
【0054】
上記の方法によれば、活性層の下部には第1の絶縁層を介して下部遮光層が形成される。さらに、活性層の上部には、第3の絶縁層を介したゲート配線層と第4の絶縁層を介したメタル配線層との間に配置される上部遮光層が形成される。これにより、メタル配線層と活性層との距離より、上部遮光層と活性層との距離を小さく設定できるので、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0055】
本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、さらに、第2の絶縁層およびゲート配線層上に第3の絶縁層を介して上部遮光層を形成するステップは、第2の絶縁層およびゲート配線層上に第3の絶縁層となる絶縁層を堆積させ、エッチング処理により第3の絶縁層を形成するステップと、第3の絶縁層上に上部遮光層となる遮光層を堆積させ、エッチング処理により上部遮光層を形成するステップとを少なくとも含んでいても良い。
【0056】
上記の方法によれば、ゲート配線層を下部に有することによって形成された第3の絶縁層の凸部におけるコーナー部は滑らかな曲線になるので、上部遮光層をエッチング処理する際に、上部遮光層を形成しなくても良い範囲のエッチング処理を確実に行うことができる。これにより、画素開口率の低下をより確実に防ぐことができる。
【0057】
また、本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、第2の絶縁層およびゲート配線層上に第3の絶縁層を介して上部遮光層を形成するステップは、メタル配線層の配線方向と対峙するゲート配線層の両側面に、ゲート配線層の外側方向に曲線状の凸形状を有したサイドウォール形状の絶縁層を形成するステップと、第2の絶縁層、ゲート配線層、および上記サイドウォール形状の絶縁層上に第3の絶縁層を形成するステップと、第3の絶縁層上に上部遮光層となる遮光層を堆積させ、エッチング処理により上部遮光層を形成するステップとを少なくとも含んでいても良い。
【0058】
上記の方法によれば、ゲート配線層を下部に有することによって形成された第3の絶縁層の凸部におけるコーナー部は滑らかな曲線になるので、上部遮光層をエッチング処理する際に、上部遮光層を形成しなくても良い範囲のエッチング処理を確実に行うことができる。これにより、画素開口率の低下をより確実に防ぐことができる。
【0059】
本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、さらに、第4の絶縁層およびメタル配線層上に第5の絶縁層を介して第3の遮光層を形成するステップを含んでいても良い。
【0060】
上記の方法によれば、活性層の下部には1層、上部には2層の遮光層が形成されるので、斜め方向から入射する光をより確実に遮光することができる。これにより、光リーク電流をより確実に抑制できる。
【0061】
なお、以上の製造方法において形成される活性層の位置は、メタル配線層とゲート配線層とが交差する位置に限定されるものではない。具体的には、上記活性層の位置は、上記の両配線層が交差する部位から離間していたとしても、該部位と対応関係にある位置であれば、本発明の技術的範囲に含まれる。
【0062】
【発明の実施の形態】
参考例1〕
本発明の一参考例について図1から図6、図9、および図15に基づいて説明すれば、以下の通りである。
本発明の一参考例に係る液晶表示装置42の要部の断面構造を図1に示し、図1におけるA−A’断面の構造を図2に示す。液晶表示装置42は、例えばガラスあるいは石英などから成る透明の基板40上に、活性層35を備えたスイッチング素子をマトリクス状に配置したアクティブマトリクス型液晶表示装置である。活性層35は半導体であり、特に限定されるものではないが、Si(シリコン)、Ge、GaAs、GaP、CdS、CdSeなどから成る非晶質、多結晶、単結晶などの半導体が挙げられ、例示のうち多結晶シリコンがより好ましい。
【0063】
具体的な構成は、活性層35にデータ信号を入力するためのソース配線層33aを含むAlなどの金属材料から成るメタル配線層33と、該メタル配線層33よりも下位に配置されたゲート配線層32とが交差する部位に対応した位置にゲート配線層32よりも下位に配置された活性層35が設けられている。すなわち、液晶表示装置42はプレーナ形の液晶表示装置である。
【0064】
また、活性層35と上記の各配線層32・33との間には活性層35との絶縁を保持するために、SiO2などの絶縁層38が活性層35との接続部分であるコンタクトホール部16を除いて形成された構成である。なお、液晶表示装置42のメタル配線層33はドレイン配線層33bを含む構成であるが、本発明はこれに限定されるものではない。また、メタル配線層33とゲート配線層32との位置関係は、本発明を限定するものではなく、例えば、メタル配線層33がゲート配線層32よりも下位に配置された構成でも良い。
【0065】
さらに、活性層35の光リーク電流を防止するために、活性層35の下部には下部遮光層41が、上部にはゲート配線層32とメタル配線層33との間に配置された上部遮光層34が絶縁層38を介して形成されている。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0066】
すなわち、ソース配線層33a自体を遮光層として代用するか、あるいは、基板40に対向する透明電極(図示せず)も含めてソース配線層33aよりも上層に遮光層が形成されていた従来の構成と比べて、活性層35のより近傍に上部遮光層34が配置されている。これにより、図2に示す矢印(イ)および(ロ)のように上下方向から入射する直接光はもとより、矢印(ハ)のように斜め方向から入射する光も確実に遮光することができる。
【0067】
また、例えば遮光層の面積が従来と同じであっても、従来と比べて斜め方向から入射する光をより確実に遮光することができる。換言すれば、上記従来の構成において必要とされた上部遮光層の面積よりも小さい面積で、矢印(ハ)の方向からの光を遮光することができる。したがって、液晶表示装置42の構成によれば、画素開口率の低下を防止できる。
【0068】
また、液晶表示装置の構造上、メタル配線層33あるいはゲート配線層32と活性層とを電気的に接続するコンタクトホールを形成するために上部遮光層34を形成することができない非遮光領域が活性層35の一部に生じる場合には、メタル配線層33あるいはゲート配線層32によって活性層35に入射する光を遮光できるような構成とすれば良い。
【0069】
例えば、液晶表示装置42の場合であれば、活性層35の両端部はメタル配線層33と活性層35とを接続するコンタクトホール部16により上部遮光層34は形成されていないが、メタル配線層33によって遮光できるような構成とすれば良い。また、図示していないが、ゲート配線層32と活性層35とを接続するコンタクトホール部16によって上部遮光層34が形成されなかった活性層35の上部は、ゲート配線層32によって遮光できるような構成とすれば良い。
【0070】
つまり、上部遮光層34は、ゲート配線層32およびメタル配線層33によっては遮光できない活性層35の部分に対して局所的に設けられた遮光層であり、かつ上部遮光層34よりも上位にあるメタル配線層33の面積をできるだけ大きくしないようにするために、ゲート配線層32およびメタル配線層33の間に形成された遮光層である。
【0071】
また、上部遮光層34は、各活性層35の形成位置に局所的に配置されており、ゲート配線層32およびメタル配線層33に対して電気的に独立したものである。よって、上部遮光層34が、活性層35の電気特性に対して悪影響を及ぼすことを低減できる。
【0072】
しかし、上記のように上部遮光層34が、局所的に配置されている(電気的に孤立している)場合は、上記各層の配置(レイアウト)や、厚みによっては、以下の理由により、活性層35の電気特性に対して悪影響を及ぼす可能性もある。
【0073】
すなわち、絶縁層38は、一定の静電容量を有したコンデンサ内部の絶縁物のように作用することがある。ここで、コンデンサの電極のように作用するのは、メタル配線層33、および、ゲート配線層32または活性層35である。
【0074】
一方、上記コンデンサにおいて、上部遮光層34が電気的に導体層であれば、コンデンサ内部の絶縁物に設けられた1つの導体物のように、上部遮光層34は作用する。これは、局所的に配置されている上部遮光層34は、電気的に絶縁状態(フローティング)にあるためである。
【0075】
換言すれば、メタル配線層33−上部遮光層34間の絶縁層38の静電容量と、上部遮光層34−ゲート配線層32または活性層35間の絶縁層38の静電容量とが、上部遮光層34を介して結合(容量カップリング)することになる。
【0076】
これにより、上部遮光層34の上層および下層に配置される絶縁層38の層の厚みによっては、メタル配線層33、ゲート配線層32、および活性層35の各層間の絶縁が、上部遮光層34のために不完全になる場合がある。
【0077】
この結果、メタル配線層33の電位の変化に応じて、導体層である上部遮光層34を介して、ゲート配線層32並びに活性層35の電位が変化することがある。つまり、上部遮光層34が、活性層35の電気特性に悪影響を及ぼす可能性がある。
【0078】
そこで、上部遮光層34を液晶表示装置42の一端側にゲート配線層32に沿って延長して、電圧を印加する構成とすることが好ましい。これにより、上部遮光層34の電位を任意に設定できるため、ゲート配線層32またはメタル配線層33の電位が活性層35の電気特性に及ぼす影響を調整することができる。
【0079】
つまり、メタル配線層33、ゲート配線層32の電位に応じて、上部遮光層34の電位が変化することを防止できる。この結果、上部遮光層34が活性層35の電気特性に対して悪影響を及ぼすことをより低減でき、活性層35の電気特性を安定させることができる。
【0080】
なお、上部遮光層34をゲート配線層32に沿って延長する場合において、活性層35のない部分、すなわち、遮光する必要のない部分の上部遮光層34の幅は、図1の断面図からみて、ゲート配線層32の幅と等しくする。これにより、上部遮光層34を延長することによって、画素開口率が低下してしまうのを防ぐことができる。
【0081】
一方、活性層35の上部には、図1および図2に示すように、メタル配線層33よりも上位に配置された第3の遮光層36が形成されている。これにより、活性層35の下部には1層、上部には2層の遮光層が配置されるので、光リーク電流をより確実に抑制できる。また、第3の遮光層36はメタル配線層33と同位に配置されていても同じ効果を得ることができる。
【0082】
また、活性層35は、ゲート配線層32の下部に位置する領域(チャネル領域35c(図5(c)参照))以外の領域に、P、Asなどの不純物を注入した不純物領域が少なくとも含まれているシングルドレイン構造であることが好ましい。これにより、活性層35の内部に生ずる電界強度を弱めることができるので、光リーク電流をより抑制できる。
【0083】
また、活性層35は、メタル配線層33との接続部分に位置する領域に比較的に高濃度の不純物を含む例えばP、AsなどのN型の高濃度不純物領域を有し、その高濃度不純物領域とチャンネル領域35cとの間に、比較的に低濃度の不純物を含む例えばP、AsなどのN型の低濃度不純物領域を有するLDD(Lightly doped drain)構造であることがより好ましい。これにより、活性層35の内部に生ずる電界強度をより弱めることができるので、光リーク電流をより抑制できる。
【0084】
すなわち、液晶表示装置42の活性層35は、ソース配線層33aおよびドレイン配線層33bとの接続部分に位置する領域に、高濃度不純物から成るソース領域(ソース側高濃度不純物領域)35dおよびドレイン領域(ドレイン側高濃度不純物領域)35eをそれぞれ有し、ソース領域35dおよびドレイン領域35eとチャンネル領域35cとの間に、それぞれ低濃度不純物領域35aおよび35b(図5(c)参照)を有するLDD構造であることがより好ましい。
【0085】
また、上部遮光層34は、特に限定されるものではないが、上部遮光層34の下部に配置されるゲート配線層32の段差に沿って形成されることが好ましい。すなわち、液晶表示装置42においては、上部遮光層34はゲート配線層32の段差に沿ってL字状に形成されている。これにより、上部遮光層34が直線状(平板状)に形成されるのと比べて、ゲート配線層32が無い部分での上部遮光層34と活性層35との間隔は広がることがないので、斜め方向から入射する光をより確実に遮光することができる。すなわち、ゲート配線層32が無い部分において、上部遮光層34は活性層35のより近傍に配置されるので、斜め方向から入射する光をより確実に遮光することができる。
【0086】
また、上部遮光層34よりも上位に配置されるメタル配線層33は、第3の遮光層36として併用された構成であっても良い。この結果、より単純な構成で、活性層の下部には1層、上部には2層の遮光層を備えることができる。
【0087】
また、各遮光層の材料としては、遮光効果のあるものであれば特に限定されるものではないが、メタル配線層またはゲート配線層として併用される場合を除いて、(1)Ta、Ti、W、Mo、Cr、Ni、ポリシリコンのいずれかの単層、あるいは(2)MoSi2、TaSi2、WSi2、CoSi2,NiSi2、PtSi、Pd2S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB2のいずれかの単層、あるいは(3)上記(2)の単層の何れかを組み合わせた多層構造であることが好ましい。
【0088】
次に、液晶表示装置42の製造方法について説明する。
液晶表示装置42の製造方法は、メタル配線層33を形成するステップとゲート配線層32を形成するステップとの間に、活性層35の上部に配置される上部遮光層34を形成するステップを少なくとも含む方法である。これにより、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層が形成される。
【0089】
すなわち、従来と比べて活性層の上部のより近傍に上部遮光層が形成される。この結果、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。以下に液晶表示装置42の詳細な製造方法を説明するが、本発明はこれに限定されるものではない。
【0090】
図3(a)に示すように、基板40上に下部遮光層41となる遮光層をCVD法あるいはスパッタ法等により堆積させ、フォト/エッチングにより下部遮光層41を形成する。次に、図3(b)に示すように、基板40および下部遮光層41上に第1の絶縁層43を堆積する。
【0091】
次に、図3(c)に示すように第1の絶縁層43上に活性層35を形成する。具体的には、例えば、活性層35が多結晶シリコンの場合、一般的には第1の絶縁層43上に非晶質シリコン薄膜を50〜200nm程度の膜厚でCVD法等により堆積した後、高温での熱処理または、レーザー光照射により多結晶化させる。その後フォト/エッチング工程によりパターニングを行い、所定の形状の活性層35を形成する。また、この後、閾値電圧制御のため不純物イオン注入を行っても良い。
【0092】
次に、図3(d)に示すように、活性層35上に第2の絶縁層44を形成する。第2の絶縁層44はCVD法による堆積、あるいは酸化、またはその両方等により形成する。続いて、第2の絶縁層44上にゲート配線層32を形成する。ゲート配線層32は活性層35の上部に適宜の幅で形成されるが、構造上、チャンネル領域35cの形成位置に対応して活性層35のほぼ中央に形成されることが好ましい。
【0093】
ここで、以下に説明する工程により、活性層35をLDD(Lightly doped drain)構造とすることが好ましい。
まず、第2の絶縁層44をマスクにして、5×1012〜1×1014/cm2程度のドーズ量で、低濃度不純物をイオン注入により活性層35に注入する。これにより、図4(a)に示すように、ゲート配線層32の下部に位置する活性層35の領域以外の領域に、低濃度不純物領域35a、35b(以下、低濃度領域35a、35bと略称する。)が形成される。一方、ゲート配線層32の下部に位置する活性層35の領域には、低濃度不純物を含まないチャネル領域35cが形成される。
【0094】
次に、図4(b)に示すように、フォトレジスト10でゲート配線層32の周辺を便宜パターニングした後、1×1015〜5×1015/cm2程度のドーズ量で、高濃度不純物を活性層4に注入し、低濃度領域35a、35bの外側に高濃度不純物領域を形成する。すなわち、上部にソース配線層33aが形成される領域、および上部にドレイン配線層33bが形成される領域の活性層35を、それぞれ高濃度不純物から成るソース領域35dおよびドレイン領域35eとする。
【0095】
以上の図4(a)および図4(b)において説明した工程により、活性層35をチャネル領域35cとソース領域35dおよびドレイン領域35eとの間に低濃度領域35a、35bを形成したLDD構造とすることができる。この結果、活性層35の内部に生ずる電界強度、例えばチャネル領域35c−ドレイン領域35e間の電界強度を弱めることができるので、光リーク電流をより抑制できる効果が得られる。なお、低濃度領域35aおよび35bを形成する工程は必ずしも必要ではなく、チャネル領域35c以外の領域を、不純物領域としたシングルドレイン構造であっても同効果を得ることができる。
【0096】
次に、図4(c)に示すように、フォトレジスト10を除去した後、CVD法等により、第3の絶縁層45を50〜300nm程度堆積させる。このとき、第3の絶縁層45の層厚は薄いほど好ましく、後工程で形成する上部遮光層34と活性層35との距離を小さくでき、上部遮光層34の面積を増加させずに効率的に遮光することが可能となる。
【0097】
次に、上部遮光層34となる遮光層をCVD法あるいはスパッタ法等により堆積させ、例えばフォト/エッチングにより上部遮光層34を形成する。これにより、上部遮光層34はゲート配線層32を下部に有することによって形成された第3の絶縁層45の凸部45aに沿ってL字状に形成される。この結果、上部遮光層34が直線状に形成されるのと比べて、ゲート配線層32が無い部分での上部遮光層34と活性層35との間隔は広がることがないので、斜め方向から入射する光をより確実に遮光することができる。
【0098】
ここで、上部遮光層34を形成する範囲は、活性層35に入射する光をゲート配線層32およびメタル配線層33では構造上遮光できない範囲とする。例えば、図9に示すように、ゲート配線層32で遮光できる範囲は上部遮光層34を形成せずに、ソース配線層33a側にソース側上部遮光層34a、ドレイン配線層33b側にドレイン側上部遮光層34bを形成する構成であっても良い。
【0099】
なお、上部遮光層を34aおよび34bと分離させることにより、34aおよび34bに対して独立に電位を印加する自由度が得られる。ただし、画素開口率の低下を抑制するために、できるだけメタル配線層33の面積を小さくするように上部遮光層34の範囲を設定することが好ましい。
【0100】
さらに、活性層35がシングルドレイン構造である場合は、上部遮光層34を形成する範囲は活性層35内の各領域における接合部分の上部を含んでいることが好ましい。また、活性層35がLDD構造である場合は、上部遮光層34を形成する範囲は活性層35内の各領域における接合部分の上部、および低濃度不純物領域の上部を含んでいることが好ましい。この結果、より確実に光リーク電流を抑制することができる。
【0101】
具体的には、(I)チャネル領域35c、ソース領域35d、およびドレイン領域35eで構成されたシングルドレイン構造である場合は、ソース領域35dとチャンネル領域35cとの接合部分、およびチャンネル領域35cとドレイン領域35eとの接合部分の各上部を含む範囲;(II)チャネル領域35cとソース領域35dおよびドレイン領域35eとの間に低濃度領域35a、35bを形成したLDD構造である場合は、ソース領域35dと低濃度領域35aとの接合部分、低濃度領域35a、低濃度領域35aとチャネル領域35cとの接合部分、チャネル領域35cと低濃度領域35bとの接合部分、低濃度領域35b、および低濃度領域35bとドレイン領域35eとの接合部分の各上部を含む範囲;に上部遮光層34を形成することが好ましい。なお、活性層35がLDD構造である場合において、上部遮光層34を形成する範囲についての詳細は後述する。
【0102】
次に、図5(a)に示すように、第3の絶縁層45および上部遮光層34上に絶縁層を例えば600nm程度堆積させ、第4の絶縁層46を形成する。第4の絶縁層46の形成方法は、特に限定されるものではないが、絶縁層をBPSG(Borophosphosilicate glass)で形成することが好ましく、その後、高温850〜950℃程度で熱処理する、あるいはCMP(Chemical Mechanical Planarization)処理する等により平坦化を行っても良い。次に、ソース領域35dおよびドレイン領域35e上に電極取り出し用のコンタクトホール部16を形成するための開口部を形成し、ソース配線層33aおよびドレイン配線層33bを形成する。
【0103】
次に、メタル配線層33および第4の絶縁層46上に第5の絶縁層47を形成し、平坦化する。なお、図5(b)に示すように、窒化層19を形成した後、該窒化層19上に第5の絶縁層47を形成することが好ましい。具体的には、メタル配線層33および第4の絶縁層46上に窒化層19を堆積させ、パッシベーション層を形成した後、水素化処理を行う。続いて、第5の絶縁層47を堆積した後、エッチバックあるいはCMP等により平坦化を行い第5の絶縁層47を形成する。
【0104】
次に、図5(c)に示すように、第5の絶縁層47上に第3の遮光層36となる遮光層をCVD法あるいはスパッタ法等により堆積させ、パターニングすることにより、第3の遮光層36を形成する。図5(c)のB−B’断面を図6に示す。上部遮光層34が斜め方向(ハ)から入射する光を遮ることにより、活性層35(図6では低濃度領域35a)に光が届かないので、光リーク電流を抑制できる。
【0105】
以上の液晶表示装置42の製造方法により、活性層35の下部には第1の絶縁層43を介して下部遮光層41が形成される。さらに、活性層35の上部には、ゲート配線層32とメタル配線層33との間に配置される上部遮光層34が形成される。具体的には、第3の絶縁層45を介したゲート配線層32と第4の絶縁層46を介したメタル配線層33との間に上部遮光層34が形成される。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0106】
さらに、液晶表示装置42の製造方法は、第4の絶縁層46およびメタル配線層33上に第5の絶縁層47を介して第3の遮光層36を形成する。これにより、活性層35の下部には1層、上部には2層の遮光層が形成されるので、斜め方向から入射する光をより確実に遮光することができる。これにより、光リーク電流をより確実に抑制できる。
【0107】
なお、この後は図示していないが、第3の遮光層36および第5の絶縁層47上には、さらに絶縁層を形成し、その絶縁層に、ITO等の透明電極とドレイン配線層33bとを電気的に接続するためのコンタクトホールを形成し、ドレイン配線層33bに透明電極を電気的に接続する。
【0108】
次に、活性層35が上記(II)のLDD構造である場合において、上部遮光層34を形成する範囲について説明する。
活性層35がLDD構造である場合において、最も遮光するべき部分は、図15(a)に示すように、低濃度領域35aおよび35bであり、次に、低濃度領域35aおよび35bとチャンネル領域35cとの接合部分55および56、低濃度領域35aとソース領域35d(高濃度領域)との接合部分57、低濃度領域35bとドレイン領域35e(高濃度領域)との接合部分58、並びにチャンネル領域35cである。ただし、チャンネル領域35cはゲート配線層(ゲート電極)32によって遮光されているので、上部遮光層34であえて遮光する必要はない。
【0109】
したがって、活性層35がLDD構造である場合は、上部遮光層34を形成する範囲は活性層35内の各領域における接合部分55、56、57、および58の上部、および低濃度不純物領域35a、35bの上部を含んでいることが好ましい。
【0110】
また、活性層35が、図15(b)に示すように、上記(II)のLDD構造が直列に配置されているような構成においても、上部遮光層34を形成する範囲は図4(c)で説明した範囲と同様とする。つまり、上部遮光層34を形成する範囲は、活性層35内の各領域における接合部分59〜62の上部、および低濃度不純物領域35a、35bの上部を含んでいることが好ましい。
【0111】
なお、LDD構造を直列に配置した場合において、低濃度領域35aと低濃度領域35bとの間に形成される高濃度不純物領域は、ドレイン領域35eでもあり、ソース領域35dでもあるといえる。具体的には、図15(b)において、活性層35の中央に配置されている高濃度不純物領域は、ゲート配線層32aにとってはドレイン側に配置された高濃度不純物領域、つまりドレイン領域35eである。一方、ゲート配線層32bにとっては、ソース側に配置された高濃度不純物領域、つまりソース領域35dである。
【0112】
また、活性層35(トランジスタ)が、図15(b)に示すように、LDD構造が直列に配置されているような構成においても、最も遮光するべき部分は、低濃度領域35aおよび35bであり、次に、低濃度領域35aおよび35bとチャンネル領域35cとの接合部分60および61、低濃度領域35aとソース領域35dとの接合部分59、低濃度領域35bとドレイン領域35eとの接合部分62、並びにチャンネル領域35cである。ただし、チャンネル領域35cはゲート配線層(ゲート電極)32によって遮光されているので、上部遮光層34であえて遮光する必要はない。
【0113】
〔実施の形態
本発明の実施形態について図7に基づいて説明すれば、以下の通りである。なお、説明の便宜上、参考例1と同一の機能を有する部材には同じ部材番号を付記し、その説明を省略する。
図3(a)から図3(d)、図4(a)および図4(b)において説明した工程を経て、フォトレジスト10を除去した後、図7(a)に示すように、第3の絶縁層45となる絶縁層をCVD法等により550〜800nm程度堆積させる。次に、500nm程度の全面エッチバックのためのエッチング処理を行い、図7(b)に示すように50〜300nm程度の第3の絶縁層45を形成する。このとき、第3の絶縁層45の層厚は薄いほど好ましく、後工程で形成する上部遮光層34と活性層35との間隔を小さくでき、上部遮光層34の面積を増加させずに効率的に遮光することが可能となる。また、ゲート配線層32を下部に有することによって形成された第3の絶縁層45の凸部45aのコーナー部は滑らかな曲線になる。
【0114】
次に、上部遮光層34となる遮光層をCVD法あるいはスパッタ法等により堆積させ、例えばフォト/エッチング処理により上部遮光層34を形成する。ここで、上部遮光層34を形成する範囲は、参考例1と同様に、ゲート配線層32およびメタル配線層33(図5(a)参照)では構造上遮光できない範囲とする。ただし、画素開口率の低下を抑制するために、できるだけメタル配線層33の面積を小さくするように上部遮光層34の範囲を設定する。また、上部遮光層34を形成する際、上記コーナー部においては、その曲線に沿うようにエッチング処理し、上部遮光層34を形成すれば良い。
【0115】
以上の図7(a)および図7(b)基づいて説明した工程により、凸部45aのコーナー部は滑らかな曲線になる。これにより、上部遮光層34をエッチング処理する際に、上部遮光層34を形成しなくても良い凸部45a、すなわち、活性層35上に位置していない凸部45aにおけるエッチング処理を確実に行うことができる。換言すれば、上部遮光層34を形成しなくても良い凸部45aにおいて遮光層が残存してしまうことを抑制することができる。この結果、画素開口率の低下をより確実に防ぐことができる。
その後は、図5(a)から図5(c)において説明した工程を行う。
【0116】
以上の製造方法により、凸部45aに沿うように上部遮光層34が形成されるので、上部遮光層34が直線状に形成されるのと比べて、ゲート配線層32が無い部分での上部遮光層34と活性層35との間隔は広がることがないので、斜め方向から入射する光をより確実に遮光することができる。さらに、活性層35の下部には下部遮光層41が、上部にはメタル配線層33(図5(a)参照)よりも下位に配置された上部遮光層34が形成されるので、画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0117】
〔実施の形態
本発明の他の実施形態について図8に基づいて説明すれば、以下の通りである。なお、説明の便宜上、参考例1と同一の機能を有する部材には同じ部材番号を付記し、その説明を省略する。
図3(a)から図3(d)、図4(a)および図4(b)において説明した工程を経て、フォトレジスト10を除去した後、図8に示すように、メタル配線層の配線方向と対峙するゲート配線層32の両側面に、ゲート配線層の外側方向に曲線状の凸形状を有したサイドウォール形状の絶縁層51を形成する。絶縁層51は、具体的には、ゲート配線層32の両側面に曲線を待たせるための絶縁層であって、ゲート配線層32の外側方向に凸形状を有した絶縁層である。
【0118】
次に、CVD法等により、第3の絶縁層45を50〜300nm程度堆積させる。このとき、第3の絶縁層45の層厚は薄いほど好ましく、後工程で形成する上部遮光層34と活性層35との距離を小さくでき、上部遮光層34の面積を増加させずに効率的に遮光することが可能となる。以上の工程により、図8に示すように、ゲート配線層32を下部に有していることによって形成された第3の絶縁層45の凸部45aのコーナー部は滑らかな曲線になる。
【0119】
次に、上部遮光層34となる遮光層をCVD法あるいはスパッタ法等により堆積させ、フォト/エッチングにより上部遮光層34を形成する。ここで、上部遮光層34を形成する範囲は、実施の形態1と同様に、ゲート配線層32およびメタル配線層33(図5(a)参照)では構造上遮光できない範囲とする。ただし、画素開口率の低下を抑制するために、できるだけメタル配線層33の面積を小さくするように上部遮光層34の範囲を設定する。また、上部遮光層34を形成する際、上記コーナー部においては、その曲線に沿うようにエッチング処理し、上部遮光層34を形成すれば良い。
【0120】
以上の図8に基づいて説明した工程により、凸部45aのコーナー部は滑らかな曲線になる。これにより、上部遮光層34をエッチング処理する際に、上部遮光層34を形成しなくても良い凸部45a、すなわち、活性層35上に位置していない凸部45aにおけるエッチング処理を確実に行うことができる。換言すれば、上部遮光層34を形成しなくても良い凸部45aにおいて遮光層が残存してしまうことを抑制することができる。この結果、画素開口率の低下をより確実に防ぐことができる。
その後は、図5(a)から図5(c)において説明した工程を行う。
【0121】
以上の製造方法により、凸部45aに沿うように上部遮光層34が形成されるので、上部遮光層34が直線状に形成されるのと比べて、ゲート配線層32が無い部分での上部遮光層34と活性層35との間隔は広がることがないので、斜め方向から入射する光を確実に遮光することができる。さらに、活性層35の下部には下部遮光層41が、上部にはメタル配線層33(図5(a)参照)よりも下位に配置された上部遮光層34が形成されるので、画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0122】
参考例2
本発明の参考例について説明する。本参考例は、ソース配線層およびドレイン配線層を含むメタル配線層の上位に活性層を有し、活性層よりも上位にゲート配線層が配置されるトップゲート形の液晶表示装置でる。
【0123】
具体的には、上記トップゲート形の液晶表示装置において、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、少なくとも備えた構成とすれば良い。
【0124】
これにより、従来と比べて活性層のより近傍に上部遮光層が配置され、斜め方向から入射する光を確実に遮光することができる。すなわち、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できる。
【0125】
また、液晶表示装置の構造上、メタル配線層あるいはゲート配線層と活性層とを電気的に接続するコンタクトホールを形成するために上部遮光層を形成することができない非遮光領域が形成される場合には、メタル配線層あるいはゲート配線層によって、その非遮光領域を遮光できるような構成とすれば良い。つまり、この場合には、上部遮光層はゲート配線層およびメタル配線層によっては遮光できない活性層の部分に対して局所的に配置すれば良い。こうすれば、上部遮光層よりも上位にあるメタル配線層またはゲート配線層の面積もできるだけ大きくせずに済む。
【0126】
つまり、上部遮光層は、ゲート配線層およびメタル配線層によっては遮光できない活性層の部分に対して局所的に設けられた遮光層であり、かつ上部遮光層よりも上位にあるメタル配線層の面積をできるだけ大きくしないようにするために、ゲート配線層およびメタル配線層の間に形成された遮光層である。
【0127】
また、上部遮光層は、各活性層の形成位置に局所的に配置されており、ゲート配線層およびメタル配線層に対して電気的に独立したものである。よって、上部遮光層が、活性層の電気特性に悪影響を及ぼすことを低減できる。
【0128】
しかし、上記のように上部遮光層34が、局所的に配置されている(電気的に孤立している)場合は、上記各層の配置(レイアウト)や、厚みによっては、メタル配線層33、ゲート配線層32、および活性層35の各層間の絶縁が不完全になり、活性層35の電気特性に対して悪影響を及ぼす可能性がある。
【0129】
そこで、上部遮光層を液晶表示装置の一端側にゲート配線層あるいはメタル配線層に沿って延長して、電圧を印加する構成とすることが好ましい。これにより、上部遮光層の電位を任意に設定できるため、ゲート配線層またはメタル配線層の電位が活性層の電気特性に及ぼす影響を調整することができる。つまり、メタル配線層およびゲート配線層の電位に応じて、上部遮光層の電位が変化することを防止できる。この結果、上部遮光層が活性層の電気特性に対して悪影響を及ぼすことをより低減でき、活性層の電気特性を安定させることができる。
【0130】
なお、上部遮光層をゲート配線層あるいはメタル配線層に沿って延長する場合において、活性層のない部分、すなわち、遮光する必要のない部分の上部遮光層の幅は、ゲート配線層あるいはメタル配線層の幅と等しくする。これにより、上部遮光層を延長することによって、画素開口率が低下してしまうのを防ぐことができる。
【0131】
さらに、活性層の上部には、上部遮光層よりも上位に配置された第3の遮光層を備えていることが好ましい。これにより、活性層の下部には1層、上部には2層の遮光層を備えた構成となるので、活性層の形成領域に直接入射する光、あるいは、斜め方向から入射する光を一層低減させることができる。これにより、光リーク電流をより確実に抑制できる。
【0132】
また、活性層は、ゲート配線層の下部に位置する領域(チャンネル領域)以外の領域に、P、Asなどの不純物を注入した不純物領域が少なくとも含まれているシングルドレイン構造であることが好ましい。これにより、活性層の内部に生ずる電界強度を弱めることができるので、光リーク電流をより抑制できる。
【0133】
また、活性層は、メタル配線層との接続部分に位置する領域に比較的に高濃度の不純物を含む例えばP、AsなどのN型の高濃度不純物領域を有し、その高濃度不純物領域と上記チャンネル領域との間に、比較的に低濃度の不純物を含む例えばP、AsなどのN型の低濃度不純物領域を有するLDD(Lightly doped drain)構造であることがより好ましい。これにより、活性層の内部に生ずる電界強度をより弱めることができるので、光リーク電流をより抑制できる。
【0134】
また、活性層が上記LDD構造である場合において、上部遮光層は、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域を覆うように形成されていることが好ましい。これにより、上部遮光層が形成される範囲には、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域が含まれる。これにより、活性層内部に生ずる電界強度をより確実に弱めることができ、この結果、光リーク電流をより確実に抑制できる。
【0135】
また、上部遮光層は、特に限定されるものではないが、上部遮光層の下部に配置されるメタル配線層の段差に沿って形成して、メタル配線層が無い部分での上部遮光層と活性層との間隔は広がることがないのでされることが好ましい。これにより、上部遮光層が直線状(平板状)に形成されるのと比べ、斜め方向から入射する光をより確実に遮光することができる。すなわち、メタル配線層が無い部分において、上部遮光層は活性層のより近傍に配置されるので、斜め方向から入射する光をより確実に遮光することができる。
【0136】
また、上部遮光層よりも上位に配置されるゲート配線層は、第3の遮光層として併用された構成であっても良い。この結果、より単純な構成で、活性層の下部には1層、上部には2層の遮光層を備えることができる。
【0137】
また、下部遮光層は、メタル配線層として併用された構成であっても良い。これにより、活性層よりも下位に配置される下部遮光層がゲート配線層として併用されるので、より単純な構成で、活性層に入射する光を遮光することができる。
【0138】
また、各遮光層の材料としては、遮光効果のあるものであれば特に限定されるものではないが、メタル配線層またはゲート配線層として併用される場合を除いて、(1)Ta、Ti、W、Mo、Cr、Ni、ポリシリコンのいずれかの単層、あるいは(2)MoSi2、TaSi2、WSi2、CoSi2,NiSi2、PtSi、Pd2S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB2のいずれかの単層、あるいは(3)上記(2)の単層の何れかを組み合わせた多層構造であることが好ましい。
【0139】
以上で説明した本発明に係る液晶表示装置は、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に、TFTなどの活性層を備えたものである。
【0140】
すなわち、上記活性層の位置は、上記の両配線層が交差する(交わる)位置に限定されるものではない。例えば、実施の形態1、2および参考例1において、メタル配線層33が無い位置に活性層35を配置する場合が挙げられる。この場合、図1においてメタル配線層33で遮光されていた活性層35の上部には、上部遮光層34あるいは第3の遮光層36を形成することにより、活性層35の光リーク電流を抑制するような構成とすればよい。
【0141】
つまり、上記活性層の位置は、上記の両配線層が交差する部位から離間していたとしても、該部位と対応関係にある位置であれば、本発明の技術的範囲に含まれる。
【0142】
また、以上で説明した本発明に係る液晶表示装置は、以下のように表現することもできる。
すなわち、本発明に係る液晶表示装置は、スイッチング素子をマトリクス状に配置したアクティブマトリクス型液晶表示装置において、スイッチング素子の下部に遮光層が設けられ、メタル配線層あるいはそれよりも上層にスイッチング素子の第3の遮光層が設けられ、かつゲート配線層とメタル配線層の間に上部遮光層を備えた構成である。また、スイッチング素子はLDD構造であることが好ましい。
【0143】
さらに、本発明に係る液晶表示装置は、スイッチング素子がLDD構造である場合において、上部遮光層は少なくとも、ソース領域とソース側低濃度不純物領域との接合部分、ソース側低濃度不純物領域、ソース側低濃度不純物領域とチャネル領域との接合部分、チャネル領域とドレイン側低濃度不純物領域との接合部分、ドレイン側低濃度不純物領域、ドレイン側低濃度不純物領域とドレイン領域との接合部分を覆うように形成している構成である。
また、本発明に係る液晶表示装置は、S字型に形成している構成である。
【0144】
また、本発明に係る液晶表示装置は、上部遮光層、下部遮光層および第3の遮光層は、金属膜(Ta、Ti、W、Mo、Cr、Ni)やポリシリコンなどの単層膜、MoSi2、TaSi2、WSi2、CoSi2,NiSi2、PtSi、Pd2S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB2やそれらを組み合わせたものなどで構成されることが好ましい。
また、本発明に係る液晶表示装置は、上部および下部遮光層少なくともどちらか一方を配線として併用する構成である。
【0145】
また、以上で説明した本発明に係る液晶表示装置の製造方法は、以下のように表現することもできる。
すなわち、本発明に係る液晶表示装置の製造方法は、透明絶縁性基板上に下部遮光層を形成し、その上に第1の層間絶縁膜を介して薄膜トランジスタの活性層となる半導体層が形成され、続いて、ゲート絶縁膜、ゲート電極およびゲート配線層を形成した後、第2の層間絶縁膜を介して上部遮光層が形成され、その後、第3の層間絶縁膜、メタル配線層が形成され、さらに第4の層間絶縁膜を介して第3の遮光層が形成される方法である。
【0146】
以上の液晶表示装置及びその製造方法により、スイッチング素子の下部に遮光層が設けられ、メタル配線層あるいはそれよりも上層にスイッチング素子の第3の遮光層が設けられ、かつゲート配線層とメタル配線層との間に上部遮光層を備えた構造となり、スイッチング素子から見て上下方向はもとより、斜め方向から入射してスイッチング素子に到達しようとする光を遮光することができるので、光リーク電流を大幅に低減することが可能となる。
【0147】
【発明の効果】
本発明に係る液晶表示装置は、以上のように、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に活性層を備えた液晶表示装置において、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、少なくとも備えている構成である。
【0148】
それゆえ、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、少なくとも備えている。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できるという効果を奏する。また、上部遮光層は、ゲート配線層およびメタル配線層に対して電気的に独立して設けることができるので、活性層の電気特性に対して悪影響を及ぼすことを低減できる。
【0149】
また、本発明に係る液晶表示装置は、以上のように、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置に、ゲート配線層よりも下位に配置された活性層を備えた液晶表示装置において、活性層の下部には下部遮光層を、活性層の上部にはメタル配線層よりも下位に配置された上部遮光層を、少なくとも備えている構成であってもよい
【0150】
それゆえ、活性層の下部には下部遮光層を、活性層の上部にはソース配線層を含むメタル配線層よりも下位に配置された上部遮光層を、少なくとも備えている。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できるという効果を奏する。また、上部遮光層は、ゲート配線層およびメタル配線層に対して電気的に独立して設けることができるので、活性層の電気特性に対して悪影響を及ぼすことを低減できる。
【0151】
本発明に係る液晶表示装置は、以上のように、さらに、活性層の上部には、上部遮光層よりも上位に配置された第3の遮光層を備えている構成である。
【0152】
それゆえ、活性層の下部には1層、上部には2層の遮光層を備えた構成となるので、活性層の形成領域に直接入射する光、あるいは、斜め方向から入射する光を一層低減させることができるという効果を奏する。したがって、光リーク電流をより確実に抑制できる。
【0153】
本発明に係る液晶表示装置は、以上のように、さらに、上部遮光層は、上部遮光層より下位に配置されるゲート配線層またはメタル配線層の段差に沿って形成されている構成である。
【0154】
それゆえ、ゲート配線層およびメタル配線層のどちらが上部遮光層の下部に配置されたとしても、上部遮光層を平板状に形成する場合に比べて、ゲート配線層またはメタル配線層の段差に沿って形成する方が遮光層の一部を活性層により接近させることができるという効果を奏する。したがって、斜め方向から入射する光をより確実に遮光し、光リーク電流をより確実に抑制できる。
【0155】
本発明に係る液晶表示装置は、以上のように、さらに、第3の遮光層は、メタル配線層として併用される構成である。
【0156】
それゆえ、第3の遮光層は、メタル配線層として併用されるので、より単純な構成で、活性層に入射する光を遮光することができるという効果を奏する。
【0157】
本発明に係る液晶表示装置は、以上のように、さらに、活性層は、チャンネル領域と、チャンネル領域を挟むソース側高濃度不純物領域およびドレイン側高濃度不純物領域を備えると共に、チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間に、それぞれ低濃度不純物領域が形成されたLDD構造をなしている構成である。
【0158】
それゆえ、活性層は、チャンネル領域と、チャンネル領域を挟むソース側高濃度不純物領域およびドレイン側高濃度不純物領域を備えると共に、チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間に、それぞれ低濃度不純物領域が形成されたLDD構造(Lightly doped drain)構造であるので、活性層内部に生ずる電界強度を弱めることができるという効果を奏する。したがって、光リーク電流をより抑制できる。
【0159】
本発明に係る液晶表示装置は、以上のように、さらに、上部遮光層は、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域を覆うように形成されている構成である。
【0160】
それゆえ、活性層がLDD構造である場合において、上部遮光層が形成される範囲には、少なくとも、活性層を構成する上記各領域の接合部分および低濃度不純物領域を覆うように形成されているので、活性層内部に生ずる電界強度をより確実に弱めることができるという効果を奏する。したがって、光リーク電流をより確実に抑制できる。
【0161】
また、本発明に係る液晶表示装置は、以上のように、上記の各遮光層は、メタル配線層またはゲート配線層として併用される場合を除いて、(1)Ta、Ti、W、Mo、Cr、Ni、ポリシリコンのいずれかの単層、あるいは(2)MoSi2、TaSi2、WSi2、CoSi2,NiSi2、PtSi、Pd2S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB2のいずれかの単層、あるいは(3)上記(2)の単層の何れかを組み合わせた多層構造である構成である。
【0162】
また、本発明の参考例に係る液晶表示装置の製造方法は、以上のように、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に活性層を備えた液晶表示装置の製造方法において、メタル配線層を形成するステップとゲート配線層を形成するステップとの間に、活性層の上部に配置される上部遮光層を形成するステップを少なくとも含む方法であってもよい
【0163】
それゆえ、活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層が形成される。すなわち、従来と比べて活性層の上部のより近傍に上部遮光層が形成される。これにより、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できるという効果を奏する。
【0164】
また、本発明に係る液晶表示装置の製造方法は、以上のように、活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置にゲート配線層よりも下位に配置された活性層を備えた液晶表示装置の製造方法において、基板上に下部遮光層を形成するステップと、下部遮光層が形成された基板上に第1の絶縁層を介して活性層を形成するステップと、第1の絶縁層および活性層上に第2の絶縁層を介してゲート配線層を形成するステップと、第2の絶縁層およびゲート配線層上に第3の絶縁層を介して上部遮光層を形成するステップと、第3の絶縁層および上部遮光層上に第4の絶縁層を形成するステップと、第4の絶縁層上にメタル配線層を形成するステップとを少なくとも含む方法である。
【0165】
それゆえ、活性層の下部には第1の絶縁層を介して下部遮光層が形成される。さらに、活性層の上部には、第3の絶縁層を介したゲート配線層と第4の絶縁層を介したメタル配線層との間に配置される上部遮光層が形成される。
【0166】
これにより、メタル配線層と活性層との距離より、上部遮光層と活性層との距離を小さく設定できるので、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制できるという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の一参考例に係る液晶表示装置の縦断面図である。
【図2】 図1に示した液晶表示装置のA−A’断面図である。
【図3】 図3(a)から図3(d)は、図1に示した液晶表示装置の製造工程を示す縦断面図であって、図3(a)は基板上への下部遮光層の形成工程、図3(b)は第1の絶縁層の形成工程、図3(c)は活性層の形成工程、図3(d)は第2の絶縁層およびゲート配線層の形成工程を示すものである。
【図4】 図4(a)から図4(c)は、図3に示した製造工程に続く製造工程を示す縦断面図であって、図4(a)は低濃度不純物領域の形成工程、図4(b)は高濃度不純物領域の形成工程、図4(c)は第3の絶縁層および上部遮光層の形成工程を示すものである。
【図5】 図5(a)から図5(c)は、図4に示した製造工程に続く製造工程を示す縦断面図であって、図5(a)は第4の絶縁層およびメタル配線層の形成工程、図5(b)は窒化層および第5の絶縁層の形成工程、図5(c)は第3の遮光層の形成工程を示すものである。
【図6】 図5(c)に示した液晶表示装置のB−B’断面図である。
【図7】 図7(a)および図7(b)は、本発明の実施形態に係る液晶表示装置の製造工程を示す縦断面図であって、図7(a)は第3の絶縁層の形成工程、図7(b)は第3の絶縁層および上部遮光層の形成工程を示すものである。
【図8】 本発明の他の実施形態に係る液晶表示装置の製造工程を示す縦断面図であって、第3の絶縁層および上部遮光層の形成工程を示すものである。
【図9】 本発明の他の参考例に係る液晶表示装置の製造工程を示す縦断面図であって、第3の絶縁層および上部遮光層の形成工程を示すものである。
【図10】 従来の液晶表示装置の縦断面図である。
【図11】 他の従来の液晶表示装置の縦断面図である。
【図12】 他の従来の液晶表示装置の縦断面図である。
【図13】 他の従来の液晶表示装置の縦断面図である。
【図14】 他の従来の液晶表示装置の縦断面図である。
【図15】 図15(a)は本発明の一実施形態に係る液晶表示装置において上部遮光層を形成する範囲を説明するための図であり、図15(b)は本発明の他の実施形態に係る液晶表示装置において上記範囲を説明するための図である。
【符号の説明】
16 コンタクトホール
32 ゲート配線層
33 メタル配線層
33a ソース配線層
33b ドレイン配線層
34 上部遮光層
34a ソース側上部遮光層
34b ドレイン側上部遮光層
35 活性層
35a 低濃度不純物領域
35b 低濃度不純物領域
35c チャンネル領域
35d ソース領域(ソース側高濃度不純物領域)
35e ドレイン領域(ドレイン側高濃度不純物領域)
36 第3の遮光層
38 絶縁層
40 基板
41 下部遮光層
42 液晶表示装置
43 第1の絶縁層
44 第2の絶縁層
45 第3の絶縁層
45a 凸部
46 第4の絶縁層
47 第5の絶縁層
51 絶縁層
55〜62 接合部分
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an active liquid crystal display device using a switching element such as a thin film transistor (TFT) and a manufacturing method thereof, and more particularly to a light shielding means for shielding a switching element and a manufacturing method thereof.
[0002]
[Prior art]
  2. Description of the Related Art In recent years, liquid crystal display devices have attracted attention and are actively researched and developed as displays having advantages such as light weight, thinness, and low power consumption. The structure of the liquid crystal display device is such that “pixels” formed by sandwiching liquid crystal molecules between transparent electrodes are arranged in a matrix. The principle of operation is that by applying an arbitrary voltage between the transparent electrodes of individual pixels and changing the alignment state of the liquid crystal molecules, the degree of polarization of the light passing through the liquid crystal is changed, thereby changing the light transmittance. Is to control.
[0003]
  Liquid crystal display devices are classified into a simple matrix type and an active matrix type based on the operation principle. In particular, an active matrix liquid crystal display device includes an active element such as a thin film transistor (TFT) as a switching element for each pixel, and can send a signal to each pixel independently, so that the resolution is excellent and clear. Attention has been paid to the fact that images can be obtained.
[0004]
  Currently, TFTs using amorphous silicon thin films are frequently used as switching elements in active matrix liquid crystal display devices. Recently, a TFT using a polysilicon thin film formed by laser crystallization by heat-treating an amorphous silicon thin film at a temperature of about 600 ° C. or higher by irradiation with an excimer laser or the like has been proposed. . Since the polysilicon thin film has higher mobility than the amorphous silicon thin film, in addition to the pixel switching element, the drive circuit portion for driving the pixel switching element is the same as the TFT using the polysilicon thin film. There is an advantage that it can be formed on a substrate.
[0005]
  By the way, as described above, the liquid crystal display device is a device that controls the transmittance of light by changing the degree of polarization of light passing through the liquid crystal, and does not include a light emitting portion itself. Therefore, it is necessary to prepare some light source. For example, in the case of a reflective liquid crystal display device, display is performed by reflecting incident light from the outside with a reflective electrode. On the other hand, in the case of a transmissive liquid crystal display device, an illuminating device such as a backlight is disposed behind the device, and display is performed by light incident from the illuminating device. Alternatively, in a projector or the like, a metal halide lamp or the like is used as a light source, and projection is performed by combining a lens system and a liquid crystal display device.
[0006]
  In general, when light is irradiated onto a semiconductor such as silicon and light absorption occurs, a so-called photoelectric effect occurs in which electrons are excited in a conduction band and holes are excited in a valence band to generate electron-hole pairs. The same applies to the amorphous silicon thin film or the polysilicon thin film used for the active layer such as the switching element of the pixel described above, and electron-hole pairs are generated in the thin film when irradiated with light. Therefore, in a TFT using an amorphous silicon thin film or a polysilicon thin film as an active layer, when light is irradiated, a photocurrent caused by an electron-hole pair is generated, which increases a leakage current when the TFT is turned off. This causes problems such as deterioration of the contrast of the liquid crystal display.
[0007]
  In the case of a reflective liquid crystal display device, since a reflective electrode mainly made of a metal film or the like connected to the TFT is disposed so as to cover the TFT, incident light from the outside does not reach the TFT directly. Therefore, problems such as an increase in TFT leakage current are unlikely to occur. However, in the case of a transmissive liquid crystal display device, the TFT is not only exposed to direct light from the backlight, but indirect incident light from directions other than the backlight may reach the TFT. In the case of a projector or the like, light that has once passed through the liquid crystal display device may return to the TFT due to reflection by a lens system or the like. Various ideas have been proposed so that these incident lights do not reach the TFT.
[0008]
  For example,(1)In Japanese Patent Application Laid-Open No. 58-159516, as shown in FIG. 10, a light shielding film (upper light shielding layer) 102 and a light shielding film (lower light shielding layer) 103 with an insulating layer sandwiched between an upper portion and a lower portion of a transistor (active layer) 101. Discloses a liquid crystal display panel (liquid crystal display device).(1)According to this technique, incident light from above and below the active layer 101 is blocked, so that the light leakage current of the TFT can be suppressed and display characteristics can be improved.
[0009]
  Also,(2)In JP-A-10-293320, as shown in FIG. 11, a bonded SOI (Silicon) in which an upper light shielding layer 112 and a light shielding layer (lower light shielding layer) 113 are arranged above and below a MOSFET (active layer) 111, respectively. A liquid crystal panel (liquid crystal display device) using an on-insulator substrate is disclosed.(2)According to this technique, light incident directly from the upper part and the lower part on the active layer 111 can be shielded, so that it is possible to prevent the light leakage current of the TFT.
[0010]
  Also,(3)In Japanese Patent Laid-Open No. 2001-66587, as shown in FIG. 12, a liquid crystal display device is disclosed in which one layer is disposed below a polysilicon (active layer) 121 that is a switching element, and two light shielding layers are disposed above. ing. Specifically, a black matrix (upper light shielding layer) 122 and a lower light shielding film (lower light shielding layer) 123 are disposed above and below the active layer 121. Further, a data line for inputting a data signal to the active layer 121, the width of the data line (source wiring layer) 124 disposed between the active layer 121 and the upper light shielding layer 122 is set to be lower light shielding. By making it substantially equal to the width of the layer 123, the light leakage current is suppressed.
[0011]
  (3)According to this technique, the source wiring layer 124 disposed below the upper light shielding layer 122 is used as a light shielding layer above the active layer 121, so that the transmitted light is projected onto a screen or the like. It is said that the light leakage current can be suppressed while taking the necessary pixel aperture ratio as large as possible. Further, by making the width of the source wiring layer 124 and the width of the lower light shielding layer 123 substantially equal, reflected light (indirect light) from an optical system such as a lens can be reflected on the upper light shielding layer 122, the lower light shielding layer 123, and the source wiring. Since multiple reflections between the layers 124 and incidence on the active layer 121 can be prevented, the light leakage current can be further suppressed.
[0012]
[Problems to be solved by the invention]
  However, the conventional technique cannot prevent a light leakage current generated when indirect light from an optical system such as a lens enters the active layer of the TFT, or the pixel aperture ratio decreases. The problem arises.
[0013]
  For example, the above(1)and(2)In this technique, since one light shielding layer is provided above and below the active layer, most of the incident light is considered not to reach the active layer. However, the light incident on the liquid crystal display device is not only direct light from a light source such as a backlight or a metal halide lamp, but also indirectly light that reaches the active layer indirectly due to the shape of the liquid crystal display device. is there. Therefore,(1)and(2)In this technique, the pixel aperture ratio decreases when an attempt is made to prevent the light leakage current of the TFT generated by the indirect light. Details will be described below.
[0014]
  (1)and(2)A liquid crystal display device 137 and a liquid crystal display device 138 applied to this technique are shown in FIGS. The liquid crystal display devices 137 and 138 have a transparent substrate 134, and an active layer 131, an upper light shielding layer 132, a lower light shielding layer 133, an insulating layer 135, and an insulating layer 136 are disposed on the transparent substrate 134. Specifically, an upper light shielding layer 132 and a lower light shielding layer 133 are disposed above and below the active layer 131 with insulating layers 135 and 136 interposed therebetween. The liquid crystal display devices 137 and 138 are different in the area (width) of the upper light shielding layer 132 relative to the active layer 131, and the area of the upper light shielding layer 132 in the liquid crystal display device 137 is set smaller than that of the liquid crystal display device 138. Yes. Note that arrows (A), (B), and (C) indicate directions of light incident on the liquid crystal display devices 137 and 138.
[0015]
  In the liquid crystal display devices 137 and 138, the direct light incident from above and below as indicated by arrows (A) and (B) is blocked by the upper light shielding layer 132 and the lower light shielding layer 133, so that the light does not reach the active layer 131. However, the liquid crystal display device 137 cannot shield light incident from an oblique direction as indicated by an arrow (c), and the light reaches the active layer 131 to generate a light leakage current. In order to avoid this, light can be shielded by increasing the area of the upper light shielding layer 132 as in the liquid crystal display device 138. However, since the area of the light shielding portion is increased, the pixel aperture ratio is reduced. That is, the above(1)and(2)In any of these techniques, it is conceivable that the pixel aperture ratio decreases because the light shielding layer becomes large if light incident from an oblique direction is shielded.
[0016]
  On the other hand, the above(3)In this technique, as described above with reference to FIG. 12, the source wiring layer 124 disposed below the upper light shielding layer 122 is used as a light shielding layer above the active layer 121, so that the pixel aperture ratio is maximized. It is said that it is possible. In addition, the above(3)In this technique, since the width of the source wiring layer 124 and the width of the lower light-shielding layer 123 are made substantially equal, indirect light can be prevented from entering and light leakage current can be suppressed.
[0017]
  However, since the source wiring layer 124 and the active layer 121 need a certain distance for the following reasons, a part of light incident from an oblique direction reaches the active layer 121, and light leakage occurs. Electric current is generated.
[0018]
  That is, a gate disposed so that the potential of the source wiring layer 124 does not affect the electrical characteristics of the active layer 121 or between the source wiring layer 124 and the active layer 121 so as to be orthogonal to the source wiring layer 124. For reasons such as reducing the parasitic capacitance between the wiring layer (not shown) and the source wiring layer 124, a certain distance is required between the source wiring layer 124 and the active layer 121 or the gate wiring layer. Therefore, a part of light incident from an oblique direction reaches the active layer 121 due to multiple reflection between the source wiring layer 124 and the lower light shielding layer 123.
[0019]
  The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same capable of reliably suppressing light leakage current without reducing the pixel aperture ratio. It is in.
[0020]
[Means for Solving the Problems]
  In the liquid crystal display device (first device) according to the present invention, a metal wiring layer including a source wiring layer for inputting a data signal to an active layer and a gate wiring layer intersect in order to solve the above problem. In a liquid crystal display device having an active layer at a position corresponding to the region to be turned on, a lower light-shielding layer is disposed below the active layer, and an upper light-shielding layer disposed between the metal wiring layer and the gate wiring layer is disposed above the active layer. At least a layer.
[0021]
  The first device is a liquid crystal display device provided with an active layer such as a TFT at a position corresponding to a portion where the metal wiring layer and the gate wiring layer intersect. That is, the position of the active layer provided in the first device is not limited to the position where the metal wiring layer and the gate wiring layer intersect. Specifically, the position of the active layer is included in the technical scope of the present invention as long as it is in a corresponding relationship with the part even if the position is separated from the part where the two wiring layers intersect. .
[0022]
  The first device further includes at least a lower light shielding layer below the active layer, and an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer above the active layer. Thereby, for the reason described below, the light leakage current can be surely suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto the screen or the like.
[0023]
  Conventionally, the source wiring layer (metal wiring layer) disposed above the gate wiring layer itself is substituted for the light shielding layer, or the light shielding layer is formed above the gate wiring layer and the source wiring layer. Therefore, it is difficult to form the upper light shielding layer disposed on the active layer in the vicinity of the active layer. Therefore, in order to prevent light from an oblique direction from entering the active layer, it is necessary to increase the area of the upper light shielding layer.
[0024]
  On the other hand, in the first device, the upper light shielding layer is disposed between the metal wiring layer and the gate wiring layer. Therefore, when the active layer is disposed between the metal wiring layer and the gate wiring layer, the upper light shielding layer and the upper light shielding layer are separated from the gate wiring layer or the metal wiring layer disposed higher than the active layer and the distance between the active layer and the active wiring layer. The distance from the active layer can be set small. In addition, when the metal wiring layer and the gate wiring layer are arranged above the active layer, the upper light shielding is caused by the distance between the metal wiring layer and the active layer arranged above the metal wiring layer and the gate wiring layer. The distance between the layer and the active layer can be set small.
[0025]
  That is, in the first device, the upper light shielding layer is disposed closer to the active layer. Therefore, light incident from an oblique direction can be more reliably shielded than before. Further, for example, even when the area of the light shielding layer is the same as the conventional one, light incident from an oblique direction can be more reliably shielded than the conventional one.
[0026]
  In other words, in the first device, light from the same direction can be shielded with an area smaller than the area of the upper light shielding layer required in the conventional configuration. Therefore, it is possible to prevent a decrease in pixel aperture ratio. Further, since the upper light shielding layer can be provided electrically independently from the gate wiring layer and the metal wiring layer, it is possible to reduce adverse effects on the electrical characteristics of the active layer.
[0027]
  When the non-light-shielding region where the upper light-shielding layer cannot be formed to form a contact hole for electrically connecting the metal wiring layer or the gate wiring layer and the active layer is formed due to the structure of the liquid crystal display device In this case, the non-light-shielding region may be shielded by the metal wiring layer or the gate wiring layer.
[0028]
  In other words, in this case, the upper light-shielding layer may be disposed locally with respect to the active layer portion that cannot be shielded by the gate wiring layer and the metal wiring layer. In this way, the area of the metal wiring layer or gate wiring layer above the upper light shielding layer need not be as large as possible.
[0029]
  Also,Reference exampleIn order to solve the above problem, the liquid crystal display device (second device) includes a metal wiring layer including a source wiring layer for inputting a data signal to the active layer, and a lower layer than the metal wiring layer. In a liquid crystal display device having an active layer disposed below the gate wiring layer at a position corresponding to a portion where the gate wiring layer intersects, a lower light-shielding layer is provided below the active layer, and the active layer At least an upper light shielding layer disposed below the metal wiring layer is provided on the upper part.This is a configuration.
[0030]
  The second device includes an active layer disposed below the gate wiring layer at a position corresponding to a portion where the metal wiring layer and the gate wiring layer disposed below the metal wiring layer intersect. A liquid crystal display device. That is, the position of the active layer provided in the second device is not limited to the position where the metal wiring layer and the gate wiring layer intersect. Specifically, even if the position of the active layer is spaced from the part where the two wiring layers intersect, the position of the active layer is a position corresponding to the part.Good.
[0031]
  In addition, the second device includes at least a lower light shielding layer below the active layer and an upper light shielding layer disposed below the metal wiring layer including the source wiring layer above the active layer. Thereby, for the reason described below, the light leakage current can be surely suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto the screen or the like.
[0032]
  Conventionally, the source wiring layer (metal wiring layer) disposed above the gate wiring layer itself is substituted for the light shielding layer, or the light shielding layer is formed above the gate wiring layer and the source wiring layer. Therefore, it is difficult to form the upper light shielding layer disposed on the active layer in the vicinity of the active layer. Therefore, in order to prevent light from an oblique direction from entering the active layer, it is necessary to increase the area of the upper light shielding layer.
[0033]
  On the other hand, in the second device, the upper light shielding layer is disposed between the metal wiring layer and the gate wiring layer. Therefore, the distance between the upper light shielding layer and the active layer can be set smaller than the distance between the metal wiring layer and the active layer disposed above the gate wiring layer.
[0034]
  That is, in the second device, the upper light shielding layer is disposed closer to the active layer. Therefore, light incident from an oblique direction can be more reliably shielded than before. Further, for example, even when the area of the light shielding layer is the same as the conventional one, light incident from an oblique direction can be more reliably shielded than the conventional one.
[0035]
  In other words, in the second device, light from the same direction can be shielded with an area smaller than the area of the upper light shielding layer required in the conventional configuration. Therefore, it is possible to prevent a decrease in pixel aperture ratio. Further, since the upper light shielding layer can be provided electrically independently from the gate wiring layer and the metal wiring layer, it is possible to reduce adverse effects on the electrical characteristics of the active layer.
[0036]
  When the non-light-shielding region where the upper light-shielding layer cannot be formed to form a contact hole for electrically connecting the metal wiring layer or the gate wiring layer and the active layer is formed due to the structure of the liquid crystal display device In this case, the non-light-shielding region may be shielded by the metal wiring layer or the gate wiring layer.
[0037]
  In other words, in this case, the upper light-shielding layer may be disposed locally with respect to the active layer portion that cannot be shielded by the gate wiring layer and the metal wiring layer. In this way, the area of the metal wiring layer or gate wiring layer above the upper light shielding layer need not be as large as possible.
[0038]
  In order to solve the above problems, the liquid crystal display device according to the present invention further includes a third light-shielding layer disposed above the upper light-shielding layer above the active layer. Yes.
[0039]
  According to the above configuration, the active layer is provided with one light-shielding layer at the bottom and two light-shielding layers at the top. Therefore, the light is incident directly on the active layer forming region or incident from an oblique direction. Light can be further reduced. Thereby, the light leakage current can be more reliably suppressed.
[0040]
  In the liquid crystal display device according to the present invention, in order to solve the above problems, the upper light shielding layer is further formed along a step of a gate wiring layer or a metal wiring layer disposed below the upper light shielding layer. It is characterized by that.
[0041]
  According to the above configuration, even if either the gate wiring layer or the metal wiring layer is disposed below the upper light shielding layer, the gate wiring layer or the metal wiring layer is compared with the case where the upper light shielding layer is formed in a flat plate shape. A part of the light shielding layer can be made closer to the active layer by forming along the step. As a result, light incident from an oblique direction can be more reliably shielded, and light leakage current can be more reliably suppressed.
[0042]
  In order to solve the above problems, the liquid crystal display device according to the present invention is characterized in that at least one of the third light shielding layer and the lower light shielding layer is used in combination as a metal wiring layer or a gate wiring layer. It is said.
[0043]
  According to the above configuration, since at least one of the third light shielding layer and the lower light shielding layer is used as a metal wiring layer or a gate wiring layer, the light incident on the active layer is shielded with a simpler configuration. can do.
[0044]
  In order to solve the above problem, the liquid crystal display device according to the present invention further includes a channel region, a source side high concentration impurity region and a drain side high concentration impurity region sandwiching the channel region, and a channel The LDD structure is characterized in that low concentration impurity regions are formed between the region and the source side high concentration impurity region and between the channel region and the drain side high concentration impurity region, respectively.
[0045]
  According to the above configuration, the active layer includes the channel region, the source side high concentration impurity region and the drain side high concentration impurity region sandwiching the channel region, and between the channel region and the source side high concentration impurity region, and Since it has an LDD structure (Lightly doped drain) structure in which a low concentration impurity region is formed between the channel region and the drain side high concentration impurity region, the electric field strength generated in the active layer can be weakened. As a result, the light leakage current can be further suppressed.
[0046]
  In the liquid crystal display device according to the present invention, in order to solve the above-described problem, the upper light shielding layer is further formed so as to cover at least the junction portion of each of the above-described regions constituting the active layer and the low-concentration impurity region. It is characterized by being.
[0047]
  According to the above configuration, in the case where the active layer has an LDD structure, the range where the upper light shielding layer is formed includes at least the junction portion and the low-concentration impurity region of each region constituting the active layer. The electric field strength generated inside the active layer can be weakened more reliably. As a result, the light leakage current can be more reliably suppressed.
[0048]
  Further, in order to solve the above problems, the liquid crystal display device according to the present invention, except that each of the light shielding layers is used as a metal wiring layer or a gate wiring layer,(1)A single layer of Ta, Ti, W, Mo, Cr, Ni, polysilicon, or(2)MoSi2, TaSi2, WSi2CoSi2, NiSi2, PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB2Any single layer, or(3)the above(2)It is characterized by a multi-layer structure combining any one of the above.
[0049]
  In addition, in the method of manufacturing a liquid crystal display device according to the present invention, a metal wiring layer including a source wiring layer for inputting a data signal to an active layer intersects with a gate wiring layer in order to solve the above problem. In a method for manufacturing a liquid crystal display device having an active layer at a position corresponding to a part, an upper light shielding layer disposed on an active layer between a step of forming a metal wiring layer and a step of forming a gate wiring layer Including at least a step of formingMethod may be.
[0050]
  According to the above method, the upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is formed on the active layer. That is, the upper light shielding layer is formed closer to the upper part of the active layer than in the conventional case. Thereby, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like. The order of forming the metal wiring layer and the gate wiring layer is not particularly limited, and either layer may be formed first.
[0051]
  In addition, in order to solve the above problems, a method for manufacturing a liquid crystal display device according to the present invention includes a metal wiring layer including a source wiring layer for inputting a data signal to an active layer, and a lower layer than the metal wiring layer. Forming a metal wiring layer and a gate wiring in a method of manufacturing a liquid crystal display device having an active layer disposed below the gate wiring layer at a position corresponding to a portion where the gate wiring layer disposed on the gate intersects Between the step of forming the layer, at least a step of forming an upper light-shielding layer disposed on the active layer may be included.
[0052]
  According to the above method, the upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is formed on the active layer. That is, the upper light shielding layer is formed closer to the upper part of the active layer than in the conventional case. Thereby, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like.
[0053]
  In addition, in order to solve the above problems, a method for manufacturing a liquid crystal display device according to the present invention includes a metal wiring layer including a source wiring layer for inputting a data signal to an active layer, and a lower layer than the metal wiring layer. Forming a lower light-shielding layer on a substrate in a method of manufacturing a liquid crystal display device including an active layer disposed below a gate wiring layer at a position corresponding to a portion intersecting with a gate wiring layer disposed on the substrate Forming an active layer on the substrate on which the lower light shielding layer is formed via the first insulating layer; and forming a gate wiring layer on the first insulating layer and the active layer via the second insulating layer. Forming an upper light shielding layer on the second insulating layer and the gate wiring layer via the third insulating layer; and forming a fourth insulating layer on the third insulating layer and the upper light shielding layer. Forming and on the fourth insulating layer Comprising at least a step of forming a metal wiring layer.
[0054]
  According to the above method, the lower light shielding layer is formed below the active layer via the first insulating layer. Further, an upper light shielding layer is formed on the active layer between the gate wiring layer via the third insulating layer and the metal wiring layer via the fourth insulating layer. As a result, the distance between the upper light-shielding layer and the active layer can be set smaller than the distance between the metal wiring layer and the active layer, so that the pixel aperture ratio required for projecting transmitted light onto a screen or the like is reduced. Therefore, the light leakage current can be reliably suppressed.
[0055]
  In order to solve the above-described problem, the method of manufacturing a liquid crystal display device according to the present invention further includes the step of forming the upper light shielding layer on the second insulating layer and the gate wiring layer via the third insulating layer. Depositing an insulating layer to be a third insulating layer on the second insulating layer and the gate wiring layer and forming the third insulating layer by an etching process; and an upper light shielding layer on the third insulating layer; And a step of forming an upper light shielding layer by an etching process.
[0056]
  According to the above method, since the corner portion of the convex portion of the third insulating layer formed by having the gate wiring layer in the lower portion has a smooth curve, the upper light shielding layer is etched when the upper light shielding layer is etched. It is possible to reliably perform an etching process in a range that does not require forming a layer. Thereby, the fall of a pixel aperture ratio can be prevented more reliably.
[0057]
  Further, in the method of manufacturing the liquid crystal display device according to the present invention, in order to solve the above-described problem, the step of forming the upper light shielding layer on the second insulating layer and the gate wiring layer via the third insulating layer includes Forming a sidewall-shaped insulating layer having a curved convex shape in the outer direction of the gate wiring layer on both sides of the gate wiring layer facing the wiring direction of the metal wiring layer; and a second insulating layer Forming a third insulating layer on the gate wiring layer and the sidewall-shaped insulating layer, depositing a light shielding layer on the third insulating layer as an upper light shielding layer, and etching the upper light shielding layer Forming at least a step of forming.
[0058]
  According to the above method, since the corner portion of the convex portion of the third insulating layer formed by having the gate wiring layer in the lower portion has a smooth curve, the upper light shielding layer is etched when the upper light shielding layer is etched. It is possible to reliably perform an etching process in a range that does not require forming a layer. Thereby, the fall of a pixel aperture ratio can be prevented more reliably.
[0059]
  In order to solve the above problems, the method for manufacturing a liquid crystal display device according to the present invention further forms a third light-shielding layer on the fourth insulating layer and the metal wiring layer via the fifth insulating layer. It may include steps.
[0060]
  According to the above method, since one light shielding layer is formed below the active layer and two light shielding layers are formed above the active layer, it is possible to more reliably shield light incident from an oblique direction. Thereby, the light leakage current can be more reliably suppressed.
[0061]
  The position of the active layer formed in the above manufacturing method is not limited to the position where the metal wiring layer and the gate wiring layer intersect. Specifically, the position of the active layer is included in the technical scope of the present invention as long as it is in a corresponding relationship with the part even if the position is separated from the part where the two wiring layers intersect. .
[0062]
DETAILED DESCRIPTION OF THE INVENTION
  [Reference example1]
  One of the present inventionReference example1 will be described with reference to FIGS. 1 to 6, 9, and 15. FIG.
One of the present inventionReference exampleFIG. 1 shows a cross-sectional structure of a main part of the liquid crystal display device 42 according to FIG. 1, and FIG. 2 shows a cross-sectional structure taken along the line A-A ′ in FIG. The liquid crystal display device 42 is an active matrix liquid crystal display device in which switching elements including active layers 35 are arranged in a matrix on a transparent substrate 40 made of, for example, glass or quartz. The active layer 35 is a semiconductor and is not particularly limited, and examples thereof include amorphous, polycrystalline, and single crystal semiconductors made of Si (silicon), Ge, GaAs, GaP, CdS, CdSe, and the like. Of the examples, polycrystalline silicon is more preferable.
[0063]
  A specific configuration is that a metal wiring layer 33 made of a metal material such as Al including a source wiring layer 33 a for inputting a data signal to the active layer 35, and a gate wiring arranged below the metal wiring layer 33. An active layer 35 disposed below the gate wiring layer 32 is provided at a position corresponding to a portion where the layer 32 intersects. That is, the liquid crystal display device 42 is a planar type liquid crystal display device.
[0064]
  In order to maintain insulation from the active layer 35 between the active layer 35 and each of the wiring layers 32 and 33, SiO 22The insulating layer 38 is formed except for the contact hole portion 16 which is a connection portion with the active layer 35. Although the metal wiring layer 33 of the liquid crystal display device 42 includes the drain wiring layer 33b, the present invention is not limited to this. Further, the positional relationship between the metal wiring layer 33 and the gate wiring layer 32 does not limit the present invention. For example, the metal wiring layer 33 may be arranged below the gate wiring layer 32.
[0065]
  Further, in order to prevent the light leakage current of the active layer 35, a lower light shielding layer 41 is disposed below the active layer 35, and an upper light shielding layer disposed between the gate wiring layer 32 and the metal wiring layer 33 above the active layer 35. 34 is formed through an insulating layer 38. Thereby, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like.
[0066]
  That is, the conventional configuration in which the source wiring layer 33a itself is substituted as the light shielding layer, or the light shielding layer is formed above the source wiring layer 33a including the transparent electrode (not shown) facing the substrate 40. Compared with the upper light shielding layer 34, the upper light shielding layer 34 is disposed closer to the active layer 35. Accordingly, it is possible to reliably shield not only direct light incident from the vertical direction as indicated by arrows (A) and (B) shown in FIG. 2 but also light incident from an oblique direction as indicated by arrow (C).
[0067]
  Further, for example, even when the area of the light shielding layer is the same as the conventional one, light incident from an oblique direction can be more reliably shielded than the conventional one. In other words, light from the direction of the arrow (c) can be shielded with an area smaller than the area of the upper light shielding layer required in the conventional configuration. Therefore, according to the configuration of the liquid crystal display device 42, it is possible to prevent the pixel aperture ratio from being lowered.
[0068]
  Further, due to the structure of the liquid crystal display device, a non-light-shielding region where the upper light-shielding layer 34 cannot be formed to form a contact hole for electrically connecting the metal wiring layer 33 or the gate wiring layer 32 and the active layer is active. In the case where it occurs in a part of the layer 35, the light incident on the active layer 35 may be blocked by the metal wiring layer 33 or the gate wiring layer 32.
[0069]
  For example, in the case of the liquid crystal display device 42, the upper light shielding layer 34 is not formed at both ends of the active layer 35 by the contact hole portion 16 connecting the metal wiring layer 33 and the active layer 35, but the metal wiring layer The configuration may be such that light can be shielded by 33. Although not shown, the upper part of the active layer 35 in which the upper light shielding layer 34 is not formed by the contact hole 16 connecting the gate wiring layer 32 and the active layer 35 can be shielded by the gate wiring layer 32. What is necessary is just composition.
[0070]
  That is, the upper light-shielding layer 34 is a light-shielding layer that is locally provided for the portion of the active layer 35 that cannot be shielded by the gate wiring layer 32 and the metal wiring layer 33, and is higher than the upper light-shielding layer 34. This is a light shielding layer formed between the gate wiring layer 32 and the metal wiring layer 33 in order to minimize the area of the metal wiring layer 33.
[0071]
  The upper light shielding layer 34 is locally disposed at the position where each active layer 35 is formed, and is electrically independent of the gate wiring layer 32 and the metal wiring layer 33. Therefore, it is possible to reduce the adverse effect of the upper light shielding layer 34 on the electrical characteristics of the active layer 35.
[0072]
  However, when the upper light-shielding layer 34 is locally disposed (electrically isolated) as described above, depending on the layout (layout) and thickness of each of the layers, the upper light-shielding layer 34 is active for the following reasons. There is also a possibility that the electrical properties of the layer 35 may be adversely affected.
[0073]
  That is, the insulating layer 38 may act like an insulator inside a capacitor having a certain capacitance. Here, the metal wiring layer 33 and the gate wiring layer 32 or the active layer 35 act like the electrodes of the capacitor.
[0074]
  On the other hand, in the above capacitor, if the upper light shielding layer 34 is an electrically conductive layer, the upper light shielding layer 34 acts like a single conductor provided in an insulator inside the capacitor. This is because the locally disposed upper light shielding layer 34 is electrically insulated (floating).
[0075]
  In other words, the capacitance of the insulating layer 38 between the metal wiring layer 33 and the upper light shielding layer 34 and the capacitance of the insulating layer 38 between the upper light shielding layer 34 and the gate wiring layer 32 or the active layer 35 are the upper part. Coupling (capacitive coupling) is performed via the light shielding layer 34.
[0076]
  Thereby, depending on the thickness of the insulating layer 38 disposed above and below the upper light shielding layer 34, the insulation between the metal wiring layer 33, the gate wiring layer 32, and the active layer 35 may cause the upper light shielding layer 34 to be insulated. May be incomplete for.
[0077]
  As a result, the potentials of the gate wiring layer 32 and the active layer 35 may change through the upper light shielding layer 34, which is a conductor layer, in accordance with the change in the potential of the metal wiring layer 33. That is, the upper light shielding layer 34 may adversely affect the electrical characteristics of the active layer 35.
[0078]
  Therefore, it is preferable that the upper light shielding layer 34 is extended along one end side of the liquid crystal display device 42 along the gate wiring layer 32 to apply a voltage. Thereby, since the potential of the upper light shielding layer 34 can be arbitrarily set, the influence of the potential of the gate wiring layer 32 or the metal wiring layer 33 on the electrical characteristics of the active layer 35 can be adjusted.
[0079]
  That is, the potential of the upper light shielding layer 34 can be prevented from changing according to the potentials of the metal wiring layer 33 and the gate wiring layer 32. As a result, it is possible to further reduce the adverse effect of the upper light shielding layer 34 on the electrical characteristics of the active layer 35, and to stabilize the electrical characteristics of the active layer 35.
[0080]
  In the case where the upper light shielding layer 34 is extended along the gate wiring layer 32, the width of the upper light shielding layer 34 in the portion without the active layer 35, that is, the portion that does not need to be shielded from light is seen from the sectional view of FIG. The width of the gate wiring layer 32 is made equal. Accordingly, it is possible to prevent the pixel aperture ratio from being lowered by extending the upper light shielding layer 34.
[0081]
  On the other hand, on the active layer 35, as shown in FIGS. 1 and 2, a third light shielding layer 36 disposed above the metal wiring layer 33 is formed. Thereby, since one light shielding layer is disposed below the active layer 35 and two light shielding layers are disposed above the active layer 35, the light leakage current can be more reliably suppressed. The same effect can be obtained even if the third light shielding layer 36 is disposed at the same position as the metal wiring layer 33.
[0082]
  The active layer 35 includes at least an impurity region into which an impurity such as P or As is implanted in a region other than a region (a channel region 35c (see FIG. 5C)) located below the gate wiring layer 32. The single drain structure is preferable. As a result, the electric field strength generated in the active layer 35 can be weakened, so that the light leakage current can be further suppressed.
[0083]
  The active layer 35 has an N-type high-concentration impurity region such as P or As containing a relatively high-concentration impurity in a region located at a connection portion with the metal wiring layer 33, and the high-concentration impurity. An LDD (Lightly doped drain) structure having an N-type low-concentration impurity region such as P or As containing a relatively low-concentration impurity between the region and the channel region 35c is more preferable. As a result, the electric field strength generated in the active layer 35 can be further weakened, so that the light leakage current can be further suppressed.
[0084]
  That is, the active layer 35 of the liquid crystal display device 42 has a source region (source side high concentration impurity region) 35d and a drain region made of high concentration impurities in a region located at a connection portion between the source wiring layer 33a and the drain wiring layer 33b. (Drain-side high-concentration impurity regions) 35e, and LDD structures having low-concentration impurity regions 35a and 35b (see FIG. 5C) between the source region 35d and drain region 35e and the channel region 35c, respectively. It is more preferable that
[0085]
  The upper light shielding layer 34 is not particularly limited, but is preferably formed along a step of the gate wiring layer 32 disposed below the upper light shielding layer 34. That is, in the liquid crystal display device 42, the upper light shielding layer 34 is formed in an L shape along the step of the gate wiring layer 32. As a result, the distance between the upper light shielding layer 34 and the active layer 35 in the portion where the gate wiring layer 32 is not present does not increase compared to the case where the upper light shielding layer 34 is formed in a straight line (flat plate shape). It is possible to more reliably shield light incident from an oblique direction. That is, in the portion where the gate wiring layer 32 is not present, the upper light shielding layer 34 is disposed closer to the active layer 35, so that light incident from an oblique direction can be more reliably shielded.
[0086]
  In addition, the metal wiring layer 33 disposed above the upper light shielding layer 34 may be configured to be used as the third light shielding layer 36. As a result, it is possible to provide a light shielding layer having a simpler structure with one layer below the active layer and two layers above the active layer.
[0087]
  In addition, the material of each light shielding layer is not particularly limited as long as it has a light shielding effect, except when used in combination as a metal wiring layer or a gate wiring layer,(1)A single layer of Ta, Ti, W, Mo, Cr, Ni, polysilicon, or(2)MoSi2, TaSi2, WSi2CoSi2, NiSi2, PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB2Any single layer, or(3)the above(2)A multilayer structure in which any of the single layers is combined is preferable.
[0088]
  Next, a method for manufacturing the liquid crystal display device 42 will be described.
The method for manufacturing the liquid crystal display device 42 includes at least the step of forming the upper light shielding layer 34 disposed on the active layer 35 between the step of forming the metal wiring layer 33 and the step of forming the gate wiring layer 32. It is the method of including. Thus, an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is formed on the active layer.
[0089]
  That is, the upper light shielding layer is formed closer to the upper part of the active layer than in the conventional case. As a result, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio required for projecting the transmitted light onto a screen or the like. Although the detailed manufacturing method of the liquid crystal display device 42 is demonstrated below, this invention is not limited to this.
[0090]
  As shown in FIG. 3A, a light shielding layer to be the lower light shielding layer 41 is deposited on the substrate 40 by a CVD method or a sputtering method, and the lower light shielding layer 41 is formed by photo / etching. Next, as shown in FIG. 3B, a first insulating layer 43 is deposited on the substrate 40 and the lower light shielding layer 41.
[0091]
  Next, an active layer 35 is formed on the first insulating layer 43 as shown in FIG. Specifically, for example, when the active layer 35 is polycrystalline silicon, generally after depositing an amorphous silicon thin film on the first insulating layer 43 with a film thickness of about 50 to 200 nm by a CVD method or the like. Polycrystalline by heat treatment at high temperature or laser light irradiation. Thereafter, patterning is performed by a photo / etching process to form an active layer 35 having a predetermined shape. Thereafter, impurity ion implantation may be performed for threshold voltage control.
[0092]
  Next, as shown in FIG. 3D, a second insulating layer 44 is formed on the active layer 35. The second insulating layer 44 is formed by CVD deposition, oxidation, or both. Subsequently, the gate wiring layer 32 is formed on the second insulating layer 44. The gate wiring layer 32 is formed with an appropriate width above the active layer 35. However, it is preferable that the gate wiring layer 32 is formed approximately at the center of the active layer 35 corresponding to the position where the channel region 35c is formed.
[0093]
  Here, it is preferable that the active layer 35 has an LDD (Lightly doped drain) structure by a process described below.
First, 5 × 10 5 using the second insulating layer 44 as a mask.12~ 1x1014/ Cm2Low concentration impurities are implanted into the active layer 35 by ion implantation with a moderate dose. As a result, as shown in FIG. 4A, low-concentration impurity regions 35a and 35b (hereinafter abbreviated as low-concentration regions 35a and 35b) are formed in regions other than the region of the active layer 35 located below the gate wiring layer 32. Is formed). On the other hand, in the region of the active layer 35 located below the gate wiring layer 32, a channel region 35c that does not contain a low concentration impurity is formed.
[0094]
  Next, as shown in FIG. 4B, the periphery of the gate wiring layer 32 is conveniently patterned with a photoresist 10, and then 1 × 10.15~ 5x1015/ Cm2A high concentration impurity is implanted into the active layer 4 with a moderate dose, and a high concentration impurity region is formed outside the low concentration regions 35a and 35b. That is, the region where the source wiring layer 33a is formed in the upper part and the active layer 35 in the region where the drain wiring layer 33b is formed in the upper part are referred to as a source region 35d and a drain region 35e made of high-concentration impurities, respectively.
[0095]
  The LDD structure in which the active layer 35 is formed with the low concentration regions 35a, 35b between the channel region 35c and the source region 35d and the drain region 35e by the process described in FIGS. can do. As a result, since the electric field strength generated inside the active layer 35, for example, the electric field strength between the channel region 35c and the drain region 35e can be weakened, an effect of further suppressing the light leakage current can be obtained. Note that the step of forming the low-concentration regions 35a and 35b is not necessarily required, and the same effect can be obtained even with a single drain structure in which regions other than the channel region 35c are impurity regions.
[0096]
  Next, as shown in FIG. 4C, after the photoresist 10 is removed, a third insulating layer 45 is deposited by about 50 to 300 nm by a CVD method or the like. At this time, the thickness of the third insulating layer 45 is preferably as thin as possible, and the distance between the upper light-shielding layer 34 and the active layer 35 to be formed in a later process can be reduced, and it is efficient without increasing the area of the upper light-shielding layer 34. It is possible to shield light.
[0097]
  Next, a light shielding layer to be the upper light shielding layer 34 is deposited by CVD or sputtering, and the upper light shielding layer 34 is formed by, for example, photo / etching. Thus, the upper light shielding layer 34 is formed in an L shape along the convex portion 45a of the third insulating layer 45 formed by having the gate wiring layer 32 in the lower portion. As a result, compared with the case where the upper light shielding layer 34 is formed in a straight line, the distance between the upper light shielding layer 34 and the active layer 35 in the portion where the gate wiring layer 32 is not widened, so that the incident light is incident from an oblique direction. The light to be able to be shielded more reliably.
[0098]
  Here, the range in which the upper light shielding layer 34 is formed is a range in which light incident on the active layer 35 cannot be blocked by the gate wiring layer 32 and the metal wiring layer 33 due to the structure. For example, as shown in FIG. 9, the area that can be shielded by the gate wiring layer 32 does not form the upper light shielding layer 34, but the source side upper light shielding layer 34a on the source wiring layer 33a side and the drain side upper part on the drain wiring layer 33b side. The structure which forms the light shielding layer 34b may be sufficient.
[0099]
  In addition, the freedom degree which applies an electric potential independently to 34a and 34b is obtained by isolate | separating an upper light shielding layer from 34a and 34b. However, in order to suppress a decrease in the pixel aperture ratio, it is preferable to set the range of the upper light shielding layer 34 so as to make the area of the metal wiring layer 33 as small as possible.
[0100]
  Further, when the active layer 35 has a single drain structure, it is preferable that the range in which the upper light shielding layer 34 is formed includes the upper part of the junction in each region in the active layer 35. Further, when the active layer 35 has an LDD structure, it is preferable that the upper light shielding layer 34 is formed so as to include the upper portion of the junction portion and the upper portion of the low concentration impurity region in each region in the active layer 35. As a result, the light leakage current can be more reliably suppressed.
[0101]
  Specifically, (I) in the case of a single drain structure composed of a channel region 35c, a source region 35d, and a drain region 35e, a junction between the source region 35d and the channel region 35c, and the channel region 35c and the drain Range including each upper part of the junction with the region 35e; (II) In the case of the LDD structure in which the low concentration regions 35a and 35b are formed between the channel region 35c, the source region 35d, and the drain region 35e, the source region 35d And the low concentration region 35a, the low concentration region 35a, the low concentration region 35a and the channel region 35c, the channel region 35c and the low concentration region 35b, the low concentration region 35b, and the low concentration region An upper light-shielding layer 34 is formed in a range including each upper portion of the joint portion between 35b and the drain region 35e. Rukoto is preferable. In the case where the active layer 35 has an LDD structure, the details of the range in which the upper light shielding layer 34 is formed will be described later.
[0102]
  Next, as shown in FIG. 5A, an insulating layer is deposited on the third insulating layer 45 and the upper light-shielding layer 34 by, for example, about 600 nm to form a fourth insulating layer 46. The method for forming the fourth insulating layer 46 is not particularly limited, but the insulating layer is preferably formed of BPSG (Borophosphosilicate glass), and then heat-treated at a high temperature of about 850 to 950 ° C. or CMP ( The planarization may be performed by a chemical mechanical planarization process or the like. Next, an opening for forming a contact hole portion 16 for extracting an electrode is formed on the source region 35d and the drain region 35e, and a source wiring layer 33a and a drain wiring layer 33b are formed.
[0103]
  Next, a fifth insulating layer 47 is formed on the metal wiring layer 33 and the fourth insulating layer 46 and planarized. As shown in FIG. 5B, it is preferable to form a fifth insulating layer 47 on the nitride layer 19 after the nitride layer 19 is formed. Specifically, the nitride layer 19 is deposited on the metal wiring layer 33 and the fourth insulating layer 46 to form a passivation layer, and then hydrogenation is performed. Subsequently, after the fifth insulating layer 47 is deposited, the fifth insulating layer 47 is formed by performing planarization by etch back or CMP.
[0104]
  Next, as shown in FIG. 5C, a third light-shielding layer to be the third light-shielding layer 36 is deposited on the fifth insulating layer 47 by a CVD method or a sputtering method, and patterned to obtain the third A light shielding layer 36 is formed. FIG. 6 shows a B-B ′ cross section of FIG. Since the upper light shielding layer 34 blocks the light incident from the oblique direction (c), the light does not reach the active layer 35 (the low concentration region 35a in FIG. 6), so that the light leakage current can be suppressed.
[0105]
  With the above manufacturing method of the liquid crystal display device 42, the lower light shielding layer 41 is formed below the active layer 35 via the first insulating layer 43. Further, an upper light shielding layer 34 disposed between the gate wiring layer 32 and the metal wiring layer 33 is formed on the active layer 35. Specifically, the upper light shielding layer 34 is formed between the gate wiring layer 32 via the third insulating layer 45 and the metal wiring layer 33 via the fourth insulating layer 46. Thereby, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like.
[0106]
  Further, in the manufacturing method of the liquid crystal display device 42, the third light shielding layer 36 is formed on the fourth insulating layer 46 and the metal wiring layer 33 through the fifth insulating layer 47. As a result, a light shielding layer of one layer is formed below the active layer 35 and two light shielding layers are formed above the active layer 35, so that light incident from an oblique direction can be more reliably shielded. Thereby, the light leakage current can be more reliably suppressed.
[0107]
  Although not shown, an insulating layer is further formed on the third light shielding layer 36 and the fifth insulating layer 47, and a transparent electrode such as ITO and the drain wiring layer 33b are formed on the insulating layer. Is formed, and a transparent electrode is electrically connected to the drain wiring layer 33b.
[0108]
  Next, the range in which the upper light shielding layer 34 is formed in the case where the active layer 35 has the LDD structure (II) will be described.
When the active layer 35 has an LDD structure, the most light-shielded portions are the low concentration regions 35a and 35b as shown in FIG. 15A, and then the low concentration regions 35a and 35b and the channel region 35c. Junction portions 55 and 56, low-concentration region 35a and source region 35d (high-concentration region) junction portion 57, low-concentration region 35b and drain region 35e (high-concentration region) junction portion 58, and channel region 35c. It is. However, since the channel region 35c is shielded from light by the gate wiring layer (gate electrode) 32, the upper light shielding layer 34 does not need to be shielded from light.
[0109]
  Therefore, when the active layer 35 has an LDD structure, the upper light shielding layer 34 is formed in an area above the junction portions 55, 56, 57, and 58 in each region in the active layer 35, and the low concentration impurity region 35 a, It preferably includes the top of 35b.
[0110]
  Further, as shown in FIG. 15B, the active layer 35 has a structure in which the LDD structure of (II) is arranged in series, the range in which the upper light shielding layer 34 is formed is as shown in FIG. It is the same as the range described in the above. That is, the range in which the upper light shielding layer 34 is formed preferably includes the upper portions of the junction portions 59 to 62 in the respective regions in the active layer 35 and the upper portions of the low concentration impurity regions 35a and 35b.
[0111]
  Note that when the LDD structures are arranged in series, the high-concentration impurity region formed between the low-concentration region 35a and the low-concentration region 35b can be said to be the drain region 35e and the source region 35d. Specifically, in FIG. 15B, the high-concentration impurity region disposed in the center of the active layer 35 is a high-concentration impurity region disposed on the drain side for the gate wiring layer 32a, that is, the drain region 35e. is there. On the other hand, for the gate wiring layer 32b, it is a high concentration impurity region arranged on the source side, that is, the source region 35d.
[0112]
  Further, even when the active layer 35 (transistor) has a structure in which the LDD structure is arranged in series as shown in FIG. 15B, the portions to be shielded most are the low concentration regions 35a and 35b. Next, the junction portions 60 and 61 between the low concentration regions 35a and 35b and the channel region 35c, the junction portion 59 between the low concentration region 35a and the source region 35d, the junction portion 62 between the low concentration region 35b and the drain region 35e, And a channel region 35c. However, since the channel region 35c is shielded from light by the gate wiring layer (gate electrode) 32, the upper light shielding layer 34 does not need to be shielded from light.
[0113]
  Embodiment1]
  The embodiment of the present invention will be described with reference to FIG. For convenience of explanation,Reference exampleThe members having the same functions as those in FIG.
After removing the photoresist 10 through the steps described with reference to FIGS. 3A to 3D, 4A, and 4B, as shown in FIG. An insulating layer to be the insulating layer 45 is deposited by about 550 to 800 nm by the CVD method or the like. Next, an etching process for etching the entire surface of about 500 nm is performed to form a third insulating layer 45 of about 50 to 300 nm as shown in FIG. At this time, the thickness of the third insulating layer 45 is preferably as thin as possible, and the distance between the upper light shielding layer 34 and the active layer 35 to be formed in a later process can be reduced, and the area of the upper light shielding layer 34 can be increased efficiently. It is possible to shield light. Further, the corner portion of the convex portion 45a of the third insulating layer 45 formed by having the gate wiring layer 32 in the lower portion has a smooth curve.
[0114]
  Next, a light shielding layer to be the upper light shielding layer 34 is deposited by CVD or sputtering, and the upper light shielding layer 34 is formed by, for example, a photo / etching process. Here, the range in which the upper light shielding layer 34 is formed is as follows.Reference exampleSimilar to 1, the gate wiring layer 32 and the metal wiring layer 33 (see FIG. 5A) have a structure in which light cannot be shielded. However, in order to suppress a decrease in the pixel aperture ratio, the range of the upper light shielding layer 34 is set so as to make the area of the metal wiring layer 33 as small as possible. Further, when the upper light shielding layer 34 is formed, the upper light shielding layer 34 may be formed by etching the corner portion along the curve.
[0115]
  By the process described with reference to FIGS. 7A and 7B, the corner portion of the convex portion 45a becomes a smooth curve. Thus, when the upper light shielding layer 34 is etched, the etching process is reliably performed on the convex portions 45a that do not require the upper light shielding layer 34, that is, the convex portions 45a that are not located on the active layer 35. be able to. In other words, it is possible to prevent the light shielding layer from remaining in the convex portion 45a that does not require the upper light shielding layer 34 to be formed. As a result, it is possible to more reliably prevent the pixel aperture ratio from being lowered.
Thereafter, the steps described in FIGS. 5A to 5C are performed.
[0116]
  By the above manufacturing method, the upper light shielding layer 34 is formed along the convex portion 45a. Therefore, the upper light shielding layer 34 is not shielded in the portion where the gate wiring layer 32 is not provided, as compared with the case where the upper light shielding layer 34 is formed linearly. Since the distance between the layer 34 and the active layer 35 does not increase, light incident from an oblique direction can be more reliably shielded. Further, since the lower light shielding layer 41 is formed below the active layer 35 and the upper light shielding layer 34 disposed below the metal wiring layer 33 (see FIG. 5A) is formed above, the pixel aperture ratio is formed. The light leakage current can be surely suppressed without lowering.
[0117]
  Embodiment2]
  The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation,Reference exampleThe members having the same functions as those in FIG.
After removing the photoresist 10 through the steps described in FIG. 3A to FIG. 3D, FIG. 4A and FIG. 4B, as shown in FIG. Side wall-shaped insulating layers 51 having curved convex shapes in the outer direction of the gate wiring layer are formed on both side surfaces of the gate wiring layer 32 facing the direction. Specifically, the insulating layer 51 is an insulating layer for causing a curve to wait on both side surfaces of the gate wiring layer 32, and is an insulating layer having a convex shape toward the outside of the gate wiring layer 32.
[0118]
  Next, the third insulating layer 45 is deposited by about 50 to 300 nm by a CVD method or the like. At this time, the thickness of the third insulating layer 45 is preferably as thin as possible, and the distance between the upper light-shielding layer 34 and the active layer 35 to be formed in a later process can be reduced, and it is efficient without increasing the area of the upper light-shielding layer 34. It is possible to shield light. Through the above steps, as shown in FIG. 8, the corner portion of the convex portion 45a of the third insulating layer 45 formed by having the gate wiring layer 32 in the lower portion becomes a smooth curve.
[0119]
  Next, a light shielding layer to be the upper light shielding layer 34 is deposited by CVD or sputtering, and the upper light shielding layer 34 is formed by photo / etching. Here, the range in which the upper light shielding layer 34 is formed is a range where the gate wiring layer 32 and the metal wiring layer 33 (see FIG. 5A) cannot be shielded in light of the structure, as in the first embodiment. However, in order to suppress a decrease in the pixel aperture ratio, the range of the upper light shielding layer 34 is set so as to make the area of the metal wiring layer 33 as small as possible. Further, when the upper light shielding layer 34 is formed, the upper light shielding layer 34 may be formed by etching the corner portion along the curve.
[0120]
  By the process described based on FIG. 8, the corner portion of the convex portion 45a becomes a smooth curve. Thus, when the upper light shielding layer 34 is etched, the etching process is reliably performed on the convex portions 45a that do not require the upper light shielding layer 34, that is, the convex portions 45a that are not located on the active layer 35. be able to. In other words, it is possible to prevent the light shielding layer from remaining in the convex portion 45a that does not require the upper light shielding layer 34 to be formed. As a result, it is possible to more reliably prevent the pixel aperture ratio from being lowered.
Thereafter, the steps described in FIGS. 5A to 5C are performed.
[0121]
  By the above manufacturing method, the upper light shielding layer 34 is formed along the convex portion 45a. Therefore, the upper light shielding layer 34 is not shielded in the portion where the gate wiring layer 32 is not provided, as compared with the case where the upper light shielding layer 34 is formed linearly. Since the distance between the layer 34 and the active layer 35 does not increase, light incident from an oblique direction can be reliably shielded. Further, since the lower light shielding layer 41 is formed below the active layer 35 and the upper light shielding layer 34 disposed below the metal wiring layer 33 (see FIG. 5A) is formed above, the pixel aperture ratio is formed. The light leakage current can be surely suppressed without lowering.
[0122]
  [Reference example 2]
  Of the present inventionReference exampleWill be described. BookReference exampleIs a top gate type liquid crystal display device having an active layer above a metal wiring layer including a source wiring layer and a drain wiring layer, and a gate wiring layer disposed above the active layer.AhThe
[0123]
  Specifically, in the top gate type liquid crystal display device, a lower light shielding layer is provided below the active layer, and an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is provided above the active layer. At least, the configuration may be provided.
[0124]
  As a result, the upper light shielding layer is disposed closer to the active layer than in the prior art, and light incident from an oblique direction can be reliably shielded. That is, the light leakage current can be reliably suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like.
[0125]
  Also, due to the structure of the liquid crystal display device, a non-light-shielding region where the upper light-shielding layer cannot be formed to form a contact hole for electrically connecting the metal wiring layer or the gate wiring layer and the active layer is formed In this case, the non-light-shielding region may be shielded by the metal wiring layer or the gate wiring layer. In other words, in this case, the upper light-shielding layer may be disposed locally with respect to the active layer portion that cannot be shielded by the gate wiring layer and the metal wiring layer. In this way, the area of the metal wiring layer or gate wiring layer above the upper light shielding layer need not be as large as possible.
[0126]
  That is, the upper light-shielding layer is a light-shielding layer provided locally with respect to the active layer portion that cannot be shielded by the gate wiring layer and the metal wiring layer, and the area of the metal wiring layer above the upper light-shielding layer. Is a light shielding layer formed between the gate wiring layer and the metal wiring layer.
[0127]
  The upper light shielding layer is locally disposed at the position where each active layer is formed, and is electrically independent of the gate wiring layer and the metal wiring layer. Therefore, it is possible to reduce the adverse effect of the upper light shielding layer on the electrical characteristics of the active layer.
[0128]
  However, when the upper light-shielding layer 34 is locally disposed (electrically isolated) as described above, the metal wiring layer 33 and the gate depend on the layout (layout) and thickness of each layer. Insulation between the wiring layer 32 and the active layer 35 may be incomplete, which may adversely affect the electrical characteristics of the active layer 35.
[0129]
  Therefore, it is preferable to apply a voltage by extending the upper light shielding layer to one end side of the liquid crystal display device along the gate wiring layer or the metal wiring layer. Thereby, since the potential of the upper light shielding layer can be arbitrarily set, the influence of the potential of the gate wiring layer or the metal wiring layer on the electrical characteristics of the active layer can be adjusted. That is, the potential of the upper light shielding layer can be prevented from changing according to the potentials of the metal wiring layer and the gate wiring layer. As a result, the adverse effect of the upper light shielding layer on the electrical characteristics of the active layer can be further reduced, and the electrical characteristics of the active layer can be stabilized.
[0130]
  When the upper light shielding layer is extended along the gate wiring layer or the metal wiring layer, the width of the upper light shielding layer in the portion without the active layer, that is, the portion that does not need to be shielded, is the gate wiring layer or the metal wiring layer. Equal to the width of. Accordingly, it is possible to prevent the pixel aperture ratio from being lowered by extending the upper light shielding layer.
[0131]
  Further, it is preferable that a third light shielding layer disposed above the upper light shielding layer is provided on the active layer. As a result, since the lower layer of the active layer has one light shielding layer and the upper layer has two light shielding layers, the light directly incident on the active layer forming region or the light incident from an oblique direction is further reduced. Can be made. Thereby, the light leakage current can be more reliably suppressed.
[0132]
  The active layer preferably has a single drain structure in which an impurity region into which an impurity such as P or As is implanted is included in a region other than a region (channel region) located below the gate wiring layer. As a result, the electric field strength generated inside the active layer can be weakened, so that the light leakage current can be further suppressed.
[0133]
  The active layer has an N-type high concentration impurity region such as P or As containing a relatively high concentration impurity in a region located at the connection portion with the metal wiring layer, and the high concentration impurity region An LDD (Lightly doped drain) structure having an N-type low concentration impurity region such as P or As containing a relatively low concentration impurity between the channel region is more preferable. As a result, the electric field strength generated in the active layer can be further reduced, so that the light leakage current can be further suppressed.
[0134]
  In the case where the active layer has the LDD structure, it is preferable that the upper light shielding layer is formed so as to cover at least the junction portion of each of the regions constituting the active layer and the low concentration impurity region. Thereby, the range in which the upper light-shielding layer is formed includes at least the junction portion of each of the above-described regions constituting the active layer and the low-concentration impurity region. Thereby, the electric field strength generated inside the active layer can be weakened more reliably, and as a result, the light leakage current can be more reliably suppressed.
[0135]
  The upper light-shielding layer is not particularly limited, but is formed along the step of the metal wiring layer disposed below the upper light-shielding layer so as to be active with the upper light-shielding layer in the portion without the metal wiring layer. It is preferable that the distance between the layers does not increase. As a result, light incident from an oblique direction can be more reliably shielded than when the upper light shielding layer is formed in a linear shape (flat plate shape). That is, in the portion where there is no metal wiring layer, the upper light shielding layer is disposed closer to the active layer, so that light incident from an oblique direction can be more reliably shielded.
[0136]
  The gate wiring layer disposed above the upper light shielding layer may be configured to be used as the third light shielding layer. As a result, it is possible to provide a light shielding layer having a simpler structure with one layer below the active layer and two layers above the active layer.
[0137]
  Further, the lower light shielding layer may be configured to be used as a metal wiring layer. As a result, the lower light-shielding layer disposed below the active layer is used as the gate wiring layer, so that light incident on the active layer can be shielded with a simpler configuration.
[0138]
  In addition, the material of each light shielding layer is not particularly limited as long as it has a light shielding effect, except when used in combination as a metal wiring layer or a gate wiring layer,(1)A single layer of Ta, Ti, W, Mo, Cr, Ni, polysilicon, or(2)MoSi2, TaSi2, WSi2CoSi2, NiSi2, PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB2Any single layer, or(3)the above(2)A multilayer structure in which any of the single layers is combined is preferable.
[0139]
  The liquid crystal display device according to the present invention described above includes a TFT or the like at a position corresponding to a portion where the metal wiring layer including the source wiring layer for inputting the data signal to the active layer and the gate wiring layer intersect. An active layer is provided.
[0140]
  That is, the position of the active layer is not limited to the position where the two wiring layers intersect (intersect). For example, Embodiments 1, 2 andReference example 1In this case, the active layer 35 is disposed at a position where the metal wiring layer 33 is not present. In this case, the light leakage current of the active layer 35 is suppressed by forming the upper light shielding layer 34 or the third light shielding layer 36 on the active layer 35 which is shielded by the metal wiring layer 33 in FIG. Such a configuration may be adopted.
[0141]
  In other words, the position of the active layer is included in the technical scope of the present invention as long as it is in a corresponding relationship with the part even if it is separated from the part where the two wiring layers intersect.
[0142]
  Moreover, the liquid crystal display device according to the present invention described above can also be expressed as follows.
That is, the liquid crystal display device according to the present invention is an active matrix type liquid crystal display device in which switching elements are arranged in a matrix. A light shielding layer is provided below the switching element, and the switching element is disposed on the metal wiring layer or above. A third light shielding layer is provided, and an upper light shielding layer is provided between the gate wiring layer and the metal wiring layer. The switching element preferably has an LDD structure.
[0143]
  Furthermore, in the liquid crystal display device according to the present invention, when the switching element has an LDD structure, the upper light shielding layer includes at least a junction portion between the source region and the source side low concentration impurity region, the source side low concentration impurity region, and the source side. Cover the junction between the low concentration impurity region and the channel region, the junction between the channel region and the drain side low concentration impurity region, the drain side low concentration impurity region, and the junction between the drain side low concentration impurity region and the drain region. It is the structure which forms.
In addition, the liquid crystal display device according to the present invention is configured to be formed in an S shape.
[0144]
  In the liquid crystal display device according to the present invention, the upper light-shielding layer, the lower light-shielding layer, and the third light-shielding layer are made of a single layer film such as a metal film (Ta, Ti, W, Mo, Cr, Ni) or polysilicon, MoSi2, TaSi2, WSi2CoSi2, NiSi2, PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB2Or a combination thereof.
Further, the liquid crystal display device according to the present invention has a configuration in which at least one of the upper and lower light shielding layers is used as a wiring.
[0145]
  Moreover, the manufacturing method of the liquid crystal display device according to the present invention described above can also be expressed as follows.
That is, in the method for manufacturing a liquid crystal display device according to the present invention, a lower light-shielding layer is formed on a transparent insulating substrate, and a semiconductor layer serving as an active layer of a thin film transistor is formed thereon via a first interlayer insulating film. Subsequently, after forming a gate insulating film, a gate electrode, and a gate wiring layer, an upper light shielding layer is formed through a second interlayer insulating film, and then a third interlayer insulating film and a metal wiring layer are formed. Further, a third light shielding layer is formed through a fourth interlayer insulating film.
[0146]
  According to the liquid crystal display device and the manufacturing method thereof, the light shielding layer is provided below the switching element, the third light shielding layer of the switching element is provided on the metal wiring layer or above, and the gate wiring layer and the metal wiring. It has a structure with an upper light-shielding layer between it and the light, and it can shield light that enters from the oblique direction and reaches the switching element as well as the vertical direction when viewed from the switching element. It can be greatly reduced.
[0147]
【The invention's effect】
  As described above, the liquid crystal display device according to the present invention has an active layer at a position corresponding to a portion where a metal wiring layer including a source wiring layer for inputting a data signal to the active layer and a gate wiring layer intersect. The liquid crystal display device includes a lower light shielding layer below the active layer and an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer above the active layer. .
[0148]
  Therefore, at least a lower light shielding layer is provided below the active layer, and an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is provided above the active layer. Thereby, there is an effect that the light leakage current can be surely suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like. Further, since the upper light shielding layer can be provided electrically independently from the gate wiring layer and the metal wiring layer, it is possible to reduce adverse effects on the electrical characteristics of the active layer.
[0149]
  Further, as described above, the liquid crystal display device according to the present invention includes a metal wiring layer including a source wiring layer for inputting a data signal to the active layer, and a gate wiring layer disposed below the metal wiring layer. In a liquid crystal display device having an active layer disposed below the gate wiring layer at a position corresponding to a position where the crossing and the lower layer are below the active layer, the lower light shielding layer is provided below the active layer, and the metal wiring is provided above the active layer. At least an upper light shielding layer disposed below the layer.May.
[0150]
  Therefore, at least a lower light shielding layer is provided below the active layer, and an upper light shielding layer disposed below the metal wiring layer including the source wiring layer is provided above the active layer. Thereby, there is an effect that the light leakage current can be surely suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like. Further, since the upper light shielding layer can be provided electrically independently from the gate wiring layer and the metal wiring layer, it is possible to reduce adverse effects on the electrical characteristics of the active layer.
[0151]
  As described above, the liquid crystal display device according to the present invention further includes a third light-shielding layer disposed above the upper light-shielding layer above the active layer.
[0152]
  Therefore, the structure is provided with one light-shielding layer at the bottom of the active layer and two light-shielding layers at the top, further reducing light incident directly on the active layer formation region or light incident from an oblique direction. There is an effect that can be made. Therefore, the light leakage current can be more reliably suppressed.
[0153]
  As described above, the liquid crystal display device according to the present invention has a configuration in which the upper light shielding layer is formed along the step of the gate wiring layer or the metal wiring layer disposed below the upper light shielding layer.
[0154]
  Therefore, even if either the gate wiring layer or the metal wiring layer is disposed below the upper light shielding layer, the upper light shielding layer is formed along the step of the gate wiring layer or the metal wiring layer as compared with the case where the upper light shielding layer is formed in a flat plate shape. The formation has an effect that a part of the light shielding layer can be brought closer to the active layer. Therefore, it is possible to more reliably shield light incident from an oblique direction and more reliably suppress light leakage current.
[0155]
  As described above, the liquid crystal display device according to the present invention has a configuration in which the third light shielding layer is used in combination as a metal wiring layer.
[0156]
  Therefore, since the third light shielding layer is used in combination as a metal wiring layer, the light incident on the active layer can be shielded with a simpler configuration.
[0157]
  In the liquid crystal display device according to the present invention, as described above, the active layer further includes a channel region, a source side high concentration impurity region and a drain side high concentration impurity region sandwiching the channel region, and the channel region and the source side. In this configuration, low-concentration impurity regions are respectively formed between the high-concentration impurity regions and between the channel region and the drain-side high-concentration impurity regions.
[0158]
  Therefore, the active layer includes a channel region, a source-side high concentration impurity region and a drain-side high concentration impurity region sandwiching the channel region, and between the channel region and the source-side high concentration impurity region, and between the channel region and the drain. Since it has an LDD structure (Lightly doped drain) structure in which low-concentration impurity regions are respectively formed between the side high-concentration impurity regions, there is an effect that the electric field strength generated in the active layer can be weakened. Therefore, the light leakage current can be further suppressed.
[0159]
  As described above, the liquid crystal display device according to the present invention has a configuration in which the upper light shielding layer is formed so as to cover at least the junction portion of each of the above-described regions constituting the active layer and the low-concentration impurity region. .
[0160]
  Therefore, when the active layer has an LDD structure, the upper light-shielding layer is formed so as to cover at least the junction portion of each of the above-described regions and the low-concentration impurity region. Therefore, there is an effect that the electric field strength generated in the active layer can be weakened more surely. Therefore, the light leakage current can be more reliably suppressed.
[0161]
  Further, in the liquid crystal display device according to the present invention, as described above, each of the light shielding layers described above is used in combination as a metal wiring layer or a gate wiring layer.(1)A single layer of Ta, Ti, W, Mo, Cr, Ni, polysilicon, or(2)MoSi2, TaSi2, WSi2CoSi2, NiSi2, PtSi, Pd2S, HfN, ZrN, TiN, TAN, NbN, TiC, TaC, TiB2Any single layer, or(3)the above(2)It is the structure which is the multilayered structure which combined either of these single layers.
[0162]
  In addition, the present inventionReference exampleAs described above, the method for manufacturing a liquid crystal display device according to the present invention includes an active layer at a position corresponding to a portion where a metal wiring layer including a source wiring layer for inputting a data signal to the active layer and a gate wiring layer intersect. A method of manufacturing a liquid crystal display device comprising: at least a step of forming an upper light-shielding layer disposed on an active layer between the step of forming a metal wiring layer and the step of forming a gate wiring layer InMay.
[0163]
  Therefore, an upper light shielding layer disposed between the metal wiring layer and the gate wiring layer is formed on the active layer. That is, the upper light shielding layer is formed closer to the upper part of the active layer than in the conventional case. Thereby, there is an effect that the light leakage current can be surely suppressed without reducing the pixel aperture ratio necessary for projecting the transmitted light onto a screen or the like.
[0164]
  In addition, as described above, the method for manufacturing a liquid crystal display device according to the present invention includes a metal wiring layer including a source wiring layer for inputting a data signal to the active layer, and a lower layer than the metal wiring layer. In a manufacturing method of a liquid crystal display device including an active layer disposed below a gate wiring layer at a position corresponding to a portion where the gate wiring layer intersects, a step of forming a lower light shielding layer on the substrate, and a lower light shielding Forming an active layer via a first insulating layer on the substrate on which the layer is formed; forming a gate wiring layer via a second insulating layer on the first insulating layer and the active layer; Forming an upper light shielding layer on the second insulating layer and the gate wiring layer via the third insulating layer; and forming a fourth insulating layer on the third insulating layer and the upper light shielding layer; A metal wiring layer on the fourth insulating layer And forming a process including at least.
[0165]
  Therefore, a lower light shielding layer is formed below the active layer via the first insulating layer. Further, an upper light shielding layer is formed on the active layer between the gate wiring layer via the third insulating layer and the metal wiring layer via the fourth insulating layer.
[0166]
  As a result, the distance between the upper light-shielding layer and the active layer can be set smaller than the distance between the metal wiring layer and the active layer, so that the pixel aperture ratio required for projecting transmitted light onto a screen or the like is reduced. There is an effect that the light leakage current can be reliably suppressed.
[Brief description of the drawings]
FIG. 1 is one of the present inventionReference exampleIt is a longitudinal cross-sectional view of the liquid crystal display device concerning.
2 is a cross-sectional view taken along the line A-A ′ of the liquid crystal display device illustrated in FIG. 1;
3A to FIG. 3D are longitudinal sectional views showing manufacturing steps of the liquid crystal display device shown in FIG. 1, and FIG. 3A is a lower light shielding layer on the substrate. FIG. 3B shows a first insulating layer forming step, FIG. 3C shows an active layer forming step, and FIG. 3D shows a second insulating layer and gate wiring layer forming step. It is shown.
4A to FIG. 4C are longitudinal sectional views showing manufacturing steps subsequent to the manufacturing step shown in FIG. 3, and FIG. 4A is a step of forming a low concentration impurity region. FIG. 4B shows a process for forming a high-concentration impurity region, and FIG. 4C shows a process for forming a third insulating layer and an upper light shielding layer.
5 (a) to 5 (c) are longitudinal sectional views showing manufacturing steps subsequent to the manufacturing step shown in FIG. 4, and FIG. 5 (a) shows a fourth insulating layer and metal. The wiring layer forming step, FIG. 5B shows the nitride layer and fifth insulating layer forming step, and FIG. 5C shows the third light shielding layer forming step.
6 is a B-B ′ cross-sectional view of the liquid crystal display device shown in FIG.
FIGS. 7A and 7B are longitudinal sectional views showing manufacturing steps of the liquid crystal display device according to the embodiment of the present invention, and FIG. 7A is a third insulating layer; FIG. 7B shows a step of forming the third insulating layer and the upper light shielding layer.
FIG. 8 is a longitudinal sectional view showing a manufacturing process of a liquid crystal display device according to another embodiment of the present invention, and shows a process of forming a third insulating layer and an upper light shielding layer.
FIG. 9 shows another embodiment of the present invention.Reference exampleFIG. 10 is a longitudinal sectional view showing a manufacturing process of the liquid crystal display device according to the embodiment, and shows a process of forming a third insulating layer and an upper light shielding layer.
FIG. 10 is a longitudinal sectional view of a conventional liquid crystal display device.
FIG. 11 is a longitudinal sectional view of another conventional liquid crystal display device.
FIG. 12 is a longitudinal sectional view of another conventional liquid crystal display device.
FIG. 13 is a longitudinal sectional view of another conventional liquid crystal display device.
FIG. 14 is a longitudinal sectional view of another conventional liquid crystal display device.
FIG. 15 (a) is a diagram for explaining a range in which an upper light shielding layer is formed in a liquid crystal display device according to an embodiment of the present invention, and FIG. 15 (b) is another embodiment of the present invention. It is a figure for demonstrating the said range in the liquid crystal display device which concerns on a form.
[Explanation of symbols]
  16 Contact hole
  32 Gate wiring layer
  33 Metal wiring layer
  33a Source wiring layer
  33b Drain wiring layer
  34 Upper shading layer
  34a Source side upper light shielding layer
  34b Drain side upper light shielding layer
  35 Active layer
  35a Low concentration impurity region
  35b Low concentration impurity region
  35c channel region
  35d source region (source side high concentration impurity region)
  35e Drain region (drain side high concentration impurity region)
  36 3rd light shielding layer
  38 Insulating layer
  40 substrates
  41 Lower shading layer
  42 Liquid crystal display device
  43 First insulating layer
  44 Second insulating layer
  45 Third insulating layer
  45a Convex
  46 4th insulating layer
  47 Fifth insulating layer
  51 Insulation layer
  55-62 joint

Claims (12)

活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、ゲート配線層とが交差する部位に対応する位置に活性層を備えた液晶表示装置において、
活性層の下部には下部遮光層を、
活性層の上部にはメタル配線層とゲート配線層との間に配置された上部遮光層を、
ゲート配線層と上部遮光層の間には、凸形状を有した絶縁層であって、該絶縁層の凸部におけるコーナー部が滑らかな曲線を有する絶縁層を、
少なくとも備えており、
該絶縁層を50〜300nm堆積させ、
該上部遮光層は、該上部遮光層より下位に配置される該ゲート配線層の段差に沿ってS字型に形成されている
ことを特徴とする液晶表示装置。
In the liquid crystal display device including a metal wiring layer, the active layer at a position where the gate wiring layer corresponding to the portion that intersects containing the source wiring layer for inputting a data signal to the active layer,
The lower light-shielding layer in the lower portion of said active layer,
An upper shielding layer disposed between the metal wiring layer and the gate wiring layer on top of said active layer,
Between the gate wiring layer and the upper shielding layer, an insulating layer having a convex shape, an insulating layer corners having a smooth curved in a convex portion of the insulating layer,
At least ,
Depositing the insulating layer 50-300 nm;
The liquid crystal display device, wherein the upper light shielding layer is formed in an S shape along a step of the gate wiring layer disposed below the upper light shielding layer .
上記活性層の上部には、上記上部遮光層よりも上位に配置された第3の遮光層を備えていることを特徴とする請求項1に記載の液晶表示装置。 The liquid crystal display device according to claim 1, further comprising a third light-shielding layer disposed above the upper light-shielding layer above the active layer. 上記第3の遮光層は、上記メタル配線層として併用されることを特徴とする請求項2に記載の液晶表示装置。 The third light-shielding layer, the liquid crystal display device according to claim 2, characterized in that it is used together as the metal wiring layer. 上記各遮光層は、(1)Ta、Ti、W、Mo、Cr、Ni、ポリシリコンのいずれかの単層、あるいは(2)MoSi 2 、TaSi 2 、WSi 2 、CoSi 2 ,NiSi 2 、PtSi、Pd 2 S、HfN、ZrN、TiN、TAN、NbN、TiC、TaC、TiB 2 のいずれかの単層、あるいは(3)上記(2)の単層の何れかを組み合わせた多層構造であることを特徴とする請求項1から3の何れか1項に記載の液晶表示装置。 Each of the light shielding layers is (1) a single layer of Ta, Ti, W, Mo, Cr, Ni, or polysilicon, or (2) MoSi 2 , TaSi 2 , WSi 2 , CoSi 2 , NiSi 2 , PtSi. , Pd 2 S, Ru multilayer der that combine any of the HfN, ZrN, TiN, TAN, NbN, TiC, TaC, either a single layer of TiB 2, or (3) a single layer of the above (2) The liquid crystal display device according to claim 1 , wherein the liquid crystal display device is a liquid crystal display device. 上記活性層は、チャンネル領域と、チャンネル領域を挟むソース側高濃度不純物領域およびドレイン側高濃度不純物領域を備えると共に、チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間に、それぞれ低濃度不純物領域が形成されたLDD構造をなしていることを特徴とする請求項1から4の何れか1項に記載の液晶表示装置。 The active layer includes a channel region, a source-side high concentration impurity region and a drain-side high concentration impurity region sandwiching the channel region, and between the channel region and the source-side high concentration impurity region, and between the channel region and the drain side high concentration impurity region. between the doped regions, the liquid crystal display device according to claim 1, any one of 4, wherein that you have no an LDD structure low concentration impurity regions are formed respectively. 上記上部遮光層は、少なくとも、上記活性層を構成する上記各領域の接合部分および上記低濃度不純物領域を覆うように形成されていることを特徴とする請求項5に記載の液晶表示装置。 The upper light shielding layer, at least, a liquid crystal display device according to claim 5, characterized in that it is formed so as to cover the joint portion and the low-concentration impurity regions of the respective regions of the active layer. 上記上部遮光層に電圧を印加するために、該上部遮光層を上記ゲート配線層に沿って延長したことを特徴とする請求項1から6のいずれか1項に記載の液晶表示装置。 In order to apply a voltage to the upper light shielding layer, a liquid crystal display device according to the upper shielding layer to any one of claims 1 to 6, characterized in that extending along the gate wiring layer. 上記上部遮光層は、上記ゲート配線層で遮光できる範囲には形成しないよう分離して形成されていることを特徴とする請求項1から7の何れか1項に記載の液晶表示装置。8. The liquid crystal display device according to claim 1 , wherein the upper light shielding layer is formed separately so as not to be formed in a range where light can be shielded by the gate wiring layer. 上記ゲート配線層の両側に、上記ゲート配線層の外側方向に曲線状の凸形状を有したサイドウォール形状の絶縁層を備えていることを特徴とする請求項1から8の何れか1項に記載の液晶表示装置。 9. The insulating layer having a sidewall shape having curved convex shapes in the outer direction of the gate wiring layer on both sides of the gate wiring layer . 10. The liquid crystal display device described. 活性層にデータ信号を入力するためのソース配線層を含むメタル配線層と、該メタル配線層よりも下位に配置されたゲート配線層とが交差する部位に対応した位置ゲート配線層よりも下位に配置された活性層を備えた液晶表示装置の製造方法において、
基板上に下部遮光層を形成するステップと、
該下部遮光層が形成された該基板上に第1の絶縁層を介して該活性層を形成するステップと、
第1の絶縁層および該活性層上に第2の絶縁層を介して該ゲート配線層を形成するステップと、
第2の絶縁層および該ゲート配線層上に凸形状を有した絶縁層であって、該絶縁層の凸部におけるコーナー部が滑らかな曲線を有する第3の絶縁層を介して上部遮光層を形成するステップと、
第3の絶縁層および該上部遮光層上に第4の絶縁層を形成するステップと、
第4の絶縁層上に該メタル配線層を形成するステップとを少なくとも含み、
該絶縁層を50〜300nm程度堆積させ、
該上部遮光層は、該上部遮光層より下位に配置される該ゲート配線層の段差に沿ってS字型に形成される
ことを特徴とする液晶表示装置の製造方法
A metal wiring layer including a source wiring layer for inputting data signals to the active layer than the gate wiring layer at a position where the gate wiring layer disposed lower than said metal wiring layer corresponding to the portion crossing In a method for manufacturing a liquid crystal display device having an active layer disposed below,
Forming a lower light shielding layer on the substrate;
Forming the active layer on the substrate on which the lower light-shielding layer is formed via a first insulating layer;
Forming the gate wiring layer on the first insulating layer and the active layer via the second insulating layer;
An insulating layer having a convex shape on the second insulating layer and the gate wiring layer, wherein the upper light-shielding layer is formed via the third insulating layer having a smooth curve at the corner of the convex portion of the insulating layer. Forming step;
Forming a fourth insulating layer on the third insulating layer and the upper light shielding layer;
Forming at least the metal wiring layer on the fourth insulating layer,
Depositing about 50 to 300 nm of the insulating layer;
The method of manufacturing a liquid crystal display device , wherein the upper light shielding layer is formed in an S shape along a step of the gate wiring layer disposed below the upper light shielding layer .
上部遮光層を形成する上記ステップ
第2の絶縁層およびゲート配線層上に第3の絶縁層となる絶縁層を堆積させ、エッチング処理により第3の絶縁層を形成するステップと、
第3の絶縁層上に上部遮光層となる遮光層を堆積させ、エッチング処理により上部遮光層を形成するステップとをさらに含む
ことを特徴とする請求項10に記載の液晶表示装置の製造方法。
The above steps for forming the upper light shielding layer include :
Depositing an insulating layer to be a third insulating layer on the second insulating layer and the gate wiring layer, and forming a third insulating layer by an etching process ;
The method for manufacturing a liquid crystal display device according to claim 10, further comprising: depositing a light shielding layer to be an upper light shielding layer on the third insulating layer , and forming the upper light shielding layer by an etching process .
上部遮光層を形成する上記ステップは、
メタル配線層の配線方向と対峙するゲート配線層の両側面に、ゲート配線層の外側方向に曲線状の凸形状を有したサイドウォール形状の絶縁層を形成するステップと、
第2の絶縁層ゲート配線層および上記サイドウォール形状の絶縁層上に第3の絶縁層を形成するステップと、
第3の絶縁層上に上部遮光層となる遮光層を堆積させ、エッチング処理により上部遮光層を形成するステップとをさらに含む
ことを特徴とする請求項10に記載の液晶表示装置の製造方法。
The above steps for forming the upper light shielding layer include:
Forming a sidewall-shaped insulating layer having a curved convex shape in the outer direction of the gate wiring layer on both sides of the gate wiring layer facing the wiring direction of the metal wiring layer;
Forming a third insulating layer on the second insulating layer , the gate wiring layer, and the sidewall-shaped insulating layer;
The method for manufacturing a liquid crystal display device according to claim 10 , further comprising: depositing a light shielding layer to be an upper light shielding layer on the third insulating layer and forming the upper light shielding layer by an etching process.
JP2001379788A 2001-12-13 2001-12-13 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP3973891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001379788A JP3973891B2 (en) 2001-12-13 2001-12-13 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001379788A JP3973891B2 (en) 2001-12-13 2001-12-13 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003177389A JP2003177389A (en) 2003-06-27
JP3973891B2 true JP3973891B2 (en) 2007-09-12

Family

ID=19186980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379788A Expired - Fee Related JP3973891B2 (en) 2001-12-13 2001-12-13 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3973891B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835402B1 (en) * 2002-07-26 2008-06-04 비오이 하이디스 테크놀로지 주식회사 High Opening Liquid Crystal Display
JP2010096842A (en) * 2008-10-14 2010-04-30 Sumitomo Metal Mining Co Ltd Heat-resistant and light-shielding film, method for manufacturing the same and diaphragm or light quantity adjusting deice using the same
JP2013182144A (en) * 2012-03-02 2013-09-12 Seiko Epson Corp Electro-optic device and electronic apparatus
JP6816417B2 (en) * 2016-09-08 2021-01-20 セイコーエプソン株式会社 Electro-optics, electronic equipment
JP6566079B1 (en) * 2018-04-25 2019-08-28 セイコーエプソン株式会社 Electro-optical device, electronic equipment
JP7435087B2 (en) * 2020-03-17 2024-02-21 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Also Published As

Publication number Publication date
JP2003177389A (en) 2003-06-27

Similar Documents

Publication Publication Date Title
US6927809B2 (en) Active matrix substrate and display device
JP4179393B2 (en) Display device and manufacturing method thereof
TWI238370B (en) Liquid crystal display device
JP3587040B2 (en) Thin film semiconductor device and display device
JP3731447B2 (en) Electro-optical device and manufacturing method thereof
US8139176B2 (en) Display substrate, a method of manufacturing the display substrate and a display apparatus having the display substrate
JP2001066631A (en) Liquid crystal display device and method of manufacturing the same
TWI338334B (en) Electro-optical device
JP4233307B2 (en) Active matrix substrate and display device
TW200405102A (en) Opto-electronic apparatus and manufacturing method of semiconductor apparatus
TW201022814A (en) Display device
US20050073620A1 (en) Active matrix substrate and display device having the same
JP3973891B2 (en) Liquid crystal display device and manufacturing method thereof
CN117406505A (en) Array substrate, preparation method of array substrate, display panel and display device
JP2003270663A (en) Liquid crystal display
JP3889533B2 (en) Liquid crystal display device and manufacturing method thereof
JP2010243741A (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JP2004179450A (en) Semiconductor device and method of manufacturing the same
JP2004271903A (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display device
JP3358613B2 (en) LCD light valve
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JP2004012726A (en) Display device and method of manufacturing the same
JP3969439B2 (en) Electro-optic device
JP3707318B2 (en) Liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3973891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees