Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3974865B2 - Semiconductor element storage package and semiconductor device - Google Patents
[go: Go Back, main page]

JP3974865B2 - Semiconductor element storage package and semiconductor device - Google Patents

Semiconductor element storage package and semiconductor device Download PDF

Info

Publication number
JP3974865B2
JP3974865B2 JP2003047494A JP2003047494A JP3974865B2 JP 3974865 B2 JP3974865 B2 JP 3974865B2 JP 2003047494 A JP2003047494 A JP 2003047494A JP 2003047494 A JP2003047494 A JP 2003047494A JP 3974865 B2 JP3974865 B2 JP 3974865B2
Authority
JP
Japan
Prior art keywords
lead terminal
metallized layer
ground lead
semiconductor element
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003047494A
Other languages
Japanese (ja)
Other versions
JP2004259859A (en
Inventor
絵美 小磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003047494A priority Critical patent/JP3974865B2/en
Publication of JP2004259859A publication Critical patent/JP2004259859A/en
Application granted granted Critical
Publication of JP3974865B2 publication Critical patent/JP3974865B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体レーザ(LD)、フォトダイオード(PD)、集積回路素子等各種の半導体素子を収容するための半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】
従来の半導体素子収納用パッケージ(以下、単にパッケージともいう)として、LD、PD等の光半導体素子を収納するためのパッケージを図4、図5に示す。
【0003】
この従来のパッケージにおいて、その容器本体は上面に凹部101aを有する直方体状の絶縁材料から成り、凹部101aの底面に半導体素子106を載置する載置部を有するとともに、一側部に貫通孔101bが形成された基体101と、貫通孔101bに嵌着されるかまたは基体101の外面側の開口の周囲に接合された光ファイバ固定部材(以下、固定部材ともいう)102とを有する。
【0004】
またパッケージは、下面の縁部に外周縁から内側に向けて形成された信号用リード端子105aを接続するための第一のメタライズ層101cと、下面の残部の面全面に第一のメタライズ層101cを内側から一定間隔をもって囲むように形成された接地用リード端子105bを接続するための第二のメタライズ層101dと、第一のメタライズ層101cに一端側が接合された信号用リード端子105aと、信号用リード端子105aに平行で同じ高さとなるように第二のメタライズ層101dに一端側が接合された接地用リード端子105bとを具備している。また、基体101の上面には、蓋体104をシーム溶接するための金属製のシールリング103が接合されている(例えば、以下の特許文献1参照)。
【0005】
なお、第二のメタライズ層101dが第一のメタライズ層101cを内側から一定間隔をもって囲んでいることにより、信号用リード端子105aに10GHz程度の高周波信号を入出力させた場合、信号用リード端子105aの上方側および側方側への高周波信号の放射を有効に抑制することができる。その結果、高周波信号の透過損失が抑制され、パッケージへの高周波信号の低損失な入出力を可能にすることができる。
【0006】
【特許文献1】
特開2001−127371号公報
【0007】
【発明が解決しようとする課題】
しかしながら、10〜100GHzのより高周波帯域の高周波信号をパッケージに入出力させる場合、透過損失がより大きくなって高周波信号の伝送性が低下するという問題があった。このような透過損失を抑制するため、接地電位(グランド)をより強化する必要性が生じてきた。
【0008】
このような必要性に対処するため、第二のメタライズ層101dを第一のメタライズ層101cの残部の面全面により大きな面積で設けるという方法がある。しかしこの場合、第二のメタライズ層101dと接地用リード端子105bとをロウ付けする際、ロウ材が第二のメタライズ層101dの表面で濡れ広がるという問題点があった。
【0009】
即ち、図4の従来構成では、第二のメタライズ層101dと接地用リード端子105bとの接合部において、接地用リード端子105bの側面にロウ材の大きなメニスカスが形成されて、第二のメタライズ層101dと接地用リード端子105bとの接合が強固になっていたが、接地電位をより強化しようとして第二のメタライズ層101dの面積を大きくすると、ロウ材が第二のメタライズ層101dの表面で濡れ広がり、メニスカスが形成されなくなる。その結果、第二のメタライズ層101dと接地用リード端子105bとの接合強度が低下するという問題があった。
【0010】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、接地用リード端子の基体への接合を強固にするとともに、10〜100GHzの高周波帯域の高周波信号を低損失で入出力することが可能な半導体素子収納用パッケージおよび半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部が設けられている絶縁材料から成る直方体状の基体と、該基体の下面の縁部に外周縁から内側に向けて形成された第一のメタライズ層と、前記下面の残部の面全面に前記第一のメタライズ層を内側から一定間隔をもって囲むように形成された第二のメタライズ層と、前記基体の前記凹部の底面から前記第一および第二のメタライズ層にかけてそれぞれ形成された貫通導体と、前記第一のメタライズ層に一端側が接合されて外側に延びた信号用リード端子と、前記第二のメタライズ層の前記基体の下面の縁部の部位に一端側が接合されて外側に延びた接地用リード端子とを具備しており、前記第二のメタライズ層は、前記下面の外周縁から前記接地用リード端子に沿ってその一端に回り込むように一定間隔をもって非形成部が設けられていることを特徴とする。
【0012】
本発明の半導体素子収納用パッケージは、第二のメタライズ層が、下面の外周縁から接地用リード端子に沿ってその一端に回り込むように一定間隔をもって非形成部が設けられていることから、接地用リード端子を第二のメタライズ層に接合する際、ロウ材が第二のメタライズ層の表面を濡れ広がるのを非形成部によって防ぐことができ、接地用リード端子と第二のメタライズ層との接合部のロウ材の体積を大きくして接地用リード端子の側面に大きなロウ材のメニスカスを形成することができる。その結果、基体の下面のほぼ全面を占める大きな面積の接地導体としての第二のメタライズ層を有することにより接地電位が強化され、高周波信号の損失を低減することができるとともに、接地用リード端子を第二のメタライズ層に強固に接合することが可能となる。
【0013】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記接地用リード端子は前記信号用リード端子の両側に設けられており、前記非形成部はそれぞれ前記接地リード端子の信号用リード端子と反対側に沿って設けられていることを特徴とする。
【0014】
本発明の半導体素子収納用パッケージは、接地用リード端子が信号用リード端子の両側に設けられており、非形成部がそれぞれ接地用リード端子の信号用リード端子と反対側に沿って設けられていることから、信号用リード端子を両側の接地用リード端子で挟むことによって信号用リード端子の接地性をより強化して高周波信号の損失を低減することができる。また、接地用リード端子の信号用リード端子と反対側に沿って設けた非形成部が接地用リード端子を接合するためのロウ材の濡れ広がりを有効に防止することができる。さらに、接地用リード端子が接合された第二のメタライズ層は、一定間隔をもって第一のメタライズ層を囲んでいるので第一のメタライズ層と第二のメタライズ層との間にも非形成部が存在し、この非形成部によってもロウ材の濡れ広がりを有効に防止することができる。その結果、高周波信号の伝送性をより向上させることができるとともに接地用リード端子の第二のメタライズ層との接合強度をより大きくすることができる。
【0015】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記貫通導体を介して前記信号用リード端子および前記接地用リード端子に電気的に接続された半導体素子と、前記基体の上面に取着された蓋体とを具備していることを特徴とする。
【0016】
本発明は、上記の構成により、半導体素子に非常に高い周波数帯域の高周波信号を低損失で入出力できるとともに、接地用リード端子の接合強度が向上した接合の信頼性の高い高性能の半導体装置を提供できる。
【0017】
【発明の実施の形態】
本発明のパッケージについて以下に詳細に説明する。図1、図2は本発明のパッケージについて光半導体素子を収納するためのパッケージとしての実施の形態の例を示す。同図において、1は、上面に形成された凹部1aの底面に半導体素子6を載置する載置部が設けられ、一側部に貫通孔1bが形成されている絶縁材料から成る直方体状の基体である。2は貫通孔1bの基体1の外面側の開口の周囲または貫通孔1bに嵌着された光ファイバ固定部材、3は基体1の上面に接合され蓋体4のシーム溶接を可能とする金属製のシールリング、5aは、基体1の下面に形成された第一のメタライズ層1cに接合された信号用リード端子、5bは、基体1の下面に形成された第二のメタライズ層1dに接合された接地用リード端子である。これら基体1、固定部材2、シールリング3、信号用リード端子5a、接地用リード端子5bで、パッケージが主に構成される。
【0018】
本発明の基体1は、アルミナ(Al)質セラミックスや窒化アルミニウム(AlN)質セラミックス等のセラミックスから成る絶縁材料であり、搭載される半導体素子6の特性に応じた誘電率や熱膨張係数等の特性を有するものが適宜選定される。
【0019】
また、基体1の一側部に形成された貫通孔1bは、光ファイバ(図示せず)から出力される光信号または光ファイバに入力される光信号の伝達経路として機能する。貫通孔1bには、固定部材2が貫通孔1bに嵌着されるかまたは基体1の外面側における貫通孔1bの開口の周囲に接合されることにより基体1に固定される。
【0020】
固定部材2の内周面には、光を集光するためのサファイア等から成るレンズ等の透光性部材(図示せず)が接合されている。固定部材2は、基体1と透光性部材との熱膨張係数差による熱歪みを有効に防止するためのものであり、光ファイバを樹脂等で接着固定した金属ホルダ(図示せず)を固定部材2にYAGレーザ溶接した際、熱により固定部材2が熱膨張して応力が発生するのを防止するため、基体1の熱膨張係数に近似した金属から成る。その金属としては、鉄(Fe)−ニッケル(Ni)合金やFe−Ni−コバルト(Co)合金等がよく、例えばFe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0021】
また、基体1の下面には、縁部に外周縁から内側に向けて形成された第一のメタライズ層1cと、残部の面全面に第一のメタライズ層1cを内側から一定間隔をもって囲むように形成された第二のメタライズ層1dとが被着されており、第一のメタライズ層1cには信号用リード端子5a、第二のメタライズ層1dには接地用リード端子5bが、銀(Ag)ロウ等のロウ材によって接合される。そして、図1に示すように、第二のメタライズ層1dには、下面の外周縁から接地用リード端子5bに沿ってその一端に回り込むように一定間隔をもって非形成部Aが設けられている。
【0022】
これにより、接地用リード端子5bを第二のメタライズ層1dに接合する際、ロウ材が第二のメタライズ層1dの表面を濡れ広がるのを非形成部Aによって防ぐことができ、接地用リード端子5bと第二のメタライズ層1dとの接合部のロウ材の体積を大きくして接地用リード端子5bの側面に大きなロウ材のメニスカスを形成することができる。その結果、基体1の下面のほぼ全面を占める大きな面積の接地導体としての第二のメタライズ層1dを有することにより接地電位が強化され、高周波信号の損失を低減することができるとともに、接地用リード端子5bを第二のメタライズ層1dに強固に接合することが可能となる。
【0023】
また、接地用リード端子5bは、信号用リード端子5aの両側に設けられており、非形成部Aがそれぞれ接地用リード端子5bの信号用リード端子5aと反対側に沿って設けられているのがよい。これにより、信号用リード端子5aを両側の接地用リード端子5bで挟むことによって信号用リード端子5aの接地性をより強化して高周波信号の損失を低減することができる。また、接地用リード端子5bの信号用リード端子5aと反対側に沿って設けた非形成部Aが接地用リード端子5bを接合するためのロウ材の濡れ広がりを有効に防止することができる。さらに、接地用リード端子5bが接合された第二のメタライズ層1dは、一定間隔をもって第一のメタライズ層1cを囲んでいるので第一のメタライズ層1cと第二のメタライズ層1dとの間にも非形成部が存在し、この非形成部によってもロウ材の濡れ広がりを有効に防止することができる。その結果、高周波信号の伝送性をより向上させることができるとともに接地用リード端子5bの第二のメタライズ層1dとの接合強度をより大きくすることができる。
【0024】
第二のメタライズ層1dは、接地電位をより強化して10〜100GHzの高周波信号をパッケージに低損失で入出力させるために、基体1の下面のほぼ全面に形成されている。その結果、10〜100GHzの高周波信号が伝送された場合にその伝送特性が良好になる。
【0025】
この第二のメタライズ層1dは、図3に他の実施の形態を示すように、基体1の下面のみに限らず、下面から基体1の外側面にかけて形成されていても良い。図3のように基体1の外側面全面に被着すれば、第二のメタライズ層1dの面積を大きくすることができ、接地電位強化の点で好ましい。また、図3のように、基体1の凹部1aの周囲に形成された金属製のシールリング3を接合させるためのメタライズ層が基体1の外側面に形成された第二のメタライズ層1dと電気的に接続されているのがよい。これにより、金属製の蓋体4をシールリング3に接合する場合、蓋体4が第二のメタライズ層1dに電気的に接続されることとなり、半導体装置全体をグランドとして機能させることができ、接地電位をより強化することができる。
【0026】
また、非形成部Aの幅は、0.03〜0.5mmであるのがよい。これにより、第二のメタライズ層1dに接地用リード端子5bを接合したときに、ロウ材が広がるのが非形成部Aで有効に阻止され、接地用リード端子5bの接合部の周囲にロウ材の良好なメニスカスが形成される。また接地導体層としての第二のメタライズ層1dの面積を大きく減少させることもなく、接地電位を強化することができる。非形成部Aの幅が0.03mm未満の場合、そのようなきわめて小さい幅の非形成部Aを第二のメタライズ層1dに形成するのは困難であるとともにロウ材が濡れ広がるのを有効に抑制することが困難になる。一方、0.5mmを超える場合、接地導体層としての第二のメタライズ層1dの面積が小さくなるため接地電位強化が難しくなる。
【0027】
第一のメタライズ層1c,第二のメタライズ層1dは、タングステン(W),モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンで印刷塗布し、焼成することによって基体1に被着形成される。
【0028】
第一のメタライズ層1c,第二のメタライズ層1dに接合される信号用リード端子5a,接地用リード端子5bは、基体1との熱膨張係数差による熱歪みを有効に防止するとともに高周波信号の伝送を可能とするために、基体1の熱膨張係数に近似した金属から成るのがよい。その金属としては、Fe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴットに圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0029】
また、基体1の凹部1aの底面には半導体素子6の電極と電気的に接続するためのメタライズ配線層1eが形成されているとともにメタライズ配線層1eから第一および第二のメタライズ層1c,1dにかけてそれぞれ貫通導体7が形成されている。これにより、半導体素子6の電極とメタライズ配線層1eとを電気的に接続するとともに信号用リード端子5aおよび接地用リード端子5bを外部電気回路基板に接続することにより、半導体素子6と外部電気回路基板とを電気的に接続して外部電気回路基板と半導体素子6との間で信号の入出力を行なうことができる。
【0030】
貫通導体7は、図1に示すように、信号用リード端子5aや接地用リード端子5bの先端の近傍にあるのがよい。これにより信号用リード端子5aや接地用リード端子5bを接合するためのロウ材が貫通導体7の直下に濡れ広がるため、信号用リード端子5aおよび接地用リード端子5bと貫通導体7とを低抵抗で接続することができる。これにより、信号用リード端子5aから半導体素子6にわたる導電路の伝送性がよくなるとともに接地用リード端子5bと貫通導体7との電位差がより近づき、貫通導体7およびメタライズ配線層1eの接地性をより向上できる。
【0031】
さらに、貫通導体7は、接地用リード端子5bの信号用リード端子側の近傍にあるのがよい。これにより、信号用リード端子5aに接続された貫通導体7に対する接地性をより向上することができる。
【0032】
また、基体1の上面には、基体1との熱膨張係数差による熱歪みを有効に防止するとともに基体1の上面に接合されて蓋体4のシーム溶接を可能とする金属製のシールリング3が、Agロウ等のロウ材を介して接合される。その金属としてはFe−Ni合金やFe−Ni−Co合金等がよく、例えばFe−Ni−Co合金のインゴットに圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定形状に形成される。
【0033】
本発明の半導体装置は、上記のパッケージと、載置部に載置されるとともに貫通導体7を介して信号用リード端子5aおよび接地用リード端子5bに電気的に接続された半導体素子6と、基体1の上面に取着された蓋体4とを具備している。
【0034】
このような半導体装置は、パッケージの載置部に半導体素子6をガラス,樹脂,ロウ材等の接着剤を介して接着固定するとともに、半導体素子6の各電極をボンディングワイヤ(図示せず)を介してパッケージ内部の所定のメタライズ配線層1eに接続し、しかる後、基体1上面に蓋体4をシーム溶接やろう付け等により接合して半導体素子6を内部に気密に封止することにより作製される。
【0035】
かくして、本発明の半導体装置は、半導体素子6に非常に高い周波数帯域の高周波信号を低損失で入出力できるとともに、接地用リード端子5bの接合強度が向上した接合の信頼性の高い高性能のものとなる。
【0036】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば非形成部Aは基体1の外側面もしくは上面に形成されてあってもよい。
【0037】
【発明の効果】
本発明の半導体素子収納用パッケージは、第二のメタライズ層が、下面の外周縁から接地用リード端子に沿ってその一端に回り込むように一定間隔をもって非形成部が設けられていることから、接地用リード端子を第二のメタライズ層に接合する際、ロウ材が第二のメタライズ層の表面を濡れ広がるのを非形成部によって防ぐことができ、接地用リード端子と第二のメタライズ層との接合部のロウ材の体積を大きくして接地用リード端子の側面に大きなロウ材のメニスカスを形成することができる。その結果、基体の下面のほぼ全面を占める大きな面積の接地導体としての第二のメタライズ層を有することにより接地電位が強化され、高周波信号の損失を低減することができるとともに、接地用リード端子を第二のメタライズ層に強固に接合することが可能となる。
【0038】
本発明の半導体素子収納用パッケージは、接地用リード端子が信号用リード端子の両側に設けられており、非形成部がそれぞれ接地用リード端子の信号用リード端子と反対側に沿って設けられていることから、信号用リード端子を両側の接地用リード端子で挟むことによって信号用リード端子の接地性をより強化して高周波信号の損失を低減することができる。また、接地用リード端子の信号用リード端子と反対側に沿って設けた非形成部が接地用リード端子を接合するためのロウ材の濡れ広がりを有効に防止することができる。さらに、接地用リード端子が接合された第二のメタライズ層は、一定間隔をもって第一のメタライズ層を囲んでいるので第一のメタライズ層と第二のメタライズ層との間にも非形成部が存在し、この非形成部によってもロウ材の濡れ広がりを有効に防止することができる。その結果、高周波信号の伝送性をより向上させることができるとともに接地用リード端子の第二のメタライズ層との接合強度をより大きくすることができる。
【0039】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに貫通導体を介して信号用リード端子および接地用リード端子に電気的に接続された半導体素子と、基体の上面に取着された蓋体とを具備していることにより、半導体素子に非常に高い周波数帯域の高周波信号を低損失で入出力できるとともに、接地用リード端子の接合強度が向上した接合の信頼性の高い高性能の半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す下面図である。
【図2】図1の半導体素子収納用パッケージの斜視図である。
【図3】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す斜視図である。
【図4】従来の半導体素子収納用パッケージの下面図である。
【図5】図4の半導体素子収納用パッケージの斜視図である。
【符号の説明】
1:基体
1a:凹部
1c:第一のメタライズ層
1d:第二のメタライズ層
4:蓋体
5a:信号用リード端子
5b:接地用リード端子
6:半導体素子
A:非形成部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element housing package for housing various semiconductor elements such as a semiconductor laser (LD), a photodiode (PD), and an integrated circuit element, and a semiconductor device using the semiconductor element housing package.
[0002]
[Prior art]
As a conventional semiconductor element storage package (hereinafter also simply referred to as a package), a package for storing an optical semiconductor element such as an LD or PD is shown in FIGS.
[0003]
In this conventional package, the container body is made of a rectangular parallelepiped insulating material having a recess 101a on the upper surface, has a mounting portion for mounting the semiconductor element 106 on the bottom surface of the recess 101a, and has a through hole 101b on one side. And an optical fiber fixing member (hereinafter also referred to as a fixing member) 102 that is fitted into the through hole 101b or joined around the opening on the outer surface side of the base 101.
[0004]
The package has a first metallized layer 101c for connecting the signal lead terminal 105a formed from the outer peripheral edge toward the inside at the edge of the lower surface, and the first metallized layer 101c on the entire remaining surface of the lower surface. A second metallized layer 101d for connecting a ground lead terminal 105b that is formed so as to surround at a predetermined interval from the inside, a signal lead terminal 105a having one end joined to the first metallized layer 101c, A ground lead terminal 105b having one end joined to the second metallized layer 101d so as to be parallel to and at the same height as the lead terminal 105a. Further, a metal seal ring 103 for seam welding the lid 104 is joined to the upper surface of the base 101 (see, for example, Patent Document 1 below).
[0005]
When the second metallized layer 101d surrounds the first metallized layer 101c from the inside at a constant interval, when a high-frequency signal of about 10 GHz is input / output to / from the signal lead terminal 105a, the signal lead terminal 105a It is possible to effectively suppress the emission of high-frequency signals to the upper side and the side side of the. As a result, transmission loss of the high frequency signal is suppressed, and low loss input / output of the high frequency signal to the package can be enabled.
[0006]
[Patent Document 1]
Japanese Patent Laid-Open No. 2001-127371
[Problems to be solved by the invention]
However, when inputting and outputting a high-frequency signal in a higher frequency band of 10 to 100 GHz to the package, there is a problem that transmission loss is increased and the transmission performance of the high-frequency signal is lowered. In order to suppress such transmission loss, it has become necessary to further strengthen the ground potential (ground).
[0008]
In order to cope with such a need, there is a method in which the second metallized layer 101d is provided in a larger area on the entire remaining surface of the first metallized layer 101c. However, in this case, when the second metallized layer 101d and the ground lead terminal 105b are brazed, there is a problem that the brazing material spreads wet on the surface of the second metallized layer 101d.
[0009]
That is, in the conventional configuration of FIG. 4, a large meniscus of brazing material is formed on the side surface of the ground lead terminal 105b at the joint between the second metallization layer 101d and the ground lead terminal 105b, and the second metallization layer The bonding between the lead 101d and the ground lead terminal 105b has been strengthened. However, when the area of the second metallized layer 101d is increased in order to further strengthen the ground potential, the brazing material becomes wet on the surface of the second metallized layer 101d. Spreads and no meniscus is formed. As a result, there is a problem that the bonding strength between the second metallized layer 101d and the ground lead terminal 105b is lowered.
[0010]
Accordingly, the present invention has been completed in view of the above-described conventional problems, and its purpose is to strengthen the bonding of the ground lead terminal to the base and to reduce the high-frequency signal in the high-frequency band of 10 to 100 GHz with low loss. An object of the present invention is to provide a package for housing a semiconductor element and a semiconductor device that can be input / output by the above.
[0011]
[Means for Solving the Problems]
A semiconductor element storage package according to the present invention includes a rectangular parallelepiped base made of an insulating material provided with a mounting portion for mounting a semiconductor element on the bottom surface of a recess formed on the upper surface, and an edge portion of the lower surface of the base body A first metallization layer formed from the outer peripheral edge toward the inside, and a second metallization layer formed so as to surround the first metallization layer at a predetermined interval from the inner side over the entire remaining surface of the lower surface; A through conductor formed from the bottom surface of the recess of the base to the first and second metallized layers, a signal lead terminal extending to the outside with one end joined to the first metallized layer, A ground lead terminal having one end bonded to the edge portion of the lower surface of the base of the base of the second metallized layer and extending outward, the second metallized layer from the outer periphery of the lower surface in front Wherein the non-forming portions with a predetermined interval are provided in such a way as to wrap around the one end along the ground lead terminal.
[0012]
In the semiconductor element storage package of the present invention, since the second metallized layer is provided with a non-forming portion at regular intervals so as to wrap around one end along the ground lead terminal from the outer peripheral edge of the lower surface. When the lead terminal for bonding is joined to the second metallized layer, the brazing material can prevent the surface of the second metallized layer from spreading out by the non-forming portion, and the ground lead terminal and the second metallized layer By increasing the volume of the brazing material at the joint, a large brazing meniscus can be formed on the side surface of the ground lead terminal. As a result, by having the second metallization layer as a large-area ground conductor that occupies almost the entire lower surface of the substrate, the ground potential can be enhanced, the loss of high-frequency signals can be reduced, and the ground lead terminal can be reduced. It becomes possible to bond firmly to the second metallized layer.
[0013]
In the package for housing a semiconductor element of the present invention, preferably, the ground lead terminals are provided on both sides of the signal lead terminals, and the non-formed portions are opposite to the signal lead terminals of the ground lead terminals, respectively. It is characterized by being provided along.
[0014]
In the package for housing a semiconductor element of the present invention, the ground lead terminals are provided on both sides of the signal lead terminals, and the non-formed portions are provided along the opposite side of the signal lead terminals of the ground lead terminals. Therefore, by sandwiching the signal lead terminal between the ground lead terminals on both sides, it is possible to further enhance the grounding property of the signal lead terminal and reduce the loss of the high frequency signal. Further, the non-forming portion provided along the opposite side of the ground lead terminal to the signal lead terminal can effectively prevent the wetting and spreading of the brazing material for joining the ground lead terminal. Furthermore, since the second metallized layer to which the ground lead terminal is bonded surrounds the first metallized layer at a constant interval, a non-formed part is also formed between the first metallized layer and the second metallized layer. The non-formed portion can effectively prevent the wetting and spreading of the brazing material. As a result, the transmission performance of the high frequency signal can be further improved, and the bonding strength between the ground lead terminal and the second metallized layer can be further increased.
[0015]
The semiconductor device of the present invention is mounted on the semiconductor element housing package of the present invention, and is electrically connected to the signal lead terminal and the ground lead terminal through the through conductor while being mounted on the mounting portion. And a lid attached to the upper surface of the base body.
[0016]
The present invention is capable of inputting and outputting a high frequency signal in a very high frequency band to a semiconductor element with low loss by the above-described configuration, and having a high bonding reliability with a high bonding reliability with improved bonding strength of a ground lead terminal. Can provide.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
The package of the present invention will be described in detail below. 1 and 2 show examples of embodiments of a package of the present invention as a package for housing an optical semiconductor element. In the figure, reference numeral 1 denotes a rectangular parallelepiped made of an insulating material provided with a mounting portion for mounting a semiconductor element 6 on the bottom surface of a recess 1a formed on the upper surface and having a through hole 1b formed on one side. It is a substrate. Reference numeral 2 denotes an optical fiber fixing member that is fitted around the opening of the through hole 1b on the outer surface side of the base body 1 or is inserted into the through hole 1b. The seal ring, 5a is joined to the first metallized layer 1c formed on the lower surface of the substrate 1, and the signal lead terminal 5b is bonded to the second metallized layer 1d formed on the lower surface of the substrate 1. Lead terminal for grounding. The base 1, the fixing member 2, the seal ring 3, the signal lead terminal 5a, and the ground lead terminal 5b mainly constitute a package.
[0018]
The substrate 1 of the present invention is an insulating material made of ceramics such as alumina (Al 2 O 3 ) ceramics or aluminum nitride (AlN) ceramics, and has a dielectric constant or thermal expansion corresponding to the characteristics of the semiconductor element 6 to be mounted. Those having characteristics such as coefficients are appropriately selected.
[0019]
The through-hole 1b formed in one side of the base 1 functions as a transmission path for an optical signal output from an optical fiber (not shown) or an optical signal input to the optical fiber. The fixing member 2 is fixed to the base body 1 by being fitted into the through hole 1b or joined to the through hole 1b around the opening of the through hole 1b on the outer surface side of the base body 1.
[0020]
A translucent member (not shown) such as a lens made of sapphire or the like for condensing light is joined to the inner peripheral surface of the fixing member 2. The fixing member 2 is for effectively preventing thermal distortion due to a difference in thermal expansion coefficient between the base 1 and the translucent member, and fixes a metal holder (not shown) in which an optical fiber is bonded and fixed with a resin or the like. When the member 2 is YAG laser welded, the fixing member 2 is made of a metal that approximates the thermal expansion coefficient of the base 1 in order to prevent the fixing member 2 from thermally expanding and generating stress. As the metal, an iron (Fe) -nickel (Ni) alloy, an Fe-Ni-cobalt (Co) alloy, or the like is preferable. For example, an ingot (lumb) of an Fe-Ni-Co alloy is rolled or punched. These are formed into a predetermined shape by applying a conventionally known metal processing method.
[0021]
Further, a first metallized layer 1c formed on the lower surface of the base 1 from the outer peripheral edge toward the inner side, and the first metallized layer 1c on the entire remaining surface are surrounded by a predetermined interval from the inner side. The formed second metallized layer 1d is deposited, and the first metallized layer 1c has a signal lead terminal 5a, the second metallized layer 1d has a ground lead terminal 5b, and silver (Ag). Joined by brazing material such as brazing. As shown in FIG. 1, the second metallized layer 1d is provided with non-forming portions A at regular intervals so as to go around from the outer peripheral edge of the lower surface to the one end along the ground lead terminal 5b.
[0022]
Accordingly, when the ground lead terminal 5b is joined to the second metallized layer 1d, the non-forming portion A can prevent the brazing material from spreading on the surface of the second metallized layer 1d. By enlarging the volume of the brazing material at the joint between 5b and the second metallized layer 1d, a large brazing meniscus can be formed on the side surface of the ground lead terminal 5b. As a result, by having the second metallized layer 1d as a large-area ground conductor that occupies almost the entire lower surface of the substrate 1, the ground potential can be enhanced, the loss of high-frequency signals can be reduced, and the ground lead The terminal 5b can be firmly bonded to the second metallized layer 1d.
[0023]
The ground lead terminals 5b are provided on both sides of the signal lead terminals 5a, and the non-forming portions A are provided along the opposite sides of the ground lead terminals 5b from the signal lead terminals 5a. Is good. Accordingly, the signal lead terminal 5a is sandwiched between the ground lead terminals 5b on both sides, whereby the grounding property of the signal lead terminal 5a can be further enhanced and the loss of the high frequency signal can be reduced. In addition, the non-forming portion A provided along the opposite side of the ground lead terminal 5b to the signal lead terminal 5a can effectively prevent wetting and spreading of the brazing material for joining the ground lead terminal 5b. Further, since the second metallized layer 1d to which the ground lead terminal 5b is joined surrounds the first metallized layer 1c with a certain interval, it is between the first metallized layer 1c and the second metallized layer 1d. There is also a non-formed part, and the non-formed part can also effectively prevent the wetting and spreading of the brazing material. As a result, the transmission performance of the high frequency signal can be further improved, and the bonding strength between the ground lead terminal 5b and the second metallized layer 1d can be further increased.
[0024]
The second metallized layer 1d is formed on almost the entire lower surface of the substrate 1 in order to further strengthen the ground potential and to input and output a high-frequency signal of 10 to 100 GHz to the package with low loss. As a result, when a high frequency signal of 10 to 100 GHz is transmitted, the transmission characteristics are improved.
[0025]
This second metallized layer 1d is not limited to the lower surface of the substrate 1, but may be formed from the lower surface to the outer surface of the substrate 1, as shown in FIG. If it adheres to the whole outer surface of the base | substrate 1 like FIG. 3, the area of the 2nd metallization layer 1d can be enlarged, and it is preferable at the point of ground potential reinforcement | strengthening. Further, as shown in FIG. 3, a metallized layer for bonding a metal seal ring 3 formed around the recess 1 a of the substrate 1 is electrically connected to the second metallized layer 1 d formed on the outer surface of the substrate 1. It is good to be connected. Thereby, when joining the metal cover body 4 to the seal ring 3, the cover body 4 will be electrically connected to the 2nd metallization layer 1d, and the whole semiconductor device can be functioned as a ground, The ground potential can be further strengthened.
[0026]
Further, the width of the non-formed part A is preferably 0.03 to 0.5 mm. As a result, when the ground lead terminal 5b is joined to the second metallized layer 1d, spreading of the brazing material is effectively prevented in the non-forming portion A, and the brazing material is surrounded around the joint portion of the ground lead terminal 5b. A good meniscus is formed. Further, the ground potential can be enhanced without greatly reducing the area of the second metallized layer 1d as the ground conductor layer. When the width of the non-formed portion A is less than 0.03 mm, it is difficult to form such a non-formed portion A having a very small width on the second metallized layer 1d and effectively suppresses the spreading of the brazing material. It becomes difficult to do. On the other hand, if it exceeds 0.5 mm, the area of the second metallized layer 1d as the ground conductor layer becomes small, so that it is difficult to enhance the ground potential.
[0027]
The first metallized layer 1c and the second metallized layer 1d were obtained by adding and mixing an appropriate organic binder, solvent, etc. to a refractory metal powder such as tungsten (W), molybdenum (Mo), manganese (Mn). The metal paste is applied and formed on the substrate 1 by printing and applying in advance in a predetermined pattern to a ceramic green sheet to be the substrate 1 by a well-known screen printing method and baking.
[0028]
The signal lead terminal 5a and the ground lead terminal 5b joined to the first metallized layer 1c, the second metallized layer 1d effectively prevent thermal distortion due to a difference in thermal expansion coefficient from the base 1, and can generate high-frequency signals. In order to enable transmission, the base material 1 is preferably made of a metal that approximates the coefficient of thermal expansion. The metal is preferably an Fe—Ni alloy, an Fe—Ni—Co alloy, or the like. For example, a predetermined metal processing method such as a rolling method or a stamping method is applied to an ingot of the Fe—Ni—Co alloy. It is formed into a shape.
[0029]
Further, a metallized wiring layer 1e for electrical connection with the electrode of the semiconductor element 6 is formed on the bottom surface of the recess 1a of the base 1, and the first and second metallized layers 1c, 1d are formed from the metallized wiring layer 1e. Through-hole conductors 7 are formed respectively. As a result, the electrode of the semiconductor element 6 and the metallized wiring layer 1e are electrically connected, and the signal lead terminal 5a and the ground lead terminal 5b are connected to the external electric circuit board, whereby the semiconductor element 6 and the external electric circuit are connected. Signals can be input and output between the external electric circuit board and the semiconductor element 6 by electrically connecting the board.
[0030]
As shown in FIG. 1, the through conductor 7 is preferably in the vicinity of the tip of the signal lead terminal 5a or the ground lead terminal 5b. As a result, the brazing material for joining the signal lead terminal 5a and the ground lead terminal 5b spreads under the through conductor 7, so that the signal lead terminal 5a, the ground lead terminal 5b, and the through conductor 7 have a low resistance. Can be connected with. As a result, the transmission performance of the conductive path from the signal lead terminal 5a to the semiconductor element 6 is improved, the potential difference between the ground lead terminal 5b and the through conductor 7 is closer, and the groundability of the through conductor 7 and the metallized wiring layer 1e is further improved. It can be improved.
[0031]
Further, the through conductor 7 is preferably in the vicinity of the signal lead terminal side of the ground lead terminal 5b. Thereby, the grounding property with respect to the through conductor 7 connected to the signal lead terminal 5a can be further improved.
[0032]
In addition, a metal seal ring 3 that effectively prevents thermal distortion due to a difference in thermal expansion coefficient with the base body 1 and is joined to the top face of the base body 1 to enable seam welding of the lid body 4 on the upper surface of the base body 1. Are joined through a brazing material such as Ag brazing. The metal is preferably an Fe-Ni alloy or an Fe-Ni-Co alloy. For example, an ingot of an Fe-Ni-Co alloy is subjected to a conventionally known metal processing method such as a rolling method or a punching method to obtain a predetermined shape. Formed.
[0033]
The semiconductor device of the present invention includes the above-described package, the semiconductor element 6 mounted on the mounting portion and electrically connected to the signal lead terminal 5a and the ground lead terminal 5b via the through conductors 7, And a lid 4 attached to the upper surface of the substrate 1.
[0034]
In such a semiconductor device, the semiconductor element 6 is bonded and fixed to the mounting portion of the package via an adhesive such as glass, resin, or brazing material, and each electrode of the semiconductor element 6 is bonded to a bonding wire (not shown). Then, it is connected to a predetermined metallized wiring layer 1e inside the package, and thereafter, the lid 4 is joined to the upper surface of the base 1 by seam welding, brazing or the like, and the semiconductor element 6 is hermetically sealed inside. Is done.
[0035]
Thus, the semiconductor device of the present invention can input and output a high frequency signal in a very high frequency band to the semiconductor element 6 with low loss, and the bonding strength of the ground lead terminal 5b is improved and the bonding reliability is high. It will be a thing.
[0036]
It should be noted that the present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the scope of the present invention. For example, the non-forming portion A may be formed on the outer surface or the upper surface of the base 1.
[0037]
【The invention's effect】
In the semiconductor element storage package of the present invention, since the second metallized layer is provided with a non-forming portion at regular intervals so as to wrap around one end along the ground lead terminal from the outer peripheral edge of the lower surface. When the lead terminal for bonding is joined to the second metallized layer, the brazing material can prevent the surface of the second metallized layer from spreading out by the non-forming portion, and the ground lead terminal and the second metallized layer By increasing the volume of the brazing material at the joint, a large brazing meniscus can be formed on the side surface of the ground lead terminal. As a result, by having the second metallization layer as a large area ground conductor that occupies almost the entire lower surface of the substrate, the ground potential can be enhanced, loss of high-frequency signals can be reduced, and the ground lead terminal can be reduced. It becomes possible to bond firmly to the second metallized layer.
[0038]
In the package for housing a semiconductor element of the present invention, the ground lead terminals are provided on both sides of the signal lead terminals, and the non-formed portions are provided along the opposite side of the signal lead terminals of the ground lead terminals. Therefore, by sandwiching the signal lead terminal between the ground lead terminals on both sides, it is possible to further enhance the grounding property of the signal lead terminal and reduce the loss of the high frequency signal. Further, the non-forming portion provided along the opposite side of the ground lead terminal to the signal lead terminal can effectively prevent the wetting and spreading of the brazing material for joining the ground lead terminal. Furthermore, since the second metallized layer to which the ground lead terminal is bonded surrounds the first metallized layer at a constant interval, a non-formed part is also formed between the first metallized layer and the second metallized layer. The non-formed portion can effectively prevent the wetting and spreading of the brazing material. As a result, the transmission performance of the high frequency signal can be further improved, and the bonding strength between the ground lead terminal and the second metallized layer can be further increased.
[0039]
A semiconductor device according to the present invention includes a semiconductor element storage package according to the present invention, and a semiconductor element mounted on a mounting portion and electrically connected to a signal lead terminal and a ground lead terminal through a through conductor. And a lid attached to the upper surface of the base body enable high-frequency signals in a very high frequency band to be input and output to the semiconductor element with low loss, and the bonding strength of the ground lead terminal is improved. Thus, it is possible to provide a high-performance semiconductor device with high reliability of bonding.
[Brief description of the drawings]
FIG. 1 is a bottom view showing an example of an embodiment of a package for housing a semiconductor element of the present invention.
2 is a perspective view of the semiconductor element storage package of FIG. 1; FIG.
FIG. 3 is a perspective view showing another example of the embodiment of the package for housing a semiconductor element of the present invention.
FIG. 4 is a bottom view of a conventional semiconductor element storage package.
5 is a perspective view of the semiconductor element storage package of FIG. 4; FIG.
[Explanation of symbols]
1: Base 1a: Recess 1c: First metallized layer 1d: Second metallized layer 4: Lid 5a: Signal lead terminal 5b: Ground lead terminal 6: Semiconductor element A: Non-formed part

Claims (3)

上面に形成された凹部の底面に半導体素子を載置する載置部が設けられている絶縁材料から成る直方体状の基体と、該基体の下面の縁部に外周縁から内側に向けて形成された第一のメタライズ層と、前記下面の残部の面全面に前記第一のメタライズ層を内側から一定間隔をもって囲むように形成された第二のメタライズ層と、前記基体の前記凹部の底面から前記第一および第二のメタライズ層にかけてそれぞれ形成された貫通導体と、前記第一のメタライズ層に一端側が接合されて外側に延びた信号用リード端子と、前記第二のメタライズ層の前記基体の下面の縁部の部位に一端側が接合されて外側に延びた接地用リード端子とを具備しており、前記第二のメタライズ層は、前記下面の外周縁から前記接地用リード端子に沿ってその一端に回り込むように一定間隔をもって非形成部が設けられていることを特徴とする半導体素子収納用パッケージ。A rectangular parallelepiped base made of an insulating material provided with a mounting portion for mounting a semiconductor element on the bottom surface of the recess formed on the upper surface, and formed on the edge of the lower surface of the base from the outer peripheral edge to the inside. A first metallized layer, a second metallized layer formed on the entire remaining surface of the lower surface so as to surround the first metallized layer at a predetermined interval from the inside, and the bottom surface of the concave portion of the substrate. A through conductor formed over each of the first and second metallization layers, a signal lead terminal having one end joined to the first metallization layer and extending outward, and a lower surface of the base of the second metallization layer A ground lead terminal extending to the outside by joining one end side to the edge portion of the second metallization layer, and the second metallized layer has one end extending from the outer peripheral edge of the lower surface along the ground lead terminal. Times Package for housing semiconductor chip, characterized in that the non-formed portion with a certain distance is provided so as writing. 前記接地用リード端子は前記信号用リード端子の両側に設けられており、前記非形成部はそれぞれ前記接地用リード端子の信号用リード端子と反対側に沿って設けられていることを特徴とする請求項1記載の半導体素子収納用パッケージ。The ground lead terminals are provided on both sides of the signal lead terminals, and the non-forming portions are provided along the opposite sides of the ground lead terminals to the signal lead terminals, respectively. The package for housing a semiconductor device according to claim 1. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記貫通導体を介して前記信号用リード端子および前記接地用リード端子に電気的に接続された半導体素子と、前記基体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。The package for housing a semiconductor element according to claim 1 or 2, and placed on the placement portion and electrically connected to the signal lead terminal and the ground lead terminal via the through conductor. A semiconductor device comprising: a semiconductor element; and a lid attached to an upper surface of the base.
JP2003047494A 2003-02-25 2003-02-25 Semiconductor element storage package and semiconductor device Expired - Fee Related JP3974865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003047494A JP3974865B2 (en) 2003-02-25 2003-02-25 Semiconductor element storage package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003047494A JP3974865B2 (en) 2003-02-25 2003-02-25 Semiconductor element storage package and semiconductor device

Publications (2)

Publication Number Publication Date
JP2004259859A JP2004259859A (en) 2004-09-16
JP3974865B2 true JP3974865B2 (en) 2007-09-12

Family

ID=33113736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003047494A Expired - Fee Related JP3974865B2 (en) 2003-02-25 2003-02-25 Semiconductor element storage package and semiconductor device

Country Status (1)

Country Link
JP (1) JP3974865B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815875B2 (en) * 2017-01-19 2021-01-20 Ngkエレクトロデバイス株式会社 Wiring boards and electronic component storage packages and electronic devices

Also Published As

Publication number Publication date
JP2004259859A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP2009158511A (en) Input/output terminal and package for housing semiconductor device
JP2003152124A (en) High frequency package
JP3974865B2 (en) Semiconductor element storage package and semiconductor device
JP6082114B2 (en) Device storage package and mounting structure
JP4605957B2 (en) Package for storing semiconductor elements
JP4522010B2 (en) Input/output terminal, semiconductor element storage package, and semiconductor device
JP3924451B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP2004356391A (en) Semiconductor element storage package and semiconductor device
JP3720726B2 (en) Semiconductor element storage package and semiconductor device
JP2003224324A (en) Optical semiconductor element storage package and optical semiconductor device
JP3690656B2 (en) Semiconductor element storage package and semiconductor device
JP3696817B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP3615697B2 (en) Package for storing semiconductor elements
JP3598059B2 (en) Package for storing semiconductor elements
JP3527902B2 (en) Semiconductor element storage package and semiconductor device
JP2003046180A (en) Package for housing input / output terminals and optical semiconductor element, and optical semiconductor device
JP2004134614A (en) Semiconductor element storage package and semiconductor device
JP2004228532A (en) I / O terminal and semiconductor element storage package and semiconductor device
JP3898571B2 (en) Semiconductor element storage package and semiconductor device
JP3670530B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP2003249584A (en) Semiconductor element storage package and semiconductor device
JP2004193428A (en) Semiconductor element storage package and semiconductor device
JP2003007901A (en) Semiconductor element storage package and semiconductor device
JP3810334B2 (en) Semiconductor element storage package and semiconductor device
JP2002314190A (en) Optical semiconductor element storage package and optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees