JP3979231B2

JP3979231B2 - Semiconductor device, circuit board and connection structure

Info

Publication number: JP3979231B2
Application number: JP2002246922A
Authority: JP
Inventors: 謹一前田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-08-27
Filing date: 2002-08-27
Publication date: 2007-09-19
Anticipated expiration: 2022-08-27
Also published as: JP2004087805A

Description

【０００１】
【発明の属する技術分野】
本発明は、主に半導体装置の接続部分の構造に関し、半導体装置、この半導体装置の製造方法、この半導体装置が実装された回路基板、回路基板の製造方法、半導体装置が組み込まれた電気光学装置、電気光学装置の製造方法、この電気光学装置を備えた電子機器、及び接続構造に関する。
【０００２】
【従来の技術】
電気光学装置の一例である液晶装置は、電気光学パネルの一例である液晶パネルと、この液晶パネルの液晶を駆動するための駆動回路を有する。
【０００３】
駆動回路の実装構造の１つとしてのＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式では、液晶パネルを構成する基板の端部に配置された接続端子部に直接ＡＣＦ（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ：異方性導電フィルム）を介して、駆動回路としての半導体装置が実装される。
【０００４】
半導体装置の基板と接続される面には、液晶パネルの基板端部に配置された接続端子部と電気的に接続するバンプが複数設けられ、このバンプの材料としては、Ａｕ（金）が一般に用いられている。液晶パネルに配置される接続端子部とこのバンプとはＡＣＦ内に分散される導電性粒子により電気的に接続される。
【０００５】
【発明が解決しようとする課題】
近年、液晶装置の表示の高精細化のため電極本数が増え、液晶パネルに配置される接続端子部が微細化され、端子部間距離が狭ピッチ化される傾向にある。これに伴い、半導体装置においてもバンプが配置される面積を小さくする傾向にある。このため、バンプと接続端子部との接触面積が小さくなり、バンプの先端面と接続端子部との間に挟まれる導電性粒子の数が減少し、電気抵抗が高くなってしまうという問題があった。更に、バンプの先端面には凹凸があり、この凹凸形状はバンプ毎に異なるため、バンプの先端面と接続端子部との間に挟まれる導電性粒子の数がバンプによって異なり、バンプによって電気抵抗が異なって、液晶装置の表示ばらつきの原因となっていた。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、半導体装置と該半導体装置と電気的に接続される接続部との接続信頼性が高く、安定した導通を確保することのできる半導体装置、この半導体装置の製造方法、この半導体装置が実装された回路基板、回路基板の製造方法、半導体装置が組み込まれた電気光学装置、電気光学装置の製造方法、この電気光学装置を備えた電子機器、及び接続構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、接続パターンを備えた所定の実装面に異方性導電材を介して表面実装するための第１面と、接続パターンと導通を取るための第１面に設けられた接続部と、を有する半導体装置であって、第１面に対して凹形状をなすとともに、凹形状の底部に接続部を有するパッド部と、凹形状の外周部の一部に沿って設けられた堰と、を少なくとも備えることを特徴とする。
【０００８】
この構成によれば、底部に接続部を有する凹形状のパッド部と、凹形状の外周部の一部に沿って設けられた堰とにより、異方性導電材をパッド内に確実に留めることができるため、接続部と接続パターンとの導通を安定して確保することができる。
従って、安定した導通を確保することができる半導体装置を提供することができる。
【０００９】
本発明に係る半導体装置によれば、異方性導電材は、複数の導電性粒子が分散された接着剤であり、実装面と第１面との圧着によって、半導体装置の中央側から外周に向かって流動し、堰は、半導体装置においてパッド部よりも外周側に位置するとともに、接着剤の流動方向と対向するように設けられた部分を含むことが好ましい。
【００１０】
この構成によれば、半導体装置においてパッド部よりも外周側に位置させるとともに、異方性導電材の流動方向と対向するように設けられた部分を含む堰を備えることによって、堰き止めた異方性導電材を効率良くパッド部内に入れることができる。
従って、安定した導通を確保することができる半導体装置を提供することができる。
【００１１】
上記課題を解決するために、本発明の半導体装置は、接続パターンを備えた所定の実装面に異方性導電材を介して表面実装するための第１面と、接続パターンと導通を取るための第１面に設けられた接続部と、を有する半導体装置であって、第１面に対して凹形状をなすとともに、凹形状の底部に接続部を有するパッド部と、パッド部内に設けられた堰と、を少なくとも備えることを特徴とする。
また、異方性導電材は、複数の導電性粒子が分散された接着剤であり、実装面と第１面との圧着によって、半導体装置の中央側から外周に向かって流動し、凹形状の深さは、導電性粒子の粒径の１／４以上に設けられ、堰は、接着剤の流動方向と対向するように設けられていることが好ましい。
【００１２】
本発明に係る半導体装置によれば、第１面には、パッド部を露出させるように絶縁膜が設けられ、堰は、絶縁膜と同一の材質によって形成されていることを特徴とする。
【００１３】
この構成によれば、堰の材質は、絶縁膜と同一の材質によって形成されていることから、例えば、フォトリソグラフィ法によって効率的に堰を形成することができる。また、堰が絶縁性を有しているため、ショートなどを防止することができる。
【００１４】
上記課題を解決するために、本発明の回路基板は、接続パターンを備えた実装面を有する基板に、実装面と対向する第１面を備える半導体装置を表面実装した回路基板であって、半導体装置の第１面には、第１面に対して凹形状をなすとともに、凹形状の底部に接続パターンと導通を取るための接続部を有するパッド部と、凹形状の外周部の一部に沿って設けられた堰と、が少なくとも設けられ、半導体装置は、基板の実装面に複数の導電性粒子が拡散された異方性導電接着剤によって接合されることを特徴とする。
また、異方性導電接着剤は、実装面への半導体装置の圧着によって、半導体装置の中央側から外周に向かって流動し、堰は、半導体装置においてパッド部よりも外周側に位置するとともに、異方性導電接着剤の流動方向と対向するように設けられた部分を含むことが好ましい。
【００１５】
上記課題を解決するために、本発明の接続構造は、接続パターンを備えた実装面を有する第１基板と、第１面を備える第２基板とを、実装面と第１面とを向かい合わせて接合するための接合構造であって、第２基板の第１面には、第１面に対して凹形状をなすとともに、凹形状の底部に接続パターンと導通を取るための接続部を有するパッド部と、凹形状の外周部の一部に沿って設けられた堰と、が少なくとも設けられ、第１基板と、第２基板とは、複数の導電性粒子が拡散された異方性導電接着剤によって接合されることを特徴とする。
また、異方性導電接着剤は、第１基板と第２基板との圧着によって、第２基板の中央側から外周に向かって流動し、堰は、半導体装置においてパッド部よりも外周側に位置するとともに、異方性導電接着剤の流動方向と対向するように設けられた部分を含むことが好ましい。
【００１６】
また、前記半導体装置の第１面は、接続部が配置された基板と、導電性粒子が分散された接着剤を介して圧着することにより接着され、前記堰は、前記圧着時の接着剤の流れる方向と対向するように設けられていることを特徴とする。
【００１７】
このように、堰を接着剤の流れる方向と対向するように設けることにより、圧着時の接着剤の流れに沿って移動する導電性粒子を、効率よく堰により堰止めてパッド部上に位置させることができる。
【００１８】
また、前記パッド部を前記第１面の外周部にほぼ沿って複数配置し、前記堰を、各前記パッド部の外周部のうち前記第１面の外周部に沿った部分に設ける構造とすることができる。また、前記パッド部を前記第１面の外周部にほぼ沿って複数配置し、前記堰を、前記第１面の中心部に向かって開口する形状とすることができる。また、前記パッド部を第１辺を有するほぼ矩形の平面形状とし、前記パッド部を前記第１辺が前記第１面の外周部にほぼ平行するように前記第１面の外周部に沿って複数配置し、前記堰を前記第１辺に沿って設ける構造とすることができる。
【００１９】
また、前記パッド部を第１辺を有するほぼ矩形の平面形状とし、前記パッド部を前記第１辺が前記第１面の外周部にほぼ平行となるように、前記第１面の外周部に沿って複数配置し、前記パッド部を、前記第１面の中心部に近い第１パッド部と、前記第１面の中心部から前記第１パッド部よりもより遠い第２パッド部とから構成し、前記第１パッド部の外周部の一部に沿って配置される前記堰は、前記第１辺および該第１辺と隣り合う２辺に沿って設けられ、前記第２パッド部の外周部の一部に沿って配置される前記堰は、前記第１辺、及び該第１辺と隣り合う２辺のうち前記第１面の中心部から遠い辺に沿って設けられる構造とすることができる。このように半導体装置上に位置する場所によって、パッド部の外周部に設ける堰の形状を変えることもできる。ここで、半導体装置を導電性粒子が分散された樹脂からなる接着材により基板上に圧着して実装する際、圧着時の接着剤は、接着面の中心部から放射状に外側に向かって流れる。従って、このような堰構造とすることにより、圧着時の接着剤の流れに沿って移動する導電性粒子を、より効率よく堰により堰止めてパッド部上に位置させることができる。また、前記堰を、対応する１つの前記パッド部に対して複数設けても良い。この場合、１つの前記パッド部に対して複数設けられた前記堰のうち隣り合う堰間距離を、半導体装置を基板に実装する際の半導体装置と基板とを接着する接着剤内に分散された導電性粒子の径よりも小さくすることが望ましい。これにより、一旦、堰により堰止められてパッド部上に位置した導電性粒子が、圧着時の接着剤の流れに沿って再びパッド部外に移動することがない。
【００２０】
また、前記パッド部を第１辺を有するほぼ矩形の平面形状とし、前記パッド部を前記第１辺が前記第１面の外周部にほぼ平行するように前記第１面の外周部に沿って複数配置し、前記パッド部の一部に配置された堰を前記第１辺とほぼ平行に設ける構造とすることができる。また、１つのパッド部の一部に複数の堰を設けることができる。
【００２１】
また、前記半導体装置のパッド部は、基板に配置された接続部に、導電性粒子が分散された接着剤を介して圧着されることにより電気的に接続され、前記凹部の深さは、圧着前の前記導電性粒子の粒径に対して１／４以上1以下の値であることを特徴とする。
【００２２】
このような構成によれば、凹部の深さを導電性粒子の粒径の１／４以上大きい値の深さとすることにより、導電性粒子を凹部内にとどめておくことができ、一旦凹部内に位置した導電性粒子は凹部以外に移動することがない。例えば、凹部の深さを導電性粒子の粒径の１／４より小さい値の深さとすると、圧着時に、導電性粒子を凹部内にとどめておくことが難しく、圧着時の接着剤の流れに沿って導電性粒子は移動しやすくなってしまう。尚、実装前の半導体装置の凹部の深さの上限値においては、接着剤内に分散される導電性粒子の大きさや、半導体装置を基板に実装する際の圧着時における導電性粒子の変形率などにより適宜調整すればよく、例えば導電性粒子の粒径と同じ値とすることができる。すなわち、半導体装置を基板に実装した際に、両者の接続部が確実に導通がとれる状態、言い換えれば、導電性粒子が両者の接続部に接触する状態となるように、凹部の深さの上限を設定することができる。
【００２３】
本発明の半導体装置の製造方法は、半導体基板の第１面上に凹部形状のパッド部を備えた半導体装置の製造方法であって、前記半導体基板の第１面上に複数の金属層を形成する工程と、各前記金属層の外周端部を覆って絶縁膜を形成することにより前記凹部形状のパッド部を形成する工程とを有することを特徴とする。
【００２４】
本発明のこのような構成によれば、金属層及び絶縁膜により凹部形状を有するパッド部を形成することができる。このような製造方法により得られる半導体装置を導電性粒子が分散された樹脂からなる接着剤を介して基板に実装する場合、基板上の接続部と電気的に接続されるパッド部が凹部形状を有しているので、凹部内に導電性粒子が落ち込み、一度落ち込んだ導電性粒子は凹部外に移動することがない。従って、導電性粒子がパッド部に位置する確立を高めることができるので安定した電気的接続を得ることができ、例えパッド部の面積が縮小されても、確実にパッド部と基板上の接続部との導通性をとることができるので、安定した導通性を実現しつつパッド部を高精細化することができる。また、パッド部を凹部形状とすることにより、凹部内に接着剤が確実に確保され、半導体装置と基板との圧着強度を接着面内でほぼ均一とすることができ、物理的強度が高い。
【００２５】
また、前記絶縁膜形成工程後、前記絶縁膜上に、前記パッド部の外周部の一部に沿って堰を形成する工程を更に有することを特徴とする。
【００２６】
このような製造方法により製造された半導体装置を導電性粒子が分散された樹脂からなる接着材により基板上に圧着し、実装する際、圧着時の接着剤の流れに沿って移動する導電性粒子を、堰により堰止めてパッド部上に位置させることができる。従って、堰を設けることにより凹部内に落ち込む導電性粒子の数を増加させ、より安定した電気的接続が可能な実装を行うことができる。
【００２７】
また、前記堰は、前記絶縁膜と同じ部材を用いて形成することが望ましく、これにより堰と絶縁膜との密着性がよく、物理的強度が高い。また、前記金属層上に酸化防止層を形成する工程を更に有することができる。このような製造方法により製造された半導体装置は、金属層に酸化し腐食しやすい部材を用いた場合に、酸化防止層により金属層の酸化を防止することができ、金属層の導電性を劣化させることがない。
【００２８】
本発明の回路基板は、接続部が配置された基板と、導電性粒子が分散された接着剤と、前記導電性粒子を介して前記接続部と電気的に接続するパッド部を有する上述に記載の半導体装置とを備えることを特徴とする。
【００２９】
本発明のこのような構成によれば、接続部とパッド部との電気的接続が安定した回路基板を得ることができる。
【００３０】
本発明の回路基板の製造方法は、接続部が配置された基板の前記接続部、または、上述に記載の半導体装置の第１面上に、導電性粒子が分散された接着剤を配置する工程と、前記接着剤を介して、前記基板及び前記半導体装置を、前記接続部及び前記第１面とが対向するように接着する工程とを有することを特徴とする。
【００３１】
本発明のこのような構成によって製造された回路基板は、接続部とパッド部との電気的接続が安定している。
【００３２】
本発明の電気光学装置は、パネル用基板に電気光学物質が支持されてなる電気光学パネルと、前記電気光学物質を駆動し、前記パネル用基板、前記電気光学パネルに電気的に接続するフィルム基板、あるいは前記電気光学パネルに電気的に接続するハード基板のうち少なくとも１つの基板上に導電性粒子が分散された接着剤により実装された上述に記載の半導体装置とを具備することを特徴とする。
【００３３】
本発明のこのような構成によれば、電気光学物質を駆動する半導体装置は電気的接続が安定して実装されているので、表示品位が良好な電気光学装置を得ることができ、また電極ピッチを微細化しても電気的接続が安定しているので、高精細表示が可能な電気光学装置を得ることができる。
【００３４】
本発明の電気光学装置の製造方法は、パネル用基板に電気光学物質が支持されてなる電気光学パネルを備えた電気光学装置の製造方法であって、前記パネル用基板に配置された接続部上に、導電性粒子が分散された接着剤を配置する工程と、上述に記載の半導体装置の第1面と前記接続部とが対向するように配置し、前記接着剤を介して前記半導体装置と前記接続部とを接着する工程とを有することを特徴とする。
【００３５】
このような製造方法により製造された電気光学装置においては、電気光学物質を駆動する半導体装置は電気的接続が安定して基板上に実装されているので、表示品位が良好な電気光学装置が得られ、また電極ピッチを微細化しても電気的接続が安定しているので、高精細表示が可能な電気光学装置が得られる。
【００３６】
本発明の他の電気光学装置の製造方法は、パネル用基板に電気光学物質が支持されてなる電気光学パネルと、該電気光学パネルに電気的に接続する基板とを備えた電気光学装置の製造方法であって、前記基板上に配置された接続部上に、導電性粒子が分散された接着剤を配置する工程と、上述に記載の半導体装置の第1面と前記接続部とが対向するように配置し、前記接着剤を介して前記半導体装置と前記接続部とを接着する工程とを有することを特徴とする。
【００３７】
このような製造方法により製造された電気光学装置においては、電気光学物質を駆動する半導体装置は電気的接続が安定して基板上に実装されているので、表示品位が良好な電気光学装置が得られ、また電極ピッチを微細化しても電気的接続が安定しているので、高精細表示が可能な電気光学装置が得られる。
【００３８】
本発明の電子機器は、上述に記載の電気光学装置を搭載することを特徴とする。
【００３９】
このように上述に記載した電気光学装置を電子機器に搭載することができ、表示品位の高い電子機器を得ることができる。
【００４０】
本発明の接続構造は、導電性粒子が分散された接着剤を介してそれぞれの第1面に配置された接続部が圧着される第１基板と第２基板との接続構造であって、少なくとも前記第１基板の接続部は、圧着前の前記導電性粒子の粒径に対して１／４以上1以下の値である深さの凹部形状を有することを特徴とする。
【００４１】
本発明のこのような構成によれば、接続部が凹部形状を有しているので、凹部内に導電性粒子が落ち込み、一度落ち込んだ導電性粒子は凹部外に移動することがない。従って、安定した電気的接続を得ることができ、例え接続部の面積が縮小されても、確実に２枚の基板それぞれに配置される接続部の導通をとることができるので、安定した導通性を実現しつつ接続部を微細化することができる。また、接続部を凹部形状とすることにより、凹部内に接着剤が確実に確保され、半導体装置と基板との圧着強度を接着面内でほぼ均一とすることができ、物理的強度が高い。また、凹部の深さを導電性粒子の粒径の１／４以上大きい値の深さとすることにより、導電性粒子を凹部内にとどめておくことができ、一旦凹部内に位置した導電性粒子は凹部以外に移動することがない。例えば、凹部の深さを導電性粒子の粒径の１／４より小さい値の深さとすると、圧着時に、導電性粒子を凹部内にとどめておくことが難しく、圧着時の接着剤の流れに沿って導電性粒子は移動しやすくなってしまう。尚、凹部の深さの上限値においては、接着剤内に分散される導電性粒子の大きさや、2枚の基板を接着する圧着時における導電性粒子の変形率などにより適宜調整すればよく、例えば導電性粒子の粒径の値とすることができる。すなわち、２枚の基板を接着した際に、両者の接続部が確実に導通がとれる状態、言い換えれば、導電性粒子が両者の接続部に接触する状態となるように、凹部の深さの上限を設定することができる。また、第１の基板及び第２の基板の両方に、凹部を有する接続部を設けてもよい。
【００４２】
また、前記第１基板の第１面には、前記圧着時の接着剤の流れる方向と対向するように堰が、前記接続部の外周の一部に沿って、または前記接続部の一部に設けられていることを特徴とする。
【００４３】
このような構成によれば、２枚の基板を接着材により圧着する際、圧着時の接着剤の流れに沿って移動する導電性粒子を、堰により堰止めて接続部上に位置させることができる。従って、堰を設けることにより、凹部内に落ち込む導電性粒子の数を増加させ、より安定した電気的接続が可能な実装を行うことができる。また、第２基板の第１面に堰を更に設けても良い。
【００４４】
【発明の実施の形態】
<半導体装置及びその製造方法、これを用いた回路基板及びその製造方法>
以下に、本発明による半導体装置及びその製造方法、これを用いた回路基板及びその製造方法について説明する。
【００４５】
（参考形態）
本発明における参考形態の半導体装置の構造について図１及び図２を用いて説明する。
【００４６】
図１に示すように、半導体装置５０の第１面５０ａ上には、複数の凹部５２を有するパッド部５１が配置されている。パッド部５１は、半導体装置５０が実装される基板に配置される接続部に電気的に接続する部分である。本参考形態においては、各パッド部５１は、第１辺５１ａを有し、その平面形状、言い換えると半導体装置５０の第１面５０ａに対して直交する方向からみた場合の形状が、矩形の形状を有している。各パッド部５１は、各々の第１辺５１ａが第１面５０ａの外周部とほぼ平行となるように位置し、第１面５０ａの外周部に沿って、本参考形態においては例えば１６個配置されている。
【００４７】
図２（Ａ）（Ｂ）に示すように、半導体装置５０におけるパッド部５１及びこの付近では、半導体基板５３上に例えばアルミニウムからなる金属層５４が配置され、この金属層５４の外周端部を覆うように例えばポリイミドからなる絶縁膜５６が配置され、金属層５４表面の絶縁膜５６により覆われていない領域には、金属層５４のアルミニウムが酸化されないように金薄膜などの酸化防止層５５が配置されている。パッド部５１は、金属層５４上に酸化防止層５５が積層された接続部５７と、この接続部の外周を囲う絶縁膜５６とからなり、これら接続部５７及び絶縁膜５６とにより凹部５２の形状をなしている。尚、図２（Ａ）において、凹部５２内に位置する粒子６１はＡＣＦ内に分散される導電性粒子６１であり、半導体装置５０単体では導電性粒子６１は設けられておらず、図２（Ａ）は、半導体装置５０がＡＣＦを介して基板に実装された際の導電性粒子６１の状態を説明するものである。このように、従来の半導体装置においては接続部となる部分にバンプが形成され凸形状をなしていたが、本参考形態における半導体装置においては、接続部であるパッド部は凹部形状を有している。
【００４８】
次に、半導体装置５０の製造方法について図３を用いて説明する。
【００４９】
図３（Ａ）に示すように、半導体基板５３上に接続部となるアルミニウムからなる厚さ１．４μｍの金属層５４を形成する。次に、図３（Ｂ）に示すように、接続部となる領域以外と金属層５４の周端部を覆うようにポリイミドからなる絶縁膜５６を厚さ４μｍに形成する。次に、図３（Ｃ）に示すように、金属層５４が露出した領域に酸化防止層５５としてＡｕ薄膜を厚さ０．４〜０．８μｍに形成する。酸化防止層５５は、金属層５４の材料として用いられるアルミニウムの酸化を防止するためのものである。これにより、金属層５４上に酸化防止層５５が積層された接続部５７が形成され、この接続部５７と接続部５７の外周を囲う絶縁膜５６とから形成された凹部５２を有するパッド部５１が形成される。本参考形態においては、パッド部５１の凹部５２の深さｈ１は３．５μｍとした。
【００５０】
凹部５２の深さは、上述の半導体装置５０とこれが実装される基板とを接着するＡＣＦ内に分散される導電性粒子の大きさや、半導体装置を基板に実装する際の圧着時における導電性粒子の変形率、半導体装置を基板に実装する際の圧着時における凹部５２の一部を形成する絶縁膜の変形率などにより適宜調整すればよい。例えば、実装前の半導体装置５０における凹部５２の深さｈ１は、接着前のＡＣＦ内に分散されている状態の導電性粒子６１の粒径の１／４以上であることが望ましい。凹部５２の深さｈ１を導電性粒子６１の粒径の１／４より小さい値の深さとすると、圧着時に、導電性粒子６１を凹部５２内にとどめておくことが難しく、圧着時のＡＣＦの流れに沿って導電性粒子６１は移動しやすくなってしまう。これに対して、凹部５２の深さｈ１を導電性粒子６１の粒径の１／４以上大きい値の深さとすることにより、導電性粒子６１を凹部５２内にとどめておくことができ、一旦凹部５２内に位置した導電性粒子６１は凹部５２以外に移動することがない。一方、実装前の半導体装置５０の凹部５２の深さｈ１の上限値においては、ＡＣＦ内に分散される導電性粒子の大きさや、半導体装置を基板に実装する際の圧着時における導電性粒子の変形率、半導体装置を基板に実装する際の圧着時における凹部５２の一部を形成する絶縁膜の変形率などにより適宜調整すればよい。すなわち、半導体装置５０を基板に実装した際に、両者の接続部が確実に導通がとれる状態、言い換えれば、導電性粒子が両者の接続部に接触する状態となるように、凹部５２の深さの上限を設定することができる。
【００５１】
次に、上述の半導体装置が実装される回路基板及びその製造方法について図４、図１４を用いて説明する。更に、半導体装置５０のパッド部５１が凹部形状を有することによる作用、効果についてもあわせて説明する。尚、本発明においては、回路基板とは半導体装置が実装された基板を指す。
【００５２】
図１４に示すように、回路基板２０７０は接続部７１が配置された基板としての配線基板７０と半導体装置５０とがＡＣＦ６０により接着されて構成される。配線基板７０上の接続部７１と、半導体装置５０上のパッド部５１の接続部５７とは、ＡＣＦ６０内に分散される導電性粒子６１により電気的に接続される。接着剤としてのＡＣＦ６０は、図４に示すように、例えば粒径４．２μｍ程度の導電性粒子６１が樹脂６２中に分散されたものであり、通常テープ状となっており、使用前はテープ状の片面に離型紙が貼られている。
【００５３】
次に、図４を用いて、図１４に示す回路基板２０７０の製造方法について説明する。図４は、半導体装置５０のパッド部５１と配線基板７０に配置される接続部７１との接続部分に相当する。
【００５４】
図４（Ａ）に示すように、基板７２上に接続部７１が配置された配線基板７０の接続部７１上にＡＣＦ６０´を貼付け、ＡＣＦ６０´の離型紙６３を剥離する。
【００５５】
次に、図４（Ｂ）に示すように、半導体装置５０の第１面５０ａがＡＣＦ６０を介して配線基板７０に対向するように半導体装置５０を配置し、半導体装置５０と配線基板７０とをＡＣＦ６０を介して加圧し、加熱して圧着する。これにより、図４（Ｃ）に示すように、凹部５２内に位置する導電性粒子６１を介して、接続部５７と接続部７１とは電気的に接続され、樹脂６２により半導体装置５０と配線基板７０とは接着され、回路基板２０７０が形成される。
【００５６】
ここで、従来のバンプを用いた構造では、バンプの先端面に凹凸があるため、導電性粒子６１の数が十分確保できない上、異なるバンプ間で存在する導電性粒子６１の数が同じであっても導電性粒子６１の変形率が異なり、実質的に接続部５７と接続部７１とを接続する接続面積が異なって、異なるバンプ間で接続抵抗が異なるということがあった。これに対し、本参考形態においては、上述の半導体装置５０と配線基板７０との圧着の際、図２（Ａ）、図４（Ｃ）に示すように、ＡＣＦ内に分散された導電性粒子６１は、凹部５２内に落ち込み、一度落ち込んだ導電性粒子６１は凹部５２外に移動することがない。このように、パッド部５１を凹部形状とすることにより、導電性粒子６１が接続部５７に位置する確立を高めることができ、接続部５７及び７１の面積が縮小されても安定して両者の導通性を確保することができる。従って、各パッド５１間で抵抗ばらつきのない安定した接続抵抗特性を有する回路基板を得ることができる。また、凹部５２を設けることにより、凹部５２内に接着剤となる樹脂６２が確実に確保されので、半導体装置５０と配線基板７０との圧着強度が第１面内５０ａでほぼ均一となり、物理的強度が高い回路基板２０７０を得ることができる。
【００５７】
本参考形態において、実装後の半導体装置５０における凹部５２の深さｈ１´は、接着前のＡＣＦ内に分散されている状態の導電性粒子６１の粒径の１／４以上であることが望ましい。凹部５２の深さｈ１´を導電性粒子６１の粒径の１／４より小さい値の深さとすると、圧着時に導電性粒子６１を凹部５２内にとどめておくことが難しく、圧着時のＡＣＦの流れに沿って導電性粒子６１は移動しやすくなってしまう。これに対して、凹部５２の深さｈ１´を導電性粒子６１の粒径の１／４以上大きい値の深さとすることにより、導電性粒子６１を凹部５２内にとどめておくことができ、一旦凹部５２内に位置した導電性粒子６１は凹部５２以外に移動することがない。また、凹部５２の深さｈ１´は、１．２μｍ以上であることが望ましく、これにより、凹部５２内に接着剤を十分に確保することができ、接着度を第１面５０ａ内でほぼ均一にすることができる。
【００５８】
また、実装後の半導体装置５０の凹部５２の深さｈ１´は、接着前のＡＣＦ内に分散されている状態の導電性粒子６１の粒径に対して１以下であることが望ましい。凹部５２の深さｈ１´が、導電性粒子６１の粒径より大きいと、半導体装置５０接続部５７と配線基板７０の接続部７１との電気的接続がとれなくなり、接続不良のある回路基板２０７０となってしまう。これに対し、凹部５２の深さｈ１´の値を、導電性粒子６１の粒径以下とすることにより確実に半導体装置５０の接続部５７と配線基板７０の接続部７１との電気的接続をとることができる。
【００５９】
以上のように、本参考形態においては、半導体装置に凹部形状を有するパッド部を設けているので、ＡＣＦを用いて半導体装置を基板に実装する際に、ＡＣＦ内の導電性粒子が凹部内に確実に位置することとなり、異なるパッド間で電気抵抗値のばらつきが少なく、安定した電気特性の回路基板を得ることができる。
【００６０】
（第２実施形態）
次に、本発明における第２実施形態の半導体装置の構造について図５〜図１０を用いて説明する。本実施形態においては、上述の参考形態の構造に加え、パッド部の外周の一部に堰を設けている。尚、その他の構成は、参考形態と同様であるのでその詳細な説明は省略する。参考形態と同じ構造については同じ符号を付している。以下、参考形態との相違点を中心に説明する。
【００６１】
図５及び図６に示すように、半導体装置１０５０の第１面１０５０ａ上には、複数の凹部５２を有するパッド部１０５１が配置されている。更に、各パッド部１０５１の外周の一部に堰１０５７が設けられている。パッド部１０５１は、第１面１０５０ａの中心部に近い第１パッド部１０５１ａと、第１面の中心部から第１パッド部１０５１ａよりもより遠い第２パッド部１０５１ｂとからなっている。尚、図６において、堰が位置する領域は斜線で示している。
【００６２】
図５及び図８に示すように、第１パッド部１０５１ａの外周部の一部に沿って配置される第１の堰１０５７ａは、第１辺１０５１ｃおよびこの第１辺１０５１ｃと隣り合う２辺に沿って設けられ、コの字状を形成している。第１の堰１０５７ａは第１面１０５０ａの中心部にほぼ向かって開口する形状を有している。
【００６３】
一方、図５及び図７に示すように、第２パッド部１０５１ｂの外周部の一部に沿って配置される第２の堰１０５７ｂは、第１辺１０５１ｃ、及びこの第１辺１０５１ｃと隣り合う２辺のうち第１面１０５０ａの中心部に遠い辺に沿って設けられている。本実施形態においては、外周の２辺に沿って堰１０５７（第２の堰１０５７ｂ）が設けられた第２パッド部１０５１ｂは、矩形状の第１面１０５０ａの角部に近い位置に設けられ、ここでは８つ設けられている。第２パッド部１０５１ｂは、自身に近い第１面１０５０ａの角部を形成する２辺に沿った第２の堰１０５７ｂを有している。第２の堰１０５７ｂは第１面１０５０ａの中心部に向かって開口する形状を有している。
【００６４】
図９（Ａ）（Ｂ）（Ｃ）及び図１０（Ａ）（Ｂ）（Ｃ）に示すように、堰１０５７は、パッド部１０５１ｂの外周の２辺または３辺に沿って絶縁膜５６上に、例えば絶縁膜５６と同じ材料からなるポリイミドから形成される。このように、本実施形態においては接続部であるパッド部が凹部形状を有し、更にパッド部の外周部に堰が設けられている。
【００６５】
次に、上述の半導体装置１０５０の製造方法について図１１を用いて説明する。図１１（Ａ）〜（Ｃ）においては、参考形態と同様の製造工程を経ているので、説明を省略する。図１１（Ｃ）に示すように凹部５２を有するパッド部１０５１を形成した後、図１１（Ｄ）に示すように、絶縁膜５６上に、フォトリソグラフィ法により絶縁膜５６と同じ材料であるポリイミドからなる高さｈ２が１．２μｍ、幅ｄ１が３μｍの堰１０５７を形成する。ここで、堰１０５７は、その下地となる絶縁膜５６と同じ材料から形成されるため、絶縁膜５６に対する密着性が良い。以上により、堰１０５７が設けられた凹部形状のパッド部を有する半導体装置１０５０が完成する。
【００６６】
実装前の半導体装置１０５０の堰１０５７の高さｈ２においては、上述の半導体装置１０５０とこれが実装される基板とを接着するＡＣＦ内に分散される導電性粒子の大きさや、半導体装置を基板に実装する際の圧着時における導電性粒子の変形率、半導体装置を基板に実装する際の圧着時における堰１０５７の変形率などにより適宜調整すればよい。例えば、実装前の半導体装置１０５０における堰の高さｈ２は、１／４ｄ‐ｈ１（但し、ｄは接着前のＡＣＦ内に分散されている状態の導電性粒子６１の粒径、ｈ１は凹部５２の深さ）以上であることが望ましい。これにより、圧着時のＡＣＦの流れに沿って移動する導電性粒子６１を、堰１０５７により堰止めてパッド部１０５１上に位置させることができる。一方、実装前の半導体装置１０５０の凹部５２の深さｈ１及び堰１０５７の高さｈ２のそれぞれの上限値については、半導体装置１０５０を基板に実装した際に、両者の接続部が確実に導通がとれる状態、言い換えれば、導電性粒子が両者の接続部に接触する状態となるように、凹部５２の深さｈ１と堰１０５７の高さｈ２の上限を設定すればよい。
【００６７】
次に、上述の半導体装置が実装される回路基板及びその製造方法について図１２〜図１４を用いて説明する。
【００６８】
図１４に示すように、回路基板２１７０は、接続部７１が配置された基板としての配線基板７０と、半導体装置１０５０とが、ＡＣＦ６０を介して接着されて構成される。図１３に示すように、圧着時、ＡＣＦは半導体装置１０５０の第１面１０５０ａの中心部から放射状に外側へ向かって流れる。本実施形態においては、図５及び図６に示すように、各堰１０５７は少なくともその一部が、ＡＣＦの流れる方向と対向するように設けられているので、圧着時のＡＣＦの流れに沿って移動する導電性粒子を、堰１０５７により堰止めてパッド部１０５１上に位置させることができる。
【００６９】
次に、図１２は図１４に示す回路基板２１７０の製造工程図であるが、参考形態と比較して、圧着時の状態が異なるだけで製造方法についてはほぼ同じため説明を省略し、圧着時の状態について説明する。本実施形態においては、上述の半導体装置１０５０と配線基板７０との圧着の際、図９（Ａ、図１０（Ａ）に示すように、圧着時のＡＣＦの流れに沿って移動する導電性粒子６１を、堰１０５７により堰止めてパッド部１０５１上に位置させることができる。更に、堰１０５７を設けることにより、凹部５２内に落ち込む導電性粒子６１を増加させることができる。従って、各パッド１０５１間で抵抗ばらつきのない安定した接続抵抗特性を有する回路基板２１７０を得ることができる。本実施形態において、実装後の半導体装置１０５０における凹部５２の深さｈ１´と堰１０５７の高さｈ２´との和ｈ３は、接着前のＡＣＦ内に分散されている状態の導電性粒子６１の粒径に対して１以下であることが望ましい。ｈ３の深さが、導電性粒子６１の粒径より大きいと、半導体装置１０５０の接続部５７と配線基板７０の接続部７１との電気的接続がとれなくなり、接続不良のある回路基板２１７０となってしまう。これに対し、ｈ３の値を、導電性粒子６１の粒径以下とすることにより確実に半導体装置１０５０の接続部５７と配線基板７０の接続部７１との電気的接続をとることができる。
【００７０】
また、実装前の半導体装置１０５０における堰１０５７の幅ｄ１(図１１（Ｄ）参照)は、実装時に堰１０５７上に導電性粒子６１が位置してしまうと接続不良が生じてしまうため、堰１０５７上に導電性粒子６１が位置しないように狭くすることが望ましく、導電性粒子の大きさや隣り合う接続部間距離により適宜設定すればよい。例えば、粒径４．２μｍの導電性粒子を用い、隣あう接続部間距離が１３μｍの場合、堰１０５７の幅を、例えば隣り合う接続部間距離の１／４以下、すなわち約３．３μｍ以下とすることにより、隣り合うパッド部にそれぞれ設けられた堰間距離を導電性粒子の大きさよりも十分大きくとることができ、導電性粒子６１が堰１０５７上に位置することがない。また、幅ｄ１の下限値としては、導電性粒子６１が堰１０５７上に位置しないように十分狭くすることが望ましく、堰形成時の形成精度によって値は調整すればよい。
【００７１】
本実施形態における半導体装置と、従来の金属層上にバンプを設け、これを接続部とする半導体装置とを比較すると、接続部の面積を例えば３２００μｍ^２とし、導電性粒子の粒径を４．２μｍとした場合、従来においては、１つの接続部に位置する導電性粒子が４個であったのに対し、本実施形態においては、１つの接続部に位置する導電性粒子を１３個とすることができる。従って、本実施形態においては、従来と比較して接続がより確実となり、接続抵抗をより安定化することができる。一般に、接続部の面積３２００μｍ^２に対し導電性粒子が４個あれば、好ましい導通性を得ることができるので、凹部形状を有するパッド部に堰を設ける構造とすることにより、約１０００μｍ^２の面積の接続部を備えた半導体装置においても、十分に好ましい導通性を得ることができ、より電極の高精細化が可能な半導体装置、回路基板を得ることができる。
【００７２】
（第３実施形態）
次に、本発明における第３実施形態の半導体装置の構造について図１５〜図１７を用いて説明する。本実施形態においては、上述の第２実施形態と比較して、堰の形状が異なる点で相違する。尚、その他の構成は、第２実施形態と同様であるのでその詳細な説明は省略する。上述の実施形態と同じ構造については同じ符号を付している。以下、第２実施形態との相違点を中心に説明する。
【００７３】
図１５及び図１６に示すように、半導体装置１１５０の第１面１１５０ａ上には、複数の凹部５２を有するパッド部１１５１が配置されている。更に、各パッド部１１５１の外周の一部であるパッド部１１５１の第１辺１１５１ａに沿って設けられている。尚、図１５において、堰が位置する領域は斜線で示している。
【００７４】
図１７（Ａ）（Ｂ）に示すように、堰１１５７は、絶縁膜５６上に例えば絶縁膜５６と同じ材料からなるポリイミドから形成されている。
【００７５】
上述の半導体装置１１５０の製造方法については、堰の形状が異なる以外は、第２実施形態と同様の製造方法であるため、ここでは説明を省略する。図１４に示す上述の半導体装置１１５０が実装される回路基板２２７０は、第２実施形態と同様に、半導体装置に設けられる各堰１１５７が、圧着時のＡＣＦの流れる方向と対向するように設けられているので、圧着時のＡＣＦの流れに沿って移動する導電性粒子を、堰１１５７により堰止めてパッド部１１５１上に位置させることができる。
【００７６】
また、本実施形態における回路基板２２７０の製造方法については、第２実施形態と堰の形状が異なる以外は同じであるため、説明を省略する。
【００７７】
以上のように、本実施形態においても第２実施形態と同様に、異なるパッド間での電気抵抗値のばらつきが少なく、安定した電気特性の回路基板を得ることができる。
【００７８】
（第４実施形態）
次に、本発明における第４実施形態の半導体装置の構造について図１８〜図２０を用いて説明する。本実施形態においては、第２実施形態及び第３実施形態と比較して堰の形状が異なる点で相違し、本実施形態は、上述の第３実施形態の構造に加え、パッド部上にも堰が形成されている。尚、その他の構成は第３実施形態と同様であるのでその詳細な説明は省略し、上述の実施形態と同じ構造については同じ符号を付している。以下、第３実施形態との相違点を中心に説明する。
【００７９】
図１８及び図１９に示すように、半導体装置１２５０の第１面１２５０ａ上には、複数の凹部１２５２を有するパッド部１２５１が配置されている。更に、各パッド部１２５１の外周の一部とパッド部上とに堰１２５７が設けられている。各パッド部１２５１は、第１辺１２５１ａを有する矩形状を有し、各々の第１辺１２５１ａが第１面１２５０ａの外周部とほぼ平行となるように位置している。堰１２５７は、パッド部１２５１の第１辺１２５１ａに沿って１つ、更に第１辺１２５１ａに平行に各パッド部１２５１上に３つ設けられている。尚、図１８において、堰が位置する領域は斜線で示している。図２０（Ａ）（Ｂ）に示すように、堰１２５７は、絶縁膜５６上に例えば絶縁膜５６と同じ材料からなるポリイミドから形成されている。
【００８０】
上述の半導体装置１２５０の製造方法は、堰の形状が異なる以外は、第２実施形態と同様であるため、説明を省略する。尚、実装前の半導体装置１２５０における堰１２５７の幅ｄ１は、実装時に堰１２５７上に導電性粒子６１が位置してしまうと接続不良が生じてしまうため、堰１２５７上に導電性粒子６１が位置しないように狭くし、また同一のパッド内に位置する隣り合う堰間距離が少なくとも導電性粒子６１の粒径よりも大きくなるようにすることが望ましい。
【００８１】
図１４に示す上述の半導体装置１２５０が実装される回路基板２３７０は、第２実施形態と同様に、半導体装置に設けられる各堰１２５７が、圧着時のＡＣＦの流れる方向と対向するように設けられているので、圧着時のＡＣＦの流れに沿って移動する導電性粒子を、堰１２５７により堰止めてパッド部１２５１上に位置させることができる。
【００８２】
また、本実施形態における回路基板２３７０の製造方法については、第２実施形態と堰の形状が異なる以外は同じであるため、説明を省略する。
【００８３】
以上のように、本実施形態においても、半導体装置に凹部形状を有するパッド部を設け、更にパッド部の外周及びパッド部上に堰を設けることにより、異なるパッド間での電気抵抗値のばらつきが少なく、安定した電気特性の回路基板を得ることができる。
【００８４】
（第５実施形態）
次に、本発明における第５実施形態の半導体装置の構造について図２１〜図２５を用いて説明する。本実施形態においては、第２実施形態と比較して堰の形状が異なる点で相違し、第２実施形態においては１つのパッド部の外周に沿って１つの堰が形成されているが、本実施形態においては１つのパッド部の外周に沿って複数の堰が形成されている。尚、その他の構成は、第２実施形態と同様であるのでその詳細な説明は省略し、上述の実施形態と同じ構造については同じ符号を付している。以下、第２実施形態との相違点を中心に説明する。
【００８５】
図２１に示すように、半導体装置１３５０の第１面１０５０ａ上には、複数の凹部５２を有するパッド部１３５１が配置され、各パッド部１３５１の外周の一部に堰１３５７が設けられている。各パッド部１３５１は、第１辺１３５１ｃを有する矩形状を有し、各々の第１辺１３５１ｃが第１面１３５０ａの外周部とほぼ平行となるように位置している。更に、パッド部１３５１は、第１面１３５０ａの中心部に近い第１パッド部１３５１ａと、第１面の中心部から第１パッド部１３５１ａよりもより遠い第２パッド部１３５１ｂとからなっている。尚、図２１において、堰が位置する領域は斜線で示している。
【００８６】
図２１及び図２３に示すように、第１パッド部１３５１ａの外周部の一部に沿って配置される第１の堰１３５７ａは、第１辺１３５１ｃおよびこの第１辺１３５１ｃと隣り合う２辺に沿って複数設けられ、複数の堰でコの字状を形成している。第１の堰１３５７ａは第１面１３５０ａの中心部にほぼ向かって開口する形状を有している。一方、図２１及び図２２に示すように、第２パッド部１３５１ｂの外周部の一部に沿って配置される第２の堰１３５７ｂは、第１辺１３５１ｃ、及びこの第１辺１３５１ｃと隣り合う２辺のうち第１面１３５０ａの中心部に遠い辺に沿って複数設けられている。本実施形態においては、外周の２辺に沿って堰１３５７（第２の堰１３５７ｂ）が設けられた第２パッド部１３５１ｂは、矩形状の第１面１３５０ａの角部に近い位置に設けられ、ここでは８つ設けられている。第２パッド部１３５１ｂは、自身に近い第１面１３５０ａの角部の２辺に沿った第２の堰１３５７ｂを有している。第２の堰１３５７ｂは第１面１３５０ａの中心部に向かって開口する形状を有している。
【００８７】
図２４（Ａ）（Ｂ）（Ｃ）、図２５（Ａ）（Ｂ）（Ｃ）に示すように、堰１０５７は、パッド部１３５１の外周の２辺または３辺に沿って絶縁膜５６上に、例えば絶縁膜５６と同じ材料であるポリイミドから形成される。
【００８８】
上述の半導体装置１３５０の製造方法については、堰の形状が異なる以外は、第２実施形態と同様の製造方法であるため、ここでは説明を省略する。尚、１つのパッド部１３５１に対応して設けられる複数の堰１３５７の隣り合う堰間距離は、ＡＣＦ内に分散される導電性粒子の大きさよりも小さいことが望ましく、これにより隣り合う堰と堰との間の隙間から導電性粒子が通り抜けることがない。
【００８９】
次に、図１４に示す上述の半導体装置１３５０が実装される回路基板２４７０は、第２実施形態と同様に、半導体装置に設けられる各堰１３５７が、圧着時のＡＣＦの流れる方向と対向するように設けられているので、圧着時のＡＣＦの流れに沿って移動する導電性粒子を、堰１３５７により堰止めてパッド部１３５１上に位置させることができる。
【００９０】
また、本実施形態における回路基板２４７０の製造方法については、第２実施形態と堰の形状が異なる以外は同じであるため、説明を省略する。
【００９１】
以上のように、本実施形態においても、異なるパッド間での電気抵抗値のばらつきが少なく、安定した電気特性の回路基板を得ることができる。
【００９２】
本発明は、上述の実施形態に記載される構造に限定されるものではない。例えば、上述の各実施形態においては、酸化防止層として金薄膜を用いたが、他にニッケルメッキ膜、導電性に支障がない程度の厚さの酸化アルミニウム膜などを用いることもできる。また、パッド部の平面形状が矩形状を有しているが、例えば円形であってもよい。また、絶縁膜及び堰の材料としてポリイミド樹脂を用いたが、ＳｉＯ_２やＳｉＮなどを用いてもよい。また、堰の形状としては、上述に記載した構造に限定されるものではなく、圧着時にＡＣＦ中の導電性粒子を捕獲できる形状であればよい。また、上述の実施形態においては、堰の断面形状、言い換えれば、半導体装置の第１面に対し垂直な断面形状が矩形状を有していたが、これに限られるものでなく、例えば、図２６及び図２７に示すように、パッド部１４５１ｂ及び１４５１ｃの外周部に沿って設けられた堰１４５７ｂ及び１４５７ａがその断面形状が三角形状を有していても良い。
<接続構造>
本発明の接続構造の実施形態について説明する。
（第６実施形態）
上述においては、半導体装置を基板にＡＣＦによって実装する場合について説明したが、接続部が配置される２枚の基板の両者の接続部をＡＣＦによって接続する場合の接続構造に適用することも可能である。すなわち、２枚の基板のうち少なくとも一方の接続部を凹部形状にする、あるいは接続部を凹部形状とし更に堰を設ける構造としてもよい。以下に、図２８〜３０を用いて説明する。
【００９３】
図２８に示すように、第1面に接続部２７１を有する配線基板２７０と、第１面に接続部１７１を有する配線基板１７０とは、ＡＣＦ６０を介して電気的に接続されている。図２９に示すように、２枚の配線基板をＡＣＦ６０を介して圧着する際、ＡＣＦ６０はその中心部から放射状に外側に向かって移動する。
【００９４】
本実施形態においては、２枚の配線基板１７０及び２７０のうち一方の配線基板２７０は、図３０（Ａ）〜（Ｃ）に示すように、基板２７３上に導電膜からなる接続部２７１が配置されている。接続部２７１（図３０（Ａ）上、点線で図示）は一部が実際に接続に寄与するパッド部２７４（図３０（Ａ）上、矩形状に実線で囲まれた領域）となっている。接続部２７１は、パッド部２７４となる領域が露出するように、絶縁膜２７６によって覆われている。更に、一部のパッド部２７４上の一部分には後述する堰２７７が設けられる位置に絶縁膜２７６が配置されている。パッド部２７４は矩形状を有し、例えば７つ配置されている。
【００９５】
７つのパッド部のうち中心部にあるパッド部２７４の向い合う２辺それぞれに沿ってコの字状の堰２７７が配置されている。中心にあるパッド部２７４を挟んで両側に２つづつあるパッド部２７４の外周には、コの字状の堰２７７が配置され、更にパッド部２７４上には中心部に向かって開口を有するコの字状を有する堰が２つ配置されている。また、もっとも外側に位置するパッド部２７４には、その外周部の３辺に沿って、中心部に向かって開口を有するコの字状の堰２７７が配置されている。本実施形態においては、パッド部２７４は、絶縁膜２７６が覆われていない接続部２７１が露出した部分と、この露出した部分を囲う絶縁膜２７６によって形成され、その形状は凹部２７２をなしている。堰２７７は、２枚の基板の圧着時のＡＣＦ６０の流れに対向するように設けられている。凹部２７２の深さｈ４や堰２７７の高さｈ５は、ＡＣＦ内に分散される導電性粒子の大きさや、圧着時における導電性粒子の変形率、圧着時における堰２７７の変形率などにより適宜調整すればよい。
【００９６】
次に、上述の２枚の配線基板を接続する方法について説明する図３１を用いて説明する。
【００９７】
図３１（Ａ）に示すように、基板１７２上に接続部１７１が配置された配線基板１７０の接続部１７１上にＡＣＦ６０を貼りつける。次に、図３１（Ｂ）に示すように、パッド部２７４がＡＣＦ６０を介して配線基板１７０に対向するように配線基板２７０を配置し、２枚の配線基板１７０及び２７０をＡＣＦ６０を介して圧着する。これにより、図３１（Ｃ）に示すように、凹部２７２内に位置する導電性粒子６１を介して、接続部２７１と接続部１７１とは電気的に接続され、樹脂６２により２枚の配線基板１７０及び２７０とは接着される。
【００９８】
本実施形態においては、パッド部２７４を凹部形状とし更に堰を設けることにより、２枚の配線基板の導通性を確実に確保し、各パッド部間で抵抗ばらつきのない安定した接続抵抗特性を有する接続構造を得ることができる。
【００９９】
(第７実施形態)
第６実施形態においては、２枚の配線基板のうち一方の基板に凹部形状を有するパッド部を設けたが、２枚の配線基板両方の接続部を凹部形状とし、更に２枚の配線基板の両方に堰を設ける構造としても良い。以下に、この場合について、図２８及び図３２を用いて説明する。
【０１００】
図２８に示すように、接続部２７１を有する配線基板２７０と、接続部３７１を有する配線基板３７０とは、ＡＣＦ６０を介して電気的に接続されている。配線基板２７０は第６実施形態と同じ構造を有しており、配線基板３７０においても第６実施形態と同様に凹部形状のパッド部及び堰が設けられている。
【０１０１】
次に、上述の２枚の配線基板を接続する方法について図３２を用いて説明する。
【０１０２】
図３２（Ａ）に示すように、基板３７２上に接続部３７１が配置された配線基板３７０を用意する。接続部３７１は、実際に接続に寄与するパッド部３７４となる領域の一部が露出するように、パッド部３７４付近の接続部３７１の外周端部は絶縁膜３７６によって覆われている。更に絶縁膜３７６上には堰３７７が設けられ、堰３７７は２枚の配線基板を貼り合わせた際にそれぞれの配線基板に配置される堰が対応するように位置している。次に、基板３７２上に接続部３７１が配置された配線基板３７０の接続部３７１上にＡＣＦ６０を貼付ける。
【０１０３】
次に、図３２（Ｂ）に示すように、パッド部２７４がＡＣＦ６０を介して配線基板３７０に対向するように配線基板２７０を配置し、２枚の配線基板３７０及び２７０をＡＣＦ６０を介して圧着する。これにより、図３２（Ｃ）に示すように、２つの凹部２７２及び３７２により形成された空間内に位置する導電性粒子６１を介して、接続部２７１と接続部３７１とは電気的に接続され、樹脂６２により２枚の配線基板３７０及び２７０とは接着される。本実施形態においても、各パッド部間で抵抗ばらつきのない安定した導通特性を有する接続構造を得ることができる。
【０１０４】
尚、第６及び第７施形態では、堰を設けたが、堰は設けず凹部形状のパッド部を設けるだけでも十分安定した導通性を有する接続構造が得られる。
<電気光学装置>
次に、上述した例えば第２実施形態に示す半導体装置（駆動用ＩＣ１０５０）が搭載された電気光学装置としての液晶装置について説明するが、第２実施形態以外の他の実施形態の半導体装置にも適用できることはいうまでもない。
【０１０５】
（第８実施形態）
以下、電気光学装置の一例としてＣＯＧ方式の液晶装置について説明する。
【０１０６】
まず、図３３を用いて液晶装置の構造について説明する。液晶装置１は、電気光学パネルとしての液晶パネル２と、液晶パネル２に隣接して配置されたバックライト３と、バックライト３を固定するケース４と、ケース４の下方に配置された反射板５と、液晶パネル２に接続されたフレキシブル基板６とからなる。
【０１０７】
液晶パネル２は、パネル用基板としての第１の基板７と、これに対向するパネル用基板として第２の基板８と、これら一対の第１の基板７及び第２の基板８を貼り合わせるシール材９と、第１の基板７、第２の基板８及びシール材９とにより形成された空間内に挟持された電気光学物質としての液晶１０とを有している。更に、液晶パネル２を挟むように第１の偏光板１１及び第２の偏光板１２が設けられ、第１の基板７上の第２の基板８より張り出した張り出し部１９には駆動用ＩＣ１０５０が実装され、駆動用ＩＣ１０５０と第１の基板７上に配置された第１端子部２３を介して電気的に接続されるフレキシブル基板６とが設けられている。第１の基板７上には複数のストライプ状のデータ線２１、第２の基板８上にはデータ線２１と交差して複数のストライプ状の走査線２４と、走査線２４に電気的に接続するＴＦＤ素子及びこれに接続した画素電極とが形成されている。
【０１０８】
バックライト３は、第１の基板７に隣接して配置され、光学シート１３〜１５、枠状のスペーサ１６と、光源部１７と、導光板１８とから構成される。
【０１０９】
駆動用ＩＣ１０５０は張出し部１９に導電性粒子が分散された樹脂からなるＡＣＦ６０を介して実装されている。張出し部１９には、データ線２１が延在して駆動用ＩＣ１０５０と電気的に接続する接続部としての第１配線２２と、駆動用ＩＣ１０５０と電気的に接続する接続部としての第１端子部２３と、走査線２４とシール材９に混入された導電材を介して電気的に接続され駆動用ＩＣと電気的に接続する接続部としての第２配線とが形成されている。第１端子部２３は、配線６ａが形成されたフレキシブル基板６の配線６ａと電気的に接続し、フレキシブル基板６を介して外部から信号が駆動用ＩＣ１０５０に対して入力される。半導体装置１０５０の第１面１０５０ａに配置された凹部形状のパッド部１０５１の接続部５７と、第１の基板７上に配置される接続部としての第１配線２２、第１端子部２３及び第２配線とは、図１２（Ｃ）に示すようにパッド部１０５１の凹部内に位置するＡＣＦ６０内の導電性粒子により電気的に接続される。尚、本実施形態における第１の基板７は基板上に半導体装置が実装されているので本発明における回路基板に相当し、図１２（Ｃ）において基板７２は本実施形態における第１の基板７、接続部７１は本実施形態における第１配線２２または第１端子部２３または第２配線に相当する。
【０１１０】
次に、液晶装置１の製造方法について説明する。
【０１１１】
まず、一対の基板７及び８間に液晶が注入されてなる液晶パネル２を製造する。
【０１１２】
次に、液晶パネル２の第１の基板７の張出し部１９の第１配線２２及び第１端子部２３の一端部に対応した箇所にＡＣＦ６０を貼り付ける。次に、駆動用ＩＣ１０５０の第１面１０５０ａがＡＣＦ６０を介して第１の基板７に対向するように駆動用ＩＣ１０５０を配置し、駆動用ＩＣ１０５０と第１の基板７とをＡＣＦ６０を介して圧着する。次に、液晶パネル２の第１の基板７の張り出し部１９の第１端子部２３の他端部にＡＣＦを貼り付け、このＡＣＦ６０を介してフレキシブル基板６と第１の基板７とを圧着する。これにより、液晶パネル２に駆動用ＩＣ１０５０とフレキシブル基板６とが実装された構造のものが形成される。次に、液晶パネル２の第１の基板７側にバックライト３を配置し、これらをケース４により固定し、ケース４の下方に反射板５を配置して電気光学装置としての液晶装置が完成する。
【０１１３】
本実施形態においては、半導体装置１０５０と液晶パネル２との間で、各パッド１０５１間で抵抗ばらつきのない安定した接続抵抗特性が得られるので、高精細化にも高品位な表示が可能な液晶装置を得ることができる。
【０１１４】
（第９実施形態）
以下、電気光学装置の一例としてＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）方式の液晶装置について図３４を用いて説明する。第８実施形態においては液晶パネルを構成する基板上に駆動用ＩＣが実装されていたが、本実施形態においては、液晶パネルに電気的に接続するフィルム状のフレキシブル回路基板に駆動用ＩＣが実装されている。尚、第８実施形態と同様の構造については、同様の符号を付して説明を省略し、ここでは主に異なる構造について説明する。
【０１１５】
図３４に示すように、液晶装置１００は、液晶パネル１０２と、バックライト３と、バックライト３を固定するケース４と、ケース４の下方に配置された反射板５と、液晶パネル２に接続されたフレキシブル回路基板１０６とからなる。
【０１１６】
図３４に示すように、液晶パネル１０２は、互いに対向する第１の基板１０７及び第２の基板１０８と、これら一対の基板１０７及び１０８を貼り合わせるシール材９と、一対の基板１０７及び１０８間に挟持された液晶１０とを有している。更に、液晶パネル１０２には、第１の基板１０７上に配置された第１端子部１２３を介して、駆動用ＩＣ１０５０が実装されたフレキシブル回路基板１０６が電気的に接続される。第１の基板１０７は第２の基板１０８から張り出した張出し部１１９を有し、張出し部１１９上にはデータ線２１が延在した第１配線１２２と、走査線２４とシール材９に混入された導電材を介して電気的に接続される第２配線とが形成されている。第１配線１２２及び第２配線は、フレキシブル回路基板１０６の配線１０６ａと電気的に接続し、フレキシブル回路基板１０６を介して外部から信号が液晶パネル１０２の各配線に対して入力される。ここで、フレキシブル回路基板１０６は、フレキシブル基板１２１と、このフレキシブル基板１２１上に形成された配線１０６ａと、フレキシブル基板１２１上に実装された駆動用ＩＣ１０５０とを有している。
【０１１７】
フレキシブル回路基板１０６上には、ＡＣＦ６０を介して半導体装置１０５０が実装されている。フレキシブル回路基板１０６上には、駆動用ＩＣ１０５０とＡＣＦ６０を介して電気的に接続され、また第１の基板１０７上の第１配線１２２及び第２配線に電気的に接続される接続部１０６ａが配置されている。半導体装置１０５０の第１面１０５０ａに配置された凹部形状のパッド部１０５１と、フレキシブル回路基板１０６上の接続部１０６ａとは、図１２（Ｃ）に示すように、パッド部１０５１の凹部内に位置するＡＣＦ６０内の導電性粒子により電気的に接続される。本実施形態におけるフレキシブル回路基板１０６は基板上に半導体装置が実装されているので本発明における回路基板に相当し、図１２（Ｃ）において基板７２は本実施形態におけるフレキシブル回路基板１０６、接続部７１は本実施形態における接続部１０６ａに相当する。
【０１１８】
次に、液晶装置１００の製造方法について説明する。まず、液晶パネル１０２を製造する。次に、接続部１０６ａが配置されたフレキシブル基板１２１上の駆動用ＩＣが実装される領域にＡＣＦを貼り付ける。その後、駆動用ＩＣ１０５０をその第１面１０５０ａがＡＣＦ６０を介してフレキシブル基板１２１に対向するように配置し圧着して、フレキシブル回路基板１０６を製造する。次に、液晶パネル２の第１の基板１０７の張出し部１１９の第１配線１２２及び第２配線にＡＣＦを貼り付け、フレキシブル回路基板１０６を配置し、液晶パネル１０２とフレキシブル回路基板１０６とを圧着させる。これにより、液晶パネル１０２にフレキシブル回路基板１０６とが実装された構造のものが形成される。次に、液晶パネル１０２の第１の基板１０７側にバックライト３を配置し、これらをケース４により固定し、ケース４の下方に反射板５を配置して液晶装置が完成する。以上のように、本実施形態においても、高品位な表示が可能な液晶装置を得ることができる。また、半導体装置１０５０とフレキシブル基板との圧着強度が高いフレキシブル回路基板１０６を得ることができる。
【０１１９】
（第１０実施形態）
以下、電気光学装置の一例としてＣＯＢ（ＣｈｉｐＯｎＢｏａｄ）方式の液晶装置について図３５を用いて説明する。実施形態９に示す液晶装置１１０ではフレキシブル配線基板上に駆動用ＩＣが実装されているのに対し、本実施形態ではハード基板上に駆動用ＩＣが実装され、このハード基板と液晶パネルとが配線基板を介して電気的に接続されている点で異なり、同様の構造については同様の符号を付し、異なる構造について説明する。
【０１２０】
図３５に示すように、液晶装置１１０は、液晶パネル１０２と、液晶パネル１０２に隣接して配置されたバックライト３と、バックライト３を固定するケース４と、ケース４の下方に配置された反射板５と、液晶パネル２に接続された配線基板２０６と、配線基板２０６に電気的に接続する半導体装置としての駆動用ＩＣ１０５０が実装されたハード回路基板３０とからなる。
【０１２１】
第１の基板１０７は、第２の基板１０８から張り出した張出し部１１９を有し、張出し部１１９上には、データ線２１が延在した第１配線１２２と、走査線２４とシール材９に混入された導電材を介して電気的に接続する第２配線とが形成されている。第１配線１２２及び第２配線は、配線基板２０６の配線２０６ａと電気的に接続し、更に、配線基板２０６はハード回路基板３０と電気的に接続する。ハード回路基板３０は、ハード基板３０ｂと、ハード基板３０ｂ上に配置された接続部としての配線３０ａと、ハード基板３０ｂ上に配置された駆動用ＩＣ１０５０とからなる。半導体装置１０５０の第１面１０５０ａに配置された凹部形状のパッド部１０５１の接続部５７と、ハード回路基板３０上に配置される配線３０ａとは、図１２（Ｃ）に示すように、パッド部１０５１の凹部内に位置するＡＣＦ６０に分散された導電性粒子により電気的に接続される。本実施形態におけるハード回路基板３０は、基板上に半導体装置が実装されるので本発明における回路基板に相当し、図１２（Ｃ）における基板７２は本実施形態におけるハード回路基板３０に、接続部７１は本実施形態における配線３０ａに相当する。
【０１２２】
次に、液晶装置１１０の製造方法について説明する。
【０１２３】
まず、液晶パネル２を製造する。次に、配線３０ａが配置されたハード基板３０ｂ上の駆動用ＩＣが実装される領域にＡＣＦを貼り付ける。その後、駆動用ＩＣ１０５０をその第１面１０５０ａがＡＣＦ６０を介してハード基板３０ｂに対向するように配置し圧着してハード回路基板３０を製造する。次に、液晶パネル１０２の張出し部１１９の第１配線１２２にＡＣＦを貼り付け、配線基板２０６を配置して圧着させる。更に、配線基板２０６とハード回路基板３０とをＡＣＦにより圧着させ電気的に接続させる。次に、液晶パネル１０２の第１の基板１０７側にバックライト３を配置し、これらをケース４により固定し、ケース４の下方に反射板５を配置して電気光学装置としての液晶装置が完成する。
【０１２４】
以上のように、本実施形態においても高品位な表示が可能な液晶装置を得ることができる。また、半導体装置１０５０とハード基板３０ｂとの圧着強度が高いハード回路基板３０を得ることができる。
【０１２５】
以上のように、上述に記載した半導体装置を、ＣＯＧ方式、ＣＯＦ方式及びＣＯＢ方式の液晶装置に適用することができ、安定した接続抵抗で配線の微細化が可能となるので、高精細で表示品位の高い液晶装置を得ることができる。
【０１２６】
また、上述した実施形態では、電気光学装置として、液晶装置に適用した場合について説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
<電子機器>
さらに、本発明の電気光学装置を電子機器としての携帯電話機に搭載した例を以下に記す。図３６に示す電子機器は、上述の液晶パネルと駆動回路とが組み合わさってなる液晶パネル２００と、これを制御する制御手段１２００とを有する。ここでは、液晶パネル２００を、パネル構造体２００Ａと、半導体ＩＣ等で構成される駆動回路２００Ｂとに概念的に分けて描いてある。また、制御手段１２００は、表示情報出力源１２１０と、表示処理回路１２２０と、電源回路１２３０と、タイミングジェネレータ１２４０とを有する。
【０１２７】
表示情報出力源１２１０は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）やＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等から
なるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１２４０によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１２２０に供給するように構成されている。
【０１２８】
表示情報処理回路１２２０は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路２００Ｂへ供給する。駆動回路２００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１２３０は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【０１２９】
また、本発明に係る電子機器としては、上記の例の他に、ディジタルオォッチ、ディジタルスチルカメラ、タッチパネル、電卓、液晶テレビ、プロジェクタ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、ワードプロセッサ、ワークステーション、テレビ電話機、ＰＯＳ端末機などがあげられる。そして、これらの各種電子機器の表示部として本発明に係る液晶装置を用いることができる。
【図面の簡単な説明】
【図１】本発明の参考形態に係る半導体装置の概略斜視図である。
【図２】図２（Ａ）は図１に示す半導体装置５０の部分平面図でありパッド部付近の構造を示し、図２（Ｂ）は図２（Ａ）の線２Ｂ−２Ｂ´で切断した切断図である。
【図３】図１の線Ａ−Ａ´における断面に対応した部分の半導体装置の製造工程図である。
【図４】本発明の参考形態に係る回路基板の製造工程を示す図である。
【図５】本発明の第２実施形態に係る半導体装置の概略斜視図である。
【図６】図５の半導体装置の平面図である。
【図７】図５の半導体装置のパッド部の斜視図であり、パッド部の２辺に沿って堰が設けられているパッド部の図である。
【図８】図５の半導体装置のパッド部の斜視図であり、パッド部の３辺に沿って堰が設けられているパッド部の図である。
【図９】図９（Ａ）は、図７に示すパッド部の平面図であり、図９（Ｂ）は図９（Ａ）の線９Ｂ−９Ｂ´で切断した切断図、図９（Ｃ）は図９（Ａ）の線９Ｃ−９Ｃ´で切断した切断図である。
【図１０】図１０（Ａ）は、図８に示すパッド部の平面図であり、図１０（Ｂ）は図１０（Ａ）の線１０Ｂ−１０Ｂ´で切断した切断図、図１０（Ｃ）は図１０（Ａ）の線１０Ｃ−１０Ｃ´で切断した切断図である。
【図１１】本発明の第２実施形態に係る半導体装置の製造工程図である。
【図１２】本発明の第２実施形態に係る回路基板の製造工程を示す図である。
【図１３】半導体装置実装時のＡＣＦの流れを説明する図である。
【図１４】回路基板の分解斜視図である。
【図１５】本発明の参考形態に係る半導体装置の概略平面図である。
【図１６】図１５に示す半導体装置のパッド部の斜視図である。
【図１７】図１７（Ａ）は、図１６に示すパッド部の平面図であり、図１７（Ｂ）は図１７（Ａ）の線１７Ｂ−１７Ｂ´で切断した切断図である。
【図１８】本発明の第４実施形態に係る半導体装置の概略平面図である。
【図１９】図１８に示す半導体装置のパッド部の斜視図である。
【図２０】図２０（Ａ）は、図１９に示すパッド部の平面図であり、図２０（Ｂ）は図２０（Ａ）の線２０Ｂ−２０Ｂ´で切断した切断図である。
【図２１】本発明の第５実施形態に係る半導体装置の平面図である。
【図２２】図２１に示す半導体装置のパッド部の２辺に沿って堰が設けられているパッド部の斜視図である。
【図２３】図２１に示す半導体装置のパッド部の３辺に沿って堰が設けられているパッド部の斜視図である。
【図２４】図２４（Ａ）は、図２２に示すパッド部の平面図であり、図２４（Ｂ）は図２４（Ａ）の線２４Ｂ−２４Ｂ´で切断した切断図、図２４（Ｃ）は図２４（Ａ）の線２４Ｃ−２４Ｃ´で切断した切断図である。
【図２５】図２５（Ａ）は、図２３に示すパッド部の平面図であり、図２５（Ｂ）は図２５（Ａ）の線２５Ｂ−２５Ｂ´で切断した切断図、図２５（Ｃ）は図２５（Ａ）の線２５Ｃ−２５Ｃ´で切断した切断図である。
【図２６】本発明における半導体装置のパッド部付近に設けられる堰の変形例を説明するための斜視図である。
【図２７】本発明における半導体装置のパッド部付近に設けられる堰の変形例を説明するための斜視図である。
【図２８】第６実施形態における接続構造を説明するための図であり、接続部が配置される２枚の基板がＡＣＦを介して接続する場合の接続部分における概略斜視図である。
【図２９】２枚の基板圧着時のＡＣＦの流れを説明する図である。
【図３０】図３０（Ａ）は、２枚の基板のうち一方の基板の接続部の概略平面図であり、図３０（Ｂ）は図３０（Ａ）の線３０Ｂ−３０Ｂ´における断面図、図３０（Ｃ）は図３０（Ａ）の線３０Ｃ−３０Ｃ´における断面図である。
【図３１】図２８に示す接続構造を製造する工程を示す図である。
【図３２】第７実施形態における接続構造を製造する工程を示す図である。
【図３３】本発明の第８実施形態に係る液晶装置の断面図である。
【図３４】本発明の第９実施形態に係る液晶装置の断面図である。
【図３５】本発明の第１０実施形態に係る液晶装置の断面図である。
【図３６】本発明に係る電子機器の位置実施形態である携帯電話機のブロック図である。
【符号の説明】
１、１００、１１０…液晶装置、２、１０２…液晶パネル、６…フレキシブル基板、６ａ，３０ａ…配線、７、１０７…第１の基板、８、１０８…第２の基板、１０…液晶、２２…第１配線、２３…第１端子部、３０…ハード回路基板、３０ｂ…ハード基板、５０、１０５０、１１５０、１２５０、１３５０…半導体装置、５０ａ、１０５０ａ、１１５０ａ、１２５０ａ、１３５０ａ…第１面、５１、２７４、１０５１、１１５１、１２５１、１３５１…パッド部、５１ａ、１０５１ｃ，１１５１ａ、１２５１ａ、１３５１ｃ…第１辺、５２、２７２、１２５２…凹部、５７、７１、１７１、２７１…接続部、６０…ＡＣＦ、６１…導電性粒子、６２…樹脂、７０、１７０、２７０、３７０…配線基板、１０６…フレキシブル回路基板、２７７、３７７、１０５７、１１５７、１２５７，１３５７…堰、１０５１ａ、１３５１ａ…第１パッド部、１０５１ｂ、１３５１ｂ…第２パッド部、１０５７ａ…第１の堰、１０５７ｂ…第２の堰、２０７０、２１７０、２２７０、２３７０、２４７０…回路基板[0001]
BACKGROUND OF THE INVENTION
The present invention mainly relates to a structure of a connection portion of a semiconductor device, and relates to a semiconductor device, a method for manufacturing the semiconductor device, a circuit board on which the semiconductor device is mounted, a method for manufacturing the circuit board, and an electro-optical device in which the semiconductor device is incorporated. The present invention relates to a method for manufacturing an electro-optical device, an electronic apparatus including the electro-optical device, and a connection structure.
[0002]
[Prior art]
A liquid crystal device, which is an example of an electro-optical device, includes a liquid crystal panel, which is an example of an electro-optical panel, and a drive circuit for driving the liquid crystal of the liquid crystal panel.
[0003]
In the COG (Chip On Glass) method as one of the mounting structures of the drive circuit, an ACF (Anisotropic Conductive Film) is directly applied to the connection terminal portion disposed at the end of the substrate constituting the liquid crystal panel. Thus, a semiconductor device as a drive circuit is mounted.
[0004]
A surface connected to the substrate of the semiconductor device is provided with a plurality of bumps that are electrically connected to connection terminal portions disposed at the substrate end of the liquid crystal panel, and Au (gold) is generally used as a material for the bumps. It is used. The connection terminal portions arranged on the liquid crystal panel and the bumps are electrically connected by conductive particles dispersed in the ACF.
[0005]
[Problems to be solved by the invention]
In recent years, the number of electrodes has been increased for high-definition display of liquid crystal devices, connection terminal portions arranged on a liquid crystal panel have been miniaturized, and the distance between terminal portions tends to be narrowed. Accordingly, the area where the bumps are arranged tends to be reduced in the semiconductor device. For this reason, there is a problem that the contact area between the bump and the connection terminal portion is reduced, the number of conductive particles sandwiched between the tip surface of the bump and the connection terminal portion is reduced, and the electrical resistance is increased. It was. In addition, since the bump tip has irregularities, and the irregular shape differs from bump to bump, the number of conductive particles sandwiched between the bump tip surface and the connection terminal varies depending on the bump, and the electric resistance varies depending on the bump. Differed, causing the display variation of the liquid crystal device.
[0006]
The present invention has been made in view of the above circumstances, a semiconductor device having high connection reliability between a semiconductor device and a connection portion electrically connected to the semiconductor device, and capable of ensuring stable conduction, Method for manufacturing this semiconductor device, circuit board on which this semiconductor device is mounted, method for manufacturing a circuit board, electro-optical device in which the semiconductor device is incorporated, method for manufacturing the electro-optical device, electronic apparatus equipped with this electro-optical device, And it aims at providing a connection structure.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, a semiconductor device of the present invention is provided with a first surface for surface mounting via a anisotropic conductive material on a predetermined mounting surface provided with a connection pattern, and electrical connection with the connection pattern. A connection portion provided on the first surface of the semiconductor device, wherein the pad portion has a concave shape with respect to the first surface and has a connection portion on the bottom of the concave shape, and a concave outer peripheral portion. And at least a weir provided along a part of the dam.
[0008]
According to this configuration, the anisotropic conductive material is securely held in the pad by the concave pad portion having the connection portion at the bottom and the weir provided along a part of the outer periphery of the concave shape. Therefore, conduction between the connection portion and the connection pattern can be stably secured.
Accordingly, it is possible to provide a semiconductor device that can ensure stable conduction.
[0009]
According to the semiconductor device of the present invention, the anisotropic conductive material is an adhesive in which a plurality of conductive particles are dispersed, and from the center side of the semiconductor device to the outer periphery by pressure bonding between the mounting surface and the first surface. Preferably, the weir flows toward the outer periphery of the pad portion in the semiconductor device and includes a portion provided so as to face the flow direction of the adhesive.
[0010]
According to this configuration, the anisotropic is prevented by providing the weir including the portion provided so as to be positioned on the outer peripheral side of the pad portion and facing the flow direction of the anisotropic conductive material in the semiconductor device. The conductive material can be efficiently put into the pad portion.
Accordingly, it is possible to provide a semiconductor device that can ensure stable conduction.
[0011]
In order to solve the above-described problems, a semiconductor device of the present invention is provided with a first surface for surface mounting via a anisotropic conductive material on a predetermined mounting surface provided with a connection pattern, and electrical connection with the connection pattern. A connection portion provided on the first surface of the semiconductor device, wherein the semiconductor device has a concave shape with respect to the first surface, and a pad portion having a connection portion on the bottom of the concave shape, and provided in the pad portion. And at least a weir.
The anisotropic conductive material is an adhesive in which a plurality of conductive particles are dispersed. The anisotropic conductive material flows from the center side of the semiconductor device toward the outer periphery by pressure bonding between the mounting surface and the first surface, and has a concave shape. The depth is preferably set to ¼ or more of the particle diameter of the conductive particles, and the weir is preferably provided so as to face the flow direction of the adhesive.
[0012]
According to the semiconductor device of the present invention, the first surface is provided with an insulating film so as to expose the pad portion, and the weir is formed of the same material as the insulating film.
[0013]
According to this configuration, since the material of the weir is formed of the same material as the insulating film, the weir can be efficiently formed by, for example, a photolithography method. Further, since the weir has an insulating property, it is possible to prevent a short circuit or the like.
[0014]
In order to solve the above problems, a circuit board according to the present invention is a circuit board obtained by surface-mounting a semiconductor device having a first surface facing a mounting surface on a substrate having a mounting surface having a connection pattern. The first surface of the device has a concave shape with respect to the first surface and a pad portion having a connection portion for connecting with the connection pattern on the bottom of the concave shape, and a part of the outer periphery of the concave shape. And at least a weir provided along the semiconductor device. The semiconductor device is bonded to the mounting surface of the substrate by an anisotropic conductive adhesive in which a plurality of conductive particles are diffused.
Further, the anisotropic conductive adhesive flows from the center side of the semiconductor device toward the outer periphery by pressure bonding of the semiconductor device to the mounting surface, and the weir is positioned on the outer peripheral side of the pad portion in the semiconductor device, It is preferable to include a portion provided to face the flow direction of the anisotropic conductive adhesive.
[0015]
In order to solve the above-described problem, the connection structure of the present invention is configured such that a first substrate having a mounting surface provided with a connection pattern and a second substrate having a first surface face each other with the mounting surface and the first surface facing each other. The first surface of the second substrate has a concave shape with respect to the first surface, and a connection portion for establishing electrical connection with the connection pattern at the bottom of the concave shape. The pad portion and the weir provided along a part of the concave outer peripheral portion are provided at least. The first substrate and the second substrate are anisotropic conductive materials in which a plurality of conductive particles are diffused. It is characterized by being joined by an adhesive.
Further, the anisotropic conductive adhesive flows from the center side of the second substrate toward the outer periphery by pressure bonding between the first substrate and the second substrate, and the weir is positioned on the outer peripheral side of the pad portion in the semiconductor device. In addition, it is preferable to include a portion provided so as to face the flow direction of the anisotropic conductive adhesive.
[0016]
Further, the first surface of the semiconductor device is bonded to the substrate on which the connection portion is disposed by pressure bonding via an adhesive in which conductive particles are dispersed, and the weir is bonded to the adhesive at the time of the pressure bonding. It is provided so as to face the flowing direction.
[0017]
Thus, by providing the weir so as to oppose the direction in which the adhesive flows, the conductive particles moving along the flow of the adhesive at the time of pressure bonding are efficiently blocked by the weir and positioned on the pad portion. be able to.
[0018]
A plurality of the pad portions are arranged substantially along the outer peripheral portion of the first surface, and the weir is provided in a portion along the outer peripheral portion of the first surface among the outer peripheral portions of the pad portions. be able to. Further, a plurality of the pad portions may be disposed substantially along the outer peripheral portion of the first surface, and the weir may have a shape opening toward the center portion of the first surface. Further, the pad portion has a substantially rectangular planar shape having a first side, and the pad portion is arranged along the outer peripheral portion of the first surface so that the first side is substantially parallel to the outer peripheral portion of the first surface. A plurality of the weirs may be provided along the first side.
[0019]
Further, the pad portion has a substantially rectangular planar shape having a first side, and the pad portion is formed on the outer peripheral portion of the first surface so that the first side is substantially parallel to the outer peripheral portion of the first surface. And a plurality of the pad portions are configured by a first pad portion close to the center portion of the first surface and a second pad portion farther from the center portion of the first surface than the first pad portion. The weir disposed along a part of the outer peripheral portion of the first pad portion is provided along the first side and two sides adjacent to the first side, and the outer periphery of the second pad portion. The weir arranged along a part of the part is configured to be provided along a side far from the center of the first surface among the first side and two sides adjacent to the first side. Can do. As described above, the shape of the weir provided on the outer peripheral portion of the pad portion can be changed depending on the location on the semiconductor device. Here, when the semiconductor device is mounted on the substrate by pressure bonding with an adhesive made of a resin in which conductive particles are dispersed, the adhesive at the time of pressure bonding flows radially outward from the center of the bonding surface. Therefore, with such a weir structure, the conductive particles that move along the flow of the adhesive during pressure bonding can be more efficiently dammed by the weir and positioned on the pad portion. A plurality of the weirs may be provided for one corresponding pad portion. In this case, the distance between adjacent weirs among the plurality of weirs provided for one pad portion is dispersed in an adhesive that bonds the semiconductor device and the substrate when the semiconductor device is mounted on the substrate. It is desirable to make it smaller than the diameter of the conductive particles. As a result, the conductive particles once blocked by the weir and positioned on the pad portion do not move out of the pad portion again along the flow of the adhesive during pressure bonding.
[0020]
Further, the pad portion has a substantially rectangular planar shape having a first side, and the pad portion is arranged along the outer peripheral portion of the first surface so that the first side is substantially parallel to the outer peripheral portion of the first surface. A plurality of weirs may be provided, and weirs disposed in a part of the pad portion may be provided substantially parallel to the first side. A plurality of weirs can be provided in a part of one pad portion.
[0021]
In addition, the pad portion of the semiconductor device is electrically connected to the connection portion disposed on the substrate by being crimped via an adhesive in which conductive particles are dispersed, and the depth of the concave portion is determined by crimping. The value is ¼ or more and 1 or less with respect to the particle size of the previous conductive particles.
[0022]
According to such a configuration, by setting the depth of the recess to a depth greater than 1/4 of the particle diameter of the conductive particles, the conductive particles can be kept in the recess and once in the recess. The conductive particles located in the region do not move except for the recesses. For example, if the depth of the recess is set to a depth smaller than ¼ of the particle size of the conductive particles, it is difficult to keep the conductive particles in the recess at the time of crimping, and the flow of the adhesive during the crimping is difficult. The conductive particles easily move along. In addition, in the upper limit of the depth of the concave portion of the semiconductor device before mounting, the size of the conductive particles dispersed in the adhesive and the deformation rate of the conductive particles at the time of pressure bonding when the semiconductor device is mounted on the substrate For example, it may be set to the same value as the particle size of the conductive particles. That is, when the semiconductor device is mounted on the substrate, the upper limit of the depth of the recess is such that the connection portion between the two can be reliably connected, in other words, the conductive particles are in contact with the connection portion. Can be set.
[0023]
A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a recessed pad portion on a first surface of a semiconductor substrate, wherein a plurality of metal layers are formed on the first surface of the semiconductor substrate. And a step of forming the recessed pad portion by forming an insulating film so as to cover an outer peripheral end portion of each of the metal layers.
[0024]
According to such a configuration of the present invention, the pad portion having the concave shape can be formed by the metal layer and the insulating film. When a semiconductor device obtained by such a manufacturing method is mounted on a substrate via an adhesive made of a resin in which conductive particles are dispersed, the pad portion electrically connected to the connection portion on the substrate has a concave shape. Therefore, the conductive particles fall into the recess, and the conductive particles once dropped never move out of the recess. Accordingly, since the probability that the conductive particles are located in the pad portion can be increased, a stable electrical connection can be obtained, and even if the area of the pad portion is reduced, the pad portion and the connection portion on the substrate are surely provided. Therefore, it is possible to make the pad portion high-definition while realizing stable conductivity. Moreover, by making the pad portion into a concave shape, an adhesive is reliably ensured in the concave portion, the pressure-bonding strength between the semiconductor device and the substrate can be made substantially uniform within the bonding surface, and the physical strength is high.
[0025]
The method further includes a step of forming a weir along a part of the outer peripheral portion of the pad portion on the insulating film after the insulating film forming step.
[0026]
When a semiconductor device manufactured by such a manufacturing method is pressure-bonded onto a substrate with an adhesive made of a resin in which conductive particles are dispersed and mounted, the conductive particles move along the flow of the adhesive during pressure bonding Can be positioned on the pad portion by damming. Therefore, by providing the weir, the number of conductive particles falling into the recesses can be increased, and mounting capable of more stable electrical connection can be performed.
[0027]
Further, the weir is preferably formed using the same member as the insulating film, whereby the adhesion between the weir and the insulating film is good and the physical strength is high. The method may further include a step of forming an antioxidant layer on the metal layer. The semiconductor device manufactured by such a manufacturing method can prevent the metal layer from being oxidized by the oxidation preventing layer when the metal layer is easily oxidized and corroded, and deteriorates the conductivity of the metal layer. I will not let you.
[0028]
The circuit board of the present invention is described above, which includes a substrate on which a connection portion is disposed, an adhesive in which conductive particles are dispersed, and a pad portion that is electrically connected to the connection portion through the conductive particles. And a semiconductor device.
[0029]
According to such a configuration of the present invention, it is possible to obtain a circuit board in which the electrical connection between the connection portion and the pad portion is stable.
[0030]
The method for manufacturing a circuit board according to the present invention includes a step of disposing an adhesive in which conductive particles are dispersed on the connection portion of the substrate on which the connection portion is disposed, or on the first surface of the semiconductor device described above. And bonding the substrate and the semiconductor device through the adhesive so that the connection portion and the first surface face each other.
[0031]
In the circuit board manufactured by such a configuration of the present invention, the electrical connection between the connection portion and the pad portion is stable.
[0032]
The electro-optical device of the present invention includes an electro-optical panel in which an electro-optical material is supported on a panel substrate, a film substrate that drives the electro-optical material and is electrically connected to the panel substrate and the electro-optical panel. Or the above-described semiconductor device mounted with an adhesive in which conductive particles are dispersed on at least one of hard substrates electrically connected to the electro-optical panel. .
[0033]
According to such a configuration of the present invention, since the semiconductor device for driving the electro-optic material is mounted with stable electrical connection, an electro-optic device with good display quality can be obtained, and the electrode pitch can be obtained. Since the electrical connection is stable even when the size is reduced, an electro-optical device capable of high-definition display can be obtained.
[0034]
The method for manufacturing an electro-optical device according to the present invention is a method for manufacturing an electro-optical device including an electro-optical panel in which an electro-optical material is supported on a panel substrate, on the connection portion disposed on the panel substrate. A step of disposing an adhesive in which conductive particles are dispersed, and the first surface of the semiconductor device described above and the connection portion are disposed to face each other, and the semiconductor device is interposed via the adhesive. And a step of adhering the connecting portion.
[0035]
In the electro-optical device manufactured by such a manufacturing method, since the semiconductor device for driving the electro-optical material is stably mounted on the substrate, an electro-optical device with good display quality can be obtained. In addition, since the electrical connection is stable even when the electrode pitch is reduced, an electro-optical device capable of high-definition display can be obtained.
[0036]
According to another electro-optical device manufacturing method of the present invention, an electro-optical device including an electro-optical panel in which an electro-optical material is supported on a panel substrate and a substrate electrically connected to the electro-optical panel. A method of disposing an adhesive in which conductive particles are dispersed on a connection portion disposed on the substrate, and the first surface of the semiconductor device described above and the connection portion face each other. And the step of bonding the semiconductor device and the connection portion via the adhesive.
[0037]
In the electro-optical device manufactured by such a manufacturing method, since the semiconductor device for driving the electro-optical material is stably mounted on the substrate, an electro-optical device with good display quality can be obtained. In addition, since the electrical connection is stable even when the electrode pitch is reduced, an electro-optical device capable of high-definition display can be obtained.
[0038]
An electronic apparatus according to the present invention includes the electro-optical device described above.
[0039]
As described above, the electro-optical device described above can be mounted on an electronic device, and an electronic device with high display quality can be obtained.
[0040]
The connection structure of the present invention is a connection structure between a first substrate and a second substrate to which a connection portion disposed on each first surface is pressure-bonded via an adhesive in which conductive particles are dispersed. The connection portion of the first substrate has a concave shape with a depth that is a value of ¼ or more and 1 or less with respect to the particle size of the conductive particles before pressure bonding.
[0041]
According to such a configuration of the present invention, since the connecting portion has a concave shape, the conductive particles fall into the concave portion, and the conductive particles once dropped do not move out of the concave portion. Accordingly, a stable electrical connection can be obtained, and even if the area of the connection portion is reduced, the connection portions arranged on the two substrates can be reliably connected, so that the stable conductivity can be obtained. The connecting portion can be miniaturized while realizing the above. In addition, by forming the connecting portion into a concave shape, an adhesive is reliably ensured in the concave portion, the pressure-bonding strength between the semiconductor device and the substrate can be made substantially uniform within the bonding surface, and the physical strength is high. In addition, by setting the depth of the recesses to a depth that is at least 1/4 of the particle size of the conductive particles, the conductive particles can remain in the recesses, and the conductive particles once located in the recesses. Does not move except for the recess. For example, if the depth of the recess is set to a depth smaller than ¼ of the particle size of the conductive particles, it is difficult to keep the conductive particles in the recess at the time of crimping, and the flow of the adhesive during the crimping is difficult. The conductive particles easily move along. Incidentally, the upper limit of the depth of the recess may be appropriately adjusted according to the size of the conductive particles dispersed in the adhesive, the deformation rate of the conductive particles at the time of pressure bonding for bonding two substrates, For example, it can be the value of the particle size of the conductive particles. That is, when two substrates are bonded, the upper limit of the depth of the recess is such that the connection between the two substrates can be reliably connected, in other words, the conductive particles are in contact with the connection between the two substrates. Can be set. Moreover, you may provide the connection part which has a recessed part in both the 1st board | substrate and the 2nd board | substrate.
[0042]
In addition, a weir is formed on the first surface of the first substrate along a part of the outer periphery of the connection part or on a part of the connection part so as to face a direction in which the adhesive flows during the pressure bonding. It is provided.
[0043]
According to such a configuration, when two substrates are pressure-bonded with an adhesive, the conductive particles that move along the flow of the adhesive at the time of pressure-bonding are blocked by the weir and positioned on the connection portion. it can. Therefore, by providing the weir, it is possible to increase the number of conductive particles that fall into the recess and to perform mounting that enables more stable electrical connection. Further, a weir may be further provided on the first surface of the second substrate.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
<Semiconductor device and manufacturing method thereof, circuit board using the same and manufacturing method thereof>
Hereinafter, a semiconductor device and a manufacturing method thereof, a circuit board using the semiconductor device, and a manufacturing method thereof will be described.
[0045]
(Reference form)
A structure of a semiconductor device according to a reference embodiment of the present invention will be described with reference to FIGS.
[0046]
As shown in FIG. 1, a pad portion 51 having a plurality of recesses 52 is disposed on the first surface 50 a of the semiconductor device 50. The pad portion 51 is a portion that is electrically connected to a connection portion disposed on a substrate on which the semiconductor device 50 is mounted. In this reference embodiment, each pad portion 51 has a first side 51a, and its planar shape, in other words, the shape when viewed from the direction orthogonal to the first surface 50a of the semiconductor device 50 is a rectangular shape. have. Each pad portion 51 is positioned such that each first side 51a is substantially parallel to the outer peripheral portion of the first surface 50a, and for example, 16 pads are arranged along the outer peripheral portion of the first surface 50a in the present embodiment. Has been.
[0047]
As shown in FIGS. 2A and 2B, a metal layer 54 made of, for example, aluminum is disposed on the semiconductor substrate 53 in and around the pad portion 51 in the semiconductor device 50, and the outer peripheral end portion of the metal layer 54 is formed on the semiconductor substrate 53. An insulating film 56 made of, for example, polyimide is disposed so as to cover, and an antioxidant layer 55 such as a gold thin film is formed in a region not covered by the insulating film 56 on the surface of the metal layer 54 so that aluminum of the metal layer 54 is not oxidized. Has been placed. The pad portion 51 includes a connection portion 57 in which an antioxidant layer 55 is laminated on the metal layer 54 and an insulating film 56 that surrounds the outer periphery of the connection portion. The connection portion 57 and the insulating film 56 form the recess 52. It has a shape. In FIG. 2A, the particles 61 located in the recess 52 are conductive particles 61 dispersed in the ACF, and the conductive particles 61 are not provided in the semiconductor device 50 alone. A) illustrates the state of the conductive particles 61 when the semiconductor device 50 is mounted on the substrate via the ACF. As described above, in the conventional semiconductor device, bumps are formed on the portion to be the connection portion and have a convex shape. However, in the semiconductor device in this embodiment, the pad portion which is the connection portion has a concave shape. Yes.
[0048]
Next, a method for manufacturing the semiconductor device 50 will be described with reference to FIG.
[0049]
As shown in FIG. 3A, a metal layer 54 having a thickness of 1.4 μm made of aluminum and serving as a connection portion is formed on a semiconductor substrate 53. Next, as shown in FIG. 3B, an insulating film 56 made of polyimide is formed to a thickness of 4 μm so as to cover the region other than the region to be the connection portion and the peripheral end of the metal layer 54. Next, as shown in FIG. 3C, an Au thin film having a thickness of 0.4 to 0.8 μm is formed as an antioxidant layer 55 in the region where the metal layer 54 is exposed. The antioxidant layer 55 is for preventing oxidation of aluminum used as a material for the metal layer 54. As a result, a connection portion 57 in which the antioxidant layer 55 is laminated on the metal layer 54 is formed, and a pad portion 51 having a recess 52 formed from the connection portion 57 and an insulating film 56 surrounding the outer periphery of the connection portion 57. Is formed. In the present embodiment, the depth h1 of the concave portion 52 of the pad portion 51 is 3.5 μm.
[0050]
The depth of the recess 52 depends on the size of the conductive particles dispersed in the ACF that bonds the semiconductor device 50 and the substrate on which the semiconductor device 50 is mounted, or the conductive particles during pressure bonding when mounting the semiconductor device on the substrate. The deformation rate may be adjusted as appropriate depending on the deformation rate of the insulating film that forms a part of the recess 52 when the semiconductor device is mounted on the substrate. For example, the depth h1 of the recess 52 in the semiconductor device 50 before mounting is desirably equal to or greater than ¼ of the particle size of the conductive particles 61 in a state dispersed in the ACF before bonding. If the depth h1 of the concave portion 52 is set to a depth smaller than ¼ of the particle size of the conductive particles 61, it is difficult to keep the conductive particles 61 in the concave portion 52 at the time of pressure bonding. The conductive particles 61 are likely to move along the flow. On the other hand, by setting the depth h1 of the recess 52 to a depth greater than 1/4 of the particle size of the conductive particle 61, the conductive particle 61 can be kept in the recess 52. The conductive particles 61 located in the recess 52 do not move to other than the recess 52. On the other hand, in the upper limit value of the depth h1 of the recess 52 of the semiconductor device 50 before mounting, the size of the conductive particles dispersed in the ACF and the size of the conductive particles at the time of pressure bonding when mounting the semiconductor device on the substrate. What is necessary is just to adjust suitably by a deformation rate, the deformation rate of the insulating film which forms a part of recessed part 52 at the time of the crimping | compression-bonding at the time of mounting a semiconductor device on a board | substrate. That is, when the semiconductor device 50 is mounted on the substrate, the depth of the recess 52 is such that the connection portion between the two can be reliably connected, in other words, the conductive particles are in contact with the connection portion. Can be set.
[0051]
Next, a circuit board on which the above-described semiconductor device is mounted and a manufacturing method thereof will be described with reference to FIGS. Furthermore, the operation and effect of the pad portion 51 of the semiconductor device 50 having the concave shape will be described together. In the present invention, a circuit board refers to a board on which a semiconductor device is mounted.
[0052]
As shown in FIG. 14, the circuit board 2070 is configured by adhering a wiring board 70 as a board on which the connection portion 71 is disposed and a semiconductor device 50 by an ACF 60. The connection portion 71 on the wiring substrate 70 and the connection portion 57 of the pad portion 51 on the semiconductor device 50 are electrically connected by conductive particles 61 dispersed in the ACF 60. As shown in FIG. 4, the ACF 60 as an adhesive is formed by dispersing conductive particles 61 having a particle size of, for example, about 4.2 μm in a resin 62 and is usually in a tape form. Release paper is stuck on one side of the shape.
[0053]
Next, a manufacturing method of the circuit board 2070 shown in FIG. 14 will be described with reference to FIG. FIG. 4 corresponds to a connection portion between the pad portion 51 of the semiconductor device 50 and the connection portion 71 disposed on the wiring substrate 70.
[0054]
As shown in FIG. 4 (A), ACF 60 ′ is pasted on the connection portion 71 of the wiring board 70 on which the connection portion 71 is arranged on the substrate 72, and the release paper 63 of the ACF 60 ′ is peeled off.
[0055]
Next, as illustrated in FIG. 4B, the semiconductor device 50 is disposed so that the first surface 50 a of the semiconductor device 50 faces the wiring substrate 70 via the ACF 60, and the semiconductor device 50 and the wiring substrate 70 are arranged. Pressure is applied through the ACF 60, and the pressure is applied by heating. As a result, as shown in FIG. 4C, the connection portion 57 and the connection portion 71 are electrically connected via the conductive particles 61 located in the recess 52, and the semiconductor device 50 and the wiring are connected by the resin 62. The circuit board 2070 is formed by being bonded to the board 70.
[0056]
Here, in the structure using conventional bumps, since the bump tip has irregularities, the number of conductive particles 61 cannot be secured sufficiently, and the number of conductive particles 61 existing between different bumps is the same. However, the deformation rate of the conductive particles 61 is different, the connection area for connecting the connection portion 57 and the connection portion 71 is substantially different, and the connection resistance is different between different bumps. On the other hand, in the present embodiment, the conductive particles dispersed in the ACF as shown in FIGS. 2A and 4C when the semiconductor device 50 and the wiring board 70 are pressure-bonded. 61 falls into the recess 52, and the conductive particles 61 that have fallen once do not move out of the recess 52. Thus, by making the pad part 51 into a concave shape, it is possible to increase the probability that the conductive particles 61 are located in the connection part 57, and even if the area of the connection parts 57 and 71 is reduced, both of them are stably provided. Conductivity can be ensured. Therefore, it is possible to obtain a circuit board having stable connection resistance characteristics with no resistance variation between the pads 51. Also, by providing the recess 52, the resin 62 serving as an adhesive is reliably ensured in the recess 52, so that the pressure bonding strength between the semiconductor device 50 and the wiring board 70 becomes substantially uniform in the first surface 50a, and the physical A circuit board 2070 having high strength can be obtained.
[0057]
In this reference embodiment, the depth h1 ′ of the recess 52 in the semiconductor device 50 after mounting is desirably ¼ or more of the particle diameter of the conductive particles 61 in a state of being dispersed in the ACF before bonding. . If the depth h1 ′ of the concave portion 52 is set to a depth smaller than ¼ of the particle size of the conductive particles 61, it is difficult to keep the conductive particles 61 in the concave portion 52 at the time of pressure bonding. The conductive particles 61 are likely to move along the flow. On the other hand, by setting the depth h1 ′ of the recess 52 to a depth greater than ¼ of the particle size of the conductive particle 61, the conductive particle 61 can be kept in the recess 52, The conductive particles 61 once positioned in the recess 52 do not move to other than the recess 52. In addition, the depth h1 ′ of the recess 52 is desirably 1.2 μm or more, so that a sufficient amount of adhesive can be secured in the recess 52, and the degree of adhesion is substantially uniform in the first surface 50a. Can be.
[0058]
In addition, the depth h1 ′ of the recess 52 of the semiconductor device 50 after mounting is desirably 1 or less with respect to the particle diameter of the conductive particles 61 in a state of being dispersed in the ACF before bonding. If the depth h 1 ′ of the recess 52 is larger than the particle size of the conductive particles 61, the electrical connection between the semiconductor device 50 connecting portion 57 and the connecting portion 71 of the wiring board 70 cannot be made, and the circuit board 2070 having a poor connection. End up. On the other hand, by setting the value of the depth h1 ′ of the recess 52 to be equal to or smaller than the particle diameter of the conductive particles 61, the electrical connection between the connection portion 57 of the semiconductor device 50 and the connection portion 71 of the wiring board 70 is ensured. Can take.
[0059]
As described above, in this reference embodiment, since the semiconductor device is provided with the pad portion having the concave shape, when the semiconductor device is mounted on the substrate using the ACF, the conductive particles in the ACF are in the concave portion. It is positioned reliably, and there is little variation in electrical resistance value between different pads, and a circuit board having stable electrical characteristics can be obtained.
[0060]
(Second Embodiment)
Next, the structure of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. In this embodiment, in addition to the structure of the reference embodiment described above, a weir is provided on a part of the outer periphery of the pad portion. Since other configurations are the same as those of the reference embodiment, detailed description thereof is omitted. The same reference numerals are given to the same structures as the reference form. Hereinafter, it demonstrates centering on difference with a reference form.
[0061]
As shown in FIGS. 5 and 6, a pad portion 1051 having a plurality of recesses 52 is disposed on the first surface 1050 a of the semiconductor device 1050. Further, a weir 1057 is provided on a part of the outer periphery of each pad portion 1051. The pad portion 1051 includes a first pad portion 1051a that is close to the center portion of the first surface 1050a and a second pad portion 1051b that is farther from the center portion of the first surface than the first pad portion 1051a. In FIG. 6, the area where the weir is located is indicated by hatching.
[0062]
As shown in FIGS. 5 and 8, the first weir 1057a arranged along a part of the outer peripheral portion of the first pad portion 1051a has a first side 1051c and two sides adjacent to the first side 1051c. It is provided along and forms a U-shape. The first weir 1057a has a shape that opens substantially toward the center of the first surface 1050a.
[0063]
On the other hand, as shown in FIGS. 5 and 7, the second weir 1057b arranged along a part of the outer periphery of the second pad portion 1051b is adjacent to the first side 1051c and the first side 1051c. The two sides are provided along the side far from the center of the first surface 1050a. In the present embodiment, the second pad portion 1051b provided with the weir 1057 (second weir 1057b) along the two outer peripheral sides is provided at a position near the corner of the rectangular first surface 1050a, Here, eight are provided. The 2nd pad part 1051b has the 2nd dam 1057b along two sides which form the corner | angular part of the 1st surface 1050a close | similar to self. The second weir 1057b has a shape that opens toward the center of the first surface 1050a.
[0064]
As shown in FIGS. 9A, 9B, 10C, and 10A, 10B, 10C, the weir 1057 is formed on the insulating film 56 along two or three sides of the outer periphery of the pad portion 1051b. For example, it is made of polyimide made of the same material as the insulating film 56. Thus, in this embodiment, the pad part which is a connection part has a recessed part shape, and also the dam is provided in the outer peripheral part of the pad part.
[0065]
Next, a method for manufacturing the semiconductor device 1050 described above will be described with reference to FIGS. In FIGS. 11A to 11C, the manufacturing process similar to that of the reference embodiment is performed, and thus the description thereof is omitted. After forming the pad portion 1051 having the recess 52 as shown in FIG. 11C, a polyimide which is the same material as the insulating film 56 is formed on the insulating film 56 by photolithography as shown in FIG. 11D. A weir 1057 having a height h2 of 1.2 μm and a width d1 of 3 μm is formed. Here, since the weir 1057 is formed of the same material as the insulating film 56 serving as a base, the weir 1057 has good adhesion to the insulating film 56. Thus, the semiconductor device 1050 having a recessed pad portion provided with the weir 1057 is completed.
[0066]
At the height h2 of the weir 1057 of the semiconductor device 1050 before mounting, the size of conductive particles dispersed in the ACF that bonds the semiconductor device 1050 and the substrate on which the semiconductor device 1050 is mounted, and the semiconductor device is mounted on the substrate What is necessary is just to adjust suitably by the deformation rate of the electroconductive particle at the time of the crimping | compression-bonding at the time of, the deformation rate of the weir 1057 at the time of the crimping | compression-bonding at the time of mounting a semiconductor device to a board | substrate. For example, the height h2 of the weir in the semiconductor device 1050 before mounting is 1/4 d-h1 (where d is the particle diameter of the conductive particles 61 dispersed in the ACF before bonding, and h1 is the recess 52. Or more). As a result, the conductive particles 61 that move along the flow of the ACF at the time of pressure bonding can be placed on the pad portion 1051 by being blocked by the weir 1057. On the other hand, regarding the upper limit values of the depth h1 of the recess 52 of the semiconductor device 1050 and the height h2 of the weir 1057 before mounting, when the semiconductor device 1050 is mounted on the substrate, the connection portion between the two is reliably connected. What is necessary is just to set the upper limit of the depth h1 of the recessed part 52, and the height h2 of the weir 1057 so that it may be in the state which can be taken, in other words, a conductive particle contacts both connection part.
[0067]
Next, a circuit board on which the above-described semiconductor device is mounted and a manufacturing method thereof will be described with reference to FIGS.
[0068]
As shown in FIG. 14, the circuit board 2170 is configured by bonding a wiring board 70 as a board on which the connection portion 71 is disposed and a semiconductor device 1050 via an ACF 60. As shown in FIG. 13, at the time of pressure bonding, the ACF flows radially outward from the center of the first surface 1050a of the semiconductor device 1050. In this embodiment, as shown in FIG. 5 and FIG. 6, each weir 1057 is provided so that at least a part thereof is opposed to the ACF flow direction. The moving conductive particles can be blocked by the weir 1057 and positioned on the pad portion 1051.
[0069]
Next, FIG. 12 is a manufacturing process diagram of the circuit board 2170 shown in FIG. 14. Compared with the reference embodiment, the manufacturing method is substantially the same except that the state at the time of crimping is different. The state of will be described. In the present embodiment, when the above-described semiconductor device 1050 and the wiring substrate 70 are pressure-bonded, as shown in FIGS. 9A and 10A, conductive particles that move along the flow of the ACF during pressure-bonding 61 can be blocked by the weir 1057 and positioned on the pad portion 1051. Further, by providing the weir 1057, the conductive particles 61 falling into the recess 52 can be increased. It is possible to obtain a circuit board 2170 having stable connection resistance characteristics with no resistance variation between the depth h1 ′ of the recess 52 and the height h2 ′ of the weir 1057 in the semiconductor device 1050 after mounting. The sum h3 is preferably 1 or less with respect to the particle diameter of the conductive particles 61 dispersed in the ACF before bonding, and the depth of h3 is the conductive particles. If the particle size is larger than 61, the connection portion 57 of the semiconductor device 1050 and the connection portion 71 of the wiring board 70 cannot be electrically connected, resulting in a circuit board 2170 having a poor connection. By setting the value to be equal to or smaller than the particle size of the conductive particles 61, the electrical connection between the connection portion 57 of the semiconductor device 1050 and the connection portion 71 of the wiring board 70 can be reliably established.
[0070]
In addition, the width d1 (see FIG. 11D) of the weir 1057 in the semiconductor device 1050 before mounting causes poor connection if the conductive particles 61 are positioned on the weir 1057 at the time of mounting. It is desirable that the conductive particles 61 be narrow so that the conductive particles 61 are not positioned on the upper surface, and the conductive particles 61 may be set as appropriate depending on the size of the conductive particles and the distance between adjacent connecting portions. For example, when conductive particles having a particle diameter of 4.2 μm are used and the distance between adjacent connection parts is 13 μm, the width of the weir 1057 is set to, for example, 1/4 or less of the distance between adjacent connection parts, that is, about 3.3 μm or less. Thus, the distance between the weirs provided in the adjacent pad portions can be made sufficiently larger than the size of the conductive particles, and the conductive particles 61 are not positioned on the weir 1057. Further, the lower limit value of the width d1 is desirably sufficiently narrow so that the conductive particles 61 are not positioned on the weir 1057, and the value may be adjusted depending on the formation accuracy when the weir is formed.
[0071]
When comparing the semiconductor device in this embodiment with a conventional semiconductor device in which bumps are provided on a metal layer and this is used as a connection portion, the area of the connection portion is, for example, 3200 μm. ² When the particle diameter of the conductive particles is 4.2 μm, the number of the conductive particles positioned in one connection portion is four in the past, whereas in the present embodiment, one connection portion is provided. The number of conductive particles located in the region can be 13. Therefore, in the present embodiment, the connection is more reliable than in the prior art, and the connection resistance can be further stabilized. Generally, the connection area is 3200 μm ² On the other hand, if there are four conductive particles, preferable electrical conductivity can be obtained. Therefore, by adopting a structure in which a weir is provided in a pad portion having a concave shape, it is about 1000 μm. ² Even in a semiconductor device provided with a connection portion having a large area, sufficiently preferable electrical conductivity can be obtained, and a semiconductor device and a circuit board capable of achieving higher definition of electrodes can be obtained.
[0072]
(Third embodiment)
Next, the structure of the semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. This embodiment is different from the above-described second embodiment in that the shape of the weir is different. Since other configurations are the same as those of the second embodiment, detailed description thereof is omitted. The same reference numerals are given to the same structures as those in the above-described embodiment. Hereinafter, the difference from the second embodiment will be mainly described.
[0073]
As shown in FIGS. 15 and 16, a pad portion 1151 having a plurality of recesses 52 is disposed on the first surface 1150 a of the semiconductor device 1150. Further, it is provided along the first side 1151 a of the pad portion 1151 which is a part of the outer periphery of each pad portion 1151. In FIG. 15, the area where the weir is located is indicated by hatching.
[0074]
As shown in FIGS. 17A and 17B, the weir 1157 is formed on the insulating film 56 from polyimide made of the same material as the insulating film 56, for example.
[0075]
About the manufacturing method of the above-mentioned semiconductor device 1150, since it is the manufacturing method similar to 2nd Embodiment except the shape of a dam differing, description is abbreviate | omitted here. As in the second embodiment, the circuit board 2270 on which the above-described semiconductor device 1150 shown in FIG. 14 is mounted is provided so that each weir 1157 provided in the semiconductor device opposes the direction in which the ACF flows during crimping. Therefore, the conductive particles that move along the ACF flow at the time of pressure bonding can be placed on the pad portion 1151 by being blocked by the weir 1157.
[0076]
Further, the manufacturing method of the circuit board 2270 in the present embodiment is the same as that in the second embodiment except that the shape of the weir is different, and thus the description thereof is omitted.
[0077]
As described above, also in this embodiment, similarly to the second embodiment, there is little variation in electric resistance value between different pads, and a circuit board having stable electric characteristics can be obtained.
[0078]
(Fourth embodiment)
Next, the structure of the semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS. This embodiment is different from the second embodiment and the third embodiment in that the shape of the weir is different, and this embodiment is also provided on the pad portion in addition to the structure of the third embodiment described above. A weir is formed. Since other configurations are the same as those of the third embodiment, detailed description thereof is omitted, and the same reference numerals are given to the same structures as those of the above-described embodiments. Hereinafter, the difference from the third embodiment will be mainly described.
[0079]
As shown in FIGS. 18 and 19, a pad portion 1251 having a plurality of recesses 1252 is disposed on the first surface 1250 a of the semiconductor device 1250. Furthermore, a weir 1257 is provided on a part of the outer periphery of each pad portion 1251 and on the pad portion. Each pad portion 1251 has a rectangular shape having a first side 1251a, and each first side 1251a is positioned so as to be substantially parallel to the outer peripheral portion of the first surface 1250a. One weir 1257 is provided along the first side 1251a of the pad part 1251, and three are provided on each pad part 1251 parallel to the first side 1251a. In FIG. 18, the area where the weir is located is indicated by hatching. As shown in FIGS. 20A and 20B, the weir 1257 is formed on the insulating film 56 from polyimide made of the same material as the insulating film 56, for example.
[0080]
Since the manufacturing method of the semiconductor device 1250 described above is the same as that of the second embodiment except that the shape of the weir is different, the description thereof is omitted. Note that the width d1 of the weir 1257 in the semiconductor device 1250 before mounting is such that poor connection occurs if the conductive particles 61 are positioned on the weir 1257 during mounting. Therefore, the conductive particles 61 are positioned on the weir 1257. It is desirable that the distance between adjacent weirs located in the same pad is at least larger than the particle diameter of the conductive particles 61.
[0081]
As in the second embodiment, the circuit board 2370 on which the above-described semiconductor device 1250 shown in FIG. 14 is mounted is provided so that each weir 1257 provided in the semiconductor device opposes the direction in which the ACF flows during crimping. Therefore, the conductive particles that move along the flow of the ACF at the time of pressure bonding can be positioned on the pad portion 1251 by being blocked by the weir 1257.
[0082]
In addition, the manufacturing method of the circuit board 2370 in the present embodiment is the same as that in the second embodiment except that the shape of the weir is different.
[0083]
As described above, also in this embodiment, by providing a pad portion having a concave shape in a semiconductor device and further providing a weir on the outer periphery of the pad portion and on the pad portion, variation in electrical resistance value between different pads can be achieved. A circuit board with few and stable electrical characteristics can be obtained.
[0084]
(Fifth embodiment)
Next, the structure of the semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIGS. The present embodiment is different from the second embodiment in that the shape of the weir is different. In the second embodiment, one weir is formed along the outer periphery of one pad portion. In the embodiment, a plurality of weirs are formed along the outer periphery of one pad portion. Since the other configuration is the same as that of the second embodiment, detailed description thereof is omitted, and the same structure as that of the above-described embodiment is denoted by the same reference numeral. Hereinafter, the difference from the second embodiment will be mainly described.
[0085]
As shown in FIG. 21, a pad portion 1351 having a plurality of recesses 52 is disposed on the first surface 1050 a of the semiconductor device 1350, and a weir 1357 is provided on a part of the outer periphery of each pad portion 1351. Each pad portion 1351 has a rectangular shape having a first side 1351c, and each first side 1351c is positioned so as to be substantially parallel to the outer peripheral portion of the first surface 1350a. Further, the pad portion 1351 includes a first pad portion 1351a that is close to the center portion of the first surface 1350a, and a second pad portion 1351b that is farther from the center portion of the first surface than the first pad portion 1351a. In FIG. 21, the area where the weir is located is indicated by hatching.
[0086]
As shown in FIGS. 21 and 23, the first weir 1357a arranged along a part of the outer peripheral portion of the first pad portion 1351a is formed on the first side 1351c and two sides adjacent to the first side 1351c. A plurality of weirs are provided, and a plurality of weirs form a U-shape. The first weir 1357a has a shape that opens substantially toward the center of the first surface 1350a. On the other hand, as shown in FIGS. 21 and 22, the second weir 1357b arranged along a part of the outer periphery of the second pad portion 1351b is adjacent to the first side 1351c and the first side 1351c. A plurality of two sides are provided along a side far from the center of the first surface 1350a. In the present embodiment, the second pad portion 1351b provided with the weir 1357 (second weir 1357b) along the two outer peripheral sides is provided at a position near the corner of the rectangular first surface 1350a, Here, eight are provided. The 2nd pad part 1351b has the 2nd dam 1357b along two sides of the corner | angular part of the 1st surface 1350a near self. The second weir 1357b has a shape that opens toward the center of the first surface 1350a.
[0087]
As shown in FIGS. 24A, 24 B, 25 C, 25 A, 25 B, and 25 C, the weir 1057 is formed on the insulating film 56 along two or three sides of the outer periphery of the pad portion 1351. For example, it is made of polyimide which is the same material as the insulating film 56.
[0088]
About the manufacturing method of the above-mentioned semiconductor device 1350, since it is the manufacturing method similar to 2nd Embodiment except the shape of a dam differing, description is abbreviate | omitted here. Note that the distance between adjacent weirs of the plurality of weirs 1357 provided corresponding to one pad portion 1351 is preferably smaller than the size of the conductive particles dispersed in the ACF. The conductive particles do not pass through the gap between the two.
[0089]
Next, in the circuit board 2470 on which the above-described semiconductor device 1350 shown in FIG. 14 is mounted, each weir 1357 provided in the semiconductor device faces the direction in which the ACF flows at the time of pressure bonding, as in the second embodiment. Therefore, the conductive particles that move along the flow of the ACF at the time of pressure bonding can be stopped by the weir 1357 and positioned on the pad portion 1351.
[0090]
In addition, the manufacturing method of the circuit board 2470 in the present embodiment is the same as that in the second embodiment except that the shape of the weir is different, and thus the description thereof is omitted.
[0091]
As described above, also in this embodiment, there is little variation in electrical resistance values between different pads, and a circuit board having stable electrical characteristics can be obtained.
[0092]
The present invention is not limited to the structure described in the above embodiment. For example, in each of the above-described embodiments, a gold thin film is used as the anti-oxidation layer. However, a nickel plating film, an aluminum oxide film having a thickness that does not hinder the conductivity, and the like can also be used. Moreover, although the planar shape of the pad portion has a rectangular shape, it may be circular, for example. Also, polyimide resin was used as the material for the insulating film and weir, but SiO ₂ Alternatively, SiN or the like may be used. In addition, the shape of the weir is not limited to the structure described above, and any shape that can capture the conductive particles in the ACF at the time of pressure bonding may be used. Further, in the above-described embodiment, the cross-sectional shape of the weir, in other words, the cross-sectional shape perpendicular to the first surface of the semiconductor device has a rectangular shape. However, the present invention is not limited to this. 26 and FIG. 27, the weirs 1457b and 1457a provided along the outer periphery of the pad portions 1451b and 1451c may have a triangular cross-sectional shape.
<Connection structure>
An embodiment of the connection structure of the present invention will be described.
(Sixth embodiment)
In the above description, the case where the semiconductor device is mounted on the substrate by ACF has been described. However, the present invention can also be applied to a connection structure in which both connection portions of two substrates on which connection portions are arranged are connected by ACF. is there. That is, it is good also as a structure which makes a connection part into a recessed part shape, and makes a connection part into a recessed part shape, and also provides a weir. Below, it demonstrates using FIGS. 28-30.
[0093]
As shown in FIG. 28, the wiring board 270 having the connection part 271 on the first surface and the wiring board 170 having the connection part 171 on the first surface are electrically connected via the ACF 60. As shown in FIG. 29, when two wiring boards are pressure-bonded via the ACF 60, the ACF 60 moves radially outward from the center thereof.
[0094]
In the present embodiment, one wiring board 270 of the two wiring boards 170 and 270 has a connecting portion 271 made of a conductive film disposed on the substrate 273 as shown in FIGS. Has been. The connection portion 271 (shown by a dotted line on FIG. 30A) is a pad portion 274 (a region surrounded by a solid line in a rectangular shape on FIG. 30A) that partially contributes to the connection. . The connection part 271 is covered with an insulating film 276 so that a region to be the pad part 274 is exposed. Further, an insulating film 276 is disposed on a part of the pad part 274 at a position where a dam 277 described later is provided. The pad part 274 has a rectangular shape, for example, seven are arranged.
[0095]
A U-shaped weir 277 is disposed along each of two opposing sides of the pad portion 274 at the center of the seven pad portions. A U-shaped weir 277 is arranged on the outer periphery of two pad portions 274 on both sides with the pad portion 274 in the center interposed therebetween, and on the pad portion 274, a core having an opening toward the center portion. Two weirs having a letter shape are arranged. In addition, a U-shaped weir 277 having an opening toward the center is arranged along the three sides of the outer peripheral portion of the pad portion 274 located on the outermost side. In the present embodiment, the pad portion 274 is formed by a portion where the connecting portion 271 that is not covered with the insulating film 276 is exposed and an insulating film 276 surrounding the exposed portion, and the shape of the pad portion 274 forms a recess 272. . The weir 277 is provided to face the flow of the ACF 60 when the two substrates are pressed. The depth h4 of the recess 272 and the height h5 of the weir 277 are adjusted as appropriate according to the size of the conductive particles dispersed in the ACF, the deformation rate of the conductive particles during crimping, the deformation rate of the weir 277 during crimping, and the like. do it.
[0096]
Next, a method for connecting the above-described two wiring boards will be described with reference to FIG.
[0097]
As shown in FIG. 31A, the ACF 60 is attached to the connection portion 171 of the wiring board 170 in which the connection portion 171 is disposed on the substrate 172. Next, as shown in FIG. 31B, the wiring board 270 is disposed so that the pad portion 274 faces the wiring board 170 via the ACF 60, and the two wiring boards 170 and 270 are crimped via the ACF 60. To do. As a result, as shown in FIG. 31C, the connection portion 271 and the connection portion 171 are electrically connected via the conductive particles 61 located in the recess 272, and two wiring boards are formed by the resin 62. 170 and 270 are bonded.
[0098]
In the present embodiment, the pad portion 274 is formed in a concave shape and further provided with a weir to ensure the conductivity of the two wiring boards and have stable connection resistance characteristics with no resistance variation between the pad portions. A connection structure can be obtained.
[0099]
(Seventh embodiment)
In the sixth embodiment, a pad portion having a concave shape is provided on one of the two wiring boards. However, the connecting portion of both of the two wiring boards is formed into a concave shape, and two wiring boards are further connected. It is good also as a structure which provides a weir in both. This case will be described below with reference to FIGS. 28 and 32.
[0100]
As shown in FIG. 28, the wiring board 270 having the connection part 271 and the wiring board 370 having the connection part 371 are electrically connected via the ACF 60. The wiring board 270 has the same structure as that of the sixth embodiment, and the wiring board 370 is also provided with recessed pad portions and weirs as in the sixth embodiment.
[0101]
Next, a method for connecting the above-described two wiring boards will be described with reference to FIG.
[0102]
As shown in FIG. 32A, a wiring substrate 370 in which a connection portion 371 is arranged on a substrate 372 is prepared. In the connection part 371, the outer peripheral end of the connection part 371 in the vicinity of the pad part 374 is covered with an insulating film 376 so that a part of the region to be the pad part 374 that actually contributes to connection is exposed. Further, a weir 377 is provided on the insulating film 376, and the weir 377 is positioned so that the weirs arranged on the respective wiring boards correspond when the two wiring boards are bonded together. Next, the ACF 60 is affixed on the connection portion 371 of the wiring board 370 on which the connection portion 371 is disposed on the substrate 372.
[0103]
Next, as shown in FIG. 32B, the wiring board 270 is disposed so that the pad portion 274 faces the wiring board 370 via the ACF 60, and the two wiring boards 370 and 270 are pressure-bonded via the ACF 60. To do. Thus, as shown in FIG. 32C, the connection portion 271 and the connection portion 371 are electrically connected through the conductive particles 61 located in the space formed by the two concave portions 272 and 372. The two wiring boards 370 and 270 are bonded by the resin 62. Also in the present embodiment, it is possible to obtain a connection structure having stable conduction characteristics with no resistance variation between the pad portions.
[0104]
In the sixth and seventh embodiments, the weir is provided. However, a connection structure having sufficiently stable conductivity can be obtained only by providing the recessed pad portion without providing the weir.
<Electro-optical device>
Next, a liquid crystal device as an electro-optical device on which the semiconductor device (driving IC 1050) described in the second embodiment, for example, described above is mounted will be described, but the semiconductor device of other embodiments other than the second embodiment is also described. Needless to say, this is applicable.
[0105]
(Eighth embodiment)
Hereinafter, a COG type liquid crystal device will be described as an example of an electro-optical device.
[0106]
First, the structure of the liquid crystal device will be described with reference to FIG. The liquid crystal device 1 includes a liquid crystal panel 2 as an electro-optical panel, a backlight 3 disposed adjacent to the liquid crystal panel 2, a case 4 for fixing the backlight 3, and a reflector disposed below the case 4. 5 and a flexible substrate 6 connected to the liquid crystal panel 2.
[0107]
The liquid crystal panel 2 includes a first substrate 7 as a panel substrate, a second substrate 8 as a panel substrate facing the first substrate 7, and a seal for bonding the pair of first substrate 7 and second substrate 8 together. A material 9 and a liquid crystal 10 as an electro-optical material sandwiched in a space formed by the first substrate 7, the second substrate 8, and the sealing material 9 are included. Further, a first polarizing plate 11 and a second polarizing plate 12 are provided so as to sandwich the liquid crystal panel 2, and a driving IC 1050 is provided on the projecting portion 19 projecting from the second substrate 8 on the first substrate 7. The flexible substrate 6 that is mounted and electrically connected via the first terminal portion 23 disposed on the first substrate 7 is provided. A plurality of stripe-shaped data lines 21 on the first substrate 7 and a plurality of stripe-shaped scanning lines 24 intersecting the data lines 21 on the second substrate 8 are electrically connected to the scanning lines 24. A TFD element and a pixel electrode connected to the TFD element are formed.
[0108]
The backlight 3 is disposed adjacent to the first substrate 7 and includes optical sheets 13 to 15, a frame-shaped spacer 16, a light source unit 17, and a light guide plate 18.
[0109]
The driving IC 1050 is mounted on the overhang portion 19 via an ACF 60 made of a resin in which conductive particles are dispersed. In the overhanging portion 19, the first wiring 22 as a connection portion electrically connected to the driving IC 1050 by extending the data line 21 and the first terminal portion as a connection portion electrically connected to the driving IC 1050 are provided. 23, and a second wiring as a connection portion that is electrically connected through the conductive material mixed in the scanning line 24 and the sealing material 9 and is electrically connected to the driving IC. The first terminal portion 23 is electrically connected to the wiring 6 a of the flexible board 6 on which the wiring 6 a is formed, and a signal is input from the outside to the driving IC 1050 through the flexible board 6. The connection portion 57 of the recessed pad portion 1051 disposed on the first surface 1050 a of the semiconductor device 1050, the first wiring 22, the first terminal portion 23, and the first connection portion 57 disposed on the first substrate 7. The two wirings are electrically connected by conductive particles in the ACF 60 located in the recess of the pad portion 1051 as shown in FIG. Note that the first substrate 7 in this embodiment corresponds to a circuit board in the present invention because a semiconductor device is mounted on the substrate, and in FIG. 12C, the substrate 72 is the first substrate 7 in this embodiment. The connecting portion 71 corresponds to the first wiring 22 or the first terminal portion 23 or the second wiring in the present embodiment.
[0110]
Next, a method for manufacturing the liquid crystal device 1 will be described.
[0111]
First, the liquid crystal panel 2 in which liquid crystal is injected between the pair of substrates 7 and 8 is manufactured.
[0112]
Next, the ACF 60 is attached to a location corresponding to the first wiring 22 of the overhanging portion 19 of the first substrate 7 of the liquid crystal panel 2 and one end portion of the first terminal portion 23. Next, the driving IC 1050 is disposed so that the first surface 1050 a of the driving IC 1050 faces the first substrate 7 via the ACF 60, and the driving IC 1050 and the first substrate 7 are pressure-bonded via the ACF 60. . Next, an ACF is attached to the other end portion of the first terminal portion 23 of the projecting portion 19 of the first substrate 7 of the liquid crystal panel 2, and the flexible substrate 6 and the first substrate 7 are pressure-bonded via the ACF 60. . Thus, a structure in which the driving IC 1050 and the flexible substrate 6 are mounted on the liquid crystal panel 2 is formed. Next, the backlight 3 is disposed on the first substrate 7 side of the liquid crystal panel 2, these are fixed by the case 4, and the reflection plate 5 is disposed below the case 4 to complete a liquid crystal device as an electro-optical device. To do.
[0113]
In the present embodiment, since stable connection resistance characteristics without resistance variation between the respective pads 1051 can be obtained between the semiconductor device 1050 and the liquid crystal panel 2, the liquid crystal capable of high-definition display even for high definition. A device can be obtained.
[0114]
(Ninth embodiment)
Hereinafter, a COF (Chip On Film) liquid crystal device will be described with reference to FIG. 34 as an example of an electro-optical device. In the eighth embodiment, the driving IC is mounted on the substrate constituting the liquid crystal panel. However, in this embodiment, the driving IC is mounted on the film-like flexible circuit board that is electrically connected to the liquid crystal panel. Has been. In addition, about the structure similar to 8th Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted, and here, a different structure is mainly demonstrated.
[0115]
As shown in FIG. 34, the liquid crystal device 100 is connected to the liquid crystal panel 102, the backlight 3, the case 4 for fixing the backlight 3, the reflector 5 disposed below the case 4, and the liquid crystal panel 2. Flexible circuit board 106.
[0116]
As shown in FIG. 34, the liquid crystal panel 102 includes a first substrate 107 and a second substrate 108 facing each other, a sealing material 9 for bonding the pair of substrates 107 and 108, and a pair of the substrates 107 and 108. And the liquid crystal 10 sandwiched between the two. Further, the flexible circuit board 106 on which the driving IC 1050 is mounted is electrically connected to the liquid crystal panel 102 via the first terminal portion 123 disposed on the first substrate 107. The first substrate 107 has an overhang portion 119 that protrudes from the second substrate 108, and the first wiring 122, the scanning line 24, and the sealing material 9 are mixed on the overhang portion 119 with the data lines 21 extending. And a second wiring electrically connected through the conductive material. The first wiring 122 and the second wiring are electrically connected to the wiring 106 a of the flexible circuit board 106, and a signal is input to each wiring of the liquid crystal panel 102 from the outside through the flexible circuit board 106. Here, the flexible circuit board 106 includes a flexible board 121, a wiring 106 a formed on the flexible board 121, and a driving IC 1050 mounted on the flexible board 121.
[0117]
A semiconductor device 1050 is mounted on the flexible circuit board 106 via the ACF 60. On the flexible circuit board 106, a connection portion 106 a electrically connected to the driving IC 1050 via the ACF 60 and electrically connected to the first wiring 122 and the second wiring on the first substrate 107 is disposed. Has been. The recessed pad portion 1051 disposed on the first surface 1050a of the semiconductor device 1050 and the connecting portion 106a on the flexible circuit board 106 are positioned in the recessed portion of the pad portion 1051, as shown in FIG. Are electrically connected by conductive particles in the ACF 60. The flexible circuit board 106 in the present embodiment corresponds to the circuit board in the present invention because a semiconductor device is mounted on the substrate. In FIG. 12C, the substrate 72 is the flexible circuit board 106 and the connection portion 71 in the present embodiment. Corresponds to the connecting portion 106a in the present embodiment.
[0118]
Next, a method for manufacturing the liquid crystal device 100 will be described. First, the liquid crystal panel 102 is manufactured. Next, ACF is affixed to the area | region where the drive IC on the flexible substrate 121 in which the connection part 106a is arrange | positioned is mounted. Thereafter, the driving IC 1050 is disposed and pressure-bonded so that the first surface 1050a faces the flexible substrate 121 via the ACF 60, and the flexible circuit substrate 106 is manufactured. Next, ACF is attached to the first wiring 122 and the second wiring of the overhanging portion 119 of the first substrate 107 of the liquid crystal panel 2, the flexible circuit board 106 is disposed, and the liquid crystal panel 102 and the flexible circuit board 106 are pressure bonded. Let As a result, a structure in which the flexible circuit board 106 is mounted on the liquid crystal panel 102 is formed. Next, the backlight 3 is disposed on the first substrate 107 side of the liquid crystal panel 102, these are fixed by the case 4, and the reflection plate 5 is disposed below the case 4 to complete the liquid crystal device. As described above, also in this embodiment, a liquid crystal device capable of high-quality display can be obtained. In addition, the flexible circuit board 106 having high pressure bonding strength between the semiconductor device 1050 and the flexible board can be obtained.
[0119]
(10th Embodiment)
Hereinafter, a COB (Chip On Board) type liquid crystal device will be described as an example of an electro-optical device with reference to FIG. In the liquid crystal device 110 shown in the ninth embodiment, the driving IC is mounted on the flexible wiring board. In the present embodiment, the driving IC is mounted on the hard board, and the hard board and the liquid crystal panel are wired. The different structures are different in that they are electrically connected via the substrate, and the same reference numerals are given to the same structures, and the different structures will be described.
[0120]
As shown in FIG. 35, the liquid crystal device 110 is disposed under the liquid crystal panel 102, the backlight 3 disposed adjacent to the liquid crystal panel 102, the case 4 that fixes the backlight 3, and the case 4. The reflector 5 includes a wiring board 206 connected to the liquid crystal panel 2 and a hard circuit board 30 on which a driving IC 1050 as a semiconductor device electrically connected to the wiring board 206 is mounted.
[0121]
The first substrate 107 has an overhang portion 119 that protrudes from the second substrate 108. On the overhang portion 119, the first wiring 122 in which the data line 21 extends, the scanning line 24, and the sealing material 9 are provided. A second wiring that is electrically connected through the mixed conductive material is formed. The first wiring 122 and the second wiring are electrically connected to the wiring 206 a of the wiring board 206, and the wiring board 206 is electrically connected to the hard circuit board 30. The hard circuit board 30 includes a hard board 30b, a wiring 30a as a connecting portion arranged on the hard board 30b, and a driving IC 1050 arranged on the hard board 30b. As shown in FIG. 12C, the connection portion 57 of the recessed pad portion 1051 disposed on the first surface 1050a of the semiconductor device 1050 and the wiring 30a disposed on the hard circuit substrate 30 Electrical connection is made by conductive particles dispersed in the ACF 60 located in the recess 1051. The hard circuit board 30 in the present embodiment corresponds to the circuit board in the present invention since a semiconductor device is mounted on the board, and the substrate 72 in FIG. 12C is connected to the hard circuit board 30 in the present embodiment. 71 corresponds to the wiring 30a in this embodiment.
[0122]
Next, a method for manufacturing the liquid crystal device 110 will be described.
[0123]
First, the liquid crystal panel 2 is manufactured. Next, the ACF is attached to the region on the hard substrate 30b on which the wiring 30a is disposed where the driving IC is mounted. Thereafter, the hard circuit board 30 is manufactured by arranging and pressing the driving IC 1050 so that the first surface 1050a thereof faces the hard board 30b via the ACF 60. Next, ACF is affixed to the first wiring 122 of the overhanging portion 119 of the liquid crystal panel 102, and the wiring substrate 206 is disposed and crimped. Furthermore, the wiring board 206 and the hard circuit board 30 are pressure-bonded by ACF and electrically connected. Next, the backlight 3 is arranged on the first substrate 107 side of the liquid crystal panel 102, these are fixed by the case 4, and the reflection plate 5 is arranged below the case 4 to complete a liquid crystal device as an electro-optical device. To do.
[0124]
As described above, a liquid crystal device capable of high-quality display can be obtained also in this embodiment. Further, the hard circuit board 30 having a high pressure bonding strength between the semiconductor device 1050 and the hard board 30b can be obtained.
[0125]
As described above, the semiconductor device described above can be applied to a liquid crystal device of a COG method, a COF method, and a COB method, and wiring can be miniaturized with a stable connection resistance. A high-quality liquid crystal device can be obtained.
[0126]
In the above-described embodiment, the case where the electro-optical device is applied to a liquid crystal device has been described. However, the present invention is not limited to this, and an electroluminescence device, in particular, an organic electroluminescence device, an inorganic electroluminescence device, etc. , Plasma display devices, FED (field emission display) devices, LED (light emitting diode) display devices, electrophoretic display devices, thin cathode ray tubes, small televisions using liquid crystal shutters, devices using digital micromirror devices (DMD) It can be applied to various electro-optical devices such as.
<Electronic equipment>
Further, an example in which the electro-optical device of the present invention is mounted on a mobile phone as an electronic apparatus will be described below. An electronic apparatus shown in FIG. 36 includes a liquid crystal panel 200 in which the above-described liquid crystal panel and a drive circuit are combined, and a control unit 1200 that controls the liquid crystal panel 200. Here, the liquid crystal panel 200 is conceptually divided into a panel structure 200A and a drive circuit 200B composed of a semiconductor IC or the like. The control unit 1200 includes a display information output source 1210, a display processing circuit 1220, a power supply circuit 1230, and a timing generator 1240.
[0127]
The display information output source 1210 includes a memory including a ROM (Read Only Memory) and a RAM (Random Access Memory), a magnetic recording disk, an optical recording disk, and the like.
A storage unit and a tuning circuit that tunes and outputs a digital image signal. Based on various clock signals generated by the timing generator 1240, display information is displayed in the form of an image signal or the like in a predetermined format. It is comprised so that it may supply.
[0128]
The display information processing circuit 1220 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 200B together with the clock signal CLK. The drive circuit 200B includes a scanning line drive circuit, a data line drive circuit, and an inspection circuit. The power supply circuit 1230 supplies a predetermined voltage to each of the above-described components.
[0129]
In addition to the above examples, the electronic apparatus according to the present invention includes a digital watch, a digital still camera, a touch panel, a calculator, a liquid crystal television, a projector, a viewfinder type, a monitor direct view type video tape recorder, and a car navigation device. , Pagers, electronic notebooks, word processors, workstations, video phones, POS terminals, and the like. The liquid crystal device according to the present invention can be used as a display portion of these various electronic devices.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view of a semiconductor device according to a reference embodiment of the present invention.
2A is a partial plan view of the semiconductor device 50 shown in FIG. 1, showing a structure near a pad portion, and FIG. 2B is cut along a line 2B-2B ′ in FIG. 2A. FIG.
3 is a manufacturing process diagram of a portion of the semiconductor device corresponding to a cross section taken along line AA ′ of FIG. 1; FIG.
FIG. 4 is a diagram showing a manufacturing process of a circuit board according to a reference embodiment of the present invention.
FIG. 5 is a schematic perspective view of a semiconductor device according to a second embodiment of the present invention.
6 is a plan view of the semiconductor device of FIG. 5. FIG.
7 is a perspective view of a pad portion of the semiconductor device of FIG. 5, and is a view of a pad portion provided with weirs along two sides of the pad portion. FIG.
8 is a perspective view of a pad portion of the semiconductor device of FIG. 5, and is a view of a pad portion in which weirs are provided along three sides of the pad portion. FIG.
9A is a plan view of the pad portion shown in FIG. 7, and FIG. 9B is a cross-sectional view taken along line 9B-9B ′ of FIG. 9A; FIG. ) Is a cross-sectional view taken along line 9C-9C ′ of FIG.
10A is a plan view of the pad portion shown in FIG. 8, FIG. 10B is a cross-sectional view taken along line 10B-10B ′ of FIG. 10A, and FIG. ) Is a cross-sectional view taken along line 10C-10C ′ in FIG.
FIG. 11 is a manufacturing process diagram of the semiconductor device according to the second embodiment of the present invention;
FIG. 12 is a diagram showing manufacturing steps of the circuit board according to the second embodiment of the present invention.
FIG. 13 is a diagram illustrating the flow of ACF when a semiconductor device is mounted.
FIG. 14 is an exploded perspective view of a circuit board.
FIG. 15 is a schematic plan view of a semiconductor device according to a reference embodiment of the present invention.
16 is a perspective view of a pad portion of the semiconductor device shown in FIG. 15. FIG.
17A is a plan view of the pad portion shown in FIG. 16, and FIG. 17B is a cross-sectional view taken along line 17B-17B ′ in FIG. 17A.
FIG. 18 is a schematic plan view of a semiconductor device according to a fourth embodiment of the present invention.
19 is a perspective view of a pad portion of the semiconductor device shown in FIG.
20A is a plan view of the pad portion shown in FIG. 19, and FIG. 20B is a cross-sectional view taken along line 20B-20B ′ of FIG. 20A.
FIG. 21 is a plan view of a semiconductor device according to a fifth embodiment of the present invention.
22 is a perspective view of a pad portion provided with weirs along two sides of the pad portion of the semiconductor device shown in FIG. 21;
23 is a perspective view of a pad portion provided with weirs along three sides of the pad portion of the semiconductor device shown in FIG. 21;
24 (A) is a plan view of the pad portion shown in FIG. 22, and FIG. 24 (B) is a cross-sectional view taken along line 24B-24B ′ of FIG. 24 (A), FIG. ) Is a cross-sectional view taken along line 24C-24C ′ of FIG.
25 (A) is a plan view of the pad portion shown in FIG. 23, and FIG. 25 (B) is a cross-sectional view taken along line 25B-25B ′ of FIG. 25 (A), FIG. ) Is a cross-sectional view taken along line 25C-25C ′ in FIG.
FIG. 26 is a perspective view for explaining a modified example of the weir provided near the pad portion of the semiconductor device according to the present invention.
FIG. 27 is a perspective view for explaining a modified example of the weir provided near the pad portion of the semiconductor device according to the present invention.
FIG. 28 is a diagram for explaining a connection structure in a sixth embodiment, and is a schematic perspective view of a connection portion when two substrates on which connection portions are arranged are connected via an ACF.
FIG. 29 is a diagram for explaining the flow of ACF when two substrates are crimped.
30A is a schematic plan view of a connecting portion of one of two substrates, and FIG. 30B is a cross-sectional view taken along line 30B-30B ′ in FIG. 30A. FIG. 30C is a cross-sectional view taken along line 30C-30C ′ in FIG.
FIG. 31 is a diagram showing a process of manufacturing the connection structure shown in FIG. 28;
FIG. 32 is a diagram showing a process of manufacturing the connection structure in the seventh embodiment.
FIG. 33 is a cross-sectional view of a liquid crystal device according to an eighth embodiment of the invention.
FIG. 34 is a cross-sectional view of a liquid crystal device according to a ninth embodiment of the present invention.
FIG. 35 is a sectional view of a liquid crystal device according to a tenth embodiment of the invention.
FIG. 36 is a block diagram of a mobile phone which is a position embodiment of the electronic apparatus according to the invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,100,110 ... Liquid crystal device, 2,102 ... Liquid crystal panel, 6 ... Flexible substrate, 6a, 30a ... Wiring, 7, 107 ... First substrate, 8, 108 ... Second substrate, 10 ... Liquid crystal, 22 ... 1st wiring, 23 ... 1st terminal part, 30 ... Hard circuit board, 30b ... Hard board | substrate, 50, 1050, 1150, 1250, 1350 ... Semiconductor device, 50a, 1050a, 1150a, 1250a, 1350a ... 1st surface, 51,274,1051,1151,1251,1351 ... pad part, 51a, 1051c, 1151a, 1251a, 1351c ... first side, 52,272,1252 ... recessed part, 57,71,171,271 ... connection part, 60 ... ACF, 61 ... conductive particles, 62 ... resin, 70, 170, 270, 370 ... wiring board, 106 ... flexible circuit board, 27 377, 1057, 1157, 1257, 1357 ... weir, 1051a, 1351a ... first pad portion, 1051b, 1351b ... second pad portion, 1057a ... first weir, 1057b ... second weir, 2070, 2170, 2270 , 2370, 2470 ... circuit board

Claims

A first surface for surface mounting on a predetermined mounting surface provided with a connection pattern via an anisotropic conductive material, and a connection portion provided on the first surface for electrical connection with the connection pattern; A semiconductor device comprising:
A pad portion having a concave shape with respect to the first surface and having the connection portion at the bottom of the concave shape,
And a weir provided along a part of the outer periphery of the concave shape.

The anisotropic conductive material is an adhesive in which a plurality of conductive particles are dispersed, and flows from the center side of the semiconductor device toward the outer periphery by pressure bonding between the mounting surface and the first surface,
2. The semiconductor device according to claim 1, wherein the weir includes a portion that is located on the outer peripheral side of the pad portion in the semiconductor device and is provided to face the flow direction of the adhesive. .

A first surface for surface mounting on a predetermined mounting surface provided with a connection pattern via an anisotropic conductive material, and a connection portion provided on the first surface for electrical connection with the connection pattern; A semiconductor device comprising:
A pad portion having a concave shape with respect to the first surface and having the connection portion at the bottom of the concave shape,
A semiconductor device comprising at least a weir provided in the pad portion.

The anisotropic conductive material is an adhesive in which a plurality of conductive particles are dispersed, and flows from the center side of the semiconductor device toward the outer periphery by pressure bonding between the mounting surface and the first surface,
The depth of the concave shape is provided at ¼ or more of the particle size of the conductive particles,
The semiconductor device according to claim 3, wherein the weir is provided to face the flow direction of the adhesive.

An insulating film is provided on the first surface so as to expose the pad portion,
The semiconductor device according to claim 1, wherein the weir is formed of the same material as the insulating film.

A circuit board obtained by surface mounting a semiconductor device having a first surface facing the mounting surface on a substrate having a mounting surface provided with a connection pattern,
The first surface of the semiconductor device has a concave shape with respect to the first surface, and a pad portion having a connection portion for establishing conduction with the connection pattern at the bottom of the concave shape,
A dam provided along a part of the outer periphery of the concave shape is provided at least,
The circuit board, wherein the semiconductor device is bonded to the mounting surface of the substrate by an anisotropic conductive adhesive in which a plurality of conductive particles are diffused.

The anisotropic conductive adhesive flows from the center side of the semiconductor device toward the outer periphery by pressure bonding of the semiconductor device to the mounting surface,
The said dam is located in the outer peripheral side rather than the said pad part in the said semiconductor device, and contains the part provided so that the flow direction of the said anisotropic conductive adhesive might be opposed. Circuit board as described.

A bonding structure for bonding a first substrate having a mounting surface with a connection pattern and a second substrate having a first surface so that the mounting surface and the first surface face each other,
The first surface of the second substrate has a concave shape with respect to the first surface, and a pad portion having a connection portion for establishing conduction with the connection pattern at the bottom of the concave shape,
A dam provided along a part of the outer periphery of the concave shape is provided at least,
The connection structure, wherein the first substrate and the second substrate are joined by an anisotropic conductive adhesive in which a plurality of conductive particles are diffused.

The anisotropic conductive adhesive flows from the center side of the second substrate toward the outer periphery by pressure bonding between the first substrate and the second substrate,
The said weir includes the part provided so that it might be located in the outer peripheral side rather than the said pad part in the said semiconductor device, and might be opposed to the flow direction of the said anisotropic conductive adhesive. The connection structure described.