Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3980682B2 - 酸化物超電導デバイスの形成方法 - Google Patents
[go: Go Back, main page]

JP3980682B2 - 酸化物超電導デバイスの形成方法 - Google Patents

酸化物超電導デバイスの形成方法 Download PDF

Info

Publication number
JP3980682B2
JP3980682B2 JP19248296A JP19248296A JP3980682B2 JP 3980682 B2 JP3980682 B2 JP 3980682B2 JP 19248296 A JP19248296 A JP 19248296A JP 19248296 A JP19248296 A JP 19248296A JP 3980682 B2 JP3980682 B2 JP 3980682B2
Authority
JP
Japan
Prior art keywords
oxide
forming
oxide semiconductor
superconductor
schottky junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19248296A
Other languages
English (en)
Other versions
JPH1041558A (ja
Inventor
誠二 鈴木
博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19248296A priority Critical patent/JP3980682B2/ja
Publication of JPH1041558A publication Critical patent/JPH1041558A/ja
Application granted granted Critical
Publication of JP3980682B2 publication Critical patent/JP3980682B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は酸化物超電導デバイスの形成方法に関する。特に本発明は、酸化物超電導体と酸化物半導体とのヘテロ接合で形成されたショットキー接合を有する酸化物超電導デバイスの形成方法に関する。
【0002】
【従来の技術】
下記研究論文にも報告されるように、半導体素子に比較して低消費電力化に優れた3端子構造を有する超電導トランジスタの研究開発が行われている。H.Suzuki et al.,Jpn.J.Appl.Phys.32,783(1993)、H.Suzuki et al.,Advances in Superconductivity VII,1149 (Spinger - Vcrlag,Tokyo,1995)。超電導トランジスタはエミッタ領域、トンネル領域、ベース領域及びコレクタ領域の各動作領域を順次配列し形成される。エミッタ領域はAu薄膜で形成される。トンネル領域はナチュラルバリア(natural barrier )又はMgO薄膜で形成される。ベース領域は超電導体で形成され、超電導体には400℃程度の低温度プロセスにおいて成膜できるBa1-x x BiO3 (通称、BKBOと呼ばれる。)が使用される。コレクタ領域は酸化物半導体で形成され、酸化物半導体にはNbがドープされたSrTiO3 基板が使用される。
【0003】
このように構成される超電導トランジスタのエミッタ領域/トンネル領域/ベース領域の接合構造はNIS(normal metal insulator superconductor )型構造になる。一方、超電導トランジスタのベース領域/コレクタ領域の接合構造はいわゆるヘテロ接合であり、このヘテロ接合においてはショットキー接合的な接合特性が得られる。超電導トランジスタにおいては、エミッタ領域からトンネル領域を通してベース領域に低エネルギ準粒子が注入され、この注入された準粒子は低散乱においてベース領域を走行する。このベース領域を走行した準粒子はベース領域からコレクタ領域に注入される。酸化物超電導体で形成されたベース領域において準粒子が低散乱で走行できるので、超電導トランジスタは動作速度の高速化及び低消費電力化を実現できる。
【0004】
また、エミッタ領域/トンネル領域/ベース領域の接合構造にSIS(superconductor insulator superconductor )型構造を採用する超電導トランジスタの研究開発も行われている。この超電導トランジスタにおいては、エミッタ領域、ベース領域がいずれも同一層(同一製造プロセスで形成された層)の超電導体で形成され、トンネル領域は超電導体に形成された人工粒界接合で形成される。人工粒界接合は、超電導体を成膜する基板であって、結晶面方位が互いに異なる結晶基板を張り合わせたバイクリスタル基板の粒界接合を利用して形成される。また、人工粒界接合は、エミッタ領域となる超電導体を成膜する部分とベース領域となる超電導体を成膜する部分との間に段差(ステップエッジ)を持つ基板を利用して形成される。
【0005】
【発明が解決しようとする課題】
前述の超電導トランジスタにおいて、エミッタ領域/ベース領域間接合は非線形特性を示し、低リークで優れた接合特性が得られるとともに、この優れた接合特性は製作プロセス毎のばらつきが少なく高い再現性で得られる。ベース領域であるBa1-x x BiO3 薄膜、トンネル領域である例えばMgO薄膜、エミッタ領域であるAu薄膜は、いずれもごみや塵の排除が意図的に行われたクリーンルーム内において行われる製作プロセスで順次成膜される。
【0006】
しかしながら、本願発明者が行った基礎的研究の結果、ベース領域/コレクタ領域間のショットキー接合においては、製作プロセス毎、ショットキー接合の面積毎に電流−電圧特性にばらつきが発生し、特に逆バイアス時のリーク電流が非常に大きく、充分な整流特性が得られない、という新たな課題が本発明者により見い出された。本願発明者はこのような問題が以下の理由により発生すると考察している。一般的に市販されているSrTiO3 基板の表面は直接Ba1-x x BiO3 薄膜が成膜可能な鏡面研磨処理を施してあり、この鏡面研磨処理で発生する研磨ダメージによりSrTiO3 基板の表面層には単結晶構造から非晶質構造に変質した表面変質層が存在する。さらに、SrTiO3 基板の表面には物理的、化学的に吸着されたガス等の物質が存在し、この物質が表面変質層を形成する。従って、SrTiO3 基板とその表面上に形成されるBa1-x x BiO3 薄膜とのヘテロ接合界面には表面変質層に起因する障壁が生成されるので、整流特性の劣化が発生し、さらにこの障壁の高さ、幅のいずれもばらつきが存在するので、製作されるデバイス間の電流−電圧特性にもばらつきが発生する。
【0007】
本発明は上記課題を解決するためになされたものであり、本発明の目的は下記の通りである。(1)本発明の第1目的は、ショットキー接合の整流特性を向上し、接合特性の製作プロセス毎や接合面積毎のばらつきを減少し、優れた接合特性の再現性が向上できる酸化物超電導デバイスの形成方法を提供することにある。(2)本発明の第2目的は、前記第1目的に加えて、低温動作時の接合特性に優れたショットキー接合の再現性を向上できる、酸化物超電導デバイスの形成方法を提供することにある。(3)本発明の第3目的は、前記第2目的に加えて、工程数を減少し、製造プロセスが簡略化できる、酸化物超電導デバイスの形成方法を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明は、酸化物超電導体と酸化物半導体とのヘテロ接合で形成されたショットキー接合を有する酸化物超電導デバイスの形成方法において、単結晶構造を有する酸化物半導体の表面変質層を除去する工程と、前記酸化物半導体の表面変質層が除去された表面に物理的に吸着する物質を取り除くクリーニング処理を行う工程と、前記酸化物半導体の表面変質層が除去されクリーニング処理が行われた表面上に単結晶構造を有する酸化物超電導体を形成する工程と、を備え、前記酸化物半導体とこの酸化物半導体の表面変質層が除去された表面上に形成した酸化物超電導体とのヘテロ接合でショットキー接合を形成することを特徴とする。これによって、ショットキー接合の低温度動作において、接合特性の整流特性が向上され、接合特性のばらつきが低減される
【0013】
ここで、本発明の酸化物超電導デバイスの形成方法において、前記酸化物半導体には、Nb、Ta、LaのいずれかがドープされたSrTiOが使用され、前記酸化物超電導体には、Ba1−x BiO、Ba1−x RbBiOのいずれかが使用されることを特徴とする。ここでは、前記酸化物超電導体に成膜温度が400℃程度のBa1−x BiO、Ba1−x RbBiOのいずれかが使用されるので、500℃を超えると発生するBa1−x BiO、Ba1−x RbBiOのいずれかとSrTiOとの間の相互拡散防止できる。相互拡散は酸化物超電導体の組成物質のうち軽い物質、例えばKがSrTiOに拡散する現象である。従って、相互拡散防止できる結果、酸化物半導体と酸化物超電導体とのヘテロ接合で形成されるショットキー接合において、接合特性の整流特性が向上され、接合特性のばらつきが低減される
【0014】
また、本発明の酸化物超電導デバイスの形成方法において、前記酸化物半導体の表面変質層を除去する工程は、O雰囲気中、1000−1200℃の結晶化温度において、1−5時間の結晶化熱処理を行い、前記表面変質層を除去する工程であることを特徴とする。
【0015】
また、本発明の酸化物超電導デバイスの形成方法において、前記酸化物半導体の表面変質層が除去された表面に物理的に吸着する物質を取り除くクリーニング処理を行う工程は、10−6−10−8torrに真空引きされた真空系内においてO分圧を10−1−10−5torrに設定し、500−600℃の温度で30分以上行う工程であることを特徴とする。
【0016】
また、酸化物超電導デバイスの形成方法において、前記Ba1−x BiO、Ba1−x RbBiOは、前記クリーニング処理を行う工程と同一真空系内でスパッタリングにより酸化物半導体の表面上に成膜してもよい
【0017】
また本発明の酸化物超電導デバイスの形成方法において、前記クリーニング処理を行う工程は、前記酸化物超電導体のターゲットにプレスパッタリングを行う際にO ガス雰囲気中で前記酸化物半導体を加熱し、前記酸化物半導体の表面変質層が除去された表面に物理的に吸着する物質を取り除く工程であり、
前記酸化物超電導体を形成する工程は、前記ターゲットにスパッタリングを行い、前記酸化物半導体の表面変質層が除去されクリーニング処理が行われた表面上に、単結晶構造を有する前記酸化物超電導体を形成する工程であることを特徴とする。
これによって、酸化物超電導体のターゲットにプレスパッタリングを行うとともに、酸化物半導体の表面変質層にクリーニング処理うことができるので、工程数削減でき、酸化物超電導デバイスの形成プロセス簡略化できる。
【0018】
あるいは、本発明では、酸化物超電導デバイスの形成方法において、前記酸化物半導体はエミッタ領域、ベース領域及びコレクタ領域を持つ3端子構造を有する超電導トランジスタのコレクタ領域を形成し、前記酸化物超電導体は前記超電導トランジスタのベース領域を形成してもよい
【0019】
【発明の実施の形態】
以下、本発明の実施形態について、NIS型構造で3端子構造を有する超電導トランジスタを備えた酸化物超電導デバイスに本発明を適用した場合を説明する。
【0020】
基本的構造
図1は本発明の実施形態に係る酸化物超電導デバイスの断面図である。酸化物超電導デバイスは基板を主体に構成され、この基板には3端子構造を有する超電導トランジスタが搭載される。超電導トランジスタはエミッタ領域(E)、トンネル領域(TB)、ベース領域(B)及びコレクタ領域(C)を順次配列し構成される。
【0021】
前記基板は酸化物半導体1で形成され、この酸化物半導体1は超電導トランジスタのコレクタ領域(C)としても使用される。酸化物半導体1としてはNbがドープされたSrTiO3 基板が使用される。SrTiO3 基板は、単結晶構造で形成されるとともに、表面上に酸化物超電導体2が形成できるペロブスカイト結晶構造を有する。このSrTiO3 基板は鏡面研磨処理による研磨ダメージで発生する非晶質構造を持つ表面変質層、物理的若しくは化学的に吸着される物質の存在で発生する表面変質層が除去される。なお、酸化物半導体1にはTa、LaのいずれかがドープされたSrTiO3 基板が使用できる。
【0022】
前記超電導トランジスタのベース領域(B)は酸化物超電導体2で形成される。
【0023】
酸化物超電導体2としては400℃以下の低温度で成膜できるBa1-x x BiO3 薄膜が使用される。このBa1-x x BiO3 薄膜は、成膜温度が低く設定できるので、他の結晶体に熱的損傷を及ぼす影響が小さく、また酸化物半導体1(SrTiO3 基板)との間において相互拡散の発生を防止できる。Ba1-x x BiO3 薄膜はSrTiO3 基板の表面変質層が除去された表面上に直接成膜される。このBa1-x x BiO3 薄膜とSrTiO3 基板とで形成されるヘテロ接合は、Ba1-x x BiO3 薄膜をカソード領域、SrTiO3 基板をアノード領域とするショットキー接合(SB)を構成する。なお、酸化物超電導体2には、同様な性質を有するBa1-x Rbx BiO3 薄膜が使用できる。
【0024】
前記トンネル領域(TB)は例えばナチュラルバリア又はMgO薄膜3で形成される。このトンネル領域(TB)はベース領域(B)の表面上に形成される。
【0025】
前記エミッタ領域(E)は例えばAu薄膜4で形成される。エミッタ領域(E)はトンネル領域(TB)の表面上に形成される。
【0026】
このように構成される超電導トランジスタにおいては、エミッタ領域(E)/トンネル領域(TB)/ベース領域(B)の接合構造がNIS型構造で形成される。ベース領域(B)、トンネル領域(TB)、エミッタ領域(E)のそれぞれの動作領域の周囲には保護薄膜5が形成される。保護薄膜5には例えばレジストが使用される。図1中、符号6は接続孔であり、この接続孔6は保護薄膜5に形成される。エミッタ領域(E)にはエミッタ電極7が接続される。エミッタ電極7は例えばIn薄膜で形成され、このIn薄膜は前記保護薄膜5に形成された接続孔6を通してエミッタ領域(E)の表面に圧着される。エミッタ電極7にはボンディングワイヤ8が接続される。また、コレクタ領域(C)にはボンディングワイヤ8が接続される。ボンディングワイヤ8には例えばAlワイヤが使用され、このAlワイヤは超音波ボンディング法によりボンディングされる。
【0027】
図2は前記超電導トランジスタにおける各動作領域のエネルギバンド構造図である。図2に示すように、エミッタ領域(E)とベース領域(B)との間にはトンネル領域(TB)が形成され、このトンネル領域(TB)によりエネルギ障壁が形成される。ベース領域(B)において、符号εF はフェルミエネルギ準位、符号2Δは超電導体のエネルギギャップである。ベース領域(B)/コレクタ領域(C)のヘテロ接合はショットキー接合(SB)を形成する。本実施形態においては、前述のようにSrTiO3 基板(酸化物半導体1)の表面変質層が除去された表面上に、直接、Ba1-x x BiO3 薄膜(酸化物超電導体2)が成膜され、ショットキー接合(SB)が形成されるので、ショットキー接合(SB)の接合界面には表面変質層による障壁が形成されない。つまり、SrTiO3 基板の単結晶構造の結晶面とBa1-x x BiO3 薄膜の単結晶構造の結晶面とのピュアな結晶面同士の直接接合によりショットキー接合(SB)が形成される。
【0028】
このように構成される超電導トランジスタの動作は以下の通りである。まず、エミッタ領域(E)からトンネル領域(TB)を通してベース領域(B)に低エネルギ準粒子eが注入される。この注入された準粒子eは低散乱においてベース領域(B)を走行する。このベース領域(B)を走行した準粒子eはベース領域(B)からショットキー接合(SB)を通してコレクタ領域(C)に注入される。
【0029】
形成方法1
図3(A)−図3(F)は酸化物超電導デバイスの形成方法を説明するための各工程毎に示す断面図である。まず、図3(A)に示すように、単結晶構造を有し酸化物半導体1からなる基板を用意する。酸化物半導体1はNbがドープされたSrTiO3 基板を使用する。SrTiO3 基板は(100)結晶面又は(110)結晶面を有し、直径15mm、厚さ0.5mmのものを使用する。Nbは0.01−1wt%の割合でドープされる。この状態の酸化物半導体1の表面層(基板の表面層)には研磨ダメージ等に起因する表面変質層1Aが存在する。なお、Taがドープされる場合には0.02−2wt%の割合でTaがドープされる。また、Laがドープされる場合には0.015−3.75wt%の割合でLaがドープされる。
【0030】
次に、前記酸化物半導体1に前洗浄処理が行われる。前洗浄処理はアセトン洗浄及びエタノール洗浄の2回に分けて行われる。まず、アセトン中において超音波洗浄が約5分間行われ、この後、N2 ブローで乾燥が行われる。引き続き、エタノール中において超音波洗浄が約5分間行われ、この後、N2 ブローで乾燥が行われる。
【0031】
次に、図3(B)に示すように、酸化物半導体1の表面変質層1Aを除去する。表面変質層1Aの除去とは、主に鏡面研磨処理による研磨ダメージで非晶質構造に変質した部分を取り除くことである。本実施形態においては、酸化物半導体1の再結晶化温度に達する結晶化熱処理を行い、表面変質層1Aの非晶質構造の結晶を単結晶構造に改質することにより表面変質層1Aの除去を行う。つまり、酸化物半導体1のバルクの結晶構造(単結晶構造)と同一又は近い結晶構造に表面変質層1Aの結晶構造を改質する。具体的には、1気圧に保持された炉内において、1−3リットル/分のO2 フローを行い、1000−1200℃の温度で1−5時間の結晶化熱処理(アニール処理)を行い、表面変質層1Aの非晶質構造を単結晶構造に改質し、表面変質層1Aの除去を行う。好ましくは、2リットル/分のO2 フローを行い、1100℃の温度で1時間の結晶化熱処理を行い、表面変質層1Aの除去を行う。この表面変質層1Aが除去された酸化物半導体1は一旦大気中に取り出され、この酸化物超電導体2は成膜チャンバに搬送され設置される。
【0032】
図4は酸化物超電導体の成膜チャンバのシステム構成図である。成膜チャンバはチャンバ室10の内部上側に基板ホルダ11を配設し、基板ホルダ11と対向する内部下側にターゲットホルダ12を配設する。基板ホルダ11には酸化物半導体1が保持される。基板ホルダ11の内部には酸化物半導体1を加熱する加熱ヒータ11Hが内蔵される。ターゲットホルダ12にはターゲット13が取り付けられる。ターゲット13は例えば成膜される酸化物超電導体2と同様の組成物質で形成される。また、チャンバ室10の内部において、基板ホルダ11とターゲットホルダ12との間には開閉可能なシャッタ14が配設される。前記ターゲットホルダ12にはマッチングボックス15が接続され、このマッチングボックス15には高周波電源16が接続される。また、ターゲットホルダ12には冷却のための冷却水が循環される。さらに、前記チャンバ室10には、チャンバ室10の内部を真空にする真空装置17、チャンバ室10の内部にArガスを供給するガス供給源18、O2 ガスを供給するガス供給源19がそれぞれ連設される。
【0033】
前記成膜チャンバに搬送された酸化物半導体(基板)1は基板ホルダ11に保持され、真空装置17によりチャンバ室10の内部が真空引きされる。この真空引きは10-6−10-8torrの真空度、例えば5×10-7torrの真空度に到達するまで行われる。この状態において、図3(C)に示すように、酸化物半導体1の表面変質層1Aが除去された表面にクリーニング処理を行う。クリーニング処理は酸化物半導体1の表面に物理的、化学的に吸着する物質、特にガスの除去を目的として行われる。クリーニング処理は、O2 分圧を10-1−10-5torrに設定し、500−600℃の温度で30分以上行う。好ましくは、O2 分圧を2.3×10-5torr(3×10-3Pa)に設定し、550℃の温度で40分間のクリーニング処理を行う。
【0034】
次に、前述のクリーニング処理時のO2 圧を維持した状態において、酸化物超電導体2の成膜温度(400℃)まで酸化物半導体1の温度を調節する。そして、プレスパッタリングが行われる。プレスパッタリングは反応性高圧スパッタリング法を採用する。反応性高圧スパッタリング法は、Ar及びO2 (50%)の混合ガスをスパッタガスとして使用し、ガス圧600mtorr、印加電圧50Wの条件下において約30分間行われる。プレスパッタリングの際はシャッタ14は閉じた状態にある。
【0035】
次に、図3(D)に示すように、成膜チャンバのシャッタ14を開き、酸化物半導体1の表面変質層1Aが除去された表面上に酸化物超電導体2を成膜する。酸化物超電導体2は本実施形態においてBa1-x x BiO3 薄膜が使用され、このBa1-x x BiO3 薄膜はプレスパッタリングと同様な条件下において50nm/時間の成膜レートで成膜する。Ba1-x x BiO3 薄膜は例えば100nmの膜厚で形成される。Ba1-x x BiO3 薄膜の成膜初期の結晶構造は、SrTiO3 基板の表面変質層1Aが除去されかつクリーニング処理が行われた表面上に成膜されるので、ピュアな結晶構造又はそれに近い結晶構造で形成される。従って、SrTiO3 基板とBa1-x x BiO3 薄膜とのヘテロ接合で形成されるショットキー接合(SB)はピュアな結晶構造の結晶面同士の接合で形成される。酸化物超電導体2が成膜されると、この酸化物超電導体2が成膜された酸化物半導体1は成膜チャンバから取り出され、次段の処理装置に搬送される。
【0036】
次に、図3(E)に示すように、酸化物超電導体2の表面上にトンネル領域 (TB)として使用されるナチュラルバリア(酸化物超電導体の非晶質薄膜)又はMgO薄膜3、Au薄膜4のそれぞれを順次形成する。ナチュラルバリア又はMgO薄膜3は例えば3−5nmの膜厚で形成される。Au薄膜4は例えば真空蒸着法により100nmの膜厚で形成される。
【0037】
次に、図3(F)に示すように、Au薄膜4、ナチュラルバリア又はMgO薄膜3、酸化物超電導体2のそれぞれにパターンニングを施す。パターンニングはレジストパターンニング及びイオンミリングにより行われる。この後、前述の図1に示すように、保護薄膜5、接続孔6、エミッタ電極7が順次形成され、ボンデイングワイヤ8がボンデイングされる。
【0038】
形成方法2
本実施形態に係る酸化物超電導デバイスの形成方法においては、前述の形成方法1で説明したターゲット13のプレスパッタリング中に同時に酸化物半導体1の表面にクリーニング処理を行う。プレスパッタリングにおいても、O2 がチャンバ室10の内部に供給されるので、このO2 の供給をクリーニング処理に利用する。プレスパッタリング中はクリーニング処理を目的として加熱ヒータ11Hにより酸化物半導体(基板)1は500−600℃の温度において約30分以上保持される。プレスパッタリング及びクリーニング処理が終了した後は、酸化物半導体1は成膜温度に調節され、この酸化物半導体1の表面上に酸化物超電導体2が成膜される。
【0039】
このような形成方法2を使用することにより、酸化物超電導体2のターゲット13にプレスパッタリングを行うとともに、酸化物半導体1の表面変質層1Aが除去された表面にクリーニング処理が行えるので、工程数が削減し、酸化物超電導デバイスの形成プロセスが簡略化できる。
【0040】
ショットキー接合の整流特性(常温動作)
図5−図7はSrTiO3 基板とBa1-x x BiO3 薄膜とのヘテロ接合で形成されるショットキー接合(SB)の電流密度−電圧特性(I−V特性)図である。図5−図7において、縦軸は電流密度(A/cm2 )、横軸は電圧(V)をそれぞれ示す。測定試料には接合面積が異なる4つのショットキー接合(SB)が使用される。データD1は0.2×0.2mm2 の接合面積、データD2は0.3×0.3mm2 の接合面積、データD3は0.5×0.5mm2 の接合面積、データD4は1.0×1.2mm2 の接合面積にそれぞれ設定される。SrTiO3 基板には0.5wt%のNbがドープされ、測定温度は300Kである。図5に示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去しない場合(前洗浄処理は行われる。)であり、順バイアス方向(正側)における電圧増加に対する電流密度の増加は非直線性を示す。しかも、接合面積毎にばらつきがある。製作ロット毎のばらつきも確認された。さらに、逆バイアス方向(負側)においては順バイアス方向と同程度の電流が流れてしまい、ショットキー接合(SB)としての充分な整流特性が得られない。
【0041】
これに対して、図6に示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去した場合であり、順バイアス方向における電圧増加に対する電流密度の増加は非常に良好な直線性を示す。しかも、接合面積毎のばらつきはかなりの割合で減少する。さらに、逆バイアス方向においては電流の流れが非常に小さく、良好な整流特性を備えたショットキー接合(SB)が形成できる。同様に、図7に示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去しかつクリーニング処理を行った場合であり、順バイアス方向における電圧増加に対する電流密度の増加は非常に良好な直線性を示す。しかも、接合面積毎のばらつきはかなりの割合で減少し、逆バイアス方向においては電流の流れが非常に小さく、良好な整流特性を備えたショットキー接合(SB)が形成できる。常温(ショットキー接合(SB)を300Kで動作させた場合)においてはクリーニング処理の効果が明確に現われないが、後述するようにクリーニング処理の効果は低温(測定した温度は5K)において顕著に現われる。
【0042】
ショットキー接合の整流特性(常温動作、Nbドープによる特性変化)
図8及び図9は前述の図5−図7に示す電流密度−電圧特性図と同様にショットキー接合(SB)の電流密度−電圧特性図である。図7、図8は、いずれも測定温度を300Kに設定し、酸化物半導体1の表面変質層1Aが除去されかつクリーニング処理が行われた場合を示す。図8に示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1であるSrTiO3 基板に0.05wt%のNbがドープされた場合であり、図9に示すショットキー接合(SB)の電流密度−電圧特性はSrTiO3 基板に0.01wt%のNbがドープされた場合である。いずれの場合も、基本的には、順バイアス方向における電圧増加に対する電流密度の増加は非常に良好な直線性を示し、接合面積毎のばらつきはかなりの割合で減少する。さらに、逆バイアス方向においては電流の流れが非常に小さく、良好な整流特性を備えたショットキー接合(SB)が形成できる。すなわち、常温動作の範囲においては、ショットキー接合(SB)は、SrTiO3 基板のNbのドープ量に関係なく、良好な整流特性が得られる。
【0043】
通常、3端子構造を有する超電導トランジスタにおいては、低エネルギ準粒子eの注入効率を向上するためにショットキー接合(SB)の障壁高さは低い方が好ましく、ベース領域(B)からのリーク電流を抑制するためにショットキー接合(SB)の障壁幅は厚い方が好ましい。本発明に係るショットキー接合(SB)においては、酸化物半導体1の表面変質層1Aが除去されることによりピュアな結晶面同士のヘテロ接合になるので、障壁高さは高くなる。従って、本発明においては、逆にNbのドープ量を高くかつ低エネルギ準粒子eが注入する部分の障壁幅を薄くし、ショットキー接合(SB)の障壁中をトンネル注入させる動作方法を採用することが好ましい。勿論、ショットキー接合(SB)のリーク電流を抑制する障壁の障壁幅は厚く設定する。この結果、超電導トランジスタにおいては、コレクタ注入効率の向上とリーク電流の抑制とが同時に実現できる。理想的なショットキー接合(SB)の障壁形状はNbのドープ量を1wt%前後に高く設定することにより形成できる。
【0044】
ショットキー接合の整流特性(低温動作、クリーニング処理の効果)
図10−図15はSrTiO3 基板とBa1-x x BiO3 薄膜とのヘテロ接合で形成されるショットキー接合(SB)の電流密度−電圧特性図である。図10−図12においてはSrTiO3 基板には0.5wt%のNbがドープされる。図13−図15においてはSrTiO3 基板には0.05wt%のNbがドープされる。図10−図15のいずれも測定温度は5Kに設定される。図10、図13にそれぞれ示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去しない場合であり、順バイアス方向における電圧増加に対する電流密度の増加は非直線性を示す。しかも、接合面積毎にばらつきがあり、逆バイアス方向においては順バイアス方向と同程度の電流が流れてしまい、ショットキー接合(SB)としての整流特性が得られない。
【0045】
図11、図14にそれぞれ示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去した場合であり、順バイアス方向における電圧増加に対する電流密度の増加は非常に良好な直線性を示す。しかも、接合面積毎のばらつきはかなりの割合で減少する。さらに、逆バイアス方向においては電流の流れが非常に小さく、良好な整流特性を備えたショットキー接合 (SB)が形成できる。
【0046】
同様に、図12、図15にそれぞれ示すショットキー接合(SB)の電流密度−電圧特性は酸化物半導体1の表面変質層1Aを除去しかつクリーニング処理を行った場合であり、順バイアス方向における電圧増加に対する電流密度の増加は非常に良好な直線性を示す。しかも、接合面積毎のばらつきはかなりの割合で減少し、逆バイアス方向においては電流の流れが非常に小さく、良好な整流特性を備えたショットキー接合(SB)が形成できる。さらに、超電導トランジスタを実際に動作させる低温(5K)においては、クリーニング処理を行ったショットキー接合(SB)は順バイアス方向における直線性が非常に強くなり、接合面積毎のばらつきがさらに減少し、逆バイアス方向の電流がより小さくなる。すなわち、非常に優れた整流特性を備えたショットキー接合(SB)が形成できる。さらに、低温動作においては、Nbのドープ量が少ない方が整流特性が高くなる。
【0047】
以上説明したように、本実施形態に係る酸化物超電導デバイスの形成方法においては、酸化物半導体1の表面変質層1Aが除去され、酸化物半導体1の表面層が良質な結晶構造を持つ単結晶構造に改質される。さらに、酸化物半導体1の単結晶構造に改質された表面上に、直接、単結晶構造の酸化物超電導体2が形成できるので、酸化物超電導体2の成膜初期の結晶構造自体も良質な結晶構造に改質される。従って、いずれも良質な単結晶構造を有する酸化物半導体1と酸化物超電導体2とのへテロ接合でショットキー接合(SB)が形成され、しかも酸化物半導体1と酸化物超電導体2との接合界面に接合特性を劣化させる不必要な領域が介在されないので、ショットキー接合(SB)の整流特性が向上でき、ショットキー接合特性のばらつきが減少できる。
【0048】
なお、本発明においては、酸化物超電導デバイスに搭載されたSIS型構造の超電導トランジスタのベース領域(酸化物超電導体)とコレクタ領域(酸化物半導体)とのヘテロ接合で形成されるショットキー接合にも適用できる。
【0049】
【発明の効果】
以上説明したように、本発明においては、ショットキー接合の整流特性を向上し、接合特性の製作プロセス毎や接合面積毎のばらつきを減少し、優れた接合特性の再現性が向上できる酸化物超電導デバイスの形成方法が提供できる。さらに、本発明においては、前記効果に加えて、低温動作時の接合特性に優れたショットキー接合の再現性を向上できる、酸化物超電導デバイスの形成方法が提供できる。さらに、本発明においては、前記効果に加えて、工程数を減少し、製造プロセスが簡略化できる、酸化物超電導デバイスの形成方法が提供できる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る酸化物超電導デバイスの断面図である。
【図2】 前記超電導トランジスタにおける各動作領域のエネルギバンド構造図である。
【図3】 (A)−(F)は酸化物超電導デバイスの形成方法を説明するための各工程毎に示す断面図である。
【図4】 酸化物超電導体の成膜チャンバのシステム構成図である。
【図5】 ショットキー接合の電流密度−電圧特性図である。
【図6】 ショットキー接合の電流密度−電圧特性図である。
【図7】 ショットキー接合の電流密度−電圧特性図である。
【図8】 ショットキー接合の電流密度−電圧特性図である。
【図9】 ショットキー接合の電流密度−電圧特性図である。
【図10】 ショットキー接合の電流密度−電圧特性図である。
【図11】 ショットキー接合の電流密度−電圧特性図である。
【図12】 ショットキー接合の電流密度−電圧特性図である。
【図13】 ショットキー接合の電流密度−電圧特性図である。
【図14】 ショットキー接合の電流密度−電圧特性図である。
【図15】 ショットキー接合の電流密度−電圧特性図である。
【符号の説明】
1 酸化物半導体、2 酸化物超電導体、3 ナチュラルバリア又はMgO薄膜、4 Au薄膜、10 チャンバ室、11 基板ホルダ、12 ターゲットホルダ、13 ターゲット、14 シャッタ、15 マッチングボックス、16 高周波電源、17 真空装置、E エミッタ領域、TB トンネル領域、B ベース領域、C コレクタ領域、SB ショットキー接合。

Claims (4)

  1. 酸化物超電導体と酸化物半導体とのヘテロ接合で形成されたショットキー接合を有する酸化物超電導デバイスの形成方法において、
    Nb、Ta、Laのいずれかがドープされた単結晶構造を有するSrTiO からなる酸化物半導体の表面変質層を除去する工程と、
    前記酸化物半導体の表面変質層が除去された表面に物理的に吸着する物質を取り除くクリーニング処理を行う工程と、
    前記酸化物半導体の表面変質層が除去されクリーニング処理が行われた表面上に、Ba 1−x BiO あるいはBa 1−x Rb BiO のいずれかからなる単結晶構造を有する酸化物超電導体を形成する工程と、
    を備え、
    前記酸化物半導体の表面変質層を除去する工程は、 雰囲気中、1000−1200℃の結晶化温度において、1−5時間の結晶化熱処理を行い、
    前記クリーニング処理を行う工程は、10 −6 −10 −8 torr に真空引きされた真空系内においてO 分圧を10 −1 −10 −5 torr に設定し、500−600℃の温度で30分以上行い、
    前記酸化物半導体とこの酸化物半導体の表面変質層が除去された表面上に形成された前記酸化物超電導体とのヘテロ接合でショットキー接合を形成することを特徴とする酸化物超電導デバイスの形成方法。
  2. 前記請求項1に記載された酸化物超電導デバイスの形成方法において、前記酸化物超電導体は、前記クリーニング処理を行う工程と同一真空系内でスパッタリングにより前記酸化物半導体の表面上に成膜されることを特徴とする酸化物超電導デバイスの形成方法。
  3. 前記請求項1または請求項2に記載された酸化物超電導デバイスの形成方法において、
    前記クリーニング処理を行う工程は、前記酸化物超電導体のターゲットにプレスパッタリングを行う際にO ガス雰囲気中で前記酸化物半導体を加熱し、前記酸化物半導体の表面変質層が除去された表面に物理的に吸着する物質を取り除く工程であり、
    前記酸化物超電導体を形成する工程は、前記ターゲットにスパッタリングを行い、前記酸化物半導体の表面変質層が除去されクリーニング処理が行われた表面上に、単結晶構造を有する前記酸化物超電導体を形成する工程であることを特徴とする酸化物超電導デバイスの形成方法。
  4. 前記請求項1から請求項3のいずれか一つに記載された酸化物超電導デバイスの形成方法において、
    前記酸化物半導体はエミッタ領域、ベース領域及びコレクタ領域を持つ3端子構造を有する超電導トランジスタのコレクタ領域を形成し、
    前記酸化物超電導体は前記超電導トランジスタのベース領域を形成することを特徴とする酸化物超電導デバイスの形成方法。
JP19248296A 1996-07-22 1996-07-22 酸化物超電導デバイスの形成方法 Expired - Lifetime JP3980682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19248296A JP3980682B2 (ja) 1996-07-22 1996-07-22 酸化物超電導デバイスの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19248296A JP3980682B2 (ja) 1996-07-22 1996-07-22 酸化物超電導デバイスの形成方法

Publications (2)

Publication Number Publication Date
JPH1041558A JPH1041558A (ja) 1998-02-13
JP3980682B2 true JP3980682B2 (ja) 2007-09-26

Family

ID=16292035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19248296A Expired - Lifetime JP3980682B2 (ja) 1996-07-22 1996-07-22 酸化物超電導デバイスの形成方法

Country Status (1)

Country Link
JP (1) JP3980682B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11333413B2 (en) 2019-08-28 2022-05-17 Northrop Grumman Systems Corporation Solid state cooler device
US11189773B2 (en) 2019-08-28 2021-11-30 Northrop Grumman Systems Corporation Superconductor thermal filter
US11600760B2 (en) 2019-11-26 2023-03-07 Northrop Grumman Systems Corporation Cooler device with aluminum oxide insulators
US10998485B1 (en) * 2020-01-13 2021-05-04 Northrop Grumman Systems Corporation Cooler device with superconductor shunts
EP4107794A4 (en) 2020-02-21 2024-02-28 Applied Materials, Inc. High critical temperature metal nitride layer with oxide or oxynitride seed layer
US12052935B2 (en) 2020-02-21 2024-07-30 Applied Materials, Inc. Method of making high critical temperature metal nitride layer

Also Published As

Publication number Publication date
JPH1041558A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
JP2588246B2 (ja) 超電導ベース・トランジスタの製造方法
CN103346255A (zh) 一种异质结、铁电隧道结及其制备方法和应用
JP3980682B2 (ja) 酸化物超電導デバイスの形成方法
US5629268A (en) Process for preparing a layered superconducting structure
JP3216089B2 (ja) 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ
CA2212473C (en) Method for preparing layered structure including oxide superconductor thin film
Maruyama et al. Improvement of the sandwich junction properties by planarization of YBCO films
Konishi et al. Improved characteristics of Nb3Ge tunnel junctions using sputter‐deposited amorphous‐silicon barrier
JPH08288563A (ja) 超電導電界効果型素子およびその作製方法
JP2680949B2 (ja) 超電導電界効果型素子の作製方法
JP3249370B2 (ja) 超電導デバイス
JP3107322B2 (ja) 超電導デバイスの製造方法
JP3241798B2 (ja) 超電導デバイスの製造方法
JP3270317B2 (ja) 超電導デバイスの製造方法
Blaugher et al. Processing of all-NbN tunnel junction series arrays
JP3076503B2 (ja) 超電導素子およびその製造方法
JP3102948B2 (ja) 超電導トランジスタ及びその製造方法
JP3191735B2 (ja) 積層膜の作製方法
JP3002010B2 (ja) 超電導トランジスタ
JPH04328883A (ja) 超電導デバイス
JPH06310768A (ja) 超電導ベーストランジスタ
JP2667289B2 (ja) 超電導素子および作製方法
JPH0878743A (ja) 超電導電界効果型素子
JPS58108739A (ja) ジヨセフソン接合装置
JPS62281481A (ja) 超伝導・半導体接合素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3