JP3985488B2 - Semiconductor light emitting device and method for manufacturing semiconductor light emitting device - Google Patents
Semiconductor light emitting device and method for manufacturing semiconductor light emitting device Download PDFInfo
- Publication number
- JP3985488B2 JP3985488B2 JP2001311031A JP2001311031A JP3985488B2 JP 3985488 B2 JP3985488 B2 JP 3985488B2 JP 2001311031 A JP2001311031 A JP 2001311031A JP 2001311031 A JP2001311031 A JP 2001311031A JP 3985488 B2 JP3985488 B2 JP 3985488B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plane
- light emitting
- semiconductor light
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体発光素子及び半導体発光素子の製造方法に関し、特に、窒化物系化合物半導体を用いた半導体発光素子及び半導体発光素子の製造方法において、基板主面に対して傾斜した傾斜結晶面を有する結晶層に第一導電型層、活性層、及び第二導電型層が傾斜結晶面に平行な面内に延在して形成される半導体発光素子及び半導体発光素子の製造方法に関するものである。
【0002】
【従来の技術】
従来、窒化物系化合物半導体を用いた半導体発光素子は、サファイア基板上に低温バッファ層を形成し、この上に例えば、シリコンドープのGaNからなるn側コンタクト層を形成し、シリコンドープのGaNからなるn側クラッド層、シリコンドープのInGaNからなる活性層、マグネシウムドープのAlGaNからなるp側クラッド層、マグネシウムドープのGaNからなるp側コンタクト層などを積層して形成される。
【0003】
このような構造を有する半導体発光素子は、450nmから530nmを含む青色、緑色用発光ダイオードとして製品化されて量産されており、大型ディスプレイなどの種々の応用装置に用いられている。そして、個々の半導体発光素子の発光出力を高め応用装置の輝度を向上させるために、半導体発光素子のクラッド層にドープする不純物濃度を高め応用装置の輝度を向上させている。
【0004】
サファイア基板上に窒化物系半導体を結晶成長させる場合、通常はC面を主面とするサファイア基板が使用される。窒化物系半導体層は基板主面と平行な面内に延在して形成されるため、基板主面上に形成される活性層やそれを挟むクラッド層などの窒化物系半導体層の表面もC面を有する。
【0005】
サファイア基板のC面上に選択成長させた場合には、(1−101)面すなわちS面で囲まれた先端の尖った形状の結晶層が形成される(例えば、特許公報第2830814号の明細書段落0009参照)が、電極形成に必要な平坦面が得られていないものとされ、積極的に電子デバイスや発光デバイスとして利用されている例はなく、さらなる選択成長から結晶構造の下地層として利用されているに過ぎない。
【0006】
【発明が解決しようとする課題】
しかし、半導体発光素子の発光出力を向上させるためにクラッド層にドープする不純物の量を多くしすぎると、不純物が活性層に拡散し易くなり、活性層の結晶品位を低下させ、活性層の劣化を招く。
【0007】
さらに、選択成長を用いて傾斜結晶面に平行な面内に延在して結晶層が形成される半導体発光素子の場合、クラッド層が傾斜結晶面を有する結晶層に形成されるため、プレーナ型の半導体発光素子に比べてより、より一層不純物が活性層に拡散し易くなる。
【0008】
そこで本発明は、選択成長を用いて活性層が傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内に延在して形成される半導体発光素子及び半導体発光素子の製造方法において、クラッド層から活性層へ不純物が拡散するのを防ぎ、活性層の劣化を防止することができる半導体発光素子及び半導体発光素子の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明における半導体発光素子は、基板と、基板上に形成された基板の主面に対して傾斜した傾斜結晶面を有する結晶層と、結晶層に形成された傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層と、第二導電型層上に形成された第一の電極と、活性層と第一導電型層との間、及び活性層と第二導電型層との間の少なくとも一方に形成された傾斜結晶面に平行な面内に延在するアンドープ結晶層と、基板の主面に対して平行する面内に形成された第二の電極とを有することを特徴とする。
【0010】
基板主面に対して傾斜した傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内に延在して形成される活性層に近接してアンドープ結晶層を形成することにより、結晶面の傾斜によって不純物が導電型層から活性層へ拡散するのをアンドープ結晶層により防ぐことができる。特に、結晶層の最外層である第二導電型層から活性層へ不純物が拡散するのを防ぐことができる。さらに、導電型層から活性層へ拡散する不純物をアンドープ結晶層により防止することができるため、活性層の結晶品位を低下させず、活性層が不純物により劣化されない半導体発光素子を形成することができる。
【0011】
基板主面に対して傾斜した傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内に延在して活性層が形成される半導体発光素子において、導電型層から活性層への不純物の拡散が防止することができるため、導電型層の不純物濃度を高めることができ、発光効率の高い半導体発光素子を形成することができる。
【0012】
本発明における半導体発光素子の製造方法は、基板上に開口部を有するマスク層若しくは結晶種層を形成し、開口部若しくは前記結晶種層から前記基板の主面に対して傾斜した傾斜結晶面を有する結晶層を選択的に形成し、前記傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層を結晶層に形成し、第二導電型層上に第一の電極を形成し、活性層と第一導電型層との間、及び活性層と第二導電型層との間の少なくとも一方に傾斜結晶面に平行な面内に延在するアンドープ結晶層を形成し、基板の主面に平行する面内に第二の電極を形成することを特徴とする。
【0013】
基板主面に対して傾斜した傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内に延在して形成される活性層に近接してアンドープ結晶層を形成することにより、結晶層の傾斜によって不純物が導電型層から活性層へ拡散するのをアンドープ結晶層により防ぐことができる。特に、結晶層の最外層である第二導電型層から活性層へ不純物が拡散するのを防ぐことができる。さらに、導電型層から活性層へ拡散する不純物をアンドープ結晶層により防止することができるため、活性層の結晶品位を低下させず、活性層が不純物により劣化を防ぐことができる。
【0014】
基板主面に対して傾斜した傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内に延在して活性層が形成される半導体発光素子において、導電型層から活性層への不純物の拡散が防止することができるため、半導体発光素子の導電型層の不純物濃度を高め、発光効率を高めることができる。
【0015】
【発明の実施の形態】
本発明における半導体発光素子は、基板上に基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層を結晶層に形成し、傾斜結晶面に平行な面内に延在するアンドープ結晶層を活性層に近接して結晶層に形成してなることを特徴とする。
【0016】
本発明において用いられる基板は、ウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できる。例示すると、サファイア(Al2O3、A面、R面、C面を含む。)、SiC(6H、4H、3Cを含む。)、GaN、Si、ZnS、ZnO、AlN、LiMgO、LiGaO2、GaAs、MgAl2O4、InAlGaNなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。例えば、サファイア基板を用いる場合では、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むS面に実質的に等価な面である。半導体装置の製造に広く使用されているシリコン基板などを利用することも可能である。
【0017】
基板上に形成される結晶層は基板の主面に対して傾斜した傾斜結晶面を有し、後述する基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在して第一導電型層、活性層、及び第二導電型層を形成することができる材料層であれば良く、特に限定されるものではない。このような材料層は、後述の工程においてファセット構造を形成することからウルツ鉱型の化合物半導体層を選ぶことが好ましい。化合物半導体層としてはウルツ鉱型の結晶構造を有する窒化物系化合物半導体、BeMgZnCdS系化合物半導体、およびBeMgZnCdO系化合物半導体などが好ましい。窒化物系化合物半導体からなる結晶層としては、例えばIII族系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体が好ましく、特に窒化ガリウム系化合物半導体が好ましい。一例としては、サファイア基板上にアンドープのGaN層を形成し、その後でSiドープのGaN層を形成しても良い。なお、本発明において、InGaN、AlGaN、GaNなどは必ずしも、3元混晶のみ、2元混晶のみの窒化物系化合物半導体を指すのではなく、例えばInGaNでは、InGaNの作用を変化させない範囲での微量のAl、その他の不純物を含んでいても本発明の範囲であることはいうまでもない。また本明細書中、窒化物とはB、Al、Ga、In、TaをIII族とし、V族にNを含む化合物を指し、全体の1%以内若しくは1×1020cm3以下の不純物の混入を含む場合もある。
【0018】
結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)などがある。その中でもMOCVD法によると、迅速に結晶性の良いものが得られる。MOCVD法では、GaソースとしてTMG(トリメチルガリウム)、TEG(トリエチルガリウム)、AlソースとしてはTMA(トリメチルアルミニウム)、TEA(トリエチルアルミニウム)、Inソースとしては、TMI(トリメチルインジウム)、TEI(トリエチルインジウム)などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。また、不純物ソースとしてはSiであればシランガス、Geであればゲルマンガス、MgであればCp2Mg(シクロペンタジエニルマグネシウム)、ZnであればDEZ(ジエチルジンク)などのガスが使用される。一般にMOVPE法では、これらのガスを加熱された基板の表面に供給して分解することにより、InAlGaN系化合物半導体をエピタキシャル成長させることができる。
【0019】
結晶層を形成する前に下地成長層を基板上に形成することが好ましく、この下地成長層は窒化ガリウム層や窒化アルミニウム層などからなる。下地成長層は低温バッファ層と高温バッファ層とを組み合わせて形成しても良いし、バッファ層と結晶種として機能する結晶種層とを組み合わせても良い。この下地成長層も結晶層と同様に、種々の気相成長法で形成することができ、例えば有機金属化合物気相成長法(MOVPE法)や分子線エピタキシー法(MBE法)、ハライド気相成長法(HVPE法)などの気相成長法を用いることができる。
【0020】
結晶層の成長を低温バッファ層から始めるとマスク上にポリ結晶が析出し易いため、結晶種層を含んでからその上に基板と異なる面を成長することで、さらに結晶性のよい結晶が成長できる。また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成するのであるが、バッファ層から選択成長を行うと成長の阻害された成長しなくても良い部分に成長が起こり易くなる。従って、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。
【0021】
バッファ層を形成することにより基板と窒化物系化合物半導体の格子不整合を緩和することができるが、窒化物系化合物半導体と格子定数の近い基板や格子定数が一致する基板を用いる場合にはバッファ層を形成せずに窒化物系化合物半導体を成長させることもある。例えば、SiC上にはAlNを低温でないバッファ層をつけることもあり、Si基板上にはAlN、GaNを低温にせずにバッファ層として成長することもある。このように低温でないバッファ層を形成しても良質のGaNを形成することができる。また、GaN基板を使用する場合のように、バッファ層を特に設けないこともある。
【0022】
本発明においては、基板の主面に対して傾斜した傾斜結晶面を形成するために、選択成長法を用いることができる。基板の主面に対して傾斜した傾斜結晶面には、その基板主面の選択に依存するが、ウルツ鉱型の(0001)面(C面)を基板主面とした場合、(1−100)面(M面)、(1−101)面(S面)、(11−20)面(A面)、(1−102)面(R面)、(1−123)面(N面)、(11−22)面、及びこれらに等価な結晶面のうちから選ばれた傾斜結晶面などがある。特に、S面や(11−22)面、及び5乃至6度の範囲で傾いた面方位を含むこれらに等価な結晶面で用いることが好ましい。選択成長により選択結晶成長層を形成する場合、S面またはS面に実質的に等価な面を容易に形成することができる。S面はC+面(C+面の面指数は(0001)である)の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では(1−101)である。また、C面にC+面とC−面が存在するのと同様に、S面についてはS+面とS−面が存在するが、本明細書においては、特に断らない場合は、C+面GaN上にS面について安定面であるS+面を成長しており、これをS面としている。
【0023】
S面ついては、前述のように窒化ガリウム系化合物半導体で結晶層を構成した場合には、S面上、GaからNへのボンド数が2または3とC−面の次に多くなる。ここでC−面はC+面の上には事実上得ることができないので、S面でのボンド数は最も多いものとなる。例えば、C+面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はC+面になるが、選択成長を利用することでS面を安定して形成することができ、C+面に平行な面では脱離しやすい傾向をもつNのボンドがGaから一本のボンドで結合しているのに対し、傾いたS面では少なくとも一本以上のボンドで結合することになる。従って、実効的にV/III比が上昇することになり、積層構造の結晶性の向上に有利である。また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。
【0024】
本発明の半導体発光素子においては、結晶層は基板の主面に対して傾斜した傾斜結晶面を有する構造を有するが、特に、結晶層はS面またはS面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、あるいは、S面またはS面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成する共にC面またはC面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、すなわち略六角錐台形状であっても良い。これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、その中の幾つかの面が消失したようなものも含む。好適な一例においては傾斜結晶面が六面でほぼ対称となるように配設される。ほぼ対称とは、完全に対称形状になっている場合の他、多少対称形状よりずれている場合も含む。また、結晶層の結晶面間の稜線は必ずしも直線でなくても良く、また略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。
【0025】
具体的な選択的成長の方法としては、選択的に下地成長層上にまたは下地成長層形成前に形成されたマスク層の開口された部分を利用して行われたり、あるいは下地成長層の一部を選択的に除去することを利用して行われたりする。下地成長層の上に形成したマスク層を選択的に開口して窓領域を形成し、選択成長させる場合、マスク層は例えば酸化シリコン層あるいは窒化シリコン層によって構成することができ、厚みは例示的に100〜500nmの範囲である。下地結晶層上のマスク層には、選択結晶成長層を成長させるための開口部がフォトリソグラフィー技術と所要のエッチャントが使用して形成される。この開口部の大きさは、作成する半導体発光素子の特性に応じて設定されるものであるが、一例としては10μm程度のサイズとされ、その形状としては矩形状、正方形状、円形状、六角形状、三角形状、菱形形状、楕円形状などの種々の形状とすることができる。前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にしたり、結晶種層を帯状にしたりすることで可能である。下地成長層がバッファ層と結晶種層とからなる場合、例えば、バッファ層上の結晶種層を点在する10μm径程度の小領域に細分化し、それぞれの部分からの結晶成長によってS面等を有する結晶層を形成することが可能である。例えば、細分化された結晶種層は、半導体発光素子として分離するためのマージンを見込んで離間するように配列することができ、個々の小領域としては、円形状、正方形状、六角形状、三角形状、矩形状、菱形およびこれらの変形形状などの形状にすることができる。結晶種部からの結晶成長は、選択マスクを作製してマスクのある部分を残し、他の部分をエッチングすることで種結晶部を得て、種結晶部から選択成長させたもので、この際マスクの汚染の影響が少ない。
【0026】
選択成長を用いマスク層の窓領域を10μm程度の円形(あるいは辺が1−100方向の六角形、または辺が11−20方向の六角形など)にすることでその約2倍程度の選択成長領域まで簡単に作製できる。またS面が基板と異なる方向であれば転位を曲げる効果、および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。また、略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマクス層の窓領域を帯状にしたり、結晶種層を帯状にしたりすることで可能である。
【0027】
本発明者らの行った実験において、カソードルミネッセンスを用いて成長した六角錐台形状を観測してみると、S面の結晶は良質でありC+面に比較して発光効率が高くなっていることが示されている。特にInGaN活性層の成長温度は700〜800°Cであるため、アンモニアの分解効率が低く、よりN種が必要とされる。またAFMで表面を見たところステップが揃ってInGaN取り込みに適した面が観測された。さらにその上、Mgドープ層の成長表面は一般にAFMレベルでの表面状態が悪いが、S面の成長によりこのMgドープ層も良い表面状態で成長し、しかもドーピング条件がかなり異なることがわかっている。また、顕微フォトルミネッセンスマッピングを行うと、0.5〜1μm程度の分解能で測定することができるが、C+面の上に成長した通常の方法では、1μmピッチ程度のむらが存在し、選択成長でS面を得た試料については均一な結果が得られた。また、SEMで見た斜面の平坦性もC+面より滑らかに成っている。
【0028】
また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。またこのような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。
【0029】
本発明の半導体発光素子は、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層を結晶層に形成し、活性層に近接してアンドープ結晶層が形成される。このとき、アンドープ結晶層は活性層に近接して形成されるが、活性層を挟むようにして形成しても良いし、第一導電型層側または第二導電型層側のどちらか一方にのみ形成しても良い。どちらか一方のみに形成する場合、特に第二導電型層側からの活性層への不純物の拡散が激しいため、第二導電型層側に形成するのが好ましい。活性層に近接して形成されるアンドープ結晶層の膜厚は、10Åより小さな場合、キャリアの注入効率は上がるがアンドープ結晶層の上に形成される結晶層の結晶性が低下して発光効率が低下し、また100nmより大きな場合、アンドープ結晶層の上に形成される結晶層の結晶性は上がるがキャリアの注入効率が低下して発光効率が低下するため、10Å以上100nm以下が好ましい。第一導電型はp型又はn型のクラッド層であり、第二導電型はその反対の導電型である。例えば、S面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合、n型クラッド層はシリコンドープの窒化ガリウム系化合物半導体層により構成され、その上にInGaN層が活性層として形成され、さらにその上にp型クラッド層がマグネシウムドープの窒化ガリウム系化合物半導体層を用いて形成されるダブルヘテロ構造をとることができる。そして、活性層であるInGaN層に近接して、アンドープ結晶層であるアンドープのGaN層が形成される。また、活性層の両側にGaNやInGaN層などのガイド層を形成して多重構造とすることも可能であり、p側に形成されるマグネシウムドープのGaN層などのガイド層と活性層との間にはマグネシウムドープのAlGaN層を形成するのが好ましい。このように活性層をガイド層により挟んだり、マグネシウムドープのAlGaN層を形成したりする場合、活性層とガイド層などの間に形成され、アンドープ結晶層は活性層に近接するように形成され、導電型層から活性層へと不純物が拡散するのを防ぐ。また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。このような量子井戸構造を形成する場合も同様に、アンドープ結晶層は活性層に近接して形成され、導電型層から活性層へと不純物が拡散するのを防ぐ。
【0030】
例えば活性層をInGaN層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることができる。さらに、InGaN層は、窒素原子の脱離しにくい構造であるS面の上での成長では特に結晶化し易く結晶性も良く、発光効率を上げることができる。本発明における半導体発光素子では、活性層に近接してアンドープのGaN層などのアンドープ結晶層が形成され、アンドープ結晶層により導電型層の不純物が活性層に拡散するのを防ぐことができる。そのため、導電型層にドープする不純物の濃度を高め、さらに発光効率を上げることができる。なお、窒化物系化合物半導体はアンドープでも結晶中にできる窒素空孔のためにn型となる性質があるが、通常Si、Ge、Seなどのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいn型とすることができる。アンドープ結晶層においても同様の性質を有するが、アンドープ結晶層のキャリア濃度は活性層に不純物が拡散して劣化しない程度であればドープしても良い。また、窒化物系化合物半導体をp型とするには、結晶中にMg、Zn、C、Be、Ca、Baなどのアクセプター不純物をドープすることによって得られる。高キャリア濃度のp型層を形成するためは、アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気により400℃以上でアニーリングを行うことが好ましく、電子線照射、マイクロ波照射、光照射などで活性化する方法もある。
【0031】
第一導電型層、活性層、第二導電型層、及びアンドープ結晶層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在して形成されるが、傾斜結晶面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行うことができる。例えば、結晶層が略六角錐形状や略三角柱形状となり、各傾斜結晶面がS面等とされる場合では、第一導電型層、活性層、第二導電型層、及びアンドープ結晶層を全部または一部のS面上に形成することができる。傾斜したS面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、傾いた面があると光は多重反射の影響を免れて半導体の外に出ることができるという利点がある。また、基板に対して面が垂直でない方が光取出しを改善することができる。第一導電型層すなわちクラッド層はS面を構成する結晶層と同じ材料で同じ導電型とすることができ、S面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することができる。他の例として、S面の構成する結晶層の一部が第一導電型層として機能する構造であっても良い。活性層を形成する場合も同様に各ソースを切り替えたりして連続的に濃度を調節して形成することができるが、各ソースを急峻に切り替える必要がある。しかし、活性層に近接してアンドープ結晶層を形成すると、アンドープ結晶層は活性層に不純物が拡散しない程度に不純物を含んでも良いので、第一導電型層から連続的に濃度を調整しながら、急峻に濃度を調整する必要がない。
【0032】
本発明の半導体発光素子は、基板主面に対して傾斜した傾斜結晶面を有する結晶層に第一導電型層、活性層、及び第二導電型層が傾斜結晶面に平行な面内に延在して形成され、活性層に近接してアンドープ結晶層が形成される半導体発光素子である。そのため、導電型層から活性層に拡散する不純物をアンドープ結晶層により遮断することができ、活性層の結晶品位を低下させることなく活性層の劣化を防ぐことができる。導電型層から活性層に拡散する不純物をアンドープ結晶層により遮断することができるため、導電型層により多くの不純物をドープして半導体発光素子の発光効率を高めることができる。また、導電型層から活性層へと不純物が拡散するに伴い設計外の拡散電流が発生し、リーク電流が生じるが、活性層に近接してアンドープ結晶層を形成することにより、導電型層の不純物が活性層に拡散するのを防ぐことができ、リーク電流である拡散電流を防止することができる。
【0033】
さらに、本発明の半導体発光素子においては、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。特に、結晶性が良いS面にのみ電流を注入すると、S面はInの取り込みもよく結晶性も良いので発光効率を高くすることができる。また、活性層の実質的なS面に平行な面内に延在する面積は活性層を基板または下地成長層の主面に投影した場合の面積より大きいものとすることができる。活性層の面積を大きくすることにより、素子の発光する面積が大きくなり、電流密度を低減することができ、輝度飽和の低減に役立ち、これにより発光効率を上げることができる。それ故に、活性層に近接してアンドープ結晶層を形成する場合、より一層発光効率を向上させることができる。
【0034】
傾斜した傾斜結晶面に平行な面内に第一導電型層、活性層、及び第二導電型層を形成する際、導電型層にドープする不純物の濃度を均一に形成することは困難であるため、ドープする不純物濃度を精密に制御して導電型層に均一にドープすることとなる。しかし、不純物濃度を精密に制御するとしても、その三次元的構造から限界があり、一般には不純物濃度は不均一となるため、濃度勾配が生じ、濃度勾配に伴い導電型層と活性層との界面においてリーク電流が発生する。そこで、活性層に近接してアンドープ結晶層を形成することにより、活性層側の界面においてリーク電流が発生するのを回避することができ、不純物濃度の制御性を低減することができる。また、傾斜した傾斜結晶面の面内に膜厚を均一にしつつ結晶層を形成することが困難であるため、活性層や導電型層は均一な膜厚に形成することが困難であり、設計通りの発光特性を示さずに輝度にむらが生じ易い。活性層に近接してアンドープ結晶層を形成すると、このような膜厚の不均一を緩和することができ、輝度のむらを低減することができる。
【0035】
このように本発明の半導体発光素子においては、基板主面に対して傾斜した傾斜結晶面に平行な面内に第一導電型層、活性層、及び第二導電型層を形成する半導体発光素子の活性層に近接してアンドープ結晶層を形成することにより、導電型層から活性層への不純物の拡散を遮断して活性層の劣化を防ぐことができ、不純物の拡散や不純物濃度の不均一によるリーク電流の発生を回避することができ、膜厚の不均一による輝度のむらを低減することができる。さらに、半導体発光素子の構造から傾斜結晶面に平行な面内に形成される活性層の結晶性が良く有効面積が大きいことから、アンドープ結晶層により導電型層から活性層へ不純物が拡散することなく、導電型層に多くの不純物をドープして、より発光効率の高い半導体発光素子を形成することができる。
【0036】
[第一の実施の形態]
選択成長を用いて形成され、基板の主面に対して傾斜した傾斜結晶面としてS面を有する断面略三角形状の六角錘の結晶層からなる半導体発光素子について、図1乃至図6を参照しながら、その製造工程とともに説明する。
【0037】
まず、基板10上に下地成長層11を形成し、下地成長層11上にマスク層12を形成する。一例として、C面を主面とするサファイア基板上に、アンドープのGaN層及びシリコンドープのGaN層を形成し、シリコン酸化膜からなるマスク層12をスパッタ法などにより形成する。
【0038】
このように基板10上に下地成長層11及びマスク層12を形成した後に、マスク層12の一部を除去して開口部13を形成する(図1)。開口部13は、例えば、フォトリソグラフィーとフッ酸系エッチャントを用いて形成することができる。図1において、開口部13の形状は六角形状であるが、円形状などの六角錘形状の結晶層を形成することができる形状であれば良い。また、開口部13の大きさは半導体発光素子の特性により変えることができる。
【0039】
図2に示すように、選択成長を用いて六角形状の開口部13より第一導電型層14を成長させるのであるが、まず開口部13より下地成長層11が成長し、しばらく成長を続けると周囲がS面({1−101})からなる六角錐形状の下地成長層11が露出する。生長時間が足りないなどの成長条件が異なると六角錘台形状になるが、成長時間を制御することによりS面で覆われる六角錐が開口部13の枠内ほぼいっぱいに形成され、断面略三角形状の六角錘の第一導電型層14が形成される。
【0040】
図3に示すように、第一導電型層14上に下側アンドープ結晶層15が形成され、その上に順に活性層16、上側アンドープ結晶層17、及び第二導電型層18が形成される。第一導電型層14上に形成された結晶層は断面略三角形状の六角錘状の結晶層であり、六角錘形状の結晶層の側面である傾斜面はS面({1−101}面)若しくは{11-22}面であり、選択成長時には安定して形成される。
【0041】
第一導電型層14及び第二導電型層18はクラッド層として機能し、活性層16は半導体発光素子の光を生成する層として機能する。下側アンドープ結晶層15は第一導電型層14にドープされるの不純物が活性層16に拡散するのを防ぎ、上側アンドープ結晶層17は第二導電型層18にドープされるの不純物が活性層16に拡散するのを防ぐ。特に、六角錐という三次元的構造を有する素子においては、第二導電型層18から活性層16への不純物の拡散が激しいため、上側アンドープ結晶層17を形成することにより不純物が活性層16に拡散するのを防止することができる。このように、下側アンドープ結晶層15及び上側アンドープ結晶層17を形成することにより、活性層16に不純物が拡散することなく、活性層16の結晶品位を低下させることなく活性層16の劣化を防ぐことができる。
【0042】
下側アンドープ結晶層15及び上側アンドープ結晶層17は、それら双方を活性層16に近接して形成しても良いし、その一方を形成しても良い。一方を形成する場合には、第二導電型層18からの不純物の拡散が激しいため、上側アンドープ結晶層17を形成するほうが好ましい。一例として、第一導電型層14はシリコンドープのGaN層、第二導電型層18はマグネシウムドープのGaN層、活性層16はInGaN層、下側アンドープ結晶層15及び上側アンドープ結晶層17はアンドープのGaN層とすることができる。活性層に近接して形成される上側アンドープ結晶層15及び下側アンドープ結晶層17の膜厚は、10Å以上100nm以下が好ましい。これは、膜厚が10Åより小さな場合にはキャリアの注入効率は上がるがアンドープ結晶層の上に形成される活性層16や第二導電型層18の結晶性が低下して発光効率が低下し、膜厚が100nmより大きな場合にはアンドープ結晶層の上に形成される活性層16や第二導電型層18の結晶性は上がるがキャリアの注入効率が低下して発光効率が低下するためである。また、下側アンドープ結晶層15及び上側アンドープ結晶層17は活性層16に拡散して劣化させない程度に不純物をドープしても良い。第二導電型層18にドープする不純物としては、亜鉛やベリリウムなどがある。
【0043】
活性層16は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。また、活性層16の両側にGaNなどのガイド層を形成して多重構造とすることも可能であるが、p側に形成されるマグネシウムドープのGaN層やInGaN層などのガイド層と活性層16との間にはマグネシウムドープのAlGaN層を形成するのが好ましい。このように活性層16をガイド層により挟んだり、マグネシウムドープのAlGaN層を形成したりする場合、下側アンドープ結晶層15及び上側アンドープ結晶層17は活性層16に近接するように形成され、不純物が活性層16に拡散して活性層16が劣化するのを防ぐ。
【0044】
基板10上に基板10主面に対して傾斜した傾斜結晶面に平行な面内に延在して第一導電型層14、活性層16、及び第二導電型層18を形成する場合、その三次元的構造から、不純物の成長ガスの切替を急峻に連続的に濃度を調整する必要であるが、活性層16に近接して下側アンドープ結晶層15及び上側アンドープ結晶層17を形成すると、下側アンドープ結晶層15及び上側アンドープ結晶層17には活性層16を劣化しない程度の不純物をドープしても良いので、成長ガスの切替を急峻にする必要がなくなる。
【0045】
図4に示すように、最表層である第二導電型層18にp側電極19が形成される。p側電極19は、例えばNi/Pt/Au電極構造またはNi(Pd)/Pt/Auの電極構造からなる電極層であり、蒸着法等により精度良く形成される。
【0046】
図5に示すように、p電極19を形成した後、基板10の主面まで反応性イオンエッチングまたはダイサーなどで分離して素子分離溝20を形成して、基板10上で素子毎に分離をする。例えば、反応性イオンエッチングにより素子分離溝を形成する場合、ドライエッチングによる侵食を防ぐための保護膜となるシリコン酸化膜などを結晶層全面にプラズマCVD法等により形成した後に、反応性イオンエッチングによりエッチングを施し、酸などにより保護膜を除去して素子分離溝20が形成される。
【0047】
次に、エキシマレーザやYAGレーザなどを用いて、基板10から素子部分となる領域を剥離のであるが、基板10裏面からレーザを照射すると、下地成長層11と基板10との界面において、アブレーションが生じて結晶層を基板10から剥離することができる。例えば、基板10をサファイア基板、下地成長層11をGaNとして、裏面からエキシマレーザを照射すると、サファイア基板とGaN層との界面においてGaNが金属のガリウムと窒素とに分解され、容易にサファイア基板からGaN層を剥離することができる。
【0048】
素子側の裏面部分にTi/Al/Pt/Au電極を精度よく蒸着する(図6)。この電極が素子裏面に配設されたn側電極21として機能する。素子裏面に配設されるn側電極21は裏面から発射される光を遮らないようになるべく角部に配設することが好ましい。また、下地成長層11がアンドープの下地成長層とドープの下地成長層からなる場合、n側電極21を形成のためにアンドープの下地成長層はウェットエッチングにより除去された後に、電極が蒸着される。
【0049】
このように活性層16に近接して下側アンドープ結晶層15及び上側アンドープ結晶層17が形成された半導体発光素子では、第一導電型層14及び第二導電型層18から活性層16に不純物が拡散せず、活性層16の結晶品位を低下させることなく活性層16の劣化を防止することができる。さらに、活性層16への不純物の拡散を防ぐことができるため、より多くの不純物を第一導電型層14及び第二導電型層18にドープすることにより半導体発光素子の発光効率を向上させることができる。
【0050】
[第二の実施の形態]
選択成長を用いて形成され、基板の主面に対して傾斜した傾斜結晶面としてS面を有する断面略三角形状の三角柱状の結晶層からなる半導体発光素子について、図7乃至図12を参照しながら、その製造工程とともに説明する。
【0051】
まず、基板30上に下地成長層31を形成し、下地成長層31上にマスク層32を形成する。一例として、C面を主面とするサファイア基板上に、アンドープのGaN層及びシリコンドープのGaN層を形成し、シリコン酸化膜からなるマスク層をスパッタ法などにより形成する。
【0052】
このように基板30上に下地成長層31及びマスク層32を形成した後に、マスク層32の一部を除去して開口部33を形成する(図7)。開口部33は、例えば、フォトリソグラフィーとフッ酸系エッチャントを用いて形成することができる。開口部33の形状はストライプ形状であり、その長手方向を[1−100]方向若しくは[11−20]方向とする。開口部33の形状をストライプ形状として[1−100]方向若しくは[11−20]方向に延長することにより、基板30主面に対して傾斜した傾斜結晶面としてS面を有し、稜線35が開口部33の方向となる三角柱状の結晶層を形成することができる。また、開口部33の大きさは半導体発光素子の特性に長手より変えることができる。
【0053】
図8に示すように、選択成長を用いてストライプ形状の開口部33より第一導電型層34は成長されるのであるが、まず開口部33より下地成長層31が、しばらく成長を続けると傾斜結晶面がS面で稜線35方向が[1−100]方向若しくは[11-20]方向で、その稜線35の両側に形成される傾斜面がS面({1−101}面)若しくは{11-22}面である三角柱形状の下地成長層31が露出し、第一導電型層34が形成される。
【0054】
図8に示すように、第一導電型層34の上に下側アンドープ結晶層36が形成され、その上に活性層37、上側アンドープ結晶層38、及び第二導電型層39が形成される。これらの層は断面略三角形状の三角柱形状の結晶層であり、稜線35が前述の[1−100]方向若しくは[11-20]方向、その稜線35の両側に形成される傾斜面がS面({1−101}面)若しくは{11-22}面であり、選択成長時には安定して形成される。
【0055】
第一導電型層34及び第二導電型層39はクラッド層として機能し、活性層37は半導体発光素子の光を生成する層として機能する。下側アンドープ結晶層36は第一導電型層34にドープされるの不純物が活性層37に拡散するのを防ぎ、上側アンドープ結晶層38は第二導電型層39にドープされるの不純物が活性層37に拡散するのを防ぐ。特に、三角柱という三次元的構造を有する素子においては、第二導電型層39から活性層37への不純物の拡散が激しいため、上側アンドープ結晶層38を形成することにより不純物が活性層37に拡散するのを防止することができる。このように、下側アンドープ結晶層36及び上側アンドープ結晶層38を形成することにより、活性層37に不純物が拡散することなく、活性層37の結晶品位を低下させることなく活性層37の劣化を防ぐことができる。
【0056】
下側アンドープ結晶層36及び上側アンドープ結晶層38は、それら双方を活性層37に近接して形成しても良いし、その一方を形成しても良い。一方を形成する場合には、第二導電型層39からの不純物の拡散が激しいため、上側アンドープ結晶層38を形成するほうが好ましい。一例として、第一導電型層34はシリコンドープのGaN層、第二導電型層39はマグネシウムドープのGaN層、活性層37はInGaN層、下側アンドープ結晶層36及び上側アンドープ結晶層38はアンドープのGaN層とすることができる。上側アンドープ結晶層36及び下側アンドープ結晶層38の膜厚は、10Å以上100nm以下が好ましい。これは、膜厚が10Åより小さな場合にはキャリアの注入効率は上がるがアンドープ結晶層の上に形成される活性層37や第二導電型層39の結晶性が低下して発光効率が低下し、膜厚が100nmより大きな場合にはアンドープ結晶層の上に形成される活性層37や第二導電型層39の結晶性は上がるがキャリアの注入効率が低下して発光効率が低下するためである。また、下側アンドープ結晶層36及び上側アンドープ結晶層38は活性層37に拡散して劣化させない程度に不純物をドープしても良い。第二導電型層39にドープする不純物としては、亜鉛やベリリウムなどがある。
【0057】
活性層37は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。また、活性層37の両側にGaNなどのガイド層を形成して多重構造とすることも可能であるが、p側に形成されるマグネシウムドープのGaN層やInGaN層などのガイド層と活性層37との間にはマグネシウムドープのAlGaN層を形成するのが好ましい。このように活性層37をガイド層により挟んだり、マグネシウムドープのAlGaN層を形成したりする場合、下側アンドープ結晶層36及び上側アンドープ結晶層38は活性層37に近接するように形成され、不純物が活性層37に拡散して活性層37が劣化するのを防ぐ。
【0058】
基板30上に基板30主面に対して傾斜した傾斜結晶面に平行な面内に延在して第一導電型層34、活性層37、及び第二導電型層39を形成する場合、その三次元的構造から、不純物の成長ガスの切替を急峻に連続的に濃度を調節する必要であるが、活性層37に近接して下側アンドープ結晶層36及び上側アンドープ結晶層38を形成すると、下側アンドープ結晶層36及び上側アンドープ結晶層38には活性層を劣化しない程度の不純物をドープしても良いので、成長ガスの切替を急峻にする必要がなくなる。
【0059】
図10に示すように、最表層である第二導電型層39にp側電極40が形成される。p側電極40は、例えばNi/Pt/Auまたはレーザ/Pt/Auの積層構造からなる電極層であり、蒸着法等により形成される。
【0060】
図5に示すように、p側電極40を形成した後、基板30の主面まで反応性イオンエッチングまたはダイサーなどで分離して素子分離溝41を形成して、基板30上で素子毎に分離をする。例えば、反応性イオンエッチングにより素子分離溝を形成する場合、ドライエッチングによる侵食を防ぐための保護膜となるシリコン酸化膜などを結晶層全面にプラズマCVD法等により形成した後に、反応性イオンエッチングによりエッチングを施し、酸などにより保護膜を除去して素子分離溝41が形成される。
【0061】
次に、エキシマレーザやYAGレーザなどを用いて、基板30から素子部分となる領域を剥離のであるが、基板30裏面からレーザを照射すると、下地成長層31と基板30との界面において、アブレーションが生じて結晶層を基板30から剥離することができる。例えば、基板30をサファイア基板、下地成長層31をGaNとして、裏面からエキシマレーザを照射すると、サファイア基板とGaN層との界面においてGaNが金属のガリウムと窒素とに分解され、容易にサファイア基板からGaN層を剥離することができる。
【0062】
素子側の裏面部分にTi/Al/Pt/Au電極を精度よく蒸着する(図12)。この電極が素子裏面に配設されたn側電極42として機能する。素子裏面に配設されるn側電極42は裏面から発射される光を遮らないようになるべく角部に配設することが好ましい。また、下地成長層31がアンドープの下地成長層とドープの下地成長層からなる場合、n側電極42を形成のためにアンドープの下地成長層はウェットエッチングにより除去された後に、電極が蒸着される。
【0063】
また、素子分離溝41により素子毎に分離された半導体発光素子は、ストライプ形状の稜線35方向に実質的に垂直にへき開することにより、半導体レーザ素子の共振面となるへき開面を形成することができる。
【0064】
このように活性層37に近接して下側アンドープ結晶層36及び上側アンドープ結晶層38が形成された半導体発光素子では、第一の実施の形態と同様に、第一導電型層34及び第二導電型層39から活性層37に不純物が拡散せず、活性層37の結晶品位を低下させることなく活性層37の劣化を防止することができる。さらに、活性層37への不純物の拡散を防ぐことができるため、より多くの不純物を第一導電型層34及び第二導電型層39にドープすることにより半導体発光素子の発光効率を向上させることができる。
【0065】
【発明の効果】
本発明の半導体発光素子において、活性層が傾斜結晶面に平行な面内に形成されて結晶性が良く有効面積が大きいため発光効率が高いが、活性層に近接して形成されるアンドープ結晶層により不純物が導電型層から活性層へ拡散を防止するので、導電型層に不純物をより多くドープしてより一層発光効率を向上させることができる。さらに、アンドープ結晶層を活性層に近接して形成する場合、活性層と導電型層との界面における不純物の拡散や不純物濃度の不均一により発生するリーク電流や膜厚の不均一による輝度のむらを回避することができ、長寿命で発光特性の優れた半導体発光素子を形成することができる。また、このようにリーク電流や輝度のむらを回避することができるため、設計許容度が下がり、長寿命で再現性が良い半導体発光素子を効率良く形成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体発光素子の製造工程におけるマスク層及び開口部の形成を示す工程斜視図である。
【図2】本発明の実施形態の半導体発光素子の製造工程における第一導電型層の形成を示す工程斜視図である。
【図3】本発明の実施形態の半導体発光素子の製造工程におけるアンドープ結晶層、活性層、及び第二導電型層の形成を示す工程斜視図である。
【図4】本発明の実施形態の半導体発光素子の製造工程におけるp側電極の形成を示す工程斜視図である。
【図5】本発明の実施形態の半導体発光素子の製造工程における素子分離溝の形成を示す工程斜視図である。
【図6】本発明の実施形態の半導体発光素子の製造工程におけるn側電極の形成を示す工程斜視図である。
【図7】本発明の実施形態の半導体発光素子の製造工程におけるマスク層及び開口部の形成を示す工程斜視図である。
【図8】本発明の実施形態の半導体発光素子の製造工程における第一導電型層の形成を示す工程斜視図である。
【図9】本発明の実施形態の半導体発光素子の製造工程におけるアンドープ結晶層、活性層、及び第二導電型層の形成を示す工程斜視図である。
【図10】本発明の実施形態の半導体発光素子の製造工程におけるp側電極の形成を示す工程斜視図である。
【図11】本発明の実施形態の半導体発光素子の製造工程における素子分離溝の形成を示す工程斜視図である。
【図12】本発明の実施形態の半導体発光素子の製造工程におけるn側電極の形成を示す工程斜視図である。
【符号の説明】
10,30 基板
11,31 下地成長層
12,32 マスク層
13,33 開口部
14,34 第一導電型層
15,36 下側アンドープ結晶層
16,37 活性層
17.38 上側アンドープ結晶層
18,39 第二導電型層
19,40 p側電極
20,41 素子分離溝
21,42 n側電極
35 稜線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device, and more particularly, in a semiconductor light emitting device using a nitride compound semiconductor and a method for manufacturing the semiconductor light emitting device, having a tilted crystal plane inclined with respect to the main surface of the substrate. The present invention relates to a semiconductor light emitting device in which a first conductive type layer, an active layer, and a second conductive type layer are formed in a crystal layer so as to extend in a plane parallel to an inclined crystal plane, and a method for manufacturing the semiconductor light emitting device.
[0002]
[Prior art]
Conventionally, a semiconductor light emitting device using a nitride-based compound semiconductor has a low-temperature buffer layer formed on a sapphire substrate, an n-side contact layer made of, for example, silicon-doped GaN is formed thereon, and silicon-doped GaN is used. An n-side cladding layer made of silicon, an active layer made of silicon-doped InGaN, a p-side cladding layer made of magnesium-doped AlGaN, a p-side contact layer made of magnesium-doped GaN, and the like are laminated.
[0003]
Semiconductor light-emitting elements having such a structure are commercialized and mass-produced as blue and green light-emitting diodes including 450 nm to 530 nm, and are used in various application devices such as large displays. And in order to raise the light emission output of each semiconductor light-emitting element and to improve the brightness | luminance of an application apparatus, the impurity concentration doped to the cladding layer of a semiconductor light-emitting element is raised and the brightness | luminance of an application apparatus is improved.
[0004]
When a nitride-based semiconductor is grown on a sapphire substrate, a sapphire substrate having a C-plane as a main surface is usually used. Since the nitride-based semiconductor layer is formed to extend in a plane parallel to the substrate main surface, the surface of the nitride-based semiconductor layer such as an active layer formed on the substrate main surface and a clad layer sandwiching the active layer is also present. It has a C surface.
[0005]
When it is selectively grown on the C-plane of the sapphire substrate, a crystal layer with a sharp tip surrounded by the (1-101) plane, that is, the S-plane is formed (for example, the specification of Japanese Patent No. 2830814) However, there is no example that is actively used as an electronic device or a light-emitting device, as a base layer of a crystal structure from further selective growth. It is only used.
[0006]
[Problems to be solved by the invention]
However, if the amount of impurities doped in the cladding layer is increased too much in order to improve the light emission output of the semiconductor light emitting device, the impurities are likely to diffuse into the active layer, thereby reducing the crystal quality of the active layer and degrading the active layer. Invite.
[0007]
Furthermore, in the case of a semiconductor light emitting device in which a crystal layer is formed by extending in a plane parallel to the tilted crystal plane using selective growth, the cladding layer is formed in a crystal layer having a tilted crystal plane. Impurities are more easily diffused into the active layer than the semiconductor light emitting device.
[0008]
Therefore, the present invention relates to a semiconductor light emitting device formed by extending a crystal layer having an inclined crystal plane in a plane parallel to the inclined crystal plane using selective growth, and a method for manufacturing the semiconductor light emitting device. It is an object of the present invention to provide a semiconductor light emitting device capable of preventing impurities from diffusing from the layer to the active layer and preventing the deterioration of the active layer, and a method for manufacturing the semiconductor light emitting device.
[0009]
[Means for Solving the Problems]
The semiconductor light emitting device in the present invention is A substrate, On the board Been formed Crystal layer having an inclined crystal plane inclined with respect to the main surface of the substrate And formed in the crystal layer First conductivity type layer, active layer, and second conductivity type layer extending in a plane parallel to the tilted crystal plane And at least one of the first electrode formed on the second conductivity type layer, the active layer and the first conductivity type layer, and the active layer and the second conductivity type layer. Undoped crystal layer extending in a plane parallel to the tilted crystal plane And a second electrode formed in a plane parallel to the main surface of the substrate It is characterized by that.
[0010]
By forming an undoped crystal layer in the vicinity of the active layer formed in a plane parallel to the tilted crystal plane in the crystal layer having the tilted crystal plane tilted with respect to the main surface of the substrate, The undoped crystal layer can prevent impurities from diffusing from the conductive layer to the active layer due to the inclination. In particular, it is possible to prevent impurities from diffusing from the second conductivity type layer, which is the outermost layer of the crystal layer, to the active layer. Furthermore, since the impurity that diffuses from the conductive type layer to the active layer can be prevented by the undoped crystal layer, it is possible to form a semiconductor light emitting device in which the active layer is not deteriorated by the impurity without lowering the crystal quality of the active layer. .
[0011]
In a semiconductor light emitting device in which an active layer is formed in a crystal layer having an inclined crystal plane inclined with respect to the substrate main surface and extending in a plane parallel to the inclined crystal plane, impurities from the conductive type layer to the active layer are formed. Since diffusion can be prevented, the impurity concentration of the conductive layer can be increased, and a semiconductor light-emitting element with high emission efficiency can be formed.
[0012]
In the method of manufacturing a semiconductor light emitting device according to the present invention, a mask layer or a crystal seed layer having an opening is formed on a substrate. Shi And selectively forming a crystal layer having an inclined crystal plane inclined from the opening or the crystal seed layer with respect to the main surface of the substrate Shi Forming a first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to the inclined crystal plane in the crystal layer Shi , A first electrode is formed on the second conductivity type layer, and is a plane parallel to the inclined crystal plane between at least one of the active layer and the first conductivity type layer and between the active layer and the second conductivity type layer. An undoped crystal layer extending inward is formed, and a second electrode is formed in a plane parallel to the main surface of the substrate It is characterized by that.
[0013]
By forming an undoped crystal layer adjacent to an active layer formed in a plane parallel to the tilted crystal plane in a crystal layer having a tilted crystal plane tilted with respect to the main surface of the substrate, The undoped crystal layer can prevent impurities from diffusing from the conductive layer to the active layer due to the inclination. In particular, it is possible to prevent impurities from diffusing from the second conductivity type layer, which is the outermost layer of the crystal layer, to the active layer. Furthermore, since the undoped crystal layer can prevent impurities diffusing from the conductive type layer to the active layer, the active layer can be prevented from being deteriorated by the impurity without lowering the crystal quality of the active layer.
[0014]
In a semiconductor light emitting device in which an active layer is formed in a crystal layer having an inclined crystal plane inclined with respect to the substrate main surface and extending in a plane parallel to the inclined crystal plane, impurities from the conductive type layer to the active layer are formed. Since diffusion can be prevented, the impurity concentration of the conductive layer of the semiconductor light emitting element can be increased, and the light emission efficiency can be increased.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The semiconductor light-emitting device according to the present invention includes a first conductivity type layer extending in a plane parallel to the tilted crystal plane, wherein a crystal layer having a tilted crystal plane tilted with respect to the main surface of the substrate is formed on the substrate. A layer and a second conductivity type layer are formed in the crystal layer, and an undoped crystal layer extending in a plane parallel to the inclined crystal plane is formed in the crystal layer in the vicinity of the active layer.
[0016]
The substrate used in the present invention is not particularly limited as long as it can form a wurtzite type compound semiconductor layer, and various substrates can be used. For example, sapphire (Al 2 O 3 , A plane, R plane, C plane. ), SiC (including 6H, 4H, 3C), GaN, Si, ZnS, ZnO, AlN, LiMgO, LiGaO 2 , GaAs, MgAl 2 O 4 , InAlGaN or the like, preferably a hexagonal substrate or cubic substrate made of these materials, and more preferably a hexagonal substrate. For example, in the case of using a sapphire substrate, a sapphire substrate having a C-plane as a main surface, which is often used when growing a gallium nitride (GaN) -based compound semiconductor material, can be used. In this case, the C-plane as the substrate main surface is a plane substantially equivalent to the S-plane including the plane orientation inclined in the range of 5 to 6 degrees. It is also possible to use a silicon substrate that is widely used in the manufacture of semiconductor devices.
[0017]
The crystal layer formed on the substrate has an inclined crystal plane inclined with respect to the main surface of the substrate, and extends in a plane parallel to the inclined crystal surface inclined with respect to the main surface of the substrate described later. There is no particular limitation as long as it is a material layer that can form the one conductivity type layer, the active layer, and the second conductivity type layer. As such a material layer, a wurtzite type compound semiconductor layer is preferably selected because a facet structure is formed in a process described later. The compound semiconductor layer is preferably a nitride compound semiconductor having a wurtzite crystal structure, a BeMgZnCdS compound semiconductor, a BeMgZnCdO compound semiconductor, or the like. As the crystal layer made of a nitride compound semiconductor, for example, a group III compound semiconductor can be used, and further, a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, and an indium nitride (InN) system. A compound semiconductor, an indium gallium nitride (InGaN) compound semiconductor, and an aluminum gallium nitride (AlGaN) compound semiconductor are preferable, and a gallium nitride compound semiconductor is particularly preferable. As an example, an undoped GaN layer may be formed on a sapphire substrate, and then a Si-doped GaN layer may be formed. In the present invention, InGaN, AlGaN, GaN, etc. do not necessarily refer to nitride-based compound semiconductors of only ternary mixed crystals but only binary mixed crystals. For example, InGaN does not change the action of InGaN. Needless to say, a small amount of Al and other impurities are included in the scope of the present invention. In the present specification, a nitride refers to a compound in which B, Al, Ga, In, and Ta are group III, and group V contains N, and is within 1% of the total or 1 × 10 20 cm 3 The following impurities may be included.
[0018]
Examples of the crystal layer growth method include various vapor phase growth methods, for example, vapor phase growth methods such as organometallic compound vapor phase growth method (MOCVD (MOVPE) method) and molecular beam epitaxy method (MBE method). And hydride vapor phase epitaxy (HVPE). Among them, the MOCVD method can quickly obtain a crystal with good crystallinity. In the MOCVD method, TMG (trimethylgallium) and TEG (triethylgallium) are used as the Ga source, TMA (trimethylaluminum) and TEA (triethylaluminum) are used as the Al source, TMI (trimethylindium) and TEI (triethylindium) are used as the In source. ) And the like, and gases such as ammonia and hydrazine are used as the nitrogen source. As the impurity source, silane gas is used for Si, germane gas is used for Ge, Cp2Mg (cyclopentadienylmagnesium) is used for Mg, and DEZ (diethyl zinc) is used for Zn. In general, in the MOVPE method, an InAlGaN-based compound semiconductor can be epitaxially grown by supplying these gases to the surface of a heated substrate for decomposition.
[0019]
It is preferable to form a base growth layer on the substrate before forming the crystal layer, and the base growth layer is made of a gallium nitride layer, an aluminum nitride layer, or the like. The underlying growth layer may be formed by combining a low-temperature buffer layer and a high-temperature buffer layer, or a combination of a buffer layer and a crystal seed layer that functions as a crystal seed. Similar to the crystal layer, the underlying growth layer can also be formed by various vapor deposition methods, such as organometallic compound vapor deposition method (MOVPE method), molecular beam epitaxy method (MBE method), halide vapor phase growth method. A vapor phase growth method such as a method (HVPE method) can be used.
[0020]
If crystal growth starts from a low-temperature buffer layer, polycrystals are likely to be deposited on the mask. Therefore, by growing a different surface from the substrate on the crystal seed layer, a crystal with better crystallinity will grow. it can. In addition, in order to perform crystal growth using selective growth, if there is no crystal seed layer, it is formed from the buffer layer. However, if selective growth is performed from the buffer layer, it grows in a portion where growth is not obstructed. Is likely to occur. Therefore, by using the crystal seed layer, it is possible to grow a crystal with high selectivity in a region where growth is necessary.
[0021]
By forming the buffer layer, the lattice mismatch between the substrate and the nitride compound semiconductor can be alleviated. However, when using a substrate having a lattice constant close to that of the nitride compound semiconductor or a substrate having the same lattice constant, the buffer is used. A nitride-based compound semiconductor may be grown without forming a layer. For example, a buffer layer having a low temperature of AlN may be formed on SiC, and AlN and GaN may be grown on the Si substrate as a buffer layer without reducing the temperature. Even when a buffer layer having a low temperature is formed as described above, good quality GaN can be formed. In addition, as in the case of using a GaN substrate, the buffer layer may not be particularly provided.
[0022]
In the present invention, a selective growth method can be used to form an inclined crystal plane inclined with respect to the main surface of the substrate. The tilted crystal plane tilted with respect to the main surface of the substrate depends on the selection of the main surface of the substrate, but when the wurtzite (0001) plane (C plane) is the main substrate plane, (1-100 ) Plane (M plane), (1-101) plane (S plane), (11-20) plane (A plane), (1-102) plane (R plane), (1-123) plane (N plane) , (11-22) planes, and tilted crystal planes selected from the equivalent crystal planes. In particular, it is preferable to use the S plane, the (11-22) plane, and crystal planes equivalent to these including the plane orientation inclined in the range of 5 to 6 degrees. When the selective crystal growth layer is formed by selective growth, the S plane or a plane substantially equivalent to the S plane can be easily formed. The S plane is a stable plane that can be seen when selectively grown on the C + plane (the plane index of the C + plane is (0001)), and is a relatively easy plane that is (1) in the hexagonal plane index. -101). In addition, the S + plane and the S− plane exist for the S plane in the same manner as the C + plane and the C− plane exist on the C plane. The S + plane, which is a stable plane, is grown on the S plane, and this is the S plane.
[0023]
As for the S plane, when the crystal layer is composed of the gallium nitride compound semiconductor as described above, the number of bonds from Ga to N is 2 or 3 on the S plane next to the C-plane. Here, since the C-plane cannot be practically obtained on the C + plane, the number of bonds on the S-plane is the largest. For example, when nitride is grown on a sapphire substrate having a C + plane as a main surface, the surface of a wurtzite nitride is generally a C + plane, but the S plane is stably formed by utilizing selective growth. The N bond, which tends to desorb in the plane parallel to the C + plane, is bonded with one bond from Ga, whereas the inclined S plane is bonded with at least one bond. It will be. Therefore, the V / III ratio is effectively increased, which is advantageous for improving the crystallinity of the laminated structure. Further, when growing in a different direction from the substrate, dislocations extending upward from the substrate may be bent, which is advantageous for reducing defects.
[0024]
In the semiconductor light emitting device of the present invention, the crystal layer has a structure having an inclined crystal plane inclined with respect to the main surface of the substrate, and in particular, the crystal layer has an S plane or a plane substantially equivalent to the S plane. It may have a structure that each forms a hexagonal pyramid-shaped slope, or a surface substantially equivalent to the S-plane or S-plane constitutes a substantially hexagonal pyramid-shaped slope, and is substantially on the C-plane or C-plane. In other words, a structure in which the substantially equivalent surface constitutes the upper plane portion of the substantially hexagonal frustum shape, that is, a substantially hexagonal frustum shape may be employed. These substantially hexagonal pyramid shapes and substantially hexagonal frustum shapes do not need to be exactly hexagonal pyramids, and include those in which some surfaces are lost. In a preferred example, the inclined crystal faces are arranged so as to be almost symmetrical with respect to six faces. The term “substantially symmetrical” includes not only the case where the shape is completely symmetric but also the case where the shape is slightly different from the symmetric shape. Further, the ridge line between the crystal planes of the crystal layer is not necessarily a straight line, and the substantially hexagonal pyramid shape and the substantially hexagonal frustum shape may be linearly extended shapes.
[0025]
As a specific selective growth method, the selective growth may be performed selectively using an opened portion of a mask layer formed on the base growth layer or before the formation of the base growth layer, or one of the base growth layers. Or by selectively removing parts. When a window region is formed by selectively opening a mask layer formed on the underlying growth layer and selectively growing, the mask layer can be formed of, for example, a silicon oxide layer or a silicon nitride layer, and the thickness is illustrative. In the range of 100 to 500 nm. In the mask layer on the base crystal layer, an opening for growing the selective crystal growth layer is formed by using a photolithography technique and a required etchant. The size of the opening is set according to the characteristics of the semiconductor light emitting device to be created. As an example, the size is about 10 μm, and the shape is rectangular, square, circular, hexagonal, or the like. Various shapes such as a shape, a triangular shape, a rhombus shape, and an elliptical shape can be used. When the substantially hexagonal frustum shape or the substantially hexagonal pyramid shape is linearly extended as described above, the pyramid frustum or pyramid shape in which one direction is the longitudinal direction makes the window region of the mask layer a band shape. Or by making the crystal seed layer into a strip shape. When the underlying growth layer is composed of a buffer layer and a crystal seed layer, for example, the crystal seed layer on the buffer layer is subdivided into small regions with a diameter of about 10 μm, and the S-plane or the like is formed by crystal growth from each portion. It is possible to form a crystal layer having the same. For example, the subdivided crystal seed layers can be arranged so as to be separated to allow for a margin for separation as a semiconductor light emitting device, and each small region can be a circular shape, a square shape, a hexagonal shape, a triangular shape, or the like. A shape such as a shape, a rectangular shape, a rhombus, and a deformed shape thereof can be used. The crystal growth from the crystal seed part is made by producing a selective mask, leaving a part with the mask, etching the other part to obtain the seed crystal part, and selectively growing from the seed crystal part. Less affected by mask contamination.
[0026]
By using selective growth, the window area of the mask layer is made to be a circle of about 10 μm (or a hexagon with a side of 1-100 direction, or a hexagon with a side of 11-20), and so on. Easy to manufacture up to the area. Further, if the S plane is in a direction different from the substrate, there is an effect of bending the dislocation and an effect of shielding the dislocation, which is useful for reducing the dislocation density. In addition, when the substantially hexagonal frustum shape or the substantially hexagonal pyramid shape is a shape that extends in a straight line, the pyramid frustum or pyramid shape that has one direction as the longitudinal direction makes the window region of the max layer a belt shape, This is possible by making the crystal seed layer into a strip shape.
[0027]
In the experiments conducted by the present inventors, when the hexagonal frustum shape grown using cathodoluminescence was observed, the crystal of the S plane was of good quality and the luminous efficiency was higher than that of the C + plane. It is shown. In particular, since the growth temperature of the InGaN active layer is 700 to 800 ° C., the decomposition efficiency of ammonia is low, and more N species are required. When the surface was observed with AFM, the steps were aligned and a surface suitable for InGaN uptake was observed. Furthermore, the growth surface of the Mg-doped layer generally has a poor surface state at the AFM level, but it has been found that this Mg-doped layer also grows in a good surface state due to the growth of the S-plane, and the doping conditions differ considerably. . When microphotoluminescence mapping is performed, measurement can be performed with a resolution of about 0.5 to 1 μm. However, in a normal method grown on the C + plane, unevenness of about 1 μm pitch exists, and S grows with selective growth. Uniform results were obtained for the sample from which the surface was obtained. Further, the flatness of the slope as seen by SEM is also smoother than the C + plane.
[0028]
Further, in the case of selective growth using a selective growth mask, since there is no lateral growth when growing only on the selective mask opening, lateral growth is performed using microchannel epitaxy from the window region. An enlarged shape is possible. It has been found that lateral growth using such microchannel epitaxy makes it easier to avoid threading dislocations and reduces dislocations. In addition, the light emitting region is increased by such lateral growth, and it is possible to achieve uniform current, avoid current concentration, and reduce current density.
[0029]
The semiconductor light emitting device of the present invention includes a first conductive type layer, an active layer, and a second conductive type layer that extend in a plane parallel to an inclined crystal plane inclined with respect to a main surface of a substrate. An undoped crystal layer is formed in the vicinity of the active layer. At this time, the undoped crystal layer is formed close to the active layer. However, the undoped crystal layer may be formed so as to sandwich the active layer, or only on the first conductivity type layer side or the second conductivity type layer side. You may do it. In the case of forming only one of them, since the diffusion of impurities from the second conductivity type layer side to the active layer is particularly severe, it is preferably formed on the second conductivity type layer side. When the film thickness of the undoped crystal layer formed in the vicinity of the active layer is smaller than 10 mm, the carrier injection efficiency is increased, but the crystallinity of the crystal layer formed on the undoped crystal layer is decreased and the light emission efficiency is increased. If the thickness is lower than 100 nm, the crystallinity of the crystal layer formed on the undoped crystal layer is increased, but the carrier injection efficiency is decreased and the light emission efficiency is decreased. The first conductivity type is a p-type or n-type cladding layer, and the second conductivity type is the opposite conductivity type. For example, when the crystal layer constituting the S plane is constituted by a silicon-doped gallium nitride compound semiconductor layer, the n-type cladding layer is constituted by a silicon-doped gallium nitride compound semiconductor layer, and an InGaN layer is an active layer thereon And a p-type cladding layer formed thereon using a magnesium-doped gallium nitride compound semiconductor layer. Then, an undoped GaN layer that is an undoped crystal layer is formed in the vicinity of the InGaN layer that is an active layer. It is also possible to form a multiple structure by forming guide layers such as GaN and InGaN layers on both sides of the active layer, and between the active layer and the guide layer such as a magnesium-doped GaN layer formed on the p side. Preferably, a magnesium-doped AlGaN layer is formed. In this way, when the active layer is sandwiched between the guide layers or a magnesium-doped AlGaN layer is formed, it is formed between the active layer and the guide layer, and the undoped crystal layer is formed so as to be close to the active layer, Impurities are prevented from diffusing from the conductive layer to the active layer. The active layer may be composed of a single bulk active layer, but a quantum well such as a single quantum well (SQW) structure, a double quantum well (DQW) structure, or a multiple quantum well (MQW) structure. A structure may be formed. In the quantum well structure, a barrier layer is used in combination for separating the quantum well as necessary. Similarly, when such a quantum well structure is formed, the undoped crystal layer is formed close to the active layer to prevent impurities from diffusing from the conductive type layer to the active layer.
[0030]
For example, when the active layer is an InGaN layer, the structure is easy to manufacture, especially in the manufacturing process, and the light emission characteristics of the device can be improved. Furthermore, the InGaN layer is particularly easy to crystallize in the growth on the S plane, which is a structure in which nitrogen atoms are not easily desorbed, so that the crystallinity is good and the luminous efficiency can be increased. In the semiconductor light emitting device according to the present invention, an undoped crystal layer such as an undoped GaN layer is formed in the vicinity of the active layer, and the undoped crystal layer can prevent the impurities of the conductive layer from diffusing into the active layer. Therefore, it is possible to increase the concentration of impurities doped in the conductive type layer and further increase the light emission efficiency. Nitride-based compound semiconductors have the property of becoming n-type due to nitrogen vacancies formed in the crystal even when undoped, but carriers are usually added by doping donor impurities such as Si, Ge, and Se during crystal growth. The n-type having a preferable concentration can be obtained. The undoped crystal layer has similar properties, but the carrier concentration of the undoped crystal layer may be doped as long as impurities are not diffused and deteriorated in the active layer. In addition, the nitride compound semiconductor can be made p-type by doping the crystal with acceptor impurities such as Mg, Zn, C, Be, Ca, Ba. In order to form a p-type layer having a high carrier concentration, it is preferable to perform annealing at 400 ° C. or higher in an inert gas atmosphere such as nitrogen or argon after doping with acceptor impurities. Electron beam irradiation, microwave irradiation, light irradiation There is also a method to activate by such as.
[0031]
The first conductivity type layer, the active layer, the second conductivity type layer, and the undoped crystal layer are formed to extend in a plane parallel to the tilted crystal plane inclined with respect to the main surface of the substrate. The inward extension can be easily performed if the crystal is continuously grown where the inclined crystal plane is formed. For example, when the crystal layer has a substantially hexagonal pyramid shape or a substantially triangular prism shape, and each inclined crystal plane is an S plane or the like, the first conductivity type layer, the active layer, the second conductivity type layer, and the undoped crystal layer are all included. Or it can form on a part of S surface. By emitting light using the inclined S-plane, light is attenuated by multiple reflections on the parallel plate, but if there is an inclined plane, the light can escape the influence of multiple reflections and go out of the semiconductor. There is an advantage. Further, light extraction can be improved if the surface is not perpendicular to the substrate. The first conductivity type layer, that is, the clad layer can be made of the same material and the same conductivity type as the crystal layer constituting the S plane, and is formed while continuously adjusting the concentration after forming the crystal layer constituting the S plane. can do. As another example, a structure in which a part of the crystal layer constituting the S plane functions as the first conductivity type layer may be used. Similarly, when forming the active layer, each source can be switched and the concentration can be continuously adjusted. However, it is necessary to switch each source sharply. However, when an undoped crystal layer is formed in the vicinity of the active layer, the undoped crystal layer may contain impurities to the extent that impurities do not diffuse into the active layer, so the concentration is continuously adjusted from the first conductivity type layer, There is no need to adjust the concentration sharply.
[0032]
In the semiconductor light emitting device of the present invention, the first conductivity type layer, the active layer, and the second conductivity type layer extend in a plane parallel to the tilted crystal plane in the crystal layer having the tilted crystal plane tilted with respect to the main surface of the substrate. The semiconductor light-emitting device is formed in such a manner that an undoped crystal layer is formed in the vicinity of the active layer. Therefore, impurities diffusing from the conductive type layer to the active layer can be blocked by the undoped crystal layer, and deterioration of the active layer can be prevented without lowering the crystal quality of the active layer. Since the impurity diffusing from the conductive type layer to the active layer can be blocked by the undoped crystal layer, more light can be doped into the conductive type layer to increase the light emission efficiency of the semiconductor light emitting device. Further, as impurities are diffused from the conductive type layer to the active layer, a non-designed diffusion current is generated and a leakage current is generated. However, by forming an undoped crystal layer in the vicinity of the active layer, Impurities can be prevented from diffusing into the active layer, and a diffusion current that is a leakage current can be prevented.
[0033]
Furthermore, in the semiconductor light emitting device of the present invention, the light emission efficiency can be increased by utilizing the good crystallinity of the inclined inclined crystal plane. In particular, when current is injected only into the S-plane with good crystallinity, the S-plane has good In incorporation and crystallinity, so that the luminous efficiency can be increased. Further, the area extending in a plane parallel to the substantial S plane of the active layer can be larger than the area when the active layer is projected onto the main surface of the substrate or the underlying growth layer. By increasing the area of the active layer, the light emitting area of the element is increased, the current density can be reduced, and the luminance saturation can be reduced, thereby increasing the light emission efficiency. Therefore, when the undoped crystal layer is formed close to the active layer, the luminous efficiency can be further improved.
[0034]
When forming the first conductivity type layer, the active layer, and the second conductivity type layer in a plane parallel to the tilted inclined crystal plane, it is difficult to form a uniform impurity concentration in the conductivity type layer. Therefore, the conductivity type layer is uniformly doped by precisely controlling the impurity concentration to be doped. However, even if the impurity concentration is precisely controlled, there is a limit due to its three-dimensional structure. Generally, since the impurity concentration is not uniform, a concentration gradient is generated, and the conductivity type layer and the active layer are associated with the concentration gradient. Leakage current is generated at the interface. Therefore, by forming an undoped crystal layer in the vicinity of the active layer, it is possible to avoid the occurrence of a leak current at the interface on the active layer side, and to reduce the controllability of the impurity concentration. In addition, since it is difficult to form a crystal layer while making the film thickness uniform within the plane of the inclined tilted crystal plane, it is difficult to form an active layer or a conductive type layer with a uniform film thickness. Uneven brightness is likely to occur without showing the light emission characteristics. When the undoped crystal layer is formed in the vicinity of the active layer, such non-uniformity in film thickness can be alleviated and luminance unevenness can be reduced.
[0035]
As described above, in the semiconductor light emitting device of the present invention, the semiconductor light emitting device in which the first conductive type layer, the active layer, and the second conductive type layer are formed in a plane parallel to the inclined crystal plane inclined with respect to the main surface of the substrate. By forming an undoped crystal layer close to the active layer, it is possible to prevent the active layer from deteriorating by blocking the diffusion of impurities from the conductive type layer to the active layer. The generation of leakage current due to the non-uniformity of the film thickness can be avoided, and uneven brightness due to non-uniform film thickness can be reduced. Furthermore, the active layer formed in a plane parallel to the inclined crystal plane has a good crystallinity and a large effective area due to the structure of the semiconductor light emitting device, so that impurities are diffused from the conductive type layer to the active layer by the undoped crystal layer. Alternatively, a semiconductor light emitting device with higher luminous efficiency can be formed by doping a conductive type layer with many impurities.
[0036]
[First embodiment]
A semiconductor light-emitting device formed by selective growth and including a crystal layer of a hexagonal pyramid having a substantially triangular cross section having an S plane as an inclined crystal plane inclined with respect to the main surface of the substrate will be described with reference to FIGS. However, it demonstrates with the manufacturing process.
[0037]
First, the
[0038]
After forming the
[0039]
As shown in FIG. 2, the first
[0040]
As shown in FIG. 3, the lower
[0041]
The first
[0042]
Both the lower
[0043]
Although the
[0044]
When the first
[0045]
As shown in FIG. 4, the p-
[0046]
As shown in FIG. 5, after forming the
[0047]
Next, an element portion is peeled from the
[0048]
Ti / Al / Pt / Au electrodes are accurately deposited on the back side of the element (FIG. 6). This electrode functions as the n-side electrode 21 disposed on the back surface of the element. The n-side electrode 21 disposed on the back surface of the element is preferably disposed at the corner as much as possible so as not to block light emitted from the back surface. Further, when the
[0049]
Thus, in the semiconductor light emitting device in which the lower
[0050]
[Second Embodiment]
A semiconductor light-emitting element formed by selective growth and including a triangular prism-shaped crystal layer having a substantially triangular cross section having an S plane as an inclined crystal plane inclined with respect to the main surface of the substrate will be described with reference to FIGS. However, it demonstrates with the manufacturing process.
[0051]
First, the
[0052]
After forming the
[0053]
As shown in FIG. 8, the first
[0054]
As shown in FIG. 8, a lower
[0055]
The first
[0056]
Both the lower
[0057]
Although the
[0058]
When the first
[0059]
As shown in FIG. 10, the p-
[0060]
As shown in FIG. 5, after forming the p-
[0061]
Next, an element portion is peeled from the
[0062]
Ti / Al / Pt / Au electrodes are accurately deposited on the back side of the device (see figure). 12 ). This electrode functions as an n-side electrode 42 disposed on the back surface of the element. The n-side electrode 42 disposed on the back surface of the element is preferably disposed at the corner as much as possible so as not to block light emitted from the back surface. When the
[0063]
In addition, the semiconductor light emitting element separated for each element by the element isolation groove 41 can be cleaved substantially perpendicularly to the direction of the stripe-shaped ridge 35 to form a cleaved surface that becomes a resonance surface of the semiconductor laser element. it can.
[0064]
In the semiconductor light emitting device in which the lower
[0065]
【The invention's effect】
In the semiconductor light emitting device of the present invention, the active layer is formed in a plane parallel to the tilted crystal plane and has high crystallinity and a large effective area, so that the light emission efficiency is high, but the undoped crystal layer formed close to the active layer As a result, the impurities are prevented from diffusing from the conductive layer to the active layer. Therefore, the light emitting efficiency can be further improved by doping the conductive layer more with impurities. Further, when the undoped crystal layer is formed close to the active layer, unevenness in luminance due to the diffusion of impurities at the interface between the active layer and the conductive type layer and the unevenness of the leakage current and the non-uniform thickness of the impurity concentration. Thus, a semiconductor light emitting device having a long lifetime and excellent light emission characteristics can be formed. In addition, since leakage current and luminance unevenness can be avoided in this way, a semiconductor light emitting element with low design tolerance, long life, and good reproducibility can be efficiently formed.
[Brief description of the drawings]
FIG. 1 is a process perspective view showing formation of a mask layer and an opening in a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a process perspective view showing the formation of a first conductivity type layer in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 3 is a process perspective view showing the formation of an undoped crystal layer, an active layer, and a second conductivity type layer in the manufacturing process of the semiconductor light emitting device of the embodiment of the present invention.
FIG. 4 is a process perspective view showing formation of a p-side electrode in a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 5 is a process perspective view showing formation of an element isolation groove in a manufacturing process of a semiconductor light emitting element according to an embodiment of the present invention.
FIG. 6 is a process perspective view showing the formation of an n-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 7 is a process perspective view showing formation of a mask layer and an opening in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 8 is a process perspective view showing the formation of a first conductivity type layer in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 9 is a process perspective view showing formation of an undoped crystal layer, an active layer, and a second conductivity type layer in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 10 is a process perspective view showing the formation of the p-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
FIG. 11 is a process perspective view showing formation of an element isolation groove in a manufacturing process of a semiconductor light emitting element according to an embodiment of the present invention.
FIG. 12 is a process perspective view showing the formation of an n-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.
[Explanation of symbols]
10,30 substrate
11, 31 Underground growth layer
12, 32 Mask layer
13,33 opening
14, 34 First conductivity type layer
15, 36 Lower undoped crystal layer
16, 37 active layer
17.38 Upper undoped crystal layer
18, 39 Second conductivity type layer
19, 40 p-side electrode
20, 41 element isolation groove
21, 42 n-side electrode
35 Ridge line
Claims (25)
前記基板上に形成された前記基板の主面に対して傾斜した傾斜結晶面を有する結晶層と、
前記結晶層に形成された前記傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層と、
前記第二導電型層上に形成された第一の電極と、
前記活性層と前記第一導電型層との間、及び前記活性層と前記第二導電型層との間の少なくとも一方に形成された前記傾斜結晶面に平行な面内に延在するアンドープ結晶層と、
前記基板の主面に対して平行する面内に形成された第二の電極とを有する
ことを特徴とする半導体発光素子。 A substrate,
A crystal layer having an inclined crystal plane tilted from the principal plane of the substrate formed on said substrate,
A first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to the inclined crystal plane formed in the crystal layer ;
A first electrode formed on the second conductivity type layer;
An undoped crystal extending in a plane parallel to the inclined crystal plane formed between at least one of the active layer and the first conductivity type layer and between the active layer and the second conductivity type layer. Layers ,
And a second electrode formed in a plane parallel to the main surface of the substrate .
前記開口部若しくは前記結晶種層から前記基板の主面に対して傾斜した傾斜結晶面を有する結晶層を選択的に形成し、
前記傾斜結晶面に平行な面内に延在する第一導電型層、活性層、及び第二導電型層を前記結晶層に形成し、
前記第二導電型層上に第一の電極を形成し、
前記活性層と前記第一導電型層との間、及び前記活性層と前記第二導電型層との間の少なくとも一方に前記傾斜結晶面に平行な面内に延在するアンドープ結晶層を形成し、
前記基板の主面に平行する面内に第二の電極を形成する
ことを特徴とする半導体発光素子の製造方法。 Forming a mask layer or crystalline seed layer with an opening on a substrate,
The crystal layer having an inclined inclined crystal plane is selectively formed to the main surface of the substrate from the opening or the crystal seed layer,
Forming a first conductivity type layer, an active layer, and a second conductivity type layer extending in a plane parallel to the inclined crystal plane in the crystal layer;
Forming a first electrode on the second conductivity type layer;
An undoped crystal layer extending in a plane parallel to the inclined crystal plane is formed between at least one of the active layer and the first conductivity type layer and between the active layer and the second conductivity type layer. And
A method of manufacturing a semiconductor light emitting device, comprising forming a second electrode in a plane parallel to a main surface of the substrate .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311031A JP3985488B2 (en) | 2001-10-09 | 2001-10-09 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311031A JP3985488B2 (en) | 2001-10-09 | 2001-10-09 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124510A JP2003124510A (en) | 2003-04-25 |
| JP3985488B2 true JP3985488B2 (en) | 2007-10-03 |
Family
ID=19129924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001311031A Expired - Fee Related JP3985488B2 (en) | 2001-10-09 | 2001-10-09 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3985488B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070045638A1 (en) * | 2005-08-24 | 2007-03-01 | Lumileds Lighting U.S., Llc | III-nitride light emitting device with double heterostructure light emitting region |
| JP4978009B2 (en) * | 2006-01-16 | 2012-07-18 | ソニー株式会社 | GaN-based semiconductor light-emitting device and manufacturing method thereof |
| JP4913674B2 (en) * | 2007-06-07 | 2012-04-11 | 国立大学法人名古屋大学 | Nitride semiconductor structure and manufacturing method thereof |
-
2001
- 2001-10-09 JP JP2001311031A patent/JP3985488B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124510A (en) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858081B2 (en) | Selective growth method, and semiconductor light emitting device and fabrication method thereof | |
| JP3815335B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US6969670B2 (en) | Selective growth method, and semiconductor light emitting device and fabrication method thereof | |
| JP3882539B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and image display device | |
| JP3899936B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US20030168666A1 (en) | Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same | |
| JP4254157B2 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| JP3714188B2 (en) | Nitride semiconductor vapor phase growth method and nitride semiconductor device | |
| JP2002270893A (en) | Semiconductor light emitting device, display device, method of manufacturing semiconductor light emitting device, and method of manufacturing semiconductor laser | |
| JP2003031844A (en) | Method for manufacturing semiconductor light emitting device | |
| JP4345776B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and image display device | |
| JP3985488B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| JP4106906B2 (en) | Semiconductor laser device and method for manufacturing semiconductor laser device | |
| KR100773555B1 (en) | Low defect semiconductor substrate and manufacturing method thereof | |
| JP2003218468A (en) | Semiconductor laser device and method of manufacturing the same | |
| JP3948236B2 (en) | Semiconductor light emitting device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050517 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |