JP3989286B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3989286B2 JP3989286B2 JP2002125948A JP2002125948A JP3989286B2 JP 3989286 B2 JP3989286 B2 JP 3989286B2 JP 2002125948 A JP2002125948 A JP 2002125948A JP 2002125948 A JP2002125948 A JP 2002125948A JP 3989286 B2 JP3989286 B2 JP 3989286B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- oxide film
- gate electrode
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、エッチングにより除去した自然酸化膜が再付着しないようにして、デバイスの電気的特性の低下を防止する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化、高集積度化に伴ってソース・ドレイン領域の拡散抵抗層およびゲート電極抵抗の寄生容量が増大すると、信号伝達遅延を生じて高速化の妨げとなる。そこで、寄生容量を低減することによってデバイスの高速化を図るために、ソース・ドレイン領域およびゲート電極領域を自己整合的に金属シリサイド化する方法が採られている。
【０００３】
図７および図８は、従来のコバルトシリサイド膜を形成する工程の一例を示す図である。図７（ａ）では、シリコン基板２２上に、シリコン酸化膜からなるゲート絶縁膜２３と、ポリシリコン膜からなるゲート電極２４と、シリコン酸化膜からなるサイドウォール２５が形成されている。
【０００４】
シリコンの表面は活性であるために、大気中では自然に形成された自然酸化膜２６が存在する（図７（ｂ））。そこで、図７（ｃ）に示すように、アルゴン（Ａｒ）ガスを使用したプラズマエッチングを行うことによって、シリコン基板２２およびゲート電極２４の表面に形成された自然酸化膜２６を除去する。続いて、コバルト（Ｃｏ）膜（図８（ｂ）の２７）をスパッタ法で堆積した後、熱処理によるシリサイド化と選択エッチングとアニールとを行うことによって、コバルトシリサイド（ＣｏＳｉ２）膜（図８（ｃ）の２８）を形成する。
【０００５】
【発明が解決しようとする課題】
以上のシリサイド膜形成工程において、本発明者は、鋭意研究した結果、以下の問題点があることを見出した。
【０００６】
コバルト膜２７の堆積前にアルゴンガスを用いた物理的スパッタによって自然酸化膜２６の除去を行うと、図８（ａ）に示すように、エッチングされた自然酸化膜の残留物２９はサイドウォール２５に付着する。自然酸化膜２７を構成する酸化シリコン（ＳｉＯ２）は、アルゴンガスからなるプラズマによって分解されてシリコン（Ｓｉ）を生成するので、残留物２９には、酸化シリコンだけではなくシリコンも含まれている。したがって、この上にコバルト膜２７を成膜すると、図８（ｂ）に示すように、残留物２９中のシリコンがコバルトと反応して、サイドウォール２５の上にコバルトシリサイド２８を形成する。
【０００７】
サイドウォールを構成する酸化シリコンや窒化シリコンはコバルトとは反応しないので、本来、サイドウォールにコバルトシリサイドが形成されることはない。しかしながら、プラズマエッチングの残留物がサイドウォールに付着するとサイドウォール上にもコバルトシリサイドが形成され、電気的な短絡の原因となるという問題があった。
【０００８】
特開平５−２６７２０７号公報には、アルゴンガスを用いてプラズマエッチングを行う際の問題点に着目し、アルゴンガスに加えて反応性のガスを用いてエッチングする方法が開示されている。しかしながら、前記公報はアルゴンガスによるエッチングがシリコン基板に与えるダメージのみを問題としており、エッチングによる残留物の付着に関しては何ら記載されていない。
【０００９】
本発明は、上記問題点に鑑みてなされたものである。即ち、本発明は、エッチングにより除去した自然酸化膜がサイドウォールなどに再付着しないようにして、電気的特性に優れた半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願請求項１にかかる発明は、シリコン基板上にゲート絶縁膜を介してポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁膜からなるサイドウォールを形成する工程と、
三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスとアルゴンガスとの混合ガスを用いてプラズマエッチングを行うことにより、前記シリコン基板および前記ゲート電極の表面に存在する自然酸化膜を除去する工程と、
前記シリコン基板および前記ゲート電極の上に金属シリサイド膜を形成する工程とを有することを特徴とする。
【００１４】
請求項２にかかる発明は、請求項１に記載の半導体装置の製造方法において、前記フッ素系ガスが前記アルゴンガスに対して０．５体積％以上の濃度で含まれることを特徴とする。
【００１７】
請求項３にかかる発明は、請求項１または２に記載の半導体装置の製造方法において、前記金属シリサイド膜は、コバルト、チタン、ニッケル、タングステン、モリブデン、クロムおよび白金よりなる群から選ばれる１種の金属とのシリサイドであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１９】
実施の形態１．
図１および図２を用いて、本実施の形態にかかるシリサイド膜の形成方法について説明する。シリコン基板１上にゲート絶縁膜２を介してゲート電極３を形成した後、ゲート電極３の側面に絶縁膜からなるサイドウォール４を形成し、図１（ａ）の構造とする。ここで、ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。尚、図１および図２では省略しているが、イオン注入によって、シリコン基板１内にはソース・ドレイン領域が形成されている。
【００２０】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板１に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００２１】
次に、減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、アルゴンガスと三フッ化窒素（ＮＦ３）ガスとの混合ガスを導入してプラズマエッチングを行う（図１（ｂ））。これによりシリコン基板１およびゲート電極３の上に存在する自然酸化膜５が除去されて、図１（ｃ）の構造となる。アルゴンガスに対する三フッ化窒素ガスの割合は０．５体積％以上とする。
【００２２】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜６の成膜工程へと移る（図２（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板１およびゲート電極３をコバルト膜６と反応させてコバルトシリサイド膜７を形成する（図２（ｂ））。
【００２３】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図２（ｃ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００２４】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスと三フッ化窒素ガスとの混合ガスを用いることによって、次のような効果を得ることができる。
【００２５】
アルゴンプラズマにより生じたアルゴンイオンはシリコンに対して不活性であり、この不活性なアルゴンイオンをシリコン基板やゲート電極に衝突させると、これらの表面に存在する自然酸化膜は物理的に除去される。一方、三フッ化窒素ガスは反応性のガスであり、自然酸化膜を形成する酸化シリコンと反応する。すなわち、三フッ化窒素ガスは、シリコン基板やゲート電極の表面に形成された自然酸化膜と反応する他、アルゴンイオンにより物理的に除去された自然酸化膜とも反応する。そして、反応により得られた生成物は蒸発して気体となった後、真空ポンプで減圧気相成長装置の外部に排気される。したがって、本実施の形態によれば、自然酸化膜はアルゴンガスおよび三フッ化窒素ガスを用いたプラズマにより除去されて装置外部に排気されるので、除去された自然酸化膜が残留物としてサイドウォールに付着することはない。
【００２６】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いることができる。
【００２７】
また、本実施の形態では、アルゴンガスに混合するガスとして三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせてアルゴンガスに混合してもよい。混合する反応性ガスの割合は、アルゴンガスに対して０．５体積％以上であるのが好ましい。
【００２８】
実施の形態２．
実施の形態１と同様にして、シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、ゲート電極の側面に絶縁膜からなるサイドウォールを形成する。ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。また、イオン注入によって、シリコン基板内にソース・ドレイン領域を形成する。
【００２９】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００３０】
次に、減圧気相成長装置に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、三フッ化窒素ガスプラズマを用いたエッチングを行うことによって自然酸化膜を除去する。このように、本実施の形態においては、アルゴンガスを用いずに三フッ化窒素ガスのみを用いて自然酸化膜を除去することを特徴としている。
【００３１】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜の成膜工程へと移る。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板およびゲート電極をコバルト膜と反応させてコバルトシリサイド膜を形成する。
【００３２】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去する。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００３３】
本実施の形態によれば、自然酸化膜の除去に三フッ化窒素ガスを用いることによって、次のような効果を得ることができる。
【００３４】
アルゴンガスを用いたスパッタエッチングでは、シリコン基板やゲート電極にアルゴンイオンが衝突することによって、これらの表面がダメージを受けるおそれがある。一方、三フッ化窒素ガスを用いた場合には、酸化シリコンとの化学反応によりエッチングが進行するので、シリコン基板やゲート絶縁膜がダメージを受けるおそれを低減させることができる。また、エッチングされた自然酸化膜がサイドウォールに残留物として付着する問題を解消することもできる。
【００３５】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素を含有したガスを用いることができる。
【００３６】
また、本実施の形態では、三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせて用いてもよい。
【００３７】
実施の形態３．
図３および図４を用いて、本実施の形態にかかるシリサイド膜の形成方法について説明する。シリコン基板８上にゲート絶縁膜９を介してゲート電極１０を形成した後、ゲート電極１０の側面に絶縁膜からなるサイドウォール１１を形成し、図３（ａ）の構造とする。ここで、ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。尚、図３および図４では省略しているが、イオン注入によって、シリコン基板８内にはソース・ドレイン領域が形成されている。
【００３８】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板８に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００３９】
次に、減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にする。その後、アルゴンガスを導入してプラズマエッチングを行うことにより、シリコン基板８およびゲート電極１０の表面の自然酸化膜１２を除去する（図３（ｂ））。しかしながら、アルゴンガスによるエッチングのみでは、図３（ｃ）に示すように、サイドウォール１１上にエッチングの残留物１３が付着している。そこで、本実施の形態においては、アルゴンガスによるエッチングに続いて、例えば２００倍に希釈したフッ酸水溶液でエッチングすることによって、残留物１３を除去することを特徴としている。具体的には、フッ酸水溶液は酸化シリコンを溶解するので、下地のサイドウォール１１をエッチングしてリフトオフすることによって残留物１３を除去する。フッ酸水溶液の代わりにバッファードフッ酸水溶液を用いてもよい。
【００４０】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜１４の成膜工程へと移る（図４（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板８およびゲート電極１０をコバルト膜１４と反応させてコバルトシリサイド膜１５を形成する（図４（ｃ））。
【００４１】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図４（ｄ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００４２】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスを用いたプラズマエッチングの後に、フッ酸水溶液またはバッファードフッ酸水溶液を用いたエッチングを行うことによって、プラズマエッチングによる残留物を除去することができる。また、フッ酸水溶液およびバッファードフッ酸水溶液は、一般にＲＣＡ洗浄とともに洗浄に用いられる溶液であるので、新たな装置等を導入する必要がなくコスト的にも有利である。
【００４３】
実施の形態４．
実施の形態１〜３においては、拡散層上のシリコン基板およびゲート電極の上にシリサイド膜を形成する例について示した。本実施の形態においては、シリコン基板と外部配線とを接続するコンタクトにシリサイド膜を形成する場合について述べる。この場合においても本発明を適用することができる。
【００４４】
図５（ａ）は、シリコン基板１６の上にコンタクト孔１７を有する絶縁膜１８が形成された状態を示している。絶縁膜１８としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、絶縁膜１８は、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。コンタクト孔１７の底部にはシリコン基板１６が露出しているために、表面に自然酸化膜１９が形成されている（図５（ｂ））。したがって、これを減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、アルゴンガスと三フッ化窒素（ＮＦ３）ガスとの混合ガスを導入してプラズマエッチングを行う（図５（ｃ））。これによりシリコン基板１６の上に存在する自然酸化膜１９が除去されて、図５（ｄ）の構造となる。アルゴンガスに対する三フッ化窒素ガスの割合は０．５体積％以上とする。
【００４５】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜２０の成膜工程へと移る（図６（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板１６をコバルト膜２０と反応させてコバルトシリサイド膜２１を形成する（図６（ｂ））。
【００４６】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図６（ｃ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００４７】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスと三フッ化窒素ガスとの混合ガスを用いることによって、次のような効果を得ることができる。
【００４８】
アルゴンガスのみを用いてプラズマエッチングを行った場合には、実施の形態１〜３で述べたのと同様に、プラズマエッチングによる残留物が絶縁膜１８に付着して短絡の原因となる。そこで、アルゴンガスと三フッ化窒素ガスとの混合ガスを用いてエッチングすることにより、自然酸化膜を物理的に除去するとともに化学的にも除去し、絶縁膜上に残留物が付着するのを防止することができる。
【００４９】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いることができる。
【００５０】
また、本実施の形態では、アルゴンガスに混合するガスとして三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせてアルゴンガスに混合してもよい。混合する反応性ガスの割合は、アルゴンガスに対して０．５体積％以上であるのが好ましい。
【００５１】
さらに、本実施の形態ではアルゴンガスと三フッ化窒素ガスを用いたエッチングについて述べたが、該エッチングに代えて、三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスを用いたプラズマエッチング（実施の形態２と同様のエッチング）であってもよい。さらに、アルゴンガスによるエッチングと、これに続くフッ酸水溶液またはバッファードフッ酸水溶液を用いたエッチング（実施の形態３と同様のエッチング）であってもよい。これらのエッチングを行った場合であっても、絶縁膜上に残留物が付着するのを防止することができる。
【００５２】
尚、上記の実施の形態１〜４においては、シリコン基板やゲート絶縁膜の上にコバルト膜を形成し、このコバルト膜をシリコン基板やゲート絶縁膜と反応させてコバルトシリサイド膜を形成する例について述べたが、本発明はこれに限られるものではない。例えば、シリコン基板やゲート絶縁膜の上にチタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）または白金（Ｐｔ）などの高融点を有する金属の薄膜を形成し、該金属をシリコン基板やゲート絶縁膜と反応させて、チタンシリサイド、ニッケルシリサイド、タングステンシリサイド、モリブデンシリサイド、クロムシリサイドまたは白金シリサイドなどのメタルシリサイドを形成する工程にも適用することができる。
【００５３】
【発明の効果】
本願請求項１に記載の発明によれば、シリコン基板およびゲート電極上の自然酸化膜は、アルゴンガスおよび三フッ化窒素ガスを用いたプラズマエッチングにより除去されるので、エッチングの残留物がサイドウォールに付着することはない。
【００５７】
本願請求項２に記載の発明によれば、エッチングによる残留物を生じることなしに自然酸化膜を除去することができる。
【００６０】
本願請求項３に記載の発明によれば、エッチングされた自然酸化膜が残留物として再付着することを防止するとともに、寄生容量を低減させてデバイスの高速化を図ることができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体装置の製造工程を示す図である。
【図２】 実施の形態１にかかる半導体装置の製造工程を示す図である。
【図３】 実施の形態３にかかる半導体装置の製造工程を示す図である。
【図４】 実施の形態３にかかる半導体装置の製造工程を示す図である。
【図５】 実施の形態４にかかる半導体装置の製造工程を示す図である。
【図６】実施の形態４にかかる半導体装置の製造工程を示す図である。
【図７】従来の半導体装置の製造工程を示す図である。
【図８】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１，８，１６，２２ シリコン基板、 ２，９，２３ ゲート絶縁膜、 ３，１０，２４ ゲート電極、 ４，１１，２５ サイドウォール、 ５，１２，１９，２６ 自然酸化膜、 ６，１４，２０，２７ コバルト膜、 ７，１５，２１，２８ コバルトシリサイド膜、 １３，２９ 残留物、 １７ 接続孔、 １８ 絶縁膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、エッチングにより除去した自然酸化膜が再付着しないようにして、デバイスの電気的特性の低下を防止する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化、高集積度化に伴ってソース・ドレイン領域の拡散抵抗層およびゲート電極抵抗の寄生容量が増大すると、信号伝達遅延を生じて高速化の妨げとなる。そこで、寄生容量を低減することによってデバイスの高速化を図るために、ソース・ドレイン領域およびゲート電極領域を自己整合的に金属シリサイド化する方法が採られている。
【０００３】
図７および図８は、従来のコバルトシリサイド膜を形成する工程の一例を示す図である。図７（ａ）では、シリコン基板２２上に、シリコン酸化膜からなるゲート絶縁膜２３と、ポリシリコン膜からなるゲート電極２４と、シリコン酸化膜からなるサイドウォール２５が形成されている。
【０００４】
シリコンの表面は活性であるために、大気中では自然に形成された自然酸化膜２６が存在する（図７（ｂ））。そこで、図７（ｃ）に示すように、アルゴン（Ａｒ）ガスを使用したプラズマエッチングを行うことによって、シリコン基板２２およびゲート電極２４の表面に形成された自然酸化膜２６を除去する。続いて、コバルト（Ｃｏ）膜（図８（ｂ）の２７）をスパッタ法で堆積した後、熱処理によるシリサイド化と選択エッチングとアニールとを行うことによって、コバルトシリサイド（ＣｏＳｉ２）膜（図８（ｃ）の２８）を形成する。
【０００５】
【発明が解決しようとする課題】
以上のシリサイド膜形成工程において、本発明者は、鋭意研究した結果、以下の問題点があることを見出した。
【０００６】
コバルト膜２７の堆積前にアルゴンガスを用いた物理的スパッタによって自然酸化膜２６の除去を行うと、図８（ａ）に示すように、エッチングされた自然酸化膜の残留物２９はサイドウォール２５に付着する。自然酸化膜２７を構成する酸化シリコン（ＳｉＯ２）は、アルゴンガスからなるプラズマによって分解されてシリコン（Ｓｉ）を生成するので、残留物２９には、酸化シリコンだけではなくシリコンも含まれている。したがって、この上にコバルト膜２７を成膜すると、図８（ｂ）に示すように、残留物２９中のシリコンがコバルトと反応して、サイドウォール２５の上にコバルトシリサイド２８を形成する。
【０００７】
サイドウォールを構成する酸化シリコンや窒化シリコンはコバルトとは反応しないので、本来、サイドウォールにコバルトシリサイドが形成されることはない。しかしながら、プラズマエッチングの残留物がサイドウォールに付着するとサイドウォール上にもコバルトシリサイドが形成され、電気的な短絡の原因となるという問題があった。
【０００８】
特開平５−２６７２０７号公報には、アルゴンガスを用いてプラズマエッチングを行う際の問題点に着目し、アルゴンガスに加えて反応性のガスを用いてエッチングする方法が開示されている。しかしながら、前記公報はアルゴンガスによるエッチングがシリコン基板に与えるダメージのみを問題としており、エッチングによる残留物の付着に関しては何ら記載されていない。
【０００９】
本発明は、上記問題点に鑑みてなされたものである。即ち、本発明は、エッチングにより除去した自然酸化膜がサイドウォールなどに再付着しないようにして、電気的特性に優れた半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願請求項１にかかる発明は、シリコン基板上にゲート絶縁膜を介してポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁膜からなるサイドウォールを形成する工程と、
三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスとアルゴンガスとの混合ガスを用いてプラズマエッチングを行うことにより、前記シリコン基板および前記ゲート電極の表面に存在する自然酸化膜を除去する工程と、
前記シリコン基板および前記ゲート電極の上に金属シリサイド膜を形成する工程とを有することを特徴とする。
【００１４】
請求項２にかかる発明は、請求項１に記載の半導体装置の製造方法において、前記フッ素系ガスが前記アルゴンガスに対して０．５体積％以上の濃度で含まれることを特徴とする。
【００１７】
請求項３にかかる発明は、請求項１または２に記載の半導体装置の製造方法において、前記金属シリサイド膜は、コバルト、チタン、ニッケル、タングステン、モリブデン、クロムおよび白金よりなる群から選ばれる１種の金属とのシリサイドであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１９】
実施の形態１．
図１および図２を用いて、本実施の形態にかかるシリサイド膜の形成方法について説明する。シリコン基板１上にゲート絶縁膜２を介してゲート電極３を形成した後、ゲート電極３の側面に絶縁膜からなるサイドウォール４を形成し、図１（ａ）の構造とする。ここで、ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。尚、図１および図２では省略しているが、イオン注入によって、シリコン基板１内にはソース・ドレイン領域が形成されている。
【００２０】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板１に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００２１】
次に、減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、アルゴンガスと三フッ化窒素（ＮＦ３）ガスとの混合ガスを導入してプラズマエッチングを行う（図１（ｂ））。これによりシリコン基板１およびゲート電極３の上に存在する自然酸化膜５が除去されて、図１（ｃ）の構造となる。アルゴンガスに対する三フッ化窒素ガスの割合は０．５体積％以上とする。
【００２２】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜６の成膜工程へと移る（図２（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板１およびゲート電極３をコバルト膜６と反応させてコバルトシリサイド膜７を形成する（図２（ｂ））。
【００２３】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図２（ｃ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００２４】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスと三フッ化窒素ガスとの混合ガスを用いることによって、次のような効果を得ることができる。
【００２５】
アルゴンプラズマにより生じたアルゴンイオンはシリコンに対して不活性であり、この不活性なアルゴンイオンをシリコン基板やゲート電極に衝突させると、これらの表面に存在する自然酸化膜は物理的に除去される。一方、三フッ化窒素ガスは反応性のガスであり、自然酸化膜を形成する酸化シリコンと反応する。すなわち、三フッ化窒素ガスは、シリコン基板やゲート電極の表面に形成された自然酸化膜と反応する他、アルゴンイオンにより物理的に除去された自然酸化膜とも反応する。そして、反応により得られた生成物は蒸発して気体となった後、真空ポンプで減圧気相成長装置の外部に排気される。したがって、本実施の形態によれば、自然酸化膜はアルゴンガスおよび三フッ化窒素ガスを用いたプラズマにより除去されて装置外部に排気されるので、除去された自然酸化膜が残留物としてサイドウォールに付着することはない。
【００２６】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いることができる。
【００２７】
また、本実施の形態では、アルゴンガスに混合するガスとして三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせてアルゴンガスに混合してもよい。混合する反応性ガスの割合は、アルゴンガスに対して０．５体積％以上であるのが好ましい。
【００２８】
実施の形態２．
実施の形態１と同様にして、シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、ゲート電極の側面に絶縁膜からなるサイドウォールを形成する。ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。また、イオン注入によって、シリコン基板内にソース・ドレイン領域を形成する。
【００２９】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００３０】
次に、減圧気相成長装置に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、三フッ化窒素ガスプラズマを用いたエッチングを行うことによって自然酸化膜を除去する。このように、本実施の形態においては、アルゴンガスを用いずに三フッ化窒素ガスのみを用いて自然酸化膜を除去することを特徴としている。
【００３１】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜の成膜工程へと移る。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板およびゲート電極をコバルト膜と反応させてコバルトシリサイド膜を形成する。
【００３２】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去する。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００３３】
本実施の形態によれば、自然酸化膜の除去に三フッ化窒素ガスを用いることによって、次のような効果を得ることができる。
【００３４】
アルゴンガスを用いたスパッタエッチングでは、シリコン基板やゲート電極にアルゴンイオンが衝突することによって、これらの表面がダメージを受けるおそれがある。一方、三フッ化窒素ガスを用いた場合には、酸化シリコンとの化学反応によりエッチングが進行するので、シリコン基板やゲート絶縁膜がダメージを受けるおそれを低減させることができる。また、エッチングされた自然酸化膜がサイドウォールに残留物として付着する問題を解消することもできる。
【００３５】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素を含有したガスを用いることができる。
【００３６】
また、本実施の形態では、三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせて用いてもよい。
【００３７】
実施の形態３．
図３および図４を用いて、本実施の形態にかかるシリサイド膜の形成方法について説明する。シリコン基板８上にゲート絶縁膜９を介してゲート電極１０を形成した後、ゲート電極１０の側面に絶縁膜からなるサイドウォール１１を形成し、図３（ａ）の構造とする。ここで、ゲート絶縁膜としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、ゲート電極としてはポリシリコンを用いることができる。さらに、サイドウォールとしては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。サイドウォールは、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。尚、図３および図４では省略しているが、イオン注入によって、シリコン基板８内にはソース・ドレイン領域が形成されている。
【００３８】
まず、塩酸系や水酸化アンモニウム系の薬液を用いてＲＣＡ洗浄を行うことにより、シリコン基板８に付着した金属性不純物やイオン性不純物の他、粒子状不純物を除去する。続いて、フッ酸水溶液やバッファードフッ酸水溶液によりエッチングして表面を清浄にする。
【００３９】
次に、減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にする。その後、アルゴンガスを導入してプラズマエッチングを行うことにより、シリコン基板８およびゲート電極１０の表面の自然酸化膜１２を除去する（図３（ｂ））。しかしながら、アルゴンガスによるエッチングのみでは、図３（ｃ）に示すように、サイドウォール１１上にエッチングの残留物１３が付着している。そこで、本実施の形態においては、アルゴンガスによるエッチングに続いて、例えば２００倍に希釈したフッ酸水溶液でエッチングすることによって、残留物１３を除去することを特徴としている。具体的には、フッ酸水溶液は酸化シリコンを溶解するので、下地のサイドウォール１１をエッチングしてリフトオフすることによって残留物１３を除去する。フッ酸水溶液の代わりにバッファードフッ酸水溶液を用いてもよい。
【００４０】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜１４の成膜工程へと移る（図４（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板８およびゲート電極１０をコバルト膜１４と反応させてコバルトシリサイド膜１５を形成する（図４（ｃ））。
【００４１】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図４（ｄ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００４２】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスを用いたプラズマエッチングの後に、フッ酸水溶液またはバッファードフッ酸水溶液を用いたエッチングを行うことによって、プラズマエッチングによる残留物を除去することができる。また、フッ酸水溶液およびバッファードフッ酸水溶液は、一般にＲＣＡ洗浄とともに洗浄に用いられる溶液であるので、新たな装置等を導入する必要がなくコスト的にも有利である。
【００４３】
実施の形態４．
実施の形態１〜３においては、拡散層上のシリコン基板およびゲート電極の上にシリサイド膜を形成する例について示した。本実施の形態においては、シリコン基板と外部配線とを接続するコンタクトにシリサイド膜を形成する場合について述べる。この場合においても本発明を適用することができる。
【００４４】
図５（ａ）は、シリコン基板１６の上にコンタクト孔１７を有する絶縁膜１８が形成された状態を示している。絶縁膜１８としては、例えばシリコン酸化膜、シリコン窒化膜などを用いることができる。また、絶縁膜１８は、シリコン酸化膜とシリコン窒化膜とを組み合わせた多層構造であってもよい。コンタクト孔１７の底部にはシリコン基板１６が露出しているために、表面に自然酸化膜１９が形成されている（図５（ｂ））。したがって、これを減圧気相成長装置（図示せず）に移載し、装置内部を真空ポンプで排気し減圧状態にした後で、アルゴンガスと三フッ化窒素（ＮＦ３）ガスとの混合ガスを導入してプラズマエッチングを行う（図５（ｃ））。これによりシリコン基板１６の上に存在する自然酸化膜１９が除去されて、図５（ｄ）の構造となる。アルゴンガスに対する三フッ化窒素ガスの割合は０．５体積％以上とする。
【００４５】
次に、再び自然酸化膜が形成されないようにするために真空を維持した状態でコバルト膜２０の成膜工程へと移る（図６（ａ））。例えば、自然酸化膜の除去に用いた減圧気相成長装置と同じ装置を用い、導入ガスを変えてコバルト膜を成膜する。成膜後、４００℃〜５００℃程度で熱処理（ランプアニール）することにより、シリコン基板１６をコバルト膜２０と反応させてコバルトシリサイド膜２１を形成する（図６（ｂ））。
【００４６】
続いて、未反応のコバルトをシリサイドに対して選択性のあるエッチング液で除去して、図６（ｃ）の構造とする。エッチング液としては、例えばリン酸、硝酸、酢酸および過酸化水素の混合液、硫酸過水または塩酸過水などを用いることができる。さらに、６５０℃〜８５０℃程度の熱処理を少なくとも１回以上行うことによって結晶構造を変化させ、シリサイドの抵抗を下げる。
【００４７】
本実施の形態によれば、自然酸化膜の除去にアルゴンガスと三フッ化窒素ガスとの混合ガスを用いることによって、次のような効果を得ることができる。
【００４８】
アルゴンガスのみを用いてプラズマエッチングを行った場合には、実施の形態１〜３で述べたのと同様に、プラズマエッチングによる残留物が絶縁膜１８に付着して短絡の原因となる。そこで、アルゴンガスと三フッ化窒素ガスとの混合ガスを用いてエッチングすることにより、自然酸化膜を物理的に除去するとともに化学的にも除去し、絶縁膜上に残留物が付着するのを防止することができる。
【００４９】
本実施の形態では三フッ化窒素ガスを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応してこれをエッチングできるガスであれば他のガスを用いてもよい。例えば、フッ化水素（ＨＦ）ガス、六フッ化二炭素（Ｃ２Ｆ６）ガス、四フッ化炭素（ＣＦ４）ガス、六フッ化硫黄（ＳＦ６）ガスなどのフッ素系ガスを用いることができる。
【００５０】
また、本実施の形態では、アルゴンガスに混合するガスとして三フッ化窒素ガスのみを用いたが、本発明はこれに限られるものではなく、シリコン酸化膜と反応するガスを２種類以上組み合わせてアルゴンガスに混合してもよい。混合する反応性ガスの割合は、アルゴンガスに対して０．５体積％以上であるのが好ましい。
【００５１】
さらに、本実施の形態ではアルゴンガスと三フッ化窒素ガスを用いたエッチングについて述べたが、該エッチングに代えて、三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスを用いたプラズマエッチング（実施の形態２と同様のエッチング）であってもよい。さらに、アルゴンガスによるエッチングと、これに続くフッ酸水溶液またはバッファードフッ酸水溶液を用いたエッチング（実施の形態３と同様のエッチング）であってもよい。これらのエッチングを行った場合であっても、絶縁膜上に残留物が付着するのを防止することができる。
【００５２】
尚、上記の実施の形態１〜４においては、シリコン基板やゲート絶縁膜の上にコバルト膜を形成し、このコバルト膜をシリコン基板やゲート絶縁膜と反応させてコバルトシリサイド膜を形成する例について述べたが、本発明はこれに限られるものではない。例えば、シリコン基板やゲート絶縁膜の上にチタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）または白金（Ｐｔ）などの高融点を有する金属の薄膜を形成し、該金属をシリコン基板やゲート絶縁膜と反応させて、チタンシリサイド、ニッケルシリサイド、タングステンシリサイド、モリブデンシリサイド、クロムシリサイドまたは白金シリサイドなどのメタルシリサイドを形成する工程にも適用することができる。
【００５３】
【発明の効果】
本願請求項１に記載の発明によれば、シリコン基板およびゲート電極上の自然酸化膜は、アルゴンガスおよび三フッ化窒素ガスを用いたプラズマエッチングにより除去されるので、エッチングの残留物がサイドウォールに付着することはない。
【００５７】
本願請求項２に記載の発明によれば、エッチングによる残留物を生じることなしに自然酸化膜を除去することができる。
【００６０】
本願請求項３に記載の発明によれば、エッチングされた自然酸化膜が残留物として再付着することを防止するとともに、寄生容量を低減させてデバイスの高速化を図ることができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体装置の製造工程を示す図である。
【図２】 実施の形態１にかかる半導体装置の製造工程を示す図である。
【図３】 実施の形態３にかかる半導体装置の製造工程を示す図である。
【図４】 実施の形態３にかかる半導体装置の製造工程を示す図である。
【図５】 実施の形態４にかかる半導体装置の製造工程を示す図である。
【図６】実施の形態４にかかる半導体装置の製造工程を示す図である。
【図７】従来の半導体装置の製造工程を示す図である。
【図８】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１，８，１６，２２ シリコン基板、 ２，９，２３ ゲート絶縁膜、 ３，１０，２４ ゲート電極、 ４，１１，２５ サイドウォール、 ５，１２，１９，２６ 自然酸化膜、 ６，１４，２０，２７ コバルト膜、 ７，１５，２１，２８ コバルトシリサイド膜、 １３，２９ 残留物、 １７ 接続孔、 １８ 絶縁膜。
Claims (3)
- シリコン基板上にゲート絶縁膜を介してポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁膜からなるサイドウォールを形成する工程と、
三フッ化窒素ガス、フッ化水素ガス、六フッ化二炭素ガス、四フッ化炭素ガスおよび六フッ化硫黄ガスよりなる群から選ばれる少なくとも１種以上のフッ素系ガスとアルゴンガスとの混合ガスを用いてプラズマエッチングを行うことにより、前記シリコン基板および前記ゲート電極の表面に存在する自然酸化膜を除去する工程と、
前記シリコン基板および前記ゲート電極の上に金属シリサイド膜を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記フッ素系ガスが前記アルゴンガスに対して０．５体積％以上の濃度で含まれる請求項１に記載の半導体装置の製造方法。
- 前記金属シリサイド膜は、コバルト、チタン、ニッケル、タングステン、モリブデン、クロムおよび白金よりなる群から選ばれる１種の金属とのシリサイドである請求項１または２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125948A JP3989286B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置の製造方法 |
| US10/273,151 US6864183B2 (en) | 2002-04-26 | 2002-10-18 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125948A JP3989286B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007166518A Division JP2007294994A (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324108A JP2003324108A (ja) | 2003-11-14 |
| JP3989286B2 true JP3989286B2 (ja) | 2007-10-10 |
Family
ID=29243779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125948A Expired - Lifetime JP3989286B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6864183B2 (ja) |
| JP (1) | JP3989286B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140127917A (ko) | 2012-04-13 | 2014-11-04 | 이와타니 산교 가부시키가이샤 | 혼합기체의 공급방법 및 공급장치 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2428888B (en) * | 2003-02-21 | 2008-02-06 | Hynix Semiconductor Inc | Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same |
| KR100538806B1 (ko) * | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
| DE102005041310B3 (de) * | 2005-08-31 | 2007-03-15 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum Reduzieren von Siliziddefekten durch Verringern der nachteiligen Auswirkungen eines Teilchenbeschusses vor der Silizidierung |
| US20070082494A1 (en) * | 2005-10-03 | 2007-04-12 | United Microelectronics Corp. | Method for forming silicide layer |
| JP2007214538A (ja) | 2006-01-11 | 2007-08-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7732312B2 (en) * | 2006-01-24 | 2010-06-08 | Texas Instruments Incorporated | FUSI integration method using SOG as a sacrificial planarization layer |
| US7687446B2 (en) * | 2006-02-06 | 2010-03-30 | United Microelectronics Corp. | Method of removing residue left after plasma process |
| JP5042517B2 (ja) * | 2006-04-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007311540A (ja) | 2006-05-18 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20080124937A1 (en) * | 2006-08-16 | 2008-05-29 | Songlin Xu | Selective etching method and apparatus |
| US8052799B2 (en) * | 2006-10-12 | 2011-11-08 | International Business Machines Corporation | By-product collecting processes for cleaning processes |
| JP2009021331A (ja) * | 2007-07-11 | 2009-01-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| WO2009057223A1 (ja) * | 2007-11-02 | 2009-05-07 | Canon Anelva Corporation | 表面処理装置およびその基板処理方法 |
| KR20100009625A (ko) * | 2008-05-30 | 2010-01-28 | 캐논 아네르바 가부시키가이샤 | 규소 화합물 형성 방법 및 이의 시스템 |
| US9640385B2 (en) * | 2015-02-16 | 2017-05-02 | Applied Materials, Inc. | Gate electrode material residual removal process |
| JP6956551B2 (ja) | 2017-03-08 | 2021-11-02 | 東京エレクトロン株式会社 | 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム |
| JP6823533B2 (ja) * | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | チタンシリサイド領域を形成する方法 |
| US10418453B2 (en) * | 2017-11-22 | 2019-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forming metal contacts on metal gates |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2553590B2 (ja) | 1987-10-21 | 1996-11-13 | 松下電器産業株式会社 | 金属の選択堆積方法及びその装置 |
| JP2947818B2 (ja) * | 1988-07-27 | 1999-09-13 | 株式会社日立製作所 | 微細孔への金属穴埋め方法 |
| JPH05267207A (ja) | 1992-03-17 | 1993-10-15 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| US5464782A (en) * | 1994-07-05 | 1995-11-07 | Industrial Technology Research Institute | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation |
| US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| US5744395A (en) * | 1996-10-16 | 1998-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure |
| TW346652B (en) * | 1996-11-09 | 1998-12-01 | Winbond Electronics Corp | Semiconductor production process |
| JP3729368B2 (ja) | 1997-02-19 | 2005-12-21 | ソニー株式会社 | 半導体装置の製造方法 |
| TW326551B (en) * | 1997-07-11 | 1998-02-11 | Holtek Microelectronics Inc | The manufacturing method for Ti-salicide in IC |
| US6313042B1 (en) * | 1999-09-03 | 2001-11-06 | Applied Materials, Inc. | Cleaning contact with successive fluorine and hydrogen plasmas |
-
2002
- 2002-04-26 JP JP2002125948A patent/JP3989286B2/ja not_active Expired - Lifetime
- 2002-10-18 US US10/273,151 patent/US6864183B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140127917A (ko) | 2012-04-13 | 2014-11-04 | 이와타니 산교 가부시키가이샤 | 혼합기체의 공급방법 및 공급장치 |
| US9533268B2 (en) | 2012-04-13 | 2017-01-03 | Iwatani Corporation | Method and apparatus for supplying mixed gas |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003324108A (ja) | 2003-11-14 |
| US20030203606A1 (en) | 2003-10-30 |
| US6864183B2 (en) | 2005-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989286B2 (ja) | 半導体装置の製造方法 | |
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| US20020142616A1 (en) | Method for improved fabrication of salicide structures | |
| KR0147242B1 (ko) | 내화성 금속 규화물 형성부를 가진 반도체 장치의 제조방법 | |
| JP4075228B2 (ja) | 半導体装置の製造方法 | |
| JPH08274043A (ja) | 半導体装置の製造方法 | |
| JP2007294994A (ja) | 半導体装置の製造方法 | |
| JP2000091570A (ja) | 半導体装置の製造方法 | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US11854881B2 (en) | Method of making a metal silicide contact to a silicon substrate | |
| US6184117B1 (en) | Method for reducing lateral silicide formation for salicide process by additional capping layer above gate | |
| JP2701773B2 (ja) | エッチング方法 | |
| US20100151677A1 (en) | Etch method in the manufacture of a semiconductor device | |
| JP4308277B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10150188A (ja) | 半導体装置の製造方法 | |
| JP2001223363A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10335651A (ja) | Ｍｏｓｆｅｔ及びｍｏｓｆｅｔの製造方法 | |
| JPH11274143A (ja) | ドライエッチング方法及び薄膜トランジスタの製造方法 | |
| JPH07161660A (ja) | 半導体装置の製造方法 | |
| JP3234144B2 (ja) | シリサイドゲート電極の形成方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| US7595264B2 (en) | Fabrication method of semiconductor device | |
| JP2000133634A (ja) | 多結晶シリコン薄膜を平坦化する方法 | |
| US20020160617A1 (en) | Method of etching a dielectric layer | |
| JP3767583B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3989286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |