JP3989751B2 - AC stabilized power supply - Google Patents
AC stabilized power supply Download PDFInfo
- Publication number
- JP3989751B2 JP3989751B2 JP2002063878A JP2002063878A JP3989751B2 JP 3989751 B2 JP3989751 B2 JP 3989751B2 JP 2002063878 A JP2002063878 A JP 2002063878A JP 2002063878 A JP2002063878 A JP 2002063878A JP 3989751 B2 JP3989751 B2 JP 3989751B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply voltage
- inverter
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、負荷に常時一定電圧の交流電源を供給する交流安定化電源装置に関する。
【0002】
【従来の技術】
従来、交流電源の電圧変動を補償し、負荷に常時一定電圧の交流電源を供給する交流安定化電源装置(以下、「AVR:Automatic Voltage Regulator」という。)が知られている。このAVRとして、例えば図4に示す、インバータを利用した直列補償型のAVR100がある。
【0003】
図4は、従来のAVR100の構成を示すブロック図である。同図によれば、AVR100は、整流装置2、電力貯蔵装置3、インバータ4、インバータ制御装置50、及び注入トランス6より構成される。
【0004】
整流装置2は、入力端が交流電源1に、出力端が電力貯蔵装置3及びインバータ4の入力端に、それぞれ接続されている。そして、交流電源1から供給される交流電力を整流して直流電力に変換し、電力貯蔵装置3及びインバータ4に出力する。
また、この整流装置2は、例えばダイオード或いはサイリスタ等によりブリッジ構成されたものである。
【0005】
電力貯蔵装置3は、整流装置2の出力端及びインバータ4の入力端に接続されている。そして、正常時には、整流装置2から直流電圧を印加されることで、一定電圧に充電される。一方、交流電源1の供給電圧(以下、「電源電圧」という。)の低下等により、整流装置2の出力端のレベルが一定レベル以下に低下すると、充電されている直流電力を放出する(放電)。ここで放電した直流電力は、インバータ4へ供給される。
また、この電力貯蔵装置3は、例えば電気二重コンデンサや蓄電池等により構成される。
【0006】
インバータ4は、入力端が整流装置2の出力端及び電力貯蔵装置3の出力端に、出力端が注入トランス6の1次側に、それぞれ接続されている。また、このインバータ4の主回路は、例えばIGBT、GTO等の自己消弧形のパワーデバイスで実現されるスイッチング素子によりブリッジ構成されたものである。
そして、インバータ4は、インバータ制御装置50より入力されるPWM制御信号に従い、電力貯蔵装置3或いは整流装置2から入力される直流電力を交流電力に変換し、注入トランス6の1次側へ出力する。また、インバータ4の出力電圧は、高周波キャリア三角波を、入力される直流電圧によってパルス幅変調した高周波パルス、即ち擬似正弦波である。
【0007】
インバータ制御装置50は、交流電源1の供給電圧の変動分を補償すべく、インバータ4の出力電圧を、正弦波PWM方式により制御するものである。
即ち、インバータ制御回装置50は、電源電圧と、負荷に供給すべき交流電圧との差分電圧を検出し、この差分電圧に相当する電圧指令信号を生成する。そして、キャリア波である高周波三角波を、生成した電圧指令信号でパルス幅変調し、ゲート信号としてインバータ4のスイッチング素子をON/OFFするためのPWM制御信号を、インバータ4に出力する。
【0008】
注入トランス6は、1次側がインバータ4の出力端に、2次側が交流電源1と負荷7との間に、それぞれ接続されている。そして、インバータ4の出力電力を交流電源1の供給電力に加算して、負荷7に供給する(補償電圧の注入)。
【0009】
従って、電源電圧が変動した場合、このように構成されるAVR100は、電源電圧の変動分に相当する交流電力をインバータ4に発生させ、この発生電力を、注入トランス6を介して負荷7に供給することで上記電源電圧の変動分を補償し、負荷電圧を一定レベルに保っている。
【0010】
【発明が解決しようとする課題】
しかしながら、負荷7によっては、例えば定格電圧値の±5%以内というように、正常動作が保証されている許容電圧範囲がある。即ち、負荷電圧がこの許容電圧範囲であれば、負荷7の正常動作が保証されている。
【0011】
一方、図4のような直列補償型のAVR100においては、電源電圧の変化量に追随しながらインバータ4に補償電圧を発生させることで、定電圧化を図っている。即ち、負荷電圧が許容電圧範囲内であるか否かに関わらず、常に電圧補償を行っている。
従って、許容電圧範囲内においては、特に必要とされていないにも関わらず、電圧補償を行っていた。許容電圧範囲では電圧補償を行わないこととすれば、AVR全体の総合効率を向上させ、電力損失を低減させることができる。
【0012】
本発明の課題は、交流安定化電源装置(AVR)において、負荷の許容電圧範囲を考慮した電圧補償を実現することである。
【0013】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、交流電源から供給される交流電力を整流する整流手段(例えば、図4の整流装置2)と、前記整流手段から供給される直流電力を蓄積する電力蓄積手段(例えば、図4の電力貯蔵装置3)と、前記電力蓄積手段より放出される直流電力を交流電力に変換して出力するインバータ(例えば、図4のインバータ4)と、前記インバータを制御して、前記交流電源の電圧変動量に相当する補償電圧を出力させるインバータ制御手段(例えば、図4のインバータ制御装置5)と、前記交流電源の供給電圧と前記補償電圧とを直列加算して、負荷に供給する注入トランス(例えば、図4の注入トランス6)と、を備える交流安定化電源装置(例えば、図4のAVR10)において、
前記インバータ制御手段は、
前記交流電源の供給電圧がゼロクロス位相で2値レベル変化する電源位相の信号を生成するゼロクロス回路(例えば、図2のゼロクロス回路11)と、
前記電圧変動量の上限である無補償上限値に相当する上限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する高側ウィンドコンパレータ(例えば、図2の高側ウィンドコンパレータ14a)と、
前記電圧変動量の下限である無補償下限値に相当する下限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する低側ウィンドコンパレータ(例えば、図2の低側ウィンドコンパレータ14b)と、
前記上限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する高側コンパレータ(例えば、図2の高側コンパレータ17a)と、
前記下限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する低側コンパレータ(例えば、図2の低側コンパレータ17b)と、
前記ゼロクロス回路、前記高側ウィンドコンパレータ、前記低側ウィンドコンパレータ、前記高側コンパレータ、及び前記低側コンパレータからの入力信号に基づき、前記インバータを制御する論理回路(例えば、図2の論理回路18)と、を備え、
前記論理回路は、
前記電源電圧の供給電圧が、前記電圧変動量の電圧変動範囲内を示す無補償範囲内であるのか否かを判定し、前記電源電圧の供給電圧が前記無補償上限値を超えている場合は、前記補償電圧の注入を減算注入し、前記電源電圧の供給電圧が前記無補償下限値を下回っている場合は、前記補償電圧の注入を加算注入し、前記電源電圧の供給電圧が前記無補償範囲内である場合は、前記インバータの前記補償電圧をゼロ注入することを特徴とする交流安定化電源装置。
【0014】
この請求項1記載の発明によれば、交流電源の電圧変動量が、負荷の正常動作が保証されている所定の電圧変動範囲内である場合には、補償電圧の注入(負荷電圧の安定化)を行わず、所定の電圧変動範囲外となった場合にのみ、補償電圧の注入を行うことができる。
従って、特に負荷電圧補償を必要としていない電圧変動範囲において、装置の高効率化を実現し、交流電源から負荷への供給電力損失を小さくすることができる。
更に、交流電源電圧の瞬時値の変化量に対して電圧補償を行うため、電圧変動量が上記所定の電圧変動範囲外となった場合には、即時にインバータに補償電圧を出力させ、この電圧変動量を補償し、負荷電圧の安定化を図ることができる。
【0015】
【発明の実施の形態】
以下、図面を参照して、本発明に好適な実施の形態を詳細に説明する。尚、以下において、上記従来の技術において説明した要素と同一要素については同符号を付し、その詳細な説明を省略する。
【0016】
本実施の形態にかかるAVR10の構成は、従来のAVR100とほぼ同様の構成であり、インバータ制御装置5のみが異なる構成である。そのため、以下では、インバータ制御装置5の構成及び動作を中心に説明する。
【0017】
インバータ制御装置5は、交流電源1の供給電圧即ち電源電圧を検出し、この検出した電源電圧に応じて、インバータ4の出力電圧(補償電圧)を制御し、負荷電圧を、図1に示すように調整する。
【0018】
図1は、電源電圧と負荷電圧との関係を示す図であり、横軸は電源電圧VSを、縦軸は負荷電圧VLを、それぞれ示している。
【0019】
同図において、負荷7の定格電圧VLcとは、負荷7に供給すべき交流電圧の定格値である。即ち、従来のAVR100においては、負荷電圧が常時この定格電圧VLcになるよう、インバータ4の出力電圧を制御している。
【0020】
負荷7の許容電圧上限値VLa及び許容電圧下限値VLbとは、それぞれ、負荷7の許容電圧範囲の上限値及び下限値であり、例えば、それぞれ定格電圧VLcの±5%の値というように、負荷7に応じて定められる値である。尚、負荷7の許容電圧範囲とは、上述のように、負荷7の正常動作が保証されている電圧範囲のことである。
【0021】
また、交流電源の無補償上限値VSa及び無補償下限値VSbとは、それぞれ、インバータ4による電圧補償を行わない場合の、負荷7の許容電圧上限値VLa及び許容電圧上限値VLbに対応する電源電圧VSである。従って、この無補償下限値VSbから無補償上限値VSaまでの電圧範囲(以下、「交流電源の無補償範囲」という。)が、上記負荷7の許容電圧範囲に対応する。
【0022】
そして、インバータ制御装置5は、電源電圧VSが、この交流電源1の無補償範囲内であるか否かに応じて、インバータ4の出力電圧を制御する。
具体的には、電源電圧VSが無補償範囲内である場合、インバータ制御装置5は、インバータ4の出力電圧を“ゼロ”に制御する。従って、交流電源1が供給する交流電力のみが負荷7に供給され、負荷電圧は、電源電圧にほぼ比例する値となる。
【0023】
また、電源電圧が無補償範囲外、特に無補償上限値VSaを超えた場合、インバータ制御装置5は、インバータ4に、電源電圧と無補償上限値VSaとの差分電圧(超過分)に相当する補償電圧を出力させる。この時、交流電源1の供給電圧に対して減算注入となるよう、インバータ4の出力電圧の極性を決定する。
従って、上記超過分の差分電圧に相当する補償電圧が、注入トランス6を介して減算注入され、負荷電圧は、負荷の許容電圧上限値VLaに補償される。
【0024】
また、電源電圧が無補償範囲外、特に無補償下限値VSbを下回った場合、インバータ制御装置5は、インバータ4に、無補償下限値VSbと電源電圧との差分電圧(不足分)に相当する補償電圧を出力させる。この時、交流電源1の供給電圧に対して加算注入となるよう、インバータ4の出力電圧の極性を決定する。
従って、上記不足分の差分電圧に相当する補償電圧が、注入トランス6を介して加算注入され、負荷電圧は、負荷の許容電圧下限値VSbに補償される。
【0025】
次に、インバータ制御装置5の内部構成を、図2を用いて説明する。
図2は、インバータ制御装置5の内部構成を示すブロック図である。同図によれば、インバータ制御装置5は、ゼロクロス回路11、PLL(Phase Locked Loop)回路12、上限値正弦波発生回路13a、下限値正弦波発生回路13b、ウィンドコンパレータ14、高側減算器15a、低側減算器15b、三角波発生回路16、高側コンパレータ17a、低側コンパレータ17b、及び論理回路18より構成される。
【0026】
ゼロクロス回路11は、入力される電源電圧31が“ゼロ”となった時点でその出力レベルが変化する信号、即ちゼロクロス位相で2値レベル変化する電源位相の信号を生成し、生成した信号を、PLL回路12及び論理回路18へ出力する。
具体的には、電源電圧31の瞬時値が正値である場合には、そのレベルが“H”の信号(H信号)を、負値である場合には“L”の信号(L信号)を、それぞれ出力する。
【0027】
PLL回路12は、内部に備えられた発振器からの出力の位相及び周波数を、ゼロクロス回路11から入力される電源位相の信号(基準信号)に一致させる回路であり、この発振器からの出力即ち交流電源1に位相同期する信号を、上限値正弦波発生回路13a及び下限値正弦波発生回路13bへ出力する。
【0028】
上限値正弦波発生回路13aは、PLL回路12からの入力信号に同期した、図1の交流電源1の無補償上限値VSaに相当する正弦波(上限値正弦波)32を生成し、高側減算回路15a及び高側ウィンドコンパレータ14aへ出力する。
【0029】
下限値正弦波発生回路13bは、PLL回路12からの入力信号に同期した、図1の交流電源1の無補償下限値VSbに相当する正弦波信号(下限値正弦波信号)33を生成し、低側減算回路15b及び低側ウィンドコンパレータ14bへ出力する。
【0030】
ウィンドコンパレータ14は、高側ウィンドコンパレータ14a、及び低側ウィンドコンパレータ14bより構成される。
【0031】
高側ウィンドコンパレータ14aは、電源電圧31の瞬時値と、上限値正弦波発生回路13aから入力される上限値正弦波32とを比較する。そして、その比較結果に応じた2値レベル信号を、論理回路18へ出力する。
具体的には、電源電圧31の瞬時値が上限値正弦波32より大きい場合にはH信号を、小さい場合にはL信号を、それぞれ出力する。
【0032】
低側ウィンドコンパレータ14bは、電源電圧31の瞬時値と、下限値正弦波発生回路13bから入力される下限値正弦波33とを比較する。そして、その比較結果に応じた2値レベル信号を、論理回路18へ出力する。
具体的には、電源電圧31の瞬時値が下限値正弦波33より大きい場合には、L信号を、小さい場合にはHの信号を、それぞれ出力する。
【0033】
高側減算回路15aは、電源電圧31の瞬時値と上限値正弦波32との差分電圧を算出し、この瞬時の差分電圧を、高側コンパレータ17aへ出力する。
低側減算回路15bは、電源電圧31の瞬時値と下限値正弦波33との差分電圧を算出し、この瞬時の差分電圧を、低側コンパレータ17bへ出力する。
【0034】
三角波発生回路16は、PWM制御のためのキャリア波である、高周波三角波(キャリア三角波)34を生成し、高側コンパレータ17a及び低側コンパレータ17bへ出力する。
【0035】
高側コンパレータ17aは、高側減算回路15aから入力される瞬時の差分電圧値と、三角波発生回路16から入力されるキャリア三角波34とを比較し、比較結果に応じた2値レベル信号を、論理回路18へ出力する。
具体的には、瞬時の差分電圧値がキャリア三角波より大きい場合にはL信号を、小さい場合にはH信号を、それぞれ出力する。即ち、パルス幅を、瞬時の差分電圧値に比例させた高周波パルス信号を生成・出力している。
【0036】
低側コンパレータ17bは、低側減算回路15bから入力される瞬時の差分電圧値と、三角波発生回路16から入力されるキャリア三角波34とを比較し、比較結果に応じた2値レベル信号を、論理回路18へ出力する。
具体的には、瞬時の差分電圧値がキャリア三角波34より大きい場合にはL信号を、小さい場合にはH信号を、それぞれ出力する。即ち、パルス幅を、瞬時の差分電圧値に比例させた高周波パルス信号を生成・出力している。
【0037】
論理回路18は、ウィンドコンパレータ14、高側コンパレータ17a、低側コンパレータ17b、及びゼロクロス回路11からの入力信号に基づき、インバータ4の4つのスイッチング素子(以下、単に「スイッチ」という)4a〜4dを駆動するインバータスイッチゲート信号35〜38を生成・出力する。
【0038】
具体的には、ウィンドコンパレータ14からの入力信号により、電源電圧31(VS)が、無補償範囲内であるのか、無補償上限値VSaを超えているのか、或いは無補償下限値VSbを下回っているのかを判定する。更に、ゼロクロス回路11からの入力信号により、電源電圧31の瞬時値の正/負を判定し、インバータ4による補償電圧の注入が、加算注入か、減算注入か、或いはゼロ注入かを判定する。
【0039】
そして、この判定結果と、高側コンパレータ17a、低側コンパレータ17bからの入力信号(キャリア三角波34を、電源電圧31と無補償上限値VSa及び下限値VSbとの差分電圧によってパルス幅変調した信号)とに基づき、インバータ4のスイッチ4a〜4dをON/OFFさせるためのインバータスイッチゲート信号35〜38を生成する。
【0040】
次に、インバータ制御装置5の動作を、図3を用いて説明する。
図3は、インバータ制御装置5の動作を説明するためのタイムチャートである。同図において、(a)は電源電圧31と上限値正弦波32と下限値正弦波33との関係を、(b)はキャリア三角波34を、(c)〜(f)はインバータスイッチゲート信号35〜38を、それぞれ、横軸を時間、縦軸を電圧として示している。
【0041】
図中(1)は、電源電圧31(VS)が無補償範囲内である場合を示している。尚、電源電圧31の瞬時値は正値である。
【0042】
この場合、インバータ制御装置5において、高側ウィンドコンパレータ14aは、電源電圧31の瞬時値が上限値正弦波32より小さいとする比較結果即ちL信号を、論理回路18へ出力する。
低側ウィンドコンパレータ14bは、電源電圧31の瞬時値が下限値正弦波33より大きいとする比較結果即ちL信号を、論理回路18へ出力する。
【0043】
高側減算回路15aは、電源電圧31の瞬時値と上限値正弦波32との差分電圧を算出し、高側コンパレータ17aへ出力する。
低側減算回路15bは、電源電圧31の瞬時値と下限値正弦波33との差分電圧を算出し、低側コンパレータ17bへ出力する。
また、ゼロクロス回路11は、電源電圧31の瞬時値が正値であるとする信号即ちH信号を、PLL回路12及び論理回路18へ出力する。
【0044】
高側コンパレータ17aは、高側減算回路15aから入力される瞬時の差分電圧と、三角波発生回路16から入力されるキャリア三角波34とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路18へ出力する。
低側コンパレータ17bは、低側減算回路15bから入力される瞬時の差分電圧と、三角波発生回路16から入力されるキャリア三角波34とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路18へ出力する。
【0045】
論理回路18は、ゼロクロス回路11から入力されるH信号より、電源電圧31の値は正値であると判断するとともに、高側ウィンドコンパレータ14a及び低側ウィンドコンパレータ14bから入力されるL信号より、電源電圧31は交流電源1の無補償範囲内であると判断する。
そして、スイッチ4a、4cをOFFに、スイッチ4b、4dをONとするインバータスイッチゲート信号35〜38を生成・出力する。
従って、インバータ4の出力電圧は“ゼロ”となり、電源電圧31に対する補償電圧の注入は、ゼロ注入となる。
【0046】
また、図中(2)は、電源電圧31(VS)が無補償下限値VSbを下回っている場合を示している。尚、電源電圧31の瞬時値は、負値である。
【0047】
この場合、インバータ制御装置5において、高側ウィンドコンパレータ14aは、電源電圧31の瞬時値が上限値正弦波32より大きいとする比較結果即ちH信号を、論理回路18へ出力する。
低側ウィンドコンパレータ14bは、電源電圧31と下限値正弦波33とを比較した結果、電源電圧31の瞬時値が下限値正弦波33より大きいとする比較結果即ちL信号を、論理回路18へ出力する。
【0048】
高側減算回路15aは、電源電圧31の瞬時値と上限値正弦波32との差分電圧を算出し、高側コンパレータ17aへ出力する。
低側減算回路15bは、電源電圧31の瞬時値と下限正弦波との差分電圧を算出し、低側コンパレータ17bへ出力する。
また、ゼロクロス回路11は、電源電圧31の瞬時値が負値であるとする信号即ちL信号を出力する。
【0049】
高側コンパレータ17aは、高側減算回路15aから入力される瞬時の差分電圧と、三角波発生回路16から入力されるキャリア三角波34とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路18へ出力する。
低側コンパレータ17bは、低側減算回路15bから入力される瞬時の差分電圧と、三角波発生回路16から入力されるキャリア三角波34とを比較し、上記瞬時の差分電圧に応じてそのパルス幅を変化させたパルス信号を、論理回路18へ出力する。
【0050】
論理回路18は、ゼロクロス回路11から入力されるL信号より、電源電圧31の瞬時値は負値であると判断するとともに、高側ウィンドコンパレータ14aより入力されるH信号及び低側ウィンドコンパレータ14bから入力されるL信号より、電源電圧31(VS)は、無補償下限値VSbを下回っていると判断する。即ち、補償電圧の注入は、加算注入であると判断する。
【0051】
そして、電源電圧31と極性を合わせるため、スイッチ4cをONに、スイッチ4dをOFFとするインバータスイッチゲート信号37、38とともに、低側コンパレータ17bから入力されるパルス信号に応じて、スイッチ4a、4bのON/OFFを制御するインバータスイッチゲート信号35、36を、生成・出力する。
【0052】
従って、インバータ4は、電源電圧31(VS)と下限値正弦波33即ち無補償下限値VSbとの差分電圧42に相当する補償電圧を出力し、この補償電圧42は、注入トランス6を介して加算注入される。
【0053】
また、図中(3)は、電源電圧31(VS)が無補償下限値VSbを下回っている場合を示している。尚、電源電圧31の瞬時値は、正値である。
この場合、インバータ制御装置5における各部の動作は、上記(2)とほぼ同様である。
【0054】
但し、電源電圧31の瞬時値が正値であるため、高側ウィンドコンパレータ14aは、電源電圧31の瞬時値が上限値正弦波32よりも小さいとする比較結果即ちL信号を、また、低側ウィンドコンパレータ14bは、電源電圧31の瞬時値が下限値正弦波33よりも小さいとする比較結果即ちH信号を、それぞれ、論理回路18へ出力する。
また、ゼロクロス回路11は、電源電圧31の瞬時値が正値であるとする信号即ちH信号を出力する。
【0055】
そして、論理回路18は、ゼロクロス回路11から入力されるH信号より、電源電圧31の瞬時値は正値であると判断するとともに、高側ウィンドコンパレータ14aから入力されるL信号及び低側コンパレータ17bから入力されるH信号より、電源電圧31(VS)は、無補償下限値VSbを下回っていると判断する。即ち、補償電圧の注入は、加算注入であると判断する。
【0056】
そして、電源電圧31との極性を合わせるため、スイッチ4cをOFFに、スイッチ4dをONとするインバータスイッチゲート信号37、38とともに、低側コンパレータ17bから入力されるパルス信号に応じて、スイッチ4a、4bのON/OFFを制御するインバータスイッチゲート信号35、36を、生成・出力する。
【0057】
従って、インバータ4は、電源電圧31(VS)と下限値正弦波33即ち無補償下限値VSbとの差分電圧に相当する補償電圧43を出力し、この補償電圧43は、注入トランス6を介して電源電圧31に加算注入される。
【0058】
また、図中(4)、(5)は、電源電圧31(VS)が無補償上限値VSaを超えている場合を示している。尚、(4)は、電源電圧31の瞬時値が負の場合を、(5)は、正の場合を、それぞれ示している。
これらの場合についても、インバータ制御装置5における各部は、上記(1)〜(3)とほぼ同様の動作をする。
【0059】
即ち、電源電圧31の瞬時値が負値である(4)の場合、高側ウィンドコンパレータ14aは、電源電圧31の瞬時値が上限値正弦波32よりも小さいとする比較結果即ちL信号を、また、低側ウィンドコンパレータ14bは、電源電圧31の瞬時値が下限値正弦波33よりも小さいとする比較結果即ちH信号を、それぞれ、論理回路18へ出力する。
また、ゼロクロス回路11は、電源電圧31の瞬時値が負値であるとする信号即ちL信号を出力する。
【0060】
そして、論理回路18は、ゼロクロス回路11から入力されるL信号より、電源電圧31の瞬時値は負値であると判断するとともに、高側ウィンドコンパレータ14aより入力されるL信号及び低側ウィンドコンパレータ14bより入力されるH信号より、電源電圧31(VS)は、無補償上限値VSaを超えていると判断する。即ち、補償電圧の注入は、減算注入であると判断する。
【0061】
そして、電源電圧31と極性を逆とするため、スイッチ4aをONに、スイッチ4bをOFFとするインバータスイッチゲート信号35、36とともに、高側コンパレータ17aからのパルス信号に応じて、スイッチ4c、4dのON/OFFを制御するインバータスイッチゲート信号37、38を、生成・出力する。
【0062】
従って、インバータ4は、電源電圧31(VS)と上限値正弦波32即ち無補償上限値VSaとの差分電圧に相当する補償電圧44を出力し、この補償電圧44は、注入トランス6を介して電源電圧31に減算注入される。
【0063】
また、電源電圧31の瞬時値が正値である(5)の場合、高側ウィンドコンパレータ14aは、電源電圧31の瞬時値が上限値正弦波32よりも大きいとする比較結果即ちH信号を、また、低側ウィンドコンパレータ14bは、電源電圧31の瞬時値が下限値正弦波33よりも大きいとする比較結果即ちL信号を、それぞれ、論理回路18へ出力する。
また、ゼロクロス回路11は、電源電圧31の瞬時値が正値であるとする信号即ちH信号を出力する。
【0064】
そして、論理回路18は、ゼロクロス回路11から入力されるH信号より、電源電圧31の瞬時値は正値であると判断するとともに、高側ウィンドコンパレータ14aより入力されるH信号及び低側ウィンドコンパレータ14bより入力されるL信号より、電源電圧31(VS)は、無補償上限値VSaを超えていると判断する。即ち、補償電圧の注入は、減算注入であると判断する。
【0065】
そして、電源電圧31と極性を逆とするため、スイッチ4aをOFFに、スイッチ4bをONとするインバータスイッチゲート信号35、36とともに、高側コンパレータ17aからのパルス信号に応じて、スイッチ4c、4dのON/OFFを制御するインバータスイッチゲート信号36、37を、生成・出力する。
【0066】
従って、インバータ4は、電源電圧31(VS)と上限値正弦波32即ち無補償上限値VSaとの差分電圧に相当する補償電圧45を出力し、この補償電圧45は、注入トランス6を介して電源電圧31に減算注入される。
【0067】
また、(6)は、無補償範囲内であった電源電圧31(VS)が低下し、無補償下限値VSbを下回った場合を示している。尚、電源電圧31の瞬時値は負値である。
【0068】
この場合、電源電圧31(VS)が無補償下限値VSbを下回った時点、即ち電源電圧31の瞬時値が下限値正弦波33より大きくなった時点で、低側ウィンドコンパレータ14bの出力は、H信号からL信号へ変化する。
【0069】
そして、論理回路18は、この低側ウィンドコンパレータ14bの出力信号が変化した時点で、電源電圧31が、無補償下限値VSbを下回ったと判断し、上記(2)と同様に、スイッチ4cをONに、スイッチ4dをOFFとするインバータスイッチゲート信号37、38とともに、低側コンパレータ17bから入力されるパルス信号に応じて、スイッチ4a、4bのON/OFFを制御するインバータスイッチゲート信号35、36を、生成・出力する。
【0070】
従って、インバータ4は、電源電圧31(VS)と下限値正弦波33即ち無補償下限値VSbとの差分電圧に相当する補償電圧46を出力し、この補償電圧46は、注入トランス6を介して電源電圧31に加算注入される。
【0071】
また、(7)は、無補償範囲内であった電源電圧31(VS)が上昇し、無補償上限値VSaを超えた場合を示している。尚、電源電圧31の瞬時値は正値である。
【0072】
この場合、電源電圧31(VS)が無補償上限値VSaを超えた時点、即ち電源電圧31の瞬時値が上限値正弦波32より大きくなった時点で、高側ウィンドコンパレータ14aの出力は、L信号からH信号へ変化する。
【0073】
そして、論理回路18は、この高側ウィンドコンパレータ14aの出力信号が変化した時点で、電源電圧31(VS)が、無補償上限値VSaを超えたと判断し、上記(5)と同様に、スイッチ34aをOFFに、スイッチ4bをONとするインバータスイッチゲート信号35、36とともに、高側コンパレータ17aから入力されるパルス信号に応じて、スイッチ4c、4dのON/OFFを制御するインバータスイッチゲート信37、38を、生成・出力する。
【0074】
従って、インバータ4は、電源電圧31(VS)と上限値正弦波32即ち無補償上限値VSaとの差分電圧に相当する補償電圧47を出力し、この補償電圧47は、注入トランス6を介して電源電圧31に加算注入される。
【0075】
以上のように構成することで、電源電圧が、負荷7の正常動作が保証されている許容電圧範囲内である場合には、補償電圧の注入(負荷電圧の安定化)を行わず、許容電圧範囲外となった場合にのみ、補償電圧の注入を行うことができる。従って、特に負荷電圧補償を必要としていない許容電圧範囲において、電圧補償を行わない場合と比較して装置の高効率化を実現し、交流電源1から負荷7への供給電力損失を小さくすることができる。
【0076】
更に、電源電圧31の瞬時値と、上限値正弦波32及び下限値正弦波33とを比較しているため、電源電圧31が変動して無補償範囲外となった場合には、即時にインバータ4に補償電圧を発生させ、この電源電圧32の変動を補償し、確実に負荷電圧の安定化を図ることができる。
【0077】
【発明の効果】
本発明によれば、負荷の許容電圧範囲を考慮した電圧補償を実現できる。
【図面の簡単な説明】
【図1】電源電圧と負荷電圧との関係を示す図である。
【図2】インバータ制御装置の内部構成を示す図である。
【図3】インバータ制御装置の動作を示すタイムチャートである。
【図4】従来の直列補償型AVRの内部構成を示す図である。
【符号の説明】
1 交流電源
10、100 交流安定化電源装置(AVR)
2 整流装置
3 電力貯蔵装置
4 インバータ
4a〜4d スイッチング素子(スイッチ)
5、50 インバータ制御装置
11 ゼロクロス回路
12 PLL回路
13a 上限値正弦波発生回路
13b 下限値正弦波発生回路
14 ウィンドコンパレータ
14a 高側ウィンドコンパレータ
14b 低側ウィンドコンパレータ
15a 高側減算回路
15b 低側減算回路
16 三角波発生回路
17a 高側コンパレータ
17b 低側コンパレータ
18 論理回路
6 注入トランス
7 負荷
31 交流電源の供給電圧(電源電圧)
32 上限値正弦波
33 下限値正弦波
34 キャリア三角波
35〜38 インバータスイッチゲート信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an AC stabilized power supply apparatus that constantly supplies a constant voltage AC power supply to a load.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an AC stabilized power supply device (hereinafter referred to as “AVR: Automatic Voltage Regulator”) that compensates for voltage fluctuations of an AC power supply and constantly supplies a constant voltage AC power to a load is known. As this AVR, for example, there is a series compensation type AVR 100 using an inverter shown in FIG.
[0003]
FIG. 4 is a block diagram showing a configuration of a conventional AVR 100. As shown in FIG. According to the figure, the AVR 100 includes a
[0004]
The
Further, the
[0005]
The
In addition, the
[0006]
The
The
[0007]
The inverter control device 50 controls the output voltage of the
That is, the inverter control circuit 50 detects a differential voltage between the power supply voltage and the AC voltage to be supplied to the load, and generates a voltage command signal corresponding to the differential voltage. Then, a high-frequency triangular wave that is a carrier wave is pulse width modulated with the generated voltage command signal, and a PWM control signal for turning on / off the switching element of the
[0008]
The
[0009]
Therefore, when the power supply voltage fluctuates, the AVR 100 configured as described above causes the
[0010]
[Problems to be solved by the invention]
However, depending on the
[0011]
On the other hand, in the series compensation type AVR 100 as shown in FIG. 4, the
Therefore, voltage compensation is performed within the allowable voltage range, although it is not particularly required. If voltage compensation is not performed in the allowable voltage range, overall efficiency of the entire AVR can be improved and power loss can be reduced.
[0012]
An object of the present invention is to realize voltage compensation in consideration of an allowable voltage range of a load in an AC stabilized power supply (AVR).
[0013]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
The inverter control means includes
A zero-cross circuit (for example, the zero-cross circuit 11 in FIG. 2) that generates a power-phase signal in which the supply voltage of the AC power supply changes in binary level at the zero-cross phase;
A high-side window comparator (for example, the high-
A low-side window comparator (for example, the low-
A high-side comparator (for example, the high-
A low-side comparator (for example, the low-
A logic circuit that controls the inverter based on input signals from the zero-cross circuit, the high-side window comparator, the low-side window comparator, the high-side comparator, and the low-side comparator (for example, the
The logic circuit is:
It is determined whether the supply voltage of the power supply voltage is within an uncompensated range indicating the voltage fluctuation range of the voltage fluctuation amount, and when the supply voltage of the power supply voltage exceeds the uncompensated upper limit value When the supply of the compensation voltage is subtracted and the supply voltage of the power supply voltage is lower than the uncompensated lower limit, the injection of the compensation voltage is added and the supply voltage of the supply voltage is If it is within the range, the compensation voltage of the inverter is zero-injected.
[0014]
According to the first aspect of the present invention, when the voltage fluctuation amount of the AC power source is within a predetermined voltage fluctuation range in which normal operation of the load is guaranteed, injection of compensation voltage (stabilization of the load voltage) is performed. The compensation voltage can be injected only when it is outside the predetermined voltage fluctuation range.
Therefore, especially in the voltage fluctuation range that does not require load voltage compensation.,High efficiency of the device can be realized, and power supply loss from the AC power source to the load can be reduced.
Furthermore, since voltage compensation is performed for the amount of change in the instantaneous value of the AC power supply voltage, when the voltage fluctuation amount falls outside the predetermined voltage fluctuation range, the inverter is immediately supplied with a compensation voltage. The amount of fluctuation can be compensated for and the load voltage can be stabilized.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments suitable for the invention will be described in detail with reference to the drawings. In the following description, the same elements as those described in the above prior art are denoted by the same reference numerals, and detailed description thereof is omitted.
[0016]
The configuration of the AVR 10 according to the present embodiment is substantially the same as that of the conventional AVR 100, and only the
[0017]
The
[0018]
FIG. 1 is a diagram showing the relationship between the power supply voltage and the load voltage, and the horizontal axis represents the power supply voltage V.S, The vertical axis is the load voltage VLRespectively.
[0019]
In the figure, the rated voltage V of the
[0020]
Allowable voltage upper limit V of
[0021]
In addition, AC power supply uncompensated upper limit VSaAnd uncompensated lower limit VSbIs the allowable voltage upper limit V of the
[0022]
And the
Specifically, the power supply voltage VSIs within the uncompensated range, the
[0023]
Also, the power supply voltage is outside the uncompensated range, especially the uncompensated upper limit VSaIn the case of exceeding, the
Therefore, the compensation voltage corresponding to the difference voltage of the excess is subtracted and injected through the
[0024]
Also, the power supply voltage is outside the uncompensated range, especially the uncompensated lower limit VSbThe
Therefore, a compensation voltage corresponding to the above-described insufficient differential voltage is added and injected via the
[0025]
Next, the internal configuration of the
FIG. 2 is a block diagram showing an internal configuration of the
[0026]
The zero-cross circuit 11 generates a signal whose output level changes when the input power-
Specifically, when the instantaneous value of the
[0027]
The
[0028]
The upper limit value sine
[0029]
The lower limit value sine
[0030]
The
[0031]
The high-
Specifically, the H signal is output when the instantaneous value of the
[0032]
The low-
Specifically, the L signal is output when the instantaneous value of the
[0033]
The high
The low-
[0034]
The triangular
[0035]
The high-
Specifically, the L signal is output when the instantaneous differential voltage value is larger than the carrier triangular wave, and the H signal is output when it is smaller. That is, it generates and outputs a high-frequency pulse signal in which the pulse width is proportional to the instantaneous differential voltage value.
[0036]
The low-
Specifically, the L signal is output when the instantaneous differential voltage value is larger than the carrier triangular wave 34, and the H signal is output when it is smaller. That is, it generates and outputs a high-frequency pulse signal in which the pulse width is proportional to the instantaneous differential voltage value.
[0037]
The
[0038]
More specifically, the power supply voltage 31 (VS) Is within the uncompensated range, or the uncompensated upper limit VSaOr the uncompensated lower limit VSbIt is judged whether it is below. Further, the positive / negative of the instantaneous value of the
[0039]
Then, the determination result and input signals from the high-
[0040]
Next, operation | movement of the
FIG. 3 is a time chart for explaining the operation of the
[0041]
In the figure, (1) indicates the power supply voltage 31 (VS) Is within the uncompensated range. The instantaneous value of the
[0042]
In this case, in the
The low-
[0043]
The high
The low-
The zero-cross circuit 11 outputs a signal indicating that the instantaneous value of the
[0044]
The high-
The low-
[0045]
The
Then, inverter switch gate signals 35 to 38 are generated and output with the
Accordingly, the output voltage of the
[0046]
In the figure, (2) indicates the power supply voltage 31 (VS) Is the uncompensated lower limit VSbThe case where it is less than is shown. Note that the instantaneous value of the
[0047]
In this case, in the
As a result of comparing the
[0048]
The high
The low
The zero cross circuit 11 outputs a signal indicating that the instantaneous value of the
[0049]
The high-
The low-
[0050]
The
[0051]
Then, in order to match the polarity with the
[0052]
Therefore, the
[0053]
In the figure, (3) indicates the power supply voltage 31 (VS) Is the uncompensated lower limit VSbThe case where it is less than is shown. The instantaneous value of the
In this case, the operation of each part in the
[0054]
However, since the instantaneous value of the
The zero cross circuit 11 outputs a signal indicating that the instantaneous value of the
[0055]
Then, the
[0056]
Then, in order to match the polarity with the
[0057]
Therefore, the
[0058]
In the figure, (4) and (5) indicate the power supply voltage 31 (VS) Is the uncompensated upper limit VSaIt shows the case that exceeds. (4) shows the case where the instantaneous value of the
Also in these cases, each part in the
[0059]
That is, when the instantaneous value of the
The zero cross circuit 11 outputs a signal indicating that the instantaneous value of the
[0060]
Then, the
[0061]
Then, in order to reverse the polarity with the
[0062]
Therefore, the
[0063]
When the instantaneous value of the
The zero cross circuit 11 outputs a signal indicating that the instantaneous value of the
[0064]
Then, the
[0065]
Then, in order to reverse the polarity of the
[0066]
Therefore, the
[0067]
In addition, (6) shows the power supply voltage 31 (VS) Decreases and the non-compensation lower limit VSbIt shows the case where it falls below. The instantaneous value of the
[0068]
In this case, the power supply voltage 31 (VS) Is the uncompensated lower limit VSbThe output of the low-
[0069]
When the output signal of the low-
[0070]
Therefore, the
[0071]
(7) shows the power supply voltage 31 (VS) Rises and the uncompensated upper limit VSaIt shows the case that exceeds. The instantaneous value of the
[0072]
In this case, the power supply voltage 31 (VS) Is the uncompensated upper limit VSaAt the time when the
[0073]
Then, when the output signal of the high
[0074]
Therefore, the
[0075]
With the above configuration, when the power supply voltage is within the allowable voltage range in which the normal operation of the
[0076]
Further, since the instantaneous value of the
[0077]
【The invention's effect】
According to the present invention, voltage compensation in consideration of the allowable voltage range of the load can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a relationship between a power supply voltage and a load voltage.
FIG. 2 is a diagram showing an internal configuration of an inverter control device.
FIG. 3 is a time chart showing the operation of the inverter control device.
FIG. 4 is a diagram showing an internal configuration of a conventional series compensation type AVR.
[Explanation of symbols]
1 AC power supply
10, 100 AC stabilized power supply (AVR)
2 Rectifier
3 Power storage device
4 Inverter
4a to 4d Switching element (switch)
5, 50 Inverter control device
11 Zero cross circuit
12 PLL circuit
13a Upper limit value sine wave generation circuit
13b Lower limit sine wave generation circuit
14 Window comparator
14a High side window comparator
14b Low side window comparator
15a High side subtraction circuit
15b Low side subtraction circuit
16 Triangular wave generator
17a High side comparator
17b Low side comparator
18 logic circuits
6 Injection transformer
7 Load
31 Supply voltage of AC power supply (power supply voltage)
32 Upper limit sine wave
33 Lower limit sine wave
34 Carrier triangle wave
35-38 Inverter switch gate signal
Claims (1)
前記インバータ制御手段は、
前記交流電源の供給電圧がゼロクロス位相で2値レベル変化する電源位相の信号を生成するゼロクロス回路と、
前記電圧変動量の上限である無補償上限値に相当する上限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する高側ウィンドコンパレータと、
前記電圧変動量の下限である無補償下限値に相当する下限値正弦波と前記交流電源の供給電圧の瞬時値とを比較する低側ウィンドコンパレータと、
前記上限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する高側コンパレータと、
前記下限値正弦波と前記交流電源の供給電圧の瞬時値との差分電圧値と、キャリア三角波とを比較する低側コンパレータと、
前記ゼロクロス回路、前記高側ウィンドコンパレータ、前記低側ウィンドコンパレータ、前記高側コンパレータ、及び前記低側コンパレータからの入力信号に基づき、前記インバータを制御する論理回路と、を備え、
前記論理回路は、
前記電源電圧の供給電圧が、前記電圧変動量の電圧変動範囲内を示す無補償範囲内であるのか否かを判定し、前記電源電圧の供給電圧が前記無補償上限値を超えている場合は、前記補償電圧の注入を減算注入し、前記電源電圧の供給電圧が前記無補償下限値を下回っている場合は、前記補償電圧の注入を加算注入し、前記電源電圧の供給電圧が前記無補償範囲内である場合は、前記インバータの前記補償電圧をゼロ注入することを特徴とする交流安定化電源装置。 Rectifying means for rectifying AC power supplied from an AC power supply, power storage means for storing DC power supplied from the rectifying means, and converting DC power discharged from the power storage means into AC power for output An inverter for controlling the inverter to output a compensation voltage corresponding to the voltage fluctuation amount of the AC power supply, and adding the supply voltage of the AC power supply and the compensation voltage in series to the load In an AC stabilized power supply device comprising an injection transformer to supply,
The inverter control means includes
A zero cross circuit that generates a power phase signal in which the supply voltage of the AC power source changes in binary level at the zero cross phase;
A high-side window comparator that compares an upper limit sine wave corresponding to an uncompensated upper limit that is an upper limit of the voltage fluctuation amount and an instantaneous value of a supply voltage of the AC power supply;
A low-side window comparator that compares a lower limit sine wave corresponding to an uncompensated lower limit that is a lower limit of the voltage fluctuation amount and an instantaneous value of the supply voltage of the AC power supply;
A differential voltage value between the upper limit sine wave and the instantaneous value of the supply voltage of the AC power supply, and a high-side comparator that compares a carrier triangular wave;
A differential voltage value between the lower limit sine wave and the instantaneous value of the supply voltage of the AC power supply, and a low-side comparator that compares a carrier triangular wave;
A logic circuit that controls the inverter based on input signals from the zero-cross circuit, the high-side window comparator, the low-side window comparator, the high-side comparator, and the low-side comparator;
The logic circuit is:
It is determined whether the supply voltage of the power supply voltage is within an uncompensated range indicating the voltage fluctuation range of the voltage fluctuation amount, and when the supply voltage of the power supply voltage exceeds the uncompensated upper limit value When the supply of the compensation voltage is subtracted and the supply voltage of the power supply voltage is lower than the uncompensated lower limit, the injection of the compensation voltage is added and the supply voltage of the supply voltage is If it is within the range, the compensation voltage of the inverter is zero-injected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063878A JP3989751B2 (en) | 2002-03-08 | 2002-03-08 | AC stabilized power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063878A JP3989751B2 (en) | 2002-03-08 | 2002-03-08 | AC stabilized power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264982A JP2003264982A (en) | 2003-09-19 |
| JP3989751B2 true JP3989751B2 (en) | 2007-10-10 |
Family
ID=29196938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063878A Expired - Fee Related JP3989751B2 (en) | 2002-03-08 | 2002-03-08 | AC stabilized power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3989751B2 (en) |
-
2002
- 2002-03-08 JP JP2002063878A patent/JP3989751B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264982A (en) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7710747B2 (en) | Voltage-source inverter apparatus utilizing ripple voltage | |
| US7679938B2 (en) | System and method for providing control for switch-mode power supply | |
| US8879285B2 (en) | Power converter for outputting power to a system | |
| US7049711B2 (en) | Uninterruptible power system | |
| US5410466A (en) | High power-factor inverter device having reduced output ripple | |
| US7532491B2 (en) | Apparatus and method for supplying DC power source | |
| US6094363A (en) | Uninterruptible power supply with AC sine wave output and energy recycle function | |
| KR102690643B1 (en) | power conversion device | |
| US11953971B2 (en) | Method for extending hold-up time | |
| US20230074022A1 (en) | Power converter topologies with power factor correction circuits controlled using adjustable deadtime | |
| JP5171567B2 (en) | Uninterruptible power system | |
| JP2015162951A (en) | Bidirectional converter | |
| CN100426644C (en) | Power converter | |
| US20230076369A1 (en) | Unidirectional power converters with power factor correction circuits controlled using adjustable deadtime | |
| US12143003B2 (en) | Method for extending the hold-up time | |
| US7957164B2 (en) | Power device for supplying AC voltage to a load having a discharge part | |
| US20230071003A1 (en) | Power factor correction circuits controlled using adjustable deadtime | |
| JP3989751B2 (en) | AC stabilized power supply | |
| US6215255B1 (en) | Electric ballast system | |
| JP2021078249A (en) | Power conversion device, and power conversion controller | |
| JP2002125317A (en) | System stabilization apparatus | |
| JP5333867B2 (en) | Instantaneous voltage drop protection device | |
| JPH05189069A (en) | Reactive power control type automatic voltage control circuit | |
| WO2023274555A1 (en) | Apparatus and method for limiting inrush current and extending hold-up time in an ac-dc power convertion apparatus | |
| JP7830772B1 (en) | uninterruptible power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |