JP3991999B2 - 中央処理ユニット及びプロセッサ制御方法 - Google Patents

Description

本発明は、プロセッサを介さない所定処理の実行中に、プロセッサの動作状態を制御する中央処理ユニット及びプロセッサ制御方法に関する。

従来、例えば、ＤＭＡ(Direct Memory Access)処理の実行中に、プロセッサへのクロック信号の供給を停止し、プロセッサによる消費電力を小さくするコンピュータシステムがある（例えば、特許文献１参照。）。このようなコンピュータシステムにあっては、例えば、プロセッサの処理効率が向上するように、ＤＭＡ処理の実行中に、プロセッサからＤＭＡコントローラの動作状態の問い合わせがあったときにだけ、プロセッサへのクロック信号の供給を停止し、プロセッサによる命令の実行を中断することも考えられる。

また、例えば、プロセッサに実行させる処理の命令コードのアドレスを記憶するプログラムカウンタと、割り込み処理の開始要求が発生したときに、プログラムカウンタに記憶されていたアドレスを退避させる割り込み処理用プログラムカウンタとを備えたプロセッサもある。このようなプロセッサにあっては、一般に、割り込み処理が終了すると、割り込み処理用プログラムカウンタに退避させていたアドレスをプログラムカウンタに記憶させ（戻し）、その戻されたアドレスの命令コードから順番に実行するようになっている。

ところで、上記従来の技術を組み合わせたものにあっては、例えば、ＤＭＡ処理の実行中に、ＲＡＭへのアクセス要求を生じ、プロセッサがＤＭＡ処理の実行状態を問い合わせると、プロセッサへのクロック信号の供給が停止され、プロセッサによる命令の実行が中断される。また、クロック信号の供給が停止されているときに、割り込み処理が開始されると、プログラムカウンタに格納されていたアドレス（ＲＡＭへのアクセス要求に続く命令コードのアドレス）が割り込み処理用プログラムカウンタに退避され、割り込み処理が実行される。そのため、割り込み処理が終了し、割り込み処理用プログラムカウンタに退避されていたアドレスがプログラムカウンタに戻されると、ＤＭＡ処理の実行中であるにも関わらず、ＲＡＭへのアクセス要求に続く命令コードが実行されてしまう恐れがあった。

また、ＤＭＡ処理の終了に伴い、アクセス要求に続く命令コードが実行されてしまうことが防止されるように、クロック信号の供給が停止されているときに割り込み処理が開始されることを禁止すると、割り込み処理の開始要求が発生してから割り込み処理が開始されるまでの間の時間、つまり、割り込み応答時間が大きくなってしまう恐れがあった。
本発明は、上記従来の技術の未解決の課題を解決することを目的とするものであって、割り込み処理の終了に伴い、中断されていた命令に続く命令コードが実行されてしまうことを防止することができる中央処理ユニット及びプロセッサ制御方法を提供することを課題とする。

上記課題を解決するために、本発明の中央処理ユニットは、プロセッサを介さずに所定処理を実行可能な機能部と、前記所定処理の実行中に、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサに動作を停止させる動作停止部と、前記所定処理が終了すると前記プロセッサに動作を再開させる動作再開部と、前記動作停止部によって前記プロセッサの動作が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサに前記割り込み処理を実行させる割り込み処理実行部と、前記割り込み処理が終了すると、前記プロセッサに前記所定処理の実行状態の問い合わせを行わせる問い合わせ部とを備えたことを特徴とする。

また、前記プロセッサに実行させる命令コードのアドレスを記憶するプログラムカウンタと、前記プロセッサに前記割り込み処理を実行させるときに、前記プログラムカウンタに記憶されているアドレスから１命令分のアドレス値を減じたアドレスを記憶する割り込み処理用プログラムカウンタとを備え、前記問い合わせ部は、前記割り込み処理が終了すると、前記割り込み処理用プログラムカウンタに記憶されているアドレスを前記プログラムカウンタに記憶させるようにしてもよい。

さらに、前記動作停止部は、前記所定処理の実行中に、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサへのクロック信号の供給を停止させ、前記動作再開部は、前記所定処理が終了すると前記プロセッサへのクロック信号の供給を再開させ、前記割り込み処理実行部は、前記動作停止部によって前記プロセッサへのクロック信号の供給が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサへのクロック信号の供給を再開して当該プロセッサに前記割り込み処理を実行させるようにしてもよい。
また、前記機能部は、プロセッサを介さずにメモリアクセス可能なＤＭＡコントローラであってもよい。
一方、本発明のプロセッサ制御方法は、プロセッサを介さずに所定処理を実行可能な機能部が当該所定処理を実行しているときに、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサの動作を停止可能な動作停止部が前記プロセッサに動作を停止させ、前記所定処理が終了すると、前記プロセッサの動作を再開可能な動作再開部が前記プロセッサに動作を再開させるプロセッサ制御方法であって、前記所定処理の実行状態の問い合わせによって前記プロセッサの動作が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサによる割り込み制御を実行可能な割り込み処理実行部が前記プロセッサに前記割り込み処理を実行させ、前記割り込み処理が終了すると、前記プロセッサによる前記所定処理の実行状態の問い合わせを実行可能な問い合わせ部が前記プロセッサに前記所定処理の実行状態の問い合わせを行わせることを特徴とする。
このような構成によれば、プロセッサの動作が停止されているときに、割り込み処理の開始要求が発生すると、プロセッサの動作が一時的に再開され、割り込み処理が実行される。そして、その割り込み処理が終了すると、所定処理の実行状態の問い合わせが行われ、プロセッサの動作が再び停止される。そのため、所定処理が実行されているにも関わらず、割り込み処理の終了に伴い、中断されていた命令に続く命令コードが実行されてしまうことを防止することができる。

以下、本発明の中央処理ユニットの実施形態を図面に基づいて説明する。
図１は、本発明の中央処理ユニットの実施形態の概略構成を示すブロック図である。この図１に示すように、中央処理ユニット１は、プログラムカウンタ(PC:program counter)３及び割り込み処理用プログラムカウンタ(EPC:Exception program counter)４を備えたプロセッサ２、ＲＡＭ(Random Access Memory)５、状態通知レジスタ７を備えたＤＭＡコントローラ６、及びクロック制御部８を含んで構成され、クロック制御部８を除く各部は、データ制御部９で互いにデータ授受可能に接続されている。

これらのうち、プロセッサ２は、プロセッサ２で実行する処理の命令コードのアドレスを記憶するプログラムカウンタ３と、プロセッサ２へのクロック信号の供給が停止され且つ割り込み処理の開始要求信号が発生したときに、プログラムカウンタ３に記憶されていたアドレスから１命令分のアドレス値（例えば、プロセッサ２が３２ビット処理を行うものである場合には「４」）を減じたアドレスを退避させる割り込み処理用プログラムカウンタ４とを備えている。また、プロセッサ２は、プログラムカウンタ３に記憶されているアドレスに対応する命令コードをＲＡＭ５から読み出し、その読み出された命令コードに従って、各種処理を実行する。また、プロセッサ２は、割り込み処理が終了したときに、割り込み処理用プログラムカウンタ４に退避させておいたアドレスをプログラムカウンタ３に記憶させる。

また、プロセッサ２は、ＲＡＭ５へのアクセス要求が発生すると、ＤＭＡ処理の実行状態を示すフラグをＤＭＡコントローラ６内の状態通知レジスタ７から読み出すための信号（以下、「レジスタ読出信号」とも呼ぶ。）をＤＭＡコントローラ６に出力する。そして、プロセッサ２は、ＤＭＡコントローラ６からＤＭＡ処理を実行中でないことを示すフラグ（以下、「非実行中フラグ」とも呼ぶ。）が読み出されると、ＲＡＭ５へのアクセスを開始する。

また、ＲＡＭ５は、図示しない記憶装置から読み出した命令コードやデータを展開するためのワークエリアを形成すると共に、プロセッサ２によって実行された各種処理に係るデータやＤＭＡ処理によって転送されるデータを記憶するためのメモリ領域を形成する。なお、プロセッサ２によるＲＡＭ５へのアクセス要求とＤＭＡ処理によるＲＡＭ５へのアクセス要求との調停は、図示しないメモリインターフェースによって行われる。

さらに、ＤＭＡコントローラ６は、ＤＭＡ処理の開始要求信号を取得すると、ＤＭＡ処理を開始させる。また、ＤＭＡコントローラ６は、プロセッサ２からレジスタ読出信号が出力されると、プロセッサ２がアクセスしようとしているＲＡＭ５のアドレスに対してＤＭＡ処理を実行中であるか否かを判定し、ＤＭＡ処理を実行中でない場合には状態通知レジスタ７に格納されている非実行中フラグをプロセッサ２に読み出させ、実行中である場合にはＷＡＩＴ信号をプロセッサ２とクロック制御部８とに出力する。さらに、ＤＭＡコントローラ６は、ＷＡＩＴ信号の出力中に、割り込み処理の開始要求の信号が出力されると、ＷＡＩＴ信号の出力を一旦停止する。

さらに、クロック制御部８は、ＤＭＡコントローラ６からＷＡＩＴ信号が出力されているか否かを判定し、ＷＡＩＴ信号が出力されていない場合にはプロセッサ２にクロック信号を供給し、ＷＡＩＴ信号が出力されている場合にはクロック信号の供給を停止する。
次に、本実施形態の中央処理ユニット１の動作を詳細に説明する。
まず、図２（ｃ）の時刻ｔ１に示すように、プロセッサ２によって処理Ａが実行されているときに、ＤＭＡ処理の開始要求信号が生じたとする。すると、図２（ａ）、（ｃ）の時刻ｔ１〜ｔ２に示すように、プロセッサ２によって、処理Ａの実行が継続されつつ、ＤＭＡコントローラ６によって、ＤＭＡ処理が開始される。そして、プロセッサ２によって、処理対象となるデータや命令コードがＲＡＭ５の所定アドレスから読み出されたり、ＤＭＡ処理によって、所定のデータがＲＡＭ５の所定アドレスに転送されたりする。

また、プロセッサ２によって処理Ａが実行されるうちに（時刻ｔ２）、ＤＭＡ処理を実行中のＲＡＭ５のアドレスに対してプロセッサ２の処理Ａによってアクセス要求が発生し、プロセッサ２がレジスタ読出信号をＤＭＡコントローラ６に出力したとする。つまり、ＤＭＡ処理が終了するまで、プロセッサ２が処理対象となるデータをＲＡＭ５から読み出すことができない状態になったとする。すると、ＤＭＡコントローラ６によって、プロセッサ２とクロック制御部８とにＷＡＩＴ信号が出力され、クロック制御部８によって、プロセッサ２へのクロック信号の供給が停止される。そして、図２（ａ）（ｂ）の時刻ｔ２〜ｔ３に示すように、プロセッサ２が停止状態とされ、ＤＭＡ処理だけが継続される。

さらに、図２（ｂ）の時刻ｔ３に示すように、プロセッサ２が停止状態とされているときに、割り込み処理の開始要求信号が発生したとする。すると、ＤＭＡコントローラ６によって、ＷＡＩＴ信号の出力が一旦停止され、クロック制御部８によって、プロセッサ２へのクロック信号の供給が一時的に再開され、図２（ｂ）の時刻ｔ３に示すように、プロセッサ２が動作状態とされる。そして、プロセッサ２によって、プログラムカウンタ３に記憶されていたアドレスから１命令分のアドレス値を減じたアドレス、つまり、ＲＡＭ５へのアクセス要求を発生させた命令のアドレスが割り込み処理用プログラムカウンタ４に退避された後、図２（ｄ）の時刻ｔ３に示すように、割り込み処理が開始される。

また、割り込み処理が実行されるうちに、割り込み処理が終了したとする（時刻ｔ４）。すると、プロセッサ２によって、割り込み処理用プログラムカウンタ４に退避させておいたアドレスがプログラムカウンタ３に記憶される（戻される）。また、プロセッサ２によって、プログラムカウンタ３に記憶された（戻された）アドレスに対応する命令コードがＲＡＭ５から読み出され、その読み出された命令コードに従って、図２（ｃ）の時刻ｔ４に示すように、ＲＡＭ５へのアクセス要求を発生させた命令が再び実行される。そして、プロセッサ２によって、レジスタ読出信号がＤＭＡコントローラ６に出力され、ＤＭＡコントローラ６によって、プロセッサ２とクロック制御部８とにＷＡＩＴ信号が出力され、クロック制御部８によって、プロセッサ２へのクロック信号の供給が再び停止され、図２（ｂ）の時刻ｔ５に示すように、プロセッサ２が再び停止状態とされる。

このように、本実施形態の中央処理ユニット１にあっては、プロセッサ２の動作が停止されているときに、割り込み処理の開始要求信号が発生すると、プロセッサ２の動作が一時的に再開され、割り込み処理が実行される。そして、その割り込み処理が終了すると、ＤＭＡコントローラ６にレジスタ読出信号が出力され、プロセッサ２の動作が再び停止される。そのため、ＤＭＡ処理が実行されているにも関わらず、割り込み処理の終了に伴い、ＲＡＭ５へのアクセス要求に続く命令コードが実行されてしまうことを防止できる。

さらに、プロセッサ２が再び停止状態とされているときに（時刻ｔ６）、ＤＭＡ処理が終了したとする。すると、ＤＭＡコントローラ６によって、ＷＡＩＴ信号の出力が停止され、クロック制御部８によって、プロセッサ２へのクロック信号の供給が完全に再開され、図２（ｂ）に示すように、プロセッサ２が動作状態とされる。そして、プロセッサ２によって、プログラムカウンタ３に記憶されているアドレスに対応する命令コードがＲＡＭ５から読み出され、その読み出された命令コードに従って、ＲＡＭ５へのアクセスが開始され、図２（ｃ）に示すように、処理Ａの実行が再開される。

なお、上記実施形態では、図１のＤＭＡコントローラ６が機能部を構成し、以下同様に、図１のＤＭＡコントローラ６及びクロック制御部８が動作停止部及び動作再開部を構成し、図１のプロセッサ２、ＤＭＡコントローラ６及びクロック制御部８が割り込み処理実行部を構成し、図１のプロセッサ２が問い合わせ部を構成する。
また、上記実施形態は、本発明に係る中央処理ユニット及びプロセッサ制御方法の一例を示したものであり、その構成等を限定するものではない。

例えば、上記実施形態では、図２に示すように、ＤＭＡ処理中に、１つの割り込み処理が発生する例を示したが、これに限られるものではない。例えば、図３に示すように、２つの割り込み処理（第１及び第２の割り込み処理）が連続して発生するようにしてもよい。また、ＤＭＡ処理中に、特定処理を実行させる割り込み処理が発生するようにしてもよく、そのようにすれば、特定処理の終了に伴い、中断されていた処理の続きの命令コードが実行されてしまうことを防止することができる。

また、例えば、プロセッサ２がアクセスしようとしているＲＡＭ５のアドレスに対してＤＭＡ処理を実行中であるときに、プロセッサ２の動作を停止させる例を示したが、これに限られるものではない。例えば、プロセッサ２がアクセスしようとしているＲＡＭ５のアドレスと関係なく、単に、ＤＭＡ処理の実行中に、ＲＡＭ５へのアクセス要求がプロセッサ２に発生したときに、プロセッサ２の動作を停止させるようにしてもよい。

本発明の中央処理ユニットの実施形態を示す概略構成図である。 図１の中央処理ユニットの動作を示すタイミングチャートである。 図１の中央処理ユニットの動作を示すタイミングチャートである。

符号の説明

１は中央処理ユニット、２はプロセッサ、３プログラムコントローラ、４は割り込み処理用プログラムコントローラ、５はＲＡＭ、６はＤＭＡコントローラ、７は状態通知レジスタ、８はクロック制御部、９はデータバス

Claims (5)

1. プロセッサを介さずに所定処理を実行可能な機能部と、前記所定処理の実行中に、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサに動作を停止させる動作停止部と、前記所定処理が終了すると前記プロセッサに動作を再開させる動作再開部と、前記動作停止部によって前記プロセッサの動作が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサに前記割り込み処理を実行させる割り込み処理実行部と、前記割り込み処理が終了すると、前記プロセッサに前記所定処理の実行状態の問い合わせを行わせる問い合わせ部と、を備えたことを特徴とする中央処理ユニット。
2. 前記プロセッサに実行させる命令コードのアドレスを記憶するプログラムカウンタと、前記プロセッサに前記割り込み処理を実行させるときに、前記プログラムカウンタに記憶されているアドレスから１命令分のアドレス値を減じたアドレスを記憶する割り込み処理用プログラムカウンタとを備え、
   前記問い合わせ部は、前記割り込み処理が終了すると、前記割り込み処理用プログラムカウンタに記憶されているアドレスを前記プログラムカウンタに記憶させることを特徴とする請求項１に記載の中央処理ユニット。
3. 前記動作停止部は、前記所定処理の実行中に、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサへのクロック信号の供給を停止させ、
   前記動作再開部は、前記所定処理が終了すると前記プロセッサへのクロック信号の供給を再開させ、
   前記割り込み処理実行部は、前記動作停止部によって前記プロセッサへのクロック信号の供給が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサへのクロック信号の供給を再開して当該プロセッサに前記割り込み処理を実行させることを特徴とする請求項１又は２に記載の中央処理ユニット。
4. 前記機能部は、プロセッサを介さずにメモリアクセス可能なＤＭＡコントローラであることを特徴とする請求項１から３のいずれか１項に記載の中央処理ユニット。
5. プロセッサを介さずに所定処理を実行可能な機能部が当該所定処理を実行しているときに、前記プロセッサが前記所定処理の実行状態を問い合わせると、前記プロセッサの動作を停止可能な動作停止部が前記プロセッサに動作を停止させ、前記所定処理が終了すると、前記プロセッサの動作を再開可能な動作再開部が前記プロセッサに動作を再開させるプロセッサ制御方法であって、
   前記所定処理の実行状態の問い合わせによって前記プロセッサの動作が停止されているときに、割り込み処理の開始要求が発生すると、前記プロセッサによる割り込み制御を実行可能な割り込み処理実行部が前記プロセッサに前記割り込み処理を実行させ、前記割り込み処理が終了すると、前記プロセッサによる前記所定処理の実行状態の問い合わせを実行可能な問い合わせ部が前記プロセッサに前記所定処理の実行状態の問い合わせを行わせることを特徴とするプロセッサ制御方法。

Images