JP4002009B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4002009B2 JP4002009B2 JP21514198A JP21514198A JP4002009B2 JP 4002009 B2 JP4002009 B2 JP 4002009B2 JP 21514198 A JP21514198 A JP 21514198A JP 21514198 A JP21514198 A JP 21514198A JP 4002009 B2 JP4002009 B2 JP 4002009B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- manufacturing
- reference member
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に係わり、更に詳しくは外部接続用の突起電極を有する半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
先ず、小型携帯機器等に搭載するＣＳＰの従来の半導体パッケージの製造方法について以下その概要を説明する。
【０００４】
先ず図７（ａ）に示す多数個取りする回路基板形成工程では、両面銅張りされた集合回路基板１Ａにスルーホール（図示しない）を形成した後、無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板１Ａの上面側には複数個分配列したＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記集合回路基板１Ａの下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、多数個取りする集合回路基板１Ａが完成される。２はＸ、Ｙ方向に直交するカットラインである。
【０００５】
図７（ｂ）に示すＩＣ実装工程では、先ず、ＩＣウエハーをバンプ工程に流して前記ＩＣウエハーのパッド電極面に半田バンプ５を形成する。前記半田バンプ５の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には有効な半田バンプの形成手段である。
【０００６】
前記半田バンプ５を形成後、前記ＩＣウエハーを粘着テープ等で貼着した状態で、所定のチップサイズにダイシングソー等の装置でウエハーの厚みをフルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ６を単体に分割する。
【０００７】
前記半田バンプ付きＩＣチップ６、又は前述した集合回路基板１Ａの前記配線バターンの所定位置にフラックスを塗布して、単体に分割した前記ＩＣチップ６を１個づつ複数個分配列した集合回路基板１Ａの個々の回路基板１上の所定位置に搭載した後、半田リフロー工程を経て、フリップチップ実装を行う。
【０００８】
図７（ｃ）に示す封止工程では、熱硬化性の封止樹脂７で前記隣接する複数個のＩＣチップ５に跨がった状態で、サイドポッティングにより一体的に樹脂封止することにより、ＩＣチップ６はフェイスダウンで集合回路基板１Ａの個々の回路基板１上に固定される。
【０００９】
図７（ｄ）に示すボール付け工程では、回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることによりボール電極９を形成する。
【００１０】
図８（ｅ）に示す基準部材張り付け工程では、ＩＣチップ６を実装し、ボール電極を形成した集合回路基板１Ａのボール電極を、基準部材８ａ上に接着剤又は粘着テープ等の固定手段で張り付ける。
【００１１】
図８（ｆ）は、タイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削、分割した後、溶解液等により基準部材８ａより剥離する。
【００１２】
このとき、図６（ａ）に示すように、ダイシング時の切削ごみが、集合基板１Ａの基準部材８ａ側表面及び半田ボール９表面に付着する。
【００１３】
又、図８（ｅ）に示す基準部材張り付け工程を、集合回路基板１ＡのＩＣ実装面と基準部材８ａで固定した場合、図６（ｂ）に示すように、ダイシング時の切削ごみが、集合基板１Ａの基準部材８ａ側実装面及び表面に付着する。
【００１４】
図８（ｇ）は、単個洗浄工程で、基準部材８ａより剥離したフリップチップＢＧＡ２０の基準部材８ａ側表面に付着した切削かすを篭に入れ、洗浄、落とす。以上の工程により単個のＰＢＧＡパッケージ２０が完成される。
【００１５】
【発明が解決しようとする課題】
しかしながら、前述した半導体パッケージの製造方法には次のような問題点がある。即ち、基準部材側のパッケージ表面に付着した切削かすを取る時、多数個のパッケージを同時に篭に入れ洗浄するため、洗浄及びその乾燥時、パッケージ同士が接触し、パッケージ表面を傷つけ、外観及び信頼性に問題を起こすことがあった。又、パッケージの接触を少なくするため、同時に篭に入れる個数を少なくすると、生産性が低く、コストアップ等の問題があった。
【００１６】
ＩＣ実装法が、フリップチップ実装で成された場合、図９に示すように、チップエッジが欠け、信頼性に重大な問題を起こす。
【００１７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性及び生産性に優れた、安価な半導体パッケージの製造方法を提供するものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、第１及び第２の面を有する回路基板のいずれか一方の面に外部接続電極を形成し、他方の面にＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的に接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止して封止部を形成する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を構成する集合体形成工程と、前記パッケージ集合体の前記第１の面側を第１の基準部材に固定する第１保持工程と、保持されたパッケージ集合体の回路基板を切削して単個の半導体パッケージを形成する切削工程と、前記パッケージ集合体の前記第２の面側を第２の基準部材に固定する第２保持工程と、前記第１の基準部材を前記パッケージ集合体の前記第１の面側から剥離する剥離工程と、前記パッケージ集合体の前記第１の面側を洗浄する洗浄工程と、前記第２の基準部材から前記単個の半導体パッケージを取外す分離工程とからなることを特徴とする。
【００１９】
また前記パッケージ集合体は、第１の面が突起電極面であり、第２の面がＩＣチップ実装面であることを特徴とする。
【００２０】
また第１保持工程は、突起電極を基準部材に接着剤で固着することを特徴とする。
【００２１】
また前記パッケージ集合体は、第１の面がＩＣチップ実装面であり、第２の面が突起電極面であることを特徴とする。
【００２２】
また第１保持工程は、封止部を基準部材に接着剤で固着することを特徴とする。
【００２３】
また前記接着剤は、紫外線反応型樹脂であることを特徴とする。
【００２４】
また第２保持工程は、封止部を基準部材に接着剤で固着することを特徴とする。
【００２５】
また第２保持工程は、突起電極を基準部材に接着剤で固着することを特徴とする。
【００２６】
また接着剤は、熱反応型樹脂であることを特徴とする。
【００２７】
また前記ＩＣチップ実装工程は、フリップチップ実装工程であることを特徴とする。
【００２９】
また前記突起電極は、半田バンプであることを特徴とする。
【００３０】
また前記切削工程はダイシングソーによる切削で行うことを特徴とする。
【００３１】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージの製造方法について説明する。図１〜図３は本発明の実施の形態で、突起電極付きの半導体パッケージの製造工程を示す説明図である。図４、図５は本発明の別の実施の形態である。従来技術と同一部材は同一符号で示す。
【００３２】
先ず、図１（ａ）の回路基板形成工程、図１（ｂ）のＩＣ実装工程、図１（ｃ）の樹脂封止工程、図１（ｄ）のボール付け工程は、前述の従来技術の図７（ａ）〜（ｄ）と同様であるので、説明は省略する。
【００３３】
また図２（ｅ）の第１基準部材張り付け工程、図２（ｆ）のダイシング工程は、前述の従来技術の図８（ｅ）、図８（ｆ）と同様であるので、説明は省略する。
【００３４】
図２（ｇ）に示す第２基準部材張り付け工程では、前記集合回路基板１Ａが第１基準部材上で、単個に切削、分割された状態で、ＩＣチップ実装面を、第２基準部材８ｃ上に接着剤で張り付ける。
【００３５】
図３（ｄ）に示す第１基準部材剥離工程では、図２（ｅ）の第１基準部材張り付け工程で使った接着剤、例えば、リンテック（株）製の紫外線剥離テープ「Ｄ６３８」の接着力を紫外線で低下させ、第１基準部材８ｂと前記集合回路基板１Ａの製品外部分を第２基準部材及び製品部分より剥離する。
【００３６】
図３（ｅ）に示した洗浄工程では、図２（ｆ）のダイシング工程で発生して、前記集合回路基板１Ａの下面側及び半田ボール面に付着した切削ゴミを、第２基準部材にＰＢＧＡパッケージ１０を張り付けたまま、洗浄して落とす。
【００３７】
その後、ＰＢＧＡパッケージ１０を第２基準部材８ｃより剥離する。以上の工程により単個のＰＢＧＡパッケージが完成される。
【００３８】
図４、図５は、本発明の他の実施形態を示す。
【００３９】
図４（ａ）の第１基準部材張り付け工程では、図１（ｄ）のボール付け工程により完成したＩＣチップ６を実装し、ボール電極を形成した集合回路基板１ＡのＩＣ実装面を、第１基準部材８ｂ上に接着剤で張り付ける。
【００４０】
図４（ｂ）のタイシング工程では、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削する。この時、集合回路基板１Ａの周囲の不要部分は除去される。
【００４１】
図４（ｃ）に示す第２基準部材張り付け工程は、前記集合回路基板１Ａが第１基準部材８ｂ上で、単個に切削、分割された状態で、半田ボール９を第２基準部材８ｃ上に接着剤で張り付ける。
【００４２】
図５（ｄ）に示す第１基準部材剥離工程では、図３（ｄ）の工程と同様にして、第１基準部材８ｂを第２基準部材８ｃ及び製品部分より剥離する。
【００４３】
図５（ｅ）に示す洗浄工程では、図４（ｂ）のダイシング工程で発生し、前記集合回路基板１Ａの上面側及び封止面に付着した切削ゴミを、第２基準部材にＰＢＧＡパッケージ１０を張り付けたまま、洗浄して落とす。
【００４４】
その後、ＰＢＧＡパッケージ１０を第２基準部材８ｃより剥離する。以上の工程により単個のＰＢＧＡパッケージが完成される。
【００４５】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、前記集合回路基板の上面側に複数個分配列して回路基板にＩＣチップを実装し、封止樹脂でサイドモールドして、下面側の外部接続用電極に突起電極を形成し、半田ボールを第１基準部材に固定し、集合回路基板を切削して単個にし、ＩＣ実装部を第２基準部材に固定し、第１基準部材を剥離し、下面側を洗浄し、第２基準部材を剥離して単個の半導体パッケージを製造することにより、小型携帯機器等に搭載する信頼性及び生産性の優れた半導体パッケージの製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程、ボール付け工程を示す説明図である。
【図２】図１の製造工程後の第１基準部材張り付け工程、ダイシング工程、第２基準部材張り付け工程を示す説明図である。
【図３】図２の製造工程後の第１基準部材剥離工程、洗浄工程を示す説明図である。
【図４】本発明の他の実施の形態に係わる半導体パッケージの製造工程で、第１基準部材張り付け工程、ダイシング工程、第２基準部材張り付け工程を示す説明図である。
【図５】図２の製造工程後の第１基準部材剥離工程、洗浄工程を示す説明図である。
【図６】ＢＧＡ製造工程で問題となるダイシング工程後の切削ごみ付着を示す説明図である。
【図７】従来のＢＧＡの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程、ボール付け工程を示す説明図である。
【図８】従来のＢＧＡの製造工程で、図７の製造工程後の基準部材張り付け工程、ダイシング工程、単個洗浄工程を示す説明図である。
【図９】従来のフリップチップＢＧＡ製造工程で発生するＩＣ欠けを示す説明図である。
【符号の説明】
１ 回路基板
１Ａ 集合回路基板
２ カットライン
３ ＩＣ接続用電極
４ 外部接続用電極
５ 半田ボール
６ ＩＣチップ
７ 封止樹脂
８ａ 基準部材
８ｂ 第１基準部材
８ｃ 第２基準部材
９ ボール電極（突起電極）
１０ ＰＢＧＡパッケージ
１１ 切削ゴミ
１２ ＩＣ欠け
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に係わり、更に詳しくは外部接続用の突起電極を有する半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
先ず、小型携帯機器等に搭載するＣＳＰの従来の半導体パッケージの製造方法について以下その概要を説明する。
【０００４】
先ず図７（ａ）に示す多数個取りする回路基板形成工程では、両面銅張りされた集合回路基板１Ａにスルーホール（図示しない）を形成した後、無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板１Ａの上面側には複数個分配列したＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記集合回路基板１Ａの下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、多数個取りする集合回路基板１Ａが完成される。２はＸ、Ｙ方向に直交するカットラインである。
【０００５】
図７（ｂ）に示すＩＣ実装工程では、先ず、ＩＣウエハーをバンプ工程に流して前記ＩＣウエハーのパッド電極面に半田バンプ５を形成する。前記半田バンプ５の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には有効な半田バンプの形成手段である。
【０００６】
前記半田バンプ５を形成後、前記ＩＣウエハーを粘着テープ等で貼着した状態で、所定のチップサイズにダイシングソー等の装置でウエハーの厚みをフルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ６を単体に分割する。
【０００７】
前記半田バンプ付きＩＣチップ６、又は前述した集合回路基板１Ａの前記配線バターンの所定位置にフラックスを塗布して、単体に分割した前記ＩＣチップ６を１個づつ複数個分配列した集合回路基板１Ａの個々の回路基板１上の所定位置に搭載した後、半田リフロー工程を経て、フリップチップ実装を行う。
【０００８】
図７（ｃ）に示す封止工程では、熱硬化性の封止樹脂７で前記隣接する複数個のＩＣチップ５に跨がった状態で、サイドポッティングにより一体的に樹脂封止することにより、ＩＣチップ６はフェイスダウンで集合回路基板１Ａの個々の回路基板１上に固定される。
【０００９】
図７（ｄ）に示すボール付け工程では、回路基板１の下面側に形成された外部接続用電極４の位置に、半田ボールを配置してリフローすることによりボール電極９を形成する。
【００１０】
図８（ｅ）に示す基準部材張り付け工程では、ＩＣチップ６を実装し、ボール電極を形成した集合回路基板１Ａのボール電極を、基準部材８ａ上に接着剤又は粘着テープ等の固定手段で張り付ける。
【００１１】
図８（ｆ）は、タイシング工程で、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削、分割した後、溶解液等により基準部材８ａより剥離する。
【００１２】
このとき、図６（ａ）に示すように、ダイシング時の切削ごみが、集合基板１Ａの基準部材８ａ側表面及び半田ボール９表面に付着する。
【００１３】
又、図８（ｅ）に示す基準部材張り付け工程を、集合回路基板１ＡのＩＣ実装面と基準部材８ａで固定した場合、図６（ｂ）に示すように、ダイシング時の切削ごみが、集合基板１Ａの基準部材８ａ側実装面及び表面に付着する。
【００１４】
図８（ｇ）は、単個洗浄工程で、基準部材８ａより剥離したフリップチップＢＧＡ２０の基準部材８ａ側表面に付着した切削かすを篭に入れ、洗浄、落とす。以上の工程により単個のＰＢＧＡパッケージ２０が完成される。
【００１５】
【発明が解決しようとする課題】
しかしながら、前述した半導体パッケージの製造方法には次のような問題点がある。即ち、基準部材側のパッケージ表面に付着した切削かすを取る時、多数個のパッケージを同時に篭に入れ洗浄するため、洗浄及びその乾燥時、パッケージ同士が接触し、パッケージ表面を傷つけ、外観及び信頼性に問題を起こすことがあった。又、パッケージの接触を少なくするため、同時に篭に入れる個数を少なくすると、生産性が低く、コストアップ等の問題があった。
【００１６】
ＩＣ実装法が、フリップチップ実装で成された場合、図９に示すように、チップエッジが欠け、信頼性に重大な問題を起こす。
【００１７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性及び生産性に優れた、安価な半導体パッケージの製造方法を提供するものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、第１及び第２の面を有する回路基板のいずれか一方の面に外部接続電極を形成し、他方の面にＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的に接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止して封止部を形成する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を構成する集合体形成工程と、前記パッケージ集合体の前記第１の面側を第１の基準部材に固定する第１保持工程と、保持されたパッケージ集合体の回路基板を切削して単個の半導体パッケージを形成する切削工程と、前記パッケージ集合体の前記第２の面側を第２の基準部材に固定する第２保持工程と、前記第１の基準部材を前記パッケージ集合体の前記第１の面側から剥離する剥離工程と、前記パッケージ集合体の前記第１の面側を洗浄する洗浄工程と、前記第２の基準部材から前記単個の半導体パッケージを取外す分離工程とからなることを特徴とする。
【００１９】
また前記パッケージ集合体は、第１の面が突起電極面であり、第２の面がＩＣチップ実装面であることを特徴とする。
【００２０】
また第１保持工程は、突起電極を基準部材に接着剤で固着することを特徴とする。
【００２１】
また前記パッケージ集合体は、第１の面がＩＣチップ実装面であり、第２の面が突起電極面であることを特徴とする。
【００２２】
また第１保持工程は、封止部を基準部材に接着剤で固着することを特徴とする。
【００２３】
また前記接着剤は、紫外線反応型樹脂であることを特徴とする。
【００２４】
また第２保持工程は、封止部を基準部材に接着剤で固着することを特徴とする。
【００２５】
また第２保持工程は、突起電極を基準部材に接着剤で固着することを特徴とする。
【００２６】
また接着剤は、熱反応型樹脂であることを特徴とする。
【００２７】
また前記ＩＣチップ実装工程は、フリップチップ実装工程であることを特徴とする。
【００２９】
また前記突起電極は、半田バンプであることを特徴とする。
【００３０】
また前記切削工程はダイシングソーによる切削で行うことを特徴とする。
【００３１】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージの製造方法について説明する。図１〜図３は本発明の実施の形態で、突起電極付きの半導体パッケージの製造工程を示す説明図である。図４、図５は本発明の別の実施の形態である。従来技術と同一部材は同一符号で示す。
【００３２】
先ず、図１（ａ）の回路基板形成工程、図１（ｂ）のＩＣ実装工程、図１（ｃ）の樹脂封止工程、図１（ｄ）のボール付け工程は、前述の従来技術の図７（ａ）〜（ｄ）と同様であるので、説明は省略する。
【００３３】
また図２（ｅ）の第１基準部材張り付け工程、図２（ｆ）のダイシング工程は、前述の従来技術の図８（ｅ）、図８（ｆ）と同様であるので、説明は省略する。
【００３４】
図２（ｇ）に示す第２基準部材張り付け工程では、前記集合回路基板１Ａが第１基準部材上で、単個に切削、分割された状態で、ＩＣチップ実装面を、第２基準部材８ｃ上に接着剤で張り付ける。
【００３５】
図３（ｄ）に示す第１基準部材剥離工程では、図２（ｅ）の第１基準部材張り付け工程で使った接着剤、例えば、リンテック（株）製の紫外線剥離テープ「Ｄ６３８」の接着力を紫外線で低下させ、第１基準部材８ｂと前記集合回路基板１Ａの製品外部分を第２基準部材及び製品部分より剥離する。
【００３６】
図３（ｅ）に示した洗浄工程では、図２（ｆ）のダイシング工程で発生して、前記集合回路基板１Ａの下面側及び半田ボール面に付着した切削ゴミを、第２基準部材にＰＢＧＡパッケージ１０を張り付けたまま、洗浄して落とす。
【００３７】
その後、ＰＢＧＡパッケージ１０を第２基準部材８ｃより剥離する。以上の工程により単個のＰＢＧＡパッケージが完成される。
【００３８】
図４、図５は、本発明の他の実施形態を示す。
【００３９】
図４（ａ）の第１基準部材張り付け工程では、図１（ｄ）のボール付け工程により完成したＩＣチップ６を実装し、ボール電極を形成した集合回路基板１ＡのＩＣ実装面を、第１基準部材８ｂ上に接着剤で張り付ける。
【００４０】
図４（ｂ）のタイシング工程では、前述のＸ、Ｙ方向のカットライン２に沿って、ダイシングソー等の切削手段で単個に切削する。この時、集合回路基板１Ａの周囲の不要部分は除去される。
【００４１】
図４（ｃ）に示す第２基準部材張り付け工程は、前記集合回路基板１Ａが第１基準部材８ｂ上で、単個に切削、分割された状態で、半田ボール９を第２基準部材８ｃ上に接着剤で張り付ける。
【００４２】
図５（ｄ）に示す第１基準部材剥離工程では、図３（ｄ）の工程と同様にして、第１基準部材８ｂを第２基準部材８ｃ及び製品部分より剥離する。
【００４３】
図５（ｅ）に示す洗浄工程では、図４（ｂ）のダイシング工程で発生し、前記集合回路基板１Ａの上面側及び封止面に付着した切削ゴミを、第２基準部材にＰＢＧＡパッケージ１０を張り付けたまま、洗浄して落とす。
【００４４】
その後、ＰＢＧＡパッケージ１０を第２基準部材８ｃより剥離する。以上の工程により単個のＰＢＧＡパッケージが完成される。
【００４５】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、前記集合回路基板の上面側に複数個分配列して回路基板にＩＣチップを実装し、封止樹脂でサイドモールドして、下面側の外部接続用電極に突起電極を形成し、半田ボールを第１基準部材に固定し、集合回路基板を切削して単個にし、ＩＣ実装部を第２基準部材に固定し、第１基準部材を剥離し、下面側を洗浄し、第２基準部材を剥離して単個の半導体パッケージを製造することにより、小型携帯機器等に搭載する信頼性及び生産性の優れた半導体パッケージの製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程、ボール付け工程を示す説明図である。
【図２】図１の製造工程後の第１基準部材張り付け工程、ダイシング工程、第２基準部材張り付け工程を示す説明図である。
【図３】図２の製造工程後の第１基準部材剥離工程、洗浄工程を示す説明図である。
【図４】本発明の他の実施の形態に係わる半導体パッケージの製造工程で、第１基準部材張り付け工程、ダイシング工程、第２基準部材張り付け工程を示す説明図である。
【図５】図２の製造工程後の第１基準部材剥離工程、洗浄工程を示す説明図である。
【図６】ＢＧＡ製造工程で問題となるダイシング工程後の切削ごみ付着を示す説明図である。
【図７】従来のＢＧＡの製造工程で、回路基板形成工程、ＩＣ実装工程、樹脂封止工程、ボール付け工程を示す説明図である。
【図８】従来のＢＧＡの製造工程で、図７の製造工程後の基準部材張り付け工程、ダイシング工程、単個洗浄工程を示す説明図である。
【図９】従来のフリップチップＢＧＡ製造工程で発生するＩＣ欠けを示す説明図である。
【符号の説明】
１ 回路基板
１Ａ 集合回路基板
２ カットライン
３ ＩＣ接続用電極
４ 外部接続用電極
５ 半田ボール
６ ＩＣチップ
７ 封止樹脂
８ａ 基準部材
８ｂ 第１基準部材
８ｃ 第２基準部材
９ ボール電極（突起電極）
１０ ＰＢＧＡパッケージ
１１ 切削ゴミ
１２ ＩＣ欠け
Claims (12)
- 第１及び第２の面を有する回路基板のいずれか一方の面に外部接続電極を形成し、他方の面にＩＣチップを実装した半導体パッケージの製造方法において、前記ＩＣチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ＩＣチップを電気的に接続するＩＣチップ実装工程と、該ＩＣチップを樹脂封止して封止部を形成する封止工程と、前記外部接続用電極に突起電極を形成する電極形成工程とによりパッケージ集合体を構成する集合体形成工程と、前記パッケージ集合体の前記第１の面側を第１の基準部材に固定する第１保持工程と、保持されたパッケージ集合体の回路基板を切削して単個の半導体パッケージを形成する切削工程と、前記パッケージ集合体の前記第２の面側を第２の基準部材に固定する第２保持工程と、前記第１の基準部材を前記パッケージ集合体の前記第１の面側から剥離する剥離工程と、前記パッケージ集合体の前記第１の面側を洗浄する洗浄工程と、前記第２の基準部材から前記単個の半導体パッケージを取外す分離工程とからなることを特徴とする半導体パッケージの製造方法。
- 前記パッケージ集合体は、第１の面が突起電極面であり、第２の面がＩＣチップ実装面であることを特徴とする請求項１記載の半導体パッケージの製造方法。
- 第１保持工程は、突起電極を第１の基準部材に接着剤で固着することを特徴とする請求項１または２記載の半導体パッケージの製造方法。
- 前記パッケージ集合体は、第１の面がＩＣチップ実装面であり、第２の面が突起電極面であることを特徴とする請求項１記載の半導体パッケージの製造方法。
- 第１保持工程は、封止部を第１の基準部材に接着剤で固着することを特徴とする請求項１又は４記載の半導体パッケージの製造方法。
- 前記接着剤は、紫外線反応型樹脂であることを特徴とする請求項３または５記載の半導体パッケージの製造方法。
- 第２保持工程は、封止部を第２の基準部材に接着剤で固着することを特徴とする請求項１、３または６記載の半導体パッケージの製造方法。
- 第２保持工程は、突起電極を第２の基準部材に接着剤で固着することを特徴とする請求項１，５または６記載の半導体パッケージの製造方法。
- 接着剤は、熱反応型樹脂であることを特徴とする請求項７または８記載の半導体パッケージの製造方法。
- 前記ＩＣチップ実装工程は、フリップチップ実装工程であることを特徴とする請求項１から９のいずれか１項に記載の半導体パッケージの製造方法。
- 前記突起電極は、半田バンプであることを特徴とする請求項１から
１０のいずれか１項に記載の半導体パッケージの製造方法。 - 前記切削工程はダイシングソーによる切削で行うことを特徴とする請求項１から１１のいずれか１項に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21514198A JP4002009B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21514198A JP4002009B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049176A JP2000049176A (ja) | 2000-02-18 |
| JP4002009B2 true JP4002009B2 (ja) | 2007-10-31 |
Family
ID=16667378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21514198A Expired - Lifetime JP4002009B2 (ja) | 1998-07-30 | 1998-07-30 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4002009B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003044806A (ja) * | 2001-07-27 | 2003-02-14 | Toppan Forms Co Ltd | Ｒｆ−ｉｄメディアのアンテナへのｉｃチップ実装方法 |
| JP5950254B2 (ja) * | 2012-05-23 | 2016-07-13 | パナソニックＩｐマネジメント株式会社 | 半導体素子の実装装置および実装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164336A (ja) * | 1986-12-26 | 1988-07-07 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
-
1998
- 1998-07-30 JP JP21514198A patent/JP4002009B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049176A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572525B1 (ko) | 플립 칩 반도체 장치를 제조하는 방법 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6849955B2 (en) | High density integrated circuit packages and method for the same | |
| JP2008153708A (ja) | 半導体パッケージの製造方法 | |
| JP2009010073A (ja) | 半導体パッケージおよびこれを用いた半導体装置 | |
| JP2009010073A5 (ja) | ||
| JP3850967B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JP4002009B2 (ja) | 半導体パッケージの製造方法 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| WO1999009592A1 (en) | Flip-chip semiconductor package and method for manufacturing the same | |
| US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
| JP4011693B2 (ja) | 半導体パッケージの製造方法 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3964515B2 (ja) | 半導体装置の切断分離方法 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140824 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |