JP4003315B2

JP4003315B2 - Data transmission / reception system

Info

Publication number: JP4003315B2
Application number: JP28462498A
Authority: JP
Inventors: 秀之鳥山
Original assignee: Konica Minolta Business Technologies Inc
Current assignee: Konica Minolta Business Technologies Inc
Priority date: 1998-10-06
Filing date: 1998-10-06
Publication date: 2007-11-07
Anticipated expiration: 2018-10-06
Also published as: JP2000115150A

Description

【０００１】
【発明が属する技術分野】
本発明はデータ送受信システム、特にＰＬＬを用いて送信側と受信側とでデータ転送の同期を取るデータ送受信システムに関する。
【０００２】
【従来の技術】
複写機などの画像形成装置では、原稿から読み取った画像データをもとにレーザーダイオード（以下、「ＬＤ」という）を変調駆動してビームを発光させ、感光体ドラム表面に静電潜像を形成した後、静電潜像を現像剤で顕像化して転写材に転写する、という順序で画像形成を行っている。
【０００３】
こうした装置においては、原稿の読み取りを行う画像読取部と、画像データをもとにＬＤを変調駆動して静電潜像を形成するプリンタ部との間で、データの送受信処理が行われる。
データ送受信を正しく行うには、送信側のデータ送信クロックの周波数と受信側のデータ受信クロックの周波数と位相とを一致させる（同期を取る）必要があり、そのための方法の１つとしてＰＬＬ（Phase Locked Loop：位相同期ループ）がある。
【０００４】
図８は、ＰＬＬ実行に必要な基本的構成を示すもので、位相比較器８０１、ローパスフィルタ８０２、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）８０３を有している。ＰＬＬは、こうした構成を用いて、外部から受信した信号の周波数（基準周波数８１１）に同期した周波数の信号をＶＣＯ８０３に発振させるものである。
【０００５】
位相比較器８０１は、比較周波数８１２と基準周波数８１１とを比較し、両者の差に応じた出力信号８１３を出力する。ローパスフィルタ８０２は、出力信号８１３から高周波数成分を除去した直流成分８１４を出力する。ＶＣＯ８０３は、入力電圧に応じた周波数の信号を発生させる装置であり、直流成分８１４の電圧に応じた周波数の信号を出力する。この信号の周波数が比較周波数８１２として位相比較器８０１に戻される。
【０００６】
上記の構成以外に、ＶＣＯ８０３と位相比較器８０１との間に分周器８０４を加えれば、ＶＣＯ８０３が発振する信号をＮ分周（Ｎ：1以上の整数）した信号が比較周波数８１２となるので、ＶＣＯ８０３が基準周波数のＮ倍の周波数の信号を発振する状態で同期を取ることもできる。
上記の通り、ＰＬＬとは、外部から入力される基準周波数８１１とＶＣＯ８０３が発振する信号の周波数（比較周波数８１２）とで位相を比較し、その差に基づいてＶＣＯ８０３への入力電圧値を変化させる、という処理を繰り返して、基準周波数に同期した周波数（分周器を含めた場合は基準周波数のＮ倍の周波数）を有する信号をＶＣＯ８０３に発振させるものである。ディジタル複写機の場合、送信側の画像読取部が発振させる送信用クロック信号の周波数（「基準周波数８１１」に相当）に同期するよう、受信側のプリンタ部が受信用クロック信号の周波数（「比較周波数８１２」に相当）が調整されることになる。
【０００７】
また、上記のディジタル複写機の例では、同期処理には２つの段階がある。１つは複写処理実行開始に先立って、複写機の電源投入時などに行われるもので、以下「同期設定」という。これは送信側クロックと受信側クロックとを、所定の周波数（以下、「同期周波数」という）において同期させておくものである。同期周波数は、受信用クロックを発振するＶＣＯの規格（入力電圧−周波数特性）をもとに求められるのが一般的である。
【０００８】
もう１つの同期処理は、待機中およびデータ送受信処理中にＰＬＬ内で生じるリーク電流によって徐々に受信用クロック周波数が同期周波数からずれていくのを同期周波数に引き戻す調整処理であり、以下、これを「同期調整」という。同期設定が電源投入時などに行われるのに対して、同期調整は、各複写処理実行時に、あるいは所定枚数の複写処理終了ごとに行われる。
【０００９】
高速な画像形成を求められるディジタル複写機において、画像データの送受信処理速度は、製品の性能をも左右するものであるから、画像データ転送の前処理に当たる同期調整処理に要する時間はなるべく短く抑えることが望ましい。しかるに、同期調整に要する時間は、同期設定において定める同期周波数によって影響を受ける。
【００１０】
図９は、ＶＣＯの入力電圧−周波数特性を示す図である。ＶＣＯは入力電圧に応じて出力信号の周波数を変化させることができる。しかし、ＰＬＬにおいて同期を取ることができるのは実線９０１で示した範囲に限られるとともに、同期処理に要する時間は、範囲の上限、下限（点Ｈ，Ｌ）に近い値の周波数で同期を取った場合の方が、同期可能範囲の中央部分であるＭ点周辺の周波数（Fm）で同期をとった場合に比べて長くかかる、という特性がある。これは、範囲の上限、下限（点Ｈ，Ｌ）に近いほどリーク電流が大きくなり、その結果周波数のずれが大きくなるためである。よって、同期可能範囲のうち点Ｍ（周波数：Fm、入力電圧値：Vm）周辺で同期を取っておくのが望ましい。
【００１１】
そこで、送信側である読み取り系は、同期設定の段階において、図９の点Ｍにおける周波数Fmの信号を、送信クロックとして受信側であるプリンタ部に出力し、プリンタ部は送信クロックの周波数Fmを基準周波数８１１（同期周波数）としてＰＬＬを実行し、受信クロックを送信クロックに同期させる。
【００１２】
【発明が解決しようとする課題】
しかしながら、ＶＣＯの同期可能範囲は、製品個々の固体差や使用環境によって周波数帯域が変化するため、送信側が所定の周波数（図９のFm）で信号を出力しても、必ず受信側の同期可能範囲の中央部分（図９の点Ｍ周辺）で同期が取れるとは限らない。同期調整に不都合な帯域（図９での点Ｈ，Ｌ周辺）に設定されてしまう場合もある。
【００１３】
特に、転送レートの安定のために、周波数可変範囲のせまい水晶を用いたＶＣＯを用いる場合には、上記同期可能範囲も狭くなるので、なおさら、同期可能範囲の中央部分で同期を取るのは難しくなる。
図１０は、環境によって変化した受信側のＶＣＯの同期可能範囲を示す。実線９０１は変化前（図９に同じ）を示し、実線１００１は変化後を示す。変化後の同期可能範囲は、変化前に比べて周波数が低くなっている。なお、ＶＣＯの特性として、固体差や環境の影響で同期可能範囲の変化が生じるのは周波数帯域においてのみであり、入力電圧値で見た場合の同期可能範囲（図９、１０のＶａ〜Ｖｂ）は安定している。
【００１４】
ここで、変化後の受信側ＶＣＯに対し、送信側が変化前の特性を想定して点Ｍで同期が取れるようFmという周波数のクロック信号を出力すると、変化後の同期可能範囲の上限に近い点Ｎで同期が取られることになり、変化後の同期可能範囲の中央である点Ｍ’からはずれてしまうのである。この位置で同期処理（同期調整）を行うと、点Ｍ’で行う場合に比べて処理に長い時間がかかり、その結果、データ転送処理の効率が低下してしまう。
【００１５】
本発明は、上記課題に鑑み、データ送受信における送信クロックと受信クロックとを受信側ＶＣＯの同期可能範囲の中央において同期させて、同期調整処理に要する時間を短くすることで、データ転送を効率よく実行できるデータ送受信システムを提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の課題を解決するために、本発明のデータ送受信装置は、送信クロックに従ってデータを送信する送信装置と、前記データを送信クロックに同期した受信クロックに従って受信する受信装置とから成るデータ送受信システムにおいて、前記送信装置は、送信クロックを発振する送信クロック発振手段と、送信クロックに対する同期が完了した時点での受信クロックの発振情報を受信装置から受け取る情報取得手段と、発振情報に基づいて送信クロックの周波数を制御する制御手段とを有し、前記受信装置は、位相同期ループを用いて送信クロックに同期した受信クロックを発振する受信クロック発振手段と、送信クロックに対する同期が完了した時点での受信クロックの発振情報を送信装置に出力する情報出力手段とを有することを特徴とする。
【００１７】
または、本発明のデータ送受信装置は、前記発振情報が受信装置の位相同期ループを構成する電圧制御発振器に印可される入力電圧値であることを特徴とする。
または、本発明のデータ送受信装置は、前記制御手段が前記発振情報に基づき、受信装置の位相同期ループを構成する電圧制御発振器の同期可能周波数帯における中央域で同期が取れるよう、送信クロックの周波数を調整することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、デジタル複写機を例にとって、図面を参照しながら説明する。
（１）デジタル複写機全体の構成
まず、本実施の形態におけるデジタル複写機１（以下、単に「複写機１」という。）の全体の構成を図１により説明する。
【００１９】
同図に示すように、この複写機１は、原稿自動搬送装置１０、画像読取部３０、プリンタ部５０、給紙部７０などからなる。
原稿自動搬送装置１０は、原稿を自動的に画像読取部３０のプラテンガラス３１上の原稿読取位置まで搬送するものである。
画像読取部３０は、上記プラテンガラス３１の原稿読取位置に搬送された原稿の画像を光学的に読み取るものであって、スキャナ３２、ＣＣＤイメージセンサ（以下、「ＣＣＤセンサ」という）３８、送信部４０などから構成される。
【００２０】
スキャナ３２には、露光ランプ３３とこの露光ランプ３３の照射による原稿からの反射光をプラテンガラス３１に平行な方向に光路変更するミラー３４が設置され、図の矢印方向に移動することによりプラテンガラス３１上の原稿をスキャンする。原稿からの反射光はミラー３４に反射された後、さらにミラー３５、３６および集光レンズ３７を介してＣＣＤイメージセンサ３８まで導かれ、ここで電気信号に変換されて画像データが生成される。
【００２１】
送信部４０は、ＣＣＤセンサ３８から出力されてくる画像データをデジタルの多値信号に変換し、補正を行った上でいったんメモリに格納し、その後、露光走査のためにプリンタ部５０に送信する。画像データ送信にあたっては受信側（プリンタ部５０）との同期を取るため、同期処理を行う。送信部４０の同期処理については更に詳しい内容を後述する。
【００２２】
プリンタ部５０は、公知の電子写真方式により記録シート上に画像を形成するものであって、画像読取部３０から受信した画像データを駆動信号に変換し、ＬＤ５１を駆動してレーザ光を出射させる。レーザ光は、所定の角速度で回転するポリゴンミラー５２側面のミラー面で反射され、ｆθレンズ５３、ミラー５４、５５を介して、感光体ドラム５６の表面を露光走査する。
【００２３】
受信部８０は画像読取部３０の送信部４０から画像データを受信するものであるが、受信部８０については更に詳しい内容を後述する。
この感光体ドラム５６は、上記露光を受ける前にクリーニング部５７で感光体表面の残留トナーを除去され、さらにイレーサランプ（図示せず）の照射を受けて除電された後、帯電チャージャ５８により一様に帯電されており、このように一様に帯電した状態で上記露光を受けると、感光体ドラム５６表面に静電潜像が形成される。
【００２４】
現像器５９は、感光体ドラム５６表面に形成された上記静電潜像を現像する。一方、給紙部７０には、２つの用紙カセット７１、７２が設けられており、上述の感光体ドラム５６における露光および現像の動作と同期して、必要なサイズの記録シートが、用紙カセット７１、７２のいずれかから、給紙ローラ７１１もしくは７２１の駆動により給紙される。給紙された記録シートは、感光体ドラム５６の下方で当該感光体ドラム５６の表面に接触し、この時、転写チャージャ６０の静電力により、感光体ドラム５６表面に形成されていたトナー像が当該記録シート表面に転写される。
【００２５】
その後、記録シートは、分離チャージャ６１の静電力によって感光体ドラム５６の表面から分離され、搬送ベルト６２により定着部６３に搬送される。
記録シートに転写されたトナー像は、定着部６３において内部にヒータを備えた定着ローラ６４で加熱されながら押圧されることにより定着される。定着後の記録シートは、排出ローラ６５により排紙トレイ６６上に排出される。
【００２６】
制御部１００は、利用者の指定（複写枚数、片面／両面指定、複写開始指示など）を操作パネル９０から受け付けると、指定内容を複写機１の構成各部に通知する。また、これら構成各部の処理タイミングを統一的に制御して、円滑な複写動作を実現する。
また、制御部１００は、画像読取部３０とプリンタ部５０とに対して電源投入と複写処理指定との操作者指示を通知することで、同期処理（電源投入時の同期設定および各複写処理ごとの同期調整）のタイミングを調整する。
【００２７】
また、制御部１００は、露光走査のために画像読取部３０からプリンタ部５０へ１ラインごとに画像データが転送される処理において、開始タイミングを調整するため、両者に対し１ラインごとに水平同期信号を送信する。
（２）送信部４０の構成
次いで、画像データ送受信処理における送信側である画像読取部３０内の送信部４０の構成と構成各部の処理内容とを説明する。
【００２８】
送信部４０は、画像読取部３０においてプリンタ部５０へのデータ送信を実行する部分であり、送信ＣＰＵ４２０、メモリユニット４１０、送信ＶＣＯ４４０、データ変調部４３０、送信側ＲＯＭ４６０、ＲＡＭ４５０から成る。送信部４０からプリンタ部５０へ送信されるデータには、読み取り原稿の画像データと、画像データ送信に先立って同期をとるためのデータ（同期データ）とがある。同期データは複写機１の電源投入直後に行われる同期設定の際には単独で、複写処理実行のたびに行われる同期調整の場合には画像データに付加される形で受信部８０に送信される。
【００２９】
メモリユニット４１０は、ＣＣＤセンサ３８から出力されてくる画像データをデジタルの多値信号に変換し、必要な補正と画質改善を施した上で、内蔵する画像データ用メモリに格納する。メモリユニット４１０は画像データを、露光走査処理の単位であるラインデータ単位で管理する。
画像データは、1回の露光走査につき１ラインデータずつ送信され、送信開始のタイミングは制御部１００が出力する水平同期信号によって制御される。ただし、画像データ送信前に、送信クロックと受信クロックとの同期を取る必要があるので、送信に当たっては、同期をとるためのデータ（同期データ）が画像データ（ラインデータ）に先立って送信されることになる。
【００３０】
図３は、送信部４０が送信するデータ（シリアルデータ）３００の形式を示す模式図である。図３（ａ）に示すシリアルデータ３００は、同期データ３０１、スタートビット３０２、および画像データ３０３から成るフレームが、複数連続して構成される。１つのフレームは、メモリユニット４１０内の１ラインデータに対応し、シリアルデータ３００を構成するフレームの数は、メモリユニット４１０内のラインデータ数（＝走査処理回数）に等しい。画像読取部３０は、制御部１００から１回水平同期信号を受信するたびに１フレーム（１ラインデータ）分のシリアルデータを送信する。
【００３１】
同期データ３０１全てのラインの画像データ３０３に付加されるが、複写処理開始直後の１ライン目の画像データ３０３に付加される同期データ３０１だけが、他のラインの画像データに付加される同期データ３０１よりも大きくなっている。これは、同期調整が各複写処理の開始時に行われるためであり、先頭ラインの画像データ３０３に付加される同期データ３０１には、同期調整を完了させるのに充分な時間送信され続ける必要があるためである。２ライン目以降の画像データに付加される同期データは、直前のラインの画像データ送信中に生じる周波数ずれを解消するためのものなので小さくてよい。
【００３２】
以下、フレームを構成する情報について順次説明する。
先ず、図３（ｂ）に示す同期データ３０１は、送信側と受信側とで画像データ送受信の同期を取る処理の間送信されるデータである。同期データ３０１の内容は“１”，“０”を繰り返すもので、２送信クロックに対して１ビットが対応する。同期データ３０１はデータ変調部４３０が生成する。
【００３３】
なお、同期設定の場合には、同期データは画像データを伴なわず単独で送信部４０から受信部８０に送信されるが、その場合の同期データの形式も、図３（ｂ）に示したのと同じである。
図３（ｃ）に示すスタートビット３０２は、１０ビットから成るデータで、先頭から９つの‘１’ビットが続き、最終ビットのみが‘０’となっている。スタートビット３０２は同期データ３０１と画像データ３０３との境界を示すためのものであり、最終ビットのみ‘０’となっているのは、次のビットが画像データの先頭であることを示すためである。スタートビット３０２は、データ変調部４３０によって生成される。
【００３４】
図３（ｄ）に示す画像データ３０３は、メモリユニット４１０に格納される画像データの１ラインデータ分であり、１ドット＝８ビットの階調データの集合である。各階調データの末尾には１ビットの‘０’データが付加され、スタートビットとの混同が生じないようになっている。
シリアルデータ３００は、最終的にはレーザービームとして照射され、感光体ドラム５６表面の作像領域に静電潜像を形成するが、シリアルデータ３００のうち同期データ３０１およびスタートビット３０２は、画像とは関係のないデータなので、ＬＤ駆動信号に変換されず、最終的に形成される画像に影響を与えることはない。
【００３５】
送信ＣＰＵ４２０は、送信側ＲＯＭ４６０内のプログラムを実行してシリアルデータ送信の全般的な制御を行うもので、操作者が図外操作パネル９０から電源投入したタイミングで、制御部１００の指示によって起動する。
送信ＣＰＵ４２０は、起動直後（電源投入直後）に、先ず、同期設定のための処理を実行する。その内容を以下に示す。
【００３６】
送信ＣＰＵ４２０は、電源投入の通知を制御部１００から受け付けると、データ変調部４３０を起動させるとともに、ＲＡＭ４５０内の初期電圧値を読み出して内部に保持し、この値に相当する入力電圧をＤ／Ａ変換端子から送信ＶＣＯ４４０に印加する。（以下、送信ＶＣＯ４４０に印可される入力電圧を、受信ＶＣＯ８３３に印可される入力電圧値と区別するために、「送信側入力電圧」とする。）
初期電圧値は、同期周波数が受信側の同期可能範囲の中央帯域（図９の点Ｍ）となることが期待できる送信側入力電圧の値である。図９を例に取れば、送信ＶＣＯ４４０が発振する送信クロック周波数がFmとなるような電圧値である。初期電圧値の値は、複写機１出荷時には、受信ＶＣＯ８３３の製品仕様（理想状態での入力電圧−周波数特性）から求められた値となっているが、その後は、送信ＣＰＵ４２０が複写機１の電源投入時に同期設定を行うたびに、同期設定処理結果である送信側入力電圧値によって更新される。
【００３７】
送信ＣＰＵ４２０が送信ＶＣＯ４４０に印可する電圧に応じて発振される送信クロックに従って、データ変調部４３０は同期データを送信する。これに対して、受信側のプリンタ部５０はＰＬＬ処理を実行して、送信クロックに同期した受信クロックを受信ＶＣＯ８３３に発振させる。そして、受信クロック周波数に対応する入力電圧（以下、「受信側入力電圧））の値が受信部８０から送信ＣＰＵ４２０に通知される。
【００３８】
送信ＣＰＵ４２０は、プリンタ部５０から受信側入力電圧の値を通知されると、これを送信側ＲＯＭ４６０内の、適正電圧値と比較する。適正電圧値は、受信ＶＣＯ８３３の同期可能範囲の中央を入力電圧値から見た場合の値であり、図９の点Ｍにおける入力電圧値：Vmに相当する。受信ＶＣＯ８３３の特性が、図９の実線９０１のような理想的な状態であれば、送信ＶＣＯ４４０が送信周波数：Fmの送信クロックを発振させるのに対して、受信側入力電圧の値はVmとなるはずである。しかし、受信ＶＣＯ８３３の同期可能範囲が個体差や環境の影響で、例えば図１０のように理想的な状態とずれていれば、Vmとは異なる値が送信ＣＰＵ４２０に通知されてくる。その場合、送信ＣＰＵ４２０は、受信側入力電圧の値がVmに近づくように送信側入力電圧の値（＝送信クロック周波数）を変化させるとともに、変更後の送信クロック周波数に対して同期処理を再実行するよう受信部８０に指示する。
【００３９】
受信側入力電圧の値がVmを上回った場合、送信ＣＰＵ４２０は、送信側入力電圧の値（＝送信クロック周波数）を下げ、逆にVmを下回った場合は、送信側入力電圧の値（＝送信クロック周波数）を上げる。こうして送信クロック周波数が変化すると、受信側のプリンタ部５０は、この新しい送信クロック周波数を基準周波数としてＰＬＬを実行して同期を取り、同期が取れた時点での受信側入力電圧の値を送信ＣＰＵ４２０に通知する。送信ＣＰＵ４２０は、上記の処理を受信側入力電圧の値がVmになるまで繰り返し、Vmになった時点で、受信部８０に同期設定完了を通知し、この時点での送信側入力電圧値を初期電圧値としてＲＡＭ４５０に保存する。そして同時に、送信ＣＰＵ４２０は、データ変調部４３０に対して同期データ送信の停止を指示して、同期設定のための処理を終える。
【００４０】
また、送信ＣＰＵ４２０は、制御部１００から複写処理実行の通知を受けると、データ変調部４１０を制御して、図３（ａ）に示すシリアルデータ３００を受信部８０に送信させる。複写処理実行時の送信ＣＰＵ４２０の処理を以下に記す。
先ず、ＣＰＵ４２０は、ＲＡＭ４５０から初期電圧値を読み出して、この値の電圧を送信ＶＣＯ４４０に印可して送信クロックを発生させるとともに、データ変調部４３０に対しては、送信クロックに従って同期データを送信するよう指示する。そして、これに対して受信部８０から受信クロック同期の終了を通知してくると、送信ＣＰＵ４２０はこれをデータ変調部４３０に通知する。その後は、送信ＣＰＵ４２０は、制御部１００から水平同期信号を受け取るたびに、データ変調部４３０にシリアルデータ（１フレーム）送信を指示する。
【００４１】
ＲＡＭ４５０は不揮発性のＲＡＭであり、初期電圧値が格納される。
データ変調部４３０は、同期設定時には送信ＣＰＵ４２０からの指示を受けて、同期設定完了まで同期データを単独で受信部８０に送信する。
また、データ変調部４３０は、複写処理実行時には、送信ＣＰＵ４２０からの指示を受けて、第１ラインの画像データ送信に先立って同期調整のために同期データを受信部８０に送信し、その後は水平同期信号を受信した送信ＣＰＵ４２０から送信処理指示を受けるたびに図３に示したシリアルデータを１フレーム分、受信部８０に送信する。
【００４２】
図４は、データ変調部４３０からのデータ出力とのタイミングを示す図である。
同図（ａ）は、同期設定の場合であり、データ変調部４３０は、電源ＯＮ後に送信ＣＰＵ４２０からの指示で同期データ送信を開始し、送信ＣＰＵ４２０からの同期設定完了の通知を受けて同期データの送信を停止する。この後、データ変調部４３０は、複写処理が行われるまでデータ送信は行わない。
【００４３】
同図（ｂ）は、複写処理実行の場合であり、データ変調部４３０は、１回の水平同期信号４０１に対して１フレームを転送する。データ変調部４３０は、複写処理実行の通知を送信ＣＰＵ４２０から受けると同期データ出力を開始し、送信ＣＰＵ４２０から同期調整完了通知を受けた直後の水平同期信号４０２受け付け後に同期データ出力を停止して、スタートビットおよび画像データを送信する。そして、その後は、水平同期信号ごとに、所定の時間だけ同期データを送信した後にスタートビットと画像データとを送信する処理を繰り返す。なお、データ変調部４３０は、１ライン分の画像データ送信を完了してから次の水平同期信号を受け付けるまでの間は、同期データを送信する。また、データ変調部４３０は、水平同期信号を直接受け付けるわけではなく、送信ＣＰＵ４２０からのシリアルデータ（１フレーム）送信指示の形で受け付ける。
【００４４】
送信ＶＣＯ４４０は入力電圧に応じた周波数の信号を発生させる電圧制御発振器であり、送信ＣＰＵ４２０のＤ／Ａ変換端子から印加される送信側入力電圧の値に応じた周波数の信号を送信クロックとしてデータ変調部４３０に出力する。送信ＶＣＯ４４０は、同期設定時に送信クロック発振を開始し、複写機１の電源がＯＦＦされるまで発振を続ける。
（４）受信部８０の構成
次いで、画像データ送受信処理における受信側である、プリンタ部５０内の受信部８０の構成と構成各部の処理内容とを説明する。
【００４５】
受信部８０は、プリンタ部５０において画像読取部３０とのデータ送受信（受信）を実行する部分であり、受信ＣＰＵ８１０、データ復調部８２０、位相比較器８３１、ローパスフィルタ８３２、受信ＶＣＯ８３３、分周器８３４、タイマユニット８４０、受信側ＲＯＭ８５０などから成る。
上記構成のうち、位相比較器８３１、ローパスフィルタ８３２、受信ＶＣＯ８３３、分周器８３４はＰＬＬ部８３０を形成している。ＰＬＬ部８３０が行うのは公知のＰＬＬ処理なので、処理内容については簡単に説明する。
【００４６】
先ず、画像読取部３０から、送信クロックに応じた周波数でプリンタ部５０に送信されてきた同期データは、データ復号部８２０に入力されるとともに、ＰＬＬにおける基準周波数として位相比較器８３１に入力される。位相比較器８３１は、同期データ３０１の立ち上がりエッジと受信クロック（図８の比較周波数８１１に相当）の立ち上がりエッジとを比較し、両者の差に応じた信号を出力する。ローパスフィルタ８３２は、位相比較器８３１から出力されてくる信号から高周波数成分を除去した直流成分を受信ＶＣＯ８３３と受信ＣＰＵ８１０とに出力する。
【００４７】
受信ＶＣＯ８３３は、ローパスフィルタ８３２から出力されてくる信号の電圧に応じた周波数の受信クロック信号を発生させる。この信号はデータ復調部８２０、分周器８３４に出力される。分周器８３４に送られた受信クロック信号は、分周された後に位相比較器８３１に比較周波数として戻される。データ復調部８２０に送られる受信クロック信号は、ＰＬＬ実行中は無視され、ＰＬＬ終了後に画像データラッチのために使用される。
【００４８】
分周器８３４は、受信ＶＣＯ８３３が出力する受信クロック信号を２分周する。よって、送信クロックと受信クロックとは、受信クロックが送信クロックの２倍の周波数を持つ状態で同期が取られることになる（これは、厳密には「送信クロックと受信クロックの２分周信号とが同期」しているのだが、説明の便宜上、「送信クロックと受信クロックとが同期」という）。
【００４９】
上記のＰＬＬ部８３０の実行／停止（同期処理の開始／終了）は、データ復調部８２０から位相比較器８３１に出力されるホールド信号によって制御される。ホールド信号が‘０’の間は、ＰＬＬ部８３０による同期処理が実行され、ホールド信号が‘１’の間は、ＰＬＬ部８３０による処理は行われない。
先ず同期設定時、ホールド信号は、データ復調部８２０が受信ＣＰＵ８１０経由で複写機１の電源投入（同期設定開始）の通知を受け取った時点で‘０’にセットされ、受信ＶＣＯ８３３への入力電圧値がVmの状態（図９の点Ｍの位置）で送受信クロックの同期が実現した時点（同期設定が完了した時点）で、受信ＣＰＵ８１０からの指示により‘１’に切り替えられる。
【００５０】
また、複写処理実行時のホールド信号は、データ復調部８２０が受信ＣＰＵ８１０経由で複写処理実行開始の通知を受け取った時点で‘１’から‘０’に切り替えられ、その後は、データ変調部４３０から送信されてくるデータが同期データから画像データに変わるたびに‘０’から‘１’に、同期データから画像データに変わるたびに‘１’から‘０’に切り替えられる。そして、複写処理が完了して、複写機１が次の複写処理開始を待つ状態（待機）の間は、ホールド信号は‘１’に保たれる。
【００５１】
ホールド信号が‘１’になると、位相比較器８３１はハイインピーダンス状態となり、ローパスフィルタ８３２に出力される信号はホールド信号が‘１’に切り替えられる直前の内容に固定される。ローパスフィルタ８３２が出力する直流成分の電圧値（＝受信入力電圧の値）が一定となるので、受信ＶＣＯ８３３が出力する受信クロックの周波数も一定となるのである。
【００５２】
しかし、実際には、ホールド信号が‘１’となっている間（画像データ送信中および待機中）に、リーク電流によって受信入力電圧の値が変化するので、受信クロックの周波数は変動し、いったんは同期を取った送信クロックとの受信ＶＣＯ８３３が発振する受信クロックとの間にずれが生じる。こうしたずれは、ホールド信号が‘１’に保たれている時間が長いほど大きくなるので、待機中に生じるずれは大きなものになる。この大きなずれは、次の複写処理開始時に同期調整処理によって解消される。この場合、ずれ量が小さいほど同期調整に要する時間は短くて済み、画像データ送信を高速に行える。
【００５３】
受信ＣＰＵ８１０は、送信ＣＰＵ４２０からの指示に応じて同期処理（ＰＬＬ処理）の実行／停止を制御する。
先ず、同期設定処理の場合、受信ＣＰＵ８１０は制御部１００から複写機１の電源投入の通知を受けて、データ復調部８２０に対しホールド信号を‘０’に切り替えるよう指示する。その後、送信ＣＰＵ４２０から適正な位置（図９の点Ｍ）で同期設定が完了した旨の通知を受けると、データ復調部８２０に対して、ホールド信号を‘１’に切り替えるよう指示する。
【００５４】
また、複写処理実行の場合、受信ＣＰＵ８１０は制御部１００から複写処理実行の通知を受けて、データ復調部８２０に対しホールド信号を‘０’に切り替えるよう指示する。その後のホールド信号の切り替え処理は、水平同期信号とデータ復調部８２０に送信されてくるデータの内容（同期データか画像データか）をもとに実行される。データ復調部８２０は、送信されてくるデータが同期データから画像データに切り替わった時点でホールド信号を‘１’に、制御部１００から水平同期信号を受け付けた時点でホールド信号を‘０’にそれぞれ切り替える。なお、本実施の形態では、データ復調部８２０は水平同期信号を受信ＣＰＵ８１０経由で受け付けている。
【００５５】
図５は、ホールド信号５０１と、画像読取部３０からプリンタ部５０に送信されてくるデータの内容との関係を示す。
図５（ａ）は、同期設定時であり、ホールド信号５０１は、データ復調部８２０が受信ＣＰＵ８１０から電源投入の通知を受けた後に‘０’に切り替えられ、データ復調部８２０が受信ＣＰＵ８１０から同期設定完了の通知を受けた後に‘１’に切り替えられる。この間、データ変調部４３０から送信されてくるのは同期データのみである。
【００５６】
図５（ｂ）は複写処理実行時であり、受信ＣＰＵ８１０が制御部１００から複写処理実行の通知を受けた直後の水平同期信号５０３に応じてホールド信号５０２は‘０’に切り替えられる。これとほぼ同時にデータ変調部４３０からは同期データの送信が開始される。その後のホールド信号５０２は、データ変調部４３０から送信されてくるデータの内容（同期データか画像データか）と水平同期信号５０４，５０５とに対応して切り替えられる。
【００５７】
また、受信ＣＰＵ８１０には、受信ＶＣＯ８３３に入力されるのと同じ直流成分（受信側入力電圧）がローパスフィルタ８３２から入力されるが、同期設定処理の際、受信ＣＰＵ８１０は、この受信側入力電圧値を送信ＣＰＵ４２０に通知する。送信ＣＰＵ４２０に受信側入力電圧値を通知するタイミングは、タイマユニット８４０で制御する。ローパスフィルタから受信ＣＰＵ８１０には直流成分が連続的に入力されるが、同期設定処理において送信ＣＰＵ４２０に通知する必要があるのは、周波数同期がとれた時点での受信側入力電圧値だけである。そこで、受信ＣＰＵ８１０は、タイマユニット８４０にはＰＬＬによる周波数同期処理に充分な時間をセットし、タイマユニット８４０がタイムアップした時点（周波数同期が完了したと思われる時点）でのみ受信側入力電圧値を送信ＣＰＵ４２０に通知するのである。受信ＣＰＵ８１０は水平同期信号受信時ならびに、送信ＣＰＵ４２０から同期処理再実行の指示を受けた時にタイマユニット８４０を起動させる。
【００５８】
また、複写処理実行時（同期調整処理時）、受信ＣＰＵ８１０は位相比較器８３１から入力される送信クロックと受信クロックとの位相差の情報をもとに、同期調整が完了したかどうか（位相差が解消したかどうか）を判定し、完了と判定した時点で送信ＣＰＵ４２０に同期調整完了を通知する。
タイマユニット８４０は、専用のクロック発振器を内蔵して、受信ＣＰＵ４２０によって設定された時間を計測し、この設定時間が経過した時点で受信側ＣＰＵ４２０にタイムアップを通知する。
【００５９】
データ復調部８２０は、上述したホールド信号の切り替え処理のほかに、画像読取部３０から受信したシリアルデータのうち画像データを、受信ＶＣＯ８３３から出力されてくる受信クロックに従ってラッチ、復調した後に図外のＤ／Ａ変換部に出力する処理を行う。なお、データ復調部８２０は、同期データと画像データとの境界を、スタートビットで識別する。
（５）送信部４０の送信動作
次いで、同期設定処理実行時に、送信部４０が実行する処理について説明する。
【００６０】
図６は、同期設定処理に関連して送信部４０が行う処理の流れを送信ＣＰＵ４２０の動作を中心に示したフローチャート図である。
送信ＣＰＵ４２０は、操作者による複写機１の電源投入が制御部１００から通知されるのを待つ。そして、電源投入の通知を受信すると（Ｓ６０１:Yes）、送信ＣＰＵ４２０はＲＡＭ４５０に格納されている初期電圧値のデータを読み出すと（Ｓ６０２）、この値に相当する送信側入力電圧を送信ＶＣＯ４４０に印可して送信クロック信号を発振させる（Ｓ６０３）。
【００６１】
さらに、送信ＣＰＵ４２０は、送信クロック信号に合わせて同期データをプリンタ部５０に向けて送信するようデータ変調部４３０に指示する（Ｓ６０４）。その後、送信ＣＰＵ４２０は、受信側入力電圧値が受信ＣＰＵ８１０から通知されてくるのを待って（Ｓ６０５:Yes）、この受信側入力電圧値を送信側ＲＯＭ４６０に格納されている適正電圧値と比較する。両電圧値が一致しなかった場合は（Ｓ６０６:No）、両者の差に応じて送信側入力電圧の値を調整する。受信側入力電圧値が適正電圧値より低い場合（Ｓ６０７:Yes）は、送信側入力電圧値の値を大きくし（Ｓ６０８）、受信側入力電圧値が適正電圧値より高い場合（Ｓ６０７:No）は、送信側入力電圧値の値を小さくする（Ｓ６０９）。そして、送信ＣＰＵ４２０は、変更後の送信側入力電圧を送信ＶＣＯ４４０に印加して、前回とは周波数の違う送信クロック信号を発振させる（Ｓ６０３）。また、受信ＣＰＵ８１０に対して、新たな送信クロックに対して同期処理を再実行するよう指示する（Ｓ６１０）。送信ＣＰＵ４２０は、以上のステップＳ６０３〜Ｓ６１０の処理を、受信側入力電圧値が適正電圧値と一致するまで繰り返す。
【００６２】
受信側入力電圧値が適正電圧値と一致すると（Ｓ６０６:Yes）、送信ＣＰＵ４２０は、処理完了を示す信号を受信ＣＰＵ８１０に出力して、ＰＬＬ処理を終了させるとともに、データ変調部４３０に指示して同期データ出力を終了させる（Ｓ６１１）。また、ＲＡＭ４５０内の初期電圧値の値をこの時点での送信側入力電圧値で更新する（Ｓ６１２）。
（６）受信部８０の受信動作
次いで、同期設定処理実行時に、受信部８０が実行する処理について説明する。
【００６３】
図７は、同期設定処理に関連してプリンタ部５０が行う処理の流れを、受信ＣＰＵ８１０の動作を中心に示したフローチャート図である。
受信ＣＰＵ８１０は、操作者による複写機１の電源投入が制御部１００から通知されるのを待つ。そして、電源投入の通知を受信すると（Ｓ７０１:Yes）、受信ＣＰＵ８１０は、データ復調部８２０に指示を出して、ホールド信号を‘０’に切り替えさせ（Ｓ７０２）、タイマユニット８４０を起動させる（Ｓ７０３）。
【００６４】
その後、送信部４０から同期データが送信されてくると、ＰＬＬ実行部８３０は、同期データの周波数を比較周波数としてＰＬＬ処理を行い、送受信クロックの周波数同期を行う（Ｓ７０４）ので、受信ＣＰＵ８１０は、この周波数同期処理の完了（タイマユニット８４０のタイムアップ）を待つ（Ｓ７０５:Yes）。
受信ＣＰＵ８１０は、周波数同期処理が完了した時点で、ローパスフィルタ８３２からの直流成分の電圧値（受信側入力電圧値）を読み取って送信ＣＰＵ４２０に通知し（Ｓ７０６）、送信ＣＰＵ４２０からの応答を待つ（Ｓ７０７:Yes）。
【００６５】
送信ＣＰＵ４２０からの応答が、「同期処理完了（受信側入力電圧値が適正電圧値に等しい」であった場合（Ｓ７０８:Yes）、受信ＣＰＵ８１０は、データ復調部８２０に対し、ホールド信号を‘１’に切り替えてＰＬＬを停止するよう指示する（Ｓ７０９）。一方、応答が「同期処理再実行（受信側入力電圧値が適正電圧値と異なる）」であった場合（Ｓ７０８:No）、受信ＣＰＵ８１０はステップＳ７０３〜Ｓ７０７の処理を再実行する。
【００６６】
このように、本実施の形態では、受信ＣＰＵ８１０が受信側入力電圧値を送信ＣＰＵ４２０に通知し、送信ＣＰＵ４２０は、受信側入力電圧値をもとに送信側入力電圧値を調整して、同期周波数が受信ＶＣＯ８３３の同期可能範囲の中央に設定される。そのため、その後の複写処理の起動時に行われる同期調整に要する時間は短くなり、データ転送効率が良い。
【００６７】
なお、本実施の形態では、受信ＣＰＵ８１０は受信側入力電圧値を送信ＣＰＵ４２０に通知することとしているが、受信側入力電圧値が適正な値かどうかを送信ＣＰＵ４２０が判断できる情報であれば受信側入力電圧値でなくともかまわない。例えば、受信ＣＰＵ８１０が適正電圧値を保持しておいて、受信側入力電圧値と適正電圧値との差を送信ＣＰＵ４２０に通知するとしても良いし、更には、受信ＣＰＵ８１０が受信側入力電圧値と適正電圧値とを比較して、その結果をもとに、送信側入力電圧値の変更（上げるか下げるか）を送信ＣＰＵ４２０に指示することにしてよい。
【００６８】
また、本実施の形態では、同期設定は複写機１の電源投入時に、同期調整は各複写処理における１ライン目の走査露光処理前に行うとしたが、同期処理（同期設定、同期調整）実行のタイミングはこれに限定されない。同期設定については電源投入後一定時間おきに行ってもよい。一方、同期調整は、ＰＬＬが停止中（ホールド信号＝‘１’の間）に生じるずれの調整が目的なので、ＰＬＬ停止時間を計測し、所定の時間ＰＬＬの停止状態が継続した場合に行うことにしても良い。
【００６９】
さらに、本実施の形態はディジタル式複写機を例にとって説明したが、ＰＬＬを用いて同期を取りながらデータの送受信を行う装置すべてに適用可能である。
【００７０】
【発明の効果】
以上の説明から明らかなように、本発明のデータ送受信システムは、送信装置の送信クロックに対して受信装置が位相同期ループを用いて同期を取った受信クロックの情報を送信装置に通知し、送信装置がこれに応じて送信クロックの周波数を調節するので、データ送受信における同期処理に要する時間を短かくでき、効率よくデータを転送することができる。
【００７１】
また、受信装置が送信装置に通知する受信クロックの情報を、受信装置の位相同期ループを構成する電圧制御発振器に印可される入力電圧値とすれば、送信装置は入力電圧値をもとに送信クロックを調整できる。
さらに、送信装置は、受信装置の位相同期ループを構成する電圧制御発振器の同期可能周波数帯における中央域で同期が取れるよう、送信クロックの周波数を調整することにすれば、同期処理を短時間で完了できる周波数で同期を取ることができる。
【図面の簡単な説明】
【図１】本発明が適用された一実施の形態における複写機の構造を示す断面図である。
【図２】上記複写機において画像データの送受信を行う受信部と送信部との構成を示すブロック図である。
【図３】上記複写機において送受信されるシリアルデータの構造を示す模式図である。
【図４】上記シリアルデータと水平同期信号との関係を示すタイミング図である。
【図５】上記シリアルデータと受信部によるＰＬＬ処理を制御するホールド信号との関係を示すタイミング図である
【図６】上記送信部による同期処理の動作の流れを示すフローチャート図である。
【図７】上記受信部による同期処理の動作の流れを示すフローチャート図である。
【図８】ＰＬＬ実行に必要な構成を示すブロック図である。
【図９】ＰＬＬに用いられるＶＣＯの同期可能範囲を示す図である。
【図１０】上記ＶＣＯの変化前後の同期可能範囲を示す図である。
【符号の説明】
１複写機
３０画像読取部
４０送信部
４１０メモリユニット
４２０送信ＣＰＵ
４３０データ変調部
４４０送信ＶＣＯ
５０プリンタ部
８０受信部
８１０受信ＣＰＵ
８２０データ復調部
８３０ＰＬＬ部
８３３受信ＶＣＯ[0001]
[Technical field to which the invention belongs]
The present invention relates to a data transmission / reception system, and more particularly to a data transmission / reception system that uses a PLL to synchronize data transfer between a transmission side and a reception side.
[0002]
[Prior art]
In an image forming apparatus such as a copying machine, an electrostatic latent image is formed on the surface of a photosensitive drum by modulating and driving a laser diode (hereinafter referred to as “LD”) based on image data read from an original to emit a beam. After that, image formation is performed in the order of developing the electrostatic latent image with a developer and transferring it to a transfer material.
[0003]
In such an apparatus, data transmission / reception processing is performed between an image reading unit that reads a document and a printer unit that modulates and drives an LD based on image data to form an electrostatic latent image.
In order to correctly perform data transmission / reception, it is necessary to match (synchronize) the frequency and phase of the data transmission clock on the transmission side with the frequency and phase of the data reception clock on the reception side. As one of the methods, PLL (Phase Locked Loop: phase-locked loop).
[0004]
FIG. 8 shows a basic configuration necessary for PLL execution, and includes a phase comparator 801, a low-pass filter 802, and a VCO (Voltage Controlled Oscillator) 803. Using such a configuration, the PLL causes the VCO 803 to oscillate a signal having a frequency synchronized with the frequency of the signal received from the outside (reference frequency 811).
[0005]
The phase comparator 801 compares the comparison frequency 812 and the reference frequency 811 and outputs an output signal 813 corresponding to the difference between the two. The low-pass filter 802 outputs a DC component 814 obtained by removing high frequency components from the output signal 813. The VCO 803 is a device that generates a signal having a frequency corresponding to the input voltage, and outputs a signal having a frequency corresponding to the voltage of the DC component 814. The frequency of this signal is returned to the phase comparator 801 as the comparison frequency 812.
[0006]
In addition to the above configuration, if a frequency divider 804 is added between the VCO 803 and the phase comparator 801, a signal obtained by dividing the signal oscillated by the VCO 803 by N (N is an integer equal to or greater than 1) becomes the comparison frequency 812. The VCO 803 can also be synchronized in a state where it oscillates a signal having a frequency N times the reference frequency.
As described above, the PLL compares the phase between the reference frequency 811 input from the outside and the frequency of the signal oscillated by the VCO 803 (comparison frequency 812), and changes the input voltage value to the VCO 803 based on the difference. The VCO 803 oscillates a signal having a frequency synchronized with the reference frequency (a frequency N times the reference frequency when a frequency divider is included). In the case of a digital copying machine, the receiving side printer unit synchronizes with the frequency of the transmission clock signal oscillated by the transmission side image reading unit (corresponding to “reference frequency 811”). Frequency 812 ") is adjusted.
[0007]
In the example of the digital copying machine, there are two stages in the synchronization process. One is performed when the power of the copying machine is turned on prior to the start of execution of copying processing, and is hereinafter referred to as “synchronization setting”. In this method, the transmission side clock and the reception side clock are synchronized at a predetermined frequency (hereinafter referred to as “synchronization frequency”). The synchronization frequency is generally obtained based on the VCO standard (input voltage-frequency characteristics) that oscillates the reception clock.
[0008]
Another synchronization process is an adjustment process for pulling back the reception clock frequency gradually deviating from the synchronization frequency due to a leakage current generated in the PLL during standby and data transmission / reception processing. This is called “synchronous adjustment”. While the synchronization setting is performed when the power is turned on or the like, the synchronization adjustment is performed at the time of executing each copying process or at the end of a predetermined number of copying processes.
[0009]
In digital copiers that require high-speed image formation, the transmission / reception processing speed of image data also affects the performance of the product. Therefore, the time required for synchronous adjustment processing, which is the pre-processing of image data transfer, should be kept as short as possible. Is desirable. However, the time required for synchronization adjustment is affected by the synchronization frequency determined in the synchronization setting.
[0010]
FIG. 9 is a diagram showing the input voltage-frequency characteristics of the VCO. The VCO can change the frequency of the output signal according to the input voltage. However, synchronization in the PLL is limited to the range indicated by the solid line 901, and the time required for the synchronization processing is synchronized at a frequency close to the upper limit and lower limit (points H and L) of the range. There is a characteristic that it takes longer than the case where synchronization is established at the frequency (Fm) around the point M, which is the central portion of the synchronizable range. This is because the closer to the upper and lower limits (points H and L) of the range, the larger the leakage current, and the greater the frequency shift. Therefore, it is desirable to keep synchronization around the point M (frequency: Fm, input voltage value: Vm) in the synchronizable range.
[0011]
Therefore, the reading system on the transmission side outputs the signal of the frequency Fm at the point M in FIG. 9 to the printer unit on the reception side as a transmission clock at the synchronization setting stage, and the printer unit outputs the frequency Fm of the transmission clock. The PLL is executed as the reference frequency 811 (synchronization frequency), and the reception clock is synchronized with the transmission clock.
[0012]
[Problems to be solved by the invention]
However, because the frequency range of the VCO that can be synchronized varies depending on the individual product differences and the usage environment, even if the transmitting side outputs a signal at a predetermined frequency (Fm in Fig. 9), the receiving side can always be synchronized. Synchronization is not always achieved at the center of the range (around point M in FIG. 9). In some cases, a band that is inconvenient for synchronization adjustment (around points H and L in FIG. 9) is set.
[0013]
In particular, in the case of using a VCO using a narrow crystal with a variable frequency range in order to stabilize the transfer rate, the above synchronizable range is also narrowed. Therefore, it is difficult to achieve synchronization at the center of the synchronizable range. Become.
FIG. 10 shows the synchronizable range of the VCO on the receiving side that has changed according to the environment. A solid line 901 indicates before change (same as in FIG. 9), and a solid line 1001 indicates after change. The frequency of the synchronizable range after the change is lower than that before the change. Note that, as a characteristic of the VCO, the change in the synchronizable range occurs only in the frequency band due to individual differences and environmental influences, and the synchronizable range when viewed from the input voltage value (Va to Vb in FIGS. 9 and 10). ) Is stable.
[0014]
Here, when a clock signal having a frequency of Fm is output to the receiving side VCO after the change so that the transmitting side can synchronize at the point M assuming the characteristics before the change, the point close to the upper limit of the synchronizable range after the change. The synchronization will be established at N, and the point will deviate from the point M ′ which is the center of the synchronizable range after the change. If the synchronization process (synchronization adjustment) is performed at this position, it takes a longer time than the process at the point M ′, and as a result, the efficiency of the data transfer process decreases.
[0015]
In view of the above problems, the present invention synchronizes a transmission clock and a reception clock in data transmission / reception at the center of the synchronizable range of the receiving-side VCO, thereby shortening the time required for the synchronization adjustment processing, thereby efficiently transferring data. An object is to provide an executable data transmission / reception system.
[0016]
[Means for Solving the Problems]
In order to solve the above problems, a data transmission / reception apparatus according to the present invention is a data transmission / reception system including a transmission apparatus that transmits data according to a transmission clock and a reception apparatus that receives the data according to a reception clock synchronized with the transmission clock. The transmission device includes a transmission clock oscillation unit that oscillates a transmission clock, an information acquisition unit that receives oscillation information of the reception clock at the time when synchronization with the transmission clock is completed, and a transmission clock based on the oscillation information. And a receiving means for oscillating a reception clock synchronized with the transmission clock using a phase-locked loop, and a reception clock when synchronization with the transmission clock is completed. And an information output means for outputting the oscillation information to the transmitter To.
[0017]
Alternatively, the data transmitting / receiving apparatus of the present invention is characterized in that the oscillation information is an input voltage value applied to a voltage controlled oscillator constituting a phase locked loop of the receiving apparatus.
Alternatively, the data transmission / reception device according to the present invention may be configured such that the control means has a frequency of a transmission clock based on the oscillation information so that synchronization can be achieved in a central region in a synchronizable frequency band of a voltage controlled oscillator constituting a phase locked loop of the reception device. It is characterized by adjusting.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking a digital copying machine as an example.
(1) Overall configuration of digital copier
First, the overall configuration of a digital copying machine 1 (hereinafter simply referred to as “copying machine 1”) in the present embodiment will be described with reference to FIG.
[0019]
As shown in FIG. 1, the copying machine 1 includes an automatic document feeder 10, an image reading unit 30, a printer unit 50, a paper feeding unit 70, and the like.
The automatic document feeder 10 automatically conveys a document to a document reading position on the platen glass 31 of the image reading unit 30.
The image reading unit 30 optically reads an image of a document conveyed to the document reading position of the platen glass 31, and includes a scanner 32, a CCD image sensor (hereinafter referred to as “CCD sensor”) 38, and a transmission unit. 40 or the like.
[0020]
The scanner 32 is provided with an exposure lamp 33 and a mirror 34 for changing the optical path of reflected light from the original by irradiation of the exposure lamp 33 in a direction parallel to the platen glass 31, and the platen glass is moved by moving in the arrow direction in the figure. The document on 31 is scanned. The reflected light from the original is reflected by the mirror 34 and then guided to the CCD image sensor 38 via the mirrors 35 and 36 and the condenser lens 37, where it is converted into an electric signal to generate image data.
[0021]
The transmission unit 40 converts the image data output from the CCD sensor 38 into a digital multi-value signal, corrects it, temporarily stores it in the memory, and then transmits it to the printer unit 50 for exposure scanning. . When transmitting image data, synchronization processing is performed in order to synchronize with the receiving side (printer unit 50). The details of the synchronization processing of the transmission unit 40 will be described later.
[0022]
The printer unit 50 forms an image on a recording sheet by a known electrophotographic method, converts the image data received from the image reading unit 30 into a drive signal, and drives the LD 51 to emit laser light. . The laser beam is reflected by the mirror surface on the side of the polygon mirror 52 that rotates at a predetermined angular velocity, and exposes and scans the surface of the photosensitive drum 56 via the fθ lens 53 and the mirrors 54 and 55.
[0023]
The receiving unit 80 receives image data from the transmitting unit 40 of the image reading unit 30. The receiving unit 80 will be described in more detail later.
The photosensitive drum 56 is subjected to removal of residual toner on the surface of the photosensitive member by the cleaning unit 57 before being subjected to the above-described exposure, and further discharged by irradiating an eraser lamp (not shown). When the exposure is performed in such a uniformly charged state, an electrostatic latent image is formed on the surface of the photosensitive drum 56.
[0024]
The developing device 59 develops the electrostatic latent image formed on the surface of the photosensitive drum 56. On the other hand, the paper feed unit 70 is provided with two paper cassettes 71 and 72, and a recording sheet of a required size is fed into the paper cassette 71 in synchronization with the exposure and development operations on the photosensitive drum 56 described above. , 72 is fed by driving a paper feed roller 711 or 721. The fed recording sheet comes into contact with the surface of the photosensitive drum 56 below the photosensitive drum 56, and at this time, the toner image formed on the surface of the photosensitive drum 56 is formed by the electrostatic force of the transfer charger 60. It is transferred to the surface of the recording sheet.
[0025]
Thereafter, the recording sheet is separated from the surface of the photosensitive drum 56 by the electrostatic force of the separation charger 61 and is transported to the fixing unit 63 by the transport belt 62.
The toner image transferred to the recording sheet is fixed by being pressed by the fixing unit 63 while being heated by a fixing roller 64 having a heater therein. The recording sheet after fixing is discharged onto a discharge tray 66 by a discharge roller 65.
[0026]
When the control unit 100 receives a user designation (number of copies, single-side / double-side designation, copy start instruction, etc.) from the operation panel 90, the control unit 100 notifies the components of the copier 1 of the designated content. In addition, the processing timing of each part of these components is controlled uniformly to realize a smooth copying operation.
Further, the control unit 100 notifies the image reading unit 30 and the printer unit 50 of an operator instruction for turning on the power and specifying the copying process, thereby synchronizing processing (synchronization setting at power-on and each copying process). (Synchronous adjustment) timing.
[0027]
In addition, the control unit 100 adjusts the start timing in the process of transferring image data line by line from the image reading unit 30 to the printer unit 50 for exposure scanning. Send a signal.
(2) Configuration of transmission unit 40
Next, the configuration of the transmission unit 40 in the image reading unit 30 on the transmission side in the image data transmission / reception process and the processing contents of each component will be described.
[0028]
The transmission unit 40 is a part that executes data transmission to the printer unit 50 in the image reading unit 30, and includes a transmission CPU 420, a memory unit 410, a transmission VCO 440, a data modulation unit 430, a transmission side ROM 460, and a RAM 450. Data transmitted from the transmission unit 40 to the printer unit 50 includes image data of a read original and data (synchronization data) for synchronization prior to image data transmission. The synchronization data is transmitted to the receiving unit 80 alone in the case of the synchronization setting performed immediately after the copying machine 1 is turned on, and added to the image data in the case of the synchronization adjustment performed each time the copying process is executed. The
[0029]
The memory unit 410 converts the image data output from the CCD sensor 38 into a digital multi-value signal, performs necessary correction and image quality improvement, and stores it in the built-in image data memory. The memory unit 410 manages image data in units of line data that is a unit of exposure scanning processing.
The image data is transmitted one line at a time for each exposure scan, and the transmission start timing is controlled by a horizontal synchronization signal output from the control unit 100. However, since it is necessary to synchronize the transmission clock and the reception clock before transmitting the image data, the data for synchronization (synchronized data) is transmitted prior to the image data (line data). It will be.
[0030]
FIG. 3 is a schematic diagram showing a format of data (serial data) 300 transmitted by the transmission unit 40. The serial data 300 shown in FIG. 3A is composed of a plurality of continuous frames including synchronization data 301, start bits 302, and image data 303. One frame corresponds to one line data in the memory unit 410, and the number of frames constituting the serial data 300 is equal to the number of line data in the memory unit 410 (= number of scanning processes). The image reading unit 30 transmits serial data for one frame (one line data) every time a horizontal synchronization signal is received from the control unit 100.
[0031]
Synchronization data 301 is added to the image data 303 of all lines, but only the synchronization data 301 added to the image data 303 of the first line immediately after the start of the copying process is the synchronization data added to the image data of other lines. It is larger than 301. This is because the synchronization adjustment is performed at the start of each copying process, and the synchronization data 301 added to the image data 303 of the first line needs to be continuously transmitted for a sufficient time to complete the synchronization adjustment. Because. The synchronization data added to the image data for the second and subsequent lines is small in order to eliminate the frequency shift that occurs during the transmission of the image data of the immediately preceding line.
[0032]
Hereinafter, information constituting the frame will be sequentially described.
First, the synchronization data 301 shown in FIG. 3B is data transmitted during the process of synchronizing the image data transmission / reception between the transmission side and the reception side. The content of the synchronization data 301 repeats “1” and “0”, and one bit corresponds to two transmission clocks. The data modulation unit 430 generates the synchronization data 301.
[0033]
In the case of the synchronization setting, the synchronization data is independently transmitted from the transmission unit 40 to the reception unit 80 without accompanying image data. The format of the synchronization data in this case is also shown in FIG. Is the same as
The start bit 302 shown in FIG. 3C is data composed of 10 bits, followed by nine “1” bits from the beginning, and only the last bit is “0”. The start bit 302 is for indicating the boundary between the synchronization data 301 and the image data 303, and only the last bit is “0” to indicate that the next bit is the head of the image data. is there. The start bit 302 is generated by the data modulation unit 430.
[0034]
The image data 303 shown in FIG. 3D is one line data of the image data stored in the memory unit 410, and is a set of gradation data of 1 dot = 8 bits. 1-bit “0” data is added to the end of each gradation data so that confusion with the start bit does not occur.
The serial data 300 is finally irradiated as a laser beam, and forms an electrostatic latent image in the image forming area on the surface of the photosensitive drum 56. Of the serial data 300, the synchronization data 301 and the start bit 302 are images and images. Is irrelevant data, so it is not converted to an LD drive signal and does not affect the image that is finally formed.
[0035]
The transmission CPU 420 executes a program in the transmission-side ROM 460 to perform general control of serial data transmission. The transmission CPU 420 is activated by an instruction from the control unit 100 when the operator turns on the power from the operation panel 90 (not shown). .
The transmission CPU 420 first performs processing for synchronization setting immediately after startup (immediately after power-on). The contents are shown below.
[0036]
When receiving a power-on notification from the control unit 100, the transmission CPU 420 activates the data modulation unit 430, reads an initial voltage value in the RAM 450, holds it inside, and inputs an input voltage corresponding to this value to the D / A. Application to the transmission VCO 440 from the conversion terminal. (Hereinafter, the input voltage applied to the transmission VCO 440 is referred to as “transmission side input voltage” in order to distinguish it from the input voltage value applied to the reception VCO 833.)
The initial voltage value is a value of the transmission side input voltage at which the synchronization frequency can be expected to be the central band (point M in FIG. 9) of the synchronizable range on the reception side. Taking FIG. 9 as an example, the voltage value is such that the transmission clock frequency oscillated by the transmission VCO 440 is Fm. The initial voltage value is a value obtained from the product specification of the reception VCO 833 (input voltage-frequency characteristics in an ideal state) at the time of shipment of the copying machine 1. Each time synchronization is set when the power is turned on, the transmission side input voltage value, which is the result of the synchronization setting process, is updated.
[0037]
The data modulation unit 430 transmits synchronization data in accordance with a transmission clock oscillated according to a voltage applied to the transmission VCO 440 by the transmission CPU 420. On the other hand, the receiving-side printer unit 50 executes PLL processing and causes the reception VCO 833 to oscillate the reception clock synchronized with the transmission clock. Then, the value of the input voltage corresponding to the reception clock frequency (hereinafter, “reception side input voltage”) is notified from the reception unit 80 to the transmission CPU 420.
[0038]
When the transmission CPU 420 is notified of the value of the reception-side input voltage from the printer unit 50, the transmission CPU 420 compares this value with the appropriate voltage value in the transmission-side ROM 460. The appropriate voltage value is a value when the center of the synchronizable range of the reception VCO 833 is viewed from the input voltage value, and corresponds to the input voltage value: Vm at the point M in FIG. If the characteristics of the reception VCO 833 are in an ideal state as shown by the solid line 901 in FIG. 9, the transmission VCO 440 oscillates a transmission clock having a transmission frequency: Fm, whereas the value of the reception side input voltage is Vm. It should be. However, if the synchronizable range of the reception VCO 833 deviates from an ideal state as shown in FIG. 10 due to individual differences or environmental influences, a value different from Vm is notified to the transmission CPU 420. In that case, the transmission CPU 420 changes the value of the transmission side input voltage (= transmission clock frequency) so that the value of the reception side input voltage approaches Vm, and re-executes the synchronization processing for the changed transmission clock frequency. The receiving unit 80 is instructed to do so.
[0039]
When the value of the reception side input voltage exceeds Vm, the transmission CPU 420 decreases the value of the transmission side input voltage (= transmission clock frequency), and conversely when the value falls below Vm, the value of the transmission side input voltage (= transmission). Increase the clock frequency. When the transmission clock frequency changes in this way, the receiving-side printer unit 50 executes PLL using the new transmission clock frequency as a reference frequency to establish synchronization, and the value of the reception-side input voltage at the time of synchronization is transmitted to the transmission CPU 420. Notify The transmission CPU 420 repeats the above processing until the value of the reception-side input voltage reaches Vm. When the value becomes Vm, the transmission CPU 420 notifies the reception unit 80 of completion of the synchronization setting, and the transmission-side input voltage value at this time is initialized. It is stored in the RAM 450 as a voltage value. At the same time, the transmission CPU 420 instructs the data modulation unit 430 to stop synchronous data transmission, and finishes the processing for synchronization setting.
[0040]
In addition, when receiving a copy processing execution notification from the control unit 100, the transmission CPU 420 controls the data modulation unit 410 to transmit the serial data 300 shown in FIG. The processing of the transmission CPU 420 when executing the copy processing will be described below.
First, the CPU 420 reads an initial voltage value from the RAM 450, applies a voltage of this value to the transmission VCO 440 to generate a transmission clock, and transmits synchronous data to the data modulation unit 430 according to the transmission clock. Instruct. In response to this, when the reception unit 80 notifies the end of reception clock synchronization, the transmission CPU 420 notifies the data modulation unit 430 of this. Thereafter, the transmission CPU 420 instructs the data modulation unit 430 to transmit serial data (one frame) every time a horizontal synchronization signal is received from the control unit 100.
[0041]
The RAM 450 is a nonvolatile RAM and stores an initial voltage value.
The data modulation unit 430 receives an instruction from the transmission CPU 420 at the time of synchronization setting, and transmits the synchronization data alone to the reception unit 80 until the synchronization setting is completed.
Further, when executing the copying process, the data modulation unit 430 receives an instruction from the transmission CPU 420 and transmits the synchronization data to the reception unit 80 for synchronization adjustment prior to the transmission of the image data of the first line, and thereafter the horizontal data Each time a transmission processing instruction is received from the transmission CPU 420 that has received the synchronization signal, the serial data shown in FIG.
[0042]
FIG. 4 is a diagram illustrating timing with data output from the data modulation unit 430.
FIG. 6A shows the case of synchronous setting. The data modulation unit 430 starts synchronous data transmission in response to an instruction from the transmission CPU 420 after the power is turned on, and receives synchronization notification completion notification from the transmission CPU 420. Stop sending Thereafter, the data modulation unit 430 does not transmit data until the copying process is performed.
[0043]
FIG. 6B shows a case where copy processing is executed, and the data modulation unit 430 transfers one frame for one horizontal synchronization signal 401. The data modulation unit 430 starts synchronous data output when receiving a copy processing execution notification from the transmission CPU 420, stops the synchronous data output after receiving the horizontal synchronization signal 402 immediately after receiving the synchronization adjustment completion notification from the transmission CPU 420, Send start bit and image data. After that, the process of transmitting the start bit and the image data after transmitting the synchronization data for a predetermined time for each horizontal synchronization signal is repeated. The data modulation unit 430 transmits synchronization data after completing transmission of image data for one line until receiving the next horizontal synchronization signal. In addition, the data modulation unit 430 does not directly receive the horizontal synchronization signal but receives the serial data (one frame) transmission instruction from the transmission CPU 420.
[0044]
The transmission VCO 440 is a voltage controlled oscillator that generates a signal having a frequency corresponding to the input voltage, and data modulation is performed using a signal having a frequency corresponding to the value of the transmission side input voltage applied from the D / A conversion terminal of the transmission CPU 420 as a transmission clock. Output to the unit 430. The transmission VCO 440 starts transmission clock oscillation at the time of synchronization setting, and continues to oscillate until the power of the copying machine 1 is turned off.
(4) Configuration of receiving unit 80
Next, the configuration of the reception unit 80 in the printer unit 50, which is the reception side in the image data transmission / reception process, and the processing contents of each component will be described.
[0045]
The receiving unit 80 is a part that performs data transmission / reception (reception) with the image reading unit 30 in the printer unit 50, and includes a receiving CPU 810, a data demodulating unit 820, a phase comparator 831, a low-pass filter 832, a receiving VCO 833, and a frequency divider. 834, a timer unit 840, a receiving ROM 850, and the like.
Of the above configuration, the phase comparator 831, the low-pass filter 832, the reception VCO 833, and the frequency divider 834 form a PLL unit 830. Since the PLL unit 830 performs known PLL processing, the processing content will be briefly described.
[0046]
First, the synchronization data transmitted from the image reading unit 30 to the printer unit 50 at a frequency corresponding to the transmission clock is input to the data decoding unit 820 and also input to the phase comparator 831 as a reference frequency in the PLL. . The phase comparator 831 compares the rising edge of the synchronization data 301 with the rising edge of the reception clock (corresponding to the comparison frequency 811 in FIG. 8), and outputs a signal corresponding to the difference between the two. The low-pass filter 832 outputs to the reception VCO 833 and the reception CPU 810 a DC component obtained by removing a high frequency component from the signal output from the phase comparator 831.
[0047]
The reception VCO 833 generates a reception clock signal having a frequency corresponding to the voltage of the signal output from the low pass filter 832. This signal is output to data demodulator 820 and frequency divider 834. The received clock signal sent to the frequency divider 834 is frequency-divided and then returned to the phase comparator 831 as a comparison frequency. The reception clock signal sent to the data demodulator 820 is ignored during the execution of the PLL, and is used for image data latch after the PLL ends.
[0048]
The frequency divider 834 divides the reception clock signal output from the reception VCO 833 by two. Therefore, the transmission clock and the reception clock are synchronized in a state where the reception clock has a frequency twice that of the transmission clock (strictly speaking, this means that the transmission clock and the reception clock are divided by two. Are "synchronized", but for convenience of explanation, "the transmission clock and the reception clock are synchronized").
[0049]
Execution / stop (start / end of synchronization processing) of the PLL unit 830 is controlled by a hold signal output from the data demodulation unit 820 to the phase comparator 831. While the hold signal is “0”, the synchronization process by the PLL unit 830 is executed, and while the hold signal is “1”, the process by the PLL unit 830 is not performed.
First, at the time of synchronization setting, the hold signal is set to “0” when the data demodulator 820 receives a notification of power-on (start of synchronization setting) of the copying machine 1 via the reception CPU 810, and the input voltage value to the reception VCO 833. Is switched to “1” in response to an instruction from the reception CPU 810 when synchronization of the transmission / reception clock is realized (when synchronization setting is completed) in the state of Vm (position of point M in FIG. 9).
[0050]
The hold signal at the time of executing the copying process is switched from “1” to “0” when the data demodulating unit 820 receives a notification of starting the copying process via the receiving CPU 810, and thereafter, from the data modulating unit 430. Each time the transmitted data changes from synchronous data to image data, it is switched from “0” to “1”, and every time it changes from synchronous data to image data, it is switched from “1” to “0”. While the copying process is completed and the copying machine 1 waits for the start of the next copying process (standby), the hold signal is kept at “1”.
[0051]
When the hold signal becomes “1”, the phase comparator 831 enters a high impedance state, and the signal output to the low-pass filter 832 is fixed to the content immediately before the hold signal is switched to “1”. Since the DC component voltage value (= received input voltage value) output from the low-pass filter 832 is constant, the frequency of the reception clock output from the reception VCO 833 is also constant.
[0052]
However, in practice, while the hold signal is “1” (during image data transmission and standby), the value of the reception input voltage changes due to the leakage current, so the frequency of the reception clock fluctuates and There is a difference between the synchronized transmission clock and the reception clock oscillated by the reception VCO 833. Such a deviation becomes larger as the time during which the hold signal is kept at “1” becomes longer, and thus the deviation that occurs during standby becomes larger. This large shift is eliminated by the synchronization adjustment process at the start of the next copying process. In this case, the smaller the deviation amount, the shorter the time required for the synchronization adjustment, and the image data can be transmitted at high speed.
[0053]
Reception CPU 810 controls execution / stop of synchronization processing (PLL processing) in accordance with an instruction from transmission CPU 420.
First, in the case of the synchronization setting process, the reception CPU 810 receives a notification of power-on of the copying machine 1 from the control unit 100 and instructs the data demodulation unit 820 to switch the hold signal to “0”. Thereafter, upon receiving notification from the transmission CPU 420 that the synchronization setting has been completed at an appropriate position (point M in FIG. 9), the data demodulator 820 is instructed to switch the hold signal to “1”.
[0054]
In the case of executing the copying process, the receiving CPU 810 receives the notification of the copying process execution from the control unit 100 and instructs the data demodulating unit 820 to switch the hold signal to “0”. Subsequent hold signal switching processing is executed based on the horizontal synchronization signal and the content of the data transmitted to the data demodulator 820 (synchronization data or image data). The data demodulation unit 820 sets the hold signal to “1” when the transmitted data is switched from the synchronization data to the image data, and sets the hold signal to “0” when the horizontal synchronization signal is received from the control unit 100. Switch. In this embodiment, the data demodulator 820 receives a horizontal synchronization signal via the reception CPU 810.
[0055]
FIG. 5 shows the relationship between the hold signal 501 and the content of data transmitted from the image reading unit 30 to the printer unit 50.
FIG. 5A shows the time of synchronization setting. The hold signal 501 is switched to “0” after the data demodulator 820 receives a power-on notification from the reception CPU 810, and the data demodulator 820 is synchronized with the reception CPU 810. After receiving the notification of setting completion, it is switched to “1”. During this time, only the synchronization data is transmitted from the data modulation unit 430.
[0056]
FIG. 5B shows the time when the copy process is executed, and the hold signal 502 is switched to “0” in response to the horizontal synchronization signal 503 immediately after the reception CPU 810 receives a notification of the copy process execution from the control unit 100. Almost simultaneously with this, transmission of synchronous data is started from the data modulation section 430. The subsequent hold signal 502 is switched in accordance with the data content (synchronous data or image data) transmitted from the data modulation unit 430 and the horizontal synchronizing signals 504 and 505.
[0057]
The reception CPU 810 receives the same DC component (reception side input voltage) as that input to the reception VCO 833 from the low-pass filter 832, but the reception CPU 810 receives the reception side input voltage value during the synchronization setting process. Is sent to the transmission CPU 420. The timer unit 840 controls the timing of notifying the transmission CPU 420 of the reception side input voltage value. Although a direct current component is continuously input from the low-pass filter to the reception CPU 810, only the reception-side input voltage value at the time of frequency synchronization needs to be notified to the transmission CPU 420 in the synchronization setting process. Therefore, the reception CPU 810 sets a sufficient time for the frequency synchronization processing by the PLL in the timer unit 840 and receives the input voltage value on the reception side only when the timer unit 840 times out (when the frequency synchronization is considered to be completed). Is transmitted to the transmission CPU 420. The reception CPU 810 activates the timer unit 840 when the horizontal synchronization signal is received and when an instruction to re-execute synchronization processing is received from the transmission CPU 420.
[0058]
In addition, when the copying process is executed (during the synchronization adjustment process), the reception CPU 810 determines whether the synchronization adjustment is completed based on the information on the phase difference between the transmission clock and the reception clock input from the phase comparator 831 (phase difference). Whether or not has been resolved), and when it is determined to be complete, the transmission CPU 420 is notified of the completion of synchronization adjustment.
The timer unit 840 includes a dedicated clock oscillator, measures the time set by the reception CPU 420, and notifies the reception side CPU 420 of the time-up when the set time has elapsed.
[0059]
In addition to the hold signal switching process described above, the data demodulating unit 820 latches and demodulates the image data of the serial data received from the image reading unit 30 in accordance with the reception clock output from the reception VCO 833, and is not shown in the figure. Processing to output to the D / A converter is performed. The data demodulator 820 identifies the boundary between the synchronization data and the image data with the start bit.
(5) Transmission operation of the transmission unit 40
Next, processing executed by the transmission unit 40 when executing the synchronization setting processing will be described.
[0060]
FIG. 6 is a flowchart showing the flow of processing performed by the transmission unit 40 in relation to the synchronization setting processing, centering on the operation of the transmission CPU 420.
The transmission CPU 420 waits for the control unit 100 to notify the operator that the copying machine 1 is powered on. When the power-on notification is received (S601: Yes), the transmission CPU 420 reads the initial voltage value data stored in the RAM 450 (S602), and applies the transmission-side input voltage corresponding to this value to the transmission VCO 440. Then, the transmission clock signal is oscillated (S603).
[0061]
Further, the transmission CPU 420 instructs the data modulation unit 430 to transmit the synchronization data to the printer unit 50 in accordance with the transmission clock signal (S604). Thereafter, the transmission CPU 420 waits for the reception-side input voltage value to be notified from the reception CPU 810 (S605: Yes), and compares this reception-side input voltage value with the appropriate voltage value stored in the transmission-side ROM 460. . If the two voltage values do not match (S606: No), the value of the transmission side input voltage is adjusted according to the difference between the two voltage values. When the reception side input voltage value is lower than the appropriate voltage value (S607: Yes), the value of the transmission side input voltage value is increased (S608), and when the reception side input voltage value is higher than the appropriate voltage value (S607: No) Decreases the value of the transmission-side input voltage value (S609). Then, the transmission CPU 420 applies the changed transmission-side input voltage to the transmission VCO 440 to oscillate a transmission clock signal having a frequency different from that of the previous time (S603). Further, the reception CPU 810 is instructed to re-execute the synchronization process for the new transmission clock (S610). The transmission CPU 420 repeats the processes in steps S603 to S610 until the reception-side input voltage value matches the appropriate voltage value.
[0062]
When the input voltage value on the reception side matches the appropriate voltage value (S606: Yes), the transmission CPU 420 outputs a signal indicating processing completion to the reception CPU 810, ends the PLL processing, and instructs the data modulation unit 430. The synchronous data output is terminated (S611). Further, the value of the initial voltage value in the RAM 450 is updated with the transmission side input voltage value at this time (S612).
(6) Reception operation of receiving unit 80
Next, processing executed by the receiving unit 80 when executing the synchronization setting processing will be described.
[0063]
FIG. 7 is a flowchart showing the flow of processing performed by the printer unit 50 in relation to the synchronization setting processing, centering on the operation of the reception CPU 810.
The reception CPU 810 waits for notification from the control unit 100 that the operator turns on the power of the copying machine 1. When the power-on notification is received (S701: Yes), the reception CPU 810 issues an instruction to the data demodulation unit 820, switches the hold signal to “0” (S702), and starts the timer unit 840 (S703). ).
[0064]
Thereafter, when synchronization data is transmitted from the transmission unit 40, the PLL execution unit 830 performs PLL processing using the frequency of the synchronization data as a comparison frequency and performs frequency synchronization of the transmission and reception clocks (S704). Wait for the completion of the frequency synchronization processing (time-up of the timer unit 840) (S705: Yes).
When the frequency synchronization processing is completed, the reception CPU 810 reads the DC component voltage value (reception side input voltage value) from the low-pass filter 832 and notifies the transmission CPU 420 (S706), and waits for a response from the transmission CPU 420 ( S707: Yes).
[0065]
When the response from the transmission CPU 420 is “synchronization processing completed (reception side input voltage value is equal to appropriate voltage value)” (S708: Yes), the reception CPU 810 sends a hold signal to the data demodulation unit 820 to “1”. When the response is “Re-execution of synchronization process (reception side input voltage value is different from appropriate voltage value)” (S708: No), the reception CPU 810 Re-executes the processing of steps S703 to S707.
[0066]
As described above, in the present embodiment, the reception CPU 810 notifies the transmission side input voltage value to the transmission CPU 420, and the transmission CPU 420 adjusts the transmission side input voltage value based on the reception side input voltage value to obtain the synchronization frequency. Is set at the center of the synchronizable range of the reception VCO 833. Therefore, the time required for the synchronization adjustment performed at the time of starting the subsequent copying process is shortened, and the data transfer efficiency is good.
[0067]
In this embodiment, the reception CPU 810 notifies the transmission CPU 420 of the reception side input voltage value. However, if the transmission CPU 420 can determine whether or not the reception side input voltage value is an appropriate value, the reception side 810 It does not have to be an input voltage value. For example, the reception CPU 810 may hold the appropriate voltage value, and notify the transmission CPU 420 of the difference between the reception side input voltage value and the appropriate voltage value. Furthermore, the reception CPU 810 may notify the reception side input voltage value. The transmission CPU 420 may be instructed to change (increase or decrease) the transmission-side input voltage value based on the comparison result with the appropriate voltage value.
[0068]
In this embodiment, the synchronization setting is performed when the power of the copying machine 1 is turned on, and the synchronization adjustment is performed before the scanning exposure process for the first line in each copying process, but the synchronization process (synchronization setting and synchronization adjustment) is executed. The timing is not limited to this. The synchronization setting may be performed at regular intervals after the power is turned on. On the other hand, the synchronization adjustment is intended to adjust the deviation that occurs when the PLL is stopped (while the hold signal = '1'), so it is performed when the PLL stop time is measured and the PLL is stopped for a predetermined time. Anyway.
[0069]
Further, although the present embodiment has been described by taking a digital copying machine as an example, it can be applied to all apparatuses that transmit and receive data while synchronizing with a PLL.
[0070]
【The invention's effect】
As is clear from the above description, the data transmission / reception system of the present invention notifies the transmission device of information on the reception clock that the reception device has synchronized with the transmission clock of the transmission device using a phase-locked loop, and transmits the information. Since the apparatus adjusts the frequency of the transmission clock according to this, the time required for the synchronization processing in data transmission / reception can be shortened, and data can be transferred efficiently.
[0071]
If the receiving clock information notified to the transmitting device by the receiving device is the input voltage value applied to the voltage controlled oscillator constituting the phase locked loop of the receiving device, the transmitting device transmits based on the input voltage value. You can adjust the clock.
Furthermore, if the transmission device adjusts the frequency of the transmission clock so that synchronization can be achieved in the central region in the synchronizable frequency band of the voltage-controlled oscillator constituting the phase-locked loop of the reception device, synchronization processing can be performed in a short time. Synchronization can be achieved at a frequency that can be completed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing the structure of a copying machine according to an embodiment to which the present invention is applied.
FIG. 2 is a block diagram illustrating a configuration of a reception unit and a transmission unit that transmit and receive image data in the copying machine.
FIG. 3 is a schematic diagram showing a structure of serial data transmitted and received in the copying machine.
FIG. 4 is a timing chart showing a relationship between the serial data and a horizontal synchronization signal.
FIG. 5 is a timing chart showing a relationship between the serial data and a hold signal for controlling PLL processing by the receiving unit.
FIG. 6 is a flowchart showing a flow of an operation of synchronization processing by the transmission unit.
FIG. 7 is a flowchart showing a flow of an operation of synchronization processing by the receiving unit.
FIG. 8 is a block diagram showing a configuration necessary for PLL execution.
FIG. 9 is a diagram showing a synchronizable range of a VCO used for a PLL.
FIG. 10 is a diagram showing a synchronizable range before and after the change of the VCO.
[Explanation of symbols]
1 Copying machine
30 Image reading unit
40 Transmitter
410 Memory unit
420 Sending CPU
430 Data modulation unit
440 Transmission VCO
50 Printer section
80 Receiver
810 Receiving CPU
820 Data demodulator
830 PLL section
833 Receive VCO

Claims

In a data transmission / reception system comprising a transmission device that transmits data according to a transmission clock and a reception device that receives the data according to a reception clock synchronized with the transmission clock,
The transmission device includes transmission clock oscillation means for oscillating a transmission clock;
Information acquisition means for receiving from the receiving device oscillation information of the reception clock at the time when synchronization with the transmission clock is completed;
Control means for controlling the frequency of the transmission clock based on the oscillation information,
The receiving device includes a reception clock oscillating means for oscillating a reception clock synchronized with a transmission clock using a phase locked loop;
Information output means for outputting the oscillation information of the reception clock at the time when the synchronization with the transmission clock is completed to the transmission device;
A data transmission / reception system characterized by the above.

2. The data transmission / reception system according to claim 1, wherein the oscillation information is an input voltage value applied to a voltage controlled oscillator constituting a phase-locked loop of a receiving device.

The control means adjusts the frequency of a transmission clock based on the oscillation information so that synchronization can be achieved in a central region in a synchronizable frequency band of a voltage controlled oscillator constituting a phase locked loop of a receiving device. Item 3. The data transmission / reception system according to Item 1 or 2.