JP4004232B2 - Video signal processing device - Google Patents
Video signal processing device Download PDFInfo
- Publication number
- JP4004232B2 JP4004232B2 JP2001004600A JP2001004600A JP4004232B2 JP 4004232 B2 JP4004232 B2 JP 4004232B2 JP 2001004600 A JP2001004600 A JP 2001004600A JP 2001004600 A JP2001004600 A JP 2001004600A JP 4004232 B2 JP4004232 B2 JP 4004232B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- luminance signal
- digital luminance
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、テレビジョン受像機等において、ディジタル化された映像信号に含まれる輝度信号のレベルを補正し、鮮明な画像を表示することを可能にする映像信号処理装置に関する。
【0002】
【従来の技術】
テレビジョン受像機においては、黒い部分の少ない画像では、画面中の黒部分が周囲部から浮き、めりはりのない画像となる。これを防止するため黒レベル補正が行われる。黒レベル補正は、入力輝度信号の最黒部分が基準レベルに近づくように黒方向に伸張する補正であり、その入出力特性は後述の図4に示すようなものである。従来、黒レベル補正は、トランジスタ、抵抗等から構成されるアナログ回路で行われてきた。
【0003】
【発明が解決しようとする課題】
近年、テレビジョン信号処理回路を高集積化するため、映像信号をディジタル化し、ディジタル処理することが求められている。従って、上記の黒レベル補正も、アナログ回路ではなく、入出力特性を表すディジタルデータを格納するROM等のメモリを備えたディジタル回路で行うことが必要になってきている。
【0004】
しかしながら、図4のような非線形の入出力特性をディジタル回路で実現するためには、大容量のメモリが必要であり、製造コストが上昇するという問題がある。本発明は、ディジタル輝度信号の黒レベル補正を行うディジタル回路に必要なメモリの容量を低減することを課題とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第1の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第2の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段とを備え、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第1の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給され、前記複数の異なる入出力特性データは、前記切り替え手段が前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値を選択して出力する黒レベル補正範囲と、前記切り替え手段が前記第2の固定値を選択して出力する黒レベル固定範囲との境界点である黒レベル補正開始点を変更するデータであることを特徴とする。
【0006】
請求項2に記載の発明は、前記比較手段の出力と外部から供給される第2の制御信号との論理和を出力するゲート手段を更に備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第2の固定値の一方を選択して出力することを特徴とする。
【0007】
請求項3に記載の発明は、ディジタル映像信号に含まれるディジタル輝度信号の黒レベルを補正する映像信号処理装置であって、入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、前記入力されるディジタル輝度信号の値と第1の固定値とを比較する比較手段と、前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第2の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段と、前記比較手段の出力と外部から供給される第2の制御信号との論理和を出力するゲート手段とを備え、前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第2の固定値の一方を選択して出力することを特徴とする。
また、請求項4に記載の発明は、前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第1の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給されることを特徴とする。
【0008】
請求項5に記載の発明は、前記第2の制御信号及び前記比較手段の出力はそれぞれ1ビットの信号であることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態1.
図1は本発明の実施の形態1である映像信号処理装置の構成を示す概略ブロック図である。同図において、1はROM、2は比較器、3は切り替え手段、4は乗算器である。
【0010】
図1において、ROM1には、8ビットの入力ディジタル輝度信号Y-INの下位7ビットと、後述の黒レベル補正開始点を設定する2ビットの制御信号BLK-S-Pointの全2ビットの計9ビットの信号が入力される。該ROM1は、この9ビットの信号の値に対応した値を有する8ビットの信号を出力する。
【0011】
また、この8ビットのディジタル輝度信号Y-INは、比較器2にも入力され、比較器2は、該ディジタル輝度信号の値と固定値、例えば‘7FH’とを比較する。比較器2は、該ディジタル輝度信号の値が‘7FH’より大きいとき‘1’の信号を出力し、それ以外の場合は‘0’の信号を切り替え手段3に切り替え信号として送る。
【0012】
切り替え手段3は、その一方の入力端子にROM1から出力される上記8ビットの信号が入力され、他方の入力端子には固定値、例えば8ビット信号の最大値である‘FFH’が入力される。切り替え手段3は、比較器2からの切り替え信号が‘0’のとき、ROM1の出力信号を選択し、比較器2からの切り替え信号が‘1’のとき、該固定値‘FFH’を選択する。
【0013】
乗算器4は、入力ディジタル輝度信号Y-INの全8ビットと、切り替え手段3の出力の8ビットとを乗算し、乗算結果として全16ビットの信号を出力する。該乗算器4の16ビット出力のうち上位8ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【0014】
図3に、ROM1の入出力特性を示す。図3に示すように、ROM1に入力される9ビットの入力信号が‘00H’から‘7FH’の間にあるときは、その8ビットの出力信号の値は、該入力信号の値の増加に伴い‘FFH’から始まり一度‘00H’に下がった後、また‘FFH’に戻る。9ビット入力信号が‘80H’から‘FFH’の間、‘100H’から‘17FH’の間、あるいは‘180H’から‘1FFH’の間にある場合においても8ビットの出力信号の値は同様に変化するが、‘FFH’に戻るポイントがそれぞれ異なっている。これらの4種類の入出力特性の‘FFH’に戻るそれぞれのポイント(a)、(b)、(c)、(d)が、黒レベル補正が開始される点となる。
【0015】
図3において破線で区切られている上記4つの入出力特性のいずれを使用するかは、2ビットの制御信号BLK-S-Pointにより決定される。例えば、この信号が‘00’のとき、‘00H’から‘7FH’の範囲の入出力特性が使用され、この場合、上記(a)点は‘7FH’であり、黒レベル補正の開始点は入力輝度レベルで50IREとなる。また、(b)、(c)、(d)点がそれぞれ‘E6H’、‘14DH’、‘1B4H’であるとき、制御信号BLK-S-Pointを‘01’、‘10’、あるいは‘11’とすれば、黒レベル補正開始点を40IRE、30IRE、あるいは20IREに設定することができる。
【0016】
図4は、制御信号BLK-S-Pointが‘00’のときの本実施形態1の装置の輝度信号の入出力特性を示している。上述したように、出力輝度信号(切り替え手段3の8ビットの出力と入力ディジタル輝度信号の8ビットとを乗算して得られる16ビットの信号の上位8ビット)は、図4に示すように50IRE以下の入力レベルでは黒方向に伸長される。
【0017】
上記実施の形態1では、レベル補正を必要としない入出力特性の線形の部分(例えば、50IREを超える部分)では、切り替え手段3によりROM1の出力に代えて固定値を選択するので、ROM1にこの線形部分に対応するデータを格納する必要がなく、従ってその分、容量を小さくすることができる。
【0018】
実施の形態2.
図2は本発明の実施の形態2である映像処理装置の構成を示す概略ブロック図である。同図において、図1と同一の符号は、実施の形態1のものと同一あるいは相当のものを表している。実施の形態2は、ORゲート5を有する点で実施の形態1と異なる。
【0019】
図2に示すROM1、比較器2、切り替え手段3、乗算器4の動作は実施の形態1と同様である。即ち、切り替え手段3は、ROM1の8ビットの出力がその一方の入力端子に入力され、他方の入力端子に固定値(‘FFH’)が入力され、ORゲート5の出力が‘0’のとき、ROM1の出力信号を選択し、ORゲート5の出力が‘1’のとき、該固定値を選択する。また、乗算器4は、ディジタル輝度信号Y-INの全8ビットと、切り替え手段3の出力8ビットとを乗算し、全16ビットの信号を出力する。該乗算器4の16ビット出力のうち上位8ビットが黒レベルの補正された輝度信号Y-OUTとして外部に出力される。
【0020】
一方、ORゲート5は、その一方の入力端子に比較器2の出力が入力され、他方の入力端子に、黒レベル補正を行うか否かを指示する1ビットの制御信号BLK-S-on/offが供給される。これにより該制御信号が‘1’のときには、比較器2の出力の如何に関わらず、ORゲート5から切り替え手段3に供給される切り替え信号は常に‘1’となり、切り替え手段3は上記固定値(‘FFH’)を選択する。従ってこの場合、入力輝度信号にはこの固定値が掛け合わされるので、入出力特性は、図4の破線で示すように低輝度部分でも線形性を示すものとなる。
【0021】
上記第2の実施形態では、黒レベル補正を行った8ビットの入力輝度信号と黒レベル補正を行なわない8ビットの輝度信号とを切り替えて出力する回路は不要であり、制御信号BLK-S-on/offの1ビットと比較器出力の1ビットとのORを出力するゲートだけで構成できるため、回路構成が簡単になる。
【0022】
以上説明した実施の形態1及び2においては、入出力されるディジタル輝度信号を共に8ビット、ROM1への入力を9ビット、該ROM1からの出力を8ビットとしたが、ビット数はこれらに限られるものではなく、例えば入出力ディジタル輝度信号を共に10ビットとし、ROMへの入力を11ビットとし、該ROMからの出力を10ビットとすることも可能である。
【0023】
また、実施の形態1及び2においては、ROM1における入出力の諧調数を等しくしているが、例えばROM1からの出力を7ビットとし、黒レベル補正の際の諧調を粗くすることによりROM1の容量を更に低減することも可能である。
【0024】
【発明の効果】
請求項1及び3に記載の発明によれば、レベル補正を必要としない入出力特性の線形部分では、切り替え手段によりメモリ手段の出力に代えて固定値を選択するので、メモリ手段に線形部分に対応するデータを格納する必要がなく、従ってその分、メモリ手段の容量を小さくすることができる。
【0025】
請求項1及び4に記載の発明によれば、黒レベル補正の開始点を調整することが可能となる。
【0026】
請求項2及び3に記載の発明によれば、黒レベルの補正を行わない輝度信号及び黒レベルを補正した輝度信号を簡単な回路で切り替えて出力することができる。
【0027】
請求項5に記載の発明によれば、黒レベルの補正を行わない輝度信号と黒レベルを補正した輝度信号とを切り替える回路を、2つの1ビット信号の論理和を出力するORゲートで構成することができる。
【図面の簡単な説明】
【図1】 本発明の映像信号処理装置の実施の形態1の構成を示す概略ブロック図である。
【図2】 本発明の映像信号処理装置の実施の形態2の構成を示す概略ブロック図である。
【図3】 実施の形態1及び2の装置のROMに格納される入出力特性データの説明図である。
【図4】 実施の形態1及び2の装置の輝度信号の入出力特性を示す図である。
【符号の説明】
1 ROM、 2 比較器、 3 切り替え手段、 4 乗算器、 5 ORゲート。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing apparatus capable of correcting a level of a luminance signal included in a digitized video signal and displaying a clear image in a television receiver or the like.
[0002]
[Prior art]
In an television receiver, in an image with few black portions, the black portion in the screen is lifted from the surrounding portion, and the image has no sharpness. In order to prevent this, black level correction is performed. Black level correction is correction that extends in the black direction so that the blackest part of the input luminance signal approaches the reference level, and its input / output characteristics are as shown in FIG. Conventionally, black level correction has been performed by an analog circuit including a transistor, a resistor, and the like.
[0003]
[Problems to be solved by the invention]
In recent years, in order to increase the integration of television signal processing circuits, it has been required to digitize and digitally process video signals. Therefore, it is necessary to perform the above black level correction not by an analog circuit but by a digital circuit having a memory such as a ROM for storing digital data representing input / output characteristics.
[0004]
However, in order to realize the non-linear input / output characteristics as shown in FIG. 4 with a digital circuit, a large-capacity memory is required, and there is a problem that the manufacturing cost increases. An object of the present invention is to reduce the capacity of a memory necessary for a digital circuit that performs black level correction of a digital luminance signal.
[0005]
[Means for Solving the Problems]
According to one aspect of the present invention, a video signal processing apparatus for correcting the black level of the digital luminance signal included in the digital video signal, storing the output characteristic data for nonlinear converting the digital luminance signal input A memory means, a comparing means for comparing the value of the input digital luminance signal with a first fixed value, a non-linearly transformed digital luminance signal value and a second fixed value output from the memory means. Switching means for selecting and outputting one of them according to the comparison result of the comparison means, and multiplying means for multiplying the output of the switching means and the inputted digital luminance signal , the memory means comprising a plurality of Different input / output characteristic data are stored, and the input / output characteristics corresponding to the value of the first control signal supplied from the outside among the plurality of different input / output characteristic data Data is supplied to the switching means as the non-linearly converted digital luminance signal, and the plurality of different input / output characteristic data are values of the non-linearly converted digital luminance signal output from the memory means by the switching means. Data for changing a black level correction start point that is a boundary point between the black level correction range to be selected and output and the black level fixed range to be output by the switching means selecting and outputting the second fixed value. Features.
[0006]
The invention according to
[0007]
According to a third aspect of the present invention, there is provided a video signal processing apparatus for correcting a black level of a digital luminance signal included in a digital video signal, and storing input / output characteristic data for nonlinearly converting the inputted digital luminance signal. A memory means, a comparing means for comparing the value of the input digital luminance signal with a first fixed value, a non-linearly transformed digital luminance signal value and a second fixed value output from the memory means. Switching means for selecting and outputting one of them according to the comparison result of the comparison means, multiplication means for multiplying the output of the switching means and the input digital luminance signal, and the output of the comparison means from the outside and a gate means for outputting the logical sum of the second control signal supplied, the switching means, said memory means in accordance with the value of the output of said gate means Characterized by one selected and the output of the nonlinear converted digital luminance signal and the second fixed value is et output.
According to a fourth aspect of the present invention, the memory means stores a plurality of different input / output characteristic data, and the first control signal supplied from outside of the plurality of different input / output characteristic data. Input / output characteristic data corresponding to a value is supplied to the switching means as the non-linearly converted digital luminance signal.
[0008]
The invention according to
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be specifically described with reference to the drawings showing embodiments thereof.
Embodiment 1 FIG.
FIG. 1 is a schematic block diagram showing the configuration of a video signal processing apparatus according to Embodiment 1 of the present invention. In the figure, 1 is a ROM, 2 is a comparator, 3 is a switching means, and 4 is a multiplier.
[0010]
In FIG. 1, the ROM 1 includes a total of 2 bits including the lower 7 bits of the 8-bit input digital luminance signal Y-IN and a 2-bit control signal BLK-S-Point for setting a black level correction start point described later. A 9-bit signal is input. The ROM 1 outputs an 8-bit signal having a value corresponding to the value of the 9-bit signal.
[0011]
The 8-bit digital luminance signal Y-IN is also input to the
[0012]
In the switching means 3, the 8-bit signal output from the ROM 1 is input to one input terminal, and a fixed value, for example, “FFH” that is the maximum value of the 8-bit signal is input to the other input terminal. . The switching means 3 selects the output signal of the ROM 1 when the switching signal from the
[0013]
The multiplier 4 multiplies all 8 bits of the input digital luminance signal Y-IN by 8 bits output from the switching means 3, and outputs a 16-bit signal as a multiplication result. Of the 16-bit output of the multiplier 4, the upper 8 bits are output to the outside as the luminance signal Y-OUT with the black level corrected.
[0014]
FIG. 3 shows input / output characteristics of the ROM 1. As shown in FIG. 3, when the 9-bit input signal input to the ROM 1 is between “00H” and “7FH”, the value of the 8-bit output signal is increased by the value of the input signal. Accordingly, it starts from “FFH” and once decreases to “00H”, then returns to “FFH” again. Even when the 9-bit input signal is between “80H” and “FFH”, between “100H” and “17FH”, or between “180H” and “1FFH”, the value of the 8-bit output signal is the same. Although it changes, the point to return to 'FFH' is different. Each of the points (a), (b), (c), and (d) returning to “FFH” of these four types of input / output characteristics is a point at which black level correction is started.
[0015]
Which of the above four input / output characteristics divided by the broken line in FIG. 3 is used is determined by a 2-bit control signal BLK-S-Point. For example, when this signal is “00”, the input / output characteristics in the range of “00H” to “7FH” are used. In this case, the point (a) is “7FH”, and the black level correction start point is The input luminance level is 50 IRE. Further, when the points (b), (c), and (d) are “E6H”, “14DH”, and “1B4H”, respectively, the control signal BLK-S-Point is set to “01”, “10”, or “11”. If ', then the black level correction start point can be set to 40 IRE, 30 IRE, or 20 IRE.
[0016]
FIG. 4 shows the input / output characteristics of the luminance signal of the apparatus of the first embodiment when the control signal BLK-S-Point is “00”. As described above, the output luminance signal (the upper 8 bits of the 16-bit signal obtained by multiplying the 8-bit output of the switching means 3 and the 8-bit of the input digital luminance signal) is 50IRE as shown in FIG. At the following input levels, it is expanded in the black direction.
[0017]
In the first embodiment, in the linear part of the input / output characteristic that does not require level correction (for example, the part exceeding 50 IRE), the switching means 3 selects a fixed value instead of the output of the ROM 1, so that this is stored in the ROM 1. It is not necessary to store data corresponding to the linear portion, and accordingly, the capacity can be reduced accordingly.
[0018]
FIG. 2 is a schematic block diagram showing the configuration of the video processing apparatus according to
[0019]
The operations of the ROM 1, the
[0020]
On the other hand, the
[0021]
In the second embodiment, a circuit for switching and outputting an 8-bit input luminance signal with black level correction and an 8-bit luminance signal without black level correction is unnecessary, and the control signal BLK-S- Since it can be configured by only a gate that outputs an OR of one bit of on / off and one bit of the comparator output, the circuit configuration is simplified.
[0022]
In the first and second embodiments described above, the input / output digital luminance signal is 8 bits, the input to the ROM 1 is 9 bits, and the output from the ROM 1 is 8 bits. However, the number of bits is limited to these. For example, both the input and output digital luminance signals can be 10 bits, the input to the ROM can be 11 bits, and the output from the ROM can be 10 bits.
[0023]
In the first and second embodiments, the gradation number of input / output in the ROM 1 is made equal. For example, the output from the ROM 1 is set to 7 bits, and the gradation of the gradation at the time of black level correction is made rough so that the capacity of the ROM 1 is increased. Can be further reduced.
[0024]
【The invention's effect】
According to the first and third aspects of the present invention, in the linear part of the input / output characteristic that does not require level correction, a fixed value is selected instead of the output of the memory means by the switching means. There is no need to store corresponding data, and accordingly the capacity of the memory means can be reduced accordingly.
[0025]
According to the first and fourth aspects of the invention, it is possible to adjust the start point of black level correction.
[0026]
According to the second and third aspects of the present invention, it is possible to switch and output a luminance signal without black level correction and a luminance signal with black level correction by a simple circuit.
[0027]
According to the fifth aspect of the present invention, the circuit for switching between the luminance signal for which the black level is not corrected and the luminance signal for which the black level is corrected is configured by an OR gate that outputs a logical sum of two 1-bit signals. be able to.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram showing a configuration of a first embodiment of a video signal processing apparatus of the present invention.
FIG. 2 is a schematic block diagram showing a configuration of a second embodiment of a video signal processing apparatus of the present invention.
FIG. 3 is an explanatory diagram of input / output characteristic data stored in a ROM of the devices according to the first and second embodiments.
FIG. 4 is a diagram showing input / output characteristics of luminance signals of the devices of the first and second embodiments.
[Explanation of symbols]
1 ROM, 2 comparator, 3 switching means, 4 multiplier, 5 OR gate.
Claims (5)
入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、
前記入力されるディジタル輝度信号の値と第1の固定値とを比較する比較手段と、
前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第2の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、
該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段とを備え、
前記メモリ手段は、複数の異なる入出力特性データを格納し、前記複数の異なる入出力特性データの内の、外部から供給される第1の制御信号の値に対応する入出力特性データが、前記非線形変換されたディジタル輝度信号として前記切り替え手段に供給され、
前記複数の異なる入出力特性データは、前記切り替え手段が前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値を選択して出力する黒レベル補正範囲と、前記切り替え手段が前記第2の固定値を選択して出力する黒レベル固定範囲との境界点である黒レベル補正開始点を変更するデータである
ことを特徴とする映像信号処理装置。In a video signal processing apparatus for correcting a black level of a digital luminance signal included in a digital video signal,
Memory means for storing input / output characteristic data for nonlinear conversion of the input digital luminance signal;
Comparing means for comparing the value of the input digital luminance signal with a first fixed value;
Switching means for selecting and outputting one of the value of the non-linearly converted digital luminance signal output from the memory means and the second fixed value according to the comparison result of the comparing means;
Multiplying means for multiplying the output of the switching means and the input digital luminance signal ,
The memory means stores a plurality of different input / output characteristic data, and the input / output characteristic data corresponding to the value of the first control signal supplied from the outside among the plurality of different input / output characteristic data is Supplied to the switching means as a non-linearly converted digital luminance signal;
The plurality of different input / output characteristic data includes a black level correction range in which the switching means selects and outputs a value of a non-linearly converted digital luminance signal output from the memory means, and the switching means outputs the second level data. A video signal processing apparatus, characterized in that it is data for changing a black level correction start point, which is a boundary point with a black level fixed range to be selected and output .
入力されるディジタル輝度信号を非線形変換するための入出力特性データを格納したメモリ手段と、
前記入力されるディジタル輝度信号の値と第1の固定値とを比較する比較手段と、
前記メモリ手段から出力される非線形変換されたディジタル輝度信号の値及び第2の固定値の一方を前記比較手段の比較結果に応じて選択して出力する切り替え手段と、
該切り替え手段の出力と前記入力されるディジタル輝度信号とを乗算する乗算手段と、
前記比較手段の出力と外部から供給される第2の制御信号との論理和を出力するゲート手段とを備え、
前記切り替え手段は、該ゲート手段の出力の値に応じて前記メモリ手段から出力される非線形変換されたディジタル輝度信号と前記第2の固定値の一方を選択して出力する
ことを特徴とする映像信号処理装置。 In a video signal processing apparatus for correcting a black level of a digital luminance signal included in a digital video signal,
Memory means for storing input / output characteristic data for nonlinear conversion of the input digital luminance signal;
Comparing means for comparing the value of the input digital luminance signal with a first fixed value;
Switching means for selecting and outputting one of the value of the non-linearly converted digital luminance signal output from the memory means and the second fixed value according to the comparison result of the comparing means;
Multiplying means for multiplying the output of the switching means and the input digital luminance signal;
Gate means for outputting a logical sum of the output of the comparison means and a second control signal supplied from the outside ,
Said switching means, you characterized in that selects and outputs one of the non-linear transformed digital luminance signal and the second fixed value is outputted from the memory means in accordance with the value of the output of said gate means Film image signal processing apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004600A JP4004232B2 (en) | 2001-01-12 | 2001-01-12 | Video signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001004600A JP4004232B2 (en) | 2001-01-12 | 2001-01-12 | Video signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209122A JP2002209122A (en) | 2002-07-26 |
| JP4004232B2 true JP4004232B2 (en) | 2007-11-07 |
Family
ID=18872761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004600A Expired - Fee Related JP4004232B2 (en) | 2001-01-12 | 2001-01-12 | Video signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004232B2 (en) |
-
2001
- 2001-01-12 JP JP2001004600A patent/JP4004232B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002209122A (en) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3071131B2 (en) | Gamma correction device | |
| JPH08195895A (en) | Digital gamma correction method and apparatus thereof | |
| JP2002534007A (en) | Circuits and methods for digital correction of a linear approximation of gamma | |
| US5768442A (en) | Digital signal conversion method and apparatus for converting photoelectrically converted video signals | |
| US6636229B2 (en) | Gradation correction circuit, and γ correction apparatus | |
| JPH04288781A (en) | Gamma correction circuit | |
| CN101401415A (en) | System, method and apparatus for table construction and use in image processing | |
| JP4004232B2 (en) | Video signal processing device | |
| JPH09281943A (en) | Luminance characteristic variable device | |
| JP3986257B2 (en) | Video signal processing device | |
| EP1575264A1 (en) | Image processing apparatus and image processing method | |
| JP3348499B2 (en) | Cyclic noise reduction device | |
| US7626623B2 (en) | Signal processing apparatus, signal processing method, program, and storage medium employing random number generation | |
| JP3844430B2 (en) | Video signal processing apparatus and video signal processing method | |
| JPH08274639A (en) | System and method for reducing noise added to multi-component analog signals in analog-to-digital conversion | |
| JPH0738778A (en) | Gamma correction circuit | |
| JP3788997B2 (en) | Image signal processing device | |
| KR100434294B1 (en) | Gamma Correction Device | |
| JPH0818826A (en) | Digital gamma correction circuit | |
| JP3722740B2 (en) | Video processing apparatus and video processing method | |
| JP4645466B2 (en) | Imaging device | |
| JP3371689B2 (en) | A / D conversion reference voltage setting circuit | |
| JPH05207329A (en) | Signal processing circuit for digital video camera | |
| JP2506205B2 (en) | Black level correction device | |
| US7443397B2 (en) | Method and apparatus for nonlinear coding with 1st order power functions in digital imaging system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |