JP4008580B2 - 表示制御装置およびインターレースデータ表示制御方法 - Google Patents
表示制御装置およびインターレースデータ表示制御方法 Download PDFInfo
- Publication number
- JP4008580B2 JP4008580B2 JP17879098A JP17879098A JP4008580B2 JP 4008580 B2 JP4008580 B2 JP 4008580B2 JP 17879098 A JP17879098 A JP 17879098A JP 17879098 A JP17879098 A JP 17879098A JP 4008580 B2 JP4008580 B2 JP 4008580B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- interlaced
- display
- interlace
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示制御装置およびインターレースデータ表示制御方法に関し、特に動画などのインターレース表示用の画像データをコンピュータのディスプレイモニタとして使用される表示装置に表示するための表示制御装置およびインターレースデータ表示制御方法に関する。
【０００２】
【従来の技術】
近年、コンピュータおよびマルチメディア技術の発達に伴い、いわゆるマルチメディア対応のコンピュータシステムが種々開発されている。この種のコンピュータシステムには、テキストデータやグラフィックスデータの他に、動画や音声データを再生するための機能が設けられている。
【０００３】
このようなコンピュータのマルチメディア化に伴い、最近では、ＣＤ−ＲＯＭに代わる新たな蓄積メディアとしてＤＶＤが注目されている。１枚のＤＶＤ−ＲＯＭメディアには、片面で現在のＣＤ−ＲＯＭの約７倍にあたる４．７Ｇバイト程度のデータを記録することができ、両面記録では９．４Ｇバイト程度のデータを記録できる。このＤＶＤ−ＲＯＭメディアを使用することにより、大量の映像情報を含む映画などのタイトルをコンピュータ上で高品質に再生することが可能となる。
【０００４】
これらタイトルは、通常、民生用プレーヤを用いて家庭のＴＶ上で再生することを目的に作成されており、そのコンテンツには次の２種類がある。
（１）一つは、映画フィルムのように２４Ｈｚのフレームレートで符号化されたフレームデータ（プログレッシブデータ）である。
【０００５】
（２）もう一つは、６０Ｈｚで符号化されたフィールドデータ、つまり１秒間に６０枚数のフィールドデータから構成されるものである。
また、タイトルによっては、（１）と（２）のデータの組み合わせによって構成されているものもある。たとえば、番組については（１）のフレームデータ（プログレッシブデータ）で構成し、ＣＭ情報などについては（２）のフィールドデータを使用するといった構造のタイトルなどである。
【０００６】
（１）のフレームデータ（プログレッシブデータ）および（２）のフィールドデータのどちらもＤＶＤデコーダによってデコードされて、ＮＴＳＣ出力に対応したインターレース表示用の６０Ｈｚのフィールドデータとして出力される。
【０００７】
これをコンピュータのディスプレイモニタに表示する場合には、ＤＶＤデコーダから出力されるインターレース表示のデータをノンインターレース表示のデータに変換する必要がある。このインターレース／ノンインターレースの変換は、ディスプレイモニタを制御する表示コントローラによって行われる。
【０００８】
表示コントローラによるインターレース／ノンインターレースの変換は、通常、単純フィールド合成処理を用いて行われる。つまり、フレームメモリ上で偶数フィールドと奇数フィールドとを重ね合わせることにより１枚のフレームが生成され、それがコンピュータのディスプレイモニタにノンインターレース表示される。
【０００９】
しかし、このような単純フィールド合成によるインターレース／ノンインターレース変換を行うと、時差のあるフィールドが１枚のフレームに合成されてしまい、これによって輪郭が縞状に見えるといういわゆるフェザリング（Ｆｅａｔｈｅｒｉｎｇ）が発生する場合がある。この現象は、特に動きの速いシーンにおいて顕著となる。
【００１０】
【発明が解決しようとする課題】
上述したように、従来では、動画などのＴＶ用に作成されたインターレースデータをコンピュータのディスプレイモニタ上に表示する場合には、インターレース／ノンインターレース変換によってフェザリングが発生し、表示品質が低下するという問題があった。
【００１１】
本発明はこのような点に鑑みてなされたものであり、インターレースデータの表示処理を改良して、コンピュータのディスプレイモニタ上にフェザリングのない滑らかな画像を表示できるようにし、動画などのＴＶ用に作成されたインターレースデータを高品質に表示することが可能な表示制御装置およびインターレースデータ表示制御方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置において、外部からインターレース表示のビデオデータを入力するためのポートと、このポートから入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御する表示モードをノンインターレース表示モードからインターレース表示モードに切り替える手段と、前記ポートから入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリのオフスクリーンエリアに書き込む手段と、前記画像メモリにインターレースデータとして書き込まれたビデオデータを、前記表示装置に出力してインターレース表示する表示データ出力手段とを具備し、前記表示データ出力手段は、前記画像メモリのオンスクリーンエリアに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換する手段と、インターレースデータに変換されたグラフィクスデータと、前記画像メモリのオフスクリーンエリアにインターレースデータとして書き込まれている前記ビデオデータとを合成して出力する合成手段とを含み、合成データを前記表示装置にインターレース表示することを特徴とする。
また、本発明は、画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置に適用されるインターレースデータ表示制御方法であって、外部から入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御するための表示モードをノンインターレース表示モードからインターレース表示モードに切り替え、前記入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリに書き込み、前記画像メモリに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換し、インターレースデータに変換されたグラフィクスデータと、前記画像メモリにインターレースデータとして書き込まれている前記ビデオデータとを合成し、合成データを前記表示装置に出力してインターレース表示することを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
［第１実施形態］
図１には、本発明の第１実施形態に係るＶＧＡコントローラ１００が示されている。このＶＧＡコントローラ１００は、パーソナルコンピュータのディスプレイモニタを制御するためのものであり、テキスト、グラフィクス、および動画データの表示をサポートする。このＶＧＡコントローラ１００は１チップＬＳＩにて実現されており、パーソナルコンピュータのＣＰＵとデータを授受するための通常のシステムバスインターフェイスに加え、ＺＶポートやＡＧＰポートといったビデオ専用バスを介してＤＶＤデコーダやサテライトチューナ等から動画データ（ビデオデータ）を直接入力するためのビデオポートを有している。このビデオポートに入力されるビデオデータは、通常、ＴＶ表示用のインターレースデータである。以下、このビデオデータを、パーソナルコンピュータのディスプレイモニタとして使用されるＣＲＴやＬＣＤなどのノンインターレース走査の表示デバイスに表示するための構成および方法について説明する。
【００２０】
ビデオポートから入力されたビデオデータはデジタルＹＵＶデータであり、これはラインバッファ１０１を介してインターレースデータ付加回路１０２に送られる。インターレースデータ付加回路１０２は、インターレースデータから構成されるビデオデータに予め決められた色のインターレースデータをダミーデータとして付加することにより、擬似的なノンインターレースデータを生成する。この場合、ビデオデータに含まれる奇数および偶数の一方のラインデータ毎に、特定色のダミーラインデータが奇数および偶数の他方のラインデータとして付加される。
【００２１】
ビデオデータに付加するダミーデータとしては、ビデオデータの表示画像に影響を与えにくい比較的暗い色、例えば黒またはそれに近い色のＹＵＶデータを使用することが好ましい。以下では、ダミーデータとして黒データを使用する場合を例示する。
【００２２】
インターレースデータ付加回路１０２から出力されるノンインターレースデータは、画像メモリ（ＶＲＡＭ）２００のオフスクリーンエリア２００Ａに書き込まれた後に、あるいは画像メモリ（ＶＲＡＭ）２００をバイパスして直接に、ラインバッファ１０３に送られる。ラインバッファ１０３はタイミング調整のために設けられた緩衝用のバッファであり、必ずしも必要なものではない。このラインバッファ１０３が存在しない場合は、ノンインターレースデータは、オフスクリーンエリア２００Ａまたはインターレースデータ付加回路１０２から、色空間コンバータ１０４に直接転送される。
【００２３】
色空間コンバータ１０４は、ビデオデータの色空間をＹＵＶ形式から、グラフィクスデータと同じＲＧＢ形式に変換するためのものであり、インターレースデータ付加回路１０２によって生成されたノンインターレースデータの色空間をＲＧＢ形式に変換して２入力マルチプレクサ（ＭＵＸ）１０６の第１入力に送る。マルチプレクサ（ＭＵＸ）１０６の第２入力には、ＣＰＵによってＶＲＡＭ２００のオフスクリーンエリア２００Ｂ上に書き込まれたグラフィクスデータが、グラフィクス制御回路１０５を介して入力される。グラフィクス制御回路１０５には、グラフィクスデータの色数変換のためのカラーパレットや、ＣＲＴ，ＬＣＤの表示タイミング制御信号（水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮＣなど）を発生する回路などが設けられている。
【００２４】
マルチプレクサ（ＭＵＸ）１０６は、インターレースデータ付加回路１０２によって生成されたノンインターレースのビデオデータとグラフィクスデータの一方を選択、またはグラフィクスデータ上にノンインターレースのビデオデータを合成する。この合成処理は、１）カラーキーを用いた方法、２）αブレンディングによる方法、３）座標値比較による方法、などの良く知られた方法により実現される。
【００２５】
マルチプレクサ（ＭＵＸ）１０６から出力される合成データは、ＬＣＤにＲＧＢ表示データとして出力されてＬＣＤにノンインターレース表示されると共に、ＤＡＣ１０７によってアナログＲＢＧ信号に変換された後にＣＲＴディスプレイに送られ、そのＣＲＴディスプレイ上にノンインターレース表示される。
【００２６】
次に、図２および図３を参照して、インターレースデータ付加回路１０２の動作原理を説明する。
図２に示されているように、ビデオポートから入力されたビデオデータが偶数フィールド（ＥＶＥＮ）であるときは、その偶数フィールドのインターレースデータは、偶数ライン（Ｌ０，Ｌ２，Ｌ４，Ｌ６，……）のデータのみから構成される。この場合、インターレースデータ付加回路１０２によって、全て黒の奇数ライン（Ｌ１，Ｌ３，Ｌ５，Ｌ７，……）データのみからなる奇数フィールドのインターレースデータが付加されることになる。
【００２７】
すなわち、インターレースデータ付加回路１０２は、ビデオデータの偶数ラインデータＬ０、黒データからなる奇数ラインデータＬ１、ビデオデータの偶数ラインデータＬ２、黒データからなる奇数ラインデータＬ３、ビデオデータの偶数ラインデータＬ４、……といった順序で、入力したビデオデータと黒データ（付加データ）をライン単位で交互に出力する。これにより、偶数フィールドのビデオデータは、奇数ラインとして全て黒のデータを有する、ノンインターレースデータに変換される。
【００２８】
一方、ビデオポートから入力されたビデオデータが奇数フィールド（ＯＤＤ）であるときは、その奇数フィールドのインターレースデータは、奇数ライン（Ｌ１，Ｌ３，Ｌ５，Ｌ７，……）のデータのみから構成される。この場合、インターレースデータ付加回路１０２によって、全て黒の偶数ライン（Ｌ０，Ｌ２，Ｌ４，Ｌ６，……）データのみからなる偶数フィールドのインターレースデータが付加されることになる。
【００２９】
すなわち、インターレースデータ付加回路１０２は、黒データからなる偶数ラインデータＬ０、ビデオデータの奇数ラインデータＬ１、黒データからなる偶数ラインデータＬ２、ビデオデータの奇数ラインデータＬ３、黒データからなる偶数ラインデータＬ４、……といった順序で、入力したビデオデータと黒データ（付加データ）をライン単位で交互に出力する。これにより、奇数フィールドのビデオデータは、偶数ラインとして全て黒のデータを有する、ノンインターレースデータに変換される。
【００３０】
次に、図４および図５を参照して、ビデオデータの表示制御処理の流れを説明する。図４はオフスクリーンエリア２００Ａを使用する場合の処理手順であり、図５はＶＲＡＭ２００をバイパスする場合の処理手順である。
【００３１】
（オフスクリーンエリア２００Ａを使用する場合）
図４に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ１０１）。ついで、インターレースデータ付加回路１０２によりビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１０２）。このノンインターレースデータは、ＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ１０３）。この場合、実際には、ラインバッファ１０１のラインデータと黒のラインデータとが交互にインターレースデータ付加回路１０２から出力されて、それがＶＲＡＭ２００のオフスクリーンエリア２００Ａに順次書き込まれることになる。
【００３２】
この後、色空間コンバータ１０４によってオフスクリーンエリア２００Ａのノンインターレースデータ（オフスクリーンデータ）はＹＵＶデータからＲＧＢデータに変換される（ステップＳ１０４）。そして、ＲＧＢデータに変換されたオフスクリーンデータと、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とがマルチプレクサ１０６により合成され（ステップＳ１０５）、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１０６）。
【００３３】
（ＶＲＡＭ２００をバイパスする場合）
図５に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ１１１）。ついで、インターレースデータ付加回路１０２によりビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１１２）。このノンインターレースデータは、ＶＲＡＭ２００をバスバスして、色空間コンバータ１０４に送られる（ステップＳ１１３）。この場合、実際には、ラインバッファ１０１のラインデータと黒のラインデータとが交互にインターレースデータ付加回路１０２から出力されて、それがＶＲＡＭ２００をバイパスして、色空間コンバータ１０４に順次送られることになる。
【００３４】
この後、色空間コンバータ１０４によって、バイパスデータはＹＵＶデータからＲＧＢデータに変換される（ステップＳ１１４）。そして、ＲＧＢデータに変換されたバイパスデータと、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とがマルチプレクサ１０６により合成され（ステップＳ１１５）、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１１６）。
【００３５】
図６には、ビデオデータをノンインターレース表示する場合のタイミングチャートの一例が示されている。
前述したように、ビデオポートから入力されるビデオデータは、偶数フィールドと奇数フィールドとが交互に繰り返されるフィールド構造のインターレースデータであり、そのフィールド周波数はたとえば６０ｆｉｅｌｄ／ｓｅｃである。ビデオデータに含まれる垂直同期信号（ＶＳＹＮＣ）は、ビデオデータをインターレース走査する際のフィールドの変わり目を示す。
【００３６】
ビデオデータの偶数フィールド（Ｅｖｅｎ ｆｉｅｌｄ １）においては、図示のように、ビデオデータの偶数ラインデータＬ０とＬ２の間に黒データが奇数ラインデータＬ１として挿入され、またビデオデータの偶数ラインデータＬ２とＬ４の間に黒データが奇数ラインデータＬ３として挿入される。
【００３７】
このようにして黒データによって奇数フィールドのデータが補間された偶数フィールド（Ｅｖｅｎ ｆｉｅｌｄ １）のビデオデータは、フレーム構造を有するノンインターレースデータ（Ｆｒａｍｅ １）としてＬＣＤやＣＲＴに出力される。ＬＣＤやＣＲＴに出力される黒データは、Ｒ＝０，Ｇ＝０，Ｂ＝０のブランキングデータである。したがって、Ｆｒａｍｅ １の表示画面においては、偶数ラインには入力ビデオデータの画像がそのまま再現され、且つ奇数ラインは黒データによってブランキング状態、つまり非表示時の画面の色となる。
【００３８】
一方、入力ビデオデータの偶数フィールド（Ｏｄｄ ｆｉｅｌｄ １）においては、黒データによって偶数フィールドデータが補間される。これにより、奇数フィールド（Ｏｄｄ ｆｉｅｌｄ １）のビデオデータは、フレーム構造を有するノンインターレースデータ（Ｆｒａｍｅ ２）として、ＬＣＤやＣＲＴに出力される。したがって、Ｆｒａｍｅ ２の表示画面においては、Ｆｒａｍｅ １とは逆に、奇数ラインに入力ビデオデータの画像が再現され、偶数ラインは黒データによってブランキング状態となる。
【００３９】
このように、ノンインターレースデータのフレーム単位で表示ラインとブランキングラインの奇数／偶数を交互に入れ替えることにより、ノンインターレース表示のディスプレイモニタ上で、インターレース走査による画面リフレッシュが実現される。
【００４０】
よって、例えばＤＶＤビデオを再生する場合などにおいては、時差のあるフィールドが同時に重ねられることによるフェザリングの発生を防止でき、パーソナルコンピュータのディスプレイモニタ上で、専用のＤＶＤビデオプレイヤーとＴＶ受像機との組み合わせと同等の高画質を実現できる。
【００４１】
なお、ダミーデータとして使用する色データは、表示対象の入力ビデオデータの画像に影響を与えないものであれば良く、比較的暗い色であれば、例えば、灰色などの黒以外の他の色を使用してもよい。
【００４２】
図７には、図１のＶＧＡコントローラ２００を用いたパーソナルコンピュータ全体の構成例が示されている。
このパーソナルコンピュータは、コンピュータ本体にＬＣＤなどのフラットパネルディスプレイが開閉自在に取り付けられたノートブック型のコンピュータであり、図示のように、ＰＣＩバス１０、ＣＰＵ１１、主メモリ１２、サテライトチューナ１３、Ｉ／Ｏコントローラ１４、ＤＶＤデコーダ１５、および前述のＶＧＡコントローラ１００と画像メモリ（ＶＲＡＭ）２００を備えている。
【００４３】
ＣＰＵ１１は、このシステム全体の動作を制御するものであり、主メモリ１２に格納されたオペレーティングシステムおよび実行対象のアプリケーションプログラムなど実行する。ＤＶＤ−ＲＯＭメディアに記録されたデータの転送及び再生は、ＣＰＵ１１にハードウェア制御のための各種ドライバプログラムおよびＤＶＤアプリケーションプログラムを実行させることによって行われる。
【００４４】
サテライトチューナ１３は、デジタル衛星放送から送信される映像データを受信してそれを主メモリ１２に転送するものである。デジタル衛星放送による映像データがＭＰＥＧ２ストリームから構成されている場合には、ＤＶＤ―ＲＯＭドライブ１４２から読み出されたビデオデータと同様にして、その復号処理はＤＶＤデコーダ１５のＭＰＥＧ２デコーダによって行われる。
【００４５】
Ｉ／Ｏコントローラ１４は、ＤＶＤ−ＲＯＭドライブ１４２をコンピュータ本体に選択的に装着するためのデバイスベイ１４１に接続されており、そのデバイスベイ１４１に装着されたＤＶＤ−ＲＯＭドライブ１４２との間のデータ転送を行う。
【００４６】
ＤＶＤ−ＲＯＭドライブ１４２は、ディスク両面で１０ＧＢ程度の記憶容量を持つＤＶＤメディアに蓄積されたデータストリームを、最大で１０．８Ｍｂｐｓの転送レートで読み出す。ＤＶＤメディアには、例えば、映画などのＤＶＤタイトルを記録させることができる。この映画の情報には、主映像（ビデオ）、１６チャネルまでの副映像（サブピクチャ）、および３２チャネルまでの音声（オーディオ）を含ませることができる。この場合、これらビデオ、サブピクチャ、およびオーディオはそれぞれＭＰＥＧ２規格でデジタル圧縮符号化されて記録されている。ＭＰＥＧ２規格では、ＭＰＥＧ２で符号化されたデータに、他の符号化データを含ませることがことができ、それら符号化データは１本のＭＰＥＧ２プログラムストリームとして扱われる。
【００４７】
ビデオの符号化にはＭＰＥＧ２を使用し、サブピクチャおよびオーディオの符号化にはそれぞれランレングス符号化およびＤＯＬＢＹ ＡＣ３が使用される。この場合でも、それら符号化されたビデオ、サブピクチャ、およびオーディオは、１本のＭＰＥＧ２プログラムストリームとして扱われる。
【００４８】
ＭＰＥＧ２規格の符号化処理は可変レート符号化であり、単位時間当りに記録／再生する情報量を異ならせることができる。よって、動きの激しいシーンほど、それに対応するフレーム群を構成するＭＰＥＧストリームの転送レートを高くすることによって、高品質の動画再生が可能となる。
【００４９】
ＤＶＤデコーダ１５は、ＤＶＤ−ＲＯＭドライブ１４２から読み出されたＭＰＥＧ２ストリームやサテライトチューナ１３によって受信されたＭＰＥＧ２ストリームをＰＣＩバス１０経由で受信し、その受信したストリームに対してデスクランブル処理や伸張のための復号化処理を施す。このＤＶＤデコーダ１５は、図示のように、ＰＣＩインターフェイス１５１、ＭＰＥＧ２デコーダ１５２、ＴＶエンコーダ１５３、Ｄ／Ａコンバータ（ＤＡＣ）１５４、およびＴＶ映像信号出力用バッファ１５５から構成されている。
【００５０】
ＰＣＩ／ＭＰＥＧインターフェイス１５１は、ＰＣＩバス１０とＭＰＥＧ２デコーダ１５２の間のインターフェースであり、ＰＣＩバス１０を介して受け取ったＭＰＥＧ２ストリームをＭＰＥＧ２デコーダ１５２に送る。また、このＰＣＩ／ＭＰＥＧインターフェイス１５１には、ビデオポート制御回路２０１が設けられている。このビデオポート制御回路２０１は、ＭＰＥＧ２デコーダ１５２によってデコードされたデジタルＹＵＶ形式のビデオデータ（インターレースデータ）を、ＺＶポートなどから構成されるビデオバスを介してＶＧＡコントローラ１６のビデオ入力ポートに伝達する。
【００５１】
ＭＰＥＧ２デコーダ１５２は、ＰＣＩ／ＭＰＥＧインターフェイス１５１から受け取ったＭＰＥＧ２ストリームを復号化するためのものであり、ここには、デスクランブル処理回路、ＭＰＥＧ２ストリームの多重分離回路、ビデオ、オーディオ、サブピクチャそれぞれに対応するデコード回路などが設けられている。ＭＰＥＧ２デコーダ１５２によるビデオおよびサブピクチャの復号処理結果であるデジタルＹＵＶデータは、ＣＣＩＲ６５６形式のディジタル信号としてＰＣＩ／ＭＰＥＧインターフェイス１５１のビデオポート制御回路２０１、およびＴＶエンコーダ１５３に送られる。
【００５２】
ＴＶエンコーダ１５３は、ＭＰＥＧ２デコーダＩＣ１８２からのデジタルＹＵＶデータをＮＴＳＣ／ＰＡＬ方式のＴＶ用映像信号に変換するものであり、ＴＶ用映像信号として、Ｙ／Ｃ複合のコンポジット映像信号（Ｃｏｍｐｏｓｉｔｅ）と、Ｙ／Ｃ分離のＳ映像信号とを出力する。このＴＶエンコーダ１５３にはコピープロテクト回路２０２が設けられている。コピープロテクト回路２０２は、ＴＶ用映像信号がＶＴＲなどの録画機器で記録されることを防止するためのものであり、ＴＶ用映像信号のバースト信号などに対してコピープロテクトのための所定の加工処理を施す。このようなコピープロテクトをＴＶ用映像信号に施すことにより、ＴＶ用映像信号はＴＶには正常に表示されるが、ＶＴＲなどの録画機器による録画を防止することができる。コピープロテクトされたＴＶ用映像信号はＤＡＣ１５４によってアナログ信号に変換された後、バッファ１５５を介してセレクタ４０１に送られる。
【００５３】
前述したように、ＶＧＡコントローラ１００は、コンピュータ本体に専用のディスプレイモニタとして設けられたＬＣＤディスプレイ、および外部ＣＲＴディスプレイを制御するものであり、ＶＧＡ仕様のテキストおよびグラフィクス表示の他、動画表示をサポートする。このＶＧＡコントローラ１００には、前述のグラフィックス制御回路（Graphics）１０５、マルチプレクサ１０６、ＤＡＣ１０７に加え、ビデオ表示制御回路１６２、マルチプレクサ１６３、Ｄ／Ａコンバータ（ＤＡＣ）１６４、アナログＲＧＢ信号出力用バッファ１６５，１６６、ＴＶエンコーダ１６７、Ｄ／Ａコンバータ（ＤＡＣ）１６７、Ｄ／Ａコンバータ（ＤＡＣ）１６８、ＴＶ用アナログ映像信号出力用バッファ１６９等が設けられている。
【００５４】
ビデオ表示制御回路１６２は、前述のデジタルビデオ入力ポートとのインターフエースであり、ここには、図１で説明したラインバッファ１０１，１０３、インターレースデータ付加回路１０２、色空間コンバータ１０４が内蔵されている。
【００５５】
マルチプレクサ１０６から出力される表示データは、バッファ１６５を介してＬＣＤにデジタルデータとして送られると共に、Ｄ／Ａコンバータ１６４によってアナログＲＧＢ信号に変換された後、バッファ１６６を介して外部のＣＲＴディスプレイに送られる。
【００５６】
ＴＶエンコーダ１６７は、マルチプレクサ１０６から出力される表示データをＮＴＳＣ／ＰＡＬ方式のＴＶ用映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）に変換する。このＴＶエンコーダ１６７によって得られたＴＶ用映像信号はＤ／Ａコンバータ１６８によってアナログのＴＶ映像信号に変換された後、バッファ１６９を介して前述のセレクタ４０１に送られる。
【００５７】
また、ＴＶエンコーダ１６７にも、ＤＶＤデコーダ１５のコピープロテクト回路２０２と同様のコピープロテクト回路３０１を設けることが好ましい。
セレクタ４０１は、ＤＶＤデコーダ１５によって得られたＤＶＤビデオのＴＶ映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）と、ＶＧＡコントローラ１００によって得られるパソコン画面のＴＶ用映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）とを入力し、それら入力された２種類のＳ映像信号と２種類のＣｏｍｐｏｓｉｔｅ映像信号を選択的に切替えてコンピュータ本体に設けられたＳ端子およびＣｏｍｐｏｓｉｔｅ端子から外部のＴＶに出力する。
【００５８】
次に、図８を参照して、本第１実施形態のＶＧＡコントローラ１００の第２の構成例について説明する。
図８においては、インターレースデータ付加回路１０２は、ラインバッファ１０３の後段に設けられおり、オフスクリーンエリア２００Ａから読み出されたインターレースのビデオデータに対して黒データの付加処理を行う。ビデオデータの表示制御処理の流れは図９の通りである。
【００５９】
すなわち、図９に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納され（ステップＳ１２１）、このラインバッファ１０１を介してインターレースデータのままＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ１２２）。オフスクリーンエリア２００Ａのインターレースデータは、ラインバッファ１０３を介してインターレースデータ付加回路１０２に送られ、そこでビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１２３）。
【００６０】
このノンインターレースデータは、ＹＵＶ／ＲＧＢの色空間の変換が行われた後、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とマルチプレクサ１０６により合成され（ステップＳ１２４）。そして、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１２５）。
【００６１】
次に、図１０を参照して、インターレースデータ付加回路１０２の構成の一例を説明する。
インターレースデータ付加回路１０２は、図示のように、付加データ発生回路１０２ａと、マルチプレクサ１０２ｂとから構成されている。付加データ発生回路１０２ａは、黒またはそれに近い色のラインデータをダミーデータとして発生する。マルチプレクサ１０２ｂは、ラインバッファ１０１（または１０３）に入力されるライン単位で入力されるビデオデータと、付加データ発生回路１０２ａからのラインデータとを、ビデオデータに含まれる奇数および偶数の一方のラインデータ毎にダミーデータが奇数および偶数の他方のラインデータとして付加されるように、ライン単位で交互に選択する。
【００６２】
以上のように、第１実施形態においては、インターレースのビデオデータに所定色のインターレースデータがダミーデータとして付加され、これにより擬似的なノンインターレースデータが生成される。そして、その擬似的なノンインターレースデータがＬＣＤやＣＲＴなどのコンピュータのディスプレイモニタにノンインターレース表示される。このように、ダミーデータの付加によって入力ビデオデータをノンインターレースデータに見せかけることにより、時差のあるフィールド同士が合成されることによるフェザリングの発生を防止できるようになり、動画などのインターレースデータをＣＲＴやＬＣＤなどのノンインターレース走査の表示装置に滑らかに表示することが可能となる。
【００６３】
特に、ダミーデータとして黒データを使用することにより、インターレースデータに含まれる奇数および偶数の一方のラインデータ毎に、ブランキングデータが、奇数および偶数の他方のラインデータとして表示装置に出力されるようになり、ノンインターレース表示のディスプレイモニタ上で、インターレース走査による画面リフレッシュが実現される。よって、ダミーデータによる影響が無い、高品質の映像を得ることができる。
【００６４】
［第２実施形態］
図１１には、本発明の第２実施形態に係るＶＧＡコントローラ１００が示されている。本実施形態２では、ディスプレイモニタとしてマルチシンク対応のＣＲＴディスプレイを使用することを前提としている。
【００６５】
マルチシンク対応のＣＲＴディスプレイは、それに与えられる水平／垂直同期信号などの表示タイミング信号に応じて表示解像度を可変設定でき、またそれら表示タイミング信号の特定の組み合わせによりインターレース表示を行うことができる。例えば、ビデオモード２８，３８，４５などはＣＲＴのインターレース表示モードであり、ＶＧＡコントローラ１００をビデオモード２８，３８，あるいは４５に設定すると、ＣＲＴはインターレース表示モードで制御される。この場合、ＣＲＴには、例えば８７Ｈｚの垂直同期信号と、３５．５ＫＨｚの水平同期信号が与えられる。
【００６６】
本実施形態２では、インターレースのビデオデータをＣＲＴに表示する際には、ＣＲＴを自動的にノンインターレース表示モードからインターレース表示モードに切り替え、ビデオデータをインターレースデータのままＣＲＴに出力してインターレース表示する構成を採用している。
【００６７】
ビデオデータをインターレースデータのままＣＲＴに送り出すというパススルーモードの実現のために、ＶＧＡコントローラ１００には、図１のインターレースデータ付加回路１０２の代わりに、インターレースデータバイパス回路５０１が設けられている。
【００６８】
このインターレースデータバイパス回路５０１は、ラインバッファ１０１を介して入力されるビデオデータを、ＶＲＡＭ２００のオフスクリーンエリア２００Ａにインターレースデータのまま書き込んだり、あるいはＶＲＡＭ２００をバイパスして直接に、表示データ出力のためのインターフェイス回路（色空間コンバータ１０４、マルチプレクサ１０６、ＤＡＣ１０７など）に転送する。
【００６９】
ここで、図１２を参照して、本第２実施形態によるビデオデータ（インターレースデータ）の表示制御処理の原理を説明する。
図１２（ａ）は、通常のインターレースデータの表示方法を示している。すなわち、フィールド構造を有するインターレースデータは、フィールド合成処理によりその奇数フィールドと偶数フィールドとが合成されて、フレーム構造のノンインターレースデータに変換される。そして、このノンインターレースデータは、ＣＲＴにノンインターレース表示モードで表示される。
【００７０】
図１２（ｂ）は、本第２実施形態によるインターレースデータの表示方法を示している。
すなわち、フィールド構造を有するインターレースデータは、インターレースデータのままＣＲＴに表示データとして送られる。ＣＲＴを制御するためのビデオモードはインターレース表示モードに設定されているため、インターレースデータはそのままＣＲＴにてインターレース表示される。
【００７１】
このように、インターレースデータをそのままＣＲＴにインターレース表示することにより、インターレース／ノンインターレース変換によるフェザリングの発生などの問題を招くことなく、動画などのインターレースデータをＣＲＴに高品質表示することが可能となる。また、ＴＶもインターレース表示であるので、ビデオデータをインターレースデータのままＴＶエンコーダ１６７に送ることにより、ＴＶエンコーダ１６７内においてもインターレース／ノンインターレース変換を行う必要が無くなり、表示品質を向上できる。
【００７２】
次に、図１３および図１４を参照して、ビデオデータの表示制御処理の流れを説明する。図１３はオフスクリーンエリア２００Ａを使用する場合の処理手順であり、図１４はＶＲＡＭ２００をバイパスする場合の処理手順である。
【００７３】
（オフスクリーンエリア２００Ａを使用する場合）
図１３に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ２０１）。ついで、インターレースデータバイパス回路５０１を介して、ビデオデータはインターレースデータのままＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ２０２）。この後、色空間コンバータ１０４によってオフスクリーンエリア２００Ａのインターレースデータ（オフスクリーンデータ）はＹＵＶデータからＲＧＢデータに変換される（ステップＳ２０３）。そして、グラフィクス制御回路１０５内のフィルタ回路によって、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）がノンインターレースデータからインターレースデータに変換される（ステップＳ２０４）。このノンインターレース／インターレース変換は、例えばノンインターレースデータの連続する２ライン単位で画素毎にその平均データを求めることによって実現できる。
【００７４】
次に、ＲＧＢデータに変換されたオフスクリーンデータと、インターレースデータに変換されたオンスクリーンデータとがマルチプレクサ１０６により合成され（ステップＳ２０５）、その合成データが、ＣＲＴあるいはＴＶにインターレース表示される（ステップＳ２０６）。
【００７５】
なお、ビデオデータのみを表示する場合には、ステップＳ２０４，Ｓ２０５の処理は不要となる。
（ＶＲＡＭ２００をバイパスする場合）
図１４に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ２１１）。ついで、インターレースデータバイパス回路５０１によって、ビデオデータはＶＲＡＭ２００をバイパスして、インターレースデータのまま表示データ出力のためのインターフェイス回路に直接的に送られ（ステップＳ２１２）、色空間コンバータ１０４によりＹＵＶデータからＲＧＢデータに変換される（ステップＳ２１３）。そして、グラフィクス制御回路１０５内のフィルタ回路によって、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）がノンインターレースデータからインターレースデータに変換される（ステップＳ２１４）。
【００７６】
次に、ＲＧＢデータに変換されたバイパスデータと、インターレースデータに変換されたオンスクリーンデータとがマルチプレクサ１０６により合成され（ステップＳ２１５）、その合成データが、ＣＲＴあるいはＴＶにインターレース表示される（ステップＳ２１６）。
【００７７】
なお、ビデオデータのみを表示する場合には、ステップＳ２１４，Ｓ２１５の処理は不要となる。
図１５は、ＶＧＡコントローラ１００を制御するためのプログラムであるＶＧＡドライバの処理手順を示すフローチャートである。
【００７８】
ＶＧＡドライバは、インターレースのビデオデータを表示することがアプリケーションなどから指示されると（ステップＳ３０１）、グラフィクス制御回路１０５のレジスタへのパラメタ設定などによって、前述のビデオモードの設定をインターレース表示モードに設定してＣＲＴの制御をノンインターレース表示モードからインターレース表示モードに切り替えると共に、ＶＧＡコントローラ１００をパススルーモードに設定する（ステップＳ３０３）。これにより、入力ビデオデータはインターレースデータのままＣＲＴに表示データとして送られ、ＣＲＴはその表示データをインターレース制御によって表示する（ステップＳ３０４）。
【００７９】
一方、インターレースデータ以外の表示においては、通常通り、ＶＧＡドライバは、通常通り、ＣＲＴをノンインターレース制御するようにＶＧＡコントローラ１００を制御する（ステップＳ３０２）。
【００８０】
このような映像ソースに基づく表示モードの切替は、ＶＧＡコントローラ１００内で自動的に行うことも可能である。これは、例えば、インターレースデータバイパス回路５０１などによってインターレースのビデオデータが入力されたか否かを判定し、入力されたことが検出されたときに、グラフィクス制御回路１０５のレジスタへのパラメタ設定をハードウェアによって行うことにより実現できる。
【００８１】
以上の第１および第２実施形態では、パーソナルコンピュータに使用されるＶＧＡコントローラを例示して説明したが、所定色のラインデータの付加によるノンインターレースデータの生成や、パススルーモードによる表示制御は、ワードプロセッサ、ワークステーション、セットトップボックス、さらには民生用のＤＶＤプレーヤー、ゲーム機などの表示制御にも適用することができる。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、インターレースデータの表示処理方式を改良することにより、コンピュータのディスプレイモニタ上にフェザリングのない滑らかな画像を表示できるようになり、動画などのＴＶ用に作成されたインターレースデータを高品質に表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る表示制御装置の基本構成を示すブロック図。
【図２】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の動作原理を説明するための図。
【図３】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の動作原理を説明するための図。
【図４】同第１実施形態において画像メモリのオフスクリーンエリアを使用したビデオデータ表示制御処理の流れを示すフローチャート。
【図５】同第１実施形態において画像メモリのバスバスを利用した場合におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図６】同第１実施形態においてビデオデータをノンインターレース表示する場合の動作を示すタイミングチャート。
【図７】同第１実施形態の表示制御装置を用いたパーソナルコンピュータのシステム構成を示すブロック図。
【図８】同第１実施形態の表示制御装置の第２の構成例を示すブロック図。
【図９】図８の表示制御装置におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図１０】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の構成例を示す図。
【図１１】本発明の第２実施形態に係る表示制御装置の基本構成を示すブロック図。
【図１２】同第２実施形態におけるビデオデータ表示制御処理の原理を説明するための図。
【図１３】同第２実施形態において画像メモリのオフスクリーンエリアを使用したビデオデータ表示制御処理の流れを示すフローチャート。
【図１４】同第２実施形態において画像メモリのバスバスを利用した場合におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図１５】同第２実施形態に適用される表示モード切替処理の流れを示すフローチャート。
【符号の説明】
１００…ＶＧＡコントローラ
１０１…ラインバッファ
１０２…インターレースデータ付加回路
１０３…ラインバッファ
１０４…色空間コンバータ
１０５…グラフィクス制御回路
１０６…マルチプレクサ
１０７…Ｄ／Ａコンバータ
２００…ＶＲＡＭ
２００Ａ…オフスクリーンエリア
２００Ｂ…オンスクリーンエリア
５０１…インターレースデータバイパス回路
【発明の属する技術分野】
本発明は表示制御装置およびインターレースデータ表示制御方法に関し、特に動画などのインターレース表示用の画像データをコンピュータのディスプレイモニタとして使用される表示装置に表示するための表示制御装置およびインターレースデータ表示制御方法に関する。
【０００２】
【従来の技術】
近年、コンピュータおよびマルチメディア技術の発達に伴い、いわゆるマルチメディア対応のコンピュータシステムが種々開発されている。この種のコンピュータシステムには、テキストデータやグラフィックスデータの他に、動画や音声データを再生するための機能が設けられている。
【０００３】
このようなコンピュータのマルチメディア化に伴い、最近では、ＣＤ−ＲＯＭに代わる新たな蓄積メディアとしてＤＶＤが注目されている。１枚のＤＶＤ−ＲＯＭメディアには、片面で現在のＣＤ−ＲＯＭの約７倍にあたる４．７Ｇバイト程度のデータを記録することができ、両面記録では９．４Ｇバイト程度のデータを記録できる。このＤＶＤ−ＲＯＭメディアを使用することにより、大量の映像情報を含む映画などのタイトルをコンピュータ上で高品質に再生することが可能となる。
【０００４】
これらタイトルは、通常、民生用プレーヤを用いて家庭のＴＶ上で再生することを目的に作成されており、そのコンテンツには次の２種類がある。
（１）一つは、映画フィルムのように２４Ｈｚのフレームレートで符号化されたフレームデータ（プログレッシブデータ）である。
【０００５】
（２）もう一つは、６０Ｈｚで符号化されたフィールドデータ、つまり１秒間に６０枚数のフィールドデータから構成されるものである。
また、タイトルによっては、（１）と（２）のデータの組み合わせによって構成されているものもある。たとえば、番組については（１）のフレームデータ（プログレッシブデータ）で構成し、ＣＭ情報などについては（２）のフィールドデータを使用するといった構造のタイトルなどである。
【０００６】
（１）のフレームデータ（プログレッシブデータ）および（２）のフィールドデータのどちらもＤＶＤデコーダによってデコードされて、ＮＴＳＣ出力に対応したインターレース表示用の６０Ｈｚのフィールドデータとして出力される。
【０００７】
これをコンピュータのディスプレイモニタに表示する場合には、ＤＶＤデコーダから出力されるインターレース表示のデータをノンインターレース表示のデータに変換する必要がある。このインターレース／ノンインターレースの変換は、ディスプレイモニタを制御する表示コントローラによって行われる。
【０００８】
表示コントローラによるインターレース／ノンインターレースの変換は、通常、単純フィールド合成処理を用いて行われる。つまり、フレームメモリ上で偶数フィールドと奇数フィールドとを重ね合わせることにより１枚のフレームが生成され、それがコンピュータのディスプレイモニタにノンインターレース表示される。
【０００９】
しかし、このような単純フィールド合成によるインターレース／ノンインターレース変換を行うと、時差のあるフィールドが１枚のフレームに合成されてしまい、これによって輪郭が縞状に見えるといういわゆるフェザリング（Ｆｅａｔｈｅｒｉｎｇ）が発生する場合がある。この現象は、特に動きの速いシーンにおいて顕著となる。
【００１０】
【発明が解決しようとする課題】
上述したように、従来では、動画などのＴＶ用に作成されたインターレースデータをコンピュータのディスプレイモニタ上に表示する場合には、インターレース／ノンインターレース変換によってフェザリングが発生し、表示品質が低下するという問題があった。
【００１１】
本発明はこのような点に鑑みてなされたものであり、インターレースデータの表示処理を改良して、コンピュータのディスプレイモニタ上にフェザリングのない滑らかな画像を表示できるようにし、動画などのＴＶ用に作成されたインターレースデータを高品質に表示することが可能な表示制御装置およびインターレースデータ表示制御方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置において、外部からインターレース表示のビデオデータを入力するためのポートと、このポートから入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御する表示モードをノンインターレース表示モードからインターレース表示モードに切り替える手段と、前記ポートから入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリのオフスクリーンエリアに書き込む手段と、前記画像メモリにインターレースデータとして書き込まれたビデオデータを、前記表示装置に出力してインターレース表示する表示データ出力手段とを具備し、前記表示データ出力手段は、前記画像メモリのオンスクリーンエリアに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換する手段と、インターレースデータに変換されたグラフィクスデータと、前記画像メモリのオフスクリーンエリアにインターレースデータとして書き込まれている前記ビデオデータとを合成して出力する合成手段とを含み、合成データを前記表示装置にインターレース表示することを特徴とする。
また、本発明は、画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置に適用されるインターレースデータ表示制御方法であって、外部から入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御するための表示モードをノンインターレース表示モードからインターレース表示モードに切り替え、前記入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリに書き込み、前記画像メモリに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換し、インターレースデータに変換されたグラフィクスデータと、前記画像メモリにインターレースデータとして書き込まれている前記ビデオデータとを合成し、合成データを前記表示装置に出力してインターレース表示することを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
［第１実施形態］
図１には、本発明の第１実施形態に係るＶＧＡコントローラ１００が示されている。このＶＧＡコントローラ１００は、パーソナルコンピュータのディスプレイモニタを制御するためのものであり、テキスト、グラフィクス、および動画データの表示をサポートする。このＶＧＡコントローラ１００は１チップＬＳＩにて実現されており、パーソナルコンピュータのＣＰＵとデータを授受するための通常のシステムバスインターフェイスに加え、ＺＶポートやＡＧＰポートといったビデオ専用バスを介してＤＶＤデコーダやサテライトチューナ等から動画データ（ビデオデータ）を直接入力するためのビデオポートを有している。このビデオポートに入力されるビデオデータは、通常、ＴＶ表示用のインターレースデータである。以下、このビデオデータを、パーソナルコンピュータのディスプレイモニタとして使用されるＣＲＴやＬＣＤなどのノンインターレース走査の表示デバイスに表示するための構成および方法について説明する。
【００２０】
ビデオポートから入力されたビデオデータはデジタルＹＵＶデータであり、これはラインバッファ１０１を介してインターレースデータ付加回路１０２に送られる。インターレースデータ付加回路１０２は、インターレースデータから構成されるビデオデータに予め決められた色のインターレースデータをダミーデータとして付加することにより、擬似的なノンインターレースデータを生成する。この場合、ビデオデータに含まれる奇数および偶数の一方のラインデータ毎に、特定色のダミーラインデータが奇数および偶数の他方のラインデータとして付加される。
【００２１】
ビデオデータに付加するダミーデータとしては、ビデオデータの表示画像に影響を与えにくい比較的暗い色、例えば黒またはそれに近い色のＹＵＶデータを使用することが好ましい。以下では、ダミーデータとして黒データを使用する場合を例示する。
【００２２】
インターレースデータ付加回路１０２から出力されるノンインターレースデータは、画像メモリ（ＶＲＡＭ）２００のオフスクリーンエリア２００Ａに書き込まれた後に、あるいは画像メモリ（ＶＲＡＭ）２００をバイパスして直接に、ラインバッファ１０３に送られる。ラインバッファ１０３はタイミング調整のために設けられた緩衝用のバッファであり、必ずしも必要なものではない。このラインバッファ１０３が存在しない場合は、ノンインターレースデータは、オフスクリーンエリア２００Ａまたはインターレースデータ付加回路１０２から、色空間コンバータ１０４に直接転送される。
【００２３】
色空間コンバータ１０４は、ビデオデータの色空間をＹＵＶ形式から、グラフィクスデータと同じＲＧＢ形式に変換するためのものであり、インターレースデータ付加回路１０２によって生成されたノンインターレースデータの色空間をＲＧＢ形式に変換して２入力マルチプレクサ（ＭＵＸ）１０６の第１入力に送る。マルチプレクサ（ＭＵＸ）１０６の第２入力には、ＣＰＵによってＶＲＡＭ２００のオフスクリーンエリア２００Ｂ上に書き込まれたグラフィクスデータが、グラフィクス制御回路１０５を介して入力される。グラフィクス制御回路１０５には、グラフィクスデータの色数変換のためのカラーパレットや、ＣＲＴ，ＬＣＤの表示タイミング制御信号（水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮＣなど）を発生する回路などが設けられている。
【００２４】
マルチプレクサ（ＭＵＸ）１０６は、インターレースデータ付加回路１０２によって生成されたノンインターレースのビデオデータとグラフィクスデータの一方を選択、またはグラフィクスデータ上にノンインターレースのビデオデータを合成する。この合成処理は、１）カラーキーを用いた方法、２）αブレンディングによる方法、３）座標値比較による方法、などの良く知られた方法により実現される。
【００２５】
マルチプレクサ（ＭＵＸ）１０６から出力される合成データは、ＬＣＤにＲＧＢ表示データとして出力されてＬＣＤにノンインターレース表示されると共に、ＤＡＣ１０７によってアナログＲＢＧ信号に変換された後にＣＲＴディスプレイに送られ、そのＣＲＴディスプレイ上にノンインターレース表示される。
【００２６】
次に、図２および図３を参照して、インターレースデータ付加回路１０２の動作原理を説明する。
図２に示されているように、ビデオポートから入力されたビデオデータが偶数フィールド（ＥＶＥＮ）であるときは、その偶数フィールドのインターレースデータは、偶数ライン（Ｌ０，Ｌ２，Ｌ４，Ｌ６，……）のデータのみから構成される。この場合、インターレースデータ付加回路１０２によって、全て黒の奇数ライン（Ｌ１，Ｌ３，Ｌ５，Ｌ７，……）データのみからなる奇数フィールドのインターレースデータが付加されることになる。
【００２７】
すなわち、インターレースデータ付加回路１０２は、ビデオデータの偶数ラインデータＬ０、黒データからなる奇数ラインデータＬ１、ビデオデータの偶数ラインデータＬ２、黒データからなる奇数ラインデータＬ３、ビデオデータの偶数ラインデータＬ４、……といった順序で、入力したビデオデータと黒データ（付加データ）をライン単位で交互に出力する。これにより、偶数フィールドのビデオデータは、奇数ラインとして全て黒のデータを有する、ノンインターレースデータに変換される。
【００２８】
一方、ビデオポートから入力されたビデオデータが奇数フィールド（ＯＤＤ）であるときは、その奇数フィールドのインターレースデータは、奇数ライン（Ｌ１，Ｌ３，Ｌ５，Ｌ７，……）のデータのみから構成される。この場合、インターレースデータ付加回路１０２によって、全て黒の偶数ライン（Ｌ０，Ｌ２，Ｌ４，Ｌ６，……）データのみからなる偶数フィールドのインターレースデータが付加されることになる。
【００２９】
すなわち、インターレースデータ付加回路１０２は、黒データからなる偶数ラインデータＬ０、ビデオデータの奇数ラインデータＬ１、黒データからなる偶数ラインデータＬ２、ビデオデータの奇数ラインデータＬ３、黒データからなる偶数ラインデータＬ４、……といった順序で、入力したビデオデータと黒データ（付加データ）をライン単位で交互に出力する。これにより、奇数フィールドのビデオデータは、偶数ラインとして全て黒のデータを有する、ノンインターレースデータに変換される。
【００３０】
次に、図４および図５を参照して、ビデオデータの表示制御処理の流れを説明する。図４はオフスクリーンエリア２００Ａを使用する場合の処理手順であり、図５はＶＲＡＭ２００をバイパスする場合の処理手順である。
【００３１】
（オフスクリーンエリア２００Ａを使用する場合）
図４に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ１０１）。ついで、インターレースデータ付加回路１０２によりビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１０２）。このノンインターレースデータは、ＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ１０３）。この場合、実際には、ラインバッファ１０１のラインデータと黒のラインデータとが交互にインターレースデータ付加回路１０２から出力されて、それがＶＲＡＭ２００のオフスクリーンエリア２００Ａに順次書き込まれることになる。
【００３２】
この後、色空間コンバータ１０４によってオフスクリーンエリア２００Ａのノンインターレースデータ（オフスクリーンデータ）はＹＵＶデータからＲＧＢデータに変換される（ステップＳ１０４）。そして、ＲＧＢデータに変換されたオフスクリーンデータと、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とがマルチプレクサ１０６により合成され（ステップＳ１０５）、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１０６）。
【００３３】
（ＶＲＡＭ２００をバイパスする場合）
図５に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ１１１）。ついで、インターレースデータ付加回路１０２によりビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１１２）。このノンインターレースデータは、ＶＲＡＭ２００をバスバスして、色空間コンバータ１０４に送られる（ステップＳ１１３）。この場合、実際には、ラインバッファ１０１のラインデータと黒のラインデータとが交互にインターレースデータ付加回路１０２から出力されて、それがＶＲＡＭ２００をバイパスして、色空間コンバータ１０４に順次送られることになる。
【００３４】
この後、色空間コンバータ１０４によって、バイパスデータはＹＵＶデータからＲＧＢデータに変換される（ステップＳ１１４）。そして、ＲＧＢデータに変換されたバイパスデータと、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とがマルチプレクサ１０６により合成され（ステップＳ１１５）、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１１６）。
【００３５】
図６には、ビデオデータをノンインターレース表示する場合のタイミングチャートの一例が示されている。
前述したように、ビデオポートから入力されるビデオデータは、偶数フィールドと奇数フィールドとが交互に繰り返されるフィールド構造のインターレースデータであり、そのフィールド周波数はたとえば６０ｆｉｅｌｄ／ｓｅｃである。ビデオデータに含まれる垂直同期信号（ＶＳＹＮＣ）は、ビデオデータをインターレース走査する際のフィールドの変わり目を示す。
【００３６】
ビデオデータの偶数フィールド（Ｅｖｅｎ ｆｉｅｌｄ １）においては、図示のように、ビデオデータの偶数ラインデータＬ０とＬ２の間に黒データが奇数ラインデータＬ１として挿入され、またビデオデータの偶数ラインデータＬ２とＬ４の間に黒データが奇数ラインデータＬ３として挿入される。
【００３７】
このようにして黒データによって奇数フィールドのデータが補間された偶数フィールド（Ｅｖｅｎ ｆｉｅｌｄ １）のビデオデータは、フレーム構造を有するノンインターレースデータ（Ｆｒａｍｅ １）としてＬＣＤやＣＲＴに出力される。ＬＣＤやＣＲＴに出力される黒データは、Ｒ＝０，Ｇ＝０，Ｂ＝０のブランキングデータである。したがって、Ｆｒａｍｅ １の表示画面においては、偶数ラインには入力ビデオデータの画像がそのまま再現され、且つ奇数ラインは黒データによってブランキング状態、つまり非表示時の画面の色となる。
【００３８】
一方、入力ビデオデータの偶数フィールド（Ｏｄｄ ｆｉｅｌｄ １）においては、黒データによって偶数フィールドデータが補間される。これにより、奇数フィールド（Ｏｄｄ ｆｉｅｌｄ １）のビデオデータは、フレーム構造を有するノンインターレースデータ（Ｆｒａｍｅ ２）として、ＬＣＤやＣＲＴに出力される。したがって、Ｆｒａｍｅ ２の表示画面においては、Ｆｒａｍｅ １とは逆に、奇数ラインに入力ビデオデータの画像が再現され、偶数ラインは黒データによってブランキング状態となる。
【００３９】
このように、ノンインターレースデータのフレーム単位で表示ラインとブランキングラインの奇数／偶数を交互に入れ替えることにより、ノンインターレース表示のディスプレイモニタ上で、インターレース走査による画面リフレッシュが実現される。
【００４０】
よって、例えばＤＶＤビデオを再生する場合などにおいては、時差のあるフィールドが同時に重ねられることによるフェザリングの発生を防止でき、パーソナルコンピュータのディスプレイモニタ上で、専用のＤＶＤビデオプレイヤーとＴＶ受像機との組み合わせと同等の高画質を実現できる。
【００４１】
なお、ダミーデータとして使用する色データは、表示対象の入力ビデオデータの画像に影響を与えないものであれば良く、比較的暗い色であれば、例えば、灰色などの黒以外の他の色を使用してもよい。
【００４２】
図７には、図１のＶＧＡコントローラ２００を用いたパーソナルコンピュータ全体の構成例が示されている。
このパーソナルコンピュータは、コンピュータ本体にＬＣＤなどのフラットパネルディスプレイが開閉自在に取り付けられたノートブック型のコンピュータであり、図示のように、ＰＣＩバス１０、ＣＰＵ１１、主メモリ１２、サテライトチューナ１３、Ｉ／Ｏコントローラ１４、ＤＶＤデコーダ１５、および前述のＶＧＡコントローラ１００と画像メモリ（ＶＲＡＭ）２００を備えている。
【００４３】
ＣＰＵ１１は、このシステム全体の動作を制御するものであり、主メモリ１２に格納されたオペレーティングシステムおよび実行対象のアプリケーションプログラムなど実行する。ＤＶＤ−ＲＯＭメディアに記録されたデータの転送及び再生は、ＣＰＵ１１にハードウェア制御のための各種ドライバプログラムおよびＤＶＤアプリケーションプログラムを実行させることによって行われる。
【００４４】
サテライトチューナ１３は、デジタル衛星放送から送信される映像データを受信してそれを主メモリ１２に転送するものである。デジタル衛星放送による映像データがＭＰＥＧ２ストリームから構成されている場合には、ＤＶＤ―ＲＯＭドライブ１４２から読み出されたビデオデータと同様にして、その復号処理はＤＶＤデコーダ１５のＭＰＥＧ２デコーダによって行われる。
【００４５】
Ｉ／Ｏコントローラ１４は、ＤＶＤ−ＲＯＭドライブ１４２をコンピュータ本体に選択的に装着するためのデバイスベイ１４１に接続されており、そのデバイスベイ１４１に装着されたＤＶＤ−ＲＯＭドライブ１４２との間のデータ転送を行う。
【００４６】
ＤＶＤ−ＲＯＭドライブ１４２は、ディスク両面で１０ＧＢ程度の記憶容量を持つＤＶＤメディアに蓄積されたデータストリームを、最大で１０．８Ｍｂｐｓの転送レートで読み出す。ＤＶＤメディアには、例えば、映画などのＤＶＤタイトルを記録させることができる。この映画の情報には、主映像（ビデオ）、１６チャネルまでの副映像（サブピクチャ）、および３２チャネルまでの音声（オーディオ）を含ませることができる。この場合、これらビデオ、サブピクチャ、およびオーディオはそれぞれＭＰＥＧ２規格でデジタル圧縮符号化されて記録されている。ＭＰＥＧ２規格では、ＭＰＥＧ２で符号化されたデータに、他の符号化データを含ませることがことができ、それら符号化データは１本のＭＰＥＧ２プログラムストリームとして扱われる。
【００４７】
ビデオの符号化にはＭＰＥＧ２を使用し、サブピクチャおよびオーディオの符号化にはそれぞれランレングス符号化およびＤＯＬＢＹ ＡＣ３が使用される。この場合でも、それら符号化されたビデオ、サブピクチャ、およびオーディオは、１本のＭＰＥＧ２プログラムストリームとして扱われる。
【００４８】
ＭＰＥＧ２規格の符号化処理は可変レート符号化であり、単位時間当りに記録／再生する情報量を異ならせることができる。よって、動きの激しいシーンほど、それに対応するフレーム群を構成するＭＰＥＧストリームの転送レートを高くすることによって、高品質の動画再生が可能となる。
【００４９】
ＤＶＤデコーダ１５は、ＤＶＤ−ＲＯＭドライブ１４２から読み出されたＭＰＥＧ２ストリームやサテライトチューナ１３によって受信されたＭＰＥＧ２ストリームをＰＣＩバス１０経由で受信し、その受信したストリームに対してデスクランブル処理や伸張のための復号化処理を施す。このＤＶＤデコーダ１５は、図示のように、ＰＣＩインターフェイス１５１、ＭＰＥＧ２デコーダ１５２、ＴＶエンコーダ１５３、Ｄ／Ａコンバータ（ＤＡＣ）１５４、およびＴＶ映像信号出力用バッファ１５５から構成されている。
【００５０】
ＰＣＩ／ＭＰＥＧインターフェイス１５１は、ＰＣＩバス１０とＭＰＥＧ２デコーダ１５２の間のインターフェースであり、ＰＣＩバス１０を介して受け取ったＭＰＥＧ２ストリームをＭＰＥＧ２デコーダ１５２に送る。また、このＰＣＩ／ＭＰＥＧインターフェイス１５１には、ビデオポート制御回路２０１が設けられている。このビデオポート制御回路２０１は、ＭＰＥＧ２デコーダ１５２によってデコードされたデジタルＹＵＶ形式のビデオデータ（インターレースデータ）を、ＺＶポートなどから構成されるビデオバスを介してＶＧＡコントローラ１６のビデオ入力ポートに伝達する。
【００５１】
ＭＰＥＧ２デコーダ１５２は、ＰＣＩ／ＭＰＥＧインターフェイス１５１から受け取ったＭＰＥＧ２ストリームを復号化するためのものであり、ここには、デスクランブル処理回路、ＭＰＥＧ２ストリームの多重分離回路、ビデオ、オーディオ、サブピクチャそれぞれに対応するデコード回路などが設けられている。ＭＰＥＧ２デコーダ１５２によるビデオおよびサブピクチャの復号処理結果であるデジタルＹＵＶデータは、ＣＣＩＲ６５６形式のディジタル信号としてＰＣＩ／ＭＰＥＧインターフェイス１５１のビデオポート制御回路２０１、およびＴＶエンコーダ１５３に送られる。
【００５２】
ＴＶエンコーダ１５３は、ＭＰＥＧ２デコーダＩＣ１８２からのデジタルＹＵＶデータをＮＴＳＣ／ＰＡＬ方式のＴＶ用映像信号に変換するものであり、ＴＶ用映像信号として、Ｙ／Ｃ複合のコンポジット映像信号（Ｃｏｍｐｏｓｉｔｅ）と、Ｙ／Ｃ分離のＳ映像信号とを出力する。このＴＶエンコーダ１５３にはコピープロテクト回路２０２が設けられている。コピープロテクト回路２０２は、ＴＶ用映像信号がＶＴＲなどの録画機器で記録されることを防止するためのものであり、ＴＶ用映像信号のバースト信号などに対してコピープロテクトのための所定の加工処理を施す。このようなコピープロテクトをＴＶ用映像信号に施すことにより、ＴＶ用映像信号はＴＶには正常に表示されるが、ＶＴＲなどの録画機器による録画を防止することができる。コピープロテクトされたＴＶ用映像信号はＤＡＣ１５４によってアナログ信号に変換された後、バッファ１５５を介してセレクタ４０１に送られる。
【００５３】
前述したように、ＶＧＡコントローラ１００は、コンピュータ本体に専用のディスプレイモニタとして設けられたＬＣＤディスプレイ、および外部ＣＲＴディスプレイを制御するものであり、ＶＧＡ仕様のテキストおよびグラフィクス表示の他、動画表示をサポートする。このＶＧＡコントローラ１００には、前述のグラフィックス制御回路（Graphics）１０５、マルチプレクサ１０６、ＤＡＣ１０７に加え、ビデオ表示制御回路１６２、マルチプレクサ１６３、Ｄ／Ａコンバータ（ＤＡＣ）１６４、アナログＲＧＢ信号出力用バッファ１６５，１６６、ＴＶエンコーダ１６７、Ｄ／Ａコンバータ（ＤＡＣ）１６７、Ｄ／Ａコンバータ（ＤＡＣ）１６８、ＴＶ用アナログ映像信号出力用バッファ１６９等が設けられている。
【００５４】
ビデオ表示制御回路１６２は、前述のデジタルビデオ入力ポートとのインターフエースであり、ここには、図１で説明したラインバッファ１０１，１０３、インターレースデータ付加回路１０２、色空間コンバータ１０４が内蔵されている。
【００５５】
マルチプレクサ１０６から出力される表示データは、バッファ１６５を介してＬＣＤにデジタルデータとして送られると共に、Ｄ／Ａコンバータ１６４によってアナログＲＧＢ信号に変換された後、バッファ１６６を介して外部のＣＲＴディスプレイに送られる。
【００５６】
ＴＶエンコーダ１６７は、マルチプレクサ１０６から出力される表示データをＮＴＳＣ／ＰＡＬ方式のＴＶ用映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）に変換する。このＴＶエンコーダ１６７によって得られたＴＶ用映像信号はＤ／Ａコンバータ１６８によってアナログのＴＶ映像信号に変換された後、バッファ１６９を介して前述のセレクタ４０１に送られる。
【００５７】
また、ＴＶエンコーダ１６７にも、ＤＶＤデコーダ１５のコピープロテクト回路２０２と同様のコピープロテクト回路３０１を設けることが好ましい。
セレクタ４０１は、ＤＶＤデコーダ１５によって得られたＤＶＤビデオのＴＶ映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）と、ＶＧＡコントローラ１００によって得られるパソコン画面のＴＶ用映像信号（Ｓ，Ｃｏｍｐｏｓｉｔｅ）とを入力し、それら入力された２種類のＳ映像信号と２種類のＣｏｍｐｏｓｉｔｅ映像信号を選択的に切替えてコンピュータ本体に設けられたＳ端子およびＣｏｍｐｏｓｉｔｅ端子から外部のＴＶに出力する。
【００５８】
次に、図８を参照して、本第１実施形態のＶＧＡコントローラ１００の第２の構成例について説明する。
図８においては、インターレースデータ付加回路１０２は、ラインバッファ１０３の後段に設けられおり、オフスクリーンエリア２００Ａから読み出されたインターレースのビデオデータに対して黒データの付加処理を行う。ビデオデータの表示制御処理の流れは図９の通りである。
【００５９】
すなわち、図９に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納され（ステップＳ１２１）、このラインバッファ１０１を介してインターレースデータのままＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ１２２）。オフスクリーンエリア２００Ａのインターレースデータは、ラインバッファ１０３を介してインターレースデータ付加回路１０２に送られ、そこでビデオデータの１ライン毎に黒のラインデータが付加されて、ノンインターレースデータが生成される（ステップＳ１２３）。
【００６０】
このノンインターレースデータは、ＹＵＶ／ＲＧＢの色空間の変換が行われた後、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）とマルチプレクサ１０６により合成され（ステップＳ１２４）。そして、その合成データが、ＬＣＤまたはＣＲＴ、あるいはＬＣＤおよびＣＲＴの双方にノンインターレース表示される（ステップＳ１２５）。
【００６１】
次に、図１０を参照して、インターレースデータ付加回路１０２の構成の一例を説明する。
インターレースデータ付加回路１０２は、図示のように、付加データ発生回路１０２ａと、マルチプレクサ１０２ｂとから構成されている。付加データ発生回路１０２ａは、黒またはそれに近い色のラインデータをダミーデータとして発生する。マルチプレクサ１０２ｂは、ラインバッファ１０１（または１０３）に入力されるライン単位で入力されるビデオデータと、付加データ発生回路１０２ａからのラインデータとを、ビデオデータに含まれる奇数および偶数の一方のラインデータ毎にダミーデータが奇数および偶数の他方のラインデータとして付加されるように、ライン単位で交互に選択する。
【００６２】
以上のように、第１実施形態においては、インターレースのビデオデータに所定色のインターレースデータがダミーデータとして付加され、これにより擬似的なノンインターレースデータが生成される。そして、その擬似的なノンインターレースデータがＬＣＤやＣＲＴなどのコンピュータのディスプレイモニタにノンインターレース表示される。このように、ダミーデータの付加によって入力ビデオデータをノンインターレースデータに見せかけることにより、時差のあるフィールド同士が合成されることによるフェザリングの発生を防止できるようになり、動画などのインターレースデータをＣＲＴやＬＣＤなどのノンインターレース走査の表示装置に滑らかに表示することが可能となる。
【００６３】
特に、ダミーデータとして黒データを使用することにより、インターレースデータに含まれる奇数および偶数の一方のラインデータ毎に、ブランキングデータが、奇数および偶数の他方のラインデータとして表示装置に出力されるようになり、ノンインターレース表示のディスプレイモニタ上で、インターレース走査による画面リフレッシュが実現される。よって、ダミーデータによる影響が無い、高品質の映像を得ることができる。
【００６４】
［第２実施形態］
図１１には、本発明の第２実施形態に係るＶＧＡコントローラ１００が示されている。本実施形態２では、ディスプレイモニタとしてマルチシンク対応のＣＲＴディスプレイを使用することを前提としている。
【００６５】
マルチシンク対応のＣＲＴディスプレイは、それに与えられる水平／垂直同期信号などの表示タイミング信号に応じて表示解像度を可変設定でき、またそれら表示タイミング信号の特定の組み合わせによりインターレース表示を行うことができる。例えば、ビデオモード２８，３８，４５などはＣＲＴのインターレース表示モードであり、ＶＧＡコントローラ１００をビデオモード２８，３８，あるいは４５に設定すると、ＣＲＴはインターレース表示モードで制御される。この場合、ＣＲＴには、例えば８７Ｈｚの垂直同期信号と、３５．５ＫＨｚの水平同期信号が与えられる。
【００６６】
本実施形態２では、インターレースのビデオデータをＣＲＴに表示する際には、ＣＲＴを自動的にノンインターレース表示モードからインターレース表示モードに切り替え、ビデオデータをインターレースデータのままＣＲＴに出力してインターレース表示する構成を採用している。
【００６７】
ビデオデータをインターレースデータのままＣＲＴに送り出すというパススルーモードの実現のために、ＶＧＡコントローラ１００には、図１のインターレースデータ付加回路１０２の代わりに、インターレースデータバイパス回路５０１が設けられている。
【００６８】
このインターレースデータバイパス回路５０１は、ラインバッファ１０１を介して入力されるビデオデータを、ＶＲＡＭ２００のオフスクリーンエリア２００Ａにインターレースデータのまま書き込んだり、あるいはＶＲＡＭ２００をバイパスして直接に、表示データ出力のためのインターフェイス回路（色空間コンバータ１０４、マルチプレクサ１０６、ＤＡＣ１０７など）に転送する。
【００６９】
ここで、図１２を参照して、本第２実施形態によるビデオデータ（インターレースデータ）の表示制御処理の原理を説明する。
図１２（ａ）は、通常のインターレースデータの表示方法を示している。すなわち、フィールド構造を有するインターレースデータは、フィールド合成処理によりその奇数フィールドと偶数フィールドとが合成されて、フレーム構造のノンインターレースデータに変換される。そして、このノンインターレースデータは、ＣＲＴにノンインターレース表示モードで表示される。
【００７０】
図１２（ｂ）は、本第２実施形態によるインターレースデータの表示方法を示している。
すなわち、フィールド構造を有するインターレースデータは、インターレースデータのままＣＲＴに表示データとして送られる。ＣＲＴを制御するためのビデオモードはインターレース表示モードに設定されているため、インターレースデータはそのままＣＲＴにてインターレース表示される。
【００７１】
このように、インターレースデータをそのままＣＲＴにインターレース表示することにより、インターレース／ノンインターレース変換によるフェザリングの発生などの問題を招くことなく、動画などのインターレースデータをＣＲＴに高品質表示することが可能となる。また、ＴＶもインターレース表示であるので、ビデオデータをインターレースデータのままＴＶエンコーダ１６７に送ることにより、ＴＶエンコーダ１６７内においてもインターレース／ノンインターレース変換を行う必要が無くなり、表示品質を向上できる。
【００７２】
次に、図１３および図１４を参照して、ビデオデータの表示制御処理の流れを説明する。図１３はオフスクリーンエリア２００Ａを使用する場合の処理手順であり、図１４はＶＲＡＭ２００をバイパスする場合の処理手順である。
【００７３】
（オフスクリーンエリア２００Ａを使用する場合）
図１３に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ２０１）。ついで、インターレースデータバイパス回路５０１を介して、ビデオデータはインターレースデータのままＶＲＡＭ２００のオフスクリーンエリア２００Ａに書き込まれる（ステップＳ２０２）。この後、色空間コンバータ１０４によってオフスクリーンエリア２００Ａのインターレースデータ（オフスクリーンデータ）はＹＵＶデータからＲＧＢデータに変換される（ステップＳ２０３）。そして、グラフィクス制御回路１０５内のフィルタ回路によって、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）がノンインターレースデータからインターレースデータに変換される（ステップＳ２０４）。このノンインターレース／インターレース変換は、例えばノンインターレースデータの連続する２ライン単位で画素毎にその平均データを求めることによって実現できる。
【００７４】
次に、ＲＧＢデータに変換されたオフスクリーンデータと、インターレースデータに変換されたオンスクリーンデータとがマルチプレクサ１０６により合成され（ステップＳ２０５）、その合成データが、ＣＲＴあるいはＴＶにインターレース表示される（ステップＳ２０６）。
【００７５】
なお、ビデオデータのみを表示する場合には、ステップＳ２０４，Ｓ２０５の処理は不要となる。
（ＶＲＡＭ２００をバイパスする場合）
図１４に示されているように、まず、ビデオポートから入力されたビデオデータはラインバッファ１０１に格納される（ステップＳ２１１）。ついで、インターレースデータバイパス回路５０１によって、ビデオデータはＶＲＡＭ２００をバイパスして、インターレースデータのまま表示データ出力のためのインターフェイス回路に直接的に送られ（ステップＳ２１２）、色空間コンバータ１０４によりＹＵＶデータからＲＧＢデータに変換される（ステップＳ２１３）。そして、グラフィクス制御回路１０５内のフィルタ回路によって、オンスクリーンエリア２００Ｂのグラフィクスデータ（オンスクリーンデータ）がノンインターレースデータからインターレースデータに変換される（ステップＳ２１４）。
【００７６】
次に、ＲＧＢデータに変換されたバイパスデータと、インターレースデータに変換されたオンスクリーンデータとがマルチプレクサ１０６により合成され（ステップＳ２１５）、その合成データが、ＣＲＴあるいはＴＶにインターレース表示される（ステップＳ２１６）。
【００７７】
なお、ビデオデータのみを表示する場合には、ステップＳ２１４，Ｓ２１５の処理は不要となる。
図１５は、ＶＧＡコントローラ１００を制御するためのプログラムであるＶＧＡドライバの処理手順を示すフローチャートである。
【００７８】
ＶＧＡドライバは、インターレースのビデオデータを表示することがアプリケーションなどから指示されると（ステップＳ３０１）、グラフィクス制御回路１０５のレジスタへのパラメタ設定などによって、前述のビデオモードの設定をインターレース表示モードに設定してＣＲＴの制御をノンインターレース表示モードからインターレース表示モードに切り替えると共に、ＶＧＡコントローラ１００をパススルーモードに設定する（ステップＳ３０３）。これにより、入力ビデオデータはインターレースデータのままＣＲＴに表示データとして送られ、ＣＲＴはその表示データをインターレース制御によって表示する（ステップＳ３０４）。
【００７９】
一方、インターレースデータ以外の表示においては、通常通り、ＶＧＡドライバは、通常通り、ＣＲＴをノンインターレース制御するようにＶＧＡコントローラ１００を制御する（ステップＳ３０２）。
【００８０】
このような映像ソースに基づく表示モードの切替は、ＶＧＡコントローラ１００内で自動的に行うことも可能である。これは、例えば、インターレースデータバイパス回路５０１などによってインターレースのビデオデータが入力されたか否かを判定し、入力されたことが検出されたときに、グラフィクス制御回路１０５のレジスタへのパラメタ設定をハードウェアによって行うことにより実現できる。
【００８１】
以上の第１および第２実施形態では、パーソナルコンピュータに使用されるＶＧＡコントローラを例示して説明したが、所定色のラインデータの付加によるノンインターレースデータの生成や、パススルーモードによる表示制御は、ワードプロセッサ、ワークステーション、セットトップボックス、さらには民生用のＤＶＤプレーヤー、ゲーム機などの表示制御にも適用することができる。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、インターレースデータの表示処理方式を改良することにより、コンピュータのディスプレイモニタ上にフェザリングのない滑らかな画像を表示できるようになり、動画などのＴＶ用に作成されたインターレースデータを高品質に表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る表示制御装置の基本構成を示すブロック図。
【図２】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の動作原理を説明するための図。
【図３】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の動作原理を説明するための図。
【図４】同第１実施形態において画像メモリのオフスクリーンエリアを使用したビデオデータ表示制御処理の流れを示すフローチャート。
【図５】同第１実施形態において画像メモリのバスバスを利用した場合におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図６】同第１実施形態においてビデオデータをノンインターレース表示する場合の動作を示すタイミングチャート。
【図７】同第１実施形態の表示制御装置を用いたパーソナルコンピュータのシステム構成を示すブロック図。
【図８】同第１実施形態の表示制御装置の第２の構成例を示すブロック図。
【図９】図８の表示制御装置におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図１０】同第１実施形態の表示制御装置に設けられたインターレースデータ付加回路の構成例を示す図。
【図１１】本発明の第２実施形態に係る表示制御装置の基本構成を示すブロック図。
【図１２】同第２実施形態におけるビデオデータ表示制御処理の原理を説明するための図。
【図１３】同第２実施形態において画像メモリのオフスクリーンエリアを使用したビデオデータ表示制御処理の流れを示すフローチャート。
【図１４】同第２実施形態において画像メモリのバスバスを利用した場合におけるビデオデータ表示制御処理の流れを示すフローチャート。
【図１５】同第２実施形態に適用される表示モード切替処理の流れを示すフローチャート。
【符号の説明】
１００…ＶＧＡコントローラ
１０１…ラインバッファ
１０２…インターレースデータ付加回路
１０３…ラインバッファ
１０４…色空間コンバータ
１０５…グラフィクス制御回路
１０６…マルチプレクサ
１０７…Ｄ／Ａコンバータ
２００…ＶＲＡＭ
２００Ａ…オフスクリーンエリア
２００Ｂ…オンスクリーンエリア
５０１…インターレースデータバイパス回路
Claims (2)
- 画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置において、
外部からインターレース表示のビデオデータを入力するためのポートと、
このポートから入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御する表示モードをノンインターレース表示モードからインターレース表示モードに切り替える手段と、
前記ポートから入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリのオフスクリーンエリアに書き込む手段と、
前記画像メモリにインターレースデータとして書き込まれたビデオデータを、前記表示装置に出力してインターレース表示する表示データ出力手段とを具備し、
前記表示データ出力手段は、
前記画像メモリのオンスクリーンエリアに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換する手段と、
インターレースデータに変換されたグラフィクスデータと、前記画像メモリのオフスクリーンエリアにインターレースデータとして書き込まれている前記ビデオデータとを合成して出力する合成手段とを含み、
合成データを前記表示装置にインターレース表示することを特徴とする表示制御装置。 - 画像メモリに書き込まれた表示データを、ノンインターレース／インターレース表示可能なマルチシンクタイプの表示装置に表示する表示制御装置に適用されるインターレースデータ表示制御方法であって、
外部から入力されたインターレース表示のビデオデータを表示するとき、前記表示装置を制御するための表示モードをノンインターレース表示モードからインターレース表示モードに切り替え、
前記入力されたインターレース表示のビデオデータをインターレースデータとして前記画像メモリに書き込み、
前記画像メモリに書き込まれているノンインターレース表示のグラフィクスデータをインターレースデータに変換し、
インターレースデータに変換されたグラフィクスデータと、前記画像メモリにインターレースデータとして書き込まれている前記ビデオデータとを合成し、
合成データを前記表示装置に出力してインターレース表示することを特徴とするインターレースデータ表示制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17879098A JP4008580B2 (ja) | 1998-06-25 | 1998-06-25 | 表示制御装置およびインターレースデータ表示制御方法 |
| US09/317,408 US6567097B1 (en) | 1998-06-25 | 1999-05-24 | Display control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17879098A JP4008580B2 (ja) | 1998-06-25 | 1998-06-25 | 表示制御装置およびインターレースデータ表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000010535A JP2000010535A (ja) | 2000-01-14 |
| JP4008580B2 true JP4008580B2 (ja) | 2007-11-14 |
Family
ID=16054699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17879098A Expired - Fee Related JP4008580B2 (ja) | 1998-06-25 | 1998-06-25 | 表示制御装置およびインターレースデータ表示制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6567097B1 (ja) |
| JP (1) | JP4008580B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4069339B2 (ja) * | 1998-10-16 | 2008-04-02 | ソニー株式会社 | 信号変換装置および信号変換方法 |
| US6909469B2 (en) * | 1999-08-11 | 2005-06-21 | Silicon Image, Inc. | Interlace motion artifact detection using vertical frequency detection and analysis |
| US20040164925A1 (en) * | 1999-09-28 | 2004-08-26 | Boger Robert A. | Method and apparatus for changing the mode of a display apparatus |
| US6326935B1 (en) * | 1999-09-28 | 2001-12-04 | Gateway, Inc. | Method and apparatus for changing the mode of a display apparatus |
| US6867814B2 (en) * | 2000-04-18 | 2005-03-15 | Silicon Image, Inc. | Method, system and article of manufacture for identifying the source type and quality level of a video sequence |
| JP4040826B2 (ja) | 2000-06-23 | 2008-01-30 | 株式会社東芝 | 画像処理方法および画像表示システム |
| KR100783700B1 (ko) * | 2001-02-14 | 2007-12-07 | 삼성전자주식회사 | 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치 |
| US20020163590A1 (en) * | 2001-05-04 | 2002-11-07 | Chung-Chih Tung | Video signal conversion method |
| US7219352B2 (en) * | 2002-04-15 | 2007-05-15 | Microsoft Corporation | Methods and apparatuses for facilitating processing of interlaced video images for progressive video displays |
| KR100500232B1 (ko) * | 2002-11-06 | 2005-07-11 | 삼성전자주식회사 | 컴퓨터영상제어시스템 및 영상제어방법 |
| KR100517979B1 (ko) | 2002-12-10 | 2005-10-04 | 엘지전자 주식회사 | 이동 통신 단말기의 영상 오버레이 장치 |
| JP2004212610A (ja) * | 2002-12-27 | 2004-07-29 | Sharp Corp | 表示装置の駆動方法、表示装置の駆動装置、および、そのプログラム |
| JP4200942B2 (ja) * | 2004-06-02 | 2008-12-24 | セイコーエプソン株式会社 | 表示コントローラ、電子機器及び画像データ供給方法 |
| KR100643230B1 (ko) | 2004-08-30 | 2006-11-10 | 삼성전자주식회사 | 디스플레이장치의 제어방법 |
| TWI249359B (en) * | 2004-12-22 | 2006-02-11 | Realtek Semiconductor Corp | Method and apparatus for simultaneous progressive and interlaced display |
| CN101116335B (zh) * | 2005-02-07 | 2012-07-04 | 汤姆森许可贸易公司 | 用于重放视频信号和一个或多个音频信号的方法和设备 |
| JP2007013315A (ja) * | 2005-06-28 | 2007-01-18 | Toshiba Corp | 情報処理装置および動画像再生方法 |
| TWI342163B (en) * | 2006-10-11 | 2011-05-11 | Princeton Technology Corp | Av player chip, av system, and related method capable of sharing digital-to-analog converter |
| JP4758331B2 (ja) * | 2006-12-08 | 2011-08-24 | オリンパス株式会社 | 顕微鏡用撮像装置および顕微鏡用撮像プログラム |
| TW200834499A (en) * | 2007-02-05 | 2008-08-16 | Benq Corp | Method of black frame insertion for improving LCD |
| KR102283923B1 (ko) | 2014-02-06 | 2021-07-30 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5913741B2 (ja) * | 1977-07-22 | 1984-03-31 | 株式会社日立製作所 | デイスプレイ装置 |
| DE3913957A1 (de) * | 1988-04-30 | 1989-11-16 | Hitachi Ltd | Verfahren und vorrichtung zum verarbeiten von farbvideosignalen |
| JPH0834551B2 (ja) * | 1988-07-19 | 1996-03-29 | 松下電器産業株式会社 | 自動焦点調整装置 |
| US6088045A (en) * | 1991-07-22 | 2000-07-11 | International Business Machines Corporation | High definition multimedia display |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
| JP2593427B2 (ja) * | 1992-10-14 | 1997-03-26 | 株式会社ハドソン | 画像処理装置 |
| JP3350998B2 (ja) * | 1993-02-12 | 2002-11-25 | ソニー株式会社 | 表示装置 |
| JP3161229B2 (ja) | 1993-07-01 | 2001-04-25 | 松下電器産業株式会社 | 映像信号処理方法および映像信号処理装置 |
| DE69522504T2 (de) * | 1994-06-14 | 2002-05-08 | Matsushita Electric Industrial Co., Ltd. | Videosignalaufnahmegerät und Videosignalaufnahme- und wiergabegerät |
| JP2869006B2 (ja) | 1994-10-13 | 1999-03-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 映像信号処理装置及び映像信号処理方法 |
| JPH08116502A (ja) | 1994-10-14 | 1996-05-07 | Seiko Epson Corp | 映像表示装置 |
| US5675390A (en) * | 1995-07-17 | 1997-10-07 | Gateway 2000, Inc. | Home entertainment system combining complex processor capability with a high quality display |
| DE69634463T2 (de) * | 1995-09-08 | 2006-01-19 | Canon K.K. | Bildaufnahmegerät mit progressiver oder zeilensprungfreier Abtastungsbildaufnahmevorrichtung |
| JPH103284A (ja) * | 1996-06-17 | 1998-01-06 | Canon Inc | 液晶駆動用回路及び該回路を有する液晶表示装置 |
| US5936676A (en) * | 1997-08-21 | 1999-08-10 | Miranda Technologies Inc. | Apparatus and method for line interpolating an interlaced video signal |
| US6002442A (en) * | 1997-04-01 | 1999-12-14 | Aitech International Corp. | Method and apparatus for reducing flickers in video signal conversions |
| US6069607A (en) * | 1997-10-15 | 2000-05-30 | Videotek, Inc. | Multi-format on-screen monitor |
| US6046721A (en) * | 1997-10-29 | 2000-04-04 | Bo Xu | Multi-functional monitor |
| US6055018A (en) * | 1997-11-04 | 2000-04-25 | Ati Technologies, Inc. | System and method for reconstructing noninterlaced captured content for display on a progressive screen |
| US5959680A (en) * | 1997-12-31 | 1999-09-28 | Telecruz Technology, Inc. | Method and apparatus for reducing flicker in the television display of network application data |
| US6072530A (en) * | 1997-12-31 | 2000-06-06 | Telecruz Technology, Inc. | Flicker filter and interlacer implemented in a television system displaying network application data |
| US6040869A (en) * | 1998-03-31 | 2000-03-21 | Matsushita Electric Industrial Co. Ltd. | Method and apparatus for converting an interlace-scan video signal into a non-interlace-scan video signal |
| US6326935B1 (en) * | 1999-09-28 | 2001-12-04 | Gateway, Inc. | Method and apparatus for changing the mode of a display apparatus |
-
1998
- 1998-06-25 JP JP17879098A patent/JP4008580B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-24 US US09/317,408 patent/US6567097B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6567097B1 (en) | 2003-05-20 |
| JP2000010535A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008580B2 (ja) | 表示制御装置およびインターレースデータ表示制御方法 | |
| US6441813B1 (en) | Computer system, and video decoder used in the system | |
| US7973806B2 (en) | Reproducing apparatus capable of reproducing picture data | |
| US5912710A (en) | System and method for controlling a display of graphics data pixels on a video monitor having a different display aspect ratio than the pixel aspect ratio | |
| JPH11196386A (ja) | コンピュータシステムおよびクローズドキャプション表示方法 | |
| JP3472667B2 (ja) | ビデオデータ処理装置およびビデオデータ表示装置 | |
| JPH11133935A (ja) | 表示制御装置および動画像復号化装置 | |
| CN101998083B (zh) | 影像处理装置 | |
| JPH10304309A (ja) | 信号再生装置及び方法 | |
| US6370318B1 (en) | PC analog output signal control for copy protect | |
| US6489933B1 (en) | Display controller with motion picture display function, computer system, and motion picture display control method | |
| JP2009296081A (ja) | 映像再生装置 | |
| JPH11213558A (ja) | 音声データ処理装置およびコンピュータシステム並びに音声データ処理方法 | |
| JP2008517343A (ja) | アニメーション・ジャダー補償 | |
| US7269342B1 (en) | Video signal reproducing device | |
| JPH11313339A (ja) | 表示制御装置および動画／グラフィクス合成表示方法 | |
| US7936360B2 (en) | Reproducing apparatus capable of reproducing picture data | |
| US6587155B1 (en) | Fading of main video signal without affecting display of superimposed video signal | |
| JP2005045787A (ja) | プログレッシブ及びインターレースビデオ信号の両方を生成するビデオ信号処理装置 | |
| JP3284080B2 (ja) | コンピュータシステムおよびそのシステムで用いられるビデオデコーダ | |
| JPH11143441A (ja) | 画像表示制御装置および画像表示制御方法 | |
| JP2011055485A (ja) | 映像処理装置 | |
| JP2009038682A (ja) | 画像処理装置及び画像処理方法 | |
| JP2000036940A (ja) | コンピュータシステムおよびデコーダ装置 | |
| EP1848203B2 (en) | Method and system for video image aspect ratio conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |