JP4010684B2 - Circuit board manufacturing method - Google Patents
Circuit board manufacturing method Download PDFInfo
- Publication number
- JP4010684B2 JP4010684B2 JP36002198A JP36002198A JP4010684B2 JP 4010684 B2 JP4010684 B2 JP 4010684B2 JP 36002198 A JP36002198 A JP 36002198A JP 36002198 A JP36002198 A JP 36002198A JP 4010684 B2 JP4010684 B2 JP 4010684B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit wiring
- circuit board
- connection terminal
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 239000002335 surface treatment layer Substances 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、回路基板の位置合わせ等に設けられる微細な貫通孔を高い位置精度で高精度に形成することの可能な回路基板の製造法に関する。
【0002】
【従来の技術】
例えば可撓性回路基板のある種の形態のものでは、図2の如く可撓性絶縁べ−ス材20の一方面に所要の回路配線パタ−ン21を形成し、その回路配線パタ−ン21の一部に一端が接合すると共に他端が可撓性絶縁べ−ス材20を貫通して露出するように接続用端子部22を形成し、この接続用端子部22の露出面に金等の耐食性の高い部材を用いたメッキ手段で表面処理層24を形成すると共に、回路配線パタ−ン21の所定領域の外面には絶縁性のフィルム又は樹脂を用いて表面保護層23を形成し、そして、それらの回路配線パタ−ン21に於ける露出した箇所の表面には他の接続用端子部となる金等の耐食性の高い部材を用いたメッキ手段で表面処理層25を形成し、また、上記接続用端子部22との位置関係に於いて可撓性絶縁べ−ス材20の所定の箇所には貫通孔26を設けたものがあり、この貫通孔26はこの回路基板の位置合わせ等に使用される。
【0003】
ところで、上記の如き回路基板の高密度化、微細化に伴って、その回路基板の位置合わせ等に設けられる前記貫通孔26も微細化し、且つ高精度、高密度なものが要求されている。このような貫通孔26を形成する手段としては、一般的にはドリルや金型等の機械的な加工手法が用いられる。
【0004】
【発明が解決しようとする課題】
しかし、前記の如き貫通孔を形成する場合、図3のように上記の可撓性回路基板を作製した最終工程でドリルや金型等を用いて矢印の箇所等に貫通孔を形成すると、その貫通孔と接続用端子部22との位置精度を確保することが極めて困難となる。このような位置精度の問題は、それらの貫通孔及び接続用端子部22が微細化し高密度になるに応じて顕著なものとなる。
【0005】
そこで、その貫通孔と接続用端子部22との位置精度を高める手法として、例えば、図4の如く回路配線パタ−ン21や表面保護層23を形成した後の中途の段階で、上記接続用端子部22を形成する為の開口部27と同時に貫通孔26を形成することが有利であるが、この手法では前記表面処理層24等を形成する為の工程でその貫通孔26が薬液のまわり込み等の問題を発生し障害となる。
【0006】
このような問題を解消する一法として、例えば予め設けた貫通孔を適当な部材の充填などで塞ぐ手法も考えられるが、この手法ではこのような貫通孔が微細化し高密度に設けられる場合には採用が極めて困難であり、仮に可能であるとしても製造コストの上昇は避けられない。
【0007】
本発明は、上記の如き諸問題を解消しながら、回路基板の位置合わせ等に設けられる微細な貫通孔を高い位置精度で高精度に形成することの可能な回路基板の製造法を提供するものである。
【0008】
【課題を解決するための手段】
その為に、本発明に係る回路基板の製造法では、可撓性絶縁べ−ス材の一方面に所要の回路配線パタ−ンを形成すると共に、該回路配線パタ−ンに接続されることなくその回路配線パタ−ンの接続用端子部との位置関係に於いて設けられるべき貫通孔の対応部位を覆うように孤立した導体片を前記回路配線パタ−ンと共に形成し、前記回路配線パタ−ンの接続用端子部を形成する為の開口部の形成と同時に前記貫通孔の為の開口部を形成した後、最終工程で前記導体片を除去して前記貫通孔を形成するものである。
【0009】
ここで、前記工程では、前記回路配線パタ−ンの接続用端子部を形成する為の開口部にメッキ手段で一端がその回路配線パタ−ンに接合すると共に他端が前記可撓性絶縁べ−ス材上に露出するように前記接続用端子部を形成し、この接続用端子部の露出面に耐食性の高い表面処理層を前記導体片の除去工程前に形成する工程を含むことができ、また、前記開口部は、レ−ザ−加工手段、化学的エッチング手段又はフォトリソグラフィ−手段で形成できる。
【0010】
【発明の実施の形態】
以下、図示の実施例を参照しながら本発明を詳述する。図1は本発明に従って形成される貫通孔を備えた可撓性の回路基板の製造工程図であり、先ず、同図の(1)のように可撓性銅張積層板の使用又は適当な可撓性絶縁べ−ス材の一方面にスパッタリング手段等で導電層を有する材料の使用などで、可撓性絶縁べ−ス材1の一方面に導電層2を備えたものを用意する。
【0011】
そこで、同図(2)の如く導電層2に対するエッチング手段で所要の回路配線パタ−ン3を形成すると同時に、後述の貫通孔を形成すべき位置に対応する部位を覆うように、上記回路配線パタ−ン3等とは接続されない、孤立したランド状或いは蓋状の導体片4を形成しておく。そして、これらの回路配線パタ−ン3に於ける外面の所定の領域には適宜表面保護層5を形成する。
【0012】
このような表面保護層5は、適当な絶縁フィルムを貼り合わせて貼着する手法の他、感光性絶縁樹脂に対するフォトリソグラフィ−手段や絶縁フィルム或いは絶縁樹脂に対するレ−ザ−加工手段で不要な領域を除去する手法で適宜形成することができる。
【0013】
次いで、同図(3)の如く、回路配線パタ−ン3に対するバンプ状の接続用端子部を形成する為の開口部6と位置合わせの為に用いられる貫通孔の為の開口部7とをそれぞれ回路配線パタ−ン3及び導体片4が位置する可撓性絶縁べ−ス材1の所定部位に同時に形成する。
【0014】
これらの開口部6、7は、可撓性絶縁べ−ス材1に対するレ−ザ−加工手段、化学的エッチング手段又はフォトリソグラフィ−手段で同時に形成できるので、それらを微細且つ相互に高い位置精度で高精度に形成できる。
【0015】
斯かる工程後には、同図(4)のように、回路配線パタ−ン3、導体片4及び表面保護層5を形成した側に一様に適当なマスク層8を形成した段階で、銅メッキ手段等を用いて開口部6に導電部材を形成することにより、一端が回路配線パタ−ン3に接合すると共に他端が可撓性絶縁べ−ス材1上に露出するバンプ状の接続用端子部9を形成することができる。
【0016】
このバンプ状の接続用端子部9を形成する際には、導体片4は回路配線パタ−ン3等の他の導体部と接続されずに孤立して形成されているので、導体片4上に形成した開口部7にはメッキ部材が何ら付着せず、従ってこの開口部7に対するマスキングは不要となる。
【0017】
そこで、上記マスク層8を除去した段階で、同図(5)の如く、両面に対する金メッキ手段等を用いることにより、バンプ状の接続用端子部9の露出部並びに回路配線パタ−ン3の端部等に露出して他の接続用端子部となる部位にそれぞれ耐食性の高い表面処理層10、11を形成することができる。
【0018】
斯かる表面処理層10、11を形成する工程でも、既述の如く導体片4は孤立して形成されているので、開口部7や導体片4にはメッキ処理は施されずマスキングも不要である。
【0019】
最後に、同図(6)の如く導体片4をエッチング手段で除去することにより、開口部7は位置合わせ等に用いられる貫通孔として形成される。導体片4のエッチング除去の際には、バンプ状の接続用端子部9及び回路配線パタ−ン3の端部に於ける他の接続用端子部となる部位は、金等の耐食性の高い表面処理層10、11で被覆されているので、これらの露出部位が損傷を受けることはなく、これにより微細且つ高い位置精度で高精度な所要の貫通孔を備えた回路基板を安定に製作することが可能となる。
【0020】
【発明の効果】
以上説明したように、本発明による回路基板の製造法では、位置合わせ等に用いる貫通孔を回路配線パタ−ンに形成される接続用端子部との位置関係に於いて微細且つ高い位置精度で高精度に形成することができる。
【0021】
また、斯かる貫通孔の形成は、回路配線パタ−ンに形成される接続用端子部への金等の耐食性の高い表面処理層の形成により、煩雑なマスキング工程を著しく低減しながら行えるので、従来ではマスキングできなかった狭いピッチの回路配線パタ−ンの形成を可能とし、更にはマスキングの不可能な部分を有する製品の場合でも所要の貫通孔を有する回路基板を安定に製作できる。
【図面の簡単な説明】
【図1】本発明による回路基板の製造工程図。
【図2】位置合わせ用の貫通孔を備えた回路基板の概念的な説明図。
【図3】従来手法で貫通孔を設ける場合の問題を説明する図。
【図4】他の従来手法で貫通孔を設ける場合の問題を同様に説明する図。
【符号の説明】
1 可撓性絶縁べ−ス材
2 導電層
3 回路配線パタ−ン
4 導体片
5 表面保護層
6 開口部
7 開口部
8 マスク層
9 接続用端子部
10 表面処理層
11 表面処理層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a circuit board capable of forming a fine through hole provided for alignment of a circuit board with high positional accuracy and high precision.
[0002]
[Prior art]
For example, in a certain form of a flexible circuit board, a required
[0003]
By the way, with the increase in density and miniaturization of the circuit board as described above, the through-
[0004]
[Problems to be solved by the invention]
However, when forming a through-hole as described above, if a through-hole is formed at a location indicated by an arrow using a drill or a mold in the final step of manufacturing the flexible circuit board as shown in FIG. It is extremely difficult to ensure the positional accuracy between the through hole and the
[0005]
Therefore, as a method for improving the positional accuracy between the through hole and the
[0006]
As a method of solving such a problem, for example, a method of closing a through-hole provided in advance by filling with an appropriate member is conceivable. However, in this method, when such a through-hole is miniaturized and provided at a high density, Is extremely difficult to adopt, and even if possible, an increase in manufacturing cost is inevitable.
[0007]
The present invention provides a method of manufacturing a circuit board capable of forming a fine through hole with high positional accuracy with high accuracy while solving the above problems. It is.
[0008]
[Means for Solving the Problems]
Therefore, in the method for manufacturing a circuit board according to the present invention, a required circuit wiring pattern is formed on one surface of the flexible insulating base material and connected to the circuit wiring pattern. In addition, an isolated conductor piece is formed together with the circuit wiring pattern so as to cover the corresponding portion of the through hole to be provided in the positional relationship with the connection terminal portion of the circuit wiring pattern, and the circuit wiring pattern -After forming the opening for forming the connection terminal portion of the lead, the opening for the through hole is formed, and then the conductor piece is removed in the final step to form the through hole. .
[0009]
Here, in the step, one end is joined to the circuit wiring pattern by the plating means in the opening for forming the connection terminal portion of the circuit wiring pattern, and the other end is connected to the flexible insulating board. A step of forming the connection terminal portion so as to be exposed on the metal material, and forming a surface treatment layer having high corrosion resistance on the exposed surface of the connection terminal portion before the step of removing the conductor piece. Further, the opening can be formed by laser processing means, chemical etching means or photolithography means.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a manufacturing process diagram of a flexible circuit board having through holes formed according to the present invention. First, as shown in FIG. A material having the
[0011]
Therefore, as shown in FIG. 2 (2), the required
[0012]
Such a surface
[0013]
Next, as shown in FIG. 3 (3), an
[0014]
These
[0015]
After such a process, as shown in FIG. 4 (4), when a suitable mask layer 8 is uniformly formed on the side on which the
[0016]
When the bump-shaped
[0017]
Therefore, at the stage where the mask layer 8 is removed, as shown in FIG. 5 (5), by using gold plating means or the like on both surfaces, the exposed portion of the bump-like
[0018]
Even in the process of forming the surface treatment layers 10 and 11, since the
[0019]
Finally, as shown in FIG. 6 (6), the
[0020]
【The invention's effect】
As described above, in the method of manufacturing a circuit board according to the present invention, the through-hole used for alignment or the like is fine and highly accurate in the positional relationship with the connection terminal portion formed in the circuit wiring pattern. It can be formed with high accuracy.
[0021]
In addition, the formation of such a through hole can be performed while significantly reducing the complicated masking process by forming a surface treatment layer having high corrosion resistance such as gold on the connection terminal portion formed in the circuit wiring pattern. A circuit wiring pattern having a narrow pitch that cannot be masked in the prior art can be formed, and a circuit board having a required through hole can be stably manufactured even in the case of a product having a portion that cannot be masked.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a circuit board according to the present invention.
FIG. 2 is a conceptual explanatory diagram of a circuit board having a through hole for alignment.
FIG. 3 is a diagram for explaining a problem when a through hole is provided by a conventional method.
FIG. 4 is a diagram for similarly explaining a problem in the case where a through hole is provided by another conventional method.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36002198A JP4010684B2 (en) | 1998-12-03 | 1998-12-03 | Circuit board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36002198A JP4010684B2 (en) | 1998-12-03 | 1998-12-03 | Circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174434A JP2000174434A (en) | 2000-06-23 |
| JP4010684B2 true JP4010684B2 (en) | 2007-11-21 |
Family
ID=18467494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36002198A Expired - Fee Related JP4010684B2 (en) | 1998-12-03 | 1998-12-03 | Circuit board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010684B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429051A (en) * | 1977-08-08 | 1979-03-03 | Nippon Electric Co | Method of making throughhhole printed wire board |
| JPS54104569A (en) * | 1978-02-03 | 1979-08-16 | Shindo Denshi Kougiyou Kk | Method of producing flexible printed circuit to be partially plated |
| JPH0499191A (en) * | 1990-08-03 | 1992-03-31 | Canon Inc | Plating method and production of electrical connecting member by the same method |
| JPH0494588A (en) * | 1990-08-10 | 1992-03-26 | Nec Toyama Ltd | Manufacture of printed circuit board |
| JPH06204659A (en) * | 1992-12-28 | 1994-07-22 | Canon Inc | METHOD FOR MANUFACTURING CIRCUIT BOARD AND METHOD FOR CONNECTING THE CIRCUIT BOARD AND ELECTRICAL CIRCUIT COMPONENT |
| JP3582847B2 (en) * | 1993-12-28 | 2004-10-27 | 日東電工株式会社 | Manufacturing method of printed circuit board |
| JP2869969B2 (en) * | 1995-04-28 | 1999-03-10 | ソニーケミカル株式会社 | Method for manufacturing flexible circuit board |
-
1998
- 1998-12-03 JP JP36002198A patent/JP4010684B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174434A (en) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5759417A (en) | Flexible circuit board and production method therefor | |
| US6440318B1 (en) | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor | |
| CZ2002148A3 (en) | Circuits with integrated passive elements and process for producing thereof | |
| KR19980064450A (en) | Process of forming metal stand-offs in electronic circuits | |
| US6022466A (en) | Process of plating selective areas on a printed circuit board | |
| KR20010051541A (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JP4010684B2 (en) | Circuit board manufacturing method | |
| US5139924A (en) | Method for producing a circuit board and a circuit-board preform for use in carrying out the method | |
| KR100351923B1 (en) | method for fabricating PCB | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| JP4025451B2 (en) | Manufacturing method of flexure blank | |
| JPH1117315A (en) | Manufacture of flexible circuit board | |
| JP2787228B2 (en) | Method of manufacturing flexible circuit board | |
| JPH1117331A (en) | Manufacture of flexible circuit board | |
| JPH10224013A (en) | Production of circuit board | |
| JPH1154870A (en) | Printed circuit board and its manufacture | |
| JP3573989B2 (en) | Method of manufacturing circuit board for semiconductor device and circuit board for semiconductor device provided with circuit pattern for semiconductor device used for the same | |
| JP2795475B2 (en) | Printed wiring board and manufacturing method thereof | |
| US20060236534A1 (en) | Method for manufacturing printed wiring board | |
| JPS587897A (en) | Method of producing circuit wiring board | |
| JP2829345B2 (en) | Manufacturing method of thin film substrate | |
| KR950000293B1 (en) | Printed wiring board and manufacturing method thereof | |
| JPH02137294A (en) | Manufacture of multilayer printed circuit board | |
| JPH0354873B2 (en) | ||
| JP2000277900A (en) | Manufacturing method of solder coated composite circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |