JP4015008B2

JP4015008B2 - 通信用半導体集積回路および無線通信システム

Info

Publication number: JP4015008B2
Application number: JP2002338250A
Authority: JP
Inventors: 範雄林; 二郎新保
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-11-21
Filing date: 2002-11-21
Publication date: 2007-11-28
Anticipated expiration: 2022-11-21
Also published as: JP2004173089A; US20040102176A1; US7139548B2

Description

【０００１】
【発明の属する技術分野】
本発明は、水晶振動子のような振動子もしくは発振モジュールのような発振用電子部品などの外付け部品を用いた発振回路に適用して有効な技術に関し、例えば携帯電話機などの無線通信装置において受信信号を復調したり送信信号を変調したりする高周波用半導体集積回路の基準周波数信号を生成する発振回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）においては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するＶＣＯ（電圧制御発振器）を有するＰＬＬ回路（フェーズ・ロックド・ループ）が用いられている。周知のようにＰＬＬ回路は、ＶＣＯの発振出力と基準となる所定の周波数の信号とを周波数比較器（位相比較器とも呼ばれる）で比較して２つの信号の位相周波数を一致させるようにＶＣＯをフィードバック制御する回路である。
【０００３】
ところで、携帯電話機に使用されるＶＣＯの発振周波数には比較的高い精度が要求されるため、基準発振回路としてＬＣ発振器やリングオシレータのようなオンチップ可能な回路を使用することが困難であり、一般には水晶振動子のような振動子もしくは発振モジュールのような発振用電子部品など外付け部品を用いた発振回路が使用されている。
【０００４】
【発明が解決しようとする課題】
従来の高周波ＩＣは、基準発振回路の外付け部品として振動子を用いるか発振モジュールを用いるかは固定されていて、ユーザーがいずれを使用するか選択することができないものが多く、システムを構成する上での自由度が低いという不具合があった。以下、その理由を説明する。
【０００５】
図７は従来の水晶振動子を使用した一般的なコルピッツ型発振回路の回路例を示す。図において、ＸTALは水晶振動子、Ｃ１，Ｃ２，Ｃ３は容量素子、Ｑ１はバイポーラ・トランジスタ、Ｒ１は抵抗素子、ＢｉａｓはＱ１にバイアス電流を流すバイアス回路であり、水晶振動子ＸTAL以外は半導体チップ上に形成することが可能である。容量素子Ｃ３も半導体チップ上に形成することが可能であるが、外部端子数が１つ余分に必要になるため、一般には外付け部品とされる。
【０００６】
図７の発振回路において、外部端子Ｐ１に容量素子Ｃ０を介して発振モジュールＭＤＬを接続して発振振号を入力する図８のような回路形式も考えられるが、発振モジュールにとっては容量素子Ｃ１，Ｃ２は余分な負荷となる素子であり、発振モジュールの出力パワーが小さい場合にはバイポーラ・トランジスタＱ１を駆動して発振振号を内部回路に供給することができない。
【０００７】
水晶振動子を使用した図７のようなコルピッツ型発振回路では、容量素子Ｃ１，Ｃ２として数１０ｐＦ以上が必要である。ところが、現在市場に提供されている発振モジュールは負荷容量として１０〜１５ｐＦ以下であることを規定している。そのため、市販されている発振モジュールを利用して図８のような発振回路を構成することは困難である。
【０００８】
そこで、図７の発振回路の容量素子Ｃ１，Ｃ２を外付け素子とするように構成した図９のような回路も考えられる。しかしながら、容量素子Ｃ１，Ｃ２を外付け素子とすると、外部端子数が増加するとともに外付け部品の数が多くなってシステムの小型化を困難にするという課題が生じる。
【０００９】
一方、水晶振動子ＸTALを結合する外部端子Ｐ１の他に発振モジュールＭＤＬを結合する別個の端子Ｐ２を設ける図１０のような発振回路も考えられる。しかし、この回路にあっては、発振回路の後段に２つの発振振号のいずれかを選択して内部回路へ伝達するための切替えスイッチもしくは信号合成回路が必要になる。ここで、切替えスイッチを使用した場合にはそのスイッチを制御する信号を入力するための外部端子Ｐ３がさらに必要になる。一方、発振回路の後段に信号合成回路を設けた場合には回路規模が大きくなってチップ面積の増加につながったり、信号が減衰したりするおそれが生じる。
【００１０】
この発明の目的は、外付け部品点数や外部端子数を増加させることなく基準発振回路の外付け部品として振動子を用いるか発振モジュールを用いるかをユーザーが自由に選択することができる発振回路を内蔵した通信用半導体集積回路およびこれを用いた無線通信システムを提供することにある。
【００１１】
この発明の他の目的は、回路規模ひいてはチップ面積を増加させることなく基準発振回路の外付け部品として振動子を用いるか発振モジュールを用いるかをユーザーが自由に選択することができる発振回路を内蔵した通信用半導体集積回路およびこれを用いた無線通信システムを提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、発振回路に対応して２つの外部端子を設け、一方の外部端子には発振回路を構成するトランジスタの制御端子を接続し該トランジスタの出力の一部を制御端子に帰還させるような経路を設けて発振可能な構成となし、他方の外部端子は高抵抗値の抵抗素子を介して電源電圧端子に接続し、前記２つの外部端子間には容量素子を接続して、前記一方の外部端子に振動子が接続されるか発振用電子部品が接続されるかに応じて、前記他方の外部端子が定電位に固定もしくは開放状態にされるように構成したものである。
【００１５】
上記した手段によれば、一方の外部端子に発振モジュールを接続するときは他方の外部端子をオープン状態にすることにより２つの外部端子間の容量素子を外部から見えないようして発振モジュールからの発振信号を低損失で内部回路へ供給することができる。
【００１６】
また、一方の外部端子に振動子を接続するときは他方の外部端子にチップ外部から接地電位を与えることにより、一方の外部端子に接続されたトランジスタに電流が流されて該トランジスタのエミッタ電圧もしくはソース電圧が容量素子を介してベース端子もしくはゲート端子に帰還されて発振動作し、外付けの振動子との共振作用により該振動子の固有振動数に応じた周波数の発振信号を生成するコルピッツ型発振回路として動作して内部回路へ発振振号を供給することができる。
【００１７】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００１８】
図１は、水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路の第１の実施例を示す。
【００１９】
本実施例の発振回路は、外部端子Ｐ１にベース端子が接続されたバイポーラ・トランジスタＱ１と、該トランジスタＱ１のエミッタ端子と外部端子Ｐ２との間に接続された抵抗Ｒ１と、トランジスタＱ１のコレクタ端子と電源電圧端子Ｖｃｃとの間に接続されＱ１にバイアス電流を流すトランジスタＱ２と、電源電圧端子Ｖｃｃと前記外部端子Ｐ２との間に直列に接続された抵抗Ｒ３−Ｒ４−トランジスタＱ３−抵抗Ｒ５からなり前記トランジスタＱ２のベース端子にバイアス電位を与えるバイアス回路と、外部端子Ｐ１とＰ２との間に直列に接続された容量Ｃ１，Ｃ２と、外部端子Ｐ２と電源電圧端子Ｖｃｃとの間に接続された抵抗Ｒ２などから構成されている。
【００２０】
そして、前記容量Ｃ１とＣ２の接続ノードとトランジスタＱ１のエミッタ端子とが接続されている。また、抵抗Ｒ３とＲ４の接続ノードとトランジスタＱ２のベース端子とが接続され、トランジスタＱ３はそのベース端子とコレクタ端子とが結合されたダイオード接続とされ、Ｑ３のベース端子はトランジスタＱ１のベース端子と同様に外部端子Ｐ１に接続されている。抵抗Ｒ２は１００ｋΩ程度の抵抗値を有するようにされる。
【００２１】
この実施例の回路は、外部端子Ｐ１に水晶振動子ＸTALが接続され、外部端子Ｐ２に接地電位が印加されると、トランジスタＱ１にバイアス電流が流されてトランジスタＱ１のエミッタ電圧が容量素子Ｃ１を介してベース端子に帰還されて発振動作して、外付けの水晶振動子ＸTALとの共振作用により該振動子の固有振動数に応じた周波数の発振信号を生成して内部回路へ供給するコルピッツ型発振回路として動作する。
【００２２】
しかも、端子Ｐ１−Ｐ２間には容量素子Ｃ１、Ｃ２以外に発振利得を劣化させる余分な抵抗が接続されていないため、振幅の大きな発振信号が得られる。また、外部端子Ｐ２がチップ外部で接地されているので、回路の発振電流は外部端子Ｐ２からチップ外へ流れるため、チップの内部回路に対するノイズを減らせるという利点もある。
【００２３】
一方、外部端子Ｐ１に発振モジュールが接続され、外部端子Ｐ２がオープン状態（いずれの電位にも接続されていないフローティング状態）にされると、抵抗Ｒ２が高抵抗であるため容量Ｃ１，Ｃ２の外部端子Ｐ１と反対側の端子は電位が不定の状態になり、外部端子Ｐ１に外部の発振モジュールから発振信号が入力されると容量Ｃ１，Ｃ２の他端は発振振号の変動に応じて電位が変動するため、発振モジュールからは容量Ｃ１，Ｃ２が負荷として見えない状態にされる。
【００２４】
また、トランジスタＱ１，Ｑ３のエミッタはそれぞれ抵抗Ｒ１，Ｒ５およびＲ２を介して電源電圧端子Ｖｃｃに接続されているため、Ｑ１，Ｑ３にはコレクタ電流が流れない。そのため、このとき実施例の回路は発振動作せず、外部端子Ｐ１に入力された外部の発振モジュールからの発振信号を減衰させたり歪ませたりすることなくそのまま内部回路へ伝えることができる。
【００２５】
このように本実施例に従うと、図７の回路に比べて外部端子の数は１つ増えるが、外部端子Ｐ１に水晶振動子と発振モジュールのいずれの部品を接続しても内部回路へ発振信号を与えることができる。また、外部端子Ｐ２は外部端子Ｐ１に接続する部品に応じて接地点に接続するかオープン状態にしておけばよいため、外付け素子を増やす必要もない。
【００２６】
なお、本発明の発振回路を適用して好適な高周波ＩＣにおいては、一般に接地点に接続されるグランド端子が複数個設けられることが多いので、そのような半導体集積回路においては、複数のもともとあるグランド端子のうち１つを前記外部端子Ｐ２として利用することによって実質的な外部端子数を増加させることがないという利点がある。
【００２７】
また、図１の回路において、外部端子Ｐ２を設ける代わりに抵抗Ｒ２をスイッチ素子に置き換え、外部端子Ｐ１に水晶振動子を接続するときはこのスイッチ素子をオン状態にさせて容量Ｃ２の他端をチップ内で接地電位に固定させ、外部端子Ｐ１に発振モジュールを接続するときはこのスイッチ素子をオフ状態にさせて容量Ｃ２の他端を電位的にフローティングの状態にさせるようにしてもよい。
【００２８】
そして、前記スイッチ素子のオン、オフ制御信号をチップ内部の適当なコントロールレジスタなどから与えるようにすれば、グランド端子を１つしか備えていない半導体集積回路においても全く外部端子数を増加させることなく、水晶振動子と発振モジュールのいずれの部品を接続しても内部回路へ発振信号を与えることができる回路を実現することができる。
【００２９】
ただし、この場合には、スイッチ素子としてオン抵抗が１０Ω以下のものを使用しないと発振回路として動作するときに充分な発振振幅を得ることができないので、ＭＯＳＦＥＴで構成する場合には比較的素子サイズ（ゲート幅）が大きくなってしまう。一方、前記スイッチ素子をオフ状態に設定して外部端子Ｐ１に接続した発振モジュールからの発振振号を入力する場合にはスイッチ素子のオフ抵抗を無限大にする必要があることから、このスイッチ素子としてバイポーラ・トランジスタを使用することはできない。従って、図１の実施例のように外部端子Ｐ２を設け電源電圧端子Ｖｃｃとの間に抵抗Ｒ２を接続するのが最も現実的である。
【００３０】
図２は、水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路の第２の実施例を示す。図２において、図１と同一の素子および端子には同一の符号を付して重複した説明は省略する。
【００３１】
本実施例の回路には、図１の回路を構成する素子の他に、外部端子Ｐ１にベース端子が接続されたバイポーラ・トランジスタＱ１，Ｑ２のエミッタと接地点との間に抵抗Ｒ１，Ｒ５とそれぞれ直列に接続されたスイッチＭＯＳＦＥＴＱｓ１，Ｑｓ２と、該ＭＯＳＦＥＴＱｓ１，Ｑｓ２のゲート端子に出力端子が接続されたインバータＩＮＶとが設けられている。このインバータＩＮＶの入力端子は抵抗Ｒ６を介して外部端子Ｐ２に接続されており、インバータＩＮＶによってスイッチＭＯＳＦＥＴＱｓ１，Ｑｓ２がオン、オフ制御されるように構成されている。
【００３２】
より具体的には、外部端子Ｐ２に接地電位が印加されるとインバータＩＮＶの出力がハイレベルにされて、スイッチＭＯＳＦＥＴＱｓ１，Ｑｓ２がオン状態にされ、トランジスタＱ１にバイアス電流が流されて回路はコルピッツ型発振回路として動作する。
【００３３】
一方、外部端子Ｐ２がオープン状態にされると、インバータＩＮＶの出力がロウレベルにされてスイッチＭＯＳＦＥＴＱｓ１，Ｑｓ２がオフ状態にされ、トランジスタＱ１のバイアス電流が遮断されるため回路は発振動作せず、外部端子Ｐ１に入力されている信号をそのまま内部回路へ伝える。
【００３４】
上記インバータＩＮＶの入力端子に接続されている抵抗Ｒ６は、外部端子Ｐ２がオープン状態にされ外部端子Ｐ１に外部の発振モジュールからの発振信号が入力される際に、容量Ｃ２の他端がハイインピーダンスとなり外部端子Ｐ１からインバータＩＮＶが見えないようにするための素子であり、比較的高い抵抗値を有するようにされる。これにより、外部の発振モジュールから外部端子Ｐ１に入力された発振信号をその特性を損なわずに内部回路へ伝えることができる。
【００３５】
さらに、この第２の実施例においては、トランジスタＱ１のエミッタ抵抗Ｒ１と並列に、直列形態の抵抗とスイッチＭＯＳＦＥＴの組（Ｒ１１，Ｑ１１）〜（Ｒ１ｎ，Ｑ１ｎ）が設けられ、ＭＯＳＦＥＴＱ１１〜Ｑ１ｎはレジスタＲＥＧの値によってオン／オフ状態が設定されるように構成されている。
【００３６】
上記ＭＯＳＦＥＴＱ１１〜Ｑ１ｎのうちオン状態にされるものが多いほどトランジスタＱ１のコレクタ電流が流れる電流パスが多くなり、抵抗Ｒ１の抵抗値を小さくしたのと同じ作用が得られる。市販されている水晶振動子にはさまざまな特性のものがあるため、本実施例のように抵抗Ｒ１の抵抗値を変えられるようにしておくことにより、使用する振動子に応じた抵抗値を設定することによって精度の高い発振振号を発生させることができる。抵抗Ｒ１１〜Ｒ１ｎは同一の値でも良いし、それぞれ異なる値例えば２のｎ乗の比となるように設定しても良い。
【００３７】
なお、図２の実施例では、抵抗Ｒ１と並列に、直列形態の抵抗とスイッチＭＯＳＦＥＴの組（Ｒ１１，Ｑ１１）〜（Ｒ１ｎ，Ｑ１ｎ）が設けられ、ＭＯＳＦＥＴＱ１１〜Ｑ１ｎはレジスタＲＥＧの値によって直接オン／オフ状態が設定されるように構成されているが、図３に示すように、抵抗Ｒ１およびＭＯＳＦＥＴＱｓ１と並列に、直列形態の抵抗とスイッチＭＯＳＦＥＴの組（Ｒ１１，Ｑ１１）〜（Ｒ１ｎ，Ｑ１ｎ）を設けるとともに、レジスタＲＥＧの各ビットの信号とインバータＩＮＶの出力信号との論理積をとるＡＮＤゲートＧ１〜Ｇｎを設けてその出力によってＭＯＳＦＥＴＱ１１〜Ｑ１ｎをオンまたはオフ状態に設定するように構成しても良い。
【００３８】
図３のＡＮＤゲートＧ１〜ＧｎはＮＡＮＤゲートとインバータに置き換えても良い。また、図２の実施例と図３の実施例を組み合わせ、抵抗Ｒ１と並列に設けられた直列形態の抵抗とスイッチＭＯＳＦＥＴの組と、抵抗Ｒ１およびＭＯＳＦＥＴＱｓ１と並列に設けられた直列形態の抵抗とスイッチＭＯＳＦＥＴの組を有する構成としても良い。
【００３９】
図４は、水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路を基準発振回路として適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いたデュアルバンド方式の無線通信システムの構成例を示すブロック図である。
【００４０】
図４において、１００は信号電波の送受信用アンテナ、１１０は送受信切替え用のスイッチ、１２０ａ〜１２０ｃは受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ、１３０は送信信号を増幅する高周波電力増幅回路（パワーアンプ）、２００は受信信号を復調したり送信信号を変調したりする高周波ＩＣ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）である。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００４１】
符号２６０が付されているのが前記実施例で説明したような構成を有する発振回路で、この発振回路２６０は高周波ＩＣ２００に内蔵されており、受信部で必要とされる発振振号φRFを生成するＲＦシンセサイザ２６１と送信部で必要とされる中間周波数の発振振号φIFを生成するＩＦシンセサイザ２６２に対する基準周波数信号をφrefを生成する基準発振回路として利用されている。シンセサイザ２６１および２６２は、分周回路と位相比較回路とチャージポンプとループフィルタなどで構成され、ＶＣＯ２５０，２３０の発振信号が帰還されることでそれぞれＰＬＬループを構成する。
【００４２】
なお、基準周波数信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子もしくは発振モジュールが接続される。基準周波数信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。また、この発振回路２６０で生成された２６ＭＨｚまたはそれを分周した１３ＭＨｚのような発振振号が、ベースバンド回路３００に対して動作クロック信号φｓとして供給されるように構成されている。
【００４３】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ９００とＰＣＳ１９００の２つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＰＣＳ系の周波数帯の受信信号を通過させるフィルタ１２０ｂとが設けられている。本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路と、送信系回路と、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路とで構成される。
【００４４】
受信系回路は、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂで増幅された受信信号に移相分周回路２１１で分周された直交信号を合成することで復調を行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２１３などで構成されている。
【００４５】
上記高利得増幅部２１３は、複数のロウパスフィルタと利得制御アンプとが交互に直列形態に接続され、最終段に利得が固定のアンプが接続された構成を有しており、I信号とＱ信号をそれぞれ増幅してベースバンド回路３００へ出力する。
【００４６】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号に対してベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φTXをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周した信号φRF’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号TXIFとを比較して位相差を検出する位相比較器２３７と、該位相比較器２３７の出力に応じた電圧を生成するループフィルタ２３８などから構成されている。ループフィルタ２３８を構成する抵抗および容量は、外付け素子として実施例の高周波ＩＣの外部端子に接続してもよい。
【００４７】
送信用発振回路（ＴＸＶＣＯ）２４０は、８８０ＭＨｚのようなＧＭＳ系の送信信号を生成する発振回路２４０ａと、１９１０ＭＨｚのようなＰＣＳ系の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波用発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。この実施例では、位相検出回路２３７と、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成されている。
【００４８】
また、この実施例の高周波ＩＣ２００のチップ上には、ベースバンド回路３００から供給される制御信号ないしは制御データに応じてチップ全体を制御する制御回路２７０が設けられている。
【００４９】
図４において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＰＣＳ方式に従った送受信を行なうＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。これらのスイッチＳＷ１〜ＳＷ３は制御回路２７０からの信号によって制御される。
【００５０】
制御回路２７０は、前記スイッチＳＷ１〜ＳＷ３の切替え制御のほか、ベースバンド回路３００からの信号に基づいて、受信モード、送信モード、アイドルモード、ウォームアップモードなどの動作モードに応じた内部制御信号を生成して内部回路へ供給する。ベースバンド回路３００はマイクロプロセッサなどから構成することができる。
【００５１】
本実施例のデュアルバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２７０が、送受信時に高周波用発振回路２５０の発振信号の周波数φRFを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＰＣＳモードかに応じて前記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００５２】
本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭまたはＰＣＳ方式のシステムでは、たとえば６４０ＭＨｚに設定され、これが分周回路２３１と位相分周回路２３２で１／８に分周されて８０ＭＨｚの搬送波（TXIF）が生成されて変調が行なわれる。
【００５３】
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆRFは、送信モードでは、ＧＳＭの場合例えば３８４０ＭＨｚに、またＰＣＳの場合例えば３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＰＣＳの場合は１／２に分周されてφRF’としてオフセットミキサ２３６に供給される。
【００５４】
オフセットミキサ２３６では、このφRF’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φTXの周波数の差（ｆRF’−ｆTX）に相当する信号が出力され、この差信号の周波数が変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φRF’の周波数（ｆRF／４）と変調信号TXIFの周波数（ｆTX）の差に相当する周波数で発振するように制御される。
【００５５】
ＩＦＶＣＯ２３０、ＴＸＶＣＯ２４０およびＲＦＶＣＯ２５０は、それぞれＬＣ共振回路を用いた差動型発振回路で構成され、可変容量素子としてバリキャップ・ダイオードを有しており、シンセサイザ２６１，２６２からの制御電圧によってこのバリキャップ・ダイオードの容量値が変化されることで、発振周波数が変化される。
【００５６】
図５（Ａ）には、図４の通信システムにおいて、発振回路２６０の外部端子Ｐ１に発振モジュールＭＤＬを接続して外部から発振信号を入力するようにした場合のシステム構成が、図５（Ｂ）には、発振回路２６０の外部端子Ｐ１に水晶振動子ＸTALを接続して内部の発振回路２６０で発振信号を生成するようにした場合のシステム構成が示されている。
【００５７】
一般的な発振モジュールＭＤＬは、図６に示すように、２つの電源端子ＶＣＣ，ＧＮＤと、発振出力端子ＯＵＴと、制御端子ＣＯＮＴが設けられており、制御端子ＣＯＮＴに印加される電圧Ｖcontに応じて発振周波数が制御可能にされている。
【００５８】
図５（Ａ）のシステムでは、ベースバンド回路３００から発振モジュールＭＤＬの制御端子ＣＯＮＴに周波数制御信号ＡＦＣが供給されるように構成されている。携帯電話機はユーザーが所有する個々の機器毎に発振モジュールの周波数にばらつきがあるので、ベースバンド回路３００が基地局からの受信信号の周波数と高周波ＩＣ２００からの基準クロック信号φｓの周波数を比較して基地局からの受信信号の周波数に一致させるような周波数制御信号ＡＦＣを生成して出力するように構成されており、この周波数制御信号ＡＦＣを発振モジュールＭＤＬの制御端子ＣＯＮＴに入力してモジュールを制御するように構成されている。
【００５９】
図５（Ｂ）のシステムでは、水晶振動子ＸTALと接地点との間に接続される図１の外付け容量Ｃ３として容量値が可変であるバリキャップ・ダイオードＶＣＤを使用し、このバリキャップ・ダイオードＶＣＤのカソード側端子にベースバンド回路３００から周波数制御電圧ＡＦＣが印加されるように構成されている。これにより、高周波ＩＣ２００の発振回路２６０により発生される発振振号（基準クロック信号φｓ）の周波数を基地局との間の送受信信号の周波数に一致させるような制御が行なわれる。
【００６０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば図１や図２の実施例の発振回路においては、バイポーラ・トランジスタが用いられているが、バイポーラ・トランジスタの代わりにＭＯＳＦＥＴを用いるようにしてもよい。
【００６１】
また、トランジスタＱ１にバイアス電流を与えるハイアス回路も、直列形態の抵抗Ｒ３−Ｒ４−トランジスタＱ３−抵抗Ｒ５と、前記抵抗Ｒ３，Ｒ４で分圧された電圧がベースに印加されたトランジスタＱ２からなる実施例のような回路に限定されず、カレントミラー回路を利用した電流源やオペアンプなどを利用した電流源回路であっても良い。
【００６２】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＰＣＳの２つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣにおける基準発振回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、３つのバンド（ＧＳＭ９００，ＤＣＳ１８００，ＰＣＳ１９００）へも適用でき、精度の高い発振信号を必要とするシステムに用いられる発振回路一般に利用することができる。
【００６３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６４】
すなわち、本発明に従うと、外付け部品点数や外部端子数を増加させたり、回路規模やチップ面積を増加させることなく、基準発振回路の外付け部品として振動子を用いるか発振モジュールを用いるかをユーザーが自由に選択することができる発振回路を内蔵した通信用半導体集積回路を実現することができる。また、これによって、部品点数が少なく小型化が可能な携帯電話機を実現することができる。
【図面の簡単な説明】
【図１】水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路の第１の実施例を示す回路図である。
【図２】水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路の第２の実施例を示す回路図である。
【図３】第２の実施例の発振回路の変形例を示す回路図である。
【図４】水晶振動子または発振モジュールのいずれも接続可能な本発明に係る発振回路を基準発振回路として適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いたデュアルバンド方式の無線通信システムの構成例を示すブロック図である。
【図５】（Ａ）は図４の通信システムにおいて、発振回路の外部端子に発振モジュールを接続して外部から発振信号を入力するようにした場合のシステム構成図、（Ｂ）は、発振回路の外部端子に水晶振動子を接続して内部の発振回路で発振信号を生成するようにした場合のシステム構成図である。
【図６】実施例で用いられる発振モジュールの端子構成を示す説明図である。
【図７】従来の水晶振動子を使用した一般的なコルピッツ型発振回路の回路例を示す回路図である。
【図８】図７の発振回路の外部端子に発振モジュールを接続した場合を示す説明図である。
【図９】本発明に先立って検討した外部端子に振動子または発振モジュールのいずれも接続可能な発振回路の例を示す回路図である。
【図１０】本発明に先立って検討した外部端子に振動子または発振モジュールのいずれも接続可能な他の発振回路の例を示す回路図である。
【符号の説明】
Ｘtal 水晶振動子
ＭＤＬ発振モジュール
１００送受信用アンテナ
１１０送受信切替え用のスイッチ
１２０ａ，１２０ｂ高周波フィルタ
１３０高周波電力増幅回路（パワーアンプ）
２００高周波ＩＣ
２１２ａ，２１２ｂ復調用ミキサ
２１３高利得増幅部
２３０中間周波数発振回路（ＩＦＶＣＯ）
２３８送信用ＰＬＬのループフィルタ
２３３ａ，２３３ｂ変調用ミキサ
２４０送信用発振回路（ＴＸＶＣＯ）
２５０高周波発振回路（受信用ＶＣＯ，ＲＦＶＣＯ）
２６０基準発振回路
２６１ＲＦシンセサイザ
２６２ＩＦシンセサイザ
２７０制御回路
３００ベースバンド回路

Claims

受信信号を復調する復調回路と、受信信号と合成される信号もしくはその元になる発振信号を生成する第１の発振回路と、送信信号を変調する変調回路と、
送信信号と合成される信号もしくはその元になる発振信号を生成する第２の発振回路と、
前記第１の発振回路と第２の発振回路により生成される発振信号の周波数を決定する基準周波数信号を生成する基準発振回路と、前記基準発振回路に対応して設けられた第１の外部端子および第２の外部端子とを備えた通信用半導体集積回路であって、
前記基準発振回路は、前記第１の外部端子に制御端子が接続されたトランジスタと、前記第１の外部端子と前記第２の外部端子との間に直列形態に接続された第１の容量素子と第２の容量素子と、一端が前記第２の外部端子と接続され他端が電源電圧端子と接続された抵抗素子とを備え、前記トランジスタのエミッタ端子もしくはソース端子が前記第１の容量素子と第２の容量素子との接続ノードに接続され、前記トランジスタのコレクタ端子またはドレイン端子が前記電源電圧端子に接続され、
前記第１の外部端子に振動子が接続される場合には前記第２の外部端子が定電位に固定されることにより、前記トランジスタにバイアス電流が流されて前記トランジスタの出力の一部が前記接続ノードを介して該トランジスタの前記制御端子へ帰還されることにより発振可能にされ、
前記第１の外部端子に発振用電子部品が接続される場合には前記第２の外部端子が開放状態にされることにより、前記トランジスタにバイアス電流が流れずに、前記基準発振回路は発振動作せず、前記発振用電子部品より前記第１の外部端子に入力された信号を内部回路に伝えるように構成されていることを特徴とする通信用半導体集積回路。
前記トランジスタに前記バイアス電流を流すバイアス回路を備えていることを特徴とする請求項１に記載の通信用半導体集積回路。
前記バイアス回路は、前記トランジスタの前記制御端子に印加される電圧が制御端子に印加された第２のトランジスタと、該第２のトランジスタと直列に接続された複数の抵抗素子と、前記トランジスタと直列に接続された第３のトランジスタとからなり、前記複数の抵抗素子で分圧された電圧が前記第３のトランジスタの制御端子に印加されて前記トランジスタに流す前記バイアス電流を決定することを特徴とする請求項２に記載の通信用半導体集積回路。
請求項１〜３のいずれかに記載の通信用半導体集積回路と、前記通信用半導体集積回路により復調された受信信号を処理するとともに送信情報に基づいてベースバンド信号を生成し前記通信用半導体集積回路に供給する第２の半導体集積回路とを備えた無線通信システムであって、前記第１の前記外部端子に前記振動子が接続され前記第２の外部端子が前記定電位に固定された場合において、前記第１の外部端子と外部の定電位端子との間に前記振動子と直列に可変容量素子が接続され、前記第２の半導体集積回路から出力される周波数制御電圧が前記振動子と前記可変容量素子との接続ノードに印加されていることを特徴とする無線通信システム。
請求項１〜３のいずれかに記載の通信用半導体集積回路と、前記通信用半導体集積回路により復調された受信信号を処理するとともに送信情報に基づいてベースバンド信号を生成し前記通信用半導体集積回路に供給する第２の半導体集積回路とを備えた無線通信システムであって、前記第１の外部端子に前記発振用電子部品が接続され前記第２の外部端子が開放状態にされた場合において、前記発振用電子部品は制御端子を備え、該制御端子に入力される信号に応じて発振周波数が変化可能に構成され、前記第２の半導体集積回路から出力される周波数制御信号が前記発振用電子部品の前記制御端子に入力されていることを特徴とする無線通信システム。
前記発振回路から前記第２の半導体集積回路へ該第２の半導体集積回路で内部回路の動作クロック信号として用いられる信号が供給されるように構成されていることを特徴とする請求項４〜５のいずれかに記載の無線通信システム。