Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4016975B2 - インタフェース回路 - Google Patents
[go: Go Back, main page]

JP4016975B2 - インタフェース回路 - Google Patents

インタフェース回路 Download PDF

Info

Publication number
JP4016975B2
JP4016975B2 JP2004234139A JP2004234139A JP4016975B2 JP 4016975 B2 JP4016975 B2 JP 4016975B2 JP 2004234139 A JP2004234139 A JP 2004234139A JP 2004234139 A JP2004234139 A JP 2004234139A JP 4016975 B2 JP4016975 B2 JP 4016975B2
Authority
JP
Japan
Prior art keywords
circuit
interface circuit
terminal
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004234139A
Other languages
English (en)
Other versions
JP2006054633A (ja
Inventor
武彦 加藤
雅樹 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004234139A priority Critical patent/JP4016975B2/ja
Publication of JP2006054633A publication Critical patent/JP2006054633A/ja
Application granted granted Critical
Publication of JP4016975B2 publication Critical patent/JP4016975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

この発明はインタフェース回路に関し、特に、第1および第2の形式のうちのいずれか一方の形式で使用され、第1の回路の出力信号を第2の回路に伝達させるインタフェース回路に関する。
従来より、交通信号システムの各種機器の信号伝達形式は、各機器の仕様書で指定されている。たとえば交通信号制御器に接続される車両感知器などの信号伝達形式は、P1形インタフェース規格かP2形インタフェース規格などに指定される。各規格における出力条件などは規格書で指定されており、P1形インタフェース規格の信号条件は信号無しの時にオン(接)、信号有りの時にオフ(断)と指定され、P2形インタフェース規格の信号条件は信号無しの時にオフ(断)、信号有りの時にオン(接)と指定され、各規格における信号の立ち上がり時間および立ち下がり時間は100μs以下と規定されている(たとえば非特許文献1参照)。P1形かP2形かは各都道府県毎に定められており、車両感知器などのインタフェース回路は通常P1形とP2形のいずれの形式でも使用できるように構成されている。また、車両検知器などの仕様書では、電源が遮断された場合は、信号有りの場合と同じ信号条件にしなければならないと定められている。
図4は、そのようなインタフェース回路の構成を示す回路図である。図4において、このインタフェース回路は、入力端子T31、出力端子T32,T33、抵抗素子31、フォトMOSリレー32、NチャネルMOSトランジスタ37、およびハードジャンパ38を備える。フォトMOSリレー32は、フォトダイオード33,34、ノーマルオープン型フォトMOSトランジスタ35、およびノーマルクローズ型フォトMOSトランジスタ36を含む。ハードジャンパ38は、3つの端子T34〜T36を含む。
抵抗素子31、フォトダイオード33,34、およびNチャネルMOSトランジスタ37は、電源電位VCCのラインと接地電位GNDのラインとの間に直列接続される。NチャネルMOSトランジスタ37のゲートは、入力端子T31を介して車両感知信号/Dを受ける。ノーマルオープン型MOSトランジスタ35は、端子T33とT34の間に接続される。ノーマルクローズ型MOSトランジスタ36は、端子T33とT35の間に接続される。端子T36は、出力端子T32に接続される。
インタフェース回路がP1形で使用される場合は、ハードジャンパ38の端子T34,T36間がU字型のピンで接続される。信号/Dが活性化レベルの「L」レベルの場合は、NチャネルMOSトランジスタ37が非導通になってフォトダイオード33,34は発光せず、フォトMOSトランジスタ35が非導通になって出力端子T32,T33間が非導通になる。信号/Dが非活性化レベルの「H」レベルの場合は、NチャネルMOSトランジスタ37が導通してフォトダイオード33,34が発光し、フォトMOSトランジスタ35が導通して出力端子T32,T33間が導通する。また、電源電位VCCが遮断された場合は、フォトダイオード33,34は発光せず、フォトMOSトランジスタ35は非導通になって出力端子T32,T33間が非導通になる。
インタフェース回路がP2形で使用される場合は、ハードジャンパ38の端子T35,T36間がU字型のピンで接続される。信号/Dが活性化レベルの「L」レベルの場合は、NチャネルMOSトランジスタ37は非導通になってフォトダイオード33,34は発光せず、フォトMOSトランジスタ36が導通して出力端子T32,T33間が導通する。信号/Dが非活性化レベルの「H」レベルの場合は、NチャネルMOSトランジスタ37が導通してフォトダイオード33,34が発光し、フォトMOSトランジスタ36は非導通になって出力端子T32,T33間が非導通になる。また、電源電位VCCが遮断された場合は、フォトダイオード33,34は発光せず、フォトMOSトランジスタ36は導通して出力端子T32,T33間が導通する。このようにして、車両感知信号/Dが出力端子T32,T33を介して交通信号制御機(図示せず)に伝達される。
「P1形インタフェース規格」社団法人新交通管理システム協会発行、1997年6月26日
しかし、従来のインタフェース回路では、一般にフォトMOSリレー32の応答速度が遅いため、P1形インタフェース規格およびP2形インタフェース規格における信号の立ち上がり時間および立ち下がり時間の規定を満足することができない可能性があった。
それゆえに、この発明の主たる目的は、第1および第2の形式のうちの所望の形式で使用することができ、応答速度が速いインタフェース回路を提供することである。
この発明に係るインタフェース回路は、第1および第2の形式のうちのいずれか一方の形式で使用され、第1の回路の出力信号を第2の回路に伝達させるインタフェース回路であって、1対の出力端子、フォトカプラ、第1のハードジャンパ、およびフォトMOSリレーを備える。1対の出力端子は、第2の回路に接続される。フォトカプラは、インタフェース回路が第1の形式で使用される場合は第1の回路の出力信号が非活性化状態にされたことに応じて発光し、インタフェース回路が第2の形式で使用される場合は第1の回路の出力信号が活性化状態にされたことに応じて発光する第1のフォトダイオードと、1対の出力端子間に接続され、第1のフォトダイオードが発光したことに応じて導通するフォトトランジスタとを含む。第1のハードジャンパは、1対の出力端子のうちの一方の出力端子に接続された第1の端子と、インタフェース回路が第2の形式で使用される場合に第1の端子に接続される第2の端子とを含む。フォトMOSリレーは、第2の端子と1対の出力端子のうちの他方の出力端子との間に接続されるフォトMOSトランジスタと、電源電圧が印加されている場合に発光してフォトMOSトランジスタを非導通にする第2のフォトダイオードとを含む。
この発明に係るインタフェース回路では、第1の回路の出力信号に応答して1対の出力端子間を接続する回路としてフォトカプラを使用したので、フォトMOSリレーを使用していた従来に比べ、応答速度が速くなる。また、フォトカプラの第1のフォトダイオードは、インタフェース回路が第1の形式で使用される場合は第1の回路の出力信号が非活性化状態にされたことに応じて発光し、インタフェース回路が第2の形式で使用される場合は第1の回路の出力信号が活性化状態にされたことに応じて発光するので、第1および第2の形式のうちの所望の形式で使用することができる。また、第2の形式で使用する場合は、第1のハードジャンパを用いてフォトMOSリレーのノーマルクローズ型フォトMOSトランジスタを1対の出力端子間に接続するので、電源が遮断された場合は信号有りの場合と同じ信号条件にしなければならないという仕様書の要求を満たすことができる。
図1は、この発明の一実施の形態による交通信号システムで用いられる車両感知器の出力側のインタフェース回路の構成を示す回路図である。図1において、このインタフェース回路は、入力端子T1、出力端子T2,T3、インバータ1、ハードジャンパ2,12、抵抗素子3,8、フォトカプラ4、NチャネルMOSトランジスタ7、およびフォトMOSリレー9を備える。ハードジャンパ2は、3つの端子T4〜T6を含む。フォトカプラ4は、フォトダイオード5およびフォトトランジスタ6を含む。フォトMOSリレー9は、フォトダイオード10およびノーマルクローズ型フォトMOSトランジスタ11を含む。ハードジャンパ38は、2つの端子T7,T8を含む。
入力端子T1には、車両感知信号/Dが入力される。信号/Dは、表1に示すように、P1形およびP2形のいずれの場合においても、後述の車両感知エリアAに車両が有る場合は活性化レベルの「L」レベルになり、車両感知エリアAに車両が無い場合は非活性化レベルの「H」レベルになる。
Figure 0004016975
入力端子T1は、端子T4に直接接続されるとともに、インバータ1を介して端子T5に接続される。抵抗素子3、フォトダイオード5、およびNチャネルMOSトランジスタ7は、電源電位VCCのラインと接地電位GNDのラインとの間に直列接続される。NチャネルMOSトランジスタ7のゲートは、端子T6に接続される。フォトトランジスタ6は、出力端子T2,T3間に接続される。
抵抗素子8およびフォトダイオード10は、電源電位VCCのラインと接地電位GNDのラインとの間に直列接続される。端子T7は、出力端子T2に接続される。ノーマルクローズ型MOSトランジスタ11は、端子T8とT3の間に接続される。
インタフェース回路がP1形で使用される場合は、ハードジャンパ2の端子T4,T6間がU字型のピンで接続される。信号/Dは、NチャネルMOSトランジスタ7のゲートに直接与えられる。
信号/Dが活性化レベルの「L」レベルの場合は、NチャネルMOSトランジスタ7が非導通になってフォトダイオード5は発光せず、フォトトランジスタ6が非導通になって出力端子T2,T3間が非導通になる。信号/Dが非活性化レベルの「H」レベルの場合は、NチャネルMOSトランジスタ7が導通してフォトダイオード5が発光し、フォトトランジスタ6が導通して出力端子T2,T3間が導通する。
また、電源電位VCCが遮断された場合は、フォトダイオード5は発光せず、フォトトランジスタ6は非導通になって出力端子T2,T3間が非導通になる。なお、電源電位VCCが遮断された場合は、フォトダイオード10は発光せず、ノーマルクローズ型フォトMOSトランジスタ11が導通するが、ハードジャンパ12の端子T7,T8間が接続されていないので、出力端子T2,T3間は非導通になる。
インタフェース回路がP2形で使用される場合は、ハードジャンパ2の端子T5,T6間がU字型のピンで接続されるとともに、ハードジャンパ12の端子T7,T8間がU字型のピンで接続される。信号/Dは、インバータ1で反転されてNチャネルMOSトランジスタ7のゲートに与えられる。
信号/Dが活性化レベルの「L」レベルの場合は、NチャネルMOSトランジスタ7が導通してフォトダイオード5が発光し、フォトトランジスタ6が導通して出力端子T2,T3間が導通する。信号/Dが非活性化レベルの「H」レベルの場合は、NチャネルMOSトランジスタ7が非導通になってフォトダイオード5は発光せず、フォトトランジスタ6が非導通になって出力端子T2,T3間が非導通になる。
また、電源電位VCCが印加されている場合は、フォトダイオード10が発光し、ノーマルクローズ型フォトMOSトランジスタ11は非導通になって端子T8,T3間が非導通になる。電源電位VCCが遮断された場合は、フォトダイオード10は発光せず、ノーマルクローズ型フォトMOSトランジスタ11が導通して出力端子T2,T3間が導通する。
この実施の形態では、車両感知信号/Dに応答して出力端子T2,T3間を導通または非導通にする回路としてフォトカプラ4を使用したので、車両感知信号/Dに応答して出力端子T32,T33間を導通または非導通にする回路としてフォトMOSリレー32を使用していた従来に比べ、応答速度の高速化を図ることができる。
また、ハードジャンパ2の端子T4,T6間をピンで接続することによりインタフェース回路をP1形で使用することができ、ハードジャンパ2の端子T5,T6間をピンで接続することによりインタフェース回路をP2形で使用することができる。したがって、インタフェース回路をP1形とP2形のうちの所望の形式で使用することができる。
また、インタフェース回路をP1形で使用した場合は電源遮断時にフォトダイオード5が発光しなくなって出力端子T2,T3間が非導通になり、ハードジャンパ12の端子T7,T8間をピンで接続してインタフェース回路をP2形で使用した場合は電源遮断時にフォトダイオード10が発光しなくなって出力端子T2,T3間が導通する。したがって、電源が遮断された場合は信号有りと同じ信号条件にしなければならないという仕様書の要求を満たすことができる。
図2は、図1に示したインタフェース回路が用いられる交通信号システムの要部を示す図である。図2を参照して、交通量の少ない郊外では、従道路20から主道路21への出口に車両感知エリアAが設けられており、車両感知エリアAに車両が来たときのみ従道路20側の信号S1を青にするとともに主道路21側の信号S2,S3を赤にする半感応制御方式が採用されている。従道路20から主道路21に入ろうとする車両が無いときに主道路21の車両を停止させる必要が無いからである。
従道路20と主道路21の交差部には車両感知器22と交通信号制御機23が設けられている。車両感知器22は、車両感知エリアAに車両が有る場合は車両感知信号/Dを活性化レベルの「L」レベルにし、車両感知エリアAに車両が無い場合は車両感知信号/Dを非活性化レベルの「H」レベルにする。図1のインタフェース回路は車両感知器22に内蔵されており、出力端子T2,T3は信号線を介して交通信号制御機23に接続されている。交通信号制御機23は、出力端子T2,T3間が導通しているか否かに基づいて車両感知エリアAにおける車両の有無を検出し、その検出結果に基づいて信号S1〜S3を制御する。
すなわち交通信号制御機23は、車両感知エリアAに車両が無い場合は、従道路20側の信号S1を赤にするとともに主道路21側の信号S2,S3を青にして、主道路21の車両を通す。また交通信号制御機23は、車両感知エリアAに車両が有るは、所定時間T1だけ従道路20側の信号S1を青にするとともに主道路21側の信号S2,S3を赤にして、従道路20の車両を主道路21に導く。所定時間T1の経過後は、車両感知エリアAに車両が有る場合でも所定時間T2だけ従道路20側の信号S1を赤にするとともに主道路21側の信号S2,S3を青にして、主道路21の車両を通す。
また、表1に示したように、何らかの原因でインタフェース回路の電源が遮断された場合は、出力端子T2,T3間の導通状態は車両感知エリアAに車両が有る場合と同じ状態になるので、従道路20側の信号S1が赤に固定されることが防止される。インタフェース回路の電源が遮断される場合としては、電源線が切断された場合や、何らかの原因で電源線に過電流が流れ、電源線に接続されているブレーカが電源供給を遮断した場合がある。
なお、インタフェース回路の出力端子T2,T3間の状態は伝送装置(図示せず)を介して交通管制センタに送信されている。インタフェース回路の電源が遮断された場合は、出力端子T2,T3間の導通状態は車両感知エリアAに車両が有る場合と同じ状態になるので、従道路20の交通量が少ない郊外においてインタフェース回路の電源が遮断されたことを交通管制センタで容易に検知できる。これに対して、インタフェース回路の電源が遮断された場合は、出力端子T2,T3間の導通状態は車両感知エリアAに車両が無い場合と同じ状態になるものとすると、従道路20の交通量が少ない郊外においては、交通量が少ないのかインタフェース回路の電源が遮断されたのかを判別できず、インタフェース回路の電源が遮断されたことを交通管制センタで容易に検知することはできない。
図3は、この実施の形態の変更例を示す回路図である。図3を参照して、このインタフェース回路が図1のインタフェース回路と異なる点は、インバータ1、ハードジャンパ2およびNチャネルMOSトランジスタ7が除去されて入力端子T1がフォトダイオード5のカソードに直接接続されている点と、信号/Dが信号DEと置換されている点である。
信号DEは、表2に示すように、インタフェース回路がP1形で使用される場合は、車両感知エリアAに車両が有るときはハイインピーダンス(Hi−Z)になり、車両感知エリアAに車両が無いときは「L」レベルになる。また、信号DEは、インタフェース回路がP2形で使用される場合は、車両感知エリアAに車両が有るときは「L」レベルになり、車両感知エリアAに車両が無いときはハイインピーダンスになる。つまり、車両感知器22は、インタフェース回路がP1形で使用されるかP2形で使用されるかに応じて車両感知信号DEのレベルを切換える。
Figure 0004016975
インタフェース回路がP1形で使用される場合は、車両感知エリアAに車両が有るときは信号DEがハイインピーダンスになり、フォトダイオード5に電流が流れないのでフォトダイオード5は発光せず、フォトトランジスタ6が非導通になって出力端子T2,T3間が非導通になる。車両感知エリアAに車両が無いときは信号DEが「L」レベルになり、フォトダイオード5に電流が流れてフォトダイオード5が発光し、フォトトランジスタ6が導通して出力端子T2,T3間が導通する。
また、インタフェース回路がP2形で使用される場合は、車両感知エリアAに車両が有るときは信号DEが「L」レベルになり、フォトダイオード5に電流が流れてフォトダイオード5が発光し、フォトトランジスタ6が導通して出力端子T2,T3間が導通する。車両感知エリアAに車両が無いときは信号DEがハイインピーダンスになり、フォトダイオード5に電流が流れないのでフォトダイオード5は発光せず、フォトトランジスタ6が非導通になって出力端子T2,T3間が非導通になる。他の構成および動作は、図1のインタフェース回路と同じであるので、その説明は繰り返さない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の一実施の形態による交通信号システムで用いられるインタフェース回路の構成を示す回路図である。 図1に示したインタフェース回路が用いられる交通信号システムの要部を示す図である。 この実施の形態の変更例を示す回路図である。 従来のインタフェース回路の構成を示す回路図である。
符号の説明
T1,T31 入力端子、T2,T3,T32,T33 出力端子、T4〜T8,T34〜T36 端子、1 インバータ、2,12,38 ハードジャンパ、3,8,31 抵抗素子、4 フォトカプラ、5,10,33,34 フォトダイオード、6 フォトトランジスタ、7,37 NチャネルMOSトランジスタ、9,32 フォトMOSリレー、11,36 ノーマルクローズ型フォトMOSトランジスタ、20 従道路、21 主道路、22 車両感知器、23 交通信号制御機、A 車両感知エリア、S1〜S3 信号、35 ノーマルオープン型フォトMOSトランジスタ。

Claims (4)

  1. 第1および第2の形式のうちのいずれか一方の形式で使用され、第1の回路の出力信号を第2の回路に伝達させるインタフェース回路であって、
    前記第2の回路に接続される1対の出力端子、
    前記インタフェース回路が前記第1の形式で使用される場合は前記第1の回路の出力信号が非活性化状態にされたことに応じて発光し、前記インタフェース回路が前記第2の形式で使用される場合は前記第1の回路の出力信号が活性化状態にされたことに応じて発光する第1のフォトダイオードと、前記1対の出力端子間に接続され、前記第1のフォトダイオードが発光したことに応じて導通するフォトトランジスタとを含むフォトカプラ、
    前記1対の出力端子のうちの一方の出力端子に接続された第1の端子と、前記インタフェース回路が前記第2の形式で使用される場合に前記第1の端子に接続される第2の端子とを含む第1のハードジャンパ、および
    前記第2の端子と前記1対の出力端子のうちの他方の出力端子との間に接続されるフォトMOSトランジスタと、電源電圧が印加されている場合に発光して前記フォトMOSトランジスタを非導通にする第2のフォトダイオードとを含むフォトMOSリレーを備える、インタフェース回路。
  2. 前記第1の回路の出力信号の活性化状態および非活性化状態はそれぞれ第1の電位および第2の電位であり、
    前記インタフェース回路が前記第1の形式で使用される場合は前記第1の回路の出力信号をそのまま通過させ、前記インタフェース回路が前記第2の形式で使用される場合は前記第1の回路の出力信号を反転させて通過させるゲート回路、および
    前記ゲート回路の出力信号が前記第2の電位にされたことに応じて、前記第1のフォトダイオードに前記電源電圧を与えて発光させるスイッチング素子を備える、請求項1に記載のインタフェース回路。
  3. 前記ゲート回路は、
    前記第1の回路の出力信号の反転信号を出力するインバータ、および
    前記第1の回路の出力信号を受ける第3の端子と、前記インバータの出力信号を受ける第4の端子と、前記インタフェース回路が前記第1の形式で使用される場合は前記第3の端子に接続され、前記インタフェース回路が前記第2の形式で使用される場合は前記第4の端子に接続される第5の端子とを含む第2のハードジャンパを含み、
    前記ゲート回路の出力信号は、前記第5の端子から出力される、請求項2に記載のインタフェース回路。
  4. 前記第1のフォトダイオードのアノードは電源電位を受け、前記第1のフォトダイオードのカソードは前記第1の回路の出力信号を受け、
    前記インタフェース回路が前記第1の形式で使用される場合は前記第1の回路の出力信号の活性化状態および非活性化状態はそれぞれハイインピーダンス状態および接地電位であり、
    前記インタフェース回路が前記第2の形式で使用される場合は前記第1の回路の出力信号の活性化状態および非活性化状態はそれぞれ前記接地電位および前記ハイインピーダンス状態である、請求項1に記載のインタフェース回路。
JP2004234139A 2004-08-11 2004-08-11 インタフェース回路 Expired - Fee Related JP4016975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234139A JP4016975B2 (ja) 2004-08-11 2004-08-11 インタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234139A JP4016975B2 (ja) 2004-08-11 2004-08-11 インタフェース回路

Publications (2)

Publication Number Publication Date
JP2006054633A JP2006054633A (ja) 2006-02-23
JP4016975B2 true JP4016975B2 (ja) 2007-12-05

Family

ID=36031822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234139A Expired - Fee Related JP4016975B2 (ja) 2004-08-11 2004-08-11 インタフェース回路

Country Status (1)

Country Link
JP (1) JP4016975B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600135B (zh) * 2018-11-09 2023-05-23 天津航空机电有限公司 一种双模式独立控制的功率驱动电路
CN114900179B (zh) * 2022-07-12 2022-10-04 天津光电集团有限公司 一种灵活适配传感器的接口电路及其应用

Also Published As

Publication number Publication date
JP2006054633A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
JP5957479B2 (ja) バッテリーシステムのバッテリーブランチの制御回路及び制御方法
CN112004718B (zh) 尾转向灯
JP4648195B2 (ja) 設備機器用通信回路
JP6612583B2 (ja) 開放・天絡検出回路
US20070029286A1 (en) Contact welding detecting device for relay
US4173740A (en) Speaker protection circuit
JP4016975B2 (ja) インタフェース回路
JP2002261241A (ja) 静電気保護回路
JP2009272914A (ja) Fet増幅器のバイアス回路
KR101447804B1 (ko) 전자식 브레이크 스위치
JP3928908B2 (ja) 半導体装置
US20150054669A1 (en) Encoder input device
KR101889948B1 (ko) 멀티단자 단락 감지 회로
JP2017041983A (ja) 充電システム
CN120773708A (zh) 制动系统及其电流检测
KR101767327B1 (ko) 보호 회로 및 회로 보호 방법
JP2012094980A (ja) 外部アダプター
CN113678002A (zh) 电流检测装置及供电控制装置
CN106253888A (zh) 双向mosfet开关和多路复用器
JP4300773B2 (ja) 異常検出装置
JP2008072168A (ja) ワンワイヤ通信のモニタ回路
JP2002034149A (ja) 電源監視回路およびそれを使用する電源装置
KR20060121098A (ko) 에러 전송 장치를 구비하고 전력 반도체 스위치를 구동하기위한 회로 장치 및 이에 대한 방법
JP2009097754A (ja) 空気調和機の通信制御装置
JP2006254658A (ja) 電源供給装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees