JP4029295B2

JP4029295B2 - 強誘電体メモリ

Info

Publication number: JP4029295B2
Application number: JP2004028997A
Authority: JP
Inventors: 潤一柄沢; 天光樋口; 節也岩下
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-02-05
Filing date: 2004-02-05
Publication date: 2008-01-09
Anticipated expiration: 2024-02-05
Also published as: US20050189571A1; JP2005223116A

Description

本発明は、強誘電体メモリ及びその製造方法に関し、特にＢｉ層状ペロブスカイト構造の強誘電体膜を用いた単純マトリクス型の強誘電体メモリに関する。

強誘電体メモリは、（１）不揮発である、（２）揮発性メモリと同程度のスイッチング速度で動作する、（３）他のメモリと比べて低消費電力で動作する、などの特長を有するメモリ素子である。

強誘電体の一つであるＢｉ層状ペロブスカイト構造強誘電体（ＢＬＳＦ）は、その結晶成長の異方性から結晶がｃ軸（［００１］軸）優先配向になりやすい。またＢｉ層状ペロブスカイト強誘電体は、ｃ軸と直交するａ軸（［１００］軸）方向に分極軸を持ちやすい。このためｃ軸方向に電界が印加される強誘電体キャパシタでは、角型性に優れたヒステリシス曲線を得ることが難しい。すなわちＢｉ層状ペロブスカイト構造強誘電体を用いる場合、基板上に電極および強誘電体層を単純に積層して作製した平行平板型の強誘電体キャパシタ構造では、メモリセルをマトリクス状に配置することにより高集積化が可能な単純マトリクス型（クロスポイント型）メモリへの応用が難しい。

本発明は上記事情に鑑みてなされたものであり、その目的は、Ｂｉ層状ペロブスカイト強誘電体を用いて特性の優れた単純マトリクス型メモリを実現することができる強誘電体メモリを提供することにある。

（１）本発明は、基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、前記メモリセルアレイは、（００１）配向したＢｉ層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の［１００］軸に対して直交する２辺以上の側壁を有するようにパターニングされた強誘電体層と、前記強誘電体層の少なくともいずれか１つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第１電極と、前記第１電極と異なる前記強誘電体層の側壁に接するように形成され、前記第１電極と交差するようにストライプパターンで形成された第２電極と、を含み、前記第１電極と前記第２電極との交差領域において前記メモリセルが構成される強誘電体メモリに関するものである。本発明にいうＢｉ層状ペロブスカイト構造の強誘電体単結晶とは、酸化ビスマス層とｎ個の擬ペロブスカイトユニットとの繰返し構造からなる結晶構造を有する強誘電体単結晶であって、例えば、ＳＢＴ、ＢＬＴ、ＢＩＴなどである。

本発明によれば、強誘電体層を構成するＢｉ層状ペロブスカイト構造の強誘電体単結晶が（００１）配向しているため、［００１］軸と直交する方向に分極軸を有することになる。このとき強誘電体層は、［１００］軸に対して直交する２辺以上の側壁を有するようにパターニングされ、その側壁に接するように強誘電体キャパシタの電極となる第１電極と第２電極とが形成されている。従って、本発明では、第１，第２電極から電界が印加されたときにＢｉ層状ペロブスカイト構造の強誘電体単結晶の分極特性を最大限に引き出せるようになり、高い分極量および角型性に優れたヒステリシス特性を有するキャパシタからなるメモリセルを有する単純マトリクス型の強誘電体メモリを実現することができる。

（２）本発明の強誘電体メモリでは、前記第１及び第２電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の［１００］軸に対して直交していてもよい。このようにすれば、強誘電体層への電界の印加方向がＢｉ層状ペロブスカイト構造の強誘電体単結晶の分極軸と直交するため、強誘電体の分極特性を最大限に引き出すことができる。

（３）本発明は、基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、前記メモリセルアレイは、（００１）配向したＢｉ層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の［１１０］軸に対して直交する２辺以上の側壁を有するようにパターニングされた強誘電体層と、前記強誘電体層の少なくともいずれか１つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第１電極と、前記第１電極と異なる前記強誘電体層の側壁に接するように形成され、前記第１電極と交差するようにストライプパターンで形成された第２電極と、を含み、前記第１電極と前記第２電極との交差領域において前記メモリセルが構成される強誘電体メモリに関するものである。

本発明によれば、強誘電体層を構成するＢｉ層状ペロブスカイト構造の強誘電体単結晶が（００１）配向しているため、［００１］軸と直交する方向に分極軸を有することになる。このとき強誘電体層は、［１１０］軸に対して直交する２辺以上の側壁を有するようにパターニングされ、その側壁に接するように強誘電体キャパシタの電極となる第１電極と第２電極とが形成されている。従って、本発明では、第１，第２電極から電界が印加されたときに、［１００］軸に沿ったいわゆる１８０°ドメインのみならず、［０１０］軸に沿ったいわゆる９０°ドメインをも分極成分として有効に利用することができるようになり、角型性に優れたヒステリシス特性を有する強誘電体キャパシタメモリセルからなる単純マトリクス型の強誘電体メモリを実現することができる。

（４）本発明の強誘電体メモリでは、前記第１及び第２電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の［１１０］軸に対して直交していていもよい。このようにすれば、強誘電体層への電界の印加方向がＢｉ層状ペロブスカイト構造の強誘電体単結晶の分極軸と４５°の傾きをもつため、［１００］軸に沿ったいわゆる１８０°ドメインのみならず、［０１０］軸に沿ったいわゆる９０°ドメインをも分極成分として有効に利用することができるようになる。

（５）本発明の強誘電体メモリでは、前記基板と前記メモリセルアレイとの間に、結晶面が（００１）配向したペロブスカイト構造の金属酸化物の単結晶からなるバッファ層を含んでいてもよい。このようにすれば、強誘電体層を確実に（００１）配向させることができるようになるため、基板材料の選択の幅が広がる。

（６）本発明の強誘電体メモリにおいて、前記基板は、結晶面が（００１）配向したペロブスカイト構造の金属酸化物の単結晶からなることができる。このようにすれば、強誘電体層を基板上において確実に（００１）配向させることができる。

（７）本発明の強誘電体メモリでは、前記ペロブスカイト構造の金属酸化物が、ＣａＴｉＯ_３およびＢａＴｉＯ_３、またはこれらの固溶体であることができる。

以下に、本発明に好適な実施の形態について、図面を参照しながら説明する。

１．第１の強誘電体メモリ
図１は、本発明の実施の形態に係る第１の強誘電体メモリを示す平面図である。図２は、図１に示す第１の強誘電体メモリのメモリセルアレイ１０００についてのＡ−Ａ線における断面図である。

第１の強誘電体メモリは、強誘電体キャパシタからなるメモリセルがマトリクス状に配列されたメモリセルアレイ１０００と、その周辺回路部２０００とからなる単純マトリクス型強誘電体メモリである。

メモリセルアレイ１０００は、基板１０の上方に形成された強誘電体層１００，第１電極１１０，および第２電極１２０からなり、第１電極１１０と第２電極１２０との交差領域１３０においてメモリセルを構成する。また、図２の断面図に示すように、メモリセルアレイ１０００においては第１電極と第２電極とを絶縁するようにＴＥＯＳにより形成された酸化シリコンからなる絶縁層３００が設けられている。

基板１０としては、例えば、シリコンなどの半導体基板やシリコン上に酸化絶縁膜が形成されたＳＯＩ基板などを用いることができる。また、基板１０としては、ＭＯＳトランジスタなどを用いた周辺回路が形成された半導体基板を用いてもよい。

また、第１の強誘電体メモリでは、基板１０と強誘電体層１００，第１電極１１０，および第２電極１２０との間にはバッファ層２０を介在させている。バッファ層２０は、少なくとも結晶面が（００１）配向したペロブスカイト構造を有するＡＢＯ_３で表される金属酸化物からなる単結晶層を最表面に含むように形成することができる。このようにすれば、Ｂｉ層状ペロブスカイト構造を有する強誘電体層１００を構成する強誘電体単結晶を確実に（００１）配向させて形成することができるようになる。

ＡＢＯ_３で表されるペロブスカイト構造の金属酸化物としては、ＣａＴｉＯ_３およびＢａＴｉＯ_３、またはこれらの固溶体などが挙げられる。なお、ＡＢＯ_３で表されるペロブスカイト構造の金属酸化物からなる単結晶基板を基板１０として用いてもよい。この場合には、バッファ層２０は省略することができる。

また、必要に応じてバッファ層２０は、複数の単結晶層からなる多層構造を有していてもよい。この場合、強誘電体層１００が形成される最上層を上記したペロブスカイト構造の金属酸化物からなる単結晶層としておけばよい。バッファ層２０を多層構造として場合に含まれる層としては、上述したものの他に、ＮａＣｌ構造の金属酸化物、蛍石型構造の金属酸化物からなる単結晶層を含んでいてもよい。この場合、少なくともバッファ層２０の最上層がペロブスカイト構造の金属酸化物からなる単結晶層であればよい。ＮａＣｌ構造の金属酸化物や蛍石型構造の金属酸化物は、ペロブスカイト構造の金属酸化物との格子整合性が良好であるため、基板１０上に直接ペロブスカイト構造の金属酸化物を積層することが難しい場合に特に有効である。

ＮａＣｌ構造の金属酸化物としては、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＭｎＯ、ＦｅＯ、ＣｏＯ、ＮｉＯ、またはこれらを含む固溶体などが挙げられる。

また、蛍石型構造の金属酸化物としては、例えばＹＳＺ、ＣｅＯ_２、ＺｒＯ_２、ＴｈＯ_２、ＵＯ_２、またはこれらを含む固溶体が挙げられる。

第１電極１１０および第２電極１２０は、列選択のためのビット線と、行選択のためのワード線として機能する複数のライン状の信号電極からなり、互いに交差するようにストライプパターンで形成されている。第１電極１１０と第２電極１２０とは、一方がビット線であって、他方がワード線として機能するように形成されていればよい。第１電極１１０および第２電極１２０は、例えば、公知の導電性材料から形成することができ、例えば、Ｐｔ、Ｉｒ、Ｉｒ酸化物（ＩｒＯ_ｘ）、Ｒｕ、Ｒｕ酸化物（ＲｕＯ_ｘ）、ＳｒＲｕ複合酸化物（ＳｒＲｕＯ_ｘ）などが挙げられる。

強誘電体層１００は、酸化ビスマス層とｎ個の擬ペロブスカイトユニットとの繰返し構造からなる結晶構造を有するＢｉ層状ペロブスカイト構造の強誘電体単結晶からなり、例えば、ＳＢＴ（Strontium Bismuth Tantalates）やＢＩＴ（Bismuth Titanate）などが挙げられる。

本実施の形態においては、強誘電体層１００が、（００１）配向した強誘電体単結晶からなり、［００１］軸と直交する方向に分極軸を有している。そして、強誘電体層１００は、［１００］軸に対して直交する２辺（［０１０］軸に沿った２辺）の側壁を有するようにパターニングされている。そして、第１電極１１０と第２電極１２０との交差領域１３０においては、少なくとも強誘電体層１００の側壁に接するように第１電極１１０と第２電極１２０とが形成されている。すなわち、第１電極１１０及び第２電極１２０と強誘電体層１００との接触面が、いずれもＢｉ層状ペロブスカイト構造の強誘電体単結晶の［１００］軸に対して直交していることになる。

ここで、Ｂｉ層状ペロブスカイト構造の強誘電体単結晶は、酸化ビスマス層の間に挟まれる擬ペロブスカイトユニットのユニット数が偶数の場合には、ａ軸（［１００］軸）方向にのみ分極を有し、該ユニット数が奇数の場合にはａ軸方向およびｃ軸（［００１］軸）方向に分極を有する。ただし、ｃ軸方向に分極を有する場合であってもａ軸方向の分極量がｃ軸方向の分極量より十分に大きいのでＢｉ層状ペロブスカイト構造の強誘電体単結晶は、基本的にａ軸方向にのみ分極を持つといえる。

してみれば、本実施の形態の強誘電体メモリでは、強誘電体層１００を構成するＢｉ層状ペロブスカイト構造の強誘電体単結晶の分極軸が、第１電極１１０および第２電極１２０からの電界印加方向と垂直となるため、キャパシタの分極特性を最大限に引き出せるようになる。従って、本実施の形態によれば、高い分極量および角型性に優れたヒステリシス特性を有するキャパシタからなるメモリセルを有する単純マトリクス型の強誘電体メモリを実現することができる。

また、本実施の形態の強誘電体メモリにおいて、周辺回路部２０００は、メモリセルアレイ１０００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、第１電極１１０を選択的に制御するための第１の駆動回路２１０と、第２電極１２０を選択的に制御するための第２の駆動回路２２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。なお、周辺回路部２０００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファなどを挙げることができる。

次に、本実施形態に係る第１の強誘電体メモリにおける書き込み、読出し動作の一例について述べる。

まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。

書き込み動作においては、‘１’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘０’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。

次に、本実施の形態の第１の強誘電体メモリにおけるメモリセルアレイ１０００の製造工程の一例を図３〜図７を参照しながら説明する。

まず、図３（Ａ）及び図３（Ｂ）に示すように、所与の基板（例えば、シリコン基板）１０を用意し、基板１０の上に、結晶面が（００１）配向しており、かつＡＢＯ_３で表されるペロブスカイト構造の金属酸化物からなるバッファ層２０をイオンビームアシスト法などを用いてエピタキシャル成長により形成する。なお、バッファ層２０の材料として好適な金属酸化物の単結晶基板が基板１０として用意できる場合には、この工程を省略することができる。また、バッファ層２９は、ペロブスカイト構造の金属酸化物からなる単結晶層が最上層となるように形成されれば多層構造で形成してもよい。この場合、バッファ層２０には、ＮａＣｌ構造の金属酸化物や蛍石構造の金属酸化物などからなる単結晶層を含めることができる。

次に、図４（Ａ）及び図４（Ｂ）に示すように、バッファ層２０の上にＢｉ層状ペロブスカイト構造の強誘電体単結晶（例えば、ＳＢＴ）からなる強誘電体層１００を溶液塗布法、スパッタ法、又はＣＶＤ（Chemical Vapor Deposition）法などを用いて形成する。このとき、バッファ層２０の最表面には（００１）配向したペロブスカイト構造の金属酸化物が存在しているため、強誘電体層１００を構成するＢｉ層状ペロブスカイト構造の強誘電体単結晶は、下地であるバッファ層２０の結晶配向の影響を受けて（００１）配向して形成される。

次に、図５（Ａ）及び図５（Ｂ）に示すように、強誘電体層１００をストライプ状にパターニングする。このとき、強誘電体層１００は、Ｂｉ層状ペロブスカイト構造の強誘電体単結晶の［１００］軸に対して直交する２辺以上の側壁を有するようにパターニングされる。本実施の形態では、強誘電体層１００が［１００］軸と直交する［０１０］軸に沿った２辺の側壁を有するようにパターニングされている。

次に、図６（Ａ）及び図６（Ｂ）に示すように、強誘電体層１００の有する２辺の側壁に例えば、Ｐｔからなる第１電極１１０と第２電極１２０を形成して強誘電体キャパシタ構造を形成する。このとき、第１電極１２０は、強誘電体層１００の一方の側壁に接して形成され、かつメモリセル単位に分割されて形成される。また、第２電極１２０は、第１電極が接する強誘電体層１００の側壁と異なる側壁に接するようにストライプパターンで形成される。

次に、図７（Ａ）及び図７（Ｂ）に示すように、強誘電体層１００、第１電極１１０、及び第２電極１２０を被覆するように絶縁層３００を形成し、絶縁層３００について第１電極１１０が露出するようにコンタクトホール１４０を形成する。最終的には、図１に示すように、２電極１２０と交差するように第１電極１１０をストライプパターンで形成してコンタクトホール１４０間を電気的に接続することにより本実施の形態の単純マトリクス型の第１の強誘電体メモリにおけるメモリセルアレイ１０００を得ることができる。

（応用例）
図８〜図１０に本実施の形態の第１の強誘電体メモリの応用例を示す。図８は、本応用例の強誘電体メモリの平面図である。図９は、図８に示す強誘電体メモリのメモリセル１０００のＡ−Ａ線における断面図である。図１０は、図８に示す強誘電体メモリのメモリセル１０００のＢ−Ｂ線における断面図である。なお、図８〜図１０では、図１及び図２に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。

本例に係る強誘電体メモリでは、強誘電体層１００が第１電極１１０と第２電極１２０との交差領域１３０において形成されるメモリセル単位ごとに分割してパターニングされている。そして、強誘電体層１００はメモリセルごとに４辺ずつの内壁と外壁とを有するようにパターニングされており、内壁および外壁のうち２辺がＢｉ層状ペロブスカイト構造の強誘電体単結晶の［１００］軸と直交する［０１０］軸に沿うようにパターニングされている。また、第１電極１１０は、強誘電体層１００とその外壁において接するように形成され、第２電極１２０は、強誘電体層１００とその内壁において接するように形成されている。本例では、このような構成を採用することにより各メモリセルにおける強誘電体層１００と第１電極１１０及び第２電極１２０との接触面積の拡大を図りメモリセルアレイ１０００の特性を向上させることができる。

２．第２の強誘電体メモリ
図１１は、本発明の実施の形態に係る第２の強誘電体メモリを示す平面図である。図１２は、図１１に示す第２の強誘電体メモリのメモリセルアレイ１０００についてのＡ−Ａ線における断面図である。なお、図１１及び図１２では、図１及び図２に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。

本実施の形態の第２の強誘電体メモリは、基本的構成を図１に示す第１の強誘電体メモリと同様とするものであるが、強誘電体層１００がＢｉ層状ペロブスカイト構造の強誘電体単結晶の［１１０］軸に対して直交する２辺の側壁（［−１１０］軸に沿った２辺の側壁）を有するようにパターニングされている。また、第２の強誘電体メモリでは、強誘電体層１００の側壁に接するように、第１電極１１０と第２電極１２０とが形成されて両電極の交差領域１３０において強誘電体キャパシタからなるメモリセルを構成する。すなわち、第１電極１１０及び第２電極１２０と強誘電体層１００との接触面が、いずれもＢｉ層状ペロブスカイト構造の強誘電体単結晶の［１１０］軸に対して直交していていることになる。従って、本実施の形態の第２の強誘電体メモリでは強誘電体層１００への電界の印加方向がＢｉ層状ペロブスカイト構造の強誘電体単結晶の分極軸と４５°の傾きをもつため、［１００］軸に沿ったいわゆる１８０°ドメインのみならず、［０１０］軸に沿ったいわゆる９０°ドメインをも分極成分として有効に利用することができるようになり、角型性に優れたヒステリシス特性を有する強誘電体キャパシタメモリセルからなる単純マトリクス型の強誘電体メモリを実現することができる。

（応用例）
図１３〜図１５に本実施の形態の第２の強誘電体メモリの応用例を示す。図１３は、本応用例の強誘電体メモリの平面図である。図１４は、図１３に示す強誘電体メモリのメモリセル１０００のＡ−Ａ線における断面図である。図１５は、図１３に示す強誘電体メモリのメモリセル１０００のＢ−Ｂ線における断面図である。なお、図１３〜図１５では、図１１及び図１２に示したものと実質的に同一の機能を有する部材には同一符号を付し、詳細な説明は省略する。

本例に係る強誘電体メモリでは、強誘電体層１００が第１電極１１０と第２電極１２０との交差領域１３０において形成されるメモリセル単位ごとに分割してパターニングされている。そして、強誘電体層１００はメモリセルごとに４辺ずつの内壁と外壁とを有するようにパターニングされており、内壁および外壁のうち２辺がＢｉ層状ペロブスカイト構造の強誘電体単結晶の［１１０］軸と直交する［−１１０］軸に沿うようにパターニングされている。また、第１電極１１０は、強誘電体層１００とその外壁において接するように形成され、第２電極１２０は、強誘電体層１００とその内壁において接するように形成されている。本例では、このような構成を採用することにより各メモリセルにおける強誘電体層１００と第１電極１１０及び第２電極１２０との接触面積の拡大を図りメモリセルアレイ１０００の特性を向上させることができる。

以上、本発明に好適な実施の形態について説明したが、本発明は上述したものに限られず発明の要旨の範囲内において種々の変形態様により実施することができる。

第１の強誘電体メモリを模式的に示す平面図。第１の強誘電体メモリのメモリセルアレイを模式的に示す断面図。図３（Ａ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す平面図。図３（Ｂ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す断面図。図４（Ａ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す平面図。図４（Ｂ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す断面図。図５（Ａ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す平面図。図５（Ｂ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す断面図。図６（Ａ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す平面図。図６（Ｂ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す断面図。図７（Ａ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す平面図。図７（Ｂ）は、第１の強誘電体メモリのメモリセルアレイの一製造工程を模式的に示す断面図。第１の強誘電体メモリの応用例を模式的に示す平面図。第１の強誘電体メモリの応用例に係るメモリセルアレイを模式的に示す断面図。第１の強誘電体メモリの応用例に係るメモリセルアレイを模式的に示す断面図。第２の強誘電体メモリを模式的に示す平面図。第２の強誘電体メモリのメモリセルアレイを模式的に示す断面図。第２の強誘電体メモリの応用例を模式的に示す平面図。第２の強誘電体メモリの応用例に係るメモリセルアレイを模式的に示す断面図。第２の強誘電体メモリの応用例に係るメモリセルアレイを模式的に示す断面図。

符号の説明

１０基板、２０バッファ層、１００強誘電体層、１１０第１電極、１２０第２電極、１３０交差領域、２１０，２２０周辺回路、３００絶縁層、１０００メモリセルアレイ、２０００周辺回路部、

Claims

基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、
前記メモリセルアレイは、
（００１）配向したＢｉ層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の［１００］軸に対して直交する２以上の側壁を有するようにパターニングされた強誘電体層と、
前記強誘電体層の少なくともいずれか１つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第１電極と、
前記第１電極と異なる前記強誘電体層の側壁に接するように形成され、前記第１電極と交差するようにストライプパターンで形成された第２電極と、
を含み、前記第１電極と前記第２電極との交差領域において前記メモリセルが構成され、
前記基板と前記メモリセルアレイとの間に、結晶面が（００１）配向したペロブスカイト構造の金属酸化物の単結晶からなるバッファ層を含む、強誘電体メモリ。
請求項１において、
前記第１及び第２電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の［１００］軸に対して直交している、強誘電体メモリ。
基板と、該基板の上方に強誘電体キャパシタからなるメモリセルがマトリクス状に配置されたメモリセルアレイとを含む強誘電体メモリであって、
前記メモリセルアレイは、
（００１）配向したＢｉ層状ペロブスカイト構造の強誘電体単結晶の薄膜からなり、前記強誘電体単結晶の［１１０］軸に対して直交する２以上の側壁を有するようにパターニングされた強誘電体層と、
前記強誘電体層の少なくともいずれか１つの側壁に接するように形成され、かつ該側壁に沿ったストライプパターンで形成された第１電極と、
前記第１電極と異なる前記強誘電体層の側壁に接するように形成され、前記第１電極と交差するようにストライプパターンで形成された第２電極と、
を含み、前記第１電極と前記第２電極との交差領域において前記メモリセルが構成され、
前記基板と前記メモリセルアレイとの間に、結晶面が（００１）配向したペロブスカイト構造の金属酸化物の単結晶からなるバッファ層を含む、強誘電体メモリ。
請求項３において、
前記第１及び第２電極と前記強誘電体層との接触面が、いずれも前記強誘電体単結晶の［１１０］軸に対して直交している、強誘電体メモリ。