Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4031329B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4031329B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4031329B2
JP4031329B2 JP2002273409A JP2002273409A JP4031329B2 JP 4031329 B2 JP4031329 B2 JP 4031329B2 JP 2002273409 A JP2002273409 A JP 2002273409A JP 2002273409 A JP2002273409 A JP 2002273409A JP 4031329 B2 JP4031329 B2 JP 4031329B2
Authority
JP
Japan
Prior art keywords
cavity
region
semiconductor
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002273409A
Other languages
English (en)
Other versions
JP2004111721A (ja
JP2004111721A5 (ja
Inventor
和美 井納
秀美 石内
聡 松田
力 佐藤
一郎 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002273409A priority Critical patent/JP4031329B2/ja
Priority to US10/665,614 priority patent/US7009273B2/en
Publication of JP2004111721A publication Critical patent/JP2004111721A/ja
Publication of JP2004111721A5 publication Critical patent/JP2004111721A5/ja
Priority to US11/315,796 priority patent/US7145215B2/en
Application granted granted Critical
Publication of JP4031329B2 publication Critical patent/JP4031329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関する。特に、ＳＯＮ(Silicon on Nothing)基板を用いたシステムＬＳＩに使用される技術に関するものである。
【０００２】
【従来の技術】
ＳＯＩ(Silicon on Insulator)は、絶縁膜上にシリコン層を形成した構造として、従来から広く知られている。このようなＳＯＩ上に半導体素子を形成することにより、半導体集積回路の低消費電力化や動作速度の高速化を図ることが出来る。ＳＯＩの形成方法としては、２枚の基板を貼り合わせる方法やＳＩＭＯＸ(Separation by Implanted Oxygen)法等がある。しかしＳＯＩは、製造コストが高いこと、更には欠陥の少ないシリコン層の形成が非常に困難である、といった欠点があった。
【０００３】
そこで、近年では、空洞上にシリコン層を形成したＳＯＮ構造が注目されてきている。ＳＯＮは究極のＳＯＩ構造と言うことが出来、ＳＯＩと同様のメリットが得られる。現在、ＳＯＮに関する研究は活発に行われており、半導体基板とシリコン層との絶縁方法（例えば特許文献１参照）、微細化可能なＳＯＮの製造方法（例えば特許文献２参照）、ＳＯＮを用いたダブルゲートＭＯＳトランジスタの製造方法（例えば特許文献３参照）、更にはＳＯＮを用いた赤外センサ（例えば特許文献４参照）等、その研究は種々に渡っている。
【０００４】
ＳＯＮ構造を利用した従来の半導体装置の構造について、図２４を用いて説明する（詳しくは、例えば特許文献５参照）。図２４はＳＯＮ上に形成されたＭＯＳトランジスタの断面図である。
【０００５】
図示するように、半導体基板１００中に空洞１１０が形成されている。そして、空洞１１０上の素子領域ＡＡ１０内に、ソース・ドレイン領域１２０、１２０が形成され、また素子領域ＡＡ１０上に、ゲート絶縁膜１３０を介在してゲート電極１４０が形成されることで、ＭＯＳトランジスタが形成されている。ゲート電極１３０の側壁には、側壁絶縁膜１７０が形成されている。隣接するＭＯＳトランジスタ同士は、互いの間に形成された素子分離領域１５０によって電気的に分離されている。素子分離領域１５０は、素子の微細化の観点から、通常はＳＴＩ（Shallow Trench Isolation）技術によって形成される。
【０００６】
このように、ＳＯＮを利用することにより、半導体集積回路の低消費電力化や動作速度の高速化を図る試みが、盛んに行われている。今後、例えばＤＲＡＭ(Dynamic Random Access Memory)を混載したシステムＬＳＩ等にも、ＳＯＮが用いられることが予想される。
【０００７】
【特許文献１】
特開平５−２０６２５７号公報
【０００８】
【特許文献２】
特開平８−２８８３８１号公報
【０００９】
【特許文献３】
特開２００１−２５７３５８号公報
【００１０】
【特許文献４】
特開２００１−２８１０５１号公報
【００１１】
【特許文献５】
特開２００１−１４４２７６号公報（第２３頁、第２４図）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のＳＯＮ構造であると、半導体装置の微細化が困難であるという問題があった。
【００１３】
すなわち、図２４に示すように、ＳＯＮとＳＴＩ技術とを用いた場合、その構造上、素子分離領域１５０は空洞１１０に接しないようにしなければならない。なぜなら、ＳＴＩ技術では、半導体基板に溝を形成し、その溝を絶縁膜で埋め込むことによって素子分離領域を形成するからである。そして、その溝が空洞１１０に接してしまうと、空洞１１０上の素子領域ＡＡ１０を支持するものが失われてしまうからである。従って、空洞１１０と素子分離領域１５０との間には、図２４に示す例えばｄ１の距離を持たせなければならない。この間隔は、場合によっては全く無駄な領域となり、素子面積を増加させる原因となる。
【００１４】
更に従来構造であると、空洞１１０と素子分離領域１５０との間の領域によって、空洞１１０上の素子領域ＡＡ１０と、半導体基板１００とが電気的に接続されてしまう。そのため、ＳＯＩ構造では不要であったウェル領域１６０を用いて、両者を電気的に分離する必要がある。その結果、半導体素子の隣接間隔を狭めることが困難となり、半導体装置の微細化の妨げとなっていた。
【００１５】
この発明は、上記事情に鑑みてなされたもので、微細化可能なＳＯＮ構造を有する半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明の第１の態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成された平板状の空洞と、前記半導体基板の表面内に、前記空洞の面内方向における端部に接するようにして形成され、前記空洞上に位置する素子領域を区画形成する素子分離領域とを具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記素子領域の底面の面積よりも大きい。
【００１７】
またこの発明の第２の態様に係る半導体装置は、半導体基板と、前記半導体基板内に複数形成された平板状の空洞と、隣接する前記空洞間の前記半導体基板表面内に、前記空洞の面内方向における端部に接するようにして形成され、前記空洞上に位置する素子領域を区画形成する素子分離領域とを具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記素子領域の底面の面積よりも大きい。
【００１８】
更に、この発明の一態様に係る半導体装置の製造方法は、半導体基板中に、平板状の空洞を部分的に形成する工程と、隣接する前記空洞間の前記半導体基板表面に、該空洞の面内方向端部に接するように絶縁膜を形成して、隣接する空洞上に位置する素子領域間を電気的に分離する工程と、前記素子領域上に半導体素子を形成する工程とを具備し、前記分離する工程により前記素子領域は区画形成され、前記絶縁膜の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置に形成され、前記空洞上面の面積は前記素子領域の底面の面積よりも大きく形成される。
【００２０】
更にこの発明の第３の態様に係る半導体装置は、半導体基板の第１領域上に形成された第１半導体層と、前記半導体基板の第２領域上に、空洞を介在して形成された第２半導体層と、前記第１、第２半導体層間の前記半導体基板上に、前記空洞の面内方向における端部に接するようにして形成され、前記第１、第２半導体層を電気的に分離する素子分離領域とを具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記第２半導体層の底面の面積よりも大きい。
【００２２】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２３】
この発明の第１の実施形態に係る半導体装置及びその製造方法について、図１（ａ）、（ｂ）を用いて説明する。図１（ａ）は、ＳＯＮを用いたＭＯＳトランジスタの平面図、図１（ｂ）は（ａ）図のＸ１−Ｘ１’線に沿った断面図である。
【００２４】
図示するように、半導体基板１０内に平板状の空洞１１が形成されている。また空洞１１上には、半導体層１２が形成されている。半導体層１２の表面（または裏面）の面積は、空洞１１の上面（または底面）の面積より小さく、且つ、半導体層１２は空洞１１とオーバーラップしている。すなわち、空洞１１上に、半導体層１２が戴置されている格好となっている。半導体層１２の周囲には、素子分離領域１３が形成されている。この素子分離領域１３は、隣接する空洞１１間の半導体基板１０中にも形成されており、空洞１１の、半導体基板１０における面内方向端部に接している。従って、空洞１１上の半導体層１２は、下面を空洞によって、側面を素子分離領域１３によって取り囲まれており、半導体基板１０とは電気的に分離されている。なお、素子分離領域１３は、半導体基板１０表面から、空洞１１の底面より浅く且つ空洞１１の上面より深くまで達するようにして形成されている。
【００２５】
半導体層１２内には、ソース・ドレイン領域１４、１４が、互いに離隔して形成されている。そして、ソース・ドレイン領域１４、１４間の半導体層１２上には、ゲート絶縁膜１５を介在してゲート電極１６が形成されている。また、ゲート電極１６の側壁には、側壁絶縁膜１７が形成されている。
【００２６】
ゲート電極１６は、所定の方向に沿って延設され、その端部では半導体層１２から素子分離領域１３上まで引き出されている。そして、素子分離領域１３上に設けられたコンタクト領域１８において、ゲート電極１６に電位が与えられる。
【００２７】
上記のようにして、ソース・ドレイン領域１４、１４、ゲート絶縁膜１５及びゲート電極１６を備えたＭＯＳトランジスタが、ＳＯＮ構造上に形成されている。
【００２８】
次に、上記半導体装置の製造方法について、図２乃至図１０を用いて説明する。図２乃至図１０は、半導体装置の製造工程を順次示す断面図である。
【００２９】
まず図２に示すように、半導体基板（例えばシリコン基板）１０上にマスク材２０を形成する。引き続き、マスク材２０上に、レジスト２１を塗布する。そして、リソグラフィ技術によりレジスト２１を図示するようにパターニングする。
【００３０】
次に図３に示すように、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングにより、マスク材２０をエッチングして、マスク材２０にフォトレジストパターンを転写する。
【００３１】
次に、レジスト２１を灰化して除去する。その後図４に示すように、パターニングされたマスク材２０をマスクに用いて、半導体基板１０をＲＩＥによりエッチングし、図示するような複数のトレンチ２２を形成する。従って、マスク材２０は、異方性エッチング時にシリコン基板１０とのエッチングレート差が大きい材料が好ましく、例えばシリコン酸化膜や、シリコン酸化膜とシリコン窒化膜の積層膜等が用いられる。また、これらのトレンチ２２は、空洞１１の形成予定領域に形成される。トレンチ２２の半径は、例えば０．２μｍ、深さは２μｍ、隣接するトレンチ間距離は０．７μｍ程度である。トレンチ２２の半径をＲ、隣接するトレンチ間距離をＤとすれば、Ｄ＜３．５Ｒを満たすようにしてトレンチ２２を形成することで、空洞１１は形成可能である。
【００３２】
次に、マスク材２０を除去する。そして、減圧下における非酸化性雰囲気中、例えば温度１１００℃、圧力１０Ｔｏｒｒの状態下における１００％水素雰囲気中での高温アニールを行う。すると図５に示すように、トレンチ２１の開口面が閉ざされて空洞２３が形成される。更にアニールを続けることで、図６に示すように、空洞２３同士が一体化し、その結果、平板状の空洞１１が形成される。これは、シリコン基板１０表面のシリコン酸化膜（マスク材２０）が除去された後、表面エネルギーを最小にするように生じるシリコンの表面マイグレーションによるものである。
【００３３】
次に、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法を用いて素子分離領域１３を形成する。すなわち図７に示すように、まず半導体基板１０上に、マスク材となる例えばシリコン酸化膜２４及びシリコン窒化膜２５を、ＣＶＤ（Chemical Vapor Deposition）法等により形成する。引き続き、シリコン窒化膜２５上にレジスト２６を塗布する。そして、リソグラフィ技術によりレジスト２６を図示するようにパターニングする。すなわち、素子分離領域１３の形成予定領域におけるレジスト２６を除去する。素子分離領域１３形成予定領域とは、隣接する空洞１１間の領域であり、且つ、半導体基板１０における空洞１１上を取り囲む領域である。
【００３４】
次に図８に示すように、ＲＩＥ法等の異方性エッチングによりシリコン窒化膜２５及びシリコン酸化膜２４を順次エッチングして、シリコン酸化膜２４及びシリコン窒化膜２５に、フォトレジストパターンを転写する。その後、レジスト２６を灰化して除去する。
【００３５】
次に図９に示すように、例えばウェット酸化法等により、シリコン酸化膜２４及びシリコン窒化膜２５によって露出された半導体基板１０表面を酸化する。その結果、半導体基板１０が酸化されて得られたシリコン酸化膜によって、素子分離領域１３が形成される。なお、この際、素子分離領域１３が、空洞１１に達するようにする。
【００３６】
次に、シリコン酸化膜２４及びシリコン窒化膜２５を除去する。その結果、図１０に示すようなＳＯＮ基板が完成する。半導体基板１０における空洞上１１の領域を、半導体層１２と呼ぶことにする。すると、半導体層１２は、空洞１１と完全にオーバーラップしており、その底部の全面は空洞１１に接している。また、半導体層１２の側面は素子分離領域１３によって取り囲まれている。従って、半導体層１２は半導体基板１０と電気的に分離されている。
【００３７】
その後は、周知の技術により、半導体層１２内にソース・ドレイン領域１４、１４及びゲート電極１６を形成して、図１（ａ）、（ｂ）に示すＭＯＳトランジスタが完成する。
【００３８】
上記のように、この発明の第１の実施形態に係る半導体装置及びその製造方法によれば、隣接する空洞１１間に素子分離領域１３をＬＯＣＯＳ法を用いて形成している。従って、ＳＴＩ技術を用いる場合と異なり、素子分離領域１３を空洞１１に接するように形成することが出来る。すなわち、従来のように、空洞１１と素子分離領域１３との間に無駄なスペースを持たせる必要が無い。換言すれば、素子分離領域１３によって半導体層１２は支持されている。更に、半導体層１２の下部は全て空洞１１となっている。そのため、空洞１１と素子分離領域１３によって、半導体層１２を半導体基板１０から電気的に分離できるので、従来のようにウェル分離を行う必要がない。従って、半導体素子の占有面積が削減でき、半導体装置の更なる微細化が可能となる。ひいては半導体装置の製造コストが削減される。
【００３９】
また、半導体層１２を、１つの素子領域ＡＡとすれば、素子領域ＡＡと空洞１１とを、１対１対応で形成できる。すなわち、空洞１１の横幅はほぼ素子領域ＡＡと同程度であり、比較的小さいサイズで十分である。従って、半導体装置の製造工程を簡単化出来ると共に、製造歩留まりを向上できる。なお、本実施形態では、１つの素子領域ＡＡ（半導体層１２）には１つのＭＯＳトランジスタが形成される場合を例に挙げて示した。しかし、電気的に接続された複数の半導体素子が１つの素子領域ＡＡ内に形成されていても構わない。
【００４０】
この発明の第２の実施形態に係る半導体装置及びその製造方法について、図１１（ａ）、（ｂ）を用いて説明する。図１１（ａ）は、ＳＯＮを用いたＭＯＳトランジスタの平面図、図１１（ｂ）は（ａ）図のＸ２−Ｘ２’線に沿った断面図である。
【００４１】
図示するように、本実施形態に係る半導体装置は、空洞１１が形成されたＳＯＮ領域と、空洞１１の形成されないバルク領域とを備えている。ＳＯＮ領域の構造は、上記第１の実施形態と同様であるので説明は省略する。
【００４２】
バルク領域においては、半導体基板１０表面にウェル領域３０が形成されている。このウェル領域３０の表面に、ソース・ドレイン領域３１、３１が互いに離隔して形成されている。そして、ソース・ドレイン領域３１、３１間のウェル領域３０上に、ゲート絶縁膜３２を介在してゲート電極３３が形成されている。また、ゲート電極３３の側壁には、側壁絶縁膜３４が形成されている。
【００４３】
上記のようにして形成されたバルク領域内のＭＯＳトランジスタは、素子分離領域１３及び素子分離領域３５によって周囲を取り囲まれている。ゲート電極３３は、所定の方向に沿って延設され、その端部ではウェル領域３０上から素子分離領域３５上まで引き出されている。そして、素子分離領域３５上に設けられたコンタクト領域３６において、ゲート電極３３に電位が与えられる。
【００４４】
次に、上記半導体装置の製造方法について、図１２乃至図１６を用いて説明する。図１２乃至図１６は、半導体装置の製造工程を順次示す断面図である。
【００４５】
まず、第１の実施形態で説明した工程に従って、半導体基板（例えばシリコン基板）１０におけるＳＯＮ領域に、空洞１１及び素子分離領域１３を形成する。すなわち図１２に示すように、まず半導体基板１０のＳＯＮ領域に、トレンチ２１を形成する。これらのトレンチ２１は、空洞１１の形成予定領域に形成される。
【００４６】
次に、図１３に示すように、マスク材２０を除去し、非酸化性雰囲気中で高温アニールを行う。その結果、図示するような平板状の空洞１１が、ＳＯＮ領域内に形成される。
【００４７】
引き続き図１４に示すように、ＳＯＮ領域にＬＯＣＯＳ法を用いて素子分離領域１３を形成する。勿論、素子分離領域１３は、空洞１１の面内方向端部に接するようにして形成される。
【００４８】
次に、半導体基板１０のバルク領域内に、ＳＴＩ技術により素子分離領域３５を形成する。すなわち、まず半導体基板１０上に、マスク材４０をＣＶＤ法等により形成する。マスク材４０は、例えばシリコン酸化膜やシリコン窒化膜である。そして、リソグラフィ技術とＲＩＥとによりマスク材４０をパターニングして、素子分離領域３５形成予定領域のマスク材４０を除去する。更に、パターニングされたマスク材４０をマスクに用いて半導体基板１０をエッチングし、バルク領域の半導体基板１０に図１５に示すようなトレンチ４１を形成する。
【００４９】
次に、トレンチ４１内をシリコン酸化膜等の絶縁膜で埋め込んだ後、マスク材４０を除去し、素子分離領域３５を形成する。その結果、図１６に示すような、ＳＯＮ領域とバルク領域とが同一基板内に存在する構造が完成する。
【００５０】
その後は、イオン注入法等によりバルク領域内にウェル領域３０を形成する。更に、周知の方法により、ＳＯＮ領域及びバルク領域内に、それぞれＭＯＳトランジスタを形成して、図１１（ａ）、（ｂ）に示す構造が完成する。
【００５１】
上記のように、この発明の第２の実施形態に係る半導体装置及びその製造方法によれば、ＳＯＮ領域内の素子分離領域１３をＬＯＣＯＳ法により形成しており、上記第１の実施形態と同様の効果が得られる。
【００５２】
また、本実施形態に係る構造では、空洞１１を設けたＳＯＮ領域と、空洞１１を設けないバルク領域とを、同一半導体基板内に形成している。この点に付き以下説明する。
【００５３】
システムＬＳＩにおいては、ＳＯＮの使用の良否は回路毎に異なる。これはＳＯＮが本来的に有する基板浮遊効果の為である。すなわち、空洞１１上の半導体層１２は、半導体基板１０と電気的に絶縁されているため、半導体層１２の電位はフローティングである。すると、ディジタル動作を行う半導体素子は、空洞１１上の半導体層１２に形成されることが望ましい。他方、アナログ動作を行う半導体素子は、電位の安定しない半導体層１２上に形成されることは望ましくない。
【００５４】
本実施形態によれば、同一半導体基板上において、ＳＯＮ（半導体層１２）上のＭＯＳトランジスタと半導体基板１０上のＭＯＳトランジスタとを、半導体素子の特性によって使い分けることが出来る。従って、システムＬＳＩの高速・高性能化が実現できる。
【００５５】
なお、同一半導体基板１０内にＳＯＮ領域とバルク領域とを形成する方法は、上記図１２乃至図１６に示す方法に限られるものではない。図１７乃至図１９は、本実施形態の変形例に係る半導体装置の製造方法を順次示す断面図である。
【００５６】
すなわち、図１７に示すように、まずバルク領域内に素子分離領域３５をＳＴＩ技術により形成する。次に図１８に示すように、ＳＯＮ領域内に平板状の空洞１１を形成する。その後図１９に示すように、ＳＯＮ領域内に、空洞１１に接する素子分離領域１３を形成しても良い。
【００５７】
次に、この発明の第３の実施形態に係る半導体装置について、図２０を用いて説明する。本実施形態は、上記第２の実施形態を、ＤＲＡＭ混載型システムＬＳＩに適用したものであり、図２０は、ＤＲＡＭ混載型システムＬＳＩの平面図である。
【００５８】
図示するように、バルク領域にはＤＲＡＭセルアレイが設けられ、ＳＯＮ領域にはロジック回路が設けられている。そして、ＳＯＮ領域と接するバルク領域（以下境界領域と呼ぶ）に、ＤＲＡＭセルのダミーパターンが設けられている。
【００５９】
バルク領域中には複数の素子領域ＡＡ１が千鳥状に配置されている。図２０において斜線の付された領域が素子領域ＡＡ１を示している。素子領域ＡＡ１以外の領域には素子分離領域が設けられている。素子領域は、長手方向が４Ｆ（Ｆ：最小加工寸法）、長手方向に直交する方向が２Ｆの幅で形成されている。ＤＲＡＭセルアレイは、素子領域ＡＡ１内に設けられたセルトランジスタと、素子領域ＡＡ１の長手方向の両端部に接するようにして設けられたトレンチ型のセルキャパシタＴＣとを有するメモリセルを複数備えている。そして、同一列に位置するメモリセルにビット線コンタクトプラグＢＣを介して電気的に接続された複数のビット線ＢＬが、素子領域ＡＡ１の長手方向に沿って設けられている。更に、同一行のセルトランジスタのゲート電極に電気的に接続された複数のワード線ＷＬが、素子領域ＡＡ１の長手方向に直交する方向に沿って設けられている。
【００６０】
境界領域には、ＤＲＡＭセルと同様のパターンの素子領域ＡＡ１が形成されている。この素子領域はＤＲＡＭセルの形成には使用されないダミーパターンである。ＤＲＡＭ等では、膨大な数のメモリセルが規則性を持ってアレイ状に配置されている。しかし、ＤＲＡＭセルアレイ端部ではその規則性が崩れる。すると、ＤＲＡＭセルアレイ端部におけるリソグラフィ条件やエッチング条件に変動が起こり易くなり、メモリセルとしての信頼性の維持が困難となる。そのため、ＤＲＡＭセルアレイの外部に、ＤＲＡＭセルアレイと同一パターンのダミーパターンを形成することにより、ＤＲＡＭセルアレイ内のメモリセルの信頼性を維持する手法が広く用いられている。本実施形態では、このダミーパターンを、バルク領域とＳＯＮ領域との境界領域に設けている。
【００６１】
ＳＯＮ領域中にはロジック回路が設けられる。ロジック回路の構成については省略する。
【００６２】
次に図２０に示すシステムＬＳＩの断面構造について、図２１を用いて説明する。図２１は、図２０におけるＸ３−Ｘ３’線方向に沿った断面図である。まずバルク領域内のＤＲＡＭセルアレイの構造について説明する。
【００６３】
ｐ型シリコン基板５０中には、トレンチキャパシタＴＣ形成用のトレンチ５１が設けられている。このトレンチ５１の上部を除いた内周面上にはキャパシタ絶縁膜５２が設けられている。更にトレンチ５１の上部を除いた内周面上で、且つキャパシタ絶縁膜５２よりも上部には、キャパシタ絶縁膜５２よりも膜厚の大きいカラー酸化膜５３が設けられている。また、トレンチ５１内にはストレージノード電極５４がトレンチ５１内部を途中まで埋め込むようにして設けられ、ストレージノード電極５４上に更に導電体層５５が設けられている。また、トレンチ５１内の開口近傍に低抵抗の導電体層５６が更に設けられている。そして、シリコン基板５０中にキャパシタ絶縁膜５２と接するようにしてｎ＋型不純物拡散層５７が設けられている。このｎ＋型不純物拡散層５７はプレート電極として機能する。更にシリコン基板５０中には、複数のｎ＋型不純物拡散層５７と共通接続されたn型ウェル領域５８が設けられている。以上のようにして、トレンチ型のセルキャパシタＴＣが形成されている。
【００６４】
シリコン基板５０上には、ゲート絶縁膜３２を介在してゲート電極３３が設けられており、絶縁膜３４がゲート電極３３を取り囲むようにして設けられている。また、シリコン基板５０表面内にｎ＋型ソース・ドレイン領域３１、３１が設けられることによりセルトランジスタが形成されている。そして、セルトランジスタのソース領域３１とセルキャパシタＴＣの導電体層５６とが電気的に接続されている。以上のようなセルトランジスタとセルキャパシタとを含むＤＲＡＭセルが、ＤＲＡＭセルアレイ内に複数設けられている。またＤＲＡＭセルは、素子分離領域３５によって電気的に互いに分離された素子領域ＡＡ１内に２個づつ配置され、ドレイン領域３１を共有している。なお、上記第２の実施形態で説明したように、バルク領域中の素子分離領域３５は、ＳＴＩ技術によって形成される。
【００６５】
そして、上記ＤＲＡＭセルを被覆するようにして、シリコン基板５０上に層間絶縁膜６０が設けられている。層間絶縁膜６０内には、層間絶縁膜６０表面からドレイン領域３１に達するビット線コンタクトプラグＢＣが設けられている。そして層間絶縁膜６０上に、ビット線コンタクトプラグＢＣと電気的に接続されたビット線ＢＬが設けられている。
【００６６】
境界領域、すなわちＳＯＮ領域と接するバルク領域には、ＤＲＡＭセルと同様のパターンの素子領域ＡＡ１が形成されているのみであり、半導体素子は形成されていない。但し、セルトランジスタのｎ＋型不純物拡散層５７と接続されるｎ型ウェル領域６１が、シリコン基板５０の表面に達するように形成されている。この領域において、ｎ型ウェル領域６１にプレート電位が与えられる。
【００６７】
ＳＯＮ領域においては、上記第１、第２の実施形態で説明したように、半導体基板５０の表面内に空洞１１が形成されている。そして、空洞１１上の半導体層１２は、素子分離領域１３によって取り囲まれている。勿論、素子分離領域１３は、半導体基板５０をＬＯＣＯＳ法によって酸化して形成したシリコン酸化膜であり、半導体層１２は半導体基板５０の一部である。半導体層１２中には、ソース・ドレイン領域１４、１４が形成され、半導体層１２上にはゲート絶縁膜１５を介在してゲート電極１６が形成されている。更に、ゲート電極の周囲を取り囲むようにして絶縁膜１７が形成され、半導体基板５０上には層間絶縁膜６０が形成されている。
【００６８】
そして上記ＤＲＡＭセルアレイ、ダミーパターン、及びロジック回路を層間絶縁膜６２が被覆している。
【００６９】
上記のように、この発明の第３の実施形態に係る半導体装置によれば、リーク電流や閾値電圧に対して高度の制御性を求める回路、例えばＤＲＡＭセルアレイやセンスアンプ等をバルク領域内に形成し、ディジタル動作を行うロジック回路等をＳＯＮ領域に形成している。従って、ＤＲＡＭセルアレイやセンスアンプ、並びにロジック回路を、最適な条件下で動作させることが出来る。よって、システムＬＳＩの高速化・高性能化が実現される。
【００７０】
なお、本実施形態では境界領域には素子領域ＡＡ１を設けるのみであったが、更にトレンチキャパシタを形成しても良い。勿論、ダミーのメモリセルを形成しても良い。また、ＤＲＡＭ混載のシステムＬＳＩに限らず、例えばＳＲＡＭ（Static RAM）やフラッシュメモリ、Ferroelectric ＲＡＭ、ＭＲＡＭ（Magnetoresistive RAM）等を有するシステムＬＳＩであっても良い。また、本実施形態は半導体記憶装置を有するＬＳＩに限られず、ロジック回路及びディジタル回路が混載された半導体装置であれば、広く一般に適用できる。
【００７１】
上記のように、この発明の第１乃至第３の実施形態に係る半導体装置及びその製造方法によれば、ＳＯＮ構造における空洞間の素子分離領域を、ＬＯＣＯＳ法によって形成している。また、素子分離領域は、空洞の面内方向端部に接するように形成される。従って、空洞と素子分離領域との間に無駄なスペースを必要とせず、またウェル分離等も必要としないので、半導体装置の微細化が可能となる。また、空洞のサイズはほぼ素子領域と同じで済むため、製造が容易となり、半導体装置の製造歩留まりが向上される。更に、ディジタル動作を行う回路に対してはＳＯＮ構造を使用し、アナログ動作を行う回路に対してはバルクシリコンを使用することで、各回路が最適な条件下で動作出来る。その結果、システムＬＳＩの高速化・高性能化が実現できる。
【００７２】
なお、ＳＯＮ上のＭＯＳトランジスタについて図２２を用いて説明する。図２２は、ＳＯＮ構造の断面図である。図示するように、最小加工寸法が０．１μｍの世代のＭＯＳトランジスタでは、半導体層１２（素子領域ＡＡ）の幅Ｗ１は、約５０００〜６０００Å程度である。また、その厚さｄ２は、〜５００Å程度である。なお、ＳＯＮ上のＭＯＳトランジスタでは、半導体層１２が薄いほどショートチャネル効果を防止できることが知られている。特に、ゲート長の１／４以下にすることが望ましい。
【００７３】
半導体層１２の膜厚は、図２３に示すように、空洞１１を形成するためのトレンチ２２の開口幅によってほぼ決定される。すなわち、トレンチ２２の開口幅をａ１とすると、その後のアニールによって形成される半導体層１２の膜厚もほぼａ１となる。従って、半導体層１２の膜厚ｄ２を５００Åにしたい場合には、トレンチ２２の開口幅ａ１を５００Åにすれば良い。
【００７４】
このように、空洞１１上の半導体層１２の膜厚は非常に小さい。従って、素子分離領域１３の深さも浅くて済む。すなわち、半導体層１２とほぼ同程度の膜厚で済む。そのため、素子分離領域１３をＬＯＣＯＳ法で形成したとしても、バーズビークは殆ど問題にならず、半導体装置の微細化が妨げられるものではない。
【００７５】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、微細化可能なＳＯＮ構造を有する半導体装置及びその製造方法を提供出来る。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＸ１−Ｘ１’線に沿った断面図。
【図２】この発明の第１の実施形態に係る半導体装置の第１の製造工程の断面図。
【図３】この発明の第１の実施形態に係る半導体装置の第２の製造工程の断面図。
【図４】この発明の第１の実施形態に係る半導体装置の第３の製造工程の断面図。
【図５】この発明の第１の実施形態に係る半導体装置の第４の製造工程の断面図。
【図６】この発明の第１の実施形態に係る半導体装置の第５の製造工程の断面図。
【図７】この発明の第１の実施形態に係る半導体装置の第６の製造工程の断面図。
【図８】この発明の第１の実施形態に係る半導体装置の第７の製造工程の断面図。
【図９】この発明の第１の実施形態に係る半導体装置の第８の製造工程の断面図。
【図１０】この発明の第１の実施形態に係る半導体装置の第９の製造工程の断面図。
【図１１】この発明の第２の実施形態に係る半導体装置を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＸ２−Ｘ２’線に沿った断面図。
【図１２】この発明の第２の実施形態に係る半導体装置の第１の製造工程の断面図。
【図１３】この発明の第２の実施形態に係る半導体装置の第２の製造工程の断面図。
【図１４】この発明の第２の実施形態に係る半導体装置の第３の製造工程の断面図。
【図１５】この発明の第２の実施形態に係る半導体装置の第４の製造工程の断面図。
【図１６】この発明の第２の実施形態に係る半導体装置の第５の製造工程の断面図。
【図１７】この発明の第２の実施形態の変形例に係る半導体装置の第１の製造工程の断面図。
【図１８】この発明の第２の実施形態の変形例に係る半導体装置の第２の製造工程の断面図。
【図１９】この発明の第２の実施形態の変形例に係る半導体装置の第３の製造工程の断面図。
【図２０】この発明の第３の実施形態に係る半導体装置の平面図。
【図２１】図２０におけるＸ３−Ｘ３’線に沿った断面図。
【図２２】この発明の第１乃至第３の実施形態に係る半導体装置の一部断面図。
【図２３】この発明の第１乃至第３の実施形態に係る半導体装置の製造方法の一部工程の断面図。
【図２４】従来の半導体装置の断面図。
【符号の説明】
１０、５０、１００…半導体基板
１１、２３、１１０…空洞
１２…半導体層
１３、３５、１５０…素子分離領域
１４、３１、１２０…ソース・ドレイン領域
１５、３２、１３０…ゲート絶縁膜
１６、３３、１４０…ゲート電極
１７、３４、１７０…側壁絶縁膜
１８、３６…コンタクト領域
２０、２４、２５…マスク材
２１、２６…レジスト
２２、５１…トレンチ
３０、１６０…ウェル領域
５２…キャパシタ絶縁膜
５３…絶縁膜
５４…ストレージノード電極
５５、５６…導電膜
５７…プレート電極
５８、６１…不純物拡散層
６０、６２…層間絶縁膜

Claims (4)

  1. 半導体基板と、
    前記半導体基板内に形成された平板状の空洞と、
    前記半導体基板の表面内に、前記空洞の面内方向における端部に接するようにして形成され、前記空洞上に位置する素子領域を区画形成する素子分離領域と
    を具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記素子領域の底面の面積よりも大きいことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板内に複数形成された平板状の空洞と、
    隣接する前記空洞間の前記半導体基板表面内に、前記空洞の面内方向における端部に接するようにして形成され、前記空洞上に位置する素子領域を区画形成する素子分離領域と
    を具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記素子領域の底面の面積よりも大きいことを特徴とする半導体装置。
  3. 半導体基板の第１領域上に形成された第１半導体層と、
    前記半導体基板の第２領域上に、空洞を介在して形成された第２半導体層と、
    前記第１、第２半導体層間の前記半導体基板上に、前記空洞の面内方向における端部に接するようにして形成され、前記第１、第２半導体層を電気的に分離する素子分離領域と
    を具備し、前記素子分離領域の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置にあり、前記空洞上面の面積は、前記第２半導体層の底面の面積よりも大きいことを特徴とする半導体装置。
  4. 半導体基板中に、平板状の空洞を部分的に形成する工程と、
    隣接する前記空洞間の前記半導体基板表面に、該空洞の面内方向端部に接するように絶縁膜を形成して、隣接する空洞上に位置する素子領域間を電気的に分離する工程と、
    前記素子領域上に半導体素子を形成する工程と
    を具備し、前記分離する工程により前記素子領域は区画形成され、前記絶縁膜の底面は、前記空洞の底面よりも浅く、且つ前記空洞の上面よりも深い位置に形成され、前記空洞上面の面積は前記素子領域の底面の面積よりも大きく形成されることを特徴とする半導体装置の製造方法。
JP2002273409A 2002-09-19 2002-09-19 半導体装置及びその製造方法 Expired - Fee Related JP4031329B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002273409A JP4031329B2 (ja) 2002-09-19 2002-09-19 半導体装置及びその製造方法
US10/665,614 US7009273B2 (en) 2002-09-19 2003-09-19 Semiconductor device with a cavity therein and a method of manufacturing the same
US11/315,796 US7145215B2 (en) 2002-09-19 2005-12-22 Semiconductor device with a cavity therein and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002273409A JP4031329B2 (ja) 2002-09-19 2002-09-19 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2004111721A JP2004111721A (ja) 2004-04-08
JP2004111721A5 JP2004111721A5 (ja) 2005-08-25
JP4031329B2 true JP4031329B2 (ja) 2008-01-09

Family

ID=32270175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002273409A Expired - Fee Related JP4031329B2 (ja) 2002-09-19 2002-09-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7009273B2 (ja)
JP (1) JP4031329B2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
US7173841B2 (en) * 2004-12-03 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory array
US7071047B1 (en) * 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
DE602005007235D1 (de) * 2005-09-28 2008-07-10 St Microelectronics Srl Verfahren zum Herstellen von dicken hängenden Strukturen aus Halbleitermaterial
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7285480B1 (en) * 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US9343463B2 (en) * 2009-09-29 2016-05-17 Headway Technologies, Inc. Method of high density memory fabrication
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8674472B2 (en) * 2010-08-10 2014-03-18 International Business Machines Corporation Low harmonic RF switch in SOI
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
JP5891597B2 (ja) * 2011-04-07 2016-03-23 富士電機株式会社 半導体基板または半導体装置の製造方法
CN102842615B (zh) * 2011-06-20 2016-02-17 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856360B (zh) * 2011-06-27 2015-09-16 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856375B (zh) * 2011-06-27 2015-05-20 中国科学院微电子研究所 一种半导体结构及其制造方法
US8994127B2 (en) 2011-11-24 2015-03-31 Infineon Technologies Ag Method of fabricating isolating semiconductor structures using a layout of trenches and openings
CN103377925A (zh) * 2012-04-13 2013-10-30 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103730361B (zh) * 2012-10-10 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
CN104681556B (zh) * 2013-11-28 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置
US9252026B2 (en) 2014-03-12 2016-02-02 Cypress Semiconductor Corporation Buried trench isolation in integrated circuits
DE102016119799B4 (de) 2016-10-18 2020-08-06 Infineon Technologies Ag Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10109638B1 (en) * 2017-10-23 2018-10-23 Globalfoundries Singapore Pte. Ltd. Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US10156676B1 (en) 2018-02-26 2018-12-18 Globalfoundries Inc. Waveguides with multiple airgaps arranged in and over a silicon-on-insulator substrate
US10393960B1 (en) 2018-02-26 2019-08-27 Globalfoundries Inc. Waveguides with multiple-level airgaps
US11056382B2 (en) * 2018-03-19 2021-07-06 Globalfoundries U.S. Inc. Cavity formation within and under semiconductor devices
CN108682649B (zh) * 2018-04-17 2021-02-05 中芯集成电路（宁波）有限公司 Soi衬底、半导体器件及其形成方法
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
CN109935628B (zh) * 2019-03-27 2021-01-19 中国科学院上海微系统与信息技术研究所 基于图形化soi衬底的抗辐照晶体管及其制作方法
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
KR102859088B1 (ko) 2021-07-20 2025-09-11 삼성전자주식회사 반도체 장치
US11650382B1 (en) * 2021-10-26 2023-05-16 Globalfoundries U.S. Inc. Optical components undercut by a sealed cavity

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5567982A (en) * 1994-09-30 1996-10-22 Bartelink; Dirk J. Air-dielectric transmission lines for integrated circuits
JPH08288381A (ja) 1995-04-19 1996-11-01 Nissan Motor Co Ltd 半導体装置の製造方法
JP3762136B2 (ja) 1998-04-24 2006-04-05 株式会社東芝 半導体装置
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP3571989B2 (ja) 2000-03-13 2004-09-29 株式会社東芝 半導体装置及びその製造方法
JP3946406B2 (ja) 2000-03-30 2007-07-18 株式会社東芝 熱型赤外線センサの製造方法
US6670234B2 (en) * 2001-06-22 2003-12-30 International Business Machines Corporation Method of integrating volatile and non-volatile memory cells on the same substrate and a semiconductor memory device thereof
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
JP4277481B2 (ja) 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6830987B1 (en) * 2003-06-13 2004-12-14 Advanced Micro Devices, Inc. Semiconductor device with a silicon-on-void structure and method of making the same

Also Published As

Publication number Publication date
JP2004111721A (ja) 2004-04-08
US7145215B2 (en) 2006-12-05
US20060157789A1 (en) 2006-07-20
US7009273B2 (en) 2006-03-07
US20040129998A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4031329B2 (ja) 半導体装置及びその製造方法
KR100671876B1 (ko) 반도체 장치 및 그 제조 방법
JP3825688B2 (ja) 半導体装置の製造方法
US6376316B2 (en) Method for manufacturing semiconductor integrated circuit device having deposited layer for gate insulation
JP3934507B2 (ja) 半導体記憶装置および半導体記憶装置の製造方法
JP3963970B2 (ja) Ｄｒａｍセルおよびその形成方法
KR100525331B1 (ko) 반도체 장치
US10062581B2 (en) Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same
KR0163759B1 (ko) 반도체장치 및 반도체기억장치
US9202921B2 (en) Semiconductor device and method of making the same
JP2004214379A (ja) 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP2004281782A (ja) 半導体装置及びその製造方法
JP2006049413A (ja) 半導体装置及びその製造方法
JP2008010503A (ja) 半導体記憶装置およびその製造方法
JP5583315B2 (ja) 半導体装置及びその製造方法
KR101287733B1 (ko) 반도체 장치 및 그 제조 방법과 반도체 기억 장치
US6872629B2 (en) Method of forming a memory cell with a single sided buried strap
JP2013069770A (ja) 半導体装置及びその製造方法
JPH05190795A (ja) メモリセルアレイ
US20050184326A1 (en) Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
JPH11284146A (ja) 半導体記憶装置及びその製造方法
CN1319154C (zh) 存储电容器的埋入式带接触的制造方法
JP3798659B2 (ja) メモリ集積回路
US20080230838A1 (en) Semiconductor memory device and manufacturing process therefore
US20080157162A1 (en) Method of combining floating body cell and logic transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees