Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4033197B2 - 電源バックアップ回路 - Google Patents
[go: Go Back, main page]

JP4033197B2 - 電源バックアップ回路 - Google Patents

電源バックアップ回路 Download PDF

Info

Publication number
JP4033197B2
JP4033197B2 JP2005015209A JP2005015209A JP4033197B2 JP 4033197 B2 JP4033197 B2 JP 4033197B2 JP 2005015209 A JP2005015209 A JP 2005015209A JP 2005015209 A JP2005015209 A JP 2005015209A JP 4033197 B2 JP4033197 B2 JP 4033197B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
voltage value
power
regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005015209A
Other languages
English (en)
Other versions
JP2006204055A (ja
Inventor
輔 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2005015209A priority Critical patent/JP4033197B2/ja
Publication of JP2006204055A publication Critical patent/JP2006204055A/ja
Application granted granted Critical
Publication of JP4033197B2 publication Critical patent/JP4033197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、電源バックアップ回路に関し、消費電流が小さく長時間バックアップすることができる電源バックアップ回路に関するものである。
商用電源から電力の供給を受ける電子機器においては、電源スイッチを遮断した場合に、その電子機器に備えられている時計や揮発性メモリ(RAM)等の機能を持続するために電力を供給する電源バックアップ回路が知られている(特許文献1)。
図4において、バッテリまたは商用電源等の主電源から電源電圧VCCが供給される。電源電圧VCCは、ダイオードD1の正極(アノード)に接続され、ダイオードD1の負極(カソード)は、抵抗R3を介してバックアップ電源であるコンデンサC1の正極に接続され、コンデンサC1の負極は、接地されている。このコンデンサC1は、電気二重層コンデンサである。
RTC回路3の入力端子は、コンデンサC1の正極と抵抗R3との接続点に接続され、RTC回路3の接地端子は、接地されている。RTC回路3は、時刻をリアルタイムに計時し、その時刻を記憶する回路であり、図示しないCPUなどに接続されて、計時した時刻が読み取られる。
電源電圧VCCが所定の電圧より大きい場合には、電源電圧VCCは、ダイオードD1および抵抗R3を介してRTC回路3の入力端子に供給されるとともに、コンデンサC1に供給される。また、コンデンサC1は、電源電圧VCCにより充電される。
電源電圧VCCが、何らかの理由により下降した場合は、コンデンサC1に蓄電された電圧がRTC回路3に入力される。また、コンデンサC1に蓄電された電力が消費されると、RTC回路3へ電圧が供給されなくなる。
図5(a)は、RTC電源電圧に対する消費電流を示すグラフであり、図5(b)は、電源から電力の供給が停止された際に、コンデンサC1によりRTC回路3へ供給される電圧(RTC電源電圧)および消費電流の変化を示すグラフである。
図5(a)に示すグラフは、横軸をRTC電源電圧、単位をV(ボルト)とし、縦軸を消費電流、単位をμA(マイクロアンペア)として表すものである。このグラフから分かるようにRTC電源電圧の値が大きくなるにしたがって、消費電流が大きくなる右肩あがりの特性を示している。例えば、RTC電源電圧が1.2Vの場合の消費電流は、約3μAであり、RTC電源電圧が1.5Vの場合の消費電流は、約6μAであり、RTC電源電圧が1.8Vの場合の消費電流は、約10μAである。
RTC回路3は、RTC電源電圧が1.8V以上の場合は、RTC回路3に接続されるCPUなどにより計時している時刻を読み取ることができる。RTC回路3に供給されるRTC電源電圧が、この電圧1.8Vより低く、1.2Vより高い場合は、RTC回路3にアクセスすることはできないが、計時は行われるようになっている。
図5(b)は、図4に示す従来の電源バックアップ回路10における、電源を遮断(OFF)した場合の、時間経過に従って変化するRTC回路3の入力電圧と、RTC回路3における消費電流とを示すグラフである。このグラフは、横軸を時間とし、縦軸を電圧、単位をV、および消費電流、単位をμAとし、RTC回路3の入力電圧を実線、RTC回路3の消費電流を一点鎖線でそれぞれ示すものである。
時間「2」で示される時刻に電源が遮断され、電源電圧VCCに代りコンデンサC1の電圧がRTC回路3の入力電圧に供給された場合を示し、電源が遮断された時のRTC回路3の入力電圧は、1.8Vである。この1.8Vが、RTC回路3に供給され、その時のRTC回路3の消費電流は、図5(a)を参照して、約10μAである。
その後、電流が消費されることによりコンデンサC1の電圧が下がり、RTC回路3の入力電圧も徐々に下降する。
電源遮断後の約4時間後(時間「6」で示す)には、RTC回路3の出力電圧値が1.2Vを下回ることになりRTC回路3の機能は、停止することになる。
特開2001−45678号公報
特許文献1に開示されている電源バックアップ回路は、コンデンサC1の正極がRTC回路3の入力端子に直結している為、長時間バックアップすることができないという問題点があった。
本発明は、上記問題点を解決するためになされたものであり、長時間バックアップすることができる電源バックアップ回路を提供することを目的とする。
この目的を達成するために、請求項1記載の電源バックアップ回路は、電子素子に電圧を供給する電源と、その電源により供給される電圧が低下した場合に前記電源に代わって前記電子素子に電圧を供給する蓄電手段とを備えたものであって、前記電源から前記蓄電手段へ電流を供給し逆流を防止する逆流防止手段と、その逆流防止手段と前記蓄電手段との接続点を入力とし第1の電圧値またはその第1の電圧値より低い第2の電圧値である安定化された一定の電圧を出力する単一のレギュレータと、前記電源の電圧値に基づいて、前記電源の電圧値が所定の電圧値より大きい場合は、前記レギュレータの出力電圧を第1の電圧値とし、前記電源の電圧が前記所定の電圧より低い場合は、前記レギュレータの出力電圧を第2の電圧値に切り替える切替手段とを備えている。
請求項2記載の電源バックアップ回路は、請求項1記載の電源バックアップ回路において、前記第2の電圧値は、前記電子素子の所定の機能を維持することができるほぼ最低の電圧値である。
請求項3記載の電源バックアップ回路は、請求項1または2記載の電源バックアップ回路において、前記レギュレータは、前記第1の電圧値またはその第1の電圧値より低い第2の電圧値の電圧を出力する出力端子と、その出力端子の電圧を制御する出力制御端子とを有し、前記切替手段は、前記出力制御端子と前記出力端子とを接続する第1の抵抗素子と、前記出力制御端子に一端を接続される第2の抵抗素子と、前記電源の電圧値に基づいて、前記第2の抵抗素子の他端と接地との接続を開閉するスイッチ手段とを備えている。
請求項4記載の電源バックアップ回路は、請求項3記載の電源バックアップ回路において、前記出力制御端子に接続され接地される第3の抵抗素子を備えている。
請求項1記載の電源バックアップ回路によれば、電源から蓄電手段へ電流を供給し逆流を防止する逆流防止手段と、その逆流防止手段と蓄電手段との接続点を入力とし第1の電圧値またはその第1の電圧値より低い第2の電圧値である安定化された一定の電圧を出力する単一のレギュレータと、電源の電圧値に基づいて、電源の電圧値が所定の電圧値より大きい場合は、レギュレータの出力電圧を第1の電圧値とし、電源の電圧が前記所定の電圧より低い場合は、レギュレータの出力電圧を第2の電圧値に切り替える切替手段とを備えているので、消費電流を少なくし長時間バックアップすることができるという効果がある。
請求項2記載の電源バックアップ回路によれば、請求項1記載の電源バックアップ回路の奏する効果に加え、第2の電圧値は、電子素子の所定の機能を維持することができるほぼ最低の電圧値であるので、より消費電流を少なくすることができ、より長くバックアップすることができるという効果がある。
請求項3記載の電源バックアップ回路によれば、請求項1または2記載の電源バックアップ回路の奏する効果に加え、レギュレータは、第1の電圧値またはその第1の電圧値より低い第2の電圧値の電圧を出力する出力端子と、その出力端子の電圧を制御する出力制御端子とを有し、切替手段は、出力制御端子と出力端子とを接続する第1の抵抗素子と、出力制御端子に一端を接続される第2の抵抗素子と、電源の電圧値に基づいて、第2の抵抗素子の他端と接地との接続を開閉するスイッチ手段とを備えているので、簡単な構成で第1の電圧値と第2の電圧値を形成するとともに、切替えることができる。よって、電源バックアップ回路の製造コストを低減することができるという効果がある。
請求項4記載の電源バックアップ回路によれば、請求項3記載の電源バックアップ回路の奏する効果に加え、出力制御端子に接続され接地される第3の抵抗素子を備えているので、レギュレータの出力制御端子により規定される電圧に依らずに、第1および第2の電圧を設定することができるという効果がある。
以下、本発明の好ましい第1の実施形態について、添付図面を参照して説明する。図1は、本発明の電源バックアップ回路1の回路図である。この第1の実施形態では、従来の電源バックアップ回路10と同一部分については、同一の符号を付してその説明を省略し、異なる部分について説明する。
レギュレータ2は、出力端子Voutの出力電圧を設定することができるアジャストタイプのレギュレータであって、レギュレータ2の入力端子Vinは、コンデンサC1の正極と抵抗R3との接続点に接続されている。レギュレータ2の出力端子Voutは、RTC回路3に接続されるとともに、レギュレータ2のADJ端子と抵抗R1を介して接続され、抵抗R1とADJ端子とは、抵抗R2を介してトランジスタQ1のコレクタに接続されている。また、トランジスタQ1の、ベースは、抵抗R4を介して電源に接続され、トランジスタQ1のエミッタは、接地されている。なお、レギュレータ2の接地端子(GND)は、接地されている。
レギュレータ2のADJ端子は、電圧が一定値Vref(定電圧)に維持されるものであり、トランジスタQ1がオンの場合は、抵抗R2の一端が接地され、抵抗R2に流れる電流Iは、Vref/R2である(トランジスタQ1の飽和電圧を無視するものとする)。ADJ端子に流れる電流は、無視できる程度であるので、この電流は、抵抗R1に流れる電流と同一になり、出力端子Voutの電圧VT1(第1の電圧値)は、
VT1=(1+R1/R2)・Vrefとなる。
一方、電源電圧VCCが低下してトランジスタQ1のベース電位が下がり、トランジスタQ1がオフした場合は、抵抗R2に電流が流れなくなる。したがって、抵抗R1にも電流が流れなくなり、レギュレータ2の出力電圧VT2(第2の電圧値)は、ADJ端子の電圧Vrefと等しくなる。
例えば、電源電圧VCCが正常に供給されている場合は、Vrefを1.2Vとし、R2を1kΩ、R1を500Ωとすると、出力電圧VT1は、1.8Vに設定される。電源電圧VCCの電圧が低下してトランジスタQ1のベース電位が下がり、トランジスタQ1がオフした場合は、出力電圧VT2は1.2Vに設定される。上述の通り1.2Vは、RTC回路3の計時機能を維持することができる最低電圧である。
したがって、電源VCCの電圧が、何らかの理由により低下した場合は、コンデンサC1により電力が供給されるが、電源VCCが正常である場合の電圧1.8Vに比べ、低い電圧である1.2VをRTC回路3に供給することになる。
図2は、電源バックアップ回路1において、電源を遮断(OFF)した場合の、時間経過に従って変化するレギュレータ2の入力電圧と、レギュレータ2の出力電圧と、RTC回路3における消費電流とを示すグラフである。このグラフは、横軸を時間とし、縦軸を電圧(単位V)、および消費電流(単位μA)とし、レギュレータ2の入力電圧を実線、レギュレータ2の出力電圧を破線、RTC回路3の消費電流を一点鎖線でそれぞれ示すものである。
電源の電圧VCCが正常な場合(遮断される前)は、レギュレータ2の入力電圧は、3Vであり、レギュレータ2の出力電圧VT1は1.8Vである。この1.8Vが、RTC回路3に供給され、その時のRTC回路3の消費電流は、図5(a)を参照して、約10μAである。
時間「2」で示される時刻に電源が遮断されると、トランジスタQ1がオフになり、RTC回路3に供給する電圧は、1.2V(VT2)に変更設定される。
よって、消費電流は、約2.4μAとなり、図5(b)に示す従来の場合に比べ小さい値になる。したがって、コンデンサC1の電圧でありレギュレータ2の入力電圧Vinの経過時間に対する減少の割合が小さくなり、長時間バックアップできることになる。
なお、第1の実施形態では、電源の電圧VCCが降下した場合の、レギュレータ2の出力電圧VT1を、RTC回路3の計時を行うことができる最低の電圧値である1.2Vに設定したが、この値に限らず電源の電圧VCCが正常な場合にレギュレータ2の出力電圧VT1より低く設定すれば、消費電流が減少し、図5(b)に示す従来の場合に比べ、長い時間バックアップすることができる。電源電圧VCCが、レギュレータ2の出力電圧VT2を下まわった場合は、レギュレータ2の出力電圧VT2も電源圧VCCの下降に従って下降することは、従来の場合と同様である。
以上説明したように、第1の実施形態によれば、電源が正常に供給されている場合には、電源バックアップ装置1は、1.8Vの電圧を供給するので、RTC回路3が計数する時刻の値に対して、他の回路からアクセスすることができる。一方、電源が遮断されるなどの理由により電源の電圧が低下した場合には、コンデンサC1から供給される電圧を、1.2VにしてRTC回路3へ供給するので、他の回路からアクセスすることはできないが、RTC回路3は、時刻を計時することができるとともに、消費電流が少ないので、RTC回路3を長時間バックアップすることができる。
次に、第2の実施形態の電源バックアップ回路11について図3を参照して説明する。なお、前記した第1の実施形態の電源バックアップ回路1と同一の部分には、同一の符号を付してその説明を省略し、異なる部分についてのみ説明する。第1の実施形態では、電源の電圧VCCが低下した場合は、レギュレータ2に設定されているADJ端子の電圧Vrefの値が出力端子Voutの電圧に等しくなるが、第2の実施形態では、電源の電圧VCCが低下した場合のレギュレータ2の出力電圧VT2が、Vrefの値とは異なる電圧値になるように設定するものである。
第2の実施形態の第1の実施形態と異なる点は、ADJ端子に、R2、Q1と並列に抵抗R5が接地されている点と、バックアップ電源としてコンデンサC1に代わり、二次電池B1を用いている点である。
電源が正常な電圧を供給し、トランジスタQ1がオンである場合は、レギュレータ2の出力電圧VT1は、
VT1=(1+R1・(R2+R5)/(R2・R5))・Vref
となり、電源の電圧が低下し、トランジスタQ1がオフである場合は、
VT2=(1+R1/R5)・Vrefとなる。
例えば、Vrefを1.0V、R1を1kΩ、R2を、1.6kΩ、R5を5kΩとすると、電源が正常な電圧の場合のレギュレータ2の出力電圧VT1は、1.825Vであり、電源の電圧が低下した場合の出力電圧VT2は、1.2Vとなる。
また、バックアップ電源として二次電池B1であるリチウム電池などを用いると、コンデンサに比べ、長時間バックアップすることができる。
以上説明したように、第2の実施形態では、第1の実施形態と同様に、電源の電圧が正常な場合は、約1.8Vの電圧を供給し、電源が遮断された場合は、1.2Vの低い電圧をRTC回路3に供給する。よって、電源が遮断され、バックアップ電源によりバックアップを行う際には消費電流が小さいので、RTC回路3を長時間バックアップすることができる。また、第1の実施形態では、電源が遮断された場合の出力電圧は、ADJ端子に設定されている電圧により規定されたが、この第2の実施形態では、抵抗R1,R2,R5の値を設定することにより、任意の値に設定することができる。
以上、上記実施形態に基づき本発明を説明したが、本発明は、上記実施形態に何ら限定されるものでなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
例えば、上記第1の実施形態では、蓄電手段をコンデンサC1としたが、二次電池としてもよく、第2の実施形態では、蓄電手段を二次電池B1としたが、コンデンサとしてもよい。
本発明の第1の実施形態における電源バックアップ回路の回路図である。 レギュレータの入力電圧と出力電圧と消費電流との時間変化を示すグラフである。 第2の実施形態における電源バックアップ回路の回路図である。 従来の技術における電源バックアップ回路を示す回路図である。 (a)は、RTC電源電圧に対する消費電流を示すグラフであり、(b)は、従来の技術におけるRTC回路の入力電圧と消費電流との時間変化を示すグラフである。
符号の説明
1 電源バックアップ回路
2 レギュレータ
Vout 出力端子
ADJ ADJ端子(出力制御端子)
B1 バッテリ(蓄電手段)
C1 コンデンサ(蓄電手段)
D1 ダイオード(逆流防止手段)
Q1 トランジスタ(スイッチ手段)
R1 抵抗(第1の抵抗素子)
R2 抵抗(第2の抵抗素子)
R5 抵抗(第3の抵抗素子)
VCC 電源電圧

Claims (4)

  1. 電子素子に電圧を供給する電源と、その電源により供給される電圧が低下した場合に前記電源に代わって前記電子素子に電圧を供給する蓄電手段とを備えた電源バックアップ回路において、
    前記電源から前記蓄電手段へ電流を供給し逆流を防止する逆流防止手段と、
    その逆流防止手段と前記蓄電手段との接続点を入力とし第1の電圧値またはその第1の電圧値より低い第2の電圧値である安定化された一定の電圧を出力する単一のレギュレータと、
    前記電源の電圧値に基づいて、前記電源の電圧値が所定の電圧値より大きい場合は、前記レギュレータの出力電圧を第1の電圧値とし、前記電源の電圧が前記所定の電圧より低い場合は、前記レギュレータの出力電圧を第2の電圧値に切り替える切替手段とを備えていることを特徴とする電源バックアップ回路。
  2. 前記第2の電圧値は、前記電子素子の所定の機能を維持することができるほぼ最低の電圧値であることを特徴とする請求項1記載の電源バックアップ回路。
  3. 前記レギュレータは、前記第1の電圧値またはその第1の電圧値より低い第2の電圧値の電圧を出力する出力端子と、その出力端子の電圧を制御する出力制御端子とを有し、
    前記切替手段は、前記出力制御端子と前記出力端子とを接続する第1の抵抗素子と、
    前記出力制御端子に一端を接続される第2の抵抗素子と、
    前記電源の電圧値に基づいて、前記第2の抵抗素子の他端と接地との接続を開閉するスイッチ手段とを備えていることを特徴とする請求項1または2記載の電源バックアップ回路。
  4. 前記出力制御端子に接続され接地される第3の抵抗素子を備えていることを特徴とする請求項3記載の電源バックアップ回路。
JP2005015209A 2005-01-24 2005-01-24 電源バックアップ回路 Expired - Fee Related JP4033197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015209A JP4033197B2 (ja) 2005-01-24 2005-01-24 電源バックアップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015209A JP4033197B2 (ja) 2005-01-24 2005-01-24 電源バックアップ回路

Publications (2)

Publication Number Publication Date
JP2006204055A JP2006204055A (ja) 2006-08-03
JP4033197B2 true JP4033197B2 (ja) 2008-01-16

Family

ID=36961554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015209A Expired - Fee Related JP4033197B2 (ja) 2005-01-24 2005-01-24 電源バックアップ回路

Country Status (1)

Country Link
JP (1) JP4033197B2 (ja)

Also Published As

Publication number Publication date
JP2006204055A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
US7683592B2 (en) Low dropout voltage regulator with switching output current boost circuit
US5184031A (en) Semiconductor integrated circuit
US8525580B2 (en) Semiconductor circuit and constant voltage regulator employing same
US20080203982A1 (en) Power supply system for motherboard
US20070229149A1 (en) Voltage regulator having high voltage protection
JPS60176121A (ja) 電圧降下回路
US20110095789A1 (en) Circuits and methods for voltage detection
JP2004133800A (ja) 半導体集積回路装置
JP5111791B2 (ja) 低電圧検知リセット回路
US7414440B2 (en) Low voltage detection circuit
JP3423957B2 (ja) 降圧回路
JP2005191821A (ja) コンパレータ回路及び電源回路
CN100527563C (zh) 电源供应器
US7973593B2 (en) Reference voltage generation circuit and start-up control method therefor
CN104426507A (zh) 半导体装置以及电流量控制方法
JP2008033461A (ja) 定電圧電源回路
US9537392B1 (en) Circuits and methods for dynamic voltage management
US7276887B2 (en) Power supply circuit
JP4033197B2 (ja) 電源バックアップ回路
JP2002287834A (ja) 基準電圧源回路
KR101450255B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
JP3996147B2 (ja) わずかな充電電流を用いたブートストラップキャパシタ充電回路
JP4627932B2 (ja) 電圧降圧回路
JP2011091938A (ja) 異常検出回路
JPH04212786A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4033197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees