JP4034494B2

JP4034494B2 - Multi-digit scroll display device and multi-digit scroll display method

Info

Publication number: JP4034494B2
Application number: JP2000089671A
Authority: JP
Inventors: 章夫富山; 英樹深沢; 永次武地
Original assignee: Hitachi Kokusai Electric Inc; Kokusai Denki Electric Inc
Current assignee: Kokusai Denki Electric Inc
Priority date: 2000-03-28
Filing date: 2000-03-28
Publication date: 2008-01-16
Anticipated expiration: 2020-03-28
Also published as: JP2001282177A

Description

【０００１】
【発明の属する技術分野】
この発明は、表示装置に表示データをスクロール表示させることができる多桁スクロール表示装置及び多桁スクロール表示方法に関するものである。
【０００２】
【従来の技術】
図６は、この種の多桁スクロール表示装置の従来例を示すブロック図、図７は、図６の多桁スクロール表示装置によって表示が行われるＬＥＤパネル上の表示を示す図、図８は、図６の多桁スクロール表示装置の表示に係る各種信号を示すタイムチャートである。図６の多桁スクロール表示装置２００は、ＣＰＵ５１と、発振器５２と、伝送用分周器５３と、画面表示制御部５４と、アドレス切替器（ＭＰＸ）５５と、ＶＲＡＭ５６と、バスドライバ５７と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤ表示タイミング生成部５９と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とから構成され、ダイナミックスキャン方式に従って表示を行う。この場合、ＬＥＤ表示部６１に出力される各信号は、下記に示されるものである。
【０００３】

【０００４】
上述の多桁スクロール表示装置２００において、ＣＰＵ５１は、多桁スクロール表示装置２００の各部全体を制御する。伝送用分周器５３は、発振器５２が発信するクロックを分周して表示データ伝送用の伝送クロックを生成する。画面表示制御部５４は、ＶＲＡＭ５６に格納されている表示データに関して、どのアドレスの内容を表示させるかについて制御を行う。ＭＰＸ５５は、ＣＰＵ５１からＶＲＡＭ５６へのＶＲＡＭ書込アドレスと、画面表示制御部５４からＶＲＡＭ５６への画像表示アドレスとが衝突しないように何れかを選択する。
【０００５】
ＶＲＡＭ５６は、ＣＰＵ５１からの表示用データを格納し、格納した表示用データを画面表示制御部５４からの画像表示アドレスによる指示に従って、該当する表示データをＬＥＤ表示部６１に出力する。バスドライバ５７は、ＣＰＵ５１がＶＲＡＭ５６にアクセスして表示用データを書き込む際に、データバスゲートを制御する。Ｐ／Ｓ変換器５８は、画面表示制御部５４からの指示に従って、ＶＲＡＭ５６から読み出されるパラレルデータをシリアルデータに変換し、ＲＤＡＴＡまたはＧＤＡＴＡとしてＬＥＤ表示部６１に出力する。
【０００６】
ＬＥＤ表示タイミング生成部５９は、ＬＥＤ表示部６１に表示を行うのに必要となるＬＥＤ表示タイミング信号（ＣＬＫ，ＬＡＴＣＨ，ＲＥＳＥＴ）を生成し、ＬＥＤ表示部６１に供給する。この例の場合、ＬＥＤパネル６０の表示は図７に示されるように、横方向に２０文字（１文字は１６ドット）、縦方向に１６ラスタを１スキャンで表示している。すなわち、図８に示されるように、ＬＥＤ表示タイミング生成部５９からのＣＬＫに同期して１文字当たり１６ビットのＲＤＡＴＡとＧＤＡＴＡとが２０文字に対する１ラスタずつラッチ信号に同期して、ラッチされる。これらのデータが１ラスタから順に１６ラスタまでＬＥＤパネル６０に表示さることにより、ＲＤＡＴＡとＧＤＡＴＡとに基づいた２０文字がＬＥＤパネル６０に表示される。
【０００７】
【発明が解決しようとする課題】
上述の多桁スクロール表示装置２００がＬＥＤパネル６０に表示するのは、一行２０文字であるが、この構成で表示桁を増やすと、ＬＥＤパネルにおいてクロックとデータの遅延、デューティの変化により信号位相差が生じ、データを正常に受信できなくなる問題が発生する。また、上述のものと同様な大きさの文字を２０文字より多く、例えば、１００文字を表示したい場合がある。この場合、上述のＬＥＤパネル６０と同様なＬＥＤパネルを５台繋げれば表示面積としては充分であるが、従来と同様な方式で１００文字を表示しようとすると、ＣＰＵ５１は、ＬＥＤパネル５台分のＶＲＡＭをそれぞれ書き込まなければならず、従来の１台のＬＥＤパネルを書き込む時間の５倍の時間を必要とすることとなり、表示動作が遅くなるという問題がある。
【０００８】
この発明は、上記の問題を解決すべくなされたものであって、例えば、ＬＥＤパネルを５台繋げて１００桁のスクロール表示を行っても、クロックとデータの遅延、デューティの変化により信号位相差が生じたりせず、表示動作が遅くなることもない多桁対応の多桁スクロール表示装置及び多桁スクロール表示方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前述した課題を解決するために、本発明装置は、それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置と、前記ＶＲＡＭにアクセスして表示データを書き込むことができる表示データ書き込み手段と、前記ＶＲＡＭに読み出しアドレスを与えて前記ＶＲＡＭに書き込まれた表示データを繰り返し読み出し、読み出した表示データを表示装置に表示させるに際し、読み出しアドレスをシフトして、前記表示装置に表示データをスクロール表示させる表示制御手段と、表示データ書き込み時に、前記表示データ書き込み手段が前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込む書き込み制御手段と、表示データ読み出し時に、前記表示制御手段から読み出しアドレスを受け取ると、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるＶＲＡＭアドレスデコード手段とを有することを特徴とするものである。
また、表示データ書き込み時に、前記表示データ書き込み手段がｎ個のＶＲＡＭに同時並行的にアクセスして、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むことを特徴とする。
さらに、本発明方法は、それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置とを有する多桁スクロール表示装置における多桁スクロール表示方法であって、表示データ書き込み時に、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むステップと、表示データ読み出し時に、一つのアドレスデコード手段により行われ、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるステップとを有することを特徴とする。
【００１０】
このような構成によれば、ｍ桁の表示データを読み出すことができる表示制御手段の表示データ読み出し速度がｍ×ｎ桁（ｍ，ｎは正整数）の表示データを読み出すのに不十分であっても、表示制御手段がｍ桁の表示データを読み出すための読み出しアドレスを出力すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結ＶＲＡＭに与えることによって、ｎ個の表示装置に表示させることができる。また、表示制御手段からのスクロール表示動作に従って、ｎ個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、ｍ×ｎ桁の表示データのスクロール表示が実行される。
【００１１】
そして、この発明の実施の形態の多桁スクロール表示装置は、ｍ＝２０，ｎ＝５の場合であって、２０桁の表示データを格納可能なＶＲＡＭと、２０桁の表示データを表示できる表示装置と、表示データ書き込み時には、ＶＲＡＭにアクセスして表示データを書き込むことができる表示データ書き込み手段と、表示データ読み出し時には、ＶＲＡＭに読み出しアドレスを与えてＶＲＡＭに書き込まれた表示データを繰り返し読み出し、読み出した表示データを表示手段に表示させる場合、読み出し繰り返し毎に読み出しアドレスをシフトして、表示装置に表示データをスクロール表示させることができる表示制御手段とを用いて、表示データの表示桁を倍増させる多桁スクロール表示装置１００について説明されている。
【００１２】
そして、それぞれが５個連結の前記ＶＲＡＭからなる５個の連結ＶＲＡＭ１６１〜１６_５と、５個の連結ＶＲＡＭ１６_１〜１６_５のそれぞれに対応して備えられた５個の前記表示装置２０_１，２１_１；２０_２，２１_２；〜；２０_５，２１_５と、前記表示データ書き込み手段１１，１７と、前記表示制御手段１２，１３，１４，１９と、表示データ書き込み時に、前記表示データ書き込み手段が５個の連結ＶＲＡＭ１６_１〜１６_５のそれぞれに同時並行的にアクセスして、それぞれの連結ＶＲＡＭ１６_１〜１６_５に２０×５桁の表示データを書き込むのを可能にさせる書き込み制御手段ＳＬ，Ｄ０，Ｒ１〜Ｒ５と、表示データ読み出し時に、表示制御手段１２，１３，１４，１９から読み出しアドレスを受け取ると、その読み出しアドレスと、その読み出しアドレスを２０桁分ずつ順次にインクリメントしたインクリメント読み出しアドレスをそれぞれの連結ＶＲＡＭ１６_１〜１６_５に与えてそれぞれの連結ＶＲＡＭ１６_１〜１６_５から２０桁の表示データを読み出し、５個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置に対し表示データのスクロール表示をさせる５個のＶＲＡＭアドレスデコード手段ＳＬ，Ｄ１〜Ｄ５，Ｒ１〜Ｒ５とを有する。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態について添付図面に基づいて説明する。図１は、この発明の多桁スクロール表示装置の実施の形態を示すブロック図、図２は、図１のアドレス切替器を詳細に示すブロック図、図３は、図１のＶＲＡＭに書き込まれた表示データ読み出し時に、図２のアドレス切替器のＶＲＡＭアドレスデコーダが設定するウインドについて説明する図である。
【００１４】
図１の多桁スクロール表示装置１００は、ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画面表示制御部１４と、アドレス切替器（ＭＰＸ）１５と、連結ＶＲＡＭ１６_１〜１６_５と、バスドライバ１７と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８_１〜１８_５と、ＬＥＤ表示タイミング生成部１９と、ＬＥＤパネル２０_１〜２０_５と、ＬＥＤ表示部２１_１〜２１_５とから構成され、ダイナミックスキャン方式に従って表示を行う。この場合、以降では説明を簡略にするために、表示手段はＬＥＤを使用したＬＥＤパネル２０_１〜２０_５に限定して行うが、実際にはこれに限定されるわけでなくＬＣＤやランプ等を使用してもよいことはいうまでもない。
【００１５】
図１の多桁スクロール表示装置１００の場合、ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画面表示制御部１４と、バスドライバ１７と、ＬＥＤ表示タイミング生成部１９とは、図６のＣＰＵ５１と、発振器５２と、伝送用分周器５３と、画面表示制御部５４と、バスドライバ５７と、ＬＥＤ表示タイミング生成部５９と実質的に同じものであってもよい。また、連結ＶＲＡＭ１６_１〜１６_５と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８_１〜１８_５と、ＬＥＤパネル２０_１〜２０_５とは、ＶＲＡＭ５６と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とを用いて構成してもよい。
【００１６】
上述のうち連結ＶＲＡＭ１６_１〜１６_５の構成について、さらに説明すると、連結ＶＲＡＭ１６_１〜１６_５（以降、ＶＲＡＭ１６_１〜１６_５と略記する）のそれぞれは、同じ構成をしており、それぞれは、ＶＲＡＭ５６を５個連結して１００桁の表示データを保持できるように構成されている。以降の説明においては、理解を容易にするために、従来と同じものであってよい部分には、同じものを使用しているものとして説明を行う。
【００１７】
図１の多桁スクロール表示装置１００において、ＣＰＵ１１は、多桁スクロール表示装置１００の各部全体を制御する。ＣＰＵ１１は、初期設定において、図３に示されるように１バイト毎または１ワード毎または１ウインド毎に表示データ“Ａ，Ｂ，〜，Ｙ（これらの１文字は、それぞれ４桁の表示、例えば“Ａ＝天気予報”を表しているものとする）をＶＲＡＭ書込アドレスで指示することにより、データバスを制御するバスドライバ１７を介して、ＶＲＡＭ１６_１〜１６_５のそれぞれに表示データ“Ａ，Ｂ，〜，Ｙ”を同時に書き込む。
【００１８】
伝送用分周器１３は、発振器１２が発信するクロックを分周して表示データ伝送用の伝送クロックを生成する。画面表示制御部１４は、ＬＥＤパネル２０_１〜２０_５（ＬＥＤに限定されるものではない）の表示の場合に、ＶＲＡＭ１６_１〜１６_５の何れか、ここでは例えば、ＶＲＡＭ１６_１（他のＶＲＡＭ１６_２〜１６_５でもよい）において、１００桁分のデータを保持しているＶＲＡＭ１６１のアドレスのうち、連続した２０桁分（ウインド）の画面表示アドレスを指示し、その２０桁分のアドレスの全体についてウインドをスライド移動するように順次に１桁ずつシフトする。
【００１９】
ＭＰＸ１５は、セレクタＳＬと、全ＶＲＡＭアドレスデコーダＤ０と、ＶＲＡＭアドレスデコーダＤ１〜Ｄ５と、オア回路Ｒ１〜Ｒ５とから構成されている。ＭＰＸ１５は、表示データ書き込み時に、ＣＰＵ１１がＶＲＡＭ書込アドレスを出力すると、そのＶＲＡＭ書込アドレスに従ってセレクタＳＬ、全ＶＲＡＭアドレスデコーダＤ０、オア回路Ｒ１〜Ｒ５を介して、チップセレクト信号ＣＳ１〜ＣＳ５をＶＲＡＭ１６_１〜１６_５のそれぞれに出力して、ＶＲＡＭ１６_１〜１６_５を書き込み可能にさせる。それとともに、ＭＰＸ１５は、受け取ったＣＰＵ１１からのＶＲＡＭ書込アドレスをＶＲＡＭ１６_１〜１６_５に与えることによって、動作中にＶＲＡＭ１６_１〜１６_５にバスドライバ１７からの１バイト毎、または１ワード毎、または１ウインド毎の表示データ“Ａ，Ｂ，〜，Ｙ”を同時並行的に書き込む。
【００２０】
また、ＭＰＸ１５は、上述のようにＶＲＡＭ１６_１〜１６_５に書き込まれた１００桁の表示データ“Ａ，Ｂ，〜，Ｙ”をスクロール表示する場合、画面表示制御部１４からＶＲＡＭ１６_１に対する２０桁分の画面表示アドレスを受け取る。そこで、ＭＰＸ１５は、受け取った画面表示アドレスを直接ＶＲＡＭ１６_１〜１６_５のそれぞれに与えるとともに、セレクタＳＬを介してＶＲＡＭアドレスデコーダＤ１〜Ｄ５に与える。ＶＲＡＭアドレスデコーダＤ１〜Ｄ５は、ＭＰＸ１５が直接ＶＲＡＭ１６_１〜１６_５のそれぞれに与えたアドレスを用いてアドレスのインクリメントを開始すべきスタートアドレスをチップセレクト信号ＣＳ１〜ＣＳ５としてオア回路Ｒ１〜Ｒ５を介してＶＲＡＭ１６_１〜１６_５に与える。すなわち、図３に示されるように、ＶＲＡＭアドレスデコーダＤ１〜Ｄ５は、ウインドＷ１〜Ｗ５のそれぞれのスタートアドレスを指示し、ＶＲＡＭ１６_１〜１６_５に直接与えられるアドレスは、それぞれに与えられたスタートアドレスから開始し、それぞれのウインド内の２０桁分の表示データの読み出しを行う。
【００２１】
ＶＲＡＭ１６_１〜１６_５からそれぞれ読み出された表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yの各組は、それぞれＰ／Ｓ変換器１８_１〜１８_５に渡され、パラレルデータからシリアルデータに変換され、それぞれＬＥＤ表示部２１_１〜２１_５に渡され、ＬＥＤパネル２０_１〜２０_５に表示される。最初のＬＥＤパネル２０_１〜２０_５への表示は、例えば、図３の（ｃ）のごとくである。このような表示が終わると、スタートアドレスは、順次に１桁分ずつシフトされて同様な表示がなされることによりスクロール表示が行われる。
【００２２】
例えば、４桁分のシフトが完了し５桁目へのシフトが行われたのを示しているのが図３（ｂ）である。この場合、図３（ｂ）のウィンドＷ１〜Ｗ５は、図３（ａ）の場合に比較して４桁分ずらされている。すなわち、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yは、図３（ｃ）に示されるように矢印ＤＤの方向に４桁分スクロール表示されたことになる。
【００２３】
上述したように、図３（ｂ）の場合、“Ａ”の部分は、ＬＥＤパネル２０_１〜２０_５に表示されないこととなるが、ウィンドＷ１〜Ｗ５が図３（ａ）に示される領域から外れた場合には、最初のアドレス（“Ａ”のアドレス）に戻るように設定すれば、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yは、ＬＥＤパネル２０_１〜２０_５に繰り返し表示されることとなる。なお、上述の動作の期間において、ＬＥＤ表示タイミング生成部１９の出力は、図６の従来のＬＥＤ表示タイミング生成部５９の出力と同様であり、ＬＥＤ表示部２１_１〜２１_５に並列に与えられる。
【００２４】
このように、図１の多桁スクロール表示装置１００は、２０桁の表示データを読み出し表示できる画面表示制御部１４を用いて、１００桁の表示データを読み出し表示できる。すなわち、画面表示制御部１４の表示データ読み出し速度が２０×５桁の表示データを読み出すのに不十分であっても、画面表示制御部１４が２０桁の表示データを読み出すための読み出しアドレスを出力すれば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ５が連続する２０×５桁の表示データのアドレスを２０桁ずつ同時に出力させ、５個の連結ＶＲＡＭに与えることによって、２０桁ずつの表示データを５個の表示装置に表示させることができ、さらに、画面表示制御部１４からのスクロール表示動作に従って、５個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、２０×５桁の表示データのスクロール表示を実行できる。
【００２５】
上述の多桁スクロール表示装置を実際に使用した典型的な例を示しているが図４および図５である。図４の多桁スクロール表示装置の使用例においては、部屋の内壁のそれぞれにＬＥＤパネルＬＰ１〜ＬＰ４を配置している。したがって、部屋の床に立った人は、周囲の壁の全面に配置されたＬＥＤパネルＬＰ１〜ＬＰ４上でスクロールされ、回転する表示を観察することができる。
【００２６】
また、図５の多桁スクロール表示装置の使用例は、図１の多桁スクロール表示装置１００を実質的に２組使用しているものである。すなわち、ＬＥＤパネルＰ１〜Ｐ５を外向きに円筒形に配置し、ＬＥＤパネルＰ１〜Ｐ５のそれぞれに対応してＬＥＤパネルＱ１〜Ｑ５を内向きに円筒形に配置している。したがって、円筒形に配置されたＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５の内外にいる人は、それぞれＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５のスクロールされ、回転する表示を見ることができる。このような配置は、従業員が内側で表示のための作業をしなければならず、外側では人々が同時にその表示を観察する必要がある場合などに適している。
【００２７】
【発明の効果】
以上のように本発明によれば、ｍ桁の表示データを読み出すことができる表示制御手段の表示データ読み出し速度がｍ×ｎ桁の表示データを読み出すのに不十分であっても、表示制御手段がｍ桁の表示データを読み出すための読み出しアドレスを出力すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結ＶＲＡＭに与えることによって、ｎ個の表示装置に表示させることができ、さらに、表示制御手段からのスクロール表示動作に従って、ｎ個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、ｍ×ｎ桁の表示データのスクロール表示を実行できるという効果がある。
【図面の簡単な説明】
【図１】この発明の多桁スクロール表示装置の実施の形態の構成を示すブロック図である。
【図２】図１のアドレス切替器を詳細に示すブロック図である。
【図３】（ａ），（ｂ），（ｃ）は、図１のＶＲＡＭに書き込まれた表示データの読み出し時に、図２のアドレス切替器のＶＲＡＭアドレスデコーダが設定するウインドについて説明する図である。
【図４】部屋の内壁に４枚のＬＥＤパネルを配置した図１の多桁スクロール表示装置の使用例を示す図である。
【図５】内外にそれぞれ５枚のＬＥＤパネルを筒型になるように配置した図１の多桁スクロール表示装置の使用例を示す図である。
【図６】多桁スクロール表示装置の従来例を示すブロック図である。
【図７】図６の多桁スクロール表示装置によって表示が行われるＬＥＤパネル上の表示を示す図である。
【図８】図６の多桁スクロール表示装置の表示に係わる各種信号を示すタイムチャートである。
【符号の説明】
１００多桁スクロール表示装置
１１ＣＰＵ
１２発振器
１３伝送用分周器
１４画面表示制御部
１５アドレス切替器（ＭＰＸ）
１６_１〜１６_５ＶＲＡＭ
１７バスドライバ
１８_１〜１８_５Ｐ／Ｓ変換器
１９ＬＥＤ表示タイミング生成部
２０_１〜２０_５，ＬＰ１〜ＬＰ４，Ｐ１〜Ｐ５，Ｑ１〜Ｑ５ＬＥＤパネル
２１_１〜２１_５ＬＥＤ表示部
ＳＬセレクタ
Ｄ０全ＶＲＡＭアドレスデコーダ
Ｄ１〜Ｄ５ＶＲＡＭアドレスデコーダ
Ｒ１〜Ｒ５オア回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-digit scroll display device and a multi-digit scroll display method capable of scrolling display data on a display device.
[0002]
[Prior art]
FIG. 6 is a block diagram showing a conventional example of this type of multi-digit scroll display device, FIG. 7 is a diagram showing a display on an LED panel displayed by the multi-digit scroll display device of FIG. 6, and FIG. It is a time chart which shows the various signals which concern on the display of the multi-digit scroll display apparatus of FIG. 6 includes a CPU 51, an oscillator 52, a transmission frequency divider 53, a screen display control unit 54, an address switch (MPX) 55, a VRAM 56, a bus driver 57, A parallel-serial converter (P / S converter) 58, an LED display timing generation unit 59, an LED panel 60, and an LED display unit 61 are configured to perform display according to a dynamic scan method. In this case, each signal output to the LED display part 61 is shown below.
[0003]

[0004]
In the above-described multi-digit scroll display device 200, the CPU 51 controls the entire parts of the multi-digit scroll display device 200. The transmission frequency divider 53 divides the clock transmitted from the oscillator 52 to generate a transmission clock for display data transmission. The screen display control unit 54 controls which address content is to be displayed with respect to the display data stored in the VRAM 56. The MPX 55 selects one so that the VRAM write address from the CPU 51 to the VRAM 56 does not collide with the image display address from the screen display control unit 54 to the VRAM 56.
[0005]
The VRAM 56 stores display data from the CPU 51, and outputs the corresponding display data to the LED display unit 61 in accordance with an instruction by the image display address from the screen display control unit 54. The bus driver 57 controls the data bus gate when the CPU 51 accesses the VRAM 56 and writes display data. The P / S converter 58 converts the parallel data read from the VRAM 56 into serial data in accordance with an instruction from the screen display control unit 54, and outputs the serial data to the LED display unit 61 as RDATA or GDATA.
[0006]
The LED display timing generation unit 59 generates an LED display timing signal (CLK, LATCH, RESET) necessary for displaying on the LED display unit 61 and supplies it to the LED display unit 61. In the case of this example, as shown in FIG. 7, the LED panel 60 displays 20 characters in the horizontal direction (one character is 16 dots) and 16 rasters in the vertical direction in one scan. That is, as shown in FIG. 8, 16 bits of RDATA and GDATA per character are latched in synchronization with the latch signal for each raster of 20 characters in synchronization with CLK from the LED display timing generation unit 59. . By displaying these data on the LED panel 60 in order from 1 raster to 16 rasters, 20 characters based on RDATA and GDATA are displayed on the LED panel 60.
[0007]
[Problems to be solved by the invention]
The above-mentioned multi-digit scroll display device 200 displays 20 characters per line on the LED panel 60. However, when the number of display digits is increased in this configuration, the signal phase difference is caused by the delay of the clock and data and the change of the duty in the LED panel. Occurs and data cannot be received normally. In addition, there are cases where it is desired to display more than 20 characters, for example, 100 characters, having the same size as that described above. In this case, if five LED panels similar to the LED panel 60 described above are connected, the display area is sufficient. However, when trying to display 100 characters in the same manner as in the prior art, the CPU 51 is equivalent to five LED panels. Each of these VRAMs must be written, which requires five times the time required to write a single conventional LED panel, resulting in a problem of slow display operation.
[0008]
The present invention has been made to solve the above-described problem. For example, even when five LED panels are connected and a 100-digit scroll display is performed, a signal phase difference is caused by a delay in clock and data and a change in duty. It is an object of the present invention to provide a multi-digit scroll display device and a multi-digit scroll display method that can handle multi-digits without causing the display operation to slow down.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problem, the device of the present invention is provided with n VRAMs each capable of storing display data of m × n digits, and corresponding to each of the VRAMs, each of which displays m digits. N display devices capable of displaying data; display data writing means capable of accessing the VRAM to write display data; and reading the display data written in the VRAM repeatedly by giving a read address to the VRAM; When the read display data is displayed on the display device, the display address is shifted and the display data is scroll-displayed on the display device, and the display data writing means is written to each of the VRAMs when writing the display data. Write control means for writing display data of m × n digits and when reading display data When a read address is received from the display control means, an increment read address obtained by sequentially incrementing the address is given to each of the VRAMs, and m-digit display data is read from each of the VRAMs, and each of the n display devices. And VRAM address decoding means for scrolling and displaying the display data of m × n digits over the whole of n display devices in accordance with the shift of the read address. To do.
In addition, when writing display data, the display data writing means accesses n VRAMs simultaneously and writes display data of m × n digits to each of the VRAMs.
Furthermore, the method of the present invention includes n VRAMs each capable of storing m × n digits of display data, and n VRAMs corresponding to the VRAMs, each of which can display m digits of display data. A multi-digit scroll display method in a multi-digit scroll display device having a display device, the step of writing display data of m × n digits in each of the VRAMs when writing display data, and one address when reading display data An increment reading address obtained by the decoding means and sequentially incrementing the address is given to each of the VRAMs, and m-digit display data is read from each of the VRAMs and delivered to each of the n display devices. together to display, in accordance with a shift of the read address, n pieces of display Characterized by a step for scrolling display of the display data of m × n-digit over the entire location.
[0010]
According to such a configuration, the display data reading speed of the display control means capable of reading m-digit display data is insufficient to read display data of m × n digits (m and n are positive integers). However, if the display control means outputs a read address for reading the m-digit display data, n VRAM address decoding means simultaneously generate m × n-digit display data for every m digits, and n Can be displayed on n display devices. Further, since the display data output from each of the n VRAM address decoding means is scroll-displayed in accordance with the scroll display operation from the display control means, the scroll display of the m × n-digit display data is executed.
[0011]
The multi-digit scroll display device according to the embodiment of the present invention is a case where m = 20 and n = 5, and a VRAM capable of storing 20-digit display data and a display capable of displaying 20-digit display data. The apparatus, display data writing means capable of accessing the VRAM when writing display data, and writing display data, and reading the display data by giving a read address to the VRAM and repeatedly reading and reading the display data written in the VRAM When the display data is displayed on the display means, the display address of the display data is doubled by using the display control means capable of shifting the readout address for each repeated readout and scrolling the display data on the display device. The multi-digit scroll display device 100 is described.
[0012]
Then, the five connecting VRAM161～16 ₅ composed of the VRAM for each five connection, five connecting VRAM 16 ₁ ~ 16 ₅ 5 of the display device provided in correspondence to each of the ₂₀ 1, 21 ₁ ; 20 ₂ , 21 ₂ ; to; 20 ₅ , 21 ₅ , the display data writing means 11, 17, the display control means 12, 13, 14, 19, and the display data writing means when writing the display data There was concurrently access each of the five connecting VRAM 16 ₁ ~ 16 _5, write to each of the connecting VRAM 16 ₁ ~ 16 ₅ allows writing the 20 × 5-digit display data control unit SL, D0 , R1 to R5, and when the display data is read, when the read address is received from the display control means 12, 13, 14, 19 Address and reads the given read address by 20 digits sequentially incremented increment read address to each of the connecting VRAM 16 ₁ ~ 16 ₅ each of the connecting VRAM 16 ₁ ~ 16 ₅ to 20 digits of the display data, five Five VRAM address decoding means SL, D1 to D5, R1 to display the display data by handing over to each of the display devices and to cause the n display devices to scroll the display data according to the shift of the read address. R5.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 is a block diagram showing an embodiment of the multi-digit scroll display device of the present invention, FIG. 2 is a block diagram showing in detail the address switch of FIG. 1, and FIG. 3 is written in the VRAM of FIG. It is a figure explaining the window which the VRAM address decoder of the address switch of FIG. 2 sets at the time of reading display data.
[0014]
1 includes a CPU 11, an oscillator 12, a transmission divider 13, a screen display control unit 14, an address switch (MPX) 15, a connected VRAM 16 _{1 to} 16 ₅ , a bus driver 17, a parallel-serial converter and (P / S _converter) 18 1-18 _5, the LED display timing generator 19, and the LED panel ₂₀ 1 to 20 _5, an LED display unit ₂₁ 1 to 21 ₅ And display according to the dynamic scan method. In this case, for the sake of simplicity, the display means is limited to the LED panels 20 _{1 to} 20 ₅ using LEDs. However, in practice, the display means is not limited to this, and an LCD, a lamp, or the like is used. Needless to say, it may be used.
[0015]
In the case of the multi-digit scroll display device 100 of FIG. 1, the CPU 11, the oscillator 12, the transmission divider 13, the screen display control unit 14, the bus driver 17, and the LED display timing generation unit 19 are shown in FIG. 6. The CPU 51, the oscillator 52, the transmission frequency divider 53, the screen display control unit 54, the bus driver 57, and the LED display timing generation unit 59 may be substantially the same. Further, connected to the VRAM 16 ₁ ~ 16 _5, the parallel-serial converter and (P / S _converter) 18 1-18 _5, and the LED panel ₂₀ 1 to 20 _5, and VRAM 56, the parallel-serial converter (P / S converter) 58, LED panel 60, and LED display unit 61 may be used.
[0016]
The configuration of the concatenated VRAMs 16 _{1 to} 16 ₅ will be further described. The concatenated VRAMs 16 _{1 to} 16 ₅ (hereinafter abbreviated as VRAMs 16 _{1 to} 16 ₅ ) have the same configuration. Are connected to hold 100-digit display data. In the following description, for ease of understanding, the description will be made assuming that the same parts are used for the parts that may be the same as the conventional ones.
[0017]
In the multi-digit scroll display device 100 of FIG. 1, the CPU 11 controls the entire parts of the multi-digit scroll display device 100. In the initial setting, the CPU 11 displays the display data “A, B,..., Y for each byte, every word, or every window as shown in FIG. by indicated by "a = weather" shall represent) a VRAM write address, via the bus driver 17 for controlling the data bus, the display data to each of the VRAM 16 ₁ ~ 16 ₅ "a, B,..., Y "are written simultaneously.
[0018]
The transmission frequency divider 13 divides the clock transmitted from the oscillator 12 to generate a transmission clock for display data transmission. In the case of displaying the LED panels 20 _{1 to} 20 ₅ (not limited to LEDs), the screen display control unit 14 selects _one of the VRAMs 16 _{1 to} 16 ₅ , for example, the VRAM 16 ₁ (other VRAM 16 ₂ here). to 16 in ₅ even better), of the 100 digits data VRAM161 address that holds the instructs the screen display addresses consecutive 20 digits (window), the window for the entire address of the 20 digits Are sequentially shifted by one digit so as to slide.
[0019]
The MPX 15 includes a selector SL, an all VRAM address decoder D0, VRAM address decoders D1 to D5, and OR circuits R1 to R5. When the CPU 11 outputs the VRAM write address when writing the display data, the MPX 15 outputs the chip select signals CS1 to CS5 to the VRAM 16 via the selector SL, all the VRAM address decoders D0, and the OR circuits R1 to R5 according to the VRAM write address. is output to each of ₁ to 16 _5, it makes it writable VRAM 16 _1-16 _5. At the same, MPX 15, by providing a VRAM write address from CPU11 received the VRAM 16 ₁ ~ 16 _5, each byte from the bus driver 17 during operation in VRAM 16 ₁ ~ 16 _5, or 1 word each, or The display data “A, B,..., Y” for each window is written simultaneously in parallel.
[0020]
Moreover, MPX 15, the display data of 100 digits written in VRAM 16 ₁ ~ 16 ₅ as described above "A, B, ~, Y " when scrolling Show, 20 orders of magnitude from the screen display control unit 14 to the VRAM 16 ₁ Receive the screen display address. Therefore, the MPX 15 gives the received screen display address directly to each of the VRAMs 16 _{1 to} 16 ₅ and also gives them to the VRAM address decoders D 1 to D ₅ via the selector SL. VRAM address decoder D1~D5 via the OR circuit R1~R5 a start address to start incrementing the address by using the address MPX15 gave each direct VRAM 16 ₁ ~ 16 ₅ as a chip select signal CS1~CS5 VRAMs 16 _{1 to} 16 ₅ are given. That is, as shown in FIG. 3, VRAM address decoder D1~D5 instructs the respective start addresses of the window W1 to W5, address given directly to the VRAM 16 ₁ ~ 16 _5, the start address given to each The display data for 20 digits in each window is read out.
[0021]
Display data A, B, C, D, E read from the VRAMs 16 _{1 to} 16 ₅ ; F, G, H, I, J; K, L, M, N, O; P, Q, R, S , T; each set of U, V, W, X, and Y is transferred to P / S converters 18 ₁ to 18 ₅ , converted from parallel data to serial data, and LED display portions 21 _{1 to} 21 ₅ , respectively. And displayed on the LED panels 20 _{1 to} 20 ₅ . The display on the first LED panels 20 _{1 to} 20 ₅ is, for example, as shown in FIG. When such display is completed, the start address is sequentially shifted by one digit, and the same display is performed to perform scroll display.
[0022]
For example, FIG. 3B shows that the shift for the fourth digit has been completed and the shift to the fifth digit has been performed. In this case, the windows W1 to W5 in FIG. 3B are shifted by four digits compared to the case of FIG. That is, display data A, B, C, D, E; F, G, H, I, J; K, L, M, N, O; P, Q, R, S, T; U, V, W, As shown in FIG. 3C, X and Y are scroll-displayed by four digits in the direction of the arrow DD.
[0023]
As described above, in the case of FIG. 3B, the portion “A” is not displayed on the LED panels 20 _{1 to} 20 ₅ , but the windows W 1 to W 5 are from the region shown in FIG. 3A. If it is off, set it back to the first address (“A” address) and display data A, B, C, D, E; F, G, H, I, J; K, L, M, N, O; P, Q, R, S, T; U, V, W, X, and Y are repeatedly displayed on the LED panels 20 _{1 to} 20 ₅ . Note that in the period of operation described above, the output of the LED display timing generator 19 is the same as the output of a conventional LED display timing generation unit 59 of FIG. 6, provided in parallel to the LED display unit ₂₁ 1 to 21 ₅ .
[0024]
As described above, the multi-digit scroll display device 100 of FIG. 1 can read and display 100-digit display data by using the screen display control unit 14 that can read and display 20-digit display data. That is, even if the display data reading speed of the screen display control unit 14 is insufficient for reading display data of 20 × 5 digits, a read address for the screen display control unit 14 to read 20 digits of display data is output. In this case, the five VRAM address decoders D1 to D5 simultaneously output 20 × 5 digits of display data addresses by 20 digits at a time, and give them to the five connected VRAMs. The display data can be displayed on each display device, and the display data output from each of the five VRAM address decoding means is scroll-displayed according to the scroll display operation from the screen display control unit 14, so that 20 × 5 digits are displayed. Scrolling display data can be executed.
[0025]
FIGS. 4 and 5 show typical examples in which the above-described multi-digit scroll display device is actually used. In the usage example of the multi-digit scroll display device of FIG. 4, LED panels LP1 to LP4 are arranged on each of the inner walls of the room. Accordingly, a person standing on the floor of the room can observe the display that is scrolled and rotated on the LED panels LP1 to LP4 arranged on the entire surface of the surrounding wall.
[0026]
Further, the use example of the multi-digit scroll display device of FIG. 5 uses substantially two sets of the multi-digit scroll display device 100 of FIG. That is, the LED panels P1 to P5 are arranged in a cylindrical shape outward, and the LED panels Q1 to Q5 are arranged in a cylindrical shape inward corresponding to each of the LED panels P1 to P5. Accordingly, persons inside and outside the LED panels P1 to P5; Q1 to Q5 arranged in a cylindrical shape can see the scrolled and rotating display of the LED panels P1 to P5; Q1 to Q5, respectively. Such an arrangement is suitable, for example, when an employee has to work for display on the inside and people need to observe the display on the outside.
[0027]
【The invention's effect】
As described above, according to the present invention, even if the display data reading speed of the display control means capable of reading the m-digit display data is insufficient for reading the m × n-digit display data, the display control means. Output a read address for reading display data of m digits, n VRAM address decoding means simultaneously generate m × n digits of display data m by m at a time and give them to n connected VRAMs. The display data can be displayed on n display devices, and the display data output from each of the n VRAM address decoding means is scroll-displayed in accordance with the scroll display operation from the display control means. There is an effect that scroll display of digit display data can be executed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of a multi-digit scroll display device of the present invention.
FIG. 2 is a block diagram showing in detail the address switcher of FIG. 1;
FIGS. 3A, 3B, and 3C are views for explaining windows set by the VRAM address decoder of the address switch of FIG. 2 when reading display data written in the VRAM of FIG. 1; is there.
4 is a diagram showing a usage example of the multi-digit scroll display device of FIG. 1 in which four LED panels are arranged on the inner wall of the room.
5 is a diagram showing a usage example of the multi-digit scroll display device of FIG. 1 in which five LED panels are arranged inside and outside in a cylindrical shape.
FIG. 6 is a block diagram showing a conventional example of a multi-digit scroll display device.
7 is a diagram showing a display on an LED panel that is displayed by the multi-digit scroll display device of FIG. 6. FIG.
8 is a time chart showing various signals related to the display of the multi-digit scroll display device of FIG. 6. FIG.
[Explanation of symbols]
100 Multi-digit scroll display device 11 CPU
12 Oscillator 13 Transmission Divider 14 Screen Display Control Unit 15 Address Switcher (MPX)
16 _{1 to} 16 ₅ VRAM
17 Bus drivers 18 ₁ to 18 ₅ P / S converter 19 LED display timing generation units 20 _{1 to} 20 ₅ , LP _{1 to} LP 4, P ₁ to P ₅ , Q _{1 to} Q ₅ LED panels 21 _{1 to} 21 ₅ LED display unit SL selector D 0 All VRAM address decoders D1-D5 VRAM address decoders R1-R5 OR circuit

Claims

N VRAMs each capable of storing display data of m × n digits,
N display devices provided corresponding to each of the VRAMs, each capable of displaying m-digit display data;
Display data writing means for accessing the VRAM and writing display data;
Display in which the display address is given to the VRAM, the display data written in the VRAM is repeatedly read, and when the read display data is displayed on the display device, the read address is shifted and the display data is scroll-displayed on the display device. Control means;
Write control means for writing the display data in the VRAM, wherein the display data writing means writes display data of m × n digits to each of the VRAMs.
When a read address is received from the display control means when reading the display data, an increment read address obtained by sequentially incrementing the address is given to each of the VRAMs, and m-digit display data is read from each of the VRAMs. VRAM address decoding means for delivering display data to each of the display devices and for scrolling the display data of m × n digits across the n display devices in accordance with the shift of the read address. A multi-digit scroll display device characterized by that.

2. The multi-digit scroll display device according to claim 1, wherein at the time of writing display data, the display data writing means simultaneously accesses n VRAMs and writes m × n-digit display data to each of the VRAMs. A multi-digit scroll display device.

Multi-digit each having n VRAMs capable of storing m × n digits of display data and n display devices provided corresponding to the VRAMs and capable of displaying m digits of display data. A multi-digit scroll display method in a scroll display device,
Writing display data of m × n digits to each of the VRAMs when writing display data;
When the display data is read, it is performed by one address decoding means, an increment read address obtained by sequentially incrementing the address is given to each of the VRAMs, and m-digit display data is read from each of the VRAMs, so that n display devices are provided. Each of the display data is displayed and the display data is displayed, and the display data is scrolled to display m × n digits across the n display devices in accordance with the shift of the read address. Multi-digit scrolling display method.